JP4437097B2 - Two-point modulation type frequency modulation device and radio transmission device - Google Patents

Two-point modulation type frequency modulation device and radio transmission device Download PDF

Info

Publication number
JP4437097B2
JP4437097B2 JP2005049443A JP2005049443A JP4437097B2 JP 4437097 B2 JP4437097 B2 JP 4437097B2 JP 2005049443 A JP2005049443 A JP 2005049443A JP 2005049443 A JP2005049443 A JP 2005049443A JP 4437097 B2 JP4437097 B2 JP 4437097B2
Authority
JP
Japan
Prior art keywords
signal
modulation
digital baseband
output
baseband signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005049443A
Other languages
Japanese (ja)
Other versions
JP2005287010A (en
Inventor
博幸 吉川
俊介 平野
達人 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005049443A priority Critical patent/JP4437097B2/en
Publication of JP2005287010A publication Critical patent/JP2005287010A/en
Application granted granted Critical
Publication of JP4437097B2 publication Critical patent/JP4437097B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、特に、携帯電話機を含む移動体通信端末、この移動体通信端末との間で通信を行う基地局等の通信機器に使用される2点変調型周波数変調装置及び無線送信装置に関する。 The present invention is particularly, mobile communication terminals including mobile phones, two-point modulation type frequency modulation apparatus and a wireless transmission equipment is used in a communication device such as a base station that communicates with the mobile communication terminal Related.

通信機器に使用されるPLL(Phase Locked Loop)変調方式には、一般的に低コスト、低消費電力、良好なノイズ特性並びに高い変調精度が求められている。このPLL変調方式において、変調精度を良くするためには、変調信号の周波数帯域(変調帯域)幅よりもPLLの周波数帯域(PLL帯域)幅を広くすることが望ましい。   In general, a PLL (Phase Locked Loop) modulation method used for communication equipment is required to have low cost, low power consumption, good noise characteristics, and high modulation accuracy. In this PLL modulation system, in order to improve the modulation accuracy, it is desirable to make the frequency band (PLL band) of the PLL wider than the frequency band (modulation band) of the modulation signal.

しかしながら、PLL帯域幅を広げると、逆にノイズ特性が劣化してしまう。そこで、PLL帯域幅を変調帯域幅よりも狭く設定し、PLL帯域内の変調とPLL帯域外の変調を異なる2箇所で行う2点変調方式が提案されている(例えば、特許文献1参照)。   However, when the PLL bandwidth is increased, the noise characteristics are deteriorated. Therefore, a two-point modulation method has been proposed in which the PLL bandwidth is set narrower than the modulation bandwidth, and modulation within the PLL band and modulation outside the PLL band are performed at two different locations (see, for example, Patent Document 1).

この提案された2点変調方式を採用する広帯域変調PLLは、図22に示すように、電圧制御発振器(VCO)1A、分周器1B、位相比較器1C、ループフィルタ1D及び加算器1Eを含むPLLと、変調感度テーブル4と、デルタシグマ変調器5と、D/A変換器6と、A/D変換器7と、加算器2と、制御部3とを備えている。   As shown in FIG. 22, the wideband modulation PLL employing the proposed two-point modulation system includes a voltage controlled oscillator (VCO) 1A, a frequency divider 1B, a phase comparator 1C, a loop filter 1D, and an adder 1E. A PLL, a modulation sensitivity table 4, a delta-sigma modulator 5, a D / A converter 6, an A / D converter 7, an adder 2, and a control unit 3 are provided.

PLLの電圧制御発振器1AはRF変調信号を出力する。このRF変調信号の発振周波数は制御電圧端子Vtに入力される電圧に応じて変化する。分周器1Bは電圧制御発振器1Aから出力されたRF変調信号の周波数を分周する。位相比較器1Cは、分周器1Bから出力された信号の位相と基準信号の位相とを比較し、位相差に応じた信号を出力する。ループフィルタ1Dは位相比較器1Cからの出力信号を平均化する。   The PLL voltage-controlled oscillator 1A outputs an RF modulation signal. The oscillation frequency of this RF modulation signal changes according to the voltage input to the control voltage terminal Vt. The frequency divider 1B divides the frequency of the RF modulation signal output from the voltage controlled oscillator 1A. The phase comparator 1C compares the phase of the signal output from the frequency divider 1B with the phase of the reference signal, and outputs a signal corresponding to the phase difference. The loop filter 1D averages the output signal from the phase comparator 1C.

変調感度テーブル4は変調データに基づき変調信号を出力する。D/A変換器6は、制御部3から出力されるゲイン制御信号に応じて利得を調整しつつ、変調感度テーブル4から出力される変調信号をアナログ電圧に変換する。デルタシグマ変調器5は、加算器2によって得られた、変調感度テーブル4から出力された変調信号と制御部3から出力されたチャネル選択信号との加算信号にデルタシグマ変調をかけて分周器1Bの分周比を生成する。A/D変換器7は制御電圧端子Vtに入力される電圧値をデジタル値に変換し、このデジタル値に変換されたデータを制御部3に出力する。
米国特許第6,211,747号明細書
The modulation sensitivity table 4 outputs a modulation signal based on the modulation data. The D / A converter 6 converts the modulation signal output from the modulation sensitivity table 4 into an analog voltage while adjusting the gain according to the gain control signal output from the control unit 3. The delta-sigma modulator 5 performs a delta-sigma modulation on the addition signal of the modulation signal output from the modulation sensitivity table 4 and the channel selection signal output from the control unit 3 obtained by the adder 2 to divide the frequency divider. A division ratio of 1B is generated. The A / D converter 7 converts the voltage value input to the control voltage terminal Vt into a digital value, and outputs the data converted into the digital value to the control unit 3.
US Pat. No. 6,211,747

しかしながら、2点変調方式を採用する広帯域変調PLLにおいては、2点変調間の信号の入力タイミングが一致している必要があり、入力タイミング差が生じると変調精度(EVM:Error Vector Magnitude)が劣化する。   However, in a wideband modulation PLL that employs a two-point modulation method, the input timing of the signal between the two-point modulation must match, and if the input timing difference occurs, the modulation accuracy (EVM: Error Vector Magnitude) deteriorates To do.

2点変調方式を採用する広帯域変調PLLを通信部として組み込む例えば携帯電話機の製作においては、電子部品の特性ばらつきに起因した前述の入力タイミング差が生じる。   In the manufacture of, for example, a mobile phone incorporating a wideband modulation PLL that employs a two-point modulation method as a communication unit, the above-described input timing difference is caused by variations in characteristics of electronic components.

また、携帯電話機の使用においては、電源の投入時、電源変動、温度変化等に起因した前述の入力タイミング差が生じる。更に、TDMA(Time Division Multiple Access)方式を採用する携帯電話機は、タイムスロットの先頭において、電源変動、温度変化等に起因した前述の入力タイミング差が生じる。これらの入力タイミング差は、変調精度を向上するために是正する必要があるが、入力タイミング差の調整をどのように実現するかという具体的手法は現在のところ確立されていない。   In addition, when using a mobile phone, the aforementioned input timing difference due to power fluctuation, temperature change, etc. occurs when the power is turned on. Further, in a mobile phone employing a TDMA (Time Division Multiple Access) system, the above-described input timing difference due to power fluctuation, temperature change, etc. occurs at the beginning of the time slot. These input timing differences need to be corrected in order to improve the modulation accuracy, but a specific method for how to adjust the input timing differences has not been established at present.

本発明は、かかる点に鑑みてなされたものであり、2点変調間の入力タイミング差を減少することができ、変調精度を向上することができる2点変調型周波数変調装置及び無線送信装置を提供することを目的とする。 The present invention has been made in view of the foregoing, it is possible to reduce the input timing difference between two points modulation, two-point modulation type frequency modulation apparatus and a wireless transmission equipment capable of improving the modulation accuracy The purpose is to provide.

本発明の2点変調型周波数変調装置の一つの態様は、第1のデジタルベースバンド信号及び搬送波信号に基づき分周比を設定する分周比設定部と、前記分周比設定部により設定された分周比に基づいて、入力される変調信号を分周する分周器と、前記分周器から出力された分周信号の位相と基準信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器から出力される信号を平均化するループフィルタと、前記ループフィルタから出力される信号に、遅延調整された第2のデジタルベースバンド信号を加算する信号加算部と、前記信号加算部から出力される信号が入力され、入力される信号の電圧に応じた発振周波数を有する変調信号を出力する電圧制御発振器とを備え、前記電圧制御発振器から出力される変調信号は、前記分周器に入力されるPLL回路と、を備えた2点変調型周波数変調装置であって、2点変調間の入力タイミングを調整するタイミング調整モードにおいては、前記第1のデジタルベースバンド信号と、前記第1のデジタルベースバンド信号を正負反転して得られる前記第2のデジタルベースバンド信号とを用い、延量係数を算出する遅延量係数算出部と、前記遅延量係数算出部によって算出された遅延量係数を用いて、前記第1、前記第2のデジタルベースバンド信号のいずれかの遅延調整を行い、遅延調整された前記第1のデジタルベースバンド信号を前記分周比設定部に、または、遅延調整された前記第2のデジタルベースバンド信号を前記信号加算部に対して出力する遅延調整部とを備え、前記遅延量算出部は、複数の遅延量係数を保持しており、前記複数の遅延量係数を1つずつ順次前記遅延調整部に供給したときに前記信号加算部から出力される信号振幅を前記第1及び第2のデジタルベースバンド信号の1周期に相当する期間に亘ってクロック単位で検出することで、前記信号振幅の前記期間内での最大値を検出する処理を、前記複数の遅延量係数について順次行うことにより、前記信号振幅の最大値が最小となる遅延量係数を選択する、構成を採る。 One aspect of the two-point modulation type frequency modulation apparatus of the present invention is set by a frequency division ratio setting unit that sets a frequency division ratio based on a first digital baseband signal and a carrier wave signal, and the frequency division ratio setting unit. Based on the frequency division ratio, the frequency divider that divides the input modulation signal is compared with the phase of the frequency division signal output from the frequency divider and the phase of the reference signal, and according to the phase difference. A phase comparator that outputs a signal, a loop filter that averages the signal output from the phase comparator, and a second digital baseband signal that has been delay-adjusted is added to the signal output from the loop filter A signal adding unit; and a voltage controlled oscillator that receives a signal output from the signal adding unit and outputs a modulation signal having an oscillation frequency corresponding to the voltage of the input signal, and is output from the voltage controlled oscillator. Modulation Is a two-point modulation type frequency modulation device comprising a PLL circuit that is input to the frequency divider, and in the timing adjustment mode for adjusting the input timing between the two-point modulation, the first digital a baseband signal, and the delay amount coefficient calculating unit a first digital baseband signal using the second digital baseband signal obtained by sign inversion, to calculate the delay amount coefficient, the amount of delay coefficients Using the delay amount coefficient calculated by the calculation unit, delay adjustment of one of the first and second digital baseband signals is performed, and the first digital baseband signal subjected to delay adjustment is divided. the ratio setting unit, or, and a delay adjusting unit for outputting the delayed adjusted second digital baseband signal to the signal addition unit, the delay amount calculating section includes a plurality A delay amount coefficient is held, and when the plurality of delay amount coefficients are sequentially supplied to the delay adjustment unit one by one, the signal amplitude output from the signal addition unit is the first and second digital basebands. By detecting the maximum value within the period of the signal amplitude by detecting in units of clock over a period corresponding to one period of the signal, the signal is obtained by sequentially performing processing for the plurality of delay amount coefficients. A configuration is adopted in which a delay amount coefficient that minimizes the maximum amplitude value is selected .

この構成によれば、遅延量係数算出部を備えたので、PLL回路に含まれる信号加算部から出力される信号の振幅の変化を検出し、保持している複数の遅延量係数の中から、前記振幅の最大値を最小とする遅延量係数を選択することができ、遅延調整部を備えたので、遅延量係数算出部によって選択された遅延量係数を用いて、第1、第2のデジタルベースバンド信号のいずれかの遅延調整を行い、遅延調整された第1のデジタルベースバンド信号を分周比設定部に、または、遅延調整された第2のデジタルベースバンド信号を信号加算部に対して出力することができる。この結果、第1、第2のデジタルベースバンド信号の少なくともいずれか一方の位相シフト量を、クロック信号の周波数速度に関係なく設定することができ、クロック信号の周波数速度よりも微細な位相シフト量において、第1、第2のデジタルベースバンド信号間の位相差を減少することができる。 According to this configuration, since the delay amount coefficient calculation unit is provided, a change in the amplitude of the signal output from the signal addition unit included in the PLL circuit is detected, and a plurality of delay amount coefficients that are held are detected. Since the delay amount coefficient that minimizes the maximum value of the amplitude can be selected and the delay adjustment unit is provided, the first and second digital signals can be obtained using the delay amount coefficient selected by the delay amount coefficient calculation unit. The delay adjustment of one of the baseband signals is performed, and the delay-adjusted first digital baseband signal is sent to the division ratio setting unit, or the delay-adjusted second digital baseband signal is sent to the signal adding unit. Can be output. As a result, the phase shift amount of at least one of the first and second digital baseband signals can be set regardless of the frequency speed of the clock signal, and the phase shift amount is finer than the frequency speed of the clock signal. The phase difference between the first and second digital baseband signals can be reduced.

本発明の2点変調型周波数変調装置の一つの態様は、前記遅延量係数算出は、前記複数の遅延量係数の情報を格納する格納テーブルを備えた構成を採る。 One aspect of the two-point modulation type frequency modulation apparatus of the present invention employs a configuration in which the delay amount coefficient calculating unit includes a storage table that stores information on the plurality of delay amount coefficients.

本発明の2点変調型周波数変調装置の一つの態様は、前記遅延量係数算出部に保持されている前記複数の遅延量係数の各々は、タップ係数であり、前記遅延調整は、前記遅延量係数算出部により選択された前記遅延量係数に対応するタップ係数を用いて前記第1、前記第2のデジタルベースバンド信号のいずれかの位相をシフトさせることにより、前記遅延調整を行うデジタルフィルタである構成を採る。 According to one aspect of the two-point modulation type frequency modulation device of the present invention, each of the plurality of delay amount coefficients held in the delay amount coefficient calculating unit is a tap coefficient, and the delay adjusting unit A digital filter that performs the delay adjustment by shifting the phase of either the first digital baseband signal or the second digital baseband signal using a tap coefficient corresponding to the delay amount coefficient selected by the amount coefficient calculation unit. The structure which is is taken.

本発明の2点変調型周波数変調装置の一つの態様は、前記第1のデジタルベースバンド信号を正負反転させることにより、前記第2のデジタルベースバンド信号を生成する信号反転を更に備えた構成を採る。 One aspect of the two-point modulation type frequency modulation apparatus of the present invention further includes a signal inverting unit that generates the second digital baseband signal by inverting the positive and negative of the first digital baseband signal. Take.

本発明の2点変調型周波数変調装置の一つの態様は、前記信号反転を、前記第1のデジタルベースバンド信号及び前記第2のデジタルベースバンド信号を供給する信号入力部、又は前記遅延調整部の内部に備えた構成を採る。 One aspect of the two-point modulation type frequency modulation apparatus of the present invention is the signal inversion unit , the signal input unit that supplies the first digital baseband signal and the second digital baseband signal, or the delay adjustment. The configuration provided inside the part is adopted.

本発明の2点変調型周波数変調装置の一つの態様は、前記遅延調整を、前記PLL回路への前記第1のデジタルベースバンド信号の供給経路若しくは前記第2のデジタルベースバンド信号の供給経路、又は前記第1のデジタルベースバンド信号及び前記第2のデジタルベースバンド信号の供給経路の双方に備えた構成を採る。 According to one aspect of the two-point modulation type frequency modulation apparatus of the present invention, the delay adjustment unit is configured to supply the first digital baseband signal or the second digital baseband signal to the PLL circuit. Alternatively, a configuration in which both the first digital baseband signal and the second digital baseband signal are supplied is adopted.

本発明の無線送信装置は、上記いずれかの2点変調型周波数変調装置を具備する構成を採る。   The radio transmission apparatus of the present invention employs a configuration including any one of the above two-point modulation type frequency modulation apparatuses.

本発明によれば、2点変調間の入力タイミング差を減少することができ、変調精度を向上することができる2点変調型周波数変調装置を提供することができ、さらにこの2点変調型周波数変調装置を搭載することで高品質な送信信号を形成可能な無線送信装置及び無線通信装置を提供することができる。   According to the present invention, it is possible to provide a two-point modulation type frequency modulation device capable of reducing the input timing difference between two-point modulation and improving the modulation accuracy, and further, this two-point modulation type frequency modulation device. It is possible to provide a wireless transmission device and a wireless communication device that can form a high-quality transmission signal by mounting a modulation device.

本発明の骨子は、2点変調方式のPLL回路のループフィルタから出力される出力信号にデジタルベースバンド信号を加算した信号の振幅の変化量に基づき遅延量係数を算出し、この遅延量係数に応じて2点変調部に供給されるデジタルベースバンド信号の少なくともいずれか一方の位相をシフトさせ、デジタルベースバンド信号間の位相差を減少するようにしたことである。   The essence of the present invention is to calculate a delay amount coefficient based on a change amount of an amplitude of a signal obtained by adding a digital baseband signal to an output signal output from a loop filter of a two-point modulation type PLL circuit. Accordingly, the phase difference between at least one of the digital baseband signals supplied to the two-point modulation unit is shifted to reduce the phase difference between the digital baseband signals.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(実施の形態1)
[2点変調型周波数変調装置の構造]
本発明の実施の形態1に係る2点変調型周波数変調装置10は、図1に示すように、電圧制御発振器(VCO)110、分周器111、位相比較器112及びループフィルタ113から構成されるPLL回路11と、第1のデジタルベースバンド信号S1及び搬送波信号に基づき分周器111の分周比を設定する分周比設定手段と、ループフィルタ113の出力信号に第2のデジタルベースバンド信号S2を加算する信号加算手段と、ループフィルタ113の出力信号に第2のデジタルベースバンド信号S2を加算した信号の振幅の変化量に基づき遅延量係数を算出する遅延量係数算出手段と、遅延量係数に応じて第2のデジタルベースバンド信号S2の位相をシフトさせ、第1デジタルベースバンド信号S1、第2のデジタルベースバンド信号S2間の位相差を減少させる遅延調整手段とを備えている。
(Embodiment 1)
[Structure of two-point modulation type frequency modulation device]
As shown in FIG. 1, a two-point modulation type frequency modulation apparatus 10 according to Embodiment 1 of the present invention includes a voltage controlled oscillator (VCO) 110, a frequency divider 111, a phase comparator 112, and a loop filter 113. A PLL circuit 11, frequency division ratio setting means for setting a frequency division ratio of the frequency divider 111 based on the first digital baseband signal S 1 and the carrier wave signal, and a second digital baseband in the output signal of the loop filter 113. Signal adding means for adding the signal S2, delay amount coefficient calculating means for calculating a delay amount coefficient based on the amount of change in amplitude of the signal obtained by adding the second digital baseband signal S2 to the output signal of the loop filter 113, and delay The first digital baseband signal S1 and the second digital baseband signal are shifted by shifting the phase of the second digital baseband signal S2 according to the quantity coefficient. And a delay adjusting means for reducing the phase difference between the two.

2点変調型周波数変調装置10は更に信号入力部12を備え、この信号入力部12から第1のデジタルベースバンド信号S1、第2のデジタルベースバンド信号S2が出力される。実施の形態1において、信号入力部12から出力される第1のデジタルベースバンド信号S1及び第2のデジタルベースバンド信号S2には「sin波」を実用的に使用することができる。入力タイミング調整モードにおいて、信号入力部12は、タイミング調整制御信号に基づき、第1のデジタルベースバンド信号S1に対して反転した第2のデジタルベースバンド信号S2を出力する。具体的には、信号入力部12は、第1のデジタルベースバンド信号S1として「−sin波」を出力し、第2のデジタルベースバンド信号S2として「+sin波」を出力する。この信号の反転制御は、タイミング調整制御信号に基づき第1のデジタルベースバンド信号S1を反転させる例えばインバータ回路を信号入力部12に備えることにより簡易に実現することができる。   The two-point modulation type frequency modulation apparatus 10 further includes a signal input unit 12 from which a first digital baseband signal S1 and a second digital baseband signal S2 are output. In the first embodiment, “sin waves” can be practically used for the first digital baseband signal S1 and the second digital baseband signal S2 output from the signal input unit 12. In the input timing adjustment mode, the signal input unit 12 outputs a second digital baseband signal S2 that is inverted with respect to the first digital baseband signal S1 based on the timing adjustment control signal. Specifically, the signal input unit 12 outputs a “−sin wave” as the first digital baseband signal S1, and outputs a “+ sin wave” as the second digital baseband signal S2. This signal inversion control can be easily realized by providing the signal input unit 12 with, for example, an inverter circuit that inverts the first digital baseband signal S1 based on the timing adjustment control signal.

PLL回路11の電圧制御発振器110は制御電圧端子Vtに入力される電圧に応じて発振周波数を変化させることができる。位相比較器112は分周器111から出力される出力信号の位相と基準信号の位相とを比較し、双方の信号の位相差に応じた信号を出力する。PLL回路11はループフィルタ113から出力される出力信号に第2のデジタルベースバンド信号S2(実際には、デジタルフィルタ18、デジタルアナログ変換器14を経てフィルタ15から出力される出力信号)を加算する加算器114を更に備えている。ループフィルタ113は位相比較器112から出力される出力信号を平均化する。   The voltage controlled oscillator 110 of the PLL circuit 11 can change the oscillation frequency according to the voltage input to the control voltage terminal Vt. The phase comparator 112 compares the phase of the output signal output from the frequency divider 111 with the phase of the reference signal, and outputs a signal corresponding to the phase difference between the two signals. The PLL circuit 11 adds the second digital baseband signal S2 (actually, the output signal output from the filter 15 via the digital filter 18 and the digital-analog converter 14) to the output signal output from the loop filter 113. An adder 114 is further provided. The loop filter 113 averages the output signal output from the phase comparator 112.

分周比設定手段は分周比生成部13を備えて構築される。この分周比生成部13は、第1のデジタルベースバンド信号S1及び搬送波信号の入力に基づき分周比を設定し、この設定された分周比を分周器111に出力する。分周器111においては、分周比生成部13からの出力信号に基づき、PLL帯域内における変調信号を生成する。   The frequency division ratio setting means is constructed including a frequency division ratio generation unit 13. The frequency division ratio generation unit 13 sets a frequency division ratio based on the input of the first digital baseband signal S1 and the carrier wave signal, and outputs the set frequency division ratio to the frequency divider 111. The frequency divider 111 generates a modulation signal in the PLL band based on the output signal from the frequency division ratio generation unit 13.

信号加算手段は、第2のデジタルベースバンド信号S2をアナログ信号に変換するデジタルアナログ変換器14と、デジタルアナログ変換器14から出力される出力信号に対して高調波成分を取り除くフィルタ15と、ループフィルタ113から出力される出力信号にフィルタ15から出力される出力信号を加算する加算器114とを備えて構築される。   The signal adding means includes a digital-analog converter 14 that converts the second digital baseband signal S2 into an analog signal, a filter 15 that removes harmonic components from the output signal output from the digital-analog converter 14, and a loop. An adder 114 that adds the output signal output from the filter 15 to the output signal output from the filter 113 is constructed.

この信号加算手段においては、ループフィルタ113から出力される出力信号にフィルタ15から出力される出力信号(第2のデジタルベースバンド信号S2)を加算することにより、電圧制御発振器110の入力信号にPLL帯域外の変調をかけることができる。   In this signal addition means, the output signal (second digital baseband signal S2) output from the filter 15 is added to the output signal output from the loop filter 113, thereby the PLL signal is added to the input signal of the voltage controlled oscillator 110. Out-of-band modulation can be applied.

遅延量係数算出手段は、図1に示すように、フィルタ係数算出部17を備えて構築されている。実施の形態1においては、ループフィルタ113から出力される出力信号にフィルタ15から出力される出力信号を加算した信号、すなわち加算器114から出力される出力信号をデジタル信号として使用するようにしているので、遅延量係数算出手段はアナログデジタル変換器16を更に備える。アナログデジタル変換器16は、PLL回路11の加算器114から出力される出力信号を入力するので、加算器114と電圧制御発振器110との間、回路上、等価的には電圧制御端子Vtと同一箇所に接続されている。   As shown in FIG. 1, the delay amount coefficient calculating means is constructed by including a filter coefficient calculating unit 17. In the first embodiment, a signal obtained by adding the output signal output from the filter 15 to the output signal output from the loop filter 113, that is, the output signal output from the adder 114 is used as a digital signal. Therefore, the delay amount coefficient calculating means further includes an analog-digital converter 16. The analog-to-digital converter 16 inputs the output signal output from the adder 114 of the PLL circuit 11, and therefore, between the adder 114 and the voltage controlled oscillator 110, the circuit is equivalent to the voltage control terminal Vt. Connected to the place.

フィルタ係数算出部17は図2に示す格納テーブル17Mを備えている。フィルタ係数算出部17においては、加算器114から出力される出力信号の振幅の変化量に対応した遅延量係数を算出することができ、この算出された遅延量係数が格納テーブル17Mに情報として格納されている。   The filter coefficient calculation unit 17 includes a storage table 17M shown in FIG. The filter coefficient calculation unit 17 can calculate a delay amount coefficient corresponding to the amount of change in the amplitude of the output signal output from the adder 114, and stores the calculated delay amount coefficient as information in the storage table 17M. Has been.

遅延調整手段は、図1に示すように、実施の形態1においてデジタルフィルタ18を備えて構築されている。このデジタルフィルタ18は、図3に示すように、遅延素子(z変換部)180と、加算器181と、乗算器183及び184とを備えている。   As shown in FIG. 1, the delay adjusting means is constructed with a digital filter 18 in the first embodiment. As shown in FIG. 3, the digital filter 18 includes a delay element (z conversion unit) 180, an adder 181, and multipliers 183 and 184.

デジタルフィルタ18において、信号入力部12から出力された第2のデジタルベースバンド信号S2は、乗算器183に入力されるとともに、遅延素子180を経て乗算器184に入力される。一方、フィルタ係数算出部17から出力される遅延量係数(本実施の形態の場合、タップ係数a0,a1)は、各乗算器183,184に入力される。   In the digital filter 18, the second digital baseband signal S 2 output from the signal input unit 12 is input to the multiplier 183 and also input to the multiplier 184 through the delay element 180. On the other hand, the delay amount coefficients (in the case of the present embodiment, tap coefficients a0 and a1) output from the filter coefficient calculation unit 17 are input to the multipliers 183 and 184, respectively.

本実施の形態のフィルタ係数算出部17は、図2に示すように、遅延量係数に応じたタップ係数a0,a1を出力するようになっている。具体的には、タップ係数a0を乗算器183に出力し、タップ係数a1を乗算器184に出力する。乗算器183は、第2のデジタルベースバンド信号S2にタップ係数a0を乗算し、加算器181に出力する。乗算器184は、遅延素子180を経た第2のデジタルベースバンド信号S2にタップ係数a1を乗算し、加算器181に出力する。加算器181は、乗算器183、184の各々から出力される出力信号を加算し、遅延調整がなされた出力信号(第2のデジタルベースバンド信号S2)をデジタルアナログ変換器14及びフィルタ15を通して、PLL回路11の加算器114に出力する。   As shown in FIG. 2, the filter coefficient calculation unit 17 according to the present embodiment outputs tap coefficients a0 and a1 corresponding to the delay amount coefficients. Specifically, the tap coefficient a0 is output to the multiplier 183, and the tap coefficient a1 is output to the multiplier 184. The multiplier 183 multiplies the second digital baseband signal S2 by the tap coefficient a0 and outputs the result to the adder 181. The multiplier 184 multiplies the second digital baseband signal S2 that has passed through the delay element 180 by the tap coefficient a1, and outputs the result to the adder 181. The adder 181 adds the output signals output from each of the multipliers 183 and 184, and passes the output signal (second digital baseband signal S 2) subjected to delay adjustment through the digital / analog converter 14 and the filter 15. The result is output to the adder 114 of the PLL circuit 11.

[2点変調型周波数変調装置の入力タイミング差調整方法]
次に、前述の2点変調型周波数変調装置10における、2点変調間の入力タイミング差の調整方法を説明する。
[Input timing difference adjustment method of two-point modulation type frequency modulation apparatus]
Next, a method for adjusting the input timing difference between the two-point modulation in the above-described two-point modulation type frequency modulation apparatus 10 will be described.

まず最初に、2点変調型周波数変調装置10は、図1に示すループフィルタ113、フィルタ15等の各電子部品の特性ばらつき、電源投入時の電源変動や温度変化等に起因した2点変調間の入力タイミングを調整するために、タイミング調整モードに設定される。   First, the two-point modulation type frequency modulation device 10 performs two-point modulation between the two-point modulation caused by variations in characteristics of electronic components such as the loop filter 113 and the filter 15 shown in FIG. In order to adjust the input timing, the timing adjustment mode is set.

タイミング調整モードの設定は、信号入力部12にタイミング調整制御信号が入力されることにより行われる。タイミング調整制御信号の入力に基づき、信号入力部12は第1のデジタルベースバンド信号(例えば、−sin波)S1を出力するとともに、それに対して反転した第2のデジタルベースバンド信号(例えば、+sin波)S2を出力する。   The timing adjustment mode is set by inputting a timing adjustment control signal to the signal input unit 12. Based on the input of the timing adjustment control signal, the signal input unit 12 outputs a first digital baseband signal (for example, -sin wave) S1 and a second digital baseband signal (for example, + sin) inverted with respect to the first digital baseband signal (for example, -sin wave) S1. Wave) S2 is output.

第1のデジタルベースバンド信号S1は分周比生成部13に入力される。分周比生成部13は、第1のデジタルベースバンド信号S1及び搬送波信号に基づき分周比を生成し、この設定された分周比を分周器111に出力する。   The first digital baseband signal S1 is input to the frequency division ratio generator 13. The frequency division ratio generation unit 13 generates a frequency division ratio based on the first digital baseband signal S1 and the carrier wave signal, and outputs the set frequency division ratio to the frequency divider 111.

PLL回路11においては、電圧制御発振器110からRF変調信号が発振され、この発振されたRF変調信号の周波数は分周されて分周器111に入力される。分周器111は、分周比生成部13からの出力信号に基づき、PLL帯域内における変調信号を生成する。分周器111から出力される出力信号は位相比較器112に入力される。位相比較器112は、分周器111から出力される出力信号の位相と基準信号の位相とを比較し、双方の信号の位相差に応じた信号を出力する。位相比較器112から出力される出力信号はループフィルタ113に入力され、このループフィルタ113は位相比較器112から出力される出力信号を平均化する。そして、このループフィルタ113から出力される出力信号は加算器114に入力される。   In the PLL circuit 11, an RF modulation signal is oscillated from the voltage controlled oscillator 110, and the frequency of the oscillated RF modulation signal is divided and input to the frequency divider 111. The frequency divider 111 generates a modulation signal in the PLL band based on the output signal from the frequency division ratio generation unit 13. An output signal output from the frequency divider 111 is input to the phase comparator 112. The phase comparator 112 compares the phase of the output signal output from the frequency divider 111 with the phase of the reference signal, and outputs a signal corresponding to the phase difference between the two signals. The output signal output from the phase comparator 112 is input to the loop filter 113, and the loop filter 113 averages the output signal output from the phase comparator 112. The output signal output from the loop filter 113 is input to the adder 114.

一方、信号入力部12から出力される第2のデジタルベースバンド信号S2はデジタルフィルタ18を経てデジタルアナログ変換器14に入力される。デジタルアナログ変換器14は第2のデジタルベースバンド信号S2をアナログ信号からデジタル信号に変換し、この変換された第2のデジタルベースバンド信号S2はフィルタ15に出力される。フィルタ15はデジタルアナログ変換器14から出力される出力信号に対して高調波成分を取り除き、この出力信号はPLL回路11の加算器114に出力される。加算器114においては、ループフィルタ113から出力される出力信号とフィルタ15から出力される出力信号とを加算し、加算された出力信号は制御電圧端子Vtに入力される電圧に応じて電圧制御発振器110に出力される。   On the other hand, the second digital baseband signal S2 output from the signal input unit 12 is input to the digital-analog converter 14 via the digital filter 18. The digital-analog converter 14 converts the second digital baseband signal S2 from an analog signal to a digital signal, and the converted second digital baseband signal S2 is output to the filter 15. The filter 15 removes harmonic components from the output signal output from the digital-analog converter 14, and this output signal is output to the adder 114 of the PLL circuit 11. In the adder 114, the output signal output from the loop filter 113 and the output signal output from the filter 15 are added, and the added output signal is a voltage controlled oscillator according to the voltage input to the control voltage terminal Vt. 110 is output.

ここで、2点変調型周波数変調装置10において、2点変調間の入力タイミングが一致している場合には、図4に示すように、ループフィルタ113から出力される出力信号(−sin波)S1aにフィルタ15から出力される出力信号(+sin波)S2aが加算されると、加算器114から出力される出力信号S3aの振幅は、出力信号S1aと出力信号S2aとの位相差が無いので、互いに打ち消しあってゼロになる。これに対して、入力タイミングが一致していない場合には、図5に示すように、ループフィルタ113から出力される出力信号S1bにフィルタ15から出力される出力信号S2bが加算されると、加算器114から出力される出力信号S3bにおいては、出力信号S1bと出力信号S2bとの位相差に起因する、出力信号S1bと出力信号S2bとを合成した振幅が得られる。   Here, in the two-point modulation type frequency modulation device 10, when the input timing between the two-point modulation is coincident, as shown in FIG. 4, the output signal (−sin wave) output from the loop filter 113. When the output signal (+ sin wave) S2a output from the filter 15 is added to S1a, the amplitude of the output signal S3a output from the adder 114 has no phase difference between the output signal S1a and the output signal S2a. They cancel each other and become zero. On the other hand, if the input timings do not match, the output signal S2b output from the filter 15 is added to the output signal S1b output from the loop filter 113 as shown in FIG. In the output signal S3b output from the output device 114, an amplitude obtained by synthesizing the output signal S1b and the output signal S2b resulting from the phase difference between the output signal S1b and the output signal S2b is obtained.

ここで、信号入力部12から入力される第1のデジタルベースバンド信号(位相変調データ)S1、第2のデジタルベースバンド信号(位相変調データ)S2として、図19に示す伝達関数H(s)と1−H(s)とが交わるときの周波数f0における正弦波(+sin波、−sin波)を選択すると、2点変調のタイミングが合致している場合、図4に示すように、出力信号S3の値をゼロにすることができる。しかしながら、ループフィルタ113等のばらつき等によって、周波数f0を選択することが困難であり、実際には、図19に示す周波数f1のように、周波数f0とずれた周波数の正弦波が入力されることになる。従って、それぞれの変調入力に対する利得に差が生じるため、第1のデジタルベースバンド信号S1及び第2のデジタルベースバンド信号S2のタイミングが合致している場合でも、出力信号S3の振幅はゼロにはならない。さらに、前述したように、第1のデジタルベースバンド信号S1及び第2のデジタルベースバンド信号S2のタイミングがずれるにしたがって、出力信号S3の振幅は大きくなる。従って、遅延量係数算出手段においては、出力信号S3の振幅が最小となる遅延量係数を求めることにより遅延調整を行う。   Here, as the first digital baseband signal (phase modulation data) S1 and the second digital baseband signal (phase modulation data) S2 input from the signal input unit 12, a transfer function H (s) shown in FIG. When a sine wave (+ sin wave, -sin wave) at a frequency f0 when 1 and H (s) intersect is selected, when the timing of two-point modulation matches, as shown in FIG. The value of S3 can be zero. However, it is difficult to select the frequency f0 due to variations in the loop filter 113 and the like. In practice, a sine wave having a frequency different from the frequency f0 is input, such as the frequency f1 shown in FIG. become. Therefore, a difference occurs in the gain for each modulation input, so that the amplitude of the output signal S3 is zero even when the timings of the first digital baseband signal S1 and the second digital baseband signal S2 match. Don't be. Furthermore, as described above, the amplitude of the output signal S3 increases as the timing of the first digital baseband signal S1 and the second digital baseband signal S2 shifts. Therefore, the delay amount coefficient calculating means performs delay adjustment by obtaining a delay amount coefficient that minimizes the amplitude of the output signal S3.

遅延量係数算出手段においては、PLL回路11の加算器114から出力される出力信号S3の振幅の変化量に基づき、以下の手順によって遅延量係数を算出する。   In the delay amount coefficient calculating means, the delay amount coefficient is calculated by the following procedure based on the amplitude change amount of the output signal S3 output from the adder 114 of the PLL circuit 11.

最初に、2点変調間の入力タイミングが一致していると仮定し、初期値として、図2に示す格納テーブル17Mに格納された遅延量係数「0」に相当するタップ係数a0「8/8」、a1「0/8」が、フィルタ係数算出部17から出力される。このとき、デジタルフィルタ18からは、実質的に遅延調整を行っていない第2のデジタルベースバンド信号S2が出力される。   First, it is assumed that the input timings between the two-point modulations coincide with each other, and the tap coefficient a0 “8/8” corresponding to the delay amount coefficient “0” stored in the storage table 17M shown in FIG. , A1 “0/8” is output from the filter coefficient calculation unit 17. At this time, the digital filter 18 outputs a second digital baseband signal S2 that is not substantially subjected to delay adjustment.

ここで、図2に示すフィルタ係数算出部17の格納テーブル17Mに格納された遅延量係数は、図7に示すように、1クロック信号(立ち上がりから次の立ち上がりまで)を均等に8分割し、「0」、「1」、「2」、…、「8」として割り振られている。Ts比は1クロック信号に対する遅延間隔の比を表している。つまり、最初の遅延量係数「0」は、Ts比「0/8」であり、第2のデジタルベースバンド信号S2の遅延調整を実効的に行わない係数である。遅延量係数「1」は、Ts比「1/8」であり、1クロック信号の1/8だけ第2のデジタルベースバンド信号S2の位相シフトを行い遅延調整を行う係数である。遅延量係数「2」は、Ts比「2/8」であり、1クロック信号の2/8だけ第2のデジタルベースバンド信号S2の位相シフトを行い遅延調整を行う係数である。以下、同様で、最後の遅延量係数「8」は、Ts比「8/8」であり、1クロック信号の8/8、すなわち1クロック信号分、第2のデジタルベースバンド信号S2の位相シフトを行い遅延調整を行う係数である。   Here, as shown in FIG. 7, the delay amount coefficient stored in the storage table 17M of the filter coefficient calculation unit 17 shown in FIG. 2 equally divides one clock signal (from the rising edge to the next rising edge) into eight parts, “0”, “1”, “2”,..., “8”. The Ts ratio represents the ratio of the delay interval to one clock signal. That is, the first delay amount coefficient “0” has a Ts ratio “0/8” and is a coefficient that does not effectively adjust the delay of the second digital baseband signal S2. The delay amount coefficient “1” has a Ts ratio of “1/8”, and is a coefficient for delay adjustment by shifting the phase of the second digital baseband signal S2 by 1/8 of one clock signal. The delay amount coefficient “2” is a Ts ratio “2/8”, and is a coefficient for delay adjustment by shifting the phase of the second digital baseband signal S2 by 2/8 of one clock signal. Hereinafter, similarly, the last delay amount coefficient “8” is the Ts ratio “8/8”, and the phase shift of the second digital baseband signal S2 is 8/8 of one clock signal, that is, one clock signal. Is a coefficient for delay adjustment.

なお、実施の形態1においては、理解を容易にするために1クロック信号を8分割しているが、基本的には2の倍数分割で有ることが好ましく、このように1クロックを分割することで、感度を向上しつつ精度を向上することができる。   In the first embodiment, one clock signal is divided into eight for ease of understanding, but basically, it is preferably a multiple of two, and thus one clock is divided in this way. Thus, the accuracy can be improved while improving the sensitivity.

デジタルフィルタ18から出力された、実質的に遅延調整を行っていない第2のデジタルベースバンド信号S2はデジタルアナログ変換器14を経てフィルタ15に出力され、図6に示すように、フィルタ15から出力信号S2bが出力される。出力信号S2bは加算器114においてループフィルタ113から出力される出力信号S1bに加算され、加算器114は同図6に示す出力信号S3bを出力する。   The second digital baseband signal S2 output from the digital filter 18 and substantially not subjected to delay adjustment is output to the filter 15 through the digital-analog converter 14, and is output from the filter 15 as shown in FIG. Signal S2b is output. The output signal S2b is added to the output signal S1b output from the loop filter 113 in the adder 114, and the adder 114 outputs the output signal S3b shown in FIG.

アナログデジタル変換器16において、加算器114から出力される1周期分の出力信号(sin波)S3bのアナログデータ(a、b、c、d、…)をクロック信号毎(例えば、クロック信号の立ち上がり毎)にデジタルデータに変換する。この変換されたデジタルデータはフィルタ係数算出部17に取り込まれる。フィルタ係数算出部17においては、取り込まれたデジタルデータとその1クロック信号前に取り込まれたデジタルデータとを比較しながら、比較されたデジタルデータの最大値、最小値を求め、最終的に出力信号S3bの振幅の最大値W0を算出する。 In the analog-to-digital converter 16, analog data (a, b, c, d,...) Of the output signal (sin wave) S3b for one cycle output from the adder 114 is generated for each clock signal (for example, the rising edge of the clock signal). Every time). The converted digital data is taken into the filter coefficient calculation unit 17. The filter coefficient calculation unit 17 obtains the maximum value and the minimum value of the compared digital data while comparing the acquired digital data with the digital data acquired before one clock signal, and finally outputs the output signal. The maximum value W 0 of the amplitude of S3b is calculated.

フィルタ係数算出部17において、振幅の最大値W0が算出されると(入力タイミングが一致していないと検出されると)、格納テーブル17Mに格納された遅延量係数「0」から遅延量係数「1」に変更が行われる。フィルタ係数算出部17においては、遅延量係数「1」への変更に伴い、図2に示すように、遅延量係数「1」に相当するタップ係数a0「7/8」、a1「1/8」を出力する。このとき、デジタルフィルタ18は、図7に示す1クロック信号の1/8だけ第2のデジタルベースバンド信号S2の位相を遅延させる方向にシフトさせる。図8に示すように、第2のデジタルベースバンド信号S2はタップ係数a0、a1を変更することにより振幅方向の値を変えることができ、結果的に位相をシフトさせ、デジタルフィルタ18は1クロック信号の1/8だけ遅延させた第2のデジタルベースバンド信号S2cを出力することができる。 When the filter coefficient calculation unit 17 calculates the maximum amplitude value W 0 (when it is detected that the input timing does not match), the delay amount coefficient “0” stored in the storage table 17M is used. The change is made to “1”. With the change to the delay amount coefficient “1”, the filter coefficient calculation unit 17 taps a0 “7/8” and a1 “1/8” corresponding to the delay amount coefficient “1” as shown in FIG. Is output. At this time, the digital filter 18 shifts the phase of the second digital baseband signal S2 by 1/8 of one clock signal shown in FIG. As shown in FIG. 8, the value of the amplitude direction of the second digital baseband signal S2 can be changed by changing the tap coefficients a0 and a1. As a result, the phase is shifted, and the digital filter 18 has one clock. The second digital baseband signal S2c delayed by 1/8 of the signal can be output.

デジタルフィルタ18において生成された第2のデジタルベースバンド信号S2cはデジタルアナログ変換器14を経てフィルタ15に入力される。そして、このフィルタ15から出力される出力信号とループフィルタ113から出力される出力信号とが加算器114に出力される。加算器114においては、前述と同様に双方の出力信号を加算した出力信号から図6に示すように振幅の最大値W1を算出する。 The second digital baseband signal S2c generated in the digital filter 18 is input to the filter 15 via the digital-analog converter 14. The output signal output from the filter 15 and the output signal output from the loop filter 113 are output to the adder 114. The adder 114 calculates the maximum amplitude value W 1 as shown in FIG. 6 from the output signal obtained by adding both output signals in the same manner as described above.

フィルタ係数算出部17では、先に算出した出力信号の振幅の最大値W0と後に算出した出力信号の振幅の最大値W1とが比較される。そして、図9に示すように、出力信号S3cの振幅が最小値Wminになるまでこれらの一連の手順を繰り返し行うことにより、出力信号S3cの振幅が最小値Wminになる遅延量係数を求めることができる。この求められた遅延量係数(タップ係数a0,a1)はデジタルフィルタ18において保持され、2点変調間の入力タイミング差の調整に使用される。 The filter coefficient calculation unit 17 compares the maximum amplitude W 0 of the output signal calculated earlier with the maximum amplitude W 1 of the output signal calculated later. Then, as shown in FIG. 9, by repeating these series of procedures until the amplitude of the output signal S3c becomes the minimum value W min, obtaining the delay amount coefficient amplitude of the output signal S3c becomes the minimum value W min be able to. The obtained delay amount coefficients (tap coefficients a0, a1) are held in the digital filter 18 and used to adjust the input timing difference between the two-point modulation.

かくして、2点変調間の入力タイミング差を最小とする最適なタップ係数a0,a1が検出され、保持される。そして実際の2点変調処理時(通常モード時)には、信号入力部12から分周比生成部13とデジタルフィルタ18の両方に、送信すべきベースバンド信号が入力される。   Thus, the optimum tap coefficients a0 and a1 that minimize the input timing difference between the two-point modulation are detected and held. During actual two-point modulation processing (in normal mode), the baseband signal to be transmitted is input from the signal input unit 12 to both the frequency division ratio generation unit 13 and the digital filter 18.

デジタルフィルタ18の周波数特性を図10に示す。図10中、横軸はサンプリング周波数[fs]、縦軸はゲイン[dB]である。周波数特性Dは遅延量係数「4」すなわちタップ係数a0「4/8」、タップ係数a1「4/8」に設定されたデジタルフィルタ18の周波数特性である。周波数特性Eは遅延量係数「5」すなわちタップ係数a0「3/8」、タップ係数a1「5/8」に設定されたデジタルフィルタ18の周波数特性である。なお本実施の形態の場合には、第2のデジタルベースバンド信号S2の遅延調整として使うデジタルフィルタ18はサンプリング周波数に対して十分低い周波数を対象としている。図10中、斜線を付して示すサンプリング周波数の低い領域においてフラットな特性を示しているので、デジタルフィルタ18を通過する第2のデジタルベースバンド信号S2の絶対振幅をずらすことがない。   The frequency characteristics of the digital filter 18 are shown in FIG. In FIG. 10, the horizontal axis represents the sampling frequency [fs], and the vertical axis represents the gain [dB]. The frequency characteristic D is a frequency characteristic of the digital filter 18 set to the delay amount coefficient “4”, that is, the tap coefficient a0 “4/8” and the tap coefficient a1 “4/8”. The frequency characteristic E is the frequency characteristic of the digital filter 18 set to the delay amount coefficient “5”, that is, the tap coefficient a0 “3/8” and the tap coefficient a1 “5/8”. In the case of the present embodiment, the digital filter 18 used for delay adjustment of the second digital baseband signal S2 targets a frequency that is sufficiently lower than the sampling frequency. In FIG. 10, since the flat characteristic is shown in the low sampling frequency region indicated by hatching, the absolute amplitude of the second digital baseband signal S2 passing through the digital filter 18 is not shifted.

[無線送信装置のシステム構成]
図11に、本実施の形態の2点変調型周波数変調装置10を、ポーラ変調送信方式を採用する無線送信装置に搭載した構成を示す。無線送信装置20は、図11に示すように、振幅位相分離部21と、振幅変調信号増幅器22と、前述の2点変調型周波数変調装置(周波数シンセサイザ)10と、高周波電力増幅器24と、アンテナ25とを備えている。振幅位相分離部21にはI(同相)成分及びQ(直交)成分からなるベースバンド変調信号が入力される。この振幅位相分離部21においては、ベースバンド変調信号の振幅成分(すなわち、√(I+Q))を振幅変調信号として振幅変調信号増幅器22に出力するとともに、ベースバンド変調信号の位相成分(例えば、変調シンボルとI軸とがなす角度)をベースバンド位相変調信号として2点変調型周波数変調装置10に出力する。
[System configuration of wireless transmitter]
FIG. 11 shows a configuration in which the two-point modulation type frequency modulation apparatus 10 of the present embodiment is mounted on a radio transmission apparatus that employs a polar modulation transmission method. As shown in FIG. 11, the radio transmission apparatus 20 includes an amplitude phase separation unit 21, an amplitude modulation signal amplifier 22, the above-described two-point modulation type frequency modulation apparatus (frequency synthesizer) 10, a high frequency power amplifier 24, an antenna, 25. A baseband modulation signal composed of an I (in-phase) component and a Q (quadrature) component is input to the amplitude / phase separation unit 21. The amplitude phase separation unit 21 outputs the amplitude component of the baseband modulation signal (that is, √ (I 2 + Q 2 )) as an amplitude modulation signal to the amplitude modulation signal amplifier 22 and also the phase component of the baseband modulation signal ( For example, the angle formed by the modulation symbol and the I axis is output to the two-point modulation type frequency modulation apparatus 10 as a baseband phase modulation signal.

2点変調型周波数変調装置10は、搬送波信号(キャリア周波数データ)をベースバンド位相変調信号(第1のデジタルベースバンド信号S1)で変調することによりRF変調信号(高周波位相変調信号)を生成し、これを高周波電力増幅器24に出力する。具体的には、上述したように、デジタルフィルタ18に2点変調間の入力タイミング差を最小とする最適なタップ係数a0,a1が保持された状態で、分周比生成部13及びデジタルフィルタ18に送信すべきデジタルベースバンド信号S1が入力され、2点変調型の周波数変調が行われる。   The two-point modulation type frequency modulation device 10 generates an RF modulation signal (high frequency phase modulation signal) by modulating a carrier wave signal (carrier frequency data) with a baseband phase modulation signal (first digital baseband signal S1). This is output to the high frequency power amplifier 24. Specifically, as described above, in the state where the optimum tap coefficients a0 and a1 that minimize the input timing difference between the two-point modulation are held in the digital filter 18, the frequency division ratio generator 13 and the digital filter 18 are retained. The digital baseband signal S1 to be transmitted is input to the two-point modulation type frequency modulation.

高周波電力増幅器24は非線形増幅器で構成され、高周波電力増幅器24の電源電圧値は振幅変調信号増幅器22により増幅された振幅変調信号に応じて設定される。これにより、電源電圧値に2点変調型周波数変調装置10から出力されたRF変調信号を乗算した信号が高周波電力増幅器24の利得分だけ増幅され、送信信号として高周波電力増幅器24から出力される。送信信号はアンテナ25から送信される。   The high frequency power amplifier 24 is composed of a nonlinear amplifier, and the power supply voltage value of the high frequency power amplifier 24 is set according to the amplitude modulation signal amplified by the amplitude modulation signal amplifier 22. As a result, a signal obtained by multiplying the power supply voltage value by the RF modulation signal output from the two-point modulation type frequency modulation device 10 is amplified by the gain of the high-frequency power amplifier 24 and output from the high-frequency power amplifier 24 as a transmission signal. The transmission signal is transmitted from the antenna 25.

このようにポーラ変調送信方式を採用する無線送信装置20においては、高周波電力増幅器24に入力されるRF変調信号を、振幅方向の変動成分をもたない定包絡線信号とすることができるので、高周波電力増幅器24として高効率の非線形増幅器を使用することができる。   Thus, in the radio transmission apparatus 20 that employs the polar modulation transmission method, the RF modulation signal input to the high-frequency power amplifier 24 can be a constant envelope signal that does not have a fluctuation component in the amplitude direction. A high-efficiency nonlinear amplifier can be used as the high-frequency power amplifier 24.

以上説明したように、実施の形態1に係る2点変調型周波数変調装置10によれば、ループフィルタ113から出力される出力信号にフィルタ15から出力される出力信号を加算した信号(加算器114の出力信号)の振幅の変化量を検出し、この振幅の変化量に応じて第2のデジタルベースバンド信号S2の位相をシフトさせる(遅延調整を行う)ことにより、第1のデジタルベースバンド信号S1、第2のデジタルベースバンド信号S2との間の位相差を減少させることができる。従って、2点変調型周波数変調装置10においては、2点変調間の入力タイミング差を減少することができ、変調精度を向上することができる。   As described above, according to the two-point modulation type frequency modulation apparatus 10 according to the first embodiment, a signal obtained by adding the output signal output from the filter 15 to the output signal output from the loop filter 113 (adder 114). The first digital baseband signal is detected by shifting the phase of the second digital baseband signal S2 in accordance with the amplitude change amount (adjusting the delay). The phase difference between S1 and the second digital baseband signal S2 can be reduced. Therefore, in the two-point modulation type frequency modulation device 10, the input timing difference between the two-point modulation can be reduced, and the modulation accuracy can be improved.

更に、実施の形態1に係る2点変調型周波数変調装置10によれば、ループフィルタ113から出力される出力信号にフィルタ15から出力される出力信号を加算した信号の振幅の変化量を検出し、この振幅の変化量に応じてデジタルフィルタ18のタップ係数を調整し、第2のデジタルベースバンド信号S2の位相をシフトさせているので、クロック信号の周波数速度に関係なく位相シフト量を設定することができ、クロック信号の周波数速度よりも微細な位相シフト量において、第2のデジタルベースバンド信号S2の位相をシフトさせることができ、第1のデジタルベースバンド信号S1、第2のデジタルベースバンド信号S2との間の位相差を減少することができる。従って、2点変調型周波数変調装置10においては、2点変調間の入力タイミング差を一段と減少することができ、一段と変調精度を向上することができる。   Furthermore, according to the two-point modulation type frequency modulation apparatus 10 according to the first embodiment, the amount of change in the amplitude of the signal obtained by adding the output signal output from the filter 15 to the output signal output from the loop filter 113 is detected. Since the tap coefficient of the digital filter 18 is adjusted according to the amount of change in amplitude and the phase of the second digital baseband signal S2 is shifted, the phase shift amount is set regardless of the frequency speed of the clock signal. The phase of the second digital baseband signal S2 can be shifted by a phase shift amount smaller than the frequency speed of the clock signal, and the first digital baseband signal S1 and the second digital baseband can be shifted. The phase difference with the signal S2 can be reduced. Therefore, in the two-point modulation type frequency modulation device 10, the input timing difference between the two-point modulation can be further reduced, and the modulation accuracy can be further improved.

(実施の形態2)
本発明の実施の形態2は、実施の形態1に係る2点変調型周波数変換装置10において、2点変調間の入力タイミング調整モードにおけるデジタルベースバンド信号の反転手法を変えた例を説明するものである。
(Embodiment 2)
The second embodiment of the present invention describes an example in which the digital baseband signal inversion method is changed in the input timing adjustment mode between two-point modulations in the two-point modulation type frequency converter 10 according to the first embodiment. It is.

実施の形態2に係る2点変調型周波数変調装置10は、図12に示すように、分周比生成部13及びデジタルフィルタ18に第1のデジタルベースバンド信号S1を出力する信号入力部12と、入力タイミング調整モードにおいて第1のデジタルベースバンド信号S1を反転した第2のデジタルベースバンド信号S2を生成するとともにこの第2のデジタルベースバンド信号S2を位相シフトによって遅延調整を行い出力するデジタルフィルタ18(遅延調整手段)とを備えている。   As shown in FIG. 12, the two-point modulation type frequency modulation apparatus 10 according to the second embodiment includes a signal input unit 12 that outputs the first digital baseband signal S1 to the frequency division ratio generation unit 13 and the digital filter 18. A digital filter that generates a second digital baseband signal S2 obtained by inverting the first digital baseband signal S1 in the input timing adjustment mode, and outputs the second digital baseband signal S2 by delay adjustment by phase shift. 18 (delay adjustment means).

デジタルフィルタ18は、図13に示すように、基本的構成は実施の形態1に係る2点変調型周波数変換装置10のデジタルフィルタ18と同様であるが、更にタイミング調整モード切換部185と、乗算器186及び187とを備えている。タイミング調整モード切換部185は基本的にはセレクタにより構成されている。このタイミング調整モード切換部185においては、タイミング調整モードの切り換えを行なうタイミング調整制御信号と、タイミング調整モードにおいてタップ係数a0、a1の各に相当する出力信号に乗算し第1のデジタルベースバンド信号S1を反転させた第2のデジタルベースバンド信号S2を生成する、「+1」、「−1」の反転制御信号とが入力される。通常モードにおいて、タイミング調整モード切換部185は出力信号「1」を乗算器186、187に出力する。   As shown in FIG. 13, the digital filter 18 has the same basic configuration as that of the digital filter 18 of the two-point modulation type frequency converter 10 according to the first embodiment, but further includes a timing adjustment mode switching unit 185 and a multiplier. Vessels 186 and 187. The timing adjustment mode switching unit 185 is basically composed of a selector. The timing adjustment mode switching unit 185 multiplies the timing adjustment control signal for switching the timing adjustment mode and the output signal corresponding to each of the tap coefficients a0 and a1 in the timing adjustment mode, and the first digital baseband signal S1. Are inverted control signals “+1” and “−1”, which generate a second digital baseband signal S2 in which is inverted. In the normal mode, the timing adjustment mode switching unit 185 outputs the output signal “1” to the multipliers 186 and 187.

これにより、実施の形態2に係る2点変調型周波数変換装置10及び2点変調型周波数変調方法によれば、信号入力部12にデジタルベースバンド信号の反転機能を備えなくても、デジタルフィルタ18にタイミング調整モード切換部185、乗算器186及び187を備えた簡易な構成でデジタルベースバンド信号の反転信号を生成することができる。   Thus, according to the two-point modulation type frequency conversion device 10 and the two-point modulation type frequency modulation method according to the second embodiment, the digital filter 18 can be used even if the signal input unit 12 does not have a digital baseband signal inversion function. In addition, an inverted signal of the digital baseband signal can be generated with a simple configuration including the timing adjustment mode switching unit 185 and the multipliers 186 and 187.

(実施の形態3)
本発明の実施の形態3は、実施の形態2に係る2点変調型周波数変調装置10において、入力タイミング調整モードにおいてデジタルベースバンド信号を反転させない例を説明するものである。
(Embodiment 3)
The third embodiment of the present invention describes an example in which the digital baseband signal is not inverted in the input timing adjustment mode in the two-point modulation type frequency modulation apparatus 10 according to the second embodiment.

実施の形態3に係る2点変調型周波数変調装置10は、図14に示すように、実施の形態2に係る2点変調型周波数変調装置10の信号入力部12と基本的に同一構造の信号入力部12と、実施の形態1に係る2点変調型周波数変調装置10のデジタルフィルタ18と基本的に同一構造のデジタルフィルタ18とを備えている。本実施の形態の場合、信号入力部12は第1のデジタルベースバンド信号S1を分周比生成部13及びデジタルフィルタ18に出力する。デジタルフィルタ18は、入力タイミング調整モード並びに通常モードにおいて、第1のデジタルベースバンド信号S1と同一の反転されていない第2のデジタルベースバンド信号S2を生成し出力する。   As shown in FIG. 14, the two-point modulation type frequency modulation apparatus 10 according to the third embodiment is basically a signal having the same structure as the signal input unit 12 of the two-point modulation type frequency modulation apparatus 10 according to the second embodiment. The input unit 12 includes a digital filter 18 having basically the same structure as the digital filter 18 of the two-point modulation type frequency modulation apparatus 10 according to the first embodiment. In the case of the present embodiment, the signal input unit 12 outputs the first digital baseband signal S1 to the frequency division ratio generation unit 13 and the digital filter 18. The digital filter 18 generates and outputs a second digital baseband signal S2 that is the same as the first digital baseband signal S1 and is not inverted in the input timing adjustment mode and the normal mode.

ここで、2点変調型周波数変調装置10において、2点変調間の入力タイミングが一致している場合には、図15に示すように、ループフィルタ113から出力される出力信号(+sin波)S1aにフィルタ15から出力される出力信号(+sin波)S2aが加算されると、加算器114から出力される出力信号S3aは、出力信号S1aと出力信号S2aとの位相差が無いので、双方の出力信号S1a及びS2aを加算した最大値の振幅の信号となる。すなわち、出力信号S3aの振幅は実施の形態1に係る図4に示す出力信号S3aの振幅とは逆になる。これに対して、入力タイミングが一致していない場合には、図16に示すように、ループフィルタ113から出力される出力信号S1bにフィルタ15から出力される出力信号S2bが加算されると、加算器114から出力される出力信号S3bにおいては、出力信号S1bと出力信号S2bとの位相差に起因し、振幅が減少する。   Here, in the two-point modulation type frequency modulation device 10, when the input timing between the two-point modulation is coincident, as shown in FIG. 15, the output signal (+ sin wave) S1a output from the loop filter 113 is obtained. When the output signal (+ sin wave) S2a output from the filter 15 is added to the output signal S3a, the output signal S3a output from the adder 114 has no phase difference between the output signal S1a and the output signal S2a. A signal having the maximum amplitude is obtained by adding the signals S1a and S2a. That is, the amplitude of the output signal S3a is opposite to the amplitude of the output signal S3a shown in FIG. 4 according to the first embodiment. On the other hand, if the input timings do not match, the output signal S2b output from the filter 15 is added to the output signal S1b output from the loop filter 113 as shown in FIG. In the output signal S3b output from the output device 114, the amplitude decreases due to the phase difference between the output signal S1b and the output signal S2b.

このようなPLL回路11の加算器114から出力される出力信号S3の振幅の変化量に基づき、遅延量係数算出手段(フィルタ係数算出部17)においては、実施の形態1に係る手順と同様の手順を用いて遅延量係数(タップ係数)を算出することができ、この遅延量係数(タップ係数)に基づき、遅延調整手段(デジタルフィルタ18)により第2のデジタルベースバンド信号S2の遅延制御を行なうことができる。   Based on the amount of change in the amplitude of the output signal S3 output from the adder 114 of the PLL circuit 11, the delay amount coefficient calculation means (filter coefficient calculation unit 17) is similar to the procedure according to the first embodiment. A delay amount coefficient (tap coefficient) can be calculated using a procedure, and based on this delay amount coefficient (tap coefficient), delay control of the second digital baseband signal S2 is performed by the delay adjusting means (digital filter 18). Can be done.

従って、本実施の形態の2点変調型周波数変調装置10によれば、2点変調間の入力タイミング差を減少することができ、変調精度を向上することができる。更に、2点変調型周波数変調装置10においては、第1のデジタルベースバンド信号S1に対して第2のデジタルベースバンド信号S2を反転させる必要がないので、この反転信号を生成する回路構成を削減することができる。   Therefore, according to the two-point modulation type frequency modulation device 10 of the present embodiment, the input timing difference between the two-point modulation can be reduced, and the modulation accuracy can be improved. Further, in the two-point modulation type frequency modulation device 10, since it is not necessary to invert the second digital baseband signal S2 with respect to the first digital baseband signal S1, the circuit configuration for generating this inverted signal is reduced. can do.

(実施の形態4)
本発明の実施の形態4は、図12に示す実施の形態2に係る2点変調型周波数変調装置10のデジタルフィルタ18を信号入力部12と分周比生成部13との間に挿入した例を説明するものである。すなわち、図17に示すように、実施の形態4に係る2点変調型周波数変調装置10は、信号入力部12から出力される第1のデジタルベースバンド信号S1が入力され、かつこの第1のデジタルベースバンド信号S1を分周比生成部13に出力するデジタルフィルタ18を備えている。実施の形態1乃至実施の形態3に係る各々の2点変調型周波数変調装置10は、いずれも第2のデジタルベースバンド信号S2の供給経路においてデジタルフィルタ18が配設されているが、実施の形態4に係る2点変調型周波数変調装置10は第1のデジタルベースバンド信号S1の供給経路においてデジタルフィルタ18を配設している。
(Embodiment 4)
The fourth embodiment of the present invention is an example in which the digital filter 18 of the two-point modulation type frequency modulation apparatus 10 according to the second embodiment shown in FIG. 12 is inserted between the signal input unit 12 and the division ratio generation unit 13. Is described. That is, as shown in FIG. 17, the two-point modulation type frequency modulation apparatus 10 according to the fourth embodiment receives the first digital baseband signal S1 output from the signal input unit 12, and the first digital baseband signal S1. A digital filter 18 that outputs the digital baseband signal S1 to the frequency division ratio generation unit 13 is provided. In each of the two-point modulation type frequency modulation apparatuses 10 according to the first to third embodiments, the digital filter 18 is disposed in the supply path of the second digital baseband signal S2. In the two-point modulation type frequency modulation device 10 according to the fourth embodiment, the digital filter 18 is disposed in the supply path of the first digital baseband signal S1.

このように、実施の形態4に係る2点変調型周波数変調装置10及び2点変調型周波数変調方法によれば、入力タイミング調整モードにおいて、第1のデジタルベースバンド信号S1の遅延制御を行なうことで、2点変調間の入力タイミング差を最小とする最適なタップ係数を検出しこれを保持する。そして実際の2点変調処理時(通常モード時)には、分周比生成部13に入力されるデジタルベースバンド信号を、デジタルフィルタ18によって上記最適なタップ係数を用いて遅延調整することで、2点変調間の入力タイミング差を減少させ、変調精度を向上させる。   As described above, according to the two-point modulation type frequency modulation apparatus 10 and the two-point modulation type frequency modulation method according to the fourth embodiment, the delay control of the first digital baseband signal S1 is performed in the input timing adjustment mode. Thus, the optimum tap coefficient that minimizes the input timing difference between the two-point modulation is detected and held. During actual two-point modulation processing (in normal mode), the digital baseband signal input to the frequency division ratio generation unit 13 is delay-adjusted by the digital filter 18 using the optimal tap coefficient, The input timing difference between the two-point modulation is reduced and the modulation accuracy is improved.

(実施の形態5)
本発明の実施の形態5は、図12に示す実施の形態2に係る2点変調型周波数変調装置10と図17に示す実施の形態4に係る2点変調型周波数変調装置10とを組み合わせた例を説明するものである。すなわち、実施の形態5に係る2点変調型周波数変調装置10は、図18に示すように、信号入力部12と分周比生成部13との間に挿入された第1のデジタルフィルタ18Aと、信号入力部12とデジタルアナログ変換器14との間に挿入された第2のデジタルフィルタ18Bとを備えている。第1のデジタルフィルタ18Aは、第1のデジタルベースバンド信号S1の供給経路に配設され、この第1のデジタルベースバンド信号S1の遅延制御を行なう。第2のデジタルフィルタ18Bは、第2のデジタルベースバンド信号S2の供給経路に配設され、この第2のデジタルベースバンド信号S2の遅延制御を行なう。
(Embodiment 5)
The fifth embodiment of the present invention combines the two-point modulation type frequency modulation device 10 according to the second embodiment shown in FIG. 12 and the two-point modulation type frequency modulation device 10 according to the fourth embodiment shown in FIG. An example will be described. That is, the two-point modulation type frequency modulation apparatus 10 according to the fifth embodiment includes a first digital filter 18A inserted between the signal input unit 12 and the division ratio generation unit 13, as shown in FIG. The second digital filter 18B inserted between the signal input unit 12 and the digital-analog converter 14 is provided. The first digital filter 18A is disposed in the supply path of the first digital baseband signal S1, and performs delay control of the first digital baseband signal S1. The second digital filter 18B is disposed in the supply path of the second digital baseband signal S2, and performs delay control of the second digital baseband signal S2.

このように、実施の形態5に係る2点変調型周波数変調装置10及び2点変調型周波数変調方法によれば、入力タイミング調整モードにおいて、第1のデジタルベースバンド信号S1及び第2のデジタルベースバンド信号S2の遅延制御を行なうことで、2点変調間の入力タイミング差を最小とする最適なタップ係数を検出しこれを保持する。そして実際の2点変調処理時(通常モード時)には、分周比生成部13に入力されるデジタルベースバンド信号を第1のデジタルフィルタ18Aによって上記最適なタップ係数を用いて遅延調整すると共に、D/A変換器14に入力されるベースバンド信号を第2のデジタルフィルタ18Bによって上記最適なタップ係数を用いて遅延調整することで、2点変調間の入力タイミング差を減少させ、変調精度を向上させる。   Thus, according to the two-point modulation type frequency modulation apparatus 10 and the two-point modulation type frequency modulation method according to the fifth embodiment, in the input timing adjustment mode, the first digital baseband signal S1 and the second digital base By performing the delay control of the band signal S2, the optimum tap coefficient that minimizes the input timing difference between the two-point modulation is detected and held. During actual two-point modulation processing (in normal mode), the digital baseband signal input to the frequency division ratio generation unit 13 is delay-adjusted by the first digital filter 18A using the optimal tap coefficient. The baseband signal input to the D / A converter 14 is delay-adjusted using the optimal tap coefficient by the second digital filter 18B, thereby reducing the input timing difference between the two-point modulations and modulating accuracy. To improve.

(実施の形態6)
上述した実施の形態1の図11では、本発明の2点変調型周波数変調装置10をポーラ変調送信方式を採用した無線送信装置に搭載した例を説明したが、本発明の2変調型周波数変調装置は、ポーラ変調送信方式を採用した無線送信装置に限らず、その他の種々の無線送信装置、さらには受信機能も備えた種々の無線通信装置にも適用することができる。
(Embodiment 6)
In FIG. 11 of Embodiment 1 described above, the example in which the two-point modulation type frequency modulation apparatus 10 of the present invention is mounted on a radio transmission apparatus adopting a polar modulation transmission system has been described. The apparatus is not limited to a wireless transmission apparatus adopting a polar modulation transmission method, but can be applied to various other wireless transmission apparatuses and various wireless communication apparatuses having a reception function.

図20に、本発明の2点変調型周波数変調装置10を備えた無線送信装置の構成例を示す。無線送信装置30は、前述の2点変調型周波数変調装置(周波数シンセサイザ)10と、増幅器31と、アンテナ25とを備えている。2点変調型周波数変調装置10は、上述したように、2点変調間の入力タイミング差を最小とする最適なタップ係数を検出しこれを保持した後、通常送信モード時に、デジタルフィルタによって上記最適なタップ係数を用いてベースバンド信号を遅延調整しつつ、搬送波信号(キャリア周波数データ)をベースバンド信号で変調することにより、RF変調信号(高周波位相変調信号)を生成し、これを増幅器31に出力する。増幅器31によって増幅された送信信号はアンテナ25から送信される。これにより、無線送信装置30においては、変調精度の改善された2点変調型周波数変調装置10を用いたので、高品質の送信信号を送信することができるようになる。   FIG. 20 shows a configuration example of a wireless transmission device provided with the two-point modulation type frequency modulation device 10 of the present invention. The wireless transmission device 30 includes the above-described two-point modulation type frequency modulation device (frequency synthesizer) 10, an amplifier 31, and an antenna 25. As described above, the two-point modulation type frequency modulation device 10 detects and holds the optimum tap coefficient that minimizes the input timing difference between the two-point modulation, and then holds the optimum tap coefficient by a digital filter in the normal transmission mode. An RF modulation signal (high-frequency phase modulation signal) is generated by modulating the carrier signal (carrier frequency data) with the baseband signal while delay-adjusting the baseband signal using an appropriate tap coefficient. Output. The transmission signal amplified by the amplifier 31 is transmitted from the antenna 25. Thereby, in the wireless transmission device 30, since the two-point modulation type frequency modulation device 10 with improved modulation accuracy is used, a high-quality transmission signal can be transmitted.

図21に、本発明の2点変調型周波数変調装置を備えた無線通信装置の構成例を示す。無線通信装置40は、2点変調型周波数変調装置10及び増幅器31を有する無線送信部41と、受信信号の復調処理等の所定の受信処理を行う無線受信部42と、送信信号と受信信号との切替えを行う共用器43と、アンテナ25とを備えている。これにより、無線送信装置40においては、変調精度の改善された2点変調型周波数変調装置10を用いたので、高品質の送信信号を送信することができるようになる。   FIG. 21 shows a configuration example of a wireless communication apparatus provided with the two-point modulation type frequency modulation apparatus of the present invention. The wireless communication device 40 includes a wireless transmission unit 41 including the two-point modulation type frequency modulation device 10 and the amplifier 31, a wireless reception unit 42 that performs predetermined reception processing such as demodulation processing of the reception signal, a transmission signal, and a reception signal. And a duplexer 43 and an antenna 25. Thereby, in the wireless transmission device 40, since the two-point modulation type frequency modulation device 10 with improved modulation accuracy is used, a high-quality transmission signal can be transmitted.

本発明に係る2点変調型周波数変調装置、無線送信装置及び無線通信装置は、2点変調間の入力タイミング差を減少することができ、変調精度を向上することができるという効果を有し、携帯電話機、無線通信機、ノート型パーソナルコンピュータなどの携帯通信端末や移動体通信端末、無線基地局の通信装置などに組み込まれる2点変調型周波数変調装置、無線送信装置及び無線通信装置に有効である。   The two-point modulation type frequency modulation device, the wireless transmission device, and the wireless communication device according to the present invention have the effect that the input timing difference between the two-point modulation can be reduced and the modulation accuracy can be improved, Effective for portable communication terminals such as mobile phones, wireless communication devices, notebook personal computers, mobile communication terminals, two-point modulation type frequency modulation devices incorporated in wireless base station communication devices, wireless transmission devices, and wireless communication devices. is there.

本発明の実施の形態1に係る2点変調型周波数変調装置のブロック図Block diagram of a two-point modulation type frequency modulation apparatus according to Embodiment 1 of the present invention 図1に示す2点変調型周波数変調装置のフィルタ係数算出部の格納テーブルに格納された遅延量係数のデータを示す図The figure which shows the data of the delay amount coefficient stored in the storage table of the filter coefficient calculation part of the two-point modulation type frequency modulation apparatus shown in FIG. 図1に示す2点変調型周波数変調装置のデジタルフィルタのブロック図Block diagram of a digital filter of the two-point modulation type frequency modulation device shown in FIG. 実施の形態1に係る出力波形図Output waveform diagram according to Embodiment 1 実施の形態1に係る出力波形図Output waveform diagram according to Embodiment 1 実施の形態1に係る出力波形図Output waveform diagram according to Embodiment 1 実施の形態1に係る遅延調整間隔を示す図The figure which shows the delay adjustment interval which concerns on Embodiment 1. 実施の形態1に係る出力波形図Output waveform diagram according to Embodiment 1 実施の形態1に係る出力波形図Output waveform diagram according to Embodiment 1 デジタルフィルタの周波数特性図Frequency characteristics of digital filter 図1に示す2点変調型周波数変調装置が組み込まれたポーラ変調送信方式を採用する無線通信装置のシステムブロック図FIG. 1 is a system block diagram of a wireless communication apparatus adopting a polar modulation transmission system in which the two-point modulation type frequency modulation apparatus shown in FIG. 1 is incorporated. 本発明の実施の形態2に係る2点変調型周波数変調装置のブロック図Block diagram of a two-point modulation type frequency modulation apparatus according to Embodiment 2 of the present invention 図12に示す2点変調型周波数変調装置のデジタルフィルタのブロック図Block diagram of a digital filter of the two-point modulation type frequency modulation device shown in FIG. 本発明の実施の形態3に係る2点変調型周波数変調装置のブロック図Block diagram of a two-point modulation type frequency modulation apparatus according to Embodiment 3 of the present invention 実施の形態3に係る出力波形図Output waveform diagram according to Embodiment 3 実施の形態3に係る出力波形図Output waveform diagram according to Embodiment 3 本発明の実施の形態4に係る2点変調型周波数変調装置のブロック図Block diagram of a two-point modulation type frequency modulation apparatus according to Embodiment 4 of the present invention 本発明の実施の形態5に係る2点変調型周波数変調装置のブロック図Block diagram of two-point modulation type frequency modulation apparatus according to Embodiment 5 of the present invention 本発明の実施の形態1に係る周波数−ゲイン特性図Frequency-gain characteristic diagram according to Embodiment 1 of the present invention 本発明の実施の形態6に係る無線送信装置のブロック図Block diagram of radio transmitting apparatus according to Embodiment 6 of the present invention 本発明の実施の形態6に係る無線通信装置のブロック図Block diagram of a radio communication apparatus according to Embodiment 6 of the present invention 従来の広帯域変調PLLを示す概略構成図Schematic configuration diagram showing a conventional broadband modulation PLL

符号の説明Explanation of symbols

10 2点変調型周波数変調装置
11 PLL回路
110 電圧制御発振器
111 分周器
112 位相比較器
113 ループフィルタ
114、181 加算器
12 信号入力部
13 分周比生成部
14 デジタルアナログ変換器
15 フィルタ
16 アナログデジタル変換器
17 フィルタ係数算出部
17M 格納テーブル
18 デジタルフィルタ
18A 第1のデジタルフィルタ
18B 第2のデジタルフィルタ
180 遅延素子
183、184、186、187 乗算器
185 タイミング調整モード切換部
20 無線送信装置
21 振幅位相分離部
22 振幅変調信号増幅器
24 高周波電力増幅器
25 アンテナ
30 無線送信装置
40 無線通信装置
DESCRIPTION OF SYMBOLS 10 2 point | piece modulation type frequency modulation apparatus 11 PLL circuit 110 Voltage control oscillator 111 Frequency divider 112 Phase comparator 113 Loop filter 114,181 Adder 12 Signal input part 13 Frequency division ratio production | generation part 14 Digital-analog converter 15 Filter 16 Analog Digital converter 17 Filter coefficient calculation unit 17M Storage table 18 Digital filter 18A First digital filter 18B Second digital filter 180 Delay element 183, 184, 186, 187 Multiplier 185 Timing adjustment mode switching unit 20 Radio transmission device 21 Amplitude Phase separation unit 22 Amplitude modulation signal amplifier 24 High frequency power amplifier 25 Antenna 30 Wireless transmission device 40 Wireless communication device

Claims (7)

第1のデジタルベースバンド信号及び搬送波信号に基づき分周比を設定する分周比設定部と、
前記分周比設定部により設定された分周比に基づいて、入力される変調信号を分周する分周器と、前記分周器から出力された分周信号の位相と基準信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器から出力される信号を平均化するループフィルタと、前記ループフィルタから出力される信号に、遅延調整された第2のデジタルベースバンド信号を加算する信号加算部と、前記信号加算部から出力される信号が入力され、入力される信号の電圧に応じた発振周波数を有する変調信号を出力する電圧制御発振器とを備え、前記電圧制御発振器から出力される変調信号は、前記分周器に入力されるPLL回路と、
を備えた2点変調型周波数変調装置であって、
2点変調間の入力タイミングを調整するタイミング調整モードにおいては、前記第1のデジタルベースバンド信号と、前記第1のデジタルベースバンド信号を正負反転して得られる前記第2のデジタルベースバンド信号とを用い、
延量係数を算出する遅延量係数算出部と、
前記遅延量係数算出部によって算出された遅延量係数を用いて、前記第1、前記第2のデジタルベースバンド信号のいずれかの遅延調整を行い、遅延調整された前記第1のデジタルベースバンド信号を前記分周比設定部に、または、遅延調整された前記第2のデジタルベースバンド信号を前記信号加算部に対して出力する遅延調整部と
を備え
前記遅延量算出部は、
複数の遅延量係数を保持しており、前記複数の遅延量係数を1つずつ順次前記遅延調整部に供給したときに前記信号加算部から出力される信号振幅を前記第1及び第2のデジタルベースバンド信号の1周期に相当する期間に亘ってクロック単位で検出することで、前記信号振幅の前記期間内での最大値を検出する処理を、前記複数の遅延量係数について順次行うことにより、前記信号振幅の最大値が最小となる遅延量係数を選択する、
2点変調型周波数変調装置。
A frequency division ratio setting unit for setting a frequency division ratio based on the first digital baseband signal and the carrier wave signal;
Based on the frequency division ratio set by the frequency division ratio setting unit, the frequency divider that divides the input modulation signal, the phase of the frequency division signal output from the frequency divider, and the phase of the reference signal A phase comparator that outputs a signal corresponding to the phase difference, a loop filter that averages a signal output from the phase comparator, and a signal that is delay-adjusted to a signal output from the loop filter A signal adder that adds the two digital baseband signals, and a voltage controlled oscillator that receives a signal output from the signal adder and outputs a modulation signal having an oscillation frequency corresponding to the voltage of the input signal. A modulation signal output from the voltage controlled oscillator includes a PLL circuit input to the frequency divider;
A two-point modulation type frequency modulation device comprising:
In a timing adjustment mode for adjusting an input timing between two-point modulation, the first digital baseband signal and the second digital baseband signal obtained by inverting the first digital baseband signal Use
A delay amount coefficient calculation unit that calculates a delay amount coefficient,
Using the delay amount coefficient calculated by the delay amount coefficient calculation unit, the first, do one of the delay adjustment of the second digital baseband signal, the delay adjusted first digital baseband signal A delay adjustment unit that outputs the second digital baseband signal subjected to delay adjustment to the signal addition unit ;
Equipped with a,
The delay amount calculation unit includes:
A plurality of delay amount coefficients are held, and when the plurality of delay amount coefficients are sequentially supplied to the delay adjustment unit one by one, the signal amplitude output from the signal addition unit is the first and second digital By detecting the maximum value within the period of the signal amplitude by detecting in units of clocks over a period corresponding to one period of the baseband signal, sequentially performing the plurality of delay amount coefficients, Selecting a delay amount coefficient that minimizes the maximum value of the signal amplitude;
Two-point modulation type frequency modulation device.
前記遅延量係数算出部は、前記複数の遅延量係数の情報を格納する格納テーブルを備えたことを特徴とする請求項1記載の2点変調型周波数変調装置。   2. The two-point modulation type frequency modulation apparatus according to claim 1, wherein the delay amount coefficient calculation unit includes a storage table for storing information on the plurality of delay amount coefficients. 前記遅延量係数算出部に保持されている前記複数の遅延量係数の各々は、タップ係数であり、
前記遅延調整部は、前記遅延量係数算出部により選択された前記遅延量係数に対応するタップ係数を用いて前記第1、前記第2のデジタルベースバンド信号のいずれかの位相をシフトさせることにより、前記遅延調整を行うデジタルフィルタであることを特徴とする請求項1又は請求項2記載の2点変調型周波数変調装置。
Each of the plurality of delay amount coefficients held in the delay amount coefficient calculating unit is a tap coefficient,
The delay adjustment unit shifts the phase of either the first digital baseband signal or the second digital baseband signal using a tap coefficient corresponding to the delay amount coefficient selected by the delay amount coefficient calculation unit. 3. The two-point modulation type frequency modulation apparatus according to claim 1, wherein the two-point modulation type frequency modulation apparatus is a digital filter that performs the delay adjustment.
前記第1のデジタルベースバンド信号を正負反転させることにより、前記第2のデジタルベースバンド信号を生成する信号反転部を更に備えたことを特徴とする請求項1から請求項3のいずれか一項に記載の2点変調型周波数変調装置。   4. The apparatus according to claim 1, further comprising a signal inverting unit that generates the second digital baseband signal by inverting the first digital baseband signal. The two-point modulation type frequency modulation device described in 1. 前記信号反転部を、前記第1のデジタルベースバンド信号及び前記第2のデジタルベースバンド信号を供給する信号入力部、又は前記遅延調整部の内部に備えたことを特徴とする請求項4に記載の2点変調型周波数変調装置。   The signal inversion unit is provided in a signal input unit that supplies the first digital baseband signal and the second digital baseband signal, or in the delay adjustment unit. 2-point modulation type frequency modulation device. 前記遅延調整部を、前記PLL回路への前記第1のデジタルベースバンド信号の供給経路若しくは前記第2のデジタルベースバンド信号の供給経路、又は前記第1のデジタルベースバンド信号及び前記第2のデジタルベースバンド信号の供給経路の双方に備えたことを特徴とする請求項1から請求項5のいずれか一項に記載の2点変調型周波数変調装置。   The delay adjustment unit may be configured to supply the first digital baseband signal to the PLL circuit, the second digital baseband signal, or the first digital baseband signal and the second digital. 6. The two-point modulation type frequency modulation apparatus according to claim 1, wherein the two-point modulation type frequency modulation apparatus is provided in both of the supply paths of the baseband signals. 入力される信号から振幅成分信号と位相成分信号とを生成する振幅位相分離部と、
前記振幅位相分離部から入力される前記振幅成分信号を増幅し、増幅された振幅成分信号を出力する振幅変調信号増幅器と、
前記振幅位相分離部から入力される前記位相成分信号を用いて変調を行い、変調信号を出力する請求項1から請求項6のいずれか一項に記載の2点変調型周波数変調装置と、
前記振幅変調信号増幅器により増幅された振幅成分信号に応じて設定された電源電圧を用いて、前記2点変調型周波数変調装置から出力される変調信号を増幅することにより、送信信号を生成する高周波電力増幅器と、
を備えたことを特徴とする無線送信装置。
An amplitude phase separation unit that generates an amplitude component signal and a phase component signal from an input signal;
An amplitude modulation signal amplifier that amplifies the amplitude component signal input from the amplitude phase separation unit and outputs the amplified amplitude component signal;
The two-point modulation type frequency modulation apparatus according to any one of claims 1 to 6, wherein modulation is performed using the phase component signal input from the amplitude phase separation unit, and a modulation signal is output.
A high frequency signal that generates a transmission signal by amplifying a modulation signal output from the two-point modulation type frequency modulation device using a power supply voltage set according to the amplitude component signal amplified by the amplitude modulation signal amplifier A power amplifier;
A wireless transmission device comprising:
JP2005049443A 2004-03-02 2005-02-24 Two-point modulation type frequency modulation device and radio transmission device Expired - Fee Related JP4437097B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005049443A JP4437097B2 (en) 2004-03-02 2005-02-24 Two-point modulation type frequency modulation device and radio transmission device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004057523 2004-03-02
JP2005049443A JP4437097B2 (en) 2004-03-02 2005-02-24 Two-point modulation type frequency modulation device and radio transmission device

Publications (2)

Publication Number Publication Date
JP2005287010A JP2005287010A (en) 2005-10-13
JP4437097B2 true JP4437097B2 (en) 2010-03-24

Family

ID=35184865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005049443A Expired - Fee Related JP4437097B2 (en) 2004-03-02 2005-02-24 Two-point modulation type frequency modulation device and radio transmission device

Country Status (1)

Country Link
JP (1) JP4437097B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826811B2 (en) 2005-11-10 2010-11-02 Panasonic Corporation Phase modulation apparatus and wireless communication apparatus
JP4898700B2 (en) * 2005-11-10 2012-03-21 パナソニック株式会社 Phase modulation apparatus and radio communication apparatus
EP2220761B1 (en) * 2007-11-02 2011-03-23 ST-Ericsson SA Pll calibration
US7868672B2 (en) * 2008-12-09 2011-01-11 Qualcomm Incorporated Digital phase-locked loop with two-point modulation and adaptive delay matching
US8076960B2 (en) * 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
US8446191B2 (en) 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
JP2012065153A (en) * 2010-09-16 2012-03-29 Jvc Kenwood Corp Radio transmitter
CN103490776B (en) * 2013-09-03 2015-12-02 中国电子科技集团公司第四十一研究所 A kind of ultra broadband Frequency Hopping Synthesizer based on Digital Up Convert

Also Published As

Publication number Publication date
JP2005287010A (en) 2005-10-13

Similar Documents

Publication Publication Date Title
US7333582B2 (en) Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
JP4437097B2 (en) Two-point modulation type frequency modulation device and radio transmission device
US6914943B2 (en) Signal modulation circuit and signal modulation method
JP4381945B2 (en) Receiver, receiving method, and portable wireless terminal
SE1651512A1 (en) Apparatus and methods for transceiver calibration
US7457586B1 (en) Method of in-device phase measurement and correlation to programmable factors
US8090036B2 (en) Transmitter and carrier leak detection method
CN105850063A (en) Transmitter (tx) residual sideband (rsb) and local oscillator (lo) leakage calibration using a reconfigurable tone generator (tg) and lo paths
JP3934585B2 (en) Wideband modulation PLL, wideband modulation PLL timing error correction system, modulation timing error correction method, and wireless communication apparatus adjustment method including wideband modulation PLL
KR101261527B1 (en) Method and apparatus for compensating for mismatch occurred in radio frequency quadrature transceiver using direct-conversion scheme
JP2018037798A (en) Radio communication device and integrated circuit
JP6124382B1 (en) Oscillator, RF front-end circuit, and portable wireless communication terminal device
JP2005304007A (en) Phase modulation apparatus, polar modulation transmission apparatus, radio transmission apparatus and radio communication apparatus
JP2005295376A (en) Error compensation circuit for orthogonal modulator
JP2017046109A (en) Baseband integrated circuit and radio communication device
JP2010050780A (en) Radio communication terminal and method of controlling radio communication
JP3999640B2 (en) Frequency control device
US20070120617A1 (en) Modulation apparatus and modulation method
US11356106B2 (en) Phase locked loop and electronic device including the same
JP2004032446A (en) Local oscillation signal generating circuit and radio device using it
JP2001285387A (en) Power amplification circuit with negative feedback circuit and phase control method
JP6327593B2 (en) Wireless transmission / reception circuit and portable wireless communication terminal device
US20050227636A1 (en) System for generating amplitude matched 45 degree phase separated local oscillator signals
JP2018125868A (en) Oscillation device
JP2019121892A (en) Oscillation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees