JP5105866B2 - Capacitor electrode manufacturing method, etching method and etching system, and storage medium - Google Patents

Capacitor electrode manufacturing method, etching method and etching system, and storage medium Download PDF

Info

Publication number
JP5105866B2
JP5105866B2 JP2006354775A JP2006354775A JP5105866B2 JP 5105866 B2 JP5105866 B2 JP 5105866B2 JP 2006354775 A JP2006354775 A JP 2006354775A JP 2006354775 A JP2006354775 A JP 2006354775A JP 5105866 B2 JP5105866 B2 JP 5105866B2
Authority
JP
Japan
Prior art keywords
etching
silicon oxide
gas
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006354775A
Other languages
Japanese (ja)
Other versions
JP2008166513A (en
Inventor
雄介 村木
茂樹 戸澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006354775A priority Critical patent/JP5105866B2/en
Publication of JP2008166513A publication Critical patent/JP2008166513A/en
Application granted granted Critical
Publication of JP5105866B2 publication Critical patent/JP5105866B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、基板上に形成されたシリコン酸化膜をエッチングしてホールを形成し、ホールの内壁に導電体膜を形成し、シリコン酸化膜を除去して前記導電体膜を露出させてキャパシタ電極とするキャパシタ電極の製造方法、それに用いるエッチング方法およびエッチングシステム、ならびにエッチング方法を行わせるためのプログラムを記憶した記憶媒体に関する。   In the present invention, a silicon oxide film formed on a substrate is etched to form a hole, a conductor film is formed on the inner wall of the hole, the silicon oxide film is removed to expose the conductor film, and a capacitor electrode The present invention relates to a method of manufacturing a capacitor electrode, an etching method and an etching system used therefor, and a storage medium storing a program for performing the etching method.

近時、半導体デバイスの高集積化にともなってパターンサイズが著しく微細化しており、例えば、DRAMの製造工程においては、円筒形状(シリンダ型)に形成されるキャパシタ電極は益々細くなり、かつ、その高さはキャパシタンスを増加させるために益々高くなってきている。   In recent years, the pattern size has been remarkably miniaturized with the high integration of semiconductor devices. For example, in the manufacturing process of DRAM, the capacitor electrode formed in a cylindrical shape (cylinder type) is becoming increasingly thin, and its The height is getting higher and higher to increase the capacitance.

このようなシリンダ型のキャパシタ電極を製造する場合、まず、あらかじめ基板に形成したBPSG膜などのシリコン酸化膜にストレージノードホールをパターン形成させる。そして、このストレージノードホールの内面にTiN、ポリシリコンなどの導電性材料を成膜し、円筒形状のキャパシタ電極を形成する。その後、キャパシタ電極の周りに残存するシリコン酸化膜をエッチングにより除去する。この残存するシリコン酸化膜のエッチングは、従来、高いエッチングレートが得られることから、バッファードオキサイドエッチャント(BOE;Buffered Oxide Etchant)や希フッ酸(DHF;Diluted Hydro Fluoric acid)などの薬液をエッチング液として用いた湿式エッチングが一般に採用されている。   When manufacturing such a cylinder type capacitor electrode, first, a storage node hole is patterned in a silicon oxide film such as a BPSG film previously formed on a substrate. Then, a conductive material such as TiN or polysilicon is formed on the inner surface of the storage node hole to form a cylindrical capacitor electrode. Thereafter, the silicon oxide film remaining around the capacitor electrode is removed by etching. Since the etching of the remaining silicon oxide film has conventionally achieved a high etching rate, a chemical solution such as buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) is used as an etching solution. The wet etching used as is generally adopted.

しかしながら、上述のようにシリンダ型のキャパシタ電極は細くかつ高いものであるため、シリコン酸化膜を湿式エッチングしてこのキャパシタ電極を露出させる場合には、エッチング液を除去して乾燥する際に、キャパシタ電極同士がエッチング液の表面張力により引っ張られ、キャパシタ電極の倒れ、いわゆるリーニング(leaning)が発生してしまう。   However, since the cylindrical capacitor electrode is thin and high as described above, when the silicon oxide film is wet-etched to expose the capacitor electrode, the capacitor is removed when the etching solution is removed and dried. The electrodes are pulled by the surface tension of the etching solution, and the capacitor electrode falls, so-called leaning.

このようなリーニングの問題を解消するために、特許文献1には、希フッ酸に界面活性剤を添加したものをエッチング液として用いて乾燥時の表面張力を低下させる技術、および隣接するキャパシタ電極の間にSiN等の窒化膜からなる支持膜を形成する技術が開示されている。   In order to solve such a problem of leaning, Patent Document 1 discloses a technique for reducing surface tension during drying using an additive obtained by adding a surfactant to dilute hydrofluoric acid, and an adjacent capacitor electrode. A technique for forming a support film made of a nitride film such as SiN is disclosed.

しかしながら、エッチング液に界面活性剤を添加してもエッチング液が除去される際の張力がある程度低減されるに過ぎず、その効果は限定的であり、リーニングの問題を根本的に解決するものではない。また、支持膜を形成する方法は窒化膜を形成する工程が付加されることとなり、スループットの低下および製造コスト上昇につながる。加えて、エッチング液により支持膜がエッチングされ、その効果が不十分になるおそれもある。   However, even when a surfactant is added to the etching solution, the tension when the etching solution is removed is only reduced to some extent, and the effect is limited, and the problem of leaning cannot be fundamentally solved. Absent. Further, the method of forming the support film adds a step of forming a nitride film, leading to a decrease in throughput and an increase in manufacturing cost. In addition, the support film is etched by the etching solution, and the effect may be insufficient.

このような表面張力に起因するリーニングの問題は、ドライプロセスでは本質的に発生しないが、上述のようにキャパシタ電極の高さが極めて高くなっていることから、従来のドライプロセスではエッチングに時間がかかり現実的ではない。
特開2005−328067号公報
Although the problem of leaning due to such surface tension does not essentially occur in the dry process, the height of the capacitor electrode is extremely high as described above. It is not realistic.
JP 2005-328067 A

本発明はかかる事情に鑑みてなされたものであって、所望のエッチングレートを確保しつつリーニングの問題を本質的に解消することができるキャパシタ電極の製造方法、それに用いるエッチング方法およびエッチングシステムを提供することを目的とする。
また、このようなエッチング方法を実行させる制御プログラムが記憶されたコンピュータ読取可能な記憶媒体を提供することを目的とする。
The present invention has been made in view of such circumstances, and provides a capacitor electrode manufacturing method, an etching method and an etching system used therefor, which can essentially eliminate the problem of leaning while ensuring a desired etching rate. The purpose is to do.
It is another object of the present invention to provide a computer-readable storage medium storing a control program for executing such an etching method.

上記課題を解決するため、本発明の第1の観点では、基板上に形成されたシリコン酸化膜をエッチングしてホールを形成する工程と、前記ホールの内面に導電体膜を成膜する工程と、前記シリコン酸化膜を除去して前記導電体膜を露出させてキャパシタ電極とする工程とを有するキャパシタ電極の製造方法であって、前記シリコン酸化膜を除去して前記導電体膜を露出させる工程は、薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするキャパシタ電極の製造方法を提供する。 In order to solve the above problems, in a first aspect of the present invention, a step of etching a silicon oxide film formed on a substrate to form a hole, and a step of forming a conductor film on the inner surface of the hole, And a step of removing the silicon oxide film to expose the conductor film to form a capacitor electrode, wherein the step of removing the silicon oxide film to expose the conductor film is provided. The silicon oxide film is removed by a wet process using a chemical solution to a height at which a support portion is left to the extent that no leaning occurs in the conductor film, and then the dry process using a gas is not concerned with the leaning. There is provided a method of manufacturing a capacitor electrode, wherein the conductive film is exposed by removing a remaining support portion of silicon oxide.

上記第1の観点において、前記シリコン酸化膜としてはBおよびPの少なくとも一方を含むものを用いることができる。また、前記ドライプロセスは、HFを含むガスおよびN ガスを用い、プラズマレスで行うことができる。さらに、前記ウエットプロセスは、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いて行うことができる。さらにまた、前記ドライプロセスの後、基板を加熱する工程をさらに有することができる。さらにまた、前記キャパシタ電極の典型例としてシリンダ型を挙げることができる。さらにまた、前記ドライプロセスは、減圧下で行うことができる。 In the first aspect, the silicon oxide film containing at least one of B and P can be used. The dry process can be performed without using plasma containing HF and N 2 gas . Further, the wet process can be performed using a treatment liquid containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF). Furthermore, the method may further include a step of heating the substrate after the dry process. Furthermore, a cylinder type can be given as a typical example of the capacitor electrode. Furthermore, the dry process can be performed under reduced pressure.

本発明の第2の観点では、基板上のシリコン酸化膜に形成されたホールの内壁に導電体膜を形成した後に、前記導電体膜を露出させるために前記シリコン酸化膜をエッチングするエッチング方法であって、薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするエッチング方法を提供する。 According to a second aspect of the present invention, there is provided an etching method in which a conductive film is formed on an inner wall of a hole formed in a silicon oxide film on a substrate and then the silicon oxide film is etched to expose the conductive film. The silicon oxide film is removed by a wet process using a chemical solution to a height at which the support portion is left to the extent that no leaning occurs in the conductor film, and then a dry process that does not have a concern about the leaning using a gas. An etching method is provided in which the conductive film is exposed by removing the remaining silicon oxide support .

上記第2の観点において、前記シリコン酸化膜としてはBおよびPの少なくとも一方を含むものを用いることができる。また、前記ドライプロセスは、HFを含むガスおよびN ガスを用い、プラズマレスで行うことができる。さらに、前記ウエットプロセスは、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いて行うことができる。さらにまた、前記ドライプロセスの後、基板を加熱するようにすることができる。さらにまた、前記エッチング後に残存する導電体によりシリンダ型のキャパシタ電極が形成されるものとすることができる。さらにまた、前記ドライプロセスは、減圧下で行うことができる。 In the second aspect, the silicon oxide film containing at least one of B and P can be used. The dry process can be performed without using plasma containing HF and N 2 gas . Further, the wet process can be performed using a treatment liquid containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF). Furthermore, the substrate can be heated after the dry process. Furthermore, a cylinder-type capacitor electrode can be formed by the conductor remaining after the etching. Furthermore, the dry process can be performed under reduced pressure.

本発明の第3の観点では、基板上のシリコン酸化膜に形成されたホールの内壁に導電体膜を形成した後に、前記導電体膜を露出させるために前記シリコン酸化膜をエッチングするエッチングシステムであって、前記シリコン酸化膜を薬液によるウエットプロセスで除去するウエットエッチング装置と、前記シリコン酸化膜をガスによるドライプロセスで除去するドライエッチング装置と、前記ウエットエッチング装置により前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、リーニングの懸念がない前記ドライエッチング装置により前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させるように制御する制御部とを具備することを特徴とするエッチングシステムを提供する。 According to a third aspect of the present invention, there is provided an etching system in which a conductive film is formed on an inner wall of a hole formed in a silicon oxide film on a substrate and then the silicon oxide film is etched to expose the conductive film. A wet etching apparatus for removing the silicon oxide film by a wet process using a chemical solution, a dry etching apparatus for removing the silicon oxide film by a dry process using a gas, and the conductive film by removing the silicon oxide film by the wet etching apparatus. After removing the supporting portion to such an extent that no leaning occurs in the film, the remaining silicon oxide supporting portion is removed by the dry etching apparatus with no concern about leaning to expose the conductive film. And an etching system characterized by comprising: To.

上記第3の観点において、前記シリコン酸化膜としてはBおよびPの少なくとも一方を用いることができる。また、前記ドライエッチング装置は、基板を収容するチャンバーと、チャンバー内にドライエッチングのためのガスを供給するガス供給機構とを有するものとすることができる。さらに、前記ドライエッチング装置は、ガスとしてHFを含むガスおよびN ガスを用い、プラズマレスでドライエッチングを行うものとすることができる。さらにまた、前記ウエットエッチングのための薬液としてバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いることができる。さらにまた、前記ドライプロセスの後、基板を加熱する加熱装置をさらに具備するものとすることができる。さらにまた、前記ドライエッチング装置は、チャンバー内を減圧する減圧機構をさらに有し、前記ドライエッチングプロセスを減圧下で行うものとすることができる。 In the third aspect, at least one of B and P can be used as the silicon oxide film. The dry etching apparatus may include a chamber that accommodates the substrate and a gas supply mechanism that supplies a gas for dry etching into the chamber. Furthermore, the dry etching apparatus can perform dry etching without plasma using a gas containing HF and N 2 gas . Furthermore, a processing solution containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) can be used as the chemical solution for the wet etching. Furthermore, after the said dry process, the heating apparatus which heats a board | substrate can be further provided. Furthermore, the dry etching apparatus may further include a pressure reducing mechanism for reducing the pressure in the chamber, and the dry etching process may be performed under reduced pressure.

本発明の第4の観点によれば、コンピュータ上で動作し、エッチングシステムを制御する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記第2の観点に係るエッチング方法が行われるように、コンピュータに前記エッチングシステムを制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。 According to a fourth aspect of the present invention, there is provided a computer-readable storage medium that operates on a computer and stores a control program for controlling an etching system, and the control program executes the second program at the time of execution . as the etching method according to the aspect is performed, to provide a computer-readable storage medium, characterized in that to control the etching system to the computer.

本発明によれば、キャパシタ電極を形成した後にシリコン酸化膜をエッチングする際に、途中までウエットプロセスで行い、その後ドライプロセスで行うので、キャパシタ電極のリーニングが発生しない高さまでウエットプロセスでエッチングを行った後、ドライプロセスでエッチングするといったことが可能となり、所望のエッチングレートを確保しつつリーニングの問題を本質的に解消することが可能となる。   According to the present invention, when the silicon oxide film is etched after the capacitor electrode is formed, the wet process is performed halfway, and then the dry process is performed. Therefore, the wet process is performed until the capacitor electrode is not leaned. After that, it becomes possible to perform etching by a dry process, and the problem of leaning can be essentially solved while ensuring a desired etching rate.

特に、ドライプロセスをHFを含むガスを用いてプラズマレスで行うことにより、下地にプラズマダメージを与えることなく高いエッチングレートを得ることができ、より高いエッチングレートで、良好なエッチング特性を得ることができる。   In particular, when the dry process is performed without using plasma containing HF, a high etching rate can be obtained without causing plasma damage to the base, and good etching characteristics can be obtained at a higher etching rate. it can.

以下、添付図面を参照しながら、本発明の好ましい実施形態について説明する。ここでは、DRAMの製造工程の一部として実施されるキャパシタ電極の製造工程の一例について説明する。
図1は本発明の一実施形態に係るキャパシタ電極の製造工程を示すフローチャート、図2は各工程を説明するための工程断面図である。
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. Here, an example of a capacitor electrode manufacturing process which is performed as a part of the DRAM manufacturing process will be described.
FIG. 1 is a flowchart showing a manufacturing process of a capacitor electrode according to an embodiment of the present invention, and FIG. 2 is a process cross-sectional view for explaining each process.

まず、被処理体として、図2の(a)に示す、半導体ウエハ(以下単にウエハと記す)Wの表面にシリコン酸化膜としてBおよびPの少なくとも一方を含むシリコン酸化膜200が形成され、このシリコン酸化膜200に、円柱形状のストレージノードホール201がウエハWの表面のストレージノード202に達するようにパターン形成されたものを準備する(ステップ1)。このようなBおよびPの少なくとも一方を含むシリコン酸化膜200としては、BとPの両方を含むBPSG(Boro-Phospho Silicate Glass)膜、Bを含むBSG(Boro Silicate Glass)膜、Pを含むPSG(Phospho Silicate Glass)膜を挙げることができる。以下、このようなシリコン酸化膜としてBPSGを用いた場合を例に取って説明する。なお、ストレージノードホール201は、ウエハWの表面にBPSG膜200を形成した後、フォトリソグラフィ工程、エッチング工程を経て形成することができる。   First, a silicon oxide film 200 including at least one of B and P as a silicon oxide film is formed on the surface of a semiconductor wafer (hereinafter simply referred to as a wafer) W shown in FIG. A silicon oxide film 200 is prepared in which a cylindrical storage node hole 201 is patterned so as to reach the storage node 202 on the surface of the wafer W (step 1). As such a silicon oxide film 200 containing at least one of B and P, a BPSG (Boro-Phospho Silicate Glass) film containing both B and P, a BSG (Boro Silicate Glass) film containing B, and a PSG containing P (Phospho Silicate Glass) film. Hereinafter, a case where BPSG is used as such a silicon oxide film will be described as an example. The storage node hole 201 can be formed through a photolithography process and an etching process after the BPSG film 200 is formed on the surface of the wafer W.

次に、図2の(b)に示すように、ストレージノードホール201の内面に、キャパシタ電極となる、TiNやポリシリコン等の導電体膜203を円筒状に成膜する(ステップ2)。この際の成膜には、この分野において適用可能ないずれの成膜方法をも採用することができ、例えば、CVDを採用することができる。   Next, as shown in FIG. 2B, a conductor film 203 such as TiN or polysilicon, which becomes a capacitor electrode, is formed in a cylindrical shape on the inner surface of the storage node hole 201 (step 2). For the film formation at this time, any film formation method applicable in this field can be employed, for example, CVD can be employed.

その後、導電体膜203の周囲に残存するBPSG膜200をエッチングにより除去する。
その際に、本実施形態においては、最初に、図2の(c)に示すように、ウエットプロセスによりBPSG膜200の途中までエッチング除去する(ステップ3)。この際には、導電体膜203にリーニングが生じない程度の支持部が残存するような高さまでエッチングを行う。このウエットプロセスにおいては、エッチング液としてバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液のような従来公知の薬液を用いることができる。このような処理液としては、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を単体で使用してもよいが、これら以外に界面活性剤やその他の薬液を混合して用いてもよい。このウエットプロセスにより、従来と同様の高エッチングレートでBPSG膜200をエッチングすることができるが、スループットの観点からはできるだけこのウエットプロセスを多くすることが好ましく、リーニングが発生しない限界までウエットプロセスを行うことが好ましい。ただし、プロセスマージンの観点からは多少の余裕をもつことが好ましい。
Thereafter, the BPSG film 200 remaining around the conductor film 203 is removed by etching.
At this time, in this embodiment, first, as shown in FIG. 2C, the BPSG film 200 is partially etched away by a wet process (step 3). At this time, the etching is performed to such a height that a support portion is left to the extent that no leaning occurs in the conductor film 203. In this wet process, a conventionally known chemical solution such as a processing solution containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) can be used as an etching solution. As such a treatment liquid, buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) may be used alone, but in addition to these, a surfactant and other chemicals may be mixed and used. . By this wet process, the BPSG film 200 can be etched at a high etching rate similar to the conventional one. However, it is preferable to increase this wet process as much as possible from the viewpoint of throughput, and the wet process is performed to the limit where no leaning occurs. It is preferable. However, it is preferable to have some margin from the viewpoint of process margin.

このようなウエットプロセスを行った後、図2の(d)に示すように、BPSG膜の残部をドライプロセスによりエッチングして完全に除去し、導電体膜203を完全に露出させ、各ストレージノード202に対応した円筒形状のキャパシタ電極204が得られる(ステップ4)。   After performing such a wet process, as shown in FIG. 2D, the remaining part of the BPSG film is etched and completely removed by a dry process to completely expose the conductor film 203, and each storage node A cylindrical capacitor electrode 204 corresponding to 202 is obtained (step 4).

この際のドライプロセスによるエッチングとしては、通常行われているプラズマによるドライエッチングを用いることもできるが、HFを含むガスを用いたプラズマレスエッチングを行うことが好ましい。これにより、BPSG膜を高エッチングレートで選択的にエッチングすることができる。また、プラズマレスであるため、キャパシタ電極204や下地にダメージを及ぼさないというメリットも得られる。BPSG膜200は水分を吸着するのでこの水分の存在下でHFガスが供給されて、これらが反応することにより、高いエッチングレートが得られるものと考えられる。BSG膜やPSG膜を用いた場合でも、これらは水分を吸着するので同様に水分とHFとの反応により高いエッチングレートでエッチングすることができる。HFを含むガスとしては、HFガス単独であってもよいし、HFガスとNガスやArガス等の不活性ガスを混合したものであってもよい。さらに、他のエッチングガスを含んでいてもよい。 As etching by the dry process at this time, dry etching by plasma that is usually performed can be used, but it is preferable to perform plasmaless etching using a gas containing HF. Thereby, the BPSG film can be selectively etched at a high etching rate. Further, since it is plasmaless, there is also an advantage that the capacitor electrode 204 and the base are not damaged. Since the BPSG film 200 adsorbs moisture, it is considered that HF gas is supplied in the presence of the moisture and reacts with them to obtain a high etching rate. Even when a BSG film or a PSG film is used, these adsorb moisture, and thus can be etched at a high etching rate due to the reaction between moisture and HF. The gas containing HF may be HF gas alone or a mixture of HF gas and an inert gas such as N 2 gas or Ar gas. Furthermore, another etching gas may be included.

以上のようにBPSG膜200をエッチング除去した後、必要に応じてステップ4のドライエッチングで生成した反応生成物の除去を目的として加熱処理を行う(ステップ5)。   After the BPSG film 200 is removed by etching as described above, heat treatment is performed for the purpose of removing the reaction product generated by the dry etching in Step 4 as necessary (Step 5).

このようにしてキャパシタ電極204を製造した後は、キャパシタ電極204の表面に絶縁膜を成膜し、さらにキャパシタ電極204に相対する対向キャパシタ電極を形成することにより、DRAMの構成要素であるキャパシタが形成される。この場合に、絶縁膜としては、例えば遷移金属酸化膜、希土類酸化膜などの誘電率の高い、いわゆるHigh−k膜を用いることが好ましい。   After the capacitor electrode 204 is manufactured in this manner, an insulating film is formed on the surface of the capacitor electrode 204, and a counter capacitor electrode facing the capacitor electrode 204 is further formed, so that the capacitor as a component of the DRAM can be obtained. It is formed. In this case, as the insulating film, it is preferable to use a so-called High-k film having a high dielectric constant such as a transition metal oxide film or a rare earth oxide film.

次に、このようなキャパシタ電極の製造工程の中で、本発明の特徴部分となる、シリコン酸化膜であるBPSG膜のエッチングを行うエッチングシステムの一例について具体的に説明する。図3は、このようなエッチングシステムの概略構成を示す模式図である。   Next, an example of an etching system for etching a BPSG film, which is a silicon oxide film, which is a characteristic part of the present invention in the manufacturing process of the capacitor electrode will be described in detail. FIG. 3 is a schematic diagram showing a schematic configuration of such an etching system.

このエッチングシステム10は、シリコン酸化膜であるBPSG膜を薬液によるウエットプロセスで除去するウエットエッチング装置11と、 BPSG膜をガスによるドライプロセスで除去するドライエッチング装置12と、これらの間でウエハWをキャリアCに収納した状態で搬送する搬送機構13と、ウエットエッチング装置11での処理、ドライエッチング装置12での処理および搬送機構13での搬送処理を制御するための制御部14とを有している。   The etching system 10 includes a wet etching apparatus 11 that removes a BPSG film, which is a silicon oxide film, by a chemical wet process, a dry etching apparatus 12 that removes a BPSG film by a gas dry process, and a wafer W between them. A transport mechanism 13 that transports the carrier C in a state of being stored in the carrier C; and a control unit 14 that controls processing in the wet etching apparatus 11, processing in the dry etching apparatus 12, and transport processing in the transport mechanism 13. Yes.

ウエットエッチング装置11としては、例えば図4に示すような装置を用いることができる。この装置は、ウエハWを収納するのに充分な大きさを有する箱形の内槽21と外槽22とを有する処理槽20を有しており、搬送機構23により内槽21の上部開口から内槽21に対してウエハWの出し入れが行われる。ウエハWは1枚でも2枚以上でもよく、支持部材24に支持された状態で内槽21に装入される。内槽21にはエッチング液供給ノズル25が挿入されており、このエッチング液供給ノズル25にはエッチング液供給配管26が接続されている。そして、エッチング液供給配管26には、エッチング液として、例えばバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)のような薬液を供給するエッチング液供給源27が接続されている。また、エッチング液供給配管26には開閉バルブ28が設けられている。外槽22は、内槽21の上端からオーバーフローしたエッチング液を受けとめるように、内槽21の開口部を取り囲んで装着されている。   As the wet etching apparatus 11, for example, an apparatus as shown in FIG. 4 can be used. This apparatus has a processing tank 20 having a box-shaped inner tank 21 and an outer tank 22 that are large enough to accommodate wafers W. From the upper opening of the inner tank 21 by a transfer mechanism 23. The wafer W is put in and out of the inner tank 21. One wafer or two or more wafers W may be used, and the wafer W is loaded into the inner tank 21 while being supported by the support member 24. An etchant supply nozzle 25 is inserted into the inner tank 21, and an etchant supply pipe 26 is connected to the etchant supply nozzle 25. The etchant supply pipe 26 is connected to an etchant supply source 27 that supplies a chemical such as buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) as an etchant. The etchant supply pipe 26 is provided with an open / close valve 28. The outer tank 22 is mounted so as to surround the opening of the inner tank 21 so as to receive the etching solution overflowed from the upper end of the inner tank 21.

内槽21の底部には排液ライン29が接続されており、その途中には開閉バルブ30が設けられていて、エッチング液交換の際にこの排液ライン29を介して内槽21内のエッチング液が排出される。また、外槽22の底部には、排液ライン31が接続されており、この排液ライン31には開閉バルブ32が設けられていて、外槽22内の薬液も排出されるようになっている。   A drain line 29 is connected to the bottom of the inner tank 21, and an opening / closing valve 30 is provided in the middle of the inner tank 21, and etching in the inner tank 21 is performed via the drain line 29 when the etchant is replaced. The liquid is discharged. Further, a drain line 31 is connected to the bottom of the outer tub 22, and an open / close valve 32 is provided in the drain line 31 so that the chemical liquid in the outer tub 22 is also discharged. Yes.

支持部材24は、搬送機構23により昇降可能となっており、内槽21内にエッチング液が貯留された状態で、ウエハWを支持した支持部材24を下降させることによりウエハWをエッチング液に浸漬させ、支持部材24を上昇させることにより、ウエハWをエッチング液から引き上げることが可能となっている。   The support member 24 can be moved up and down by the transport mechanism 23, and the wafer W is immersed in the etching solution by lowering the support member 24 that supports the wafer W while the etching solution is stored in the inner tank 21. Then, by raising the support member 24, the wafer W can be pulled up from the etching solution.

したがって、ウエハWを支持部材24に支持させた状態で支持部材24を下降させてウエハWをエッチング液に浸漬させることにより、ウエハWのBPSG膜のウエットエッチング処理が進行する。   Therefore, the wet etching process of the BPSG film of the wafer W proceeds by lowering the support member 24 while the wafer W is supported by the support member 24 and immersing the wafer W in the etching solution.

なお、ウエットエッチング後のリンス処理および乾燥処理は、図示しない他の槽により行われる。   The rinsing process and the drying process after the wet etching are performed in another tank (not shown).

ウエットエッチング装置11としては、図5に示すような枚葉式の装置を用いてもよい。この装置は、チャンバー41を有し、このチャンバー41の中には、ウエハWを水平状態で吸着保持するためのスピンチャック42設けられている。このスピンチャック42は、モーター43により回転されるようになっている。また、チャンバー41内には、スピンチャック42に保持されたウエハWを覆うようにカップ44が設けられている。カップ44の底部には、排気および排液のための排気・排液管44aが設けられている。   As the wet etching apparatus 11, a single wafer type apparatus as shown in FIG. 5 may be used. This apparatus has a chamber 41, and a spin chuck 42 for adsorbing and holding the wafer W in a horizontal state is provided in the chamber 41. The spin chuck 42 is rotated by a motor 43. A cup 44 is provided in the chamber 41 so as to cover the wafer W held by the spin chuck 42. An exhaust / drain pipe 44 a for exhaust and drainage is provided at the bottom of the cup 44.

スピンチャック42に保持されたウエハWの上方には、エッチング液供給ノズル45が図示しない駆動機構によって移動可能に設けられている。このエッチング液供給ノズル45には、エッチング液供給配管46が接続されており、このエッチング液供給配管46には、エッチング液として上述したような薬液を供給するエッチング液供給源47が接続されている。また、エッチング液供給配管46には開閉バルブ48が設けられている。エッチング液はモーター43によりウエハWを回転させながらウエハWに供給され、これにより、ウエハWのBPSG膜がウエットエッチングされる。   An etching solution supply nozzle 45 is provided above the wafer W held by the spin chuck 42 so as to be movable by a drive mechanism (not shown). An etchant supply pipe 46 is connected to the etchant supply nozzle 45, and an etchant supply source 47 that supplies the above-described chemical liquid as an etchant is connected to the etchant supply pipe 46. . In addition, an opening / closing valve 48 is provided in the etching solution supply pipe 46. The etching solution is supplied to the wafer W while rotating the wafer W by the motor 43, whereby the BPSG film of the wafer W is wet etched.

一方、ウエハWの上方に移動可能に洗浄・乾燥用ノズル49が図示しない駆動機構によって移動可能に設けられている。この洗浄・乾燥用ノズル49には、配管50が接続されており、この配管50には開閉バルブ51が設けられている。また、配管50の端部には切り換えバルブ52が設けられており、この切り替えバルブ52には、リンス液供給源53から延びる配管54、IPA供給源55から延びる配管56が接続されており、切り換えバルブ53を動作させることにより、リンス液、IPAのいずれかが配管50を通って洗浄・乾燥用ノズル49からウエハW上に吐出されるようになっている。そして、モーター43によりウエハWを回転させながらノズル49を介してリンス液、例えば純水をウエハWに供給することによりウエハWをリンス処理し、その後、ウエハWにIPAを供給することにより、ウエハWを乾燥させる。   On the other hand, a cleaning / drying nozzle 49 is movably provided by a driving mechanism (not shown) so as to be movable above the wafer W. A pipe 50 is connected to the cleaning / drying nozzle 49, and an open / close valve 51 is provided in the pipe 50. Further, a switching valve 52 is provided at the end of the pipe 50, and a pipe 54 extending from the rinse liquid supply source 53 and a pipe 56 extending from the IPA supply source 55 are connected to the switching valve 52. By operating the valve 53, either the rinse liquid or IPA is discharged onto the wafer W from the cleaning / drying nozzle 49 through the pipe 50. Then, the wafer W is rinsed by supplying a rinsing liquid, for example, pure water, to the wafer W through the nozzle 49 while rotating the wafer W by the motor 43, and then the wafer W is supplied with IPA. Dry W.

なお、ウエットエッチング装置11は、図示はしていないが、ウエハWを複数枚収納したキャリアを載置可能な搬入出部を有し、このキャリアから搬送機構により図4または図5に示す装置にウエハを搬入することが可能となっている。   Although not shown, the wet etching apparatus 11 has a loading / unloading section on which a carrier containing a plurality of wafers W can be placed, and the carrier shown in FIG. 4 or FIG. It is possible to carry in a wafer.

ドライエッチング装置12としては、図6に示すような装置を用いることができる。この装置は、ウエハWを搬入出する搬入出部61と、搬入出部61に隣接させて設けられたロードロック室62と、実際のエッチング処理を行うエッチング処理部63と、エッチングが終了した後に加熱処理を行う熱処理部64とを有している。   As the dry etching apparatus 12, an apparatus as shown in FIG. 6 can be used. This apparatus includes a loading / unloading unit 61 for loading / unloading a wafer W, a load lock chamber 62 provided adjacent to the loading / unloading unit 61, an etching processing unit 63 for performing an actual etching process, and after etching is completed. And a heat treatment section 64 that performs heat treatment.

このドライエッチング装置12は、ロードロック室62とエッチング処理部63と熱処理部64とが2つずつ設けられており、搬入出部61に対し、ロードロック室62、熱処理装置部64、エッチング処理部63が、この順に一直線上に並べて設けられている。なお、搬入出部61とロードロック室62との間、ロードロック室62と熱処理装置64との間、熱処理部64とエッチング処理部63との間にはゲートバルブ(図示せず)が設けられており、これにより、これらの間が開閉可能となっている。   The dry etching apparatus 12 includes two load lock chambers 62, an etching processing unit 63, and a heat treatment unit 64. The load lock chamber 62, the heat treatment apparatus unit 64, and the etching processing unit are provided with respect to the loading / unloading unit 61. 63 are arranged in a straight line in this order. A gate valve (not shown) is provided between the loading / unloading unit 61 and the load lock chamber 62, between the load lock chamber 62 and the heat treatment apparatus 64, and between the heat treatment unit 64 and the etching processing unit 63. Thus, the space between these can be opened and closed.

搬入出部61は、ウエハWを搬送可能な搬送機構(図示せず)を有する搬送室71を有しており、搬送室71の長手方向の側部には、載置台72が設けられており、この載置台72には、ウエハWを複数並べて収容可能なキャリアCが例えば3つ備えられている。また、搬送室71に隣接して、ウエハWを回転させて偏心量を光学的に求めて位置合わせを行なうオリエンタ73が設置されている。搬送室71内の搬送機構は、これら3つのキャリアC、オリエンタ73および2つのロードロック室62の間でウエハWを一枚ずつ搬送することが可能となっている。   The loading / unloading unit 61 has a transfer chamber 71 having a transfer mechanism (not shown) capable of transferring the wafer W, and a mounting table 72 is provided on the side of the transfer chamber 71 in the longitudinal direction. The mounting table 72 includes, for example, three carriers C that can store a plurality of wafers W side by side. In addition, an orienter 73 is installed adjacent to the transfer chamber 71 for rotating and aligning the wafer W optically. The transfer mechanism in the transfer chamber 71 can transfer the wafers W one by one between the three carriers C, the orienter 73 and the two load lock chambers 62.

ロードロック室62は、内部に搬送機構(図示せず)を有し、大気状態と真空状態との切り替えが可能に構成されている。そして、その内部を大気状態にし、搬入出部61側のゲートバルブを開けて搬送室71の搬送機構によりキャリアCからウエハWをロードロック室62の搬送機構に搬送し、搬入出部61側のゲートバルブを閉じて熱処理部64と同等の真空度に真空引きしてから、熱処理部64側のゲートバルブおよび熱処理部64とエッチング処理部63との間のゲートバルブを開けて搬送機構によりウエハWをエッチング処理部63に搬送可能となっている。また、熱処理部64で熱処理した後のウエハWを搬送機構により戻し、熱処理部64側のゲートバルブを閉じてその中を大気状態にし、その後搬入出部61側のゲートバルブを開いて搬入出部61へウエハWを搬送することが可能となっている。   The load lock chamber 62 has a transfer mechanism (not shown) inside, and is configured to be switchable between an atmospheric state and a vacuum state. Then, the inside is brought into the atmospheric state, the gate valve on the loading / unloading section 61 side is opened, the wafer W is transferred from the carrier C to the transfer mechanism of the load lock chamber 62 by the transfer mechanism of the transfer chamber 71, and The gate valve is closed and evacuated to the same degree of vacuum as the heat treatment section 64, and then the gate valve on the heat treatment section 64 side and the gate valve between the heat treatment section 64 and the etching treatment section 63 are opened and the wafer W is moved by the transfer mechanism. Can be transferred to the etching processing unit 63. Further, the wafer W after the heat treatment by the heat treatment unit 64 is returned by the transfer mechanism, the gate valve on the heat treatment unit 64 side is closed and the inside thereof is brought into the atmospheric state, and then the gate valve on the carry-in / out unit 61 side is opened and the carry-in / out unit is opened. It is possible to transfer the wafer W to 61.

エッチング処理部63は、図7に示すように、ウエハWを収容する密閉構造のチャンバー80を備えており、チャンバー80内には、ウエハWが水平状態で載置される載置台81が設けられている。載置台81にはウエハWを所望の温度に調節する温調機構82が設けられている。チャンバー80の側壁には熱処理部64との間でウエハWを搬入出するための搬入出口(図示せず)が設けられている。   As shown in FIG. 7, the etching processing unit 63 includes a chamber 80 having a sealed structure that accommodates the wafer W, and a mounting table 81 on which the wafer W is mounted in a horizontal state is provided in the chamber 80. ing. The mounting table 81 is provided with a temperature adjustment mechanism 82 that adjusts the wafer W to a desired temperature. A loading / unloading port (not shown) for loading / unloading the wafer W to / from the heat treatment unit 64 is provided on the side wall of the chamber 80.

また、エッチング処理部63には、チャンバー80内にはエッチングガスとしてフッ化水素(HF)ガスを供給するHFガス供給ライン85と、チャンバー80内に希釈ガスとして不活性ガス例えば窒素(N)ガスを供給するNガス供給ライン86と、排気ライン87とが接続されている。HFガス供給ライン85はHFガス供給源90に接続されており、HF供給ライン85には、開閉およびHFガスの供給流量の調節が可能な流量調節弁91が設けられている。Nガス供給ライン86はNガス供給源95に接続され、Nガス供給ライン86には、開閉およびNガスの供給流量の調節が可能な流量調節弁96が設けられている。 The etching processing unit 63 includes an HF gas supply line 85 that supplies hydrogen fluoride (HF) gas as an etching gas into the chamber 80, and an inert gas such as nitrogen (N 2 ) as a dilution gas in the chamber 80. An N 2 gas supply line 86 for supplying gas and an exhaust line 87 are connected. The HF gas supply line 85 is connected to an HF gas supply source 90, and the HF supply line 85 is provided with a flow rate adjustment valve 91 that can be opened and closed and the supply flow rate of HF gas can be adjusted. The N 2 gas supply line 86 is connected to an N 2 gas supply source 95, and the N 2 gas supply line 86 is provided with a flow rate adjustment valve 96 that can be opened and closed and the supply flow rate of the N 2 gas can be adjusted.

チャンバー80の天壁には、HFガス供給ライン85およびNガス供給ライン86を通って供給されたHFガスおよびNガスを、載置台81に載置されたウエハWの全面に均一に供給させるためのシャワーヘッド97が設けられている。 The ceiling wall of the chamber 80, the HF gas and N 2 gas supplied through the HF gas supply line 85 and the N 2 gas supply line 86, uniformly supplied to the entire surface of the wafer W placed on the table 81 A shower head 97 is provided.

排気ライン87には、圧力コントローラ100および強制排気を行うための排気ポンプ101が設けられている。排気ポンプ101を作動させつつ圧力コントローラ100を調整することによって、チャンバー80内の圧力が所定の減圧状態に制御可能となっている。   The exhaust line 87 is provided with a pressure controller 100 and an exhaust pump 101 for performing forced exhaust. By adjusting the pressure controller 100 while operating the exhaust pump 101, the pressure in the chamber 80 can be controlled to a predetermined reduced pressure state.

熱処理部64は、図8に示すように、ウエハWを収容する密閉構造のチャンバー110を備えており、チャンバー110内には、ウエハWが水平状態で載置される載置台111が設けられている。載置台には111にはウエハWを所定の温度に加熱するためのヒーター112が設けられている。チャンバー110の側壁には、エッチング処理部63との間でウエハWを搬入出するための搬入出口(図示せず)と、ロードロック室62との間でウエハWを搬入出するための搬入出口(図示せず)とが設けられている。   As shown in FIG. 8, the heat treatment unit 64 includes a chamber 110 having a sealed structure that accommodates the wafer W, and a mounting table 111 on which the wafer W is mounted in a horizontal state is provided in the chamber 110. Yes. The mounting table 111 is provided with a heater 112 for heating the wafer W to a predetermined temperature. On the side wall of the chamber 110, a loading / unloading port (not shown) for loading / unloading the wafer W to / from the etching processing unit 63 and a loading / unloading port for loading / unloading the wafer W to / from the load lock chamber 62 are provided. (Not shown).

また、熱処理部64には、チャンバー110内に雰囲気ガスとして不活性ガス、例えばNガスを供給するNガス供給ライン115とチャンバー110内を排気する排気ライン116が接続されている。Nガス供給ライン115はNガス供給源120に接続され、Nガス供給ライン115には、開閉およびNガスの供給流量の調節が可能な流量調節弁121が設けられている。 In addition, an N 2 gas supply line 115 for supplying an inert gas such as N 2 gas as an atmospheric gas into the chamber 110 and an exhaust line 116 for exhausting the chamber 110 are connected to the heat treatment section 64. The N 2 gas supply line 115 is connected to an N 2 gas supply source 120, and the N 2 gas supply line 115 is provided with a flow rate adjusting valve 121 that can be opened and closed and the supply flow rate of the N 2 gas can be adjusted.

チャンバー110の天壁には、Nガス供給ライン115を通って供給されたNガスを、載置台111に載置されたウエハWの全面に均一に供給させるためのシャワーヘッド122が設けられている。 The ceiling wall of the chamber 110, the N 2 gas supplied through the N 2 gas supply line 115, a shower head 122 for uniformly supplied to the entire surface of placed on the stage 111 by the wafer W is provided ing.

排気ライン116には、圧力コントローラ125および強制排気を行うための排気ポンプ126が設けられている。排気ポンプ126を作動させつつ圧力コントローラ125を調整することによって、チャンバー110内の圧力が所定の減圧状態に制御可能となっている。   The exhaust line 116 is provided with a pressure controller 125 and an exhaust pump 126 for performing forced exhaust. By adjusting the pressure controller 125 while operating the exhaust pump 126, the pressure in the chamber 110 can be controlled to a predetermined reduced pressure state.

制御部14は、エッチングシステム10のウエットエッチング装置11、ドライエッチング装置12、搬送機構13を実際に制御する、マイクロプロセッサ(コンピュータ)を備えたプロセスコントローラ15を有している。プロセスコントローラ15には、オペレータが処理システム1を管理するためにコマンドの入力操作等を行うキーボードや、エッチングシステム10の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース16が接続されている。また、プロセスコントローラ15には、エッチングシステム1で実行される各種処理をプロセスコントローラ15の制御にて実現するための制御プログラムや処理条件に応じてエッチングシステム10の各構成部に所定の処理を実行させるための制御プログラムすなわちレシピ、さらに各種データベース等が格納された記憶部17が接続されている。レシピは記憶部17の中の記憶媒体に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、CDROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。   The control unit 14 includes a process controller 15 having a microprocessor (computer) that actually controls the wet etching apparatus 11, the dry etching apparatus 12, and the transfer mechanism 13 of the etching system 10. Connected to the process controller 15 is a user interface 16 including a keyboard for an operator to input commands and the like for managing the processing system 1 and a display for visualizing and displaying the operating status of the etching system 10. . Further, the process controller 15 executes predetermined processes on each component of the etching system 10 in accordance with a control program and processing conditions for realizing various processes executed by the etching system 1 under the control of the process controller 15. A storage unit 17 in which a control program, i.e., a recipe, various databases, and the like are stored is connected. The recipe is stored in a storage medium in the storage unit 17. The storage medium may be a fixed medium such as a hard disk or a portable medium such as a CDROM, DVD, or flash memory. Moreover, you may make it transmit a recipe suitably from another apparatus via a dedicated line, for example.

そして、必要に応じて、ユーザーインターフェース16からの指示等にて任意のレシピを記憶部17から呼び出してプロセスコントローラ15に実行させることで、プロセスコントローラ15の制御下で、エッチングシステム10での所望の処理が行われる。   Then, if necessary, an arbitrary recipe is called from the storage unit 17 by an instruction from the user interface 16 and is executed by the process controller 15, so that a desired process in the etching system 10 can be performed under the control of the process controller 15. Processing is performed.

このように構成されたエッチングシステム10において、図2に示すようにウエハWに形成されたBPSG膜200をエッチングしてキャパシタ電極204を形成する際には、まず、搬送機構13によりウエハWが収納されたキャリアCをウエットエッチング装置11の搬入出部(図示せず)に搬入する。そして、ウエハWを1枚ずつ取り出して、図4または図5のいずれか装置において、所定のエッチング液によりBPSG膜200のウエットエッチングを行う。   In the etching system 10 configured as described above, when the capacitor electrode 204 is formed by etching the BPSG film 200 formed on the wafer W as shown in FIG. The carried carrier C is carried into a carry-in / out section (not shown) of the wet etching apparatus 11. Then, the wafers W are taken out one by one, and the BPSG film 200 is wet-etched with a predetermined etching solution in either the apparatus shown in FIG. 4 or FIG.

この場合に、ウエットエッチングは、上述したようにキャパシタ電極となる導電体膜203がリーニングを生じない程度まで露出した状態まで行われるが、このウエットエッチングの停止タイミングはプロセスコントローラ15により制御される。すなわち、あらかじめ処理時間とエッチング量との関係を求めて記憶部17に記憶させておき、所望のエッチング量が得られる時間経過した時点でエッチングを停止するようにプロセスコントローラ15により制御する。   In this case, the wet etching is performed until the conductive film 203 serving as the capacitor electrode is exposed to the extent that no leaning occurs as described above. The stop timing of the wet etching is controlled by the process controller 15. That is, the relationship between the processing time and the etching amount is obtained in advance and stored in the storage unit 17 and controlled by the process controller 15 so that the etching is stopped when a time for obtaining a desired etching amount has elapsed.

このようにしてウエットエッチング処理を行った後、リンス処理および乾燥処理を行い、処理が終了したウエハWをキャリアCに収納する。このようにして所定枚数のウエハWに対してウエットエッチングが終了した後、搬送機構13によりキャリアCをドライエッチング装置12に搬送する。   After performing the wet etching process in this manner, a rinsing process and a drying process are performed, and the processed wafer W is stored in the carrier C. After the wet etching is completed for the predetermined number of wafers W in this way, the carrier C is transferred to the dry etching apparatus 12 by the transfer mechanism 13.

ドライエッチング装置12においては、キャリアCを搬入出部61の載置台72に載置し、搬送室71内の搬送機構によりキャリアCから1枚のウエハWが取り出され、ロードロック室62内に搬入される。ロードロック室62にウエハWが搬入されるとゲートバルブが閉じられてその中が密閉状態となり、真空排気することにより、エッチング処理部63のチャンバー80および熱処理部64のチャンバー110と同等の減圧状態となり、ゲートバルブを開いてこれらと連通することが可能となる。   In the dry etching apparatus 12, the carrier C is mounted on the mounting table 72 of the loading / unloading unit 61, and one wafer W is taken out from the carrier C by the transfer mechanism in the transfer chamber 71 and transferred into the load lock chamber 62. Is done. When the wafer W is loaded into the load lock chamber 62, the gate valve is closed and the inside thereof is hermetically sealed, and is evacuated to a vacuum state equivalent to the chamber 80 of the etching processing unit 63 and the chamber 110 of the heat processing unit 64. Thus, the gate valve can be opened to communicate with them.

この状態でウエハWは、まず、エッチング処理部63のチャンバー80内に搬入される。そして、デバイス形成面を上面とした状態で載置台81上に載置される。その後、ゲートバルブを閉じてチャンバー80を密閉状態とし、温調機構82によりウエハWを例えば40℃以下の所定の温度に温調される。また、チャンバー80内は、排気ポンプ101と圧力コントローラ100の調整によって、例えば400〜4000Pa(3〜30Torr)に制御される。   In this state, the wafer W is first carried into the chamber 80 of the etching processing unit 63. And it mounts on the mounting base 81 in the state which made the device formation surface the upper surface. Thereafter, the gate valve is closed to make the chamber 80 hermetically sealed, and the temperature of the wafer W is adjusted to a predetermined temperature of, for example, 40 ° C. or less by the temperature adjustment mechanism 82. The inside of the chamber 80 is controlled to 400 to 4000 Pa (3 to 30 Torr), for example, by adjusting the exhaust pump 101 and the pressure controller 100.

この状態で、HFガスおよび必要に応じて希釈ガスとしてのNガスをチャンバー80内に供給する。このとき流量調整弁91によりHFガスの供給量が1000〜3000mL/min(sccm)に調整される。なお、エッチングガスであるHFガスに加えてNガスチャンバー80内に供給することにより、載置台81内の温調機構82の熱がウエハWに効率良く伝導され、ウエハWを正確に温度制御することができる。Nガスを供給する場合には、その供給量を500〜3000mL/min(sccm)とする。 In this state, HF gas and, if necessary, N 2 gas as a dilution gas are supplied into the chamber 80. At this time, the supply amount of HF gas is adjusted to 1000 to 3000 mL / min (sccm) by the flow rate adjusting valve 91. In addition, by supplying the N 2 gas chamber 80 in addition to the HF gas as an etching gas, the heat of the temperature control mechanism 82 in the mounting table 81 is efficiently conducted to the wafer W, and the temperature of the wafer W is accurately controlled. can do. In the case of supplying N 2 gas, the supply amount is set to 500 to 3000 mL / min (sccm).

このようにHFガスが減圧下で供給されることにより、ウエットエッチングにより途中まで除去されたBPSG膜200とHFガスとが反応し、エッチングが進行する。この際に、反応生成物としてフルオロケイ酸系の反応生成物が生成するが、上述したように、BPSG膜は水分を吸着するので、水の存在下で上記反応が促進され、高エッチングレートでエッチングが進行する。このようなドライエッチング処理が終了後、流量調整弁91が閉じられ、HFガスの供給が停止される。このときNガスの供給は継続され、これによりチャンバー80内がNガスによってパージされる。 When the HF gas is supplied under reduced pressure in this way, the BPSG film 200 removed halfway by wet etching reacts with the HF gas, and etching proceeds. At this time, a fluorosilicic acid-based reaction product is generated as a reaction product. However, as described above, the BPSG film adsorbs moisture, so that the reaction is promoted in the presence of water, and the etching rate is high. Etching proceeds. After such dry etching processing is completed, the flow rate adjustment valve 91 is closed and the supply of HF gas is stopped. At this time, the supply of N 2 gas is continued, whereby the inside of the chamber 80 is purged with N 2 gas.

このエッチング処理部63により処理後、HFによって生成された反応生成物は水分の存在により揮発しやすい状態となっており、チャンバー80内である程度揮発可能であるが、エッチング面に残存する反応生成物を除去する目的で、エッチング処理後のウエハWを熱処理部64へ搬送する。この際には、チャンバー80とチャンバー110との間のゲートバルブが開かれてこれらが連通し、この状態でロードロック室62内の搬送機構によりチャンバー80内のウエハWを熱処理部64のチャンバー110に搬送する。   After the processing by the etching processing unit 63, the reaction product generated by HF is in a state of being easily volatilized due to the presence of moisture and can be volatilized to some extent in the chamber 80, but the reaction product remaining on the etching surface. The wafer W after the etching process is transferred to the heat treatment unit 64 for the purpose of removing. At this time, the gate valve between the chamber 80 and the chamber 110 is opened to communicate with each other, and in this state, the wafer W in the chamber 80 is transferred to the chamber 110 of the heat treatment section 64 by the transfer mechanism in the load lock chamber 62. Transport to.

熱処理部64において、ウエハWはデバイス形成面を上面とした状態でチャンバー110内の載置台111上に載置される。そして、ゲートバルブが閉じられてチャンバー110が密閉状態とされ、熱処理工程が開始される。このとき、ヒーター112によりウエハWの温度を100〜400℃の所定の温度にされる。また、チャンバー80内は、排気ポンプ101と圧力コントローラ100の調整によって、例えば133〜400Pa(1〜3Torr)に制御される。そして、Nガスが所定の流量でチャンバー110内に供給される。この時のNガスの供給量は、例えば500〜3000mL/min(sccm)に調整される。これにより、載置台111に設けられたヒーター112の熱がウエハWに効率良く伝達され、ウエハWの温度が正確に制御される。 In the heat treatment unit 64, the wafer W is mounted on the mounting table 111 in the chamber 110 with the device formation surface as the upper surface. Then, the gate valve is closed, the chamber 110 is sealed, and the heat treatment process is started. At this time, the temperature of the wafer W is set to a predetermined temperature of 100 to 400 ° C. by the heater 112. The inside of the chamber 80 is controlled to, for example, 133 to 400 Pa (1 to 3 Torr) by adjusting the exhaust pump 101 and the pressure controller 100. Then, N 2 gas is supplied into the chamber 110 at a predetermined flow rate. The supply amount of N 2 gas at this time is adjusted to, for example, 500 to 3000 mL / min (sccm). Thereby, the heat of the heater 112 provided on the mounting table 111 is efficiently transmitted to the wafer W, and the temperature of the wafer W is accurately controlled.

このような加熱処理を行うことにより、その前のエッチング処理の際に生成したフルオロケイ酸系の反応生成物が加熱により分解されて気化し、導電体膜203の周りから除去される。これによりBPSG膜200が完全に除去されて、各ストレージノード202に対応した円筒形状のキャパシタ電極204が得られる。   By performing such heat treatment, the fluorosilicic acid-based reaction product generated during the previous etching treatment is decomposed and vaporized by heating, and is removed from around the conductor film 203. As a result, the BPSG film 200 is completely removed, and a cylindrical capacitor electrode 204 corresponding to each storage node 202 is obtained.

このような熱処理が終了すると、流量調整弁121が閉じられてNガスの供給が停止される。そして、熱処理部64とロードロック室62との間のゲートバルブが開かれ、ウエハWが熱処理部64からロードロック室62へ搬入される。そして、ゲートバルブを閉じてロードロック室62を密閉状態とし、大気圧とされた後、ロードロック室62と搬入出部61とを連通してウエハWを搬入出部61のキャリアC内に収納する。以上のようにして所定枚数のウエハWの処理が終了すると、処理後のウエハWを収納したキャリアCを搬送機構13によりエッチングシステム10から搬出する。 When such heat treatment is completed, the flow rate adjustment valve 121 is closed and the supply of N 2 gas is stopped. Then, the gate valve between the heat treatment unit 64 and the load lock chamber 62 is opened, and the wafer W is carried into the load lock chamber 62 from the heat treatment unit 64. Then, the gate valve is closed to bring the load lock chamber 62 into a sealed state and the atmospheric pressure is set. Then, the load lock chamber 62 and the loading / unloading section 61 are communicated to store the wafer W in the carrier C of the loading / unloading section 61. To do. When the processing of the predetermined number of wafers W is completed as described above, the carrier C storing the processed wafers W is unloaded from the etching system 10 by the transport mechanism 13.

以上のようなBPSG膜エッチング処理においては、最初にウエットエッチングによりリーニングが生じない程度まで高速でエッチングし、次いでリーニングの懸念がないドライプロセスにより最後までエッチングを行うので、実用的なエッチングレートを保持しつつ、リーニングの問題を解消することができる。   In the BPSG film etching process as described above, first, etching is performed at a high speed to the extent that no leaning occurs due to wet etching, and then etching is performed to the end by a dry process with no concern about leaning, so that a practical etching rate is maintained. However, the problem of leaning can be solved.

また、ドライエッチング装置12においては、HFを含むガスを用いてプラズマレスでドライエッチングを行うので、下地にプラズマダメージを与えることなく高いエッチングレートを得ることができ、より高いエッチングレートで、良好なエッチング特性を得ることができる。   Further, in the dry etching apparatus 12, since the plasma-less dry etching is performed using the gas containing HF, a high etching rate can be obtained without causing plasma damage to the base, and a higher etching rate can be obtained. Etching characteristics can be obtained.

なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、シリコン酸化膜としてBPSG膜を用いた場合について示したが、シリコン酸化膜としては他のものを用いてもよい。上述したように、BPSG膜の場合には、水分を介在させたHFガスとの反応により高速でエッチングが可能であるが、同様に水分含有量の多いTEOSを原料にして成膜されたシリコン酸化膜もHFガスにより高速でエッチングが可能である。また、水分の吸着の少ない熱酸化膜の場合には、HFガス単独では反応生成物が気化しにくいものとなるが、HFガスにNHガスを加えることによって、より気化しやすいフルオロケイ酸アンモニウム((NHSiF)を生成させることができ、エッチング除去が容易となる。NHガスは、エッチング処理部63で導入してもよいし、熱処理部64で導入してもよい。 The present invention can be variously modified without being limited to the above embodiment. For example, in the above-described embodiment, a case where a BPSG film is used as the silicon oxide film has been described, but another silicon oxide film may be used. As described above, in the case of a BPSG film, etching can be performed at a high speed by reaction with HF gas containing water, but similarly, silicon oxide formed using TEOS having a high water content as a raw material. The film can also be etched at high speed with HF gas. In the case of a thermal oxide film with little moisture adsorption, the reaction product is difficult to vaporize with HF gas alone, but by adding NH 3 gas to HF gas, ammonium fluorosilicate which is more easily vaporized. ((NH 4 ) 2 SiF 6 ) can be generated, and etching removal becomes easy. The NH 3 gas may be introduced by the etching processing unit 63 or may be introduced by the heat treatment unit 64.

また、上記実施形態では、希釈ガス等に用いる不活性ガスとしてNガスを用いたが、その他の不活性ガス、例えばArガス、Heガス、Xeガス等の他の不活性ガスを用いることができる。 Further, in the above embodiment, the N 2 gas as the inert gas used for dilution gas or the like, other inert gas, such as Ar gas, He gas, the use of other inert gas such as Xe gas it can.

さらに、上記実施形態ではウエットエッチング後のドライエッチングにおいて、HFを含むガスを用いたプラズマレスプロセスを用いた場合について示したが、他のガスを用いてもよいし、プラズマを用いるものであってもよい。   Furthermore, in the above-described embodiment, the case where a plasmaless process using a gas containing HF is used in the dry etching after the wet etching has been described. However, other gas may be used, or plasma is used. Also good.

本発明は、半導体デバイスの製造工程におけるキャパシタ電極の製造に好適である。   The present invention is suitable for manufacturing a capacitor electrode in a semiconductor device manufacturing process.

本発明の一実施形態に係るキャパシタ電極の製造工程を示すフローチャート。The flowchart which shows the manufacturing process of the capacitor electrode which concerns on one Embodiment of this invention. キャパシタ電極を製造する際の各工程を説明するための工程断面図。Process sectional drawing for demonstrating each process at the time of manufacturing a capacitor electrode. キャパシタ電極を製造する際のシリコン酸化膜のエッチングを行う際のエッチングシステムの概略構成を示す模式図。The schematic diagram which shows schematic structure of the etching system at the time of etching the silicon oxide film at the time of manufacturing a capacitor electrode. 図3のエッチングシステムに搭載されたウエットエッチング装置の一例を示す断面図。Sectional drawing which shows an example of the wet etching apparatus mounted in the etching system of FIG. 図3のエッチングシステムに搭載されたウエットエッチング装置の他の例を示す断面図。Sectional drawing which shows the other example of the wet etching apparatus mounted in the etching system of FIG. 図1のエッチングシステムに搭載されたドライエッチング装置の概略構成を示す側面図。The side view which shows schematic structure of the dry etching apparatus mounted in the etching system of FIG. 図6のドライエッチング装置に搭載されたエッチング処理部を示す断面図。Sectional drawing which shows the etching process part mounted in the dry etching apparatus of FIG. 図6のドライエッチング装置に搭載された熱処理部を示す断面図。Sectional drawing which shows the heat processing part mounted in the dry etching apparatus of FIG.

符号の説明Explanation of symbols

10;エッチングシステム
11;ウエットエッチング装置
12;ドライエッチング装置
13;搬送機構
14;制御部
15;プロセスコントローラ
61;搬入出部
62;ロードロック室
63;エッチング処理部
64;熱処理部
80;チャンバー
81;載置台
82;温調機構
90;HFガス供給原
200:BPSG膜(シリコン酸化膜)
201;ストレージノードホール
202;ストレージノード
203;導電体膜
204;キャパシタ電極
W;ウエハ
DESCRIPTION OF SYMBOLS 10; Etching system 11; Wet etching apparatus 12; Dry etching apparatus 13; Conveying mechanism 14; Control part 15; Process controller 61; Loading / unloading part 62; Load lock chamber 63; Etching process part 64; Mounting table 82; Temperature control mechanism 90; HF gas supply source 200: BPSG film (silicon oxide film)
201; storage node hole 202; storage node 203; conductor film 204; capacitor electrode W; wafer

Claims (22)

基板上に形成されたシリコン酸化膜をエッチングしてホールを形成する工程と、
前記ホールの内面に導電体膜を成膜する工程と、
前記シリコン酸化膜を除去して前記導電体膜を露出させてキャパシタ電極とする工程と
を有するキャパシタ電極の製造方法であって、
前記シリコン酸化膜を除去して前記導電体膜を露出させる工程は、薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするキャパシタ電極の製造方法。
Etching the silicon oxide film formed on the substrate to form holes;
Forming a conductive film on the inner surface of the hole;
Removing the silicon oxide film and exposing the conductor film to form a capacitor electrode,
The step of exposing the conductor film by removing the silicon oxide film is performed by removing the silicon oxide film to a height at which a support portion is left to the extent that the conductor film is not leaned by a wet process using a chemical solution. Then, the method for manufacturing a capacitor electrode is characterized in that the conductive film is exposed by removing the remaining support portion of the silicon oxide by a dry process that does not have a risk of leaning using a gas.
前記シリコン酸化膜はBおよびPの少なくとも一方を含むものであることを特徴とする請求項1に記載のキャパシタ電極の製造方法。   2. The method for manufacturing a capacitor electrode according to claim 1, wherein the silicon oxide film contains at least one of B and P. 前記ドライプロセスは、HFを含むガスおよびN ガスによりプラズマレスで行われることを特徴とする請求項1または請求項2に記載のキャパシタ電極の製造方法。 3. The method of manufacturing a capacitor electrode according to claim 1, wherein the dry process is performed in a plasma-less manner using a gas containing HF and N 2 gas . 4. 前記ウエットプロセスは、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いて行われることを特徴とする請求項1から請求項3のいずれか1項に記載のキャパシタ電極の製造方法。   4. The capacitor electrode according to claim 1, wherein the wet process is performed using a processing solution containing a buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF). 5. Manufacturing method. 前記ドライプロセスの後、基板を加熱する工程をさらに有することを特徴とする請求項1から請求項4のいずれか1項に記載のキャパシタ電極の製造方法 Wherein after the dry process, method of manufacturing a capacitor electrode as claimed in any one of claims 4, characterized by further comprising a step of heating the substrate. 前記キャパシタ電極はシリンダ型であることを特徴とする請求項1から請求項5のいずれか1項に記載のキャパシタ電極の製造方法。   The method of manufacturing a capacitor electrode according to claim 1, wherein the capacitor electrode is a cylinder type. 前記ドライプロセスは、減圧下で行われることを特徴とする請求項1から請求項6のいずれか1項に記載のキャパシタ電極の製造方法。   The method for manufacturing a capacitor electrode according to claim 1, wherein the dry process is performed under reduced pressure. 基板上のシリコン酸化膜に形成されたホールの内壁に導電体膜を形成した後に、前記導電体膜を露出させるために前記シリコン酸化膜をエッチングするエッチング方法であって、
薬液を用いたウエットプロセスにより前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、ガスを用いたリーニングの懸念がないドライプロセスにより前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させることを特徴とするエッチング方法。
An etching method for etching the silicon oxide film to expose the conductor film after forming a conductor film on an inner wall of a hole formed in the silicon oxide film on the substrate,
The silicon oxide film is removed by a wet process using a chemical solution to a height at which the support portion is left to the extent that no leaning occurs in the conductor film, and then left by a dry process with no fear of leaning using a gas . An etching method, wherein the conductive film is exposed by removing a support portion of silicon oxide.
前記シリコン酸化膜はBおよびPの少なくとも一方を含むものであることを特徴とする請求項8に記載のエッチング方法。   The etching method according to claim 8, wherein the silicon oxide film contains at least one of B and P. 前記ドライプロセスは、HFを含むガスおよびN ガスを用い、プラズマレスで行われることを特徴とする請求項8または請求項9に記載のエッチング方法。 10. The etching method according to claim 8, wherein the dry process is performed without using plasma containing HF and N 2 gas . 11. 前記ウエットプロセスは、バッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いて行われることを特徴とする請求項8から請求項10のいずれか1項に記載のエッチング方法。   11. The etching method according to claim 8, wherein the wet process is performed using a processing solution containing a buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF). 11. . 前記ドライプロセスの後、基板を加熱することを特徴とする請求項8から請求項11のいずれか1項に記載のエッチング方法。 Wherein after the dry process, etching process according to any one of claims 11 claim 8, wherein heating the substrate. 前記エッチング後に残存する導電体によりシリンダ型のキャパシタ電極が形成されることを特徴とする請求項8から請求項12のいずれか1項に記載のエッチング方法。   The etching method according to any one of claims 8 to 12, wherein a cylindrical capacitor electrode is formed by a conductor remaining after the etching. 前記ドライプロセスは、減圧下で行われることを特徴とする請求項8から請求項13のいずれか1項に記載のエッチング方法。   The etching method according to claim 8, wherein the dry process is performed under reduced pressure. 基板上のシリコン酸化膜に形成されたホールの内壁に導電体膜を形成した後に、前記導電体膜を露出させるために前記シリコン酸化膜をエッチングするエッチングシステムであって、
前記シリコン酸化膜を薬液によるウエットプロセスで除去するウエットエッチング装置と、
前記シリコン酸化膜をガスによるドライプロセスで除去するドライエッチング装置と、
前記ウエットエッチング装置により前記シリコン酸化膜を前記導電体膜にリーニングが生じない程度の支持部が残存する高さまで除去した後、リーニングの懸念がない前記ドライエッチング装置により前記残存したシリコン酸化物の支持部を除去して前記導電体膜を露出させるように制御する制御部と
を具備することを特徴とするエッチングシステム。
An etching system for etching the silicon oxide film to expose the conductor film after forming the conductor film on the inner wall of the hole formed in the silicon oxide film on the substrate,
A wet etching apparatus for removing the silicon oxide film by a wet process using a chemical solution;
A dry etching apparatus for removing the silicon oxide film by a dry process using a gas;
After cleaning the silicon oxide film on the conductive film is removed to a height supporting portion at which no remaining by the wet etching apparatus, the silicon oxide mentioned above remained by the dry etching apparatus concerned is not leaning An etching system comprising: a control unit that controls to remove the support unit and expose the conductive film .
前記シリコン酸化膜はBおよびPの少なくとも一方を含むものであることを特徴とする請求項15に記載のエッチングシステム。   The etching system according to claim 15, wherein the silicon oxide film contains at least one of B and P. 前記ドライエッチング装置は、基板を収容するチャンバーと、チャンバー内にドライエッチングのためのガスを供給するガス供給機構とを有することを特徴とする請求項15または請求項16に記載のエッチングシステム。   17. The etching system according to claim 15, wherein the dry etching apparatus includes a chamber that accommodates the substrate, and a gas supply mechanism that supplies a gas for dry etching into the chamber. 前記ドライエッチング装置は、ガスとしてHFを含むガスおよびN ガスを用い、プラズマレスでドライエッチングを行うことを特徴とする請求項15から請求項17のいずれか1項に記載のエッチングシステム。 18. The etching system according to claim 15, wherein the dry etching apparatus performs dry etching without plasma using a gas containing HF and N 2 gas as gases . 前記ウエットエッチングのための薬液としてバッファードオキサイドエッチャント(BOE)または希フッ酸(DHF)を含む処理液を用いることを特徴とする請求項15から請求項18に記載のエッチングシステム。   19. The etching system according to claim 15, wherein a processing solution containing buffered oxide etchant (BOE) or dilute hydrofluoric acid (DHF) is used as the chemical solution for the wet etching. 前記ドライプロセスの後、基板を加熱する加熱装置をさらに具備することを特徴とする請求項15から請求項19のいずれか1項に記載のエッチングシステムThe etching system according to claim 15, further comprising a heating device that heats the substrate after the dry process. 前記ドライエッチング装置は、チャンバー内を減圧する減圧機構をさらに有し、前記ドライエッチングプロセスを減圧下で行うことを特徴とする請求項15から請求項20のいずれか1項に記載のエッチングシステム。   The etching system according to any one of claims 15 to 20, wherein the dry etching apparatus further includes a pressure reducing mechanism for reducing the pressure in the chamber, and the dry etching process is performed under a reduced pressure. コンピュータ上で動作し、エッチングシステムを制御する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、請求項8から請求項14のいずれかのエッチング方法が行われるように、コンピュータに前記エッチングシステムを制御させることを特徴とするコンピュータ読取可能な記憶媒体。   A computer-readable storage medium that operates on a computer and stores a control program for controlling the etching system, wherein the control program is executed by the etching method according to any one of claims 8 to 14. A computer-readable storage medium that causes a computer to control the etching system.
JP2006354775A 2006-12-28 2006-12-28 Capacitor electrode manufacturing method, etching method and etching system, and storage medium Expired - Fee Related JP5105866B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006354775A JP5105866B2 (en) 2006-12-28 2006-12-28 Capacitor electrode manufacturing method, etching method and etching system, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006354775A JP5105866B2 (en) 2006-12-28 2006-12-28 Capacitor electrode manufacturing method, etching method and etching system, and storage medium

Publications (2)

Publication Number Publication Date
JP2008166513A JP2008166513A (en) 2008-07-17
JP5105866B2 true JP5105866B2 (en) 2012-12-26

Family

ID=39695589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006354775A Expired - Fee Related JP5105866B2 (en) 2006-12-28 2006-12-28 Capacitor electrode manufacturing method, etching method and etching system, and storage medium

Country Status (1)

Country Link
JP (1) JP5105866B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199155B2 (en) * 2013-10-30 2017-09-20 株式会社Screenホールディングス Sacrificial film removal method and substrate processing apparatus
JP6623943B2 (en) 2016-06-14 2019-12-25 東京エレクトロン株式会社 Semiconductor device manufacturing method, heat treatment apparatus, and storage medium.

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
US6187216B1 (en) * 1997-08-27 2001-02-13 Motorola, Inc. Method for etching a dielectric layer over a semiconductor substrate
JP4070919B2 (en) * 1999-01-22 2008-04-02 富士通株式会社 Semiconductor device and manufacturing method thereof
JP3595231B2 (en) * 1999-12-28 2004-12-02 株式会社東芝 Semiconductor storage device and method of manufacturing the same
JP2004111624A (en) * 2002-09-18 2004-04-08 Renesas Technology Corp Semiconductor device
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
JP2004349451A (en) * 2003-05-22 2004-12-09 Seiko Epson Corp Semiconductor device and method of manufacturing the same, electro-optical device, and method of manufacturing the same, and electronic apparatus
JP5000084B2 (en) * 2003-08-13 2012-08-15 三星電子株式会社 Storage node, semiconductor element and method of manufacturing semiconductor element in cylinder stack capacitor of conductive pad
KR100553839B1 (en) * 2003-11-27 2006-02-24 삼성전자주식회사 Capacitor, Method for manufacturing the capacitor, Semiconductor device including the capacitor, and Method for manufacturing the semiconductor device
JP4663368B2 (en) * 2005-03-28 2011-04-06 東京エレクトロン株式会社 Plasma etching method, plasma etching apparatus, control program, and computer storage medium

Also Published As

Publication number Publication date
JP2008166513A (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5374039B2 (en) Substrate processing method, substrate processing apparatus, and storage medium
KR101165970B1 (en) Substrate etching method and system
JP6568769B2 (en) Substrate processing method and substrate processing apparatus
JP4890025B2 (en) Etching method and recording medium
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
TWI538035B (en) Substrate processing system and substrate processing method using the same
JP2009094307A (en) Etching method and recording medium
US8956546B2 (en) Substrate processing method and substrate processing apparatus
US20190181015A1 (en) Substrate Processing Method and Substrate Processing Apparatus
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP5105866B2 (en) Capacitor electrode manufacturing method, etching method and etching system, and storage medium
KR101389187B1 (en) Etching method, etching system and etching apparatus
JP6376960B2 (en) Substrate processing apparatus and substrate processing method
JP5292450B2 (en) Etching method, etching system, and etching apparatus
KR20160024914A (en) Substrate treatment device and method for manufacturing semiconductor device
KR101150268B1 (en) Heat treatment apparatus and treatment system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5105866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees