JP5104166B2 - diode - Google Patents
diode Download PDFInfo
- Publication number
- JP5104166B2 JP5104166B2 JP2007251739A JP2007251739A JP5104166B2 JP 5104166 B2 JP5104166 B2 JP 5104166B2 JP 2007251739 A JP2007251739 A JP 2007251739A JP 2007251739 A JP2007251739 A JP 2007251739A JP 5104166 B2 JP5104166 B2 JP 5104166B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- range
- high concentration
- semiconductor substrate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ダイオードに関する。 The present invention relates to a diode.
周辺耐圧領域が形成されているダイオードが知られている。周辺耐圧領域とは、ダイオードに逆電圧が印加されたときに、アノード領域の端部近傍に高電界が印加されることを抑制する領域である。周辺耐圧領域には、例えば、リサーフ層や、FLR(Field Limiting Ring)が設けられる。
周辺耐圧領域が形成されているダイオードでは、ダイオードのターンオフ時にアノード領域の端部近傍に電流が集中するという問題がある。すなわち、ダイオードに順電圧が印加されているとき(ダイオードがオンしているとき)には、ホールがカソード領域内に存在している。ダイオードをターンオフすると、カソード領域内のホールが、アノード領域を通ってアノード電極へ排出される。このとき、半導体基板の縁部近傍(すなわち、周辺耐圧領域とその近傍)のカソード領域に存在しているホールは、アノード領域の端部近傍を通ってアノード電極に排出される。すなわち、アノード領域の端部近傍に電流が集中する。このような電流集中は、ダイオードの故障率を増加させたり、ダイオードの使用可能環境が制限される等の問題を引き起こす。
A diode in which a peripheral withstand voltage region is formed is known. The peripheral withstand voltage region is a region that suppresses application of a high electric field in the vicinity of the end of the anode region when a reverse voltage is applied to the diode. In the peripheral withstand voltage region, for example, a RESURF layer or FLR (Field Limiting Ring) is provided.
In the diode in which the peripheral withstand voltage region is formed, there is a problem that current is concentrated near the end of the anode region when the diode is turned off. That is, when a forward voltage is applied to the diode (when the diode is on), holes exist in the cathode region. When the diode is turned off, the holes in the cathode region are discharged through the anode region to the anode electrode. At this time, holes existing in the cathode region in the vicinity of the edge of the semiconductor substrate (that is, the peripheral breakdown voltage region and its vicinity) are discharged to the anode electrode through the vicinity of the end of the anode region. That is, current concentrates near the end of the anode region. Such current concentration causes problems such as increasing the failure rate of the diode and limiting the environment in which the diode can be used.
特許文献1に、上記の問題を解決するための技術が開示されている。図11は、特許文献1のダイオードの概略断面図を示している。なお、本明細書で参照する断面図では、図の見易さを考慮して、半導体基板の断面のハッチングを省略している。このダイオードでは、半導体基板の上面300a側にアノード領域302が形成されている。アノード領域302内には、不純物濃度が高い高濃度領域302aと、高濃度領域302aより不純物濃度が低い中濃度領域302bと、中濃度領域302bより不純物濃度が低い低濃度領域302cが形成されている。高濃度領域302aは、第1表面300aに形成されているアノード電極310と接している。低濃度領域302cは、アノード領域302の端部近傍に形成されている。アノード領域302の下側には、カソード領域304(n−ドリフト領域及びn+バッファ領域)が形成されている。カソード領域304は、半導体基板の下面300bに形成されているカソード電極312に接している。アノード領域302と半導体基板の縁部306の間(すなわち、周辺耐圧領域)には、リサーフ層308が形成されている。
このダイオードでは、アノード領域302の端部(すなわち、低濃度領域302c)の不純物濃度が低い。したがって、ダイオードのオン時に、低濃度領域302cからカソード領域304に流入するホールが少ない。すなわち、オン時に、半導体基板の縁部306近傍(図11の範囲316)のカソード領域304に存在するホールが少なくなる。したがって、ターンオフ時に、アノード領域302の端部近傍(図11の範囲318)への電流集中を抑制することができるとされている。
Patent Document 1 discloses a technique for solving the above problem. FIG. 11 is a schematic cross-sectional view of the diode of Patent Document 1. Note that in the cross-sectional views referred to in this specification, the cross-sectional hatching of the semiconductor substrate is omitted in consideration of easy viewing. In this diode, an
In this diode, the end portion of the anode region 302 (that is, the
特許文献1のダイオードでは、アノード領域302内に、アノード電極310に接している高濃度領域302aが形成されている。アノード電極310から半導体基板へのホールの流入出は、高濃度領域302aを介して行われる。したがって、ダイオードのオン時には、高濃度領域302aの端部近傍のカソード領域304(図11の範囲320のカソード領域304)に存在するホールは依然として多い。ダイオードがターンオフすると、範囲316内のホールと範囲320内のホールの大部分は、高濃度領域302aの端部近傍(図11の範囲322)を通過してアノード電極310に排出される。すなわち、高濃度領域302aの端部近傍への電流集中が起こる。このように、特許文献1のダイオードでは、アノード領域302の端部近傍(範囲318)への電流集中は抑制できるものの、高濃度領域302aの端部近傍(範囲322)への電流集中が発生するという問題があった。
In the diode of Patent Document 1, a
本発明は、上述した実情に鑑みてなされたものであり、周辺耐圧領域が形成されているとともに、ターンオフ時に電流集中がより起こり難いダイオードを提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a diode in which a peripheral withstand voltage region is formed and current concentration is less likely to occur during turn-off.
本発明のダイオードは、半導体基板と、半導体基板の第1表面に形成されているアノード電極と、半導体基板の第2表面に形成されているカソード電極を有している。半導体基板の第1表面側には、アノード領域と周辺耐圧領域が形成されている。アノード領域は、半導体基板の第1表面側であって半導体基板を平面視したときに半導体基板の縁部から離れている範囲に形成されているとともに、アノード電極と接している。周辺耐圧領域は、アノード領域と半導体基板の縁部の間に形成されている。アノード領域は、半導体基板を平面視したときにアノード領域の外周縁から離れている内側範囲と、その内側範囲を囲んでいる外側範囲に区画されている。内側範囲と外側範囲の各々には、局所的に不純物濃度が高く、アノード電極とオーミック接触している高濃度領域が形成されている。そして、外側範囲の平均不純物濃度が、内側範囲の平均不純物濃度よりも低いことを特徴とする。
なお、平均不純物濃度とは、その範囲の高濃度領域と高濃度領域以外のアノード領域(以下では、高濃度領域以外のアノード領域を、通常濃度領域という)の不純物濃度の平均値を意味する。したがって、平均不純物濃度は、高濃度領域の不純物濃度と、通常濃度領域の不純物濃度と、その範囲内で高濃度領域が占める比率等に応じて変化する。
また、内側範囲と外側範囲の各々に形成されている高濃度領域は、互いに繋がっていてもよいし、複数個に分離されていてもよい。
The diode of the present invention has a semiconductor substrate, an anode electrode formed on the first surface of the semiconductor substrate, and a cathode electrode formed on the second surface of the semiconductor substrate. An anode region and a peripheral breakdown voltage region are formed on the first surface side of the semiconductor substrate. The anode region is formed on the first surface side of the semiconductor substrate, in a range away from the edge of the semiconductor substrate when the semiconductor substrate is viewed in plan, and is in contact with the anode electrode. The peripheral withstand voltage region is formed between the anode region and the edge of the semiconductor substrate. The anode region is partitioned into an inner range that is separated from the outer peripheral edge of the anode region when the semiconductor substrate is viewed in plan, and an outer range that surrounds the inner range. In each of the inner range and the outer range, a high concentration region having a locally high impurity concentration and in ohmic contact with the anode electrode is formed. The average impurity concentration in the outer range is lower than the average impurity concentration in the inner range.
The average impurity concentration means the average value of the impurity concentration in the high concentration region and the anode region other than the high concentration region (hereinafter, the anode region other than the high concentration region is referred to as a normal concentration region). Therefore, the average impurity concentration varies depending on the impurity concentration in the high concentration region, the impurity concentration in the normal concentration region, the ratio of the high concentration region in the range, and the like.
Further, the high concentration regions formed in each of the inner range and the outer range may be connected to each other or may be separated into a plurality.
図12は、上記の構成を有するダイオードの一例を模式的に示す断面図である。なお、図12は、この構成を有するダイオードを例示するものであって、請求項1の構成を限定するものではない。例えば、図12に示すダイオードでは、周辺耐圧領域にリサーフ層を採用しているが、他の構成の周辺耐圧構造を採用してもよい。また、図12の構成は、原理的に成立する最小の構成を示すものであって、実際の製品には図示していない他の領域等を付加することができる。
図12では、参照番号202がアノード領域、参照番号206が内側範囲、参照番号207が外側範囲、参照番号202aが内側範囲内の高濃度領域、参照番号202bが外側範囲内の高濃度領域、参照番号208がリサーフ層、参照番号210がアノード電極、参照番号212がカソード電極を示している。なお、図12の例では、アノード領域202の下側全域に、カソード領域204が形成されている。
FIG. 12 is a cross-sectional view schematically showing an example of the diode having the above configuration. FIG. 12 illustrates a diode having this configuration, and does not limit the configuration of claim 1. For example, in the diode shown in FIG. 12, the RESURF layer is employed in the peripheral breakdown voltage region, but a peripheral breakdown voltage structure having another configuration may be employed. Further, the configuration of FIG. 12 shows the minimum configuration that is established in principle, and other areas not shown in the figure can be added to the actual product.
In FIG. 12,
このダイオードでは、外側範囲207の平均不純物濃度が低い。したがって、ダイオードのオン時に、半導体基板の縁部206の近傍(図12の範囲216)のカソード領域204に存在するホールは少ない。ダイオードのターンオフ時には、範囲216内のホールは、アノード電極210に排出される。このとき、外側範囲207にもアノード電極210とオーミック接触している高濃度領域202bが形成されているので、ホールは高濃度領域202bを通過してアノード電極210に排出される。すなわち、範囲216内のホールは、アノード領域202の端部近傍(図12の範囲218)を通過して、高濃度領域202bからアノード電極210に排出される。範囲218にホールの流れが集中するが、上述したように範囲216内のホールが少量であるので、範囲218における電流はそれほど高くならない。
一方、外側範囲207の下部(図12の範囲220)のカソード領域204には、ダイオードのオン時に、外側範囲207及び内側範囲206からホールが流入する。したがって、ダイオードのオン時に、範囲220のカソード領域204内に存在するホールは比較的多い。ダイオードのターンオフ時には、範囲220内のホールの多くは、外側範囲207の高濃度領域202bを通ってアノード電極310に排出される。このとき、下方から高濃度領域202bにホールが流入するので、1箇所にホールの流れが集中することが抑制される。すなわち、範囲220内のホールによる電流集中も抑制される。また、範囲220内のホールの一部は、内側範囲206の高濃度領域202aへ流れてアノード電極310へ排出される。このように、範囲220からのホールの流れが分散されるので、より電流集中が起こり難い。
このように、このダイオードでは、アノード領域202の端部に平均不純物濃度が低い領域(外側範囲207)が形成されているのに加えて、その外側範囲207内にアノード電極210とオーミック接触している高濃度領域202bが形成されている。したがって、ターンオフ時のホールによる電流集中が抑制される。
In this diode, the average impurity concentration in the
On the other hand, holes flow into the
Thus, in this diode, in addition to the region (outer range 207) having a low average impurity concentration formed at the end of the
上述したダイオードは、以下の構成を備えていてもよい。すなわち、高濃度領域の不純物濃度が内側範囲と外側範囲で等しい。しかも、高濃度領域以外のアノード領域の不純物濃度が内側範囲と外側範囲で等しい。かつ、半導体基板を平面視したときに、外側範囲の面積に占める高濃度領域の面積の比率が、内側範囲の面積に占める高濃度領域の面積の比率よりも低い。
なお、不純物濃度が等しいとは、不純物濃度の差が、不純物注入工程等で生じる不純物濃度のバラツキ程度の僅かな差しかないことをいう。例えば、一度の不純物注入工程で2つの範囲に不純物を注入する場合には、両範囲の間に生じる不純物濃度の差は、制御不可能な誤差であり、2つの範囲の不純物濃度は実質的に等しいといえる。
上記の構成によれば、高濃度領域及び通常濃度領域の不純物濃度を、内側範囲と外側範囲とで等しくしたまま、外側範囲の平均不純物濃度を内側範囲の平均不純物濃度より低くすることができる。したがって、ダイオードの製造時に、内側範囲と外側範囲に同時に不純物を注入することができる。ダイオードの製造効率を向上させることができる。
The diode described above may have the following configuration. That is, the impurity concentration in the high concentration region is equal in the inner range and the outer range. Moreover, the impurity concentration in the anode region other than the high concentration region is equal in the inner range and the outer range. In addition, when the semiconductor substrate is viewed in plan, the ratio of the area of the high concentration region to the area of the outer range is lower than the ratio of the area of the high concentration region to the area of the inner range.
Note that “impurity concentration is equal” means that the difference in impurity concentration is not so small that the impurity concentration varies in an impurity implantation step or the like. For example, when impurities are implanted into two ranges in a single impurity implantation step, the difference in impurity concentration generated between the two ranges is an uncontrollable error, and the impurity concentrations in the two ranges are substantially equal. It can be said that they are equal.
According to the above configuration, the average impurity concentration in the outer range can be made lower than the average impurity concentration in the inner range while keeping the impurity concentrations in the high concentration region and the normal concentration region equal in the inner range and the outer range. Therefore, impurities can be simultaneously injected into the inner range and the outer range when the diode is manufactured. The manufacturing efficiency of the diode can be improved.
上述したダイオードでは、半導体基板を平面視したときに、外側範囲に配置されている高濃度領域の配置規則と内側範囲に配置されている高濃度領域の配置規則が異なっているように構成することができる。
なお、配置規則が異なるとは、半導体基板を平面視したときに、高濃度領域の形状、サイズ等が異なることをいう。高濃度領域が繰り返し形成されている場合には、その繰り返しピッチが異なる場合も、配置規則が異なっているといえる。
In the above-described diode, when the semiconductor substrate is viewed in plan, the arrangement rule of the high concentration region arranged in the outer range is different from the arrangement rule of the high concentration region arranged in the inner range. Can do.
Note that different arrangement rules mean that the shape, size, and the like of the high concentration region are different when the semiconductor substrate is viewed in plan. When the high concentration region is repeatedly formed, it can be said that the arrangement rule is different even when the repetition pitch is different.
高濃度領域の配置規則を内側範囲と外側範囲とで異ならせる場合、以下のように構成することができる。
すなわち、半導体基板を平面視したときに高濃度領域が線状に伸びており、線状に伸びている高濃度領域の幅が、内側範囲よりも外側範囲で狭くなるように構成することができる。
また、半導体基板を平面視したときに一つ一つの高濃度領域が円形範囲内に形成されており、高濃度領域の直径が、内側範囲よりも外側範囲で小さくなるように構成してもよい。
In the case where the arrangement rule of the high-concentration region is made different between the inner range and the outer range, it can be configured as follows.
That is, when the semiconductor substrate is viewed in plan, the high concentration region extends linearly, and the width of the high concentration region extending linearly can be configured to be narrower in the outer range than in the inner range. .
Further, when the semiconductor substrate is viewed in plan, each high concentration region is formed in a circular range, and the diameter of the high concentration region may be smaller in the outer range than in the inner range. .
上述したダイオードでは、高濃度領域の不純物濃度が内側範囲よりも外側範囲で低く、高濃度領域以外のアノード領域の不純物濃度が内側範囲と外側範囲で等しくてもよい。
このような構成によっても、外側範囲の平均不純物濃度を、内側範囲の平均不純物濃度より低くすることができる。また、外側範囲の高濃度領域をより広くすることができるので、電流集中の抑制効果を向上させることができる。
In the diode described above, the impurity concentration in the high concentration region may be lower in the outer range than in the inner range, and the impurity concentration in the anode region other than the high concentration region may be equal in the inner range and the outer range.
Even with such a configuration, the average impurity concentration in the outer range can be made lower than the average impurity concentration in the inner range. In addition, since the high concentration region in the outer range can be made wider, the effect of suppressing current concentration can be improved.
上述したダイオードは、半導体基板の第2表面側に形成されているカソード領域を備えていることが好ましい。そして、そのカソード領域が、アノード領域に接している不純物低濃度領域と、カソード電極に接している不純物高濃度領域を備えていることが好ましい。
このような構成によれば、ダイオードの耐圧をより向上させることができる。
The diode described above preferably includes a cathode region formed on the second surface side of the semiconductor substrate. The cathode region preferably includes a low impurity concentration region in contact with the anode region and a high impurity concentration region in contact with the cathode electrode.
According to such a configuration, the breakdown voltage of the diode can be further improved.
本発明によると、周辺耐圧領域が形成されているとともに、ターンオフ時に電流集中が起こり難いダイオードを提供することができる。 According to the present invention, it is possible to provide a diode in which a peripheral withstand voltage region is formed and current concentration hardly occurs at turn-off.
(第1実施例)
本発明の第1実施例に係るダイオードについて図面を参照しながら説明する。図1は、ダイオード10の概略断面図を示している。図示するように、ダイオード10は、半導体基板12と、アノード電極14と、カソード電極16と、絶縁膜18と、保護膜20を備えている。アノード電極14は、半導体基板12の上面12aに形成されている。カソード電極16は、半導体基板12の下面12bに形成されている。絶縁膜18は、半導体基板12の縁部22近傍の上面12aに形成されている。保護膜20は、アノード電極14と絶縁膜18を覆っている。なお、アノード電極14は、図示していない箇所で、外部と接続可能となっている。また、図2は、半導体基板12を上面12a側から見た平面図を示している。なお、図2は、半導体基板12の上面12aを示しているので、上面12aに形成されているアノード電極14、絶縁膜18、保護膜20は図示されていない。図1は、図2のI−I線に対応する箇所の断面図である。
(First embodiment)
A diode according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a schematic cross-sectional view of the
図1に示すように、半導体基板12の上面12a側には、p型のアノード領域30(図1のp層とp++層)が形成されている。アノード領域30は、アノード電極14に接している。図2に示すように、アノード領域30は、半導体基板12の縁部22から離れている範囲(図2の参照番号30に示す四角の内側の範囲)に形成されている。
アノード領域30には、局所的に不純物濃度が高い高濃度領域32(p++層)が形成されている。図1に示すように、高濃度領域32は、アノード電極14に接している。高濃度領域32は、アノード電極14にオーミック接触している。図2に示すように、高濃度領域32は、半導体基板12を平面視したときに、線状に伸びている。高濃度領域32は、幅が広い第1高濃度領域32aと、幅が狭い第2高濃度領域32bを備えている。
図2に示すように、第1高濃度領域32aは、アノード領域30の中央付近の範囲内に複数個形成されている。各第1高濃度領域32aは、互いに平行に配置されている。以下では、第1高濃度領域32aが形成されている範囲のアノード領域30(すなわち、アノード領域30のうちの中央の範囲)を内側範囲50という。
図2に示すように、第2高濃度領域32bは、アノード領域30の端部(外周縁)30aに沿って、内側範囲50の周囲を一巡するように伸びている。第2高濃度領域32bは、2重のリング状に形成されている。以下では、第2高濃度領域32bが形成されている範囲のアノード領域30(すなわち、アノード領域30のうちの端部30a近傍の範囲)を外側範囲52という。
As shown in FIG. 1, on the
In the
As shown in FIG. 2, a plurality of first
As shown in FIG. 2, the second high-
第1高濃度領域32aの不純物濃度は、第2高濃度領域32bの不純物濃度と略等しい。また、高濃度領域32以外のアノード領域30(以下では、通常濃度領域34という)の不純物濃度は略均一であり、内側範囲50と外側範囲52とで略等しい。
図1に示すように、高濃度領域32a、32bの深さは、いずれの高濃度領域32a、32bでも略等しい。
また、図2に示すように、内側範囲50では、通常濃度領域34が上面12aに露出している面積が、高濃度領域32aが上面12aに露出している面積より小さい。一方、外側範囲52では、通常濃度領域34が上面12aに露出している面積が、高濃度領域32bが上面12aに露出している面積より大きい。すなわち、半導体基板12を平面視したときに、外側範囲52の面積に占める高濃度領域32bの面積比率は、内側範囲50の面積に占める高濃度領域32aの面積比率より低い。
したがって、外側範囲52の平均不純物濃度は、内側範囲50の平均不純物濃度より低い。なお、平均不純物濃度Naveは、以下の数式により算出される。
Nave=(Va・Na+Vb・Nb)/Vc
ここで、Vaは内側範囲50(または外側範囲52)の高濃度領域32の体積であり、Naは高濃度領域32の不純物濃度であり、Vbは内側範囲50(または外側範囲52)の通常濃度領域34の体積であり、Nbは通常濃度領域34の不純物濃度であり、Vcは内側範囲50(または外側範囲52)の体積である。
The impurity concentration of the first
As shown in FIG. 1, the depth of the
As shown in FIG. 2, in the
Therefore, the average impurity concentration in the
N ave = (V a · N a + V b · N b ) / V c
Here, V a is the volume of the
図1に示すように、アノード領域30の下側には、n型のカソード領域36が形成されている。カソード領域36は、不純物濃度が低いドリフト領域38(n−領域)と、不純物濃度が高いバッファ領域40(n+領域)を備えている。ドリフト領域38は、アノード領域30と接する範囲に形成されている。バッファ領域40は、カソード電極16と接する範囲に形成されている。
As shown in FIG. 1, an n-
図1に示すように、アノード領域30の端部30aと、半導体基板12の縁部22の間の範囲には、3つのFLR領域42と、EQR領域44が形成されている。3つのFLR領域42は、一定間隔を隔てて形成されており、平面視したときにリング状に伸びている。FLR領域42の間には、ドリフト領域38が延出している。また、最も外側のFLR領域42と半導体基板12の縁部22の間にも、ドリフト領域38が延出している。FLR領域42のうちの最も内側のFLR領域42は、アノード領域30と接している。EQR領域44は、半導体基板12の上面12a及び縁部22に露出する範囲に形成されている。FLR領域42とEQR領域44の上面は、絶縁膜18に覆われている。ダイオード10に逆電圧が印加されたときには、FLR領域42とEQR領域44によって、アノード領域30の端部30aに高電界が印加されることが防止される。すなわち、FLR領域42とEQR領域44によって、半導体基板12の縁部22近傍の耐圧を確保する周辺耐圧領域54が形成されている。図2に示すように、周辺耐圧領域54は、半導体基板12の縁部22に沿って、アノード領域30を一巡するように形成されている。
As shown in FIG. 1, three FLR
次に、ダイオード10の動作について説明する。ダイオード10に順電圧を印加すると、ホールが、アノード電極14から、高濃度領域32(32aと32b)と通常濃度領域34を通過して、ドリフト領域38に流入する。アノード電極14からドリフト領域38にホールが流入するのと同時に、電子が、カソード電極16から、バッファ領域40を通過して、ドリフト領域38に流入する。これによって、伝導度変調現象が起こり、ドリフト領域38の抵抗が減少する。ドリフト領域38に流入したホールはカソード電極16へ流れ、ドリフト領域38に流入した電子はアノード電極14へ流れる。すなわち、ダイオード10がオンする。
このとき、内側範囲50の平均不純物濃度が高いので、内側範囲50の下部のドリフト領域38には、内側範囲50から多くのホールが流入する。また、外側範囲52の平均不純物濃度が低いので、外側範囲52の下部のドリフト領域38に、外側範囲52から比較的少量のホールが流入する。しかしながら、外側範囲52の下部のドリフト領域38には、内側範囲50からもホールが流入する。したがって、内側範囲50の下部のドリフト領域38に流入するホールは比較的多い。これによって、ドリフト領域38の広い範囲で活発な伝導度変調現象が生じる。ダイオード10の順方向電圧は低い。それに対し、周辺耐圧領域54の下部のドリフト領域38には、外側範囲52からごく少量のホールが流入するにすぎない。したがって、ダイオード10のオン時には、内側範囲50の下部のドリフト領域38に多くのホールが存在し、外側範囲52の下部のドリフト領域38には比較的多くのホールが存在し、周辺耐圧領域54の下部のドリフト領域38には少量のホールが存在する状態となる。
Next, the operation of the
At this time, since the average impurity concentration in the
次に、ダイオード10に印加する電圧をオフする(または、ダイオード10に逆電圧を印加する)。すなわち、ダイオード10をターンオフする。ダイオード10をターンオフすると、ドリフト領域38内の電子は、バッファ領域40を通過してカソード電極16に排出される。また、ドリフト領域38内のホールは、通常濃度領域34を通過して、高濃度領域32からアノード電極14に排出される。
Next, the voltage applied to the
ダイオード10のターンオフ時のドリフト領域38内のホールの動きについて、より詳細に説明する。
内側範囲50の下部のドリフト領域38内のホールは、内側範囲50の第1高濃度領域32aへ流れ、第1高濃度領域32aからアノード電極14に排出される。このように、下方から高濃度領域32にホールが流入するときには、電流集中はほとんど生じない。
外側範囲52の下部のドリフト領域38内のホールの多くは、外側範囲52の第2高濃度領域32bへ流れ、第2高濃度領域32bからアノード電極14に排出される。この場合も、下方から高濃度領域32にホールが流入するので、電流集中はほとんど生じない。また、外側範囲52の下部のドリフト領域38内のホールの一部は、内側範囲50の第1高濃度領域32aへも流れる。このホールの流れは、第1高濃度領域32aの縁部近傍(図1の範囲60)に集中する。しかし、第1高濃度領域32aへ流れるホールが少量であるために、範囲60に流れる電流はそれほど大きくならない。また、このように、第1高濃度領域32aへ向かう流れと第2高濃度領域32bへ向かう流れに、ホールの流れが分散されるので、より電流集中が抑制される。
周辺耐圧領域54の下部のドリフト領域38内のホールは、外側範囲52の第2高濃度領域32bへ流れ、第2高濃度領域32bからアノード電極14に排出される。このホールの流れは、第2高濃度領域32bの端部近傍(図1の範囲62)に集中する。しかし、上述したように、ダイオード10のオン時に周辺耐圧領域54の下部のドリフト領域38に存在するホールはごく少量である。したがって、範囲62に流れる電流はそれほど大きくならない。
The movement of holes in the
The holes in the
Most of the holes in the
The holes in the
このように、第1実施例のダイオード10では、ターンオフ時の電流集中が抑制される。したがって、電流集中に起因する種々の問題を解決することができる。例えば、ダイオード10の故障率を低下させる(寿命を増加させる)ことができる。また、ダイオード10の使用可能環境(定格電圧、定格電流、使用可能温度範囲等)を広げることができる。
Thus, in the
次に、ダイオード10の製造方法について説明する。図3は、ダイオード10の製造工程のフローチャートを示している。ダイオード10は、図4に示すように、上面12a側にn−領域(ドリフト領域38)が形成されており、下面12b側にn+領域(バッファ領域40)が形成されている半導体基板12から製造する。
Next, a method for manufacturing the
ステップS2では、範囲を選択して上面12aにp型不純物を注入する。これにより、図5に示すように、FLR領域42を形成する。
ステップS4では、範囲を選択して上面12aにp型不純物を注入する。これにより、図5に示すように、p型領域48を形成する。
ステップS6では、範囲を選択して上面12aにp型不純物を注入する。これにより、図6に示すように、ステップS6でp型不純物を注入した範囲が、高濃度領域32となる。また、残りのp型領域48が通常濃度領域34となる。
ステップS8では、範囲を選択して上面12aにn型不純物を注入する。これにより、EQR領域44を形成する。
ステップS10では、熱酸化法及びエッチングを利用して、絶縁膜18を形成する。
ステップS12では、蒸着等により、アノード電極14を形成する。
ステップS14では、ポリイミド等からなる保護膜20を形成する。
ステップS16では、下面12bからドリフト領域38にヘリウムを注入する。これにより、ドリフト領域38内のキャリアのライフタイムを制御する。
ステップS18では、蒸着により、カソード電極16を形成する。
以上の工程によって、図1に示すダイオード10が製造される。
In step S2, a range is selected and a p-type impurity is implanted into the
In step S4, a range is selected and a p-type impurity is implanted into the
In step S6, a range is selected and a p-type impurity is implanted into the
In step S8, a range is selected and an n-type impurity is implanted into the
In step S10, the insulating
In step S12, the
In step S14, a
In step S16, helium is injected into the
In step S18, the
Through the above steps, the
図3に示すダイオード10の製造工程では、ステップS6の高濃度領域32形成工程で、第1高濃度領域32aと第2高濃度領域32bを一度に形成することができる。すなわち、ダイオード10では、内側範囲50に対する第1高濃度領域32aの面積比率を、外側範囲52に対する第2高濃度領域32bの面積比率より高くすることで、内側範囲50の平均不純物濃度が外側範囲52の平均不純物濃度より高くされている。すなわち、第1高濃度領域32aと第2高濃度領域32bの不純物濃度が等しい。したがって、第1高濃度領域32aと第2高濃度領域32bを1工程で形成することができる。ダイオード10は、高い製造効率で製造することができる。
In the manufacturing process of the
なお、第1実施例のダイオード10は、図2に示す配置で高濃度領域32が形成されていたが、種々の配置で高濃度領域32を形成することができる。例えば図7に示すように、高濃度領域32を格子状に配置し、第1高濃度領域32aと第2高濃度領域32bを連続させてもよい。図7では、線状に伸びる第2高濃度領域32bの幅を、線状に伸びる第1高濃度領域32aより狭くすることで、外側範囲52の平均不純物濃度が内側範囲50より低くされている。また、図8に示すように、円形の高濃度領域32の複数個を形成してもよい。図8では、第2高濃度領域32bの直径を第1高濃度領域32aより小さくすることで、外側範囲52の平均不純物濃度が内側範囲50より低くされている。このように、第1高濃度領域32aと第2高濃度領域32bの平面形状(半導体基板12を平面視したときの形状)は、外側範囲52の面積に占める第2高濃度領域32bの面積の比率が、内側範囲50の面積に占める第1高濃度領域32aの面積の比率よりも低くなる範囲で、種々の形状とすることができる。
In the
また、第1実施例のダイオード10では、周辺耐圧領域54にFLR構造(FLR領域42)を形成していたが、図9に示すように、周辺耐圧領域54にリサーフ層46を形成してもよい。
In the
(第2実施例)
次に、第2実施例のダイオード100について説明する。図10は、第2実施例のダイオード100の概略断面図を示している。なお、第2実施例のダイオード100の各部については、第1実施例のダイオード10と同様の機能を有する部分については第1実施例のダイオード10と同様の記号を付している。
図10に示すように、第2実施例のダイオード100では、第2高濃度領域32bの幅が、第1高濃度領域32aと略等しくなっている。したがって、外側範囲52の面積に占める第2高濃度領域32bの面積の比率が、内側範囲50の面積に占める第1高濃度領域32aの面積の比率と略等しくなっている。
また、第2実施例のダイオード100では、第2高濃度領域32bの不純物濃度が、第1高濃度領域32aの不純物濃度よりも低くなっている。これによって、外側範囲52の平均不純物濃度が、内側範囲50の平均不純物濃度より低くなっている。
(Second embodiment)
Next, the
As shown in FIG. 10, in the
In the
第2実施例のダイオード100でも、内側範囲50と周辺耐圧領域54の間に、内側範囲50よりも平均不純物濃度が低い外側範囲52が形成されている。したがって、ダイオード100でも、ターンオフ時の電流集中が抑制される。
なお、第2実施例のダイオード100では、第1高濃度領域32aと第2高濃度領域32bとで不純物濃度が異なるので、製造工程において第1高濃度領域32aと第2高濃度領域32bを1工程で形成することはできない。しかしながら、第2高濃度領域32bの面積(半導体基板12を平面視したときの面積)を広くすることができるので、電流集中の抑制効果が高まる。
Also in the
In the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
10:ダイオード
12:半導体基板
14:アノード電極
16:カソード電極
18:絶縁膜
20:保護膜
22:縁部
30:アノード領域
32:高濃度領域
32a:第1高濃度領域
32b:第2高濃度領域
34:通常濃度領域
36:カソード領域
38:ドリフト領域
40:バッファ領域
42:FLR領域
44:EQR領域
50:内側範囲
52:外側範囲
54:周辺耐圧領域
10: Diode 12: Semiconductor substrate 14: Anode electrode 16: Cathode electrode 18: Insulating film 20: Protective film 22: Edge 30: Anode region 32:
Claims (7)
前記半導体基板の前記第1表面側であって前記半導体基板を平面視したときに前記半導体基板の縁部から離れている範囲に形成されているとともに、前記アノード電極と接しているアノード領域と、
そのアノード領域と前記半導体基板の縁部の間に形成されている周辺耐圧領域、
を有しており、
前記アノード領域は、前記半導体基板を平面視したときに前記アノード領域の外周縁から離れている内側範囲と、その内側範囲を囲んでいる外側範囲に区画されており、
前記内側範囲と前記外側範囲の各々には、局所的に不純物濃度が高く、前記アノード電極とオーミック接触している高濃度領域が形成されており、
前記外側範囲の平均不純物濃度が、前記内側範囲の平均不純物濃度よりも低いことを特徴とするダイオード。 A diode having a semiconductor substrate, an anode electrode formed on a first surface of the semiconductor substrate, and a cathode electrode formed on a second surface of the semiconductor substrate;
An anode region on the first surface side of the semiconductor substrate and formed in a range away from an edge of the semiconductor substrate when the semiconductor substrate is viewed in plan, and an anode region in contact with the anode electrode;
A peripheral breakdown voltage region formed between the anode region and the edge of the semiconductor substrate;
Have
The anode region is partitioned into an inner range that is separated from an outer peripheral edge of the anode region when the semiconductor substrate is viewed in plan, and an outer range that surrounds the inner range,
Each of the inner range and the outer range has a locally high impurity concentration and a high concentration region in ohmic contact with the anode electrode is formed,
The diode according to claim 1, wherein an average impurity concentration in the outer range is lower than an average impurity concentration in the inner range.
前記高濃度領域以外の前記アノード領域の不純物濃度が前記内側範囲と前記外側範囲で等しく、かつ、
前記半導体基板を平面視したときに、前記外側範囲の面積に占める前記高濃度領域の面積の比率が、前記内側範囲の面積に占める前記高濃度領域の面積の比率よりも低いことを特徴とする請求項1に記載のダイオード。 The impurity concentration of the high concentration region is equal in the inner range and the outer range,
The impurity concentration of the anode region other than the high concentration region is equal in the inner range and the outer range, and
When the semiconductor substrate is viewed in plan, the ratio of the area of the high concentration region in the area of the outer range is lower than the ratio of the area of the high concentration region in the area of the inner range. The diode according to claim 1.
線状に伸びている前記高濃度領域の幅が、前記内側範囲よりも前記外側範囲で狭くなっていることを特徴とする請求項3に記載のダイオード。 When the semiconductor substrate is viewed in plan, the high concentration region extends linearly,
4. The diode according to claim 3, wherein a width of the high concentration region extending linearly is narrower in the outer range than in the inner range.
前記高濃度領域の直径が、前記内側範囲よりも前記外側範囲で小さいことを特徴とする請求項3に記載のダイオード。 Each high-concentration region is formed in a circular range when the semiconductor substrate is viewed in plan view,
4. The diode according to claim 3, wherein a diameter of the high concentration region is smaller in the outer range than in the inner range.
前記高濃度領域以外のアノード領域の不純物濃度が前記内側範囲と前記外側範囲で等しいことを特徴とする請求項1に記載のダイオード。 The impurity concentration of the high concentration region is lower in the outer range than in the inner range,
2. The diode according to claim 1, wherein an impurity concentration in an anode region other than the high concentration region is equal in the inner range and the outer range.
そのカソード領域が、前記アノード領域に接している不純物低濃度領域と、前記カソード電極に接している不純物高濃度領域を備えていることを特徴とする請求項1〜6のいずれか一項に記載のダイオード。 A cathode region formed on the second surface side of the semiconductor substrate;
The cathode region includes a low impurity concentration region in contact with the anode region and a high impurity concentration region in contact with the cathode electrode. Diodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251739A JP5104166B2 (en) | 2007-09-27 | 2007-09-27 | diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251739A JP5104166B2 (en) | 2007-09-27 | 2007-09-27 | diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009087973A JP2009087973A (en) | 2009-04-23 |
JP5104166B2 true JP5104166B2 (en) | 2012-12-19 |
Family
ID=40661068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251739A Expired - Fee Related JP5104166B2 (en) | 2007-09-27 | 2007-09-27 | diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5104166B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904131A (en) * | 2012-12-27 | 2014-07-02 | 现代自动车株式会社 | Schottky barrier diode and method of manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5439417B2 (en) | 2011-03-10 | 2014-03-12 | 株式会社東芝 | Semiconductor rectifier |
JP5741475B2 (en) * | 2012-02-15 | 2015-07-01 | トヨタ自動車株式会社 | Semiconductor device |
JP6029411B2 (en) | 2012-10-02 | 2016-11-24 | 三菱電機株式会社 | Semiconductor device |
JP6082314B2 (en) | 2012-11-06 | 2017-02-15 | 株式会社東芝 | Semiconductor device |
WO2015040675A1 (en) * | 2013-09-17 | 2015-03-26 | 株式会社日立製作所 | Semiconductor device, power conversion device, rail vehicle, and semiconductor device manufacturing method |
JP2015146368A (en) * | 2014-02-03 | 2015-08-13 | 株式会社東芝 | semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221326A (en) * | 1994-02-07 | 1995-08-18 | Fuji Electric Co Ltd | Planar semiconductor element |
JP3447884B2 (en) * | 1995-03-15 | 2003-09-16 | 株式会社東芝 | High voltage semiconductor device |
JP2000150859A (en) * | 1998-11-18 | 2000-05-30 | Meidensha Corp | Diode |
JP3708057B2 (en) * | 2001-07-17 | 2005-10-19 | 株式会社東芝 | High voltage semiconductor device |
JP2007042836A (en) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
-
2007
- 2007-09-27 JP JP2007251739A patent/JP5104166B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904131A (en) * | 2012-12-27 | 2014-07-02 | 现代自动车株式会社 | Schottky barrier diode and method of manufacturing the same |
CN103904131B (en) * | 2012-12-27 | 2018-06-19 | 现代自动车株式会社 | Schottky-barrier diode and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2009087973A (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104166B2 (en) | diode | |
US7893467B2 (en) | Silicon carbide semiconductor device having junction barrier Schottky diode | |
US10056450B2 (en) | Semiconductor device | |
JP5967065B2 (en) | Semiconductor device | |
JP4396724B2 (en) | Silicon carbide semiconductor device having Schottky barrier diode | |
JP5306392B2 (en) | Semiconductor rectifier | |
JP4356764B2 (en) | Silicon carbide semiconductor device | |
JP2009164486A (en) | Vertical diode, and its manufacturing method | |
JP6064547B2 (en) | Semiconductor device | |
JP4803211B2 (en) | Semiconductor device | |
US20150287840A1 (en) | Semiconductor device | |
JP4186919B2 (en) | Semiconductor device | |
JP2006196652A (en) | SiC SEMICONDUCTOR ELEMENT | |
WO2017187856A1 (en) | Semiconductor device | |
JP2009277806A (en) | Semiconductor device | |
JP2021019156A (en) | Silicon carbide semiconductor device | |
JP6217700B2 (en) | diode | |
JP2013175607A (en) | Schottky barrier diode | |
JP4322183B2 (en) | Schottky barrier diode | |
JP4383250B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JP2011049399A (en) | Semiconductor device | |
JP6090075B2 (en) | Semiconductor device | |
JP6314905B2 (en) | Power semiconductor device | |
JP2007180338A (en) | Semiconductor device | |
JP5729177B2 (en) | diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5104166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |