JP5097609B2 - Booster circuit - Google Patents
Booster circuit Download PDFInfo
- Publication number
- JP5097609B2 JP5097609B2 JP2008117947A JP2008117947A JP5097609B2 JP 5097609 B2 JP5097609 B2 JP 5097609B2 JP 2008117947 A JP2008117947 A JP 2008117947A JP 2008117947 A JP2008117947 A JP 2008117947A JP 5097609 B2 JP5097609 B2 JP 5097609B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- autotransformer
- switching element
- circuit
- secondary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、昇圧回路に係り、特に、動作効率の向上等を図ったものに関する。 The present invention relates to a booster circuit, and more particularly to a circuit for improving operation efficiency.
近年、携帯電話やPDA(携帯情報端末)等の携帯電子装置では、液晶表示部のバックライトとして、白色LEDが多用されているが、この白色LEDを点灯するには、例えば、その駆動電流が20mAの場合、3.0V〜4.0V程度の駆動電圧が必要とされる。携帯電子装置によく用いられるリチウムイオン電池は、その出力電圧が充電状態により変化し、通常、2.7V〜4.2V程度であるため、上述のLEDの駆動電圧を得る電源として直接用いるには充分でないことから、その電池電圧を昇圧回路により昇圧して、駆動電圧として供給するのが一般的である。 In recent years, in portable electronic devices such as mobile phones and PDAs (personal digital assistants), white LEDs are frequently used as backlights for liquid crystal display units. In the case of 20 mA, a driving voltage of about 3.0V to 4.0V is required. Lithium ion batteries often used in portable electronic devices vary in their output voltage depending on the state of charge, and are usually about 2.7 V to 4.2 V, so that they can be used directly as a power source for obtaining the LED driving voltage described above. Since the battery voltage is not sufficient, the battery voltage is generally boosted by a booster circuit and supplied as a drive voltage.
また、LEDの発光輝度は、LEDに流れる電流値に応じて定まるが、複数のLEDを駆動する場合、発光輝度を均一化するために直列接続して用いられるため、駆動電圧は、最低でもLEDの順方向電圧に直列接続されたLEDの数を乗じた大きさが必要となり、その電圧を昇圧回路により得ることとなる。したがって、電池電圧を用いて多くのLEDを直列駆動する場合には、より高い昇圧電圧を発生可能な昇圧回路が必要となる。 In addition, the light emission luminance of the LED is determined according to the value of the current flowing through the LED. However, when driving a plurality of LEDs, they are connected in series in order to equalize the light emission luminance. The forward voltage is multiplied by the number of LEDs connected in series, and the voltage is obtained by a booster circuit. Therefore, when many LEDs are driven in series using the battery voltage, a booster circuit capable of generating a higher boosted voltage is required.
高い昇圧比を得ることができる昇圧回路としては、インダクタとスイッチング素子を用いた昇圧型のチョッパー方式が一般的に知られている。しかしながら、この方式では、昇圧電圧が高くなるほどスイッチング素子に要求される耐圧の定格が大きくなり、素子の大型化とコスト高を招いてしまう。
そこで、このような問題を解決する回路として、図3に示された構成の昇圧回路が知られている。
As a boost circuit capable of obtaining a high boost ratio, a boost chopper method using an inductor and a switching element is generally known. However, in this method, the higher the boost voltage, the higher the withstand voltage rating required for the switching element, leading to an increase in the size and cost of the element.
Therefore, a booster circuit having the configuration shown in FIG. 3 is known as a circuit for solving such a problem.
この図3に示された昇圧回路は、オートトランスT1の1次巻線n1とスイッチング素子Q1とが、入力電源1Aに対して直列接続されて設けられる一方、オートトランスT1の中間タップとグランドとの間にスイッチング素子Q1が設けられ、このスイッチング素子Q1のスイッチングによりオートトランスT1の2次巻線n2側に昇圧電圧VOUTが得られるよう構成されている。
そして、昇圧電圧VOUTは、直列接続された複数のLED1〜LEDnに供給され、負荷抵抗器R1に生ずる電圧降下の大きさが誤差増幅器3Aにおいて、基準電圧源4Aの電圧と比較されて、スイッチング制御回路2Aに入力されることで、スイッチング素子Q1のオン・オフを制御する駆動信号VGが出力されるようになっている。
In the booster circuit shown in FIG. 3, the primary winding n1 of the autotransformer T1 and the switching element Q1 are provided in series with the
Then, the boosted voltage VOUT is supplied to the plurality of LEDs 1 to LEDn connected in series, and the magnitude of the voltage drop generated in the load resistor R1 is compared with the voltage of the
ところが、オートトランスT1を用いた場合、1次巻線n1と2次巻線n2との間に生ずるリーケージインダクタンスに起因して、スイッチング素子Q1がオフした直後に、スイッチング素子Q1とオートトランスT1の中間タップとの接続点にはサージ電圧が生じ、この接続点の電圧VDは、図5(B)に点線で示された如くに変化する。 However, when the autotransformer T1 is used, immediately after the switching element Q1 is turned off due to the leakage inductance generated between the primary winding n1 and the secondary winding n2, the switching element Q1 and the autotransformer T1 A surge voltage is generated at the connection point with the intermediate tap, and the voltage VD at this connection point changes as shown by the dotted line in FIG.
そこで、このようなサージ電圧に対する方策としては、図4に示されたように、スナバ回路6を設け、サージ電圧のピーク値を抑制し、スイッチング素子Q1のドレイン・ソース間の耐圧を超えないように構成するのが一般的である(例えば、特許文献1等参照)。
Therefore, as a measure against such a surge voltage, as shown in FIG. 4, a
図4及び図5を参照しつつ、このスナバ回路6が設けられた従来の昇圧回路の動作について、以下、概括的に説明する。
まず、スイッチング素子Q1のゲートにスイッチング制御回路2Aから所定の駆動信号VGが印加されて、スイッチング素子Q1がオンとなると(図5(A)及び図5(B)参照)、電圧VINを出力する入力電源1AからオートトランスT1の1次巻線n1に電流が流れ、磁気エネルギーが蓄積される。
The operation of the conventional booster circuit provided with the
First, when a predetermined drive signal VG is applied from the
スイッチング制御回路2Aによりスイッチング素子Q1が所定時間後にオフとされると、上述のようにオートトランスT1に蓄積された磁気エネルギーが放出され、スイッチング素子Q1が接続されたオートトランスT1の中間タップの電圧VDが上昇する。なお、スイッチング素子Q1にMOS型電界効果トランジスタを用いた場合、電圧VDはスイッチング素子Q1のドレイン電圧となる。
When the switching element Q1 is turned off after a predetermined time by the
電圧VDの上昇と同時に、オートトランスT1の磁気結合の効果により、2次巻線n2にも電流が流れ、オートトランスT1の2次巻線n2とダイオードD1との接続点の電圧VAが上昇する(図5(B)及び図5(C)参照)。
電圧VAは、ダイオードD1により昇圧電圧VOUT程度にクランプされるが、オートトランスT1とスイッチング素子Q1との接続点には、オートトランスT1のリーケージインダクタンスの影響によりサージ電圧が発生する。
しかし、このサージ電圧のピーク値は、スイッチング素子Q1のドレイン・ソース間に並列接続されたスナバ回路6により抑制されることとなる(図5(B)において”従来例”と表記された実線波形図参照)。
The voltage VA is clamped to about the boosted voltage VOUT by the diode D1, but a surge voltage is generated at the connection point between the autotransformer T1 and the switching element Q1 due to the leakage inductance of the autotransformer T1.
However, the peak value of this surge voltage is suppressed by the
ところが、上述のようなスナバ回路を用いた場合、上述のようにサージ電圧のピーク値を抑制する一方で、スイッチング素子Q1のドレイン電圧が変化する立ち上がり、立ち下がりにおいて、電力損失を生じさせてしまい、電力効率の低下を招くという問題がある。 However, when the snubber circuit as described above is used, while suppressing the peak value of the surge voltage as described above, power loss is caused at the rise and fall when the drain voltage of the switching element Q1 changes. There is a problem that the power efficiency is lowered.
さらに、図4に示された従来回路においては、スイッチング素子Q1がオンとなった際に、ダイオードD1は逆バイアスされるので、オートトランスT1の2次巻線n2の一端とダイオードD1との接続点は開放状態となる。その結果、スイッチング素子Q1がオンした直後には、オートトランスT1の2次巻線n2の一端とダイオードD1との接続点の電圧VAは、直ぐには安定せず、負のサージ電圧が発生してしまう(図5(C)参照)。 Further, in the conventional circuit shown in FIG. 4, since the diode D1 is reverse-biased when the switching element Q1 is turned on, the connection between one end of the secondary winding n2 of the autotransformer T1 and the diode D1. The point is open. As a result, immediately after the switching element Q1 is turned on, the voltage VA at the connection point between the one end of the secondary winding n2 of the autotransformer T1 and the diode D1 is not immediately stabilized, and a negative surge voltage is generated. (See FIG. 5C).
それ故、そのサージ電圧のピーク値と昇圧電圧VOUTの和がダイオードD1に印加されることとなるため、その和の電圧がダイオードD1の逆耐圧を超えると、ダイオードD1が破壊される可能性があり、そのために、逆耐圧の高いダイオードを用いると、装置の大型化、コスト高を招いてしまうという問題もある。 Therefore, since the sum of the peak value of the surge voltage and the boosted voltage VOUT is applied to the diode D1, if the sum voltage exceeds the reverse breakdown voltage of the diode D1, the diode D1 may be destroyed. For this reason, when a diode having a high reverse breakdown voltage is used, there is a problem in that the size and cost of the device are increased.
本発明は、上記実状に鑑みてなされたもので、サージ電圧のピーク値の抑制を図る一方で、不要な電力損失の発生を抑圧することのできる昇圧回路を提供するものである。 The present invention has been made in view of the above circumstances, and provides a booster circuit that can suppress the occurrence of unnecessary power loss while suppressing the peak value of a surge voltage.
上記本発明の目的を達成するため、本発明に係る昇圧回路は、
入力電源に対してオートトランスの1次巻線とスイッチング素子とが直列接続されて設けられ、前記スイッチング素子のスイッチングにより前記オートトランスの2次巻線に昇圧電圧が得られるよう構成されてなる昇圧回路であって、
前記オートトランスの中間タップと、当該オートトランスの2次巻線の一端との間に、スナバ回路が設けられてなるものである。
In order to achieve the above object of the present invention, a booster circuit according to the present invention includes:
A booster configured such that a primary winding of an autotransformer and a switching element are connected in series to an input power supply, and a boosted voltage is obtained in the secondary winding of the autotransformer by switching of the switching element. A circuit,
A snubber circuit is provided between the intermediate tap of the autotransformer and one end of the secondary winding of the autotransformer.
本発明によれば、スイッチング素子のオン・オフ時に、スイッチング素子とオートトランスの中間タップとの接続点に生ずるサージ電圧のピーク値を抑制しつつ、オートトランスの2次巻線の一端の電圧の立ち上がり・立ち下がり時における余分な電力損失が軽減されるため、従来に比して動作効率が向上するという効果を奏するものである。
また、オートトランスの2次巻線の一端に生ずる負のサージ電圧のピーク値も抑制できるため、その2次巻線の一端に接続されるダイオードとして、より逆耐圧の低いものを用いることができ、部品コストの低減と共に、実装スペースの削減を図ることができる。
According to the present invention, the peak voltage of one end of the secondary winding of the autotransformer is suppressed while suppressing the peak value of the surge voltage generated at the connection point between the switching element and the intermediate tap of the autotransformer when the switching element is turned on / off. Since extra power loss at the time of rising and falling is reduced, there is an effect that the operating efficiency is improved as compared with the conventional case.
Further, since the peak value of the negative surge voltage generated at one end of the secondary winding of the autotransformer can be suppressed, a diode having a lower reverse breakdown voltage can be used as a diode connected to one end of the secondary winding. In addition to reducing the component cost, the mounting space can be reduced.
以下、本発明の実施の形態について、図1及び図2を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における昇圧回路の構成例について、図1を参照しつつ説明する。
本発明の実施の形態における昇圧回路は、特に、複数の直列接続された発光ダイオードLED1〜LEDnの駆動電圧の発生に適した回路構成例を示したもので、オートトランス(図1においては「T1」と表記)7と、スイッチング制御回路2と、誤差増幅器3と、スイッチング素子(図1においては「Q1」と表記)11と、スナバ回路5を主たる構成要素として構成されてなるものである。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a configuration example of the booster circuit according to the embodiment of the present invention will be described with reference to FIG.
The booster circuit according to the embodiment of the present invention is an example of a circuit configuration suitable for generating drive voltages for a plurality of light-emitting diodes LED1 to LEDn connected in series. An autotransformer ("T1 in FIG. 7), the switching control circuit 2, the error amplifier 3, the switching element (indicated as “Q1” in FIG. 1) 11, and the
かかる昇圧回路は、後述するスナバ回路5の接続部分を除けば、その回路構成は、基本的に従来と同様のものである。
以下、具体的に説明すれば、まず、オートトランス7の1次側コイルn1の一端には、電圧VINを出力する入力電源1の正極側が接続され、この入力電源1の負極側はグランドに接続されたものとなっている。また、オートトランス7の1次側コイルn1の一端とグランドとの間には、入力平滑用コンデンサ(図1においては「C1」と表記)12が接続されている。
Such a booster circuit has basically the same circuit configuration as that of the prior art except for a connecting portion of a
More specifically, first, one end of the primary coil n1 of the
なお、オートトランス7は、1次巻線n1と2次巻線n2とが直列接続されてなるもので、1次巻線n1の巻終わりと2次巻線n2の巻始めとが接続されて中間タップとして外部と接続可能とされている。また、1次巻線n1の巻始めと2次巻線n2の巻終わりが、それぞれ外部と接続可能とされたものとなっている。
以下の説明においては、説明の便宜上、”1次巻線n1の一端”とは、外部と接続可能とされた1次巻線n2の一端、すなわち、本発明の実施の形態においては、1次巻線n1の巻始めを意味し、”2次巻線n2の一端”とは、外部と接続可能とされた2次巻線n2の一端、すなわち、本発明の実施の形態においては、2次巻線n2の巻終わりを、それぞれを意味するものとする。
The
In the following description, for convenience of explanation, “one end of the primary winding n1” means one end of the primary winding n2 that can be connected to the outside, that is, in the embodiment of the present invention, the primary winding n1. The winding start of the winding n1 means "one end of the secondary winding n2", one end of the secondary winding n2 that can be connected to the outside, that is, in the embodiment of the present invention, the secondary winding n2. The end of the winding n2 is meant to mean each.
一方、オートトランス7の2次巻線n2の一端には、ダイオード(図1においては「D1」と表記)16のアノードが接続され、このダイオード16のカソードとグランドとの間には、複数の発光ダイオードLED1〜LEDn及び負荷抵抗器(図1においては「R1」と表記)13が直列接続されている。
すなわち、昇圧回路の負荷としての複数のLED1〜LEDnは直列接続され、この直列接続部分の一方の端側に位置するLED1のアノードがダイオード16のカソードに接続される一方、直列接続部分の他方の端側に位置するLEDnのカソードとグランドとの間に、負荷抵抗器13が接続されたものとなっている。
On the other hand, an anode of a diode (indicated as “D1” in FIG. 1) 16 is connected to one end of the secondary winding n2 of the
That is, the plurality of LEDs 1 to LEDn as loads of the booster circuit are connected in series, and the anode of LED 1 located on one end side of the series connection portion is connected to the cathode of the
また、ダイオード16のカソードとグランドとの間には、出力平滑用コンデンサ17が接続されている。
一方、LEDnと負荷抵抗器13との相互の接続点は、誤差増幅器3の反転入力端子が接続され、この誤差増幅器3の非反転入力端子には、基準電圧源4が接続されている。
そして、誤差増幅器3の出力端子は、スイッチング制御回路2の入力段に接続されている。
An
On the other hand, the inverting input terminal of the error amplifier 3 is connected to the connection point between the LEDn and the
The output terminal of the error amplifier 3 is connected to the input stage of the switching control circuit 2.
スイッチング制御回路2の出力段は、スイッチング素子11の制御端子に接続されている。
本発明の実施の形態において、スイッチング素子11は、Nチャンネル型MOS FETが用いられており、スイッチング制御回路2の出力段は、制御端子としてのゲートに接続されている。
また、スイッチング素子11のドレインは、オートトランス7の中間タップに接続される一方、ソースは、グランドに接続されている。これによって、オートトランス7の1次巻線n1とスイッチング素子11は、入力電源1に対して直列接続されて設けられたものとなっている。
The output stage of the switching control circuit 2 is connected to the control terminal of the switching
In the embodiment of the present invention, the switching
The drain of the switching
そして、オートトランス7の中間タップと2次巻線n2の一端との間にスナバ回路5が接続されている。
すなわち、スナバ回路5は、スナバ用抵抗器14とスナバ用コンデンサ15とが直列接続されて構成されたものとなっており、スナバ用抵抗器14の一端は、オートトランス7の中間タップにスイッチング素子11のドレインと共に接続される一方、スナバ用コンデンサ15の一端は、オートトランス7の2次巻線n2の一端に接続されている。
A
That is, the
次に、上記構成における動作について、図2に示された波形図を参照しつつ説明する。
まず、この昇圧回路は、負荷抵抗器13における電圧降下の大きさと基準電圧源4の電圧との比較結果に応じてスイッチング制御回路2から出力されるスイッチング素子11のゲートに印加される駆動信号VGのパルス幅が調整され、スイッチング素子11のオン時間とオフ時間が調整されることで昇圧回路が所望の電圧となるよう動作するものとなっており、かかる動作は、従来回路と基本的に同様である。
Next, the operation in the above configuration will be described with reference to the waveform diagram shown in FIG.
First, the booster circuit has a drive signal VG applied to the gate of the switching
しかして、スイッチング制御回路2から出力された駆動信号VGによりスイッチング素子11がオンとなると(図2(A)参照)、入力電源1からオートトランス7の1次巻線n1に電流が流れ込み、1次巻線n1には、磁気エネルギーが蓄積される(図2(A)及び図2(B)参照)。所定時間後にスイッチング制御回路2によりスイッチング素子11がオフされると、蓄積された磁気エネルギーが放出されて中間タップの電圧VDが上昇する(図2(A)及び図2(B)参照)。同時に、オートトランス7の磁気結合の効果により、2次巻線n2に電流が流れ、2次巻線n2の一端の電圧VAが上昇し、ダイオード16が導通して、出力平滑用コンデンサ17にエネルギーが伝達されて昇圧電圧VOUTが得られることとなる。
Thus, when the switching
昇圧電圧VOUTは、直列接続された発光ダイオードLED1〜LEDnに印加され、発光ダイオードLED1〜LEDnに電流が流れ、その電流は、負荷抵抗器13における電圧降下として検出され、誤差増幅器3の反転入力端子へ入力されるようになっている。
誤差増幅器3の反転入力端子に入力された電圧は、非反転入力端子における基準電圧源4の電圧と比較され、その比較結果に応じた出力信号が誤差増幅器3よりスイッチング制御回路2へ出力される。そして、スイッチング制御回路2においては、誤差増幅器3から入力された信号に応じてスイッチング素子11のオン・オフ時間の割合が調整されて、スイッチング素子11がスイッチング制御されることとなる。
The boosted voltage VOUT is applied to the light emitting diodes LED1 to LEDn connected in series, and a current flows through the light emitting diodes LED1 to LEDn. The current is detected as a voltage drop in the
The voltage input to the inverting input terminal of the error amplifier 3 is compared with the voltage of the reference voltage source 4 at the non-inverting input terminal, and an output signal corresponding to the comparison result is output from the error amplifier 3 to the switching control circuit 2. . In the switching control circuit 2, the ratio of the on / off time of the switching
かかる動作において、スイッチング素子11のオン・オフの際、オートトランス7の中間タップと2次巻線n2の一端とには、それぞれサージ電圧が発生するが、それぞれのピーク値は、中間タップと2次巻線n2の一端との間に接続されたスナバ回路5により吸収されるため、従来と異なり、大きなピーク値のサージ電圧が現れることはない(図2(A)〜図2(C)参照)。
なお、図2(B)、図2(C)において、図4に示された構成の従来回路におけるオートトランスT1の中間タップにおける電圧VDの変化、及び、オートトランスT1の2次巻線n2の一端における電圧VAの変化が点線で示されており、その波形近傍には”従来例2”と表記している。
In such an operation, when the switching
2B and 2C, the change in the voltage VD at the intermediate tap of the autotransformer T1 in the conventional circuit having the configuration shown in FIG. 4 and the secondary winding n2 of the autotransformer T1. A change in the voltage VA at one end is indicated by a dotted line, and “conventional example 2” is indicated in the vicinity of the waveform.
このスナバ回路5によるサージ電圧の吸収の際、中間タップの電圧VDと2次巻線n2の一端における電圧VAの立ち上がり、立ち下がり時には、2つの電圧VDとVAは、ほぼ同時に遷移するため、スナバ回路5における電力損失は、従来と異なり、大幅に減少したものとなる。
At the time of absorption of the surge voltage by the
さらに、スイッチング素子11がオンした時には、ダイオード16は逆バイアスされるので、2次巻線n2の一端は、開放状態となるため、2次巻線n2の一端には負のサージ電圧が発生するが、そのピーク値も、スナバ回路5により抑制されることとなる(図2(C)及び図5(C)参照)。
Furthermore, since the
このように、本発明の実施の形態におけるスナバ回路5は、スイッチング素子11のオン・オフ時にオートトランス7の中間タップに発生するサージ電圧のピーク値を抑制すると共に、2次巻線n2の一端における電圧VAが変化する立ち上がり・立ち下がり時における余分な電力損失の軽減を図り、それによって、本発明の実施の形態における昇圧回路は、従来に比してより動作効率改善がなされたものとなる。
また、上述のようなオートトランス7の中間タップに発生するサージ電圧のピーク値のスナバ回路5による抑制によって、ダイオード16は、従来に比して、逆耐圧のより低いものを用いることが可能となるため、部品コストの軽減、ダイオード16の小型化による実装スペースの削減が可能となっている。
As described above, the
Further, by suppressing the peak value of the surge voltage generated at the intermediate tap of the
2…スイッチング制御回路
3…誤差増幅器
5…スナバ回路
7…オートトランス
11…スイッチング素子
2 ... Switching control circuit 3 ...
Claims (1)
前記オートトランスの中間タップと、当該オートトランスの2次巻線の一端との間に、スナバ回路が設けられてなることを特徴とする昇圧回路。 A booster configured such that a primary winding of an autotransformer and a switching element are connected in series to an input power supply, and a boosted voltage is obtained in the secondary winding of the autotransformer by switching of the switching element. A circuit,
A booster circuit comprising a snubber circuit provided between an intermediate tap of the autotransformer and one end of a secondary winding of the autotransformer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117947A JP5097609B2 (en) | 2008-04-29 | 2008-04-29 | Booster circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117947A JP5097609B2 (en) | 2008-04-29 | 2008-04-29 | Booster circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009268323A JP2009268323A (en) | 2009-11-12 |
JP5097609B2 true JP5097609B2 (en) | 2012-12-12 |
Family
ID=41393437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008117947A Expired - Fee Related JP5097609B2 (en) | 2008-04-29 | 2008-04-29 | Booster circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5097609B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010022143B4 (en) * | 2010-05-20 | 2021-08-05 | Sew-Eurodrive Gmbh & Co Kg | Arrangement and method for operating an arrangement for inductive energy transmission to an electrical consumer |
JP5393642B2 (en) | 2010-11-30 | 2014-01-22 | 京セラドキュメントソリューションズ株式会社 | Photosensitive unit and image forming apparatus |
AT512610B1 (en) * | 2012-02-27 | 2016-07-15 | Felix Dipl Ing Dr Himmelstoss | Wide range converter with tapped coil |
AT512735A1 (en) * | 2012-03-29 | 2013-10-15 | Felix Dipl Ing Dr Himmelstoss | Square converters with auto-transformers |
JP6393962B2 (en) * | 2013-06-25 | 2018-09-26 | サンケン電気株式会社 | Switching power supply |
KR20150047648A (en) * | 2013-10-22 | 2015-05-06 | 한국과학기술원 | ZVZCS Switching Converter Using Auto-Transformer |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06113534A (en) * | 1992-09-25 | 1994-04-22 | Matsushita Electric Works Ltd | Power supply |
JP3582643B2 (en) * | 2000-02-04 | 2004-10-27 | サンケン電気株式会社 | Step-up DC-DC converter |
JP2005073431A (en) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Works Ltd | Power supply device and discharge lamp lighting device |
JP2006203996A (en) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | Dc-dc converter |
-
2008
- 2008-04-29 JP JP2008117947A patent/JP5097609B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009268323A (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669934B2 (en) | Driving circuit for light emitting device with overcurrent protection | |
US10079549B1 (en) | Synchronous rectification controller with pull-up and pull-down circuit and power conversion apparatus having the same | |
JP5097609B2 (en) | Booster circuit | |
JP5667892B2 (en) | LOAD DRIVE DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
US9787183B2 (en) | Driver and driving control method for power converter | |
US8884545B2 (en) | LED driving system and driving method thereof | |
US20130016534A1 (en) | Resonant converter | |
EP2410817A2 (en) | Light emitting device driving circuit | |
JP2012089383A (en) | Lighting device, and lighting fixture using the same | |
CN101594046B (en) | Inrush current limiter | |
JP5408161B2 (en) | Self-excited switching power supply circuit | |
JP5606877B2 (en) | Buck converter | |
US11258441B2 (en) | Drive circuit | |
JP2008131840A (en) | Power supply | |
EP2391184A2 (en) | Led driver circuit | |
US8487550B2 (en) | Multi-channel LED driver circuit | |
JP4236602B2 (en) | Switching power supply circuit and electronic device using the same | |
US8901839B2 (en) | Two-switch flyback power supply device | |
US20130039101A1 (en) | Switching power supply apparatus | |
US20140035477A1 (en) | Single stage forward-flyback converter and power supply apparatus | |
US11742743B2 (en) | Switching regulator with driver power clamp | |
US10056845B1 (en) | Power conversion apparatus and synchronous rectification controller thereof | |
JP4753826B2 (en) | Multi-output power supply | |
JP4379182B2 (en) | Power control circuit | |
US9445467B2 (en) | Backlight driving circuit, electronic device and backlight driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5097609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |