JP5095330B2 - Inverter device - Google Patents

Inverter device Download PDF

Info

Publication number
JP5095330B2
JP5095330B2 JP2007243211A JP2007243211A JP5095330B2 JP 5095330 B2 JP5095330 B2 JP 5095330B2 JP 2007243211 A JP2007243211 A JP 2007243211A JP 2007243211 A JP2007243211 A JP 2007243211A JP 5095330 B2 JP5095330 B2 JP 5095330B2
Authority
JP
Japan
Prior art keywords
semiconductor
fuse
semiconductor switch
inverter device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007243211A
Other languages
Japanese (ja)
Other versions
JP2009077504A (en
Inventor
高志 伊君
寛 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007243211A priority Critical patent/JP5095330B2/en
Priority to KR1020080076967A priority patent/KR100994872B1/en
Priority to CN2008102110674A priority patent/CN101394137B/en
Publication of JP2009077504A publication Critical patent/JP2009077504A/en
Application granted granted Critical
Publication of JP5095330B2 publication Critical patent/JP5095330B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
    • H02H7/1225—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to internal faults, e.g. shoot-through
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、複数のスイッチング素子を並列接続して構成されるインバータ装置に関するものである。   The present invention relates to an inverter device configured by connecting a plurality of switching elements in parallel.

従来、電力変換器を構成するスイッチング素子の定格電流が不足する場合には、複数のスイッチング素子を並列接続して電力変換器を構成する技術が公知である。〔特許文献１〕では、スイッチング素子とヒューズを直列接続したものを複数の並列接続し、これを１アーム構成として、６アーム分用いることにより構成した３相インバータについて記載されている。このように構成することにより、１素子では不足する定格電流を大きくすることができる上、素子故障時にはヒューズによって１素子ずつ主回路から切離すことができるため、故障時の破損部分を最小限にとどめるようにしている。   Conventionally, when a rated current of a switching element constituting a power converter is insufficient, a technique for configuring a power converter by connecting a plurality of switching elements in parallel is known. [Patent Document 1] describes a three-phase inverter configured by connecting a plurality of switching elements and fuses connected in series, and using them as one arm configuration for six arms. With this configuration, the rated current that is insufficient with one element can be increased, and when an element fails, the fuse can be separated from the main circuit one element at a time. I try to stay.

特開２００５−１６０２４４号公報JP 2005-160244 A

しかしながら、高圧大容量のインバータ装置においては、スイッチング素子が故障した場合に、短絡電流が流れる対アームのスイッチング素子が破損する前にヒューズを溶断することは、ヒューズの性能上難しくなっている。したがって、複数が並列接続されるスイッチング素子のうち一つが故障した場合には、該故障素子に接続されるヒューズが溶断する前に、短絡電流により対アームの複数のスイッチング素子が破損する場合がある。このとき、対アームに接続される複数のヒューズには短絡電流が分流して流れるため、各ヒューズは溶断せずに残ってしまう。その後破損した対アームのスイッチング素子と他相のダイオード素子を通して負荷短絡が発生し、故障を拡大してしまうおそれがある。   However, in a high-voltage and large-capacity inverter device, when a switching element fails, it is difficult to blow the fuse before the switching element of the opposite arm through which the short-circuit current flows is broken. Therefore, when one of a plurality of switching elements connected in parallel fails, the plurality of switching elements of the pair arm may be damaged by a short-circuit current before the fuse connected to the failed element is blown. . At this time, since the short-circuit current flows through the plurality of fuses connected to the pair of arms, each fuse remains without being blown. Thereafter, a load short circuit may occur through the damaged switching element of the opposite arm and the diode element of the other phase, which may increase the failure.

本発明は上記のような問題を解決するためになされたものであり、本発明の目的は、複数のスイッチング素子を並列接続して構成されたインバータ装置において、スイッチング素子の故障時に短絡電流によって溶断する複数のヒューズの溶断タイミングを揃えて負荷短絡によって流れる電流を低減し、被害の拡大を防止して、故障箇所を少なくすることを目的とする。   The present invention has been made in order to solve the above-described problems, and an object of the present invention is to blow out by a short-circuit current when a switching element fails in an inverter device configured by connecting a plurality of switching elements in parallel. The purpose is to reduce the number of failure points by aligning the fusing timing of a plurality of fuses to reduce the current that flows due to a load short-circuit, prevent the spread of damage.

上記目的を達成するために、本発明では、直列に接続した半導体スイッチと正負の直流端子にそれぞれヒューズを備えるとともに半導体スイッチの相互接続点を交流端子として備えた半導体ユニットを各相に複数備え、直流電力と交流電力とを相互に変換するインバータ装置において、正負の直流端子はそれぞれ相互に並列接続されて直流コンデンサに接続されるとともに、各半導体ユニット内の正負のヒューズと半導体スイッチの接続点はそれぞれ相互に並列接続することにより、一つのスイッチング素子が故障した場合に正負のヒューズに流れる電流を均等化するようにしているものである。   In order to achieve the above object, in the present invention, a semiconductor switch connected in series and a positive and negative DC terminal are each provided with a fuse and each semiconductor phase is provided with a semiconductor switch interconnection point as an AC terminal, In the inverter device that converts DC power and AC power to each other, the positive and negative DC terminals are connected in parallel to each other and connected to the DC capacitor, and the connection point between the positive and negative fuses in each semiconductor unit and the semiconductor switch is By connecting them in parallel with each other, the current flowing through the positive and negative fuses is equalized when one switching element fails.

また、上記目的を達成するために、本発明では、直列に接続した４つの半導体スイッチと直列接続した２つのダイオードと正負および中性点の直流端子にそれぞれヒューズを備える半導体ユニットを各相に複数備え、直流電力と交流電力とを相互に変換する中性点クランプ型３レベルインバータ装置において、正負および中性点の直流端子はそれぞれ相互に並列接続されて直流コンデンサに接続されるとともに、各半導体ユニット内の正負および中性点のヒューズと半導体スイッチの接続点はそれぞれ相互に並列接続することにより、一つのスイッチング素子が故障した場合に正負のヒューズに流れる電流を均等化するようにしているものである。   In order to achieve the above object, according to the present invention, there are provided a plurality of semiconductor units for each phase, each having two diodes connected in series with four semiconductor switches connected in series, and fuses at positive and negative and neutral DC terminals. In the neutral point clamp type three-level inverter device for converting DC power and AC power to each other, positive and negative and neutral DC terminals are connected in parallel to each other and connected to a DC capacitor, and each semiconductor The positive and negative and neutral point fuses in the unit and the connection point of the semiconductor switch are connected in parallel to each other so that the current flowing in the positive and negative fuses is equalized when one switching element fails. It is.

本発明のインバータ装置によれば、一つのスイッチング素子が故障した場合にも、故障相の正負全てのヒューズがほぼ同時に溶断することによって、負荷短絡を防止することができるので、被害の拡大を防止して、故障箇所を少なくすることが実現出来る。   According to the inverter device of the present invention, even when one switching element fails, it is possible to prevent a load short circuit by blowing all the positive and negative fuses of the failure phase almost simultaneously, thus preventing the spread of damage. Thus, it is possible to reduce the number of failure points.

また、本発明のインバータ装置によれば、中性点クランプ型３レベルインバータ装置の、一つのスイッチング素子が故障した場合にも、故障相の正負全てのヒューズがほぼ同時に溶断することによって、負荷短絡を防止することができるので、被害の拡大を防止して、故障箇所を少なくすることが実現出来る。   Further, according to the inverter device of the present invention, even when one switching element of the neutral point clamp type three-level inverter device fails, all the fuses in the positive and negative phases of the fault phase are blown out almost simultaneously, thereby causing a load short circuit. Therefore, it is possible to prevent the spread of damage and reduce the number of failure points.

以下、本発明の実施の形態について図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１の実施の形態）
図１は、本発明の第１の実施の形態によるインバータ装置を示す回路図である。図１において、インバータ装置では、入力端子１１より交流電力を入力し、整流器１２でこれを直流電力に変換して、平滑コンデンサ１３で平滑化する。得られる直流電力を、インバータ回路１４でスイッチングすることにより交流電力に変換し、負荷１６に交流電力を供給する。 (First embodiment)
FIG. 1 is a circuit diagram showing an inverter device according to a first embodiment of the present invention. In FIG. 1, in the inverter device, AC power is input from an input terminal 11, converted into DC power by a rectifier 12, and smoothed by a smoothing capacitor 13. The obtained DC power is converted into AC power by switching with the inverter circuit 14, and AC power is supplied to the load 16.

インバータ回路１４は、６つの半導体ユニット１５を備え、各々の半導体ユニット１５は、直列接続した２つのスイッチング素子２１，２２を備え、第１のスイッチング素子２１は正側ヒューズ３１を介して３相インバータ回路１４の正極母線に、第２のスイッチング素子２２は負側ヒューズ３２を介して３相インバータ回路１４の負極母線に接続される。また、２つの半導体ユニット１５を一組として、それぞれの第１および第２のスイッチング素子の接続点を相互に接続し、１つの相の交流出力端子として負荷１６に接続される。   The inverter circuit 14 includes six semiconductor units 15, and each semiconductor unit 15 includes two switching elements 21 and 22 connected in series. The first switching element 21 is a three-phase inverter via a positive fuse 31. The second switching element 22 is connected to the positive bus of the circuit 14 via the negative fuse 32 and the negative bus of the three-phase inverter circuit 14. In addition, two semiconductor units 15 are combined as a set, and the connection points of the first and second switching elements are connected to each other and connected to the load 16 as an AC output terminal of one phase.

このようにインバータ回路１４を複数の半導体ユニット１５を並列接続することにより、スイッチング素子の定格電流を超える容量のインバータ装置を構成できるので、大容量の負荷に対応させることができる。また半導体ユニットの並列数を、２並列，３並列，…と変えることにより、様々な容量のインバータ装置を、共通の部品を用いて提供することができる。   Thus, by connecting the inverter circuit 14 to the plurality of semiconductor units 15 in parallel, an inverter device having a capacity exceeding the rated current of the switching element can be configured, so that a load with a large capacity can be handled. Further, by changing the parallel number of the semiconductor units to 2 parallels, 3 parallels,..., Inverter devices with various capacities can be provided using common components.

さらに、本実施形態においては、一つの相を構成する２つの半導体ユニット１５におけるヒューズとスイッチング素子の接続点を、接続ブス４１，４２によって相互に接続している。   Furthermore, in this embodiment, the connection points of the fuses and switching elements in the two semiconductor units 15 constituting one phase are connected to each other by the connection buses 41 and 42.

以下、接続ブス４１，４２を備える理由について、接続ブスが無い場合と比較して詳細に説明する。   Hereinafter, the reason why the connection buses 41 and 42 are provided will be described in detail in comparison with the case where there is no connection bus.

図２は接続ブスが無い場合に、スイッチング素子が１つ故障した時の動作の説明図である。簡単のためインバータ回路のうち２相分のみを抜き出し、図１と同一部分には同一符号を付している。半導体ユニット１４ａと１４ｂを並列接続して一方の相を構成し、もう一方の相を半導体ユニット１４ａと１４ｂを並列接続して構成している。また負荷１６は、内部起電力１６１とインダクタンス１６２で構成されているものとする。図２（ａ）〜図２（ｄ）は時間の経過とともに変化する動作を示している。   FIG. 2 is an explanatory diagram of the operation when one switching element fails when there is no connection bus. For simplicity, only two phases are extracted from the inverter circuit, and the same parts as those in FIG. The semiconductor units 14a and 14b are connected in parallel to constitute one phase, and the other phase is constituted by connecting the semiconductor units 14a and 14b in parallel. Further, it is assumed that the load 16 includes an internal electromotive force 161 and an inductance 162. FIG. 2A to FIG. 2D show operations that change with time.

図２（ａ）において、８つのスイッチング素子のうちスイッチング素子２２ａ，２２ｂ，２１ｃ，２１ｄがオンしているものとする。ここでスイッチング素子２１ａが何らかの理由で短絡故障したとすると、故障したスイッチング素子２１ａとオンしているスイッチング素子２２ａ，２２ｂを通して直流短絡が発生する。   In FIG. 2A, it is assumed that the switching elements 22a, 22b, 21c, and 21d are turned on among the eight switching elements. If the switching element 21a is short-circuited for some reason, a DC short circuit occurs through the failed switching element 21a and the switching elements 22a and 22b that are turned on.

すると図２（ｂ）のように、過大な短絡電流によってスイッチング素子２２ａ，２２ｂが故障するとともに、ヒューズ３１ａが溶断する。ヒューズ３１ａの溶断が早ければ、スイッチング素子２２ａ，２２ｂは故障しなくて済むが、一般に高圧大容量用のヒューズは即断特性を持たせることが困難なため、直流短絡時はスイッチング素子を故障に至る前に保護することは難しい。また、ヒューズ３２ａ，３２ｂは、短絡電流が分流されるために、ヒューズ３１ａに比べ流れる電流が小さいため溶断が遅れ、ヒューズ３１ａが溶断することにより短絡電流が遮断されるため、ヒューズ３２ａ，３２ｂは溶断せずに残ってしまう。   Then, as shown in FIG. 2B, the switching elements 22a and 22b fail due to an excessive short-circuit current, and the fuse 31a is blown. If the fuse 31a is blown quickly, the switching elements 22a and 22b do not need to fail. In general, however, it is difficult to provide a high-voltage, large-capacity fuse with immediate disconnection characteristics. It is difficult to protect before. Further, since the short-circuit current is shunted in the fuses 32a and 32b, the current flowing is smaller than that of the fuse 31a, so that the fusing is delayed, and the short-circuit current is interrupted by the fusing of the fuse 31a. It remains without fusing.

次に、図２（ｃ）のように、あとから故障したスイッチング素子２２ａ，２２ｂと他相のスイッチング素子２２ｃ，２２ｄのダイオードを通して負荷短絡が発生し、直流短絡電流と負荷短絡電流の積算によって、ヒューズ３２ａ，３２ｂが溶断する。このとき、負荷短絡電流が大きいと、スイッチング素子２２ｃ，２２ｄが故障するおそれがある。   Next, as shown in FIG. 2 (c), a load short circuit occurs through the diodes of the switching elements 22a and 22b and the switching elements 22c and 22d of the other phases that have failed later, and by integrating the DC short circuit current and the load short circuit current, The fuses 32a and 32b are blown. At this time, if the load short-circuit current is large, the switching elements 22c and 22d may fail.

さらに、負荷短絡電流が大きいと、負荷インダクタンス１６２の蓄積エネルギーが大きくなるため、図２（ｄ）のようにスイッチング素子２１ｂのダイオードを通して平滑コンデンサ１３を過充電し、直流過電圧となるおそれがある。   Furthermore, if the load short-circuit current is large, the stored energy of the load inductance 162 is increased, so that the smoothing capacitor 13 may be overcharged through the diode of the switching element 21b as shown in FIG.

これに対し、接続ブスを備える場合の動作について図３を用いて説明する。図３も図２と同様に、インバータ回路の２相分を抜き出したものであり、図２と異なり、接続ブス４１ａ，４２ａ，４１ｃ，４２ｃを備えた構成になっている。図３（ａ）において、スイッチング素子２１ａが何らかの理由で短絡故障したとすると、故障したスイッチング素子２１ａとオンしているスイッチング素子２２ａ，２２ｂを通して直流短絡が発生する。   On the other hand, the operation when the connection bus is provided will be described with reference to FIG. Similar to FIG. 2, FIG. 3 also shows two phases of the inverter circuit extracted. Unlike FIG. 2, FIG. 3 has a configuration including connection buses 41 a, 42 a, 41 c, 42 c. In FIG. 3A, if the switching element 21a is short-circuited for some reason, a DC short-circuit occurs through the failed switching element 21a and the ON switching elements 22a and 22b.

すると図３（ｂ）のように、短絡電流によってスイッチング素子２２ａ，２２ｂが故障するが、ヒューズに対しては、接続ブス４１ａの働きにより、短絡電流がヒューズ３１ａ，３１ｂに分流するため、ヒューズ３２ａ，３２ｂと同等の電流となり、上記４つのヒューズはほぼ同時に溶断する。すると図３（ｃ）のように全ての電流経路が遮断され、これ以上の波及は発生しない。   Then, as shown in FIG. 3B, although the switching elements 22a and 22b fail due to the short circuit current, the short circuit current is shunted to the fuses 31a and 31b by the action of the connection bus 41a. , 32b, and the four fuses are melted almost simultaneously. Then, all current paths are cut off as shown in FIG. 3C, and no further ripple occurs.

上記４つのヒューズは、厳密には時間差を持って溶断することにはなるが、短絡電流をできるだけ均等に流し、溶断までの時間差を小さくすることによって、負荷短絡の継続時間を短くできるので、他相への負荷短絡電流の回り込みや、その後の直流電圧上昇を小さく抑えることができる。   Strictly speaking, the above four fuses will blow with a time difference, but the duration of the load short circuit can be shortened by flowing the short-circuit current as evenly as possible and reducing the time difference until the fusing. It is possible to suppress the wraparound of the load short-circuit current to the phase and the subsequent DC voltage increase.

図１の実施形態では半導体ユニット１５の内部にヒューズ３１，３２を備える構成としているが、図４のように半導体ユニット１５にはヒューズを含まず、半導体ユニット１５とインバータ回路１４の正負の母線とを、ヒューズ３１，３２を介して接続する構造とし、半導体ユニット１５とヒューズ３１，３２の接続点に、相ごとに接続ブス４１，４２を設けることもできる。   In the embodiment of FIG. 1, the semiconductor unit 15 includes fuses 31 and 32, but the semiconductor unit 15 does not include a fuse as shown in FIG. 4, and the semiconductor unit 15 and the positive and negative buses of the inverter circuit 14 Can be connected via the fuses 31 and 32, and the connection buses 41 and 42 can be provided for each phase at the connection point between the semiconductor unit 15 and the fuses 31 and 32.

また、図１の実施形態では半導体ユニットを１相あたり２並列としているが、３並列以上の場合でも、ヒューズとスイッチング素子の接続点を、相ごとに相互に接続することにより同様の効果を得られる。   Further, in the embodiment of FIG. 1, the semiconductor units are arranged in two parallels per phase, but the same effect can be obtained by connecting the connection points of the fuse and the switching element to each other even in the case of three or more parallels. It is done.

以上のように、本実施形態によれば、半導体ユニットを並列接続して構成されるインバータ装置において、一つのスイッチング素子が故障した場合に故障部分を確実に回路から切離すことができるので、故障箇所を少なく抑えることができる。   As described above, according to the present embodiment, in the inverter device configured by connecting the semiconductor units in parallel, when one switching element fails, the failed part can be reliably separated from the circuit. The number of places can be reduced.

（第２の実施の形態）
図５は、本発明の第２の実施の形態によるインバータ装置を示す回路図である。図１と同一の構成部材については同一の記号を付す。図１と異なるのは、インバータ回路１４として、大容量変換器に好適な中性点クランプ型３レベルインバータを用いている点である。 (Second Embodiment)
FIG. 5 is a circuit diagram showing an inverter device according to the second embodiment of the present invention. Constituent members identical to those in FIG. The difference from FIG. 1 is that a neutral point clamp type three-level inverter suitable for a large capacity converter is used as the inverter circuit 14.

図５において、半導体ユニット１５は、直列接続した４つのスイッチング素子２１〜２４と、直列接続した２つのダイオード２５，２６を備え、第１のスイッチング素子２１は正側ヒューズ３１を介して３相インバータ回路１４の正極母線に、第４のスイッチング素子２４は負側ヒューズ３３を介して３相インバータ回路１４の負極母線に接続される。   In FIG. 5, the semiconductor unit 15 includes four switching elements 21 to 24 connected in series and two diodes 25 and 26 connected in series, and the first switching element 21 is a three-phase inverter via a positive fuse 31. The fourth switching element 24 is connected to the positive bus of the circuit 14 via the negative fuse 33 and the negative bus of the three-phase inverter circuit 14.

第１のスイッチング素子２１と第２のスイッチング素子２２の相互接続点は、第１のダイオード２５に接続され、第３のスイッチング素子２３と第４のスイッチング素子２４の相互接続点は、第２のダイオード２６に接続され、第１のダイオード２５と第２のダイオード２６の相互接続点は、中間ヒューズ３２を介して３相インバータ回路１４の中性点母線に接続される。また、２つの半導体ユニット１５を一組として、それぞれの第２および第３のスイッチング素子の接続点を相互に接続し、１つの相の交流出力端子として負荷１６に接続される。   The interconnection point of the first switching element 21 and the second switching element 22 is connected to the first diode 25, and the interconnection point of the third switching element 23 and the fourth switching element 24 is the second The interconnection point of the first diode 25 and the second diode 26 is connected to the diode 26 and is connected to the neutral point bus of the three-phase inverter circuit 14 via the intermediate fuse 32. In addition, two semiconductor units 15 are combined as one set, and the connection points of the second and third switching elements are connected to each other, and are connected to the load 16 as an AC output terminal of one phase.

さらに、本実施形態においては、一つの相を構成する２つの半導体ユニット１５におけるヒューズとスイッチング素子の接続点を、接続ブス４１，４２，４３によって相互に接続している。   Furthermore, in the present embodiment, the connection points of the fuse and the switching element in the two semiconductor units 15 constituting one phase are connected to each other by the connection buses 41, 42, and 43.

本実施形態において、１つのスイッチング素子が故障した場合の動作は、第１の実施形態の場合と同様であり、故障によって発生する短絡電流を、接続ブスの働きにより複数のヒューズに均等に分流させることにより、故障相に接続される複数のヒューズの溶断までの時間差を小さくすることによって、負荷短絡の継続時間を短くできるので、他相への負荷短絡電流の回り込みや、その後の直流電圧上昇を小さく抑えることができる。   In this embodiment, the operation when one switching element fails is the same as that in the first embodiment, and the short-circuit current generated by the failure is equally divided into a plurality of fuses by the action of the connection bus. As a result, the duration of the load short circuit can be shortened by reducing the time difference until the multiple fuses connected to the fault phase are blown, so that the load short circuit current wraps around to the other phase and the DC voltage increases thereafter. It can be kept small.

図５の実施形態では半導体ユニット１５の内部にヒューズを備える構成としているが、半導体ユニット１５とインバータ回路１４の正負中間の母線とを、ヒューズを介して接続する構造とし、半導体ユニットの接続点に、相毎に接続ブスを設けることもできるし、３並列以上の場合でも、ヒューズとスイッチング素子の接続点を、相毎に相互に接続することにより同様の効果を得られるのは、第１の実施形態と同様である。   In the embodiment of FIG. 5, the semiconductor unit 15 is provided with a fuse. However, the semiconductor unit 15 and the positive and negative buses of the inverter circuit 14 are connected via a fuse, and the semiconductor unit 15 is connected to the connection point of the semiconductor unit. The connection bus can be provided for each phase, and the same effect can be obtained by connecting the connection points of the fuse and the switching element to each other even in the case of three or more parallels. This is the same as the embodiment.

以上のように、本実施形態によれば、半導体ユニットを並列接続して構成される中性点クランプ型３レベルインバータにおいて、一つのスイッチング素子が故障した場合に故障部分を確実に回路から切離すことができるので、故障箇所を少なく抑えることができる。   As described above, according to the present embodiment, in the neutral point clamp type three-level inverter configured by connecting the semiconductor units in parallel, when one switching element fails, the failed part is reliably separated from the circuit. As a result, the number of failure points can be reduced.

本発明は、スイッチング素子を並列接続して得られる大容量の電力変換器が必要とされる、産業用ドライブ分野や、電力用変換器を用いる分野に適用可能である。   The present invention can be applied to the industrial drive field and the field using a power converter that require a large capacity power converter obtained by connecting switching elements in parallel.

本発明の第１の実施の形態によるインバータ装置を示す回路図。The circuit diagram which shows the inverter apparatus by the 1st Embodiment of this invention. 接続ブスを備えないインバータ回路の動作を説明する図。The figure explaining operation | movement of the inverter circuit which is not provided with a connection bus. 接続ブスを備えるインバータ回路の動作を説明する図。The figure explaining operation | movement of an inverter circuit provided with a connection bus. 本発明の第１の実施の形態による別のインバータ装置を示す回路図。The circuit diagram which shows another inverter apparatus by the 1st Embodiment of this invention. 本発明の第２の実施の形態によるインバータ装置を示す回路図。The circuit diagram which shows the inverter apparatus by the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１１ 入力交流電源端子
１２ 整流器
１３ 平滑コンデンサ
１４ インバータ回路
１５ 半導体ユニット
１６ 負荷
２１〜２４ スイッチング素子
２５，２６ ダイオード
３１〜３３ ヒューズ
４１〜４３ 接続ブス 11 Input AC Power Terminal 12 Rectifier 13 Smoothing Capacitor 14 Inverter Circuit 15 Semiconductor Unit 16 Loads 21 to 24 Switching Elements 25 and 26 Diodes 31 to 33 Fuses 41 to 43 Connection Bus

Claims (3)

直流コンデンサと交流負荷の間に接続されて直流電力と交流電力とを相互に変換するインバータ装置であって、  An inverter device connected between a DC capacitor and an AC load and converting between DC power and AC power,
前記直流コンデンサの正負の直流端子間に第１のヒューズ、第１の半導体スイッチ、第２の半導体スイッチ、第２のヒューズがこの順に直列配列された半導体回路を複数備えて半導体回路群とし、半導体回路群を前記交流負荷の相数分備えたインバータ装置において、A semiconductor circuit group comprising a plurality of semiconductor circuits in which a first fuse, a first semiconductor switch, a second semiconductor switch, and a second fuse are arranged in series in this order between positive and negative DC terminals of the DC capacitor. In an inverter device comprising a circuit group for the number of phases of the AC load,
前記半導体回路群を構成する複数の半導体回路内の第１の半導体スイッチと第２の半導体スイッチの接続点が共通に接続され、前記複数の半導体回路群の前記共通接続点が前記交流負荷の各相にそれぞれ接続され、  Connection points of the first semiconductor switch and the second semiconductor switch in the plurality of semiconductor circuits constituting the semiconductor circuit group are connected in common, and the common connection point of the plurality of semiconductor circuit groups is each of the AC loads. Connected to each phase,
前記半導体回路群を構成する複数の半導体回路内の第１のヒューズと第１の半導体スイッチの接続点を共通に接続し、かつ前記複数の半導体回路内の第２のヒューズと第２の半導体スイッチの接続点を共通に接続したことを特徴とするインバータ装置。  A connection point of the first fuse and the first semiconductor switch in the plurality of semiconductor circuits constituting the semiconductor circuit group is connected in common, and the second fuse and the second semiconductor switch in the plurality of semiconductor circuits An inverter device characterized by connecting the connection points in common. ２組のコンデンサが直列接続された直流コンデンサと交流負荷の間に接続され、複数の半導体回路群で構成されて直流電力と交流電力とを相互に変換するインバータ装置であって、  An inverter device connected between a DC capacitor and an AC load, in which two sets of capacitors are connected in series, and configured by a plurality of semiconductor circuit groups to mutually convert DC power and AC power,
前記直流コンデンサの正負の直流端子間に第１のヒューズ、第１の半導体スイッチ、第２の半導体スイッチ、第３の半導体スイッチ、第４の半導体スイッチ、第２のヒューズがこの順に直列配列され、前記第１の半導体スイッチと前記第２の半導体スイッチの接続点と前記第３の半導体スイッチと前記第４の半導体スイッチの接続点との間に第1のダイオードと第２のダイオードの直列回路を接続し、前記第1のダイオードと前記第２のダイオードの接続点と前記直流コンデンサの２組のコンデンサの接続点の間が第３のヒューズを介して接続されて構成された半導体回路を複数備えて半導体回路群とし、半導体回路群を前記交流負荷の相数分備えたインバータ装置において、  A first fuse, a first semiconductor switch, a second semiconductor switch, a third semiconductor switch, a fourth semiconductor switch, and a second fuse are arranged in series in this order between the positive and negative DC terminals of the DC capacitor, A series circuit of a first diode and a second diode is provided between a connection point of the first semiconductor switch and the second semiconductor switch and a connection point of the third semiconductor switch and the fourth semiconductor switch. A plurality of semiconductor circuits configured to be connected and connected between a connection point of the first diode and the second diode and a connection point of the two sets of capacitors of the DC capacitor via a third fuse; In the inverter device provided with the semiconductor circuit group, the semiconductor circuit group for the number of phases of the AC load,
前記各半導体回路群を構成する複数の半導体回路内の第２の半導体スイッチと第３の半導体スイッチの接続点が共通に接続され、前記複数の半導体回路群の前記共通接続点が前記交流負荷の各相にそれぞれ接続され、  The connection points of the second semiconductor switch and the third semiconductor switch in the plurality of semiconductor circuits constituting each semiconductor circuit group are connected in common, and the common connection point of the plurality of semiconductor circuit groups is the AC load. Connected to each phase,
前記複数の半導体群の全ての半導体回路内の、前記直流コンデンサの２組のコンデンサと第３のヒューズの接続点の間が共通に接続され、  Between the connection points of the two capacitors of the DC capacitor and the third fuse in all the semiconductor circuits of the plurality of semiconductor groups,
前記各半導体回路群を構成する複数の半導体回路内の第１のヒューズと第１の半導体スイッチの接続点を共通に接続し、前記各半導体回路群を構成する複数の半導体回路内の第２のヒューズと第４の半導体スイッチの接続点を共通に接続し、かつ前記各半導体回路群を構成する複数の半導体回路内の前記第1のダイオードと前記第２のダイオードの接続点を共通に接続したことを特徴とするインバータ装置。  The connection points of the first fuses and the first semiconductor switches in the plurality of semiconductor circuits constituting each semiconductor circuit group are connected in common, and the second in the plurality of semiconductor circuits constituting each semiconductor circuit group is connected. The connection points of the fuse and the fourth semiconductor switch are connected in common, and the connection points of the first diode and the second diode in the plurality of semiconductor circuits constituting each semiconductor circuit group are connected in common. An inverter device characterized by that. 請求項１又は請求項２のインバータ装置において、
前記半導体回路内のヒューズと半導体スイッチの接続点に、接続ブスを接続するための端子を備えることを特徴とするインバータ装置。 In the inverter device according to claim 1 or 2,
An inverter device comprising a terminal for connecting a connection bus at a connection point between a fuse and a semiconductor switch in the semiconductor circuit.
JP2007243211A 2007-09-20 2007-09-20 Inverter device Active JP5095330B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007243211A JP5095330B2 (en) 2007-09-20 2007-09-20 Inverter device
KR1020080076967A KR100994872B1 (en) 2007-09-20 2008-08-06 Inverter apparatus
CN2008102110674A CN101394137B (en) 2007-09-20 2008-08-20 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243211A JP5095330B2 (en) 2007-09-20 2007-09-20 Inverter device

Publications (2)

Publication Number Publication Date
JP2009077504A JP2009077504A (en) 2009-04-09
JP5095330B2 true JP5095330B2 (en) 2012-12-12

Family

ID=40494262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243211A Active JP5095330B2 (en) 2007-09-20 2007-09-20 Inverter device

Country Status (3)

Country Link
JP (1) JP5095330B2 (en)
KR (1) KR100994872B1 (en)
CN (1) CN101394137B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2343804B1 (en) * 2010-01-05 2020-07-29 Semikron Elektronik GmbH & Co. KG Patentabteilung Circuit assembly for power semiconductor components
JP5599757B2 (en) * 2011-05-19 2014-10-01 株式会社日立製作所 Power converter
JP6021438B2 (en) * 2012-05-25 2016-11-09 株式会社東芝 Inverter device
CN106787742A (en) * 2016-12-30 2017-05-31 西北核技术研究所 A kind of series resonance charge power supply
JP6905356B2 (en) * 2017-03-09 2021-07-21 株式会社東芝 Power semiconductor module
KR102419754B1 (en) * 2017-10-25 2022-07-11 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 power converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639279C2 (en) 1996-09-25 2002-01-17 Daimlerchrysler Rail Systems Converter circuit
JP3323106B2 (en) 1996-10-16 2002-09-09 株式会社日立製作所 Semiconductor power converter
JPH10243660A (en) * 1997-02-26 1998-09-11 Toshiba Corp Power converting apparatus
JPH11144603A (en) * 1997-11-11 1999-05-28 Hitachi Ltd Fuse and power conversion device using the same
JP2000295835A (en) * 1999-04-02 2000-10-20 Fuji Electric Co Ltd Power converter
JP3926618B2 (en) * 2001-12-17 2007-06-06 東芝三菱電機産業システム株式会社 Power converter
JP2004248479A (en) * 2003-02-17 2004-09-02 Toshiba Corp Three-level converter

Also Published As

Publication number Publication date
KR20090031212A (en) 2009-03-25
CN101394137A (en) 2009-03-25
JP2009077504A (en) 2009-04-09
KR100994872B1 (en) 2010-11-16
CN101394137B (en) 2013-01-23

Similar Documents

Publication Publication Date Title
EP3399615B1 (en) Modular multi-level converter and dc failure blocking method therefor
JP5215455B2 (en) Voltage source converter
JP6575289B2 (en) Power converter
JP5095330B2 (en) Inverter device
JP2004229493A (en) Inverter drive system
CN102484420B (en) Converter cell module, voltage source converter system comprising such a module and a method for controlling such a system
JP6516835B2 (en) Inverter controller
US10587203B2 (en) Power conversion apparatus
JP5145124B2 (en) Power converter
WO2018051602A1 (en) Power conversion device
JP2011193589A (en) Power converter
JPH10243660A (en) Power converting apparatus
JP6715685B2 (en) Power conversion device and power conversion method
JP6546126B2 (en) Power conversion system
JP3926618B2 (en) Power converter
JP2004248479A (en) Three-level converter
EP2852019B1 (en) Improvements in or relating to power modules for use in power transmission networks
WO2018087891A1 (en) Power conversion device
JP3399162B2 (en) Discharge circuit of main circuit capacitor in sine wave converter with regenerative function
JP2007267435A (en) Power converter
JP2001286160A (en) Power converter
JP2017093210A (en) Uninterruptible power supply
JP5223320B2 (en) Shared printed circuit board and DC power supply circuit using the same
JP6525916B2 (en) Power converter
JP7067416B2 (en) Battery monitoring device for assembled batteries

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R150 Certificate of patent or registration of utility model

Ref document number: 5095330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3