JP5092378B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP5092378B2 JP5092378B2 JP2006330521A JP2006330521A JP5092378B2 JP 5092378 B2 JP5092378 B2 JP 5092378B2 JP 2006330521 A JP2006330521 A JP 2006330521A JP 2006330521 A JP2006330521 A JP 2006330521A JP 5092378 B2 JP5092378 B2 JP 5092378B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- imaging device
- solid
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像装置に関する。 The present invention relates to a solid-state imaging device.
一般に、固体撮像装置は複数の単位画素が二次元アレイ状に配置されている。各単位画素は、受光した光を信号電荷に変換するフォトダイオード(PD)、PDで発生した信号電荷を転送するための転送用トランジスタ、転送された信号電荷を蓄えるフローテイングディフュージョン(FD:浮遊拡散領域)、増幅用トランジスタ、画素を選択する選択用トランジスタ、FD部に蓄積された電荷をリセットするリセット用トランジスタなどにより構成されている。 In general, a solid-state imaging device has a plurality of unit pixels arranged in a two-dimensional array. Each unit pixel includes a photodiode (PD) that converts received light into signal charges, a transfer transistor for transferring signal charges generated by the PD, and a floating diffusion (FD: floating diffusion) that stores the transferred signal charges. Region), an amplifying transistor, a selecting transistor for selecting a pixel, a resetting transistor for resetting charges accumulated in the FD portion, and the like.
ところが、FD部の容量や増幅用トランジスタのゲート部の容量の変化は、固体撮像装置の感度の低下やクロストークなどに大きな影響を与えることが知られており、影響ができるだけ小さくなるように配線長を短くするなどの工夫が行われている(例えば、特許文献1参照)。
ところが、FD部の容量や増幅用トランジスタのゲート部の容量は、製造時の面内露光量ばらつきやエッチングのばらつき等によって、変動するという問題があった。特に、FD部や増幅用トランジスタのゲート部におけるパターン面積の変動が各部の容量のばらつきに大きな影響を与えるにも拘わらず、これらのばらつきを補償するための工夫が為されていなかった。各部の容量のばらつきは、画素感度のばらつきとなり、固体撮像装置全体では固定パターンノイズとなって画像に現れるため、上記容量のばらつきを抑えることは、固体撮像装置にとって非常に重要な課題である。 However, there has been a problem that the capacitance of the FD portion and the capacitance of the gate portion of the amplifying transistor fluctuate due to variations in the in-plane exposure amount during manufacturing, variations in etching, and the like. In particular, although variations in the pattern area in the FD portion and the gate portion of the amplifying transistor have a great influence on the variation in capacitance of each portion, no contrivance has been made to compensate for these variations. The variation in the capacitance of each part becomes a variation in pixel sensitivity, and the entire solid-state imaging device becomes fixed pattern noise and appears in the image. Therefore, suppressing the variation in the capacitance is a very important issue for the solid-state imaging device.
本発明の目的は、製造工程で回路各部の容量がばらついても感度のばらつきを抑制することが可能な固体撮像装置を提供することにある。 An object of the present invention is to provide a solid-state imaging device capable of suppressing variations in sensitivity even if the capacitance of each part of a circuit varies in the manufacturing process.
本発明に係る固体撮像装置は、光を信号電荷に変換する光電変換部と、前記信号電荷を転送する転送用トランジスタと、前記転送された信号電荷を保持する浮遊拡散領域と、前記浮遊拡散領域の信号電位を出力する増幅用トランジスタと、前記保持された信号電荷をリセットするリセット用トランジスタと、前記増幅用トランジスタの出力端子に接続された選択用トランジスタとで構成される単位画素がマトリクス状に配置された固体撮像装置において、前記増幅用トランジスタのゲートおよび前記浮遊拡散領域の形状を、前記増幅用トランジスタのゲート部分の製造ばらつきによる面積変動と前記浮遊拡散領域の製造ばらつきによる面積変動とが互いに打ち消し合うように、前記増幅用トランジスタのゲートが前記選択用トランジスタのソースに重なる部分の辺の長さ及び前記増幅用トランジスタのソースに重なる部分の辺の長さの和と、前記転送用トランジスタのゲートおよび前記リセット用トランジスタのゲートが前記浮遊拡散領域に重なる部分の各ゲートの辺の長さの和と、が等しくなるような形状にしたことを特徴とする。 The solid-state imaging device according to the present invention includes a photoelectric conversion unit that converts light into a signal charge, a transfer transistor that transfers the signal charge, a floating diffusion region that holds the transferred signal charge, and the floating diffusion region. A unit pixel composed of an amplifying transistor that outputs the signal potential, a reset transistor that resets the held signal charge, and a selection transistor that is connected to the output terminal of the amplifying transistor. In the arranged solid-state imaging device, the shape of the gate of the amplification transistor and the floating diffusion region are different from each other in that the area variation due to manufacturing variation of the gate portion of the amplification transistor and the area variation due to manufacturing variation of the floating diffusion region are mutually. as cancel, Seo gates the selection transistor of the amplifying transistor The sum of the length of the side of the portion overlapping the source and the length of the side of the portion overlapping the source of the amplifying transistor, and the portion of the portion where the gate of the transfer transistor and the gate of the reset transistor overlap the floating diffusion region A feature is that the sum of the lengths of the sides of each gate is equal .
特に、前記増幅用トランジスタ,前記転送用トランジスタ,前記リセット用トランジスタの少なくとも1つのゲートにダミー領域を設けたことを特徴とする。
さらに、前記ダミー領域は、前記浮遊拡散領域の上方にあって、前記増幅用トランジスタ,前記転送用トランジスタ,前記リセット用トランジスタの少なくとも1つのゲートが酸化膜を挟んで前記浮遊拡散領域と対向する位置に設けたことを特徴とする。
In particular, a dummy region is provided in at least one gate of the amplification transistor, the transfer transistor, and the reset transistor.
Further, the dummy region is located above the floating diffusion region, and a position where at least one gate of the amplification transistor, the transfer transistor, and the reset transistor faces the floating diffusion region with an oxide film interposed therebetween It is characterized by being provided in.
本発明の固体撮像装置は、FD部の容量と増幅用トランジスタのゲート部の容量のばらつきを互いに打ち消し合うようにしたので、感度のばらつきを抑制し、固定パターンノイズを少なくすることができる。 In the solid-state imaging device according to the present invention, the variation in the capacitance of the FD portion and the capacitance of the gate portion of the amplifying transistor cancel each other, so that the variation in sensitivity can be suppressed and the fixed pattern noise can be reduced.
以下、本発明に係る固体撮像装置のいくつかの実施形態を説明するが、先ず、各実施形態に共通の固体撮像装置全体の構成について説明する。
図1は固体撮像装置全体を示す平面図で、固体撮像装置100は、複数の単位画素101がマトリクス状に配置されている。同図では、分かり易いように4×4画素の構成を示しているが、実際には100万画素などで構成される。4×4画素の各単位画素には、垂直走査回路102から選択用駆動信号線107,リセット用駆動信号線108および転送用駆動信号線109が配線され、各単位画素で光電変換された信号電荷は電圧に変換されて、定電流源回路104によってソースフォロワ回路を構成する各列の垂直信号線に読み出される。例えば、単位画素101で光電変換された信号電荷は電圧に変換されて、垂直信号線105に読み出される。各列の垂直信号線に読み出された各単位画素の信号は、読み出し回路103で水平方向に一行分の信号が読み出され、出力アンプ106から出力される。
Hereinafter, some embodiments of the solid-state imaging device according to the present invention will be described. First, the configuration of the entire solid-state imaging device common to each embodiment will be described.
FIG. 1 is a plan view showing the entire solid-state imaging device. The solid-
次に、単位画素101の回路構成について、図2を用いて説明する。被写体からの光はフォトダイオード(PD)201で信号電荷として蓄積され、蓄積された信号電荷は転送用トランジスタ(TX)202によって浮遊拡散領域(FD)203に転送されて保持される。尚、信号電荷が転送される前にリセット用トランジスタ(RES)204によって浮遊拡散領域203の信号電荷がリセットされている。浮遊拡散領域203に保持された信号電荷は、増幅用トランジスタ(SF)205のゲート205aに入り、電圧に変換されて増幅される。増幅された信号は、選択用トランジスタ(SEL)206を介して垂直信号線105に読み出される。尚、φTXは転送用駆動信号線109から転送用トランジスタ202のゲートに入力される駆動信号、φRESはリセット用駆動信号線108からリセット用トランジスタ204のゲートに入力される駆動信号、φSELは選択用駆動信号線107から選択用トランジスタ206のゲートに入力される駆動信号をそれぞれ示す。また、Cfdは浮遊拡散領域203の容量成分、Cstrは増幅用トランジスタ205のゲート205a部分の容量成分、VRはリセット電圧、VDDは電源をそれぞれ示す。
Next, the circuit configuration of the
以下、各実施形態について説明する。
(第1の実施形態)
図3は、本発明の第1の実施形態に係る固体撮像装置の単位画素101の平面図である。尚、図1および図2と同符号のものは同じものを示す。図3において、202aはフォトダイオード201に蓄積した信号電荷を浮遊拡散領域203に転送するポリシリコンからなる転送用トランジスタ202のゲート、204aはリセット用トランジスタ204のゲート、204cはリセット用トランジスタ204のソース、205aは増幅用トランジスタ205のゲート、205cは増幅用トランジスタ205のドレイン、205dは増幅用トランジスタ205のソース、206aは選択用トランジスタ206のゲート、206cは選択用トランジスタ206のソース、207はメタル配線、208は基板へコンタクトを取るための拡散領域、209はLOCOS酸化膜などによって形成されるフィールド部(素子分離領域)をそれぞれ示す。また、202b,204b,206bは各駆動信号線に接続されるコンタクト部、205bおよび207aはメタル配線207に接続するコンタクト部、211は垂直信号線105に接続されるコンタクト部、208a,210,212はGND(接地),リセット電圧(VR),VDD(電源)にそれぞれ接続するためのコンタクト部を示す。
Each embodiment will be described below.
(First embodiment)
FIG. 3 is a plan view of the
ここで、切断面A−A’で切断した時の断面について図4を用いて説明する。尚、図3と同符号のものは同じものを示す。図4において、150はn型半導体基板、151はp型ウェル、152は酸化膜である。尚、製造時には、浮遊拡散領域203を形成するための不純物イオン注入を行う際、LOCOS酸化膜と、転送用トランジスタ202のゲート202aと、リセット用トランジスタ204のゲート204aのポリシリコンとをマスクとして使用し、セルフアラインによって形成されるので、露光量やエッチングのばらつきによってポリシリコンの線幅が変動する。例えば、転送用トランジスタ202のゲート202aは、点線262aのように細くなったり、点線272aのように太くなったりする。同様に、リセット用トランジスタ204のゲート204aも、点線264aのように細くなったり、点線274aのように太くなったりする。ポリシリコンの線幅が細くなると浮遊拡散領域203の面積が増加して容量が増え、逆にポリシリコンの線幅が太くなると浮遊拡散領域203の面積が減少して容量が減る。
Here, a cross section taken along the cutting plane A-A ′ will be described with reference to FIG. 4. Note that the same reference numerals as those in FIG. In FIG. 4, 150 is an n-type semiconductor substrate, 151 is a p-type well, and 152 is an oxide film. In manufacturing, when performing impurity ion implantation for forming the
次に、浮遊拡散領域203の容量Cfdと、増幅用トランジスタ205のゲート205a部分の容量Cstrとの容量変動について図5を用いて説明する。図5(a)は図3の浮遊拡散領域203の部分を、図5(b)は図3の増幅用トランジスタ205のゲート205aの部分をそれぞれ拡大して描いたものである。
例えば、露光量やエッチングのばらつきによって線幅がΔWだけ細くなった場合を考えると、図5(a)において、転送用トランジスタ202のゲート202aの幅がΔWだけ減るので、浮遊拡散領域203の面積は(ΔW×L1)だけ増える。同様に、リセット用トランジスタ204のゲート204aの幅もΔWだけ減るので、浮遊拡散領域203の面積は(ΔW×L2)だけ増える。つまり、浮遊拡散領域203に面する側の転送用トランジスタ202のゲート202aとリセット用トランジスタ204のゲート204aの辺の長さの和をLfdとすると、Lfd=L1+L2なので、浮遊拡散領域203の面積は(ΔW×Lfd)だけ増える。面積の増加による容量Cfdの変動をΔCfdとすると、ΔCfdは(式1)のように表すことができる。
Next, capacitance variation between the capacitance Cfd of the
For example, considering the case where the line width is reduced by ΔW due to variations in exposure amount and etching, the width of the
同様に、図5(b)の増幅用トランジスタ205のソース205d側において、増幅用トランジスタ205のゲート205aの幅がΔWだけ減るので、ゲート205a部分の面積は(ΔW×L3)だけ減る。同様に、増幅用トランジスタ205のドレイン205c側において、増幅用トランジスタ205のゲート205aの幅がΔWだけ減るので、ゲート205a部分の面積は(ΔW×(L4+L5+L6))だけ減る。尚、角の部分の面積は微少なので無視する。つまり、ゲート205aがドレイン205c側およびソース205d側に面する部分のゲート205aの辺の長さの和をLstrとすると、Lstr=L3+L4+L5+L6なので、ゲート205aの面積は(ΔW×Lstr)だけ減る。面積の減少による容量Cstrの変動をΔCstrとすると、ΔCstrは(式2)のように表すことができる。
Similarly, on the
次に、ΔCfdとΔCstrが単位画素101の出力信号に及ぼす影響について説明する。容量Cfdと容量Cstrとに蓄えられる電荷をQ、信号レベルをAとすると、単位画素101の出力レベルVoutは(式3)で表すことができる。
Next, the influence of ΔCfd and ΔCstr on the output signal of the
尚、本実施例では、(L1+L2)が(L3+L4+L5)より長い場合を想定したので、増幅用トランジスタ205のゲート205aにダミー領域301を設けて、ΔCstrを調整するようにした。また、図5では辺L6の部分にダミー領域301を設けたが、例えば、図6に示すように、コンタクト部212を囲むようにダミー領域302を設けても構わない。この場合は、コンタクト部212を囲む部分のゲート245aの部分だけ、辺の長さを長くすることができる。尚、増幅用トランジスタ205のゲート245aの面積はできるだけ小さくするのが望ましい。
In this embodiment, since it is assumed that (L1 + L2) is longer than (L3 + L4 + L5), a
このように、本実施形態に係る固体撮像装置100は、製造時の面内露光量のばらつきやエッチングのばらつきによる出力レベルの変動を打ち消すようにしたので、単位画素101の感度のばらつきを抑制することができ、固体撮像素子100の固定パターンノイズを少なくすることができる。
(第2の実施形態)
次に、第2の実施形態に係る固体撮像装置100について、図7を用いて説明する。尚、図7において、第1の実施形態の図3と同符号のものは同じものを示す。第1の実施形態と異なるのは、増幅用トランジスタ205のゲート255aの形状と、転送用トランジスタ202のゲート252aの形状と、リセット用トランジスタ204のゲート254aの形状である。第1の実施形態では、図3の増幅用トランジスタ205のゲート205aにダミー領域301を設けてΔCstrを調整するようにしたが、本実施形態では、図7の増幅用トランジスタ205のゲート255aにはダミー領域はなく、浮遊拡散領域203に面する転送用トランジスタ202のゲート252aおよびリセット用トランジスタ204のゲート254aにダミー領域303を設けている。これは、ΔCfdがΔCstrより小さい場合に、ΔCfdを増やしたい時に有効である。
As described above, since the solid-
(Second Embodiment)
Next, the solid-
第1の実施形態の図5で説明したように、ダミー領域303によって、転送用トランジスタ202のゲート252aおよびリセット用トランジスタ204のゲート254aが浮遊拡散領域203に面する部分の辺の長さLfdを長くすることができ、増幅用トランジスタ205のゲート255aのLstrと等しくなるように調整することで、製造時の面内露光量ばらつきやエッチングのばらつきによるΔCfdの変動とΔCstrの変動とが互いに打ち消され、(式3)で説明したように安定した出力を得ることができる。
As described with reference to FIG. 5 of the first embodiment, the
このように、本実施形態に係る固体撮像装置100は、製造時の面内露光量ばらつきやエッチングのばらつきによる出力レベルの変動を打ち消すようにしたので、単位画素101の感度のばらつきを抑制することができ、固体撮像素子100の固定パターンノイズを少なくすることができる。
(第3の実施形態)
次に、第3の実施形態に係る固体撮像装置100について、図8を用いて説明する。尚、図8において、第1の実施形態の図3および第2の実施形態の図7と同符号のものは同じものを示す。
As described above, since the solid-
(Third embodiment)
Next, a solid-
第1の実施形態では、増幅用トランジスタ205のゲート205aにダミー領域301を設けてΔCstrを調整するようにした。また、第2の実施形態では、転送用トランジスタ202のゲート252aとリセット用トランジスタ204のゲート254aにダミー領域303を設けてΔCfdを調整するようにした。本実施形態では、増幅用トランジスタ205のゲート205aにダミー領域301を、転送用トランジスタ202のゲート252aとリセット用トランジスタ204のゲート254aにダミー領域303をそれぞれ設けてΔCfdとΔCstrの両方を調整できるようになっている。
In the first embodiment, the
ΔCfdとΔCstrの両方を調整する方法は、第1および第2の実施形態と同様で、転送用トランジスタ202のゲート252aおよびリセット用トランジスタ204のゲート254aが浮遊拡散領域203に面する部分の辺の長さLfdと、増幅用トランジスタ205のゲート205aの辺の長さLstrとが同じになるように調整することで、製造時の面内露光量ばらつきやエッチングのばらつきによるΔCfdの変動とΔCstrの変動とが互いに打ち消されて、(式3)で説明したように安定した出力を得ることができる。
The method of adjusting both ΔCfd and ΔCstr is the same as in the first and second embodiments, and the side of the side where the
このように、本実施形態に係る固体撮像装置100は、製造時の面内露光量ばらつきやエッチングのばらつきによる出力レベルの変動を打ち消すようにしたので、単位画素101の感度のばらつきを抑制することができ、固体撮像素子100の固定パターンノイズを少なくすることができる。
尚、本実施形態では、ダミー領域303の形状は一例を述べただけで、ΔCfdの変動とΔCstrの変動が互いに打ち消される条件、つまりLfd≒Lstrを満たせば、他の形状のダミー領域を作成しても構わない。
As described above, since the solid-
In the present embodiment, the shape of the
101・・・単位画素 201・・・フォトダイオード
202・・・転送用トランジスタのゲート
202a,252a・・・転送用トランジスタのゲート
203・・・浮遊拡散領域 204・・・リセット用トランジスタ
204a,254a・・・リセット用トランジスタのゲート
205・・・増幅用トランジスタ
205a,255a・・・増幅用トランジスタのゲート
206・・・選択用トランジスタ
301,302,303・・・ダミー領域
DESCRIPTION OF
Claims (3)
前記増幅用トランジスタのゲートおよび前記浮遊拡散領域の形状を、前記増幅用トランジスタのゲート部分の製造ばらつきによる面積変動と前記浮遊拡散領域の製造ばらつきによる面積変動とが互いに打ち消し合うように、前記増幅用トランジスタのゲートが前記選択用トランジスタのソースに重なる部分の辺の長さ及び前記増幅用トランジスタのソースに重なる部分の辺の長さの和と、前記転送用トランジスタのゲートおよび前記リセット用トランジスタのゲートが前記浮遊拡散領域に重なる部分の各ゲートの辺の長さの和と、が等しくなるような形状にしたこと
を特徴とする固体撮像装置。 A photoelectric conversion unit that converts light into signal charge, a transfer transistor that transfers the signal charge, a floating diffusion region that holds the transferred signal charge, and an amplification transistor that outputs the signal potential of the floating diffusion region And a solid-state imaging device in which unit pixels composed of a reset transistor for resetting the held signal charge and a selection transistor connected to an output terminal of the amplification transistor are arranged in a matrix,
Wherein the shape of the gate and the floating diffusion region of the amplifier transistor, so that the area variations due to manufacturing variations of the floating diffusion region and the area variation due to manufacturing variations of the gate portion of the amplifying transistor cancel each other, for the amplification The sum of the length of the side where the gate of the transistor overlaps the source of the selection transistor and the length of the side of the portion where the gate of the transistor overlaps the source of the amplification transistor, the gate of the transfer transistor, and the gate of the reset transistor The solid-state imaging device is characterized in that the sum of the lengths of the sides of the gates in the portion overlapping the floating diffusion region is equal .
前記増幅用トランジスタ,前記転送用トランジスタ,前記リセット用トランジスタの少なくとも1つのゲートにダミー領域を設けたこと
を特徴とする固体撮像装置。 The solid-state imaging device according to claim 1,
A solid-state imaging device, wherein a dummy region is provided in at least one gate of the amplification transistor, the transfer transistor, and the reset transistor.
前記ダミー領域は、前記浮遊拡散領域の上方にあって、前記増幅用トランジスタ,前記転送用トランジスタ,前記リセット用トランジスタの少なくとも1つのゲートが酸化膜を挟んで前記浮遊拡散領域と対向する位置に設けたこと
を特徴とする固体撮像装置。 The solid-state imaging device according to claim 2,
The dummy region is provided above the floating diffusion region, and at least one gate of the amplification transistor, the transfer transistor, and the reset transistor is provided at a position facing the floating diffusion region with an oxide film interposed therebetween. A solid-state imaging device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330521A JP5092378B2 (en) | 2006-12-07 | 2006-12-07 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330521A JP5092378B2 (en) | 2006-12-07 | 2006-12-07 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147284A JP2008147284A (en) | 2008-06-26 |
JP5092378B2 true JP5092378B2 (en) | 2012-12-05 |
Family
ID=39607154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006330521A Expired - Fee Related JP5092378B2 (en) | 2006-12-07 | 2006-12-07 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5092378B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9427873B2 (en) | 2011-04-28 | 2016-08-30 | Seiko Epson Corporation | Robot controller, simple installation-type robot, and method of controlling simple installation-type robot |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071734A (en) * | 2009-09-25 | 2011-04-07 | Hamamatsu Photonics Kk | Solid-state imaging device |
JP6279332B2 (en) * | 2014-01-21 | 2018-02-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4726176B2 (en) * | 2002-09-20 | 2011-07-20 | キヤノン株式会社 | Solid-state imaging device |
-
2006
- 2006-12-07 JP JP2006330521A patent/JP5092378B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9427873B2 (en) | 2011-04-28 | 2016-08-30 | Seiko Epson Corporation | Robot controller, simple installation-type robot, and method of controlling simple installation-type robot |
Also Published As
Publication number | Publication date |
---|---|
JP2008147284A (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4350768B2 (en) | Photoelectric conversion device and imaging device | |
JP5864990B2 (en) | Solid-state imaging device and camera | |
US10424613B2 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device, and imaging system | |
US9402040B2 (en) | Solid-state imaging device | |
US8084729B2 (en) | Photoelectric conversion apparatus, imaging system, and photoelectric conversion apparatus manufacturing method | |
JP5335271B2 (en) | Photoelectric conversion device and imaging system using the same | |
JP5215681B2 (en) | Imaging apparatus and imaging system | |
US8796609B2 (en) | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus | |
US9236406B2 (en) | Photoelectric conversion apparatus with gate control lines and wiring at same height | |
US8068158B2 (en) | Solid state imaging device capable of parallel reading of data from a plurality of pixel cells | |
JP4788742B2 (en) | Solid-state imaging device and electronic apparatus | |
JP2010206172A (en) | Image sensing device, and camera | |
KR101415130B1 (en) | Solid-state imaging device | |
JP2013045878A (en) | Solid state image pickup device, solid state image pickup device manufacturing method and electronic apparatus | |
JP5092378B2 (en) | Solid-state imaging device | |
JP5644433B2 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device | |
JP4726176B2 (en) | Solid-state imaging device | |
JP2011054596A (en) | Ccd image sensor | |
JP6029698B2 (en) | Photoelectric conversion device and imaging system using the same | |
JP2015026677A (en) | Solid state imaging device | |
JP5490275B2 (en) | Imaging apparatus and imaging system | |
KR20070073633A (en) | Solid-state image pickup device | |
JP5701344B2 (en) | Photoelectric conversion device and imaging system using the same | |
JP6178835B2 (en) | Solid-state imaging device and camera | |
JP6526115B2 (en) | Solid-state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5092378 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |