JP5090328B2 - Fluorescent display tube power circuit device - Google Patents
Fluorescent display tube power circuit device Download PDFInfo
- Publication number
- JP5090328B2 JP5090328B2 JP2008323520A JP2008323520A JP5090328B2 JP 5090328 B2 JP5090328 B2 JP 5090328B2 JP 2008323520 A JP2008323520 A JP 2008323520A JP 2008323520 A JP2008323520 A JP 2008323520A JP 5090328 B2 JP5090328 B2 JP 5090328B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- filament
- pair
- pulse
- display tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、蛍光表示管のフィラメント電圧および加速電圧を発生させる蛍光表示管の電源回路装置に関するものである。 The present invention relates to a power supply circuit device for a fluorescent display tube that generates a filament voltage and an acceleration voltage of the fluorescent display tube.
蛍光表示管は、フィラメント電圧が印加されることにより熱電子を放出するフィラメントと、所定の表示パターンに形成された蛍光体層が固着された複数のアノードと、その複数のアノード上に固着された蛍光体層に上記熱電子を加速するための複数のグリッドとを備え、直流の加速電圧すなわち表示電圧が印加されたグリッドの選択範囲内で同様に加速電圧が印加されたアノード上の蛍光体層へ熱電子が衝突させられることにより、所定のパターンで蛍光体が発光させられるように構成されている。上記フィラメント電圧に必要とされるのはたとえばAC数V乃至数十V程度の低電圧であり、加速電圧に必要とされるのはたとえばDC30V乃至70V程度の比較的高い電圧である。 The fluorescent display tube is fixed to a filament that emits thermoelectrons when a filament voltage is applied, a plurality of anodes to which a phosphor layer formed in a predetermined display pattern is fixed, and the plurality of anodes A plurality of grids for accelerating the thermoelectrons in the phosphor layer, and the phosphor layer on the anode to which the acceleration voltage is similarly applied within the selected range of the grid to which the DC acceleration voltage, that is, the display voltage is applied The phosphor is caused to emit light in a predetermined pattern by being caused to collide with thermionic electrons. The filament voltage requires a low voltage of, for example, several VAC to several tens of volts, and the acceleration voltage requires a relatively high voltage of, for example, about 30 to 70 VDC.
ところで、フィラメント電圧と加速電圧とを得るためには、一般的には別個のAC電源およびDC電源が必要とされるが、一部を共用する電源回路装置が提案されている。たとえば特許文献1に記載された蛍光表示管の電源回路装置がそれである。これによれば、直流入力電圧をオン・オフして互いに位相が異なる( 相補的な) 一対の差動パルス電圧信号を発生させ、これら一対の差動パルス電圧信号間の交流電圧をフィラメント電圧として出力させると同時に、倍電圧回路を用いることによりそのフィラメント電圧を直流の比較的高い電圧に昇圧し、加速電圧として出力させることができる。
ところで、上記従来の蛍光表示管の電源回路装置では、出力されるフィラメント電圧や加速電圧を直接制御できないために、直流入力電圧を安定化するための定電圧回路が備えられて、安定した直流入力電圧を用いることによって出力されるフィラメント電圧や加速電圧を安定化していた。このため、定電圧回路による電力消費が比較的大きく、効率が十分に得られなかった。 By the way, in the above-mentioned conventional fluorescent display tube power supply circuit device, since the output filament voltage and acceleration voltage cannot be directly controlled, a constant voltage circuit for stabilizing the DC input voltage is provided, and a stable DC input is provided. The filament voltage and accelerating voltage output are stabilized by using the voltage. For this reason, power consumption by the constant voltage circuit is relatively large, and sufficient efficiency cannot be obtained.
本発明は以上の事情を背景として為されたものであり、その目的とするところは、電力消費の少ない蛍光表示管の電源回路装置を提供することにある。 The present invention has been made against the background of the above circumstances, and an object thereof is to provide a power supply circuit device for a fluorescent display tube with low power consumption.
上記目的を達成するための請求項1に係る発明の要旨とするところは、(a) 直流電源から入力される直流入力電圧から相互に位相が異なる一対のパルス電圧信号を生成し、その一対のパルス電圧信号間の差動電圧を蛍光表示管のフィラメント電圧として出力するスイッチング回路と、前記一対のパルス電圧信号間の差動電圧を半波倍電圧整流することにより前記蛍光表示管に点灯表示させるための加速電圧を生成して出力する昇圧回路とを備える蛍光表示管の電源回路装置であって、(b) 前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差の値を入力側へフィードバックすることにより、前記一対のパルス電圧信号の最低値を制御し、前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差が一定値となるようにフィードバック制御して該フィラメント電圧を安定化するフィラメント電圧制御回路を、含むことにある。
The gist of the invention according to
また、請求項2に係る発明の要旨とするところは、請求項1に係る発明において、(c) 前記スイッチング回路のうち前記一対のパルス電圧信号の最低値を示すラインと接地レベルとの間は容量要素を介して接地レベルに対して浮動状態で結合されており、(d) その容量要素の端子電圧を昇圧して前記直流入力電圧側へ帰還させる電力帰還回路をさらに備えることにある。
The gist of the invention according to
請求項1に係る発明の蛍光表示管の電源回路装置によれば、フィラメント電圧制御回路により、前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差の値を入力側へフィードバックすることにより、前記一対のパルス電圧信号の最低値を制御し、前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差すなわちフィラメント電圧の振幅値が一定値となるようにフィードバック制御してフィラメント電圧が安定化させられるとともに、そのフィラメント電圧が半波倍電圧整流させられることによって得られる加速電圧も安定化させられる。このように、定電圧回路を用いることなくフィラメント電圧および加速電圧が安定化させられるので、その定電圧回路に起因する消費電力が不要となり、電力消費が少ない蛍光表示管の電源回路装置が得られる。
According to the power supply circuit device for a fluorescent display tube of the first aspect of the invention, the filament voltage control circuit feeds back the value of the potential difference between the DC input voltage and the lowest value of the pair of pulse voltage signals to the input side. The minimum value of the pair of pulse voltage signals is controlled by the feedback control so that the potential difference between the DC input voltage and the minimum value of the pair of pulse voltage signals, that is, the amplitude value of the filament voltage becomes a constant value. with voltage is stabilized, an acceleration voltage thereof filament voltage is obtained by being allowed to half-wave voltage doubler rectification is also stabilized. Thus, since the filament voltage and the acceleration voltage can be stabilized without using a constant voltage circuit, the power consumption caused by the constant voltage circuit is unnecessary, and a power supply circuit device for a fluorescent display tube with low power consumption can be obtained. .
また、請求項2に係る発明の蛍光表示管の電源回路装置によれば、前記スイッチング回路のうち前記一対のパルス電圧信号の最低値を示すラインと接地との間は容量要素を介して接地(GND)レベルに対して浮動状態で結合されており、前記フィラメント電圧制御回路によって前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差すなわちフィラメント電圧の振幅値が一定となるようにフィードバック制御されると、蛍光表示管のいずれのグリッドもオフ時において接地レベルとされることによりフィラメントに対して低い電圧とされるので、十分なカットオフ電圧が形成される。また、その容量要素の端子電圧を上昇して前記入力電圧へ変換する電力期間回路がされに備えられていることから、抵抗器を用いてカットオフ電圧を形成する場合に比較して電力消費が少なくなり、一層高い効率が得られる。
According to the power supply circuit device for a fluorescent display tube of the invention according to
以下、本発明の一実施例の画像表示装置を図面を参照して詳細に説明する。 Hereinafter, an image display apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.
図1は、本発明の一実施例の画像表示装置10が、単純マトリックス駆動にて画像表示が行われる代表的な蛍光表示管12を備えた例を示している。図1において、蛍光表示管12は、画像表示器として機能するものであり、フィラメント端子F1 及びF2 に接続された一対のアンカー14により張設された電子源である複数本の線状のカソード( フィラメント) Kと、複数本のグリッド用リード線16に接続された複数のグリッドGnと、複数本のアノード用リード線18に接続された複数のアノードとを、たとえば一対のガラス板がスペーサを介して結合されることにより構成された図示しない真空容器内に備えている。図2において、一対のガラス板の一方であるガラス基板20には、多数のアノード電極パターン上に形成された蛍光体層からなるドット状の多数の発光素子22が一面に配設されている。その発光素子22の上に所定の間隙を隔てた縦方向の複数のグリッドGnがガラス基板20に固着されており、それら複数のグリッドGnの上に所定の間隙を隔てたカソードが交差する方向に架設されている。上記ガラス基板20には、多数の発光素子22のうち、横方向に配列されたものの中で所定の間隔に位置するもの、たとえば図2のaに示す複数のものに接続されたアノード端子A1a、図2のbに示す複数のものに接続されたアノード端子A1b、図2のcに示す複数のものに接続されたアノード端子A1c等が、発光素子22の横一列毎に設けられている。制御電圧が印加されたグリッドGnの下に位置する発光素子22の中で加速( アノード) 電圧が印加されたものが発光するようになっている。上記画像表示器として機能する蛍光表示管12では、1つの発光素子22が1つの表示画素として機能している。
FIG. 1 shows an example in which an image display apparatus 10 according to an embodiment of the present invention includes a typical fluorescent display tube 12 that performs image display by simple matrix driving. In FIG. 1, a fluorescent display tube 12 functions as an image display, and a plurality of linear cathodes (electron sources stretched by a pair of
図1に戻って、電子制御装置26は、CPU、RAM、ROM、入出力I/Fを備えた所謂マイクロコンピュータであり、RAMの一時記憶機能を利用しつつ予めROMに記憶されたプログラムに従って入力信号を処理し、表示制御サイクルの切換タイミングで僅かな時間区間の表示を禁止するためのBK(ブランキング)信号、表示データDが表す多段階の輝度階調に対応した発光時間( パルス幅)を形成するために時間経過に伴ってたとえば「35」から「0」に向かって段階的に減少するタイミングパルスを示すGCP( グレースケールコントロールパルス)信号、LAT(ラッチ)信号、複数のグリッドGnに予め設定された周波数且つ印加時間で制御( 加速) 電圧を順次且つ周期的に印加するグリッドスキャンを行うグリッド信号等を出力する。上記表示データDは、蛍光表示管12に表示させる画像が記憶される1フレームの画像メモリ内の1画素の輝度階調を示すデータであり、各発光素子22毎に時分割で供給される。
Returning to FIG. 1, the
表示駆動制御回路30は、アノード端子A1a、A1b、A1c等毎にそれぞれ設けられるものであり、上記GCP信号、LAT(ラッチ)信号、複数のグリッドGnに予め設定された周波数且つ印加時間で制御( 加速) 電圧を順次且つ周期的に印加するグリッドスキャンを行うグリッド信号等に基づいて、多階調の輝度を発光素子22に表示させるためのものであり、ドライバ( トランジスタ)と、そのドライバを駆動制御するためのIC化された制御回路( ドライバIC)とを備えている。
The display
画像表示装置10は、上記フィラメント端子F1 及びF2 に印加するAC数V乃至数十V程度のフィラメント電圧Ef と、グリット電圧およびアノード電圧の元圧となる加速電圧( 表示電圧)VBBとを、直流電源38から供給される直流入力電圧Vi から発生させる電源回路装置40を、さらに備えている。図1に示すように、上記直流電源38は、たとえば商用交流電圧から24V程度の直流電圧Vi を出力する装置である。上記電源回路装置40は、直流電源38から入力される直流入力電圧Vi から相互に位相が異なる互いに相補的な一対の第1パルス電圧信号F1および第2パルス電圧信号F2を生成し、それら一対の第1パルス電圧信号F1および第2パルス電圧信号F2間の差動電圧( F1−F2) を蛍光表示管のフィラメント電圧Ef として出力するスイッチング回路42と、上記一対の第1パルス電圧信号F1および第2パルス電圧信号F2間の差動電圧( F1−F2) すなわちフィラメント電圧Ef を倍電圧整流することにより蛍光表示管12に点灯表示させるための加速電圧VBBを生成して出力する昇圧回路44と、直流入力電圧Vi と第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk との電位差( Vi −Vk )すなわちフィラメント電圧Ef の振幅が一定値となるようにフィードバック制御して上記フィラメント電圧Ef を安定化するフィラメント電圧制御回路46とを、備えている。
The image display device 10 uses a filament voltage Ef applied to the filament terminals F1 and F2 of AC number V to several tens of volts and an acceleration voltage (display voltage) VBB, which is a source voltage of the grid voltage and anode voltage, as a direct current. A power supply circuit device 40 that generates from a DC input voltage Vi supplied from the
また、上記電源回路装置40では、スイッチング回路42のうちフィラメント電圧Ef の最低値Vk を示すラインL1 と接地GNDとの間は,容量要素として機能するたとえば電解コンデンサから成るコンデンサC5 を介して接地GNDレベルに対して浮動状態で結合されており、そのコンデンサC5 の+端子電圧Vk を昇圧して直流入力電圧Vi の入力ラインL2 へ帰還させる電力帰還回路46をさらに備えている。
In the power supply circuit device 40, between the line L1 indicating the minimum value Vk of the filament voltage Ef in the
上記スイッチング回路42は、たとえば図3に示すように、電子制御装置26から出力される4種の駆動パルスP1 、P2 、N1 、N2 により駆動される、H型に配列された4つのスイッチングトランジスタ( パワーMOS FET )TR1、TR2、TR3、TR4を含むHブリッジ回路から構成されている。上記4種の駆動パルスP1 、P2 、N1 、N2 は、図4に示されるものであって、いずれも同じ周期Tであるが、駆動パルスP1 とP2 はそれらの間で位相が180度相違しており、N1 とN2 はそれらの間では位相が180度それぞれ相違し且つデューティ比D( =t/T) は1/2である。このデューティ比Dは必ずしも1/2でなくてもよいが、カットオフを可及的に低くするために用いられる。また、上記スイッチングトランジスタTR1およびTR2はPchのパワーMOS FET ( たとえば4V駆動エンハンスメントタイプ)であり、TR3およびTR4はNchのパワーMOS FET である。直列に設けられているスイッチングトランジスタTR1とTR3、TR2とTR4は、同時にオンしないように相互のオン作動に僅かな時間差が設けられている。上記スイッチングトランジスタTR1とTR2、TR3とTR4は、作動が反転しているだけで同じ作動であるので、以下において、第1パルス電圧信号F1 を発生させるためのスイッチングトランジスタTR1とTR3の作動をそれぞれ説明する。
For example, as shown in FIG. 3, the
図3において、バッファICa 、ICc を介して駆動パルスP1 、N1 が入力されると、結合コンデンサC1 、C3 には、ツェナーダイオードZD1 、ZD3 を通して電圧が充電される。抵抗R1 、R3 は、駆動パルスP1 、N1 の停止( ローレベル)時にゲートを放電してスイッチングトランジスタTR1、TR3をオフ状態とするためのものである。ツェナーダイオードZD1 、ZD3 は、結合コンデンサC1 、C3 の充電と過充電の防止とを可能としている。駆動パルスP1 がローレベル( たとえば0V) であればスイッチングトランジスタTR1がオン状態とされ、駆動パルスP1 がハイレベル( たとえば5V) であればスイッチングトランジスタTR1がオフ状態とされる。また、駆動パルスN1 がハイレベル( たとえば5V) であればスイッチングトランジスタTR3がオン状態とされ、駆動パルスP1 がローレベル( たとえば0V) であればスイッチングトランジスタTR3がオフ状態とされる。このため、駆動パルスP1 、N1 が図4に示すように入力されると、第1フィラメント端子から出力される第1パルス電圧信号F1 は、スイッチングトランジスタTR1およびTR3のオンオフ状態に応答したパルス波形とされる。同様にして、駆動パルスP2 、N2 が図4に示すように入力されると、第2フィラメント端子から出力される第2パルス電圧信号F2は、スイッチングトランジスタTR2およびTR4のオンオフ状態に応答したパルス波形とされる。そして、上記第1フィラメント端子および第2フィラメント端子間の電圧すなわち、上記第1パルス電圧信号F1 と第2パルス電圧信号F2との間の差動電圧であるフィラメント電圧( 交流)Ef ( =F1−F2) は図4に示すように生成される。 In FIG. 3, when drive pulses P1 and N1 are input via the buffers ICa and ICc, the coupling capacitors C1 and C3 are charged with voltages through the Zener diodes ZD1 and ZD3. The resistors R1 and R3 are for discharging the gate when the drive pulses P1 and N1 are stopped (low level) to turn off the switching transistors TR1 and TR3. Zener diodes ZD1 and ZD3 enable charging of coupling capacitors C1 and C3 and prevention of overcharging. If the drive pulse P1 is at a low level (eg, 0V), the switching transistor TR1 is turned on. If the drive pulse P1 is at a high level (eg, 5V), the switching transistor TR1 is turned off. If the driving pulse N1 is at a high level (for example, 5V), the switching transistor TR3 is turned on. If the driving pulse P1 is at a low level (for example, 0V), the switching transistor TR3 is turned off. Therefore, when the drive pulses P1 and N1 are input as shown in FIG. 4, the first pulse voltage signal F1 output from the first filament terminal has a pulse waveform in response to the on / off states of the switching transistors TR1 and TR3. Is done. Similarly, when the drive pulses P2 and N2 are input as shown in FIG. 4, the second pulse voltage signal F2 output from the second filament terminal is a pulse waveform in response to the on / off states of the switching transistors TR2 and TR4. It is said. A voltage between the first filament terminal and the second filament terminal, that is, a filament voltage (AC) Ef (= F1−) which is a differential voltage between the first pulse voltage signal F1 and the second pulse voltage signal F2. F2) is generated as shown in FIG.
図3に戻って、前記昇圧回路44は、整流ダイオードD1 、D2 、D3 及び充電コンデンサCo1、Co2、Co3 を備えた倍整流回路から構成されている。この場合、充電コンデンサCo1、Co2、Co3の充電電圧Vco1 、Vco2 、Vco3 は、Vi −Vk となるので、上記整流ダイオードおよび充電コンデンサの数をnとすれば、次に示す一般式に従った倍整流出力電圧である所望の加速電圧VBBを得ることができる。
Returning to FIG. 3, the
VBB=((Vi −Vk ) ×n) +Vk VBB = ((Vi−Vk) × n) + Vk
蛍光表示管12において、グリッドドライバ、アノードドライバを介してグリッドGnやアノード端子A1a、A1b、A1c等に印加されるグリッド・アノード電圧ebcは、加速電圧VBBとフィラメント電圧の平均値Ek との差電圧( VBB−Ek ) である。ここで、第1パルス電圧信号F1および第2パルス電圧信号F2のデューティ比をDとすると、上記フィラメント電圧Ek は、Ek =Vk +(Vi −Vk ) ×Dにより表されることから、上記グリッド・アノード電圧ebcは、次式により表される。この式において、nおよびDを定数とすれば、( Vi −Vk ) が一定となるように制御されることにより、グリッド・アノード電圧ebcは、( 定数)×( 一定値) となり、直流電源電圧Vi の変動に拘わらず、一定値に安定化される。同時に、フィラメント電圧Ef についても、Ef =( Vi −Vk ) ×√(2×D)=( 定数)×( 一定値) となるので、電源電圧Vi の変動に拘わらず、一定値に安定化されることが示される。上記デューティ比Dは、たとえば1/2程度の値が用いられる。 In the fluorescent display tube 12, the grid-anode voltage ebc applied to the grid Gn and the anode terminals A1a, A1b, A1c, etc. via the grid driver and the anode driver is the difference voltage between the acceleration voltage VBB and the average value Ek of the filament voltage. (VBB-Ek). Here, when the duty ratio of the first pulse voltage signal F1 and the second pulse voltage signal F2 is D, the filament voltage Ek is expressed by Ek = Vk + (Vi−Vk) × D. The anode voltage ebc is expressed by the following formula. In this equation, if n and D are constants, the grid-anode voltage ebc becomes (constant) × (constant value) by controlling so that (Vi−Vk) is constant. Regardless of the variation of Vi, it is stabilized at a constant value. At the same time, the filament voltage Ef becomes Ef = (Vi−Vk) × √ (2 × D) = (constant) × (constant value), so that the filament voltage Ef is stabilized to a constant value regardless of the fluctuation of the power supply voltage Vi. Is shown. For example, a value of about ½ is used as the duty ratio D.
ebc=( VBB−Ek )
=n×Vi −( n−1)Vk −[ Vk +(Vi −Vk ) ×D]
=( n−D) ×( Vi −Vk )
ebc = (VBB-Ek)
= N * Vi- (n-1) Vk- [Vk + (Vi-Vk) * D]
= (N-D) x (Vi-Vk)
なお、上記( Vi −Vk ) は、図4に示されるように、第1パルス電圧信号F1および第2パルス電圧信号F2の振幅であるから、それらの振幅電圧( Vi −Vk ) が昇圧回路44によってn倍に倍整流されることにより、そのn倍の( Vi −Vk ) からD( Vi −Vk ) を差し引いた値であるグリッド・アノード電圧ebcが一定となるように制御されるので、そのグリッド・アノード電圧ebcも一定値に安定化されるということもできる。
Since (Vi -Vk) is the amplitude of the first pulse voltage signal F1 and the second pulse voltage signal F2, as shown in FIG. 4, the amplitude voltage (Vi -Vk) is the
前記フィラメント電圧制御回路46は、直流入力電圧Vi と第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk との電位差( Vi −Vk )すなわちそれらの電圧信号の振幅が一定値となるようにフィードバック制御してそれら電圧信号の相対電圧である上記フィラメント電圧Ef を一定値に安定化するために、たとえば図5に示されるように構成されている。図5において、ツェナーダイオードZD5においてツェナー電圧Vz が発生させられており、第1コンパレータIC1 は、抵抗器Ri1およびRi2により分圧された分圧電圧( Vi −Vz )×( Ri2/( Ri1+Ri2)) と第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk の分圧電圧Vk ×( Rk2/( Rk1+Rk2)) とを比較し、それらの電位差DSを示す信号を出力する。第2コンパレータIC2は、図6に示すように、上記電位差DSと電子制御装置26から出力される一定周期Tで変化する三角波信号TSとを比較し、その電位差( =DS−TS) を表すスイッチング信号SSをスイッチングトランジスタTR5へ出力する。スイッチングトランジスタTR5は、スイッチング信号SSが正の値すなわち電位差DSが三角波信号TSを上回ったときにオン状態とされ、負の値となったときにオフ状態とされる。第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk により常時充電されている充電コンデンサC6の充電電圧を昇圧コイルCLを介して放電する回路に上記スイッチングトランジスタTR5が介挿されており、そのスイッチングトランジスタTR5により接地GNDへの放電電流が遮断されたときに昇圧コイルCLに発生する誘導起電力が整流ダイオードD4を介して直流入力電圧Vi を導くラインL2へ導かれ、コンデンサC5に充電された電力の帰還が行われる。このため、フィラメント電圧制御回路46は、電力帰還回路としても機能している。
The filament
また、上記フィラメント電圧制御回路46においては、電位差DSが零となるように、換言すれば電位差( Vi −Vk )が一定値であるツェナー電圧Vz となるように第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk が制御されるようになっている。すなわち、第1コンパレータIC1 で比較される分圧電圧( Vi −Vz )×( Ri2/( Ri1+Ri2)) と分圧電圧Vk ×( Rk2/( Rk1+Rk2)) とが等しくなるように電圧値Vk が制御されるとすると、Ri1=Rk1、Ri2=Rk2のとき、( Vi −Vz )=Vk となり、( Vi −Vk )=Vz ( 一定値) となるからである。図5において、先ず、直流入力電圧Vi が低下すると、( Vi −Vk )<Vz となってスイッチングトランジスタTR5のオンデューティ( オン状態であるt区間の割合)が増加し、放電電流が増加してVk がVk ’( <Vk ) へ低下させられるので、( Vi −Vk ’)=Vz ( 一定値) とされる。反対に、直流入力電圧Vi が上昇すると、( Vi −Vk )>Vz となってスイッチングトランジスタTR5のオフデューティ( オフ状態の割合)が増加し、放電電流が減少してVk がVk ”( >Vk ) へ上昇させられるので、( Vi −Vk ”)=Vz ( 一定値) とされる。すなわち、フィラメント電圧制御回路46においては、デューティ比D=t/Tであるとき、Vk =( 1−D) ×Vi 、D=( Vi −Vk )/Vi が成立するように、スイッチングトランジスタTR5のオンデューティ( オン状態であるt区間の割合)が制御されてVk が調圧される。
Further, in the filament
図7は、デューティ比Dを1/2とした場合において、上記フィラメント電圧制御回路46の電圧制御作動によって得られるフィラメント電圧Ef の波形の一例と、その振幅電圧( Vi −Vk )が昇圧回路44によってn倍に倍整流されることにより得られるそのn倍のn( Vi −Vk ) からその振幅電圧の半分( Vi −Vk )/2を差し引いたグリッド・アノード電圧ebc( =n( Vi −Vk ) −( Vi −Vk )/2) とを、示している。
FIG. 7 shows an example of the waveform of the filament voltage Ef obtained by the voltage control operation of the filament
上述のように、本実施例によれば、フィラメント電圧制御回路46により、直流入力電圧Vi と一対の第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk との電位差( Vi −Vk )すなわち第1パルス電圧信号F1および第2パルス電圧信号F2のそれぞれの振幅値が一定値Vz となるようにフィードバック制御してフィラメント電圧Ef ( =F1−F2) が安定化させられるとともに、上記振幅電圧( Vi −Vk ) が昇圧回路44によってn倍に倍整流されることにより、そのn倍の( Vi −Vk ) から( Vi −Vk )/2を差し引いた値であるグリッド・アノード電圧ebcが一定となるように制御されるので、そのグリッド・アノード電圧ebcが一定値に安定化される。このように、定電圧回路を用いることなくフィラメント電圧Ef およびグリッド・アノード電圧ebcが安定化されるので、その定電圧回路に起因する消費電力が不要となり、電力消費が少ない蛍光表示管12の電源回路装置40が得られる。
As described above, according to the present embodiment, the filament
また、本実施例の電源回路装置40によれば、スイッチング回路42のうち最低電圧値Vk を示すラインL1と接地GNDとの間は平滑用コンデンサC5(容量要素)を介して接地( GND) レベルに対して浮動状態で結合されており、フィラメント電圧制御回路46によって直流入力電圧Vi と一対の第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk との電位差( Vi −Vk )すなわち第1パルス電圧信号F1および第2パルス電圧信号F2のそれぞれの振幅値が一定値となるようにフィードバック制御されると、蛍光表示管12のいずれのグリッドもオフ時において接地( GND) レベルとされることによりフィラメントに対して低い電圧とされるので、十分なカットオフ電圧が形成される。また、その平滑用コンデンサC5の正側の端子電圧Vk を昇圧して直流入力電圧Vi 側へ帰還する電力帰還回路( フィラメント電圧制御回路46の一部) がさらに備えられていることから、抵抗器を用いてカットオフ電圧を形成する場合に比較して電力消費が少なくなり、一層高い効率が得られる。
Further, according to the power supply circuit device 40 of the present embodiment, the level between the line L1 indicating the lowest voltage value Vk in the switching
以上、本発明を図面を参照して詳細に説明したが、本発明はその他の態様でも実施できる。 As mentioned above, although this invention was demonstrated in detail with reference to drawings, this invention can be implemented also in another aspect.
たとえば、前述の実施例のフィラメント電圧制御回路46では、( Vi −Vk )=Vz ( 一定値) となるように一対の第1パルス電圧信号F1および第2パ ルス電圧信号F2の最低値Vk が制御されていたが、( VBB−Vk )=( 一定値) となるように一対の第1パルス電圧信号F1および第2パルス電圧信号F2の最低値Vk が制御されても、フィラメント電圧Ef およびグリッド・アノード電圧ebcが安定化される。この場合、( VBB−Vk )=[ n×Vi −( n−1)Vk ] −Vk =n×Vi −n×Vk =n( Vi −Vk )となるので、( Vi −Vk )=( 一定値) となるように制御することと実質的に同じである。
For example, in the filament
また、前述の実施例のフィラメント電圧制御回路46に備えられた昇圧回路は、昇圧コイルCLの電流を断続させることにより発生する誘導起電力を利用して昇圧するものであったが、それに替えて、ダイオードおよびコンデンサを用いた昇圧回路44と同様の回路構成が採用されてもよい。
In addition, the booster circuit provided in the filament
また、前述の図3に示すスイッチング回路42、昇圧回路44、図5のフィラメント電圧制御回路46においては、必要に応じて、ノイズ除去回路、省電力回路、信号平滑回路等が設けられてもよい。
Further, in the switching
また、前述の図5において、ツェナーダイオードZD5に替えて、シャントレギュレータなどが用いられてもよい。 Further, in FIG. 5 described above, a shunt regulator or the like may be used instead of the Zener diode ZD5.
なお、上述したのはあくまでも本発明の一実施例であり、本発明はその主旨を逸脱しない範囲で種々変更を加え得るものである。 The above description is only an example of the present invention, and the present invention can be variously modified without departing from the gist thereof.
12:蛍光表示管
38:直流電源
40:電源回路装置
42:スイッチング回路
44:昇圧回路
46:フィラメント電圧制御回路( 電力帰還回路)
C5 :コンデンサ( 容量要素)
12: Fluorescent display tube 38: DC power supply 40: Power supply circuit device 42: Switching circuit 44: Booster circuit 46: Filament voltage control circuit (power feedback circuit)
C5: Capacitor (capacitance element)
Claims (2)
前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差の値を入力側へフィードバックすることにより、前記一対のパルス電圧信号の最低値を制御し、前記直流入力電圧と前記一対のパルス電圧信号の最低値との電位差が一定値となるようにフィードバック制御して該フィラメント電圧を安定化するフィラメント電圧制御回路を、含むことを特徴とする蛍光表示管の電源回路装置。 A switching circuit that generates a pair of pulse voltage signals having different phases from a DC input voltage input from a DC power source, and outputs a differential voltage between the pair of pulse voltage signals as a filament voltage of a fluorescent display tube; in the power supply circuit device of a fluorescent display tube and a booster circuit for generating and outputting an acceleration voltage for lighting the display on the fluorescent display tube by half-wave voltage doubler rectifying the differential voltage between the pair of pulse voltage signal There,
By feeding back the value of the potential difference between the DC input voltage and the lowest value of the pair of pulse voltage signals to the input side, the lowest value of the pair of pulse voltage signals is controlled, and the DC input voltage and the pair of pulses are controlled. A power supply circuit device for a fluorescent display tube, comprising: a filament voltage control circuit that stabilizes the filament voltage by performing feedback control so that a potential difference from a minimum value of the voltage signal becomes a constant value.
該容量要素の端子電圧を昇圧して前記直流入力電圧側へ帰還させる電力帰還回路をさらに備えることを特徴とする請求項1の蛍光表示管の電源回路装置。 Between the switching circuit, the line indicating the lowest value of the pair of pulse voltage signals and the ground level are coupled in a floating state to the ground level via a capacitive element,
2. The fluorescent display tube power supply circuit device according to claim 1, further comprising a power feedback circuit that boosts the terminal voltage of the capacitive element and feeds it back to the DC input voltage side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323520A JP5090328B2 (en) | 2008-12-19 | 2008-12-19 | Fluorescent display tube power circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323520A JP5090328B2 (en) | 2008-12-19 | 2008-12-19 | Fluorescent display tube power circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010145788A JP2010145788A (en) | 2010-07-01 |
JP5090328B2 true JP5090328B2 (en) | 2012-12-05 |
Family
ID=42566283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008323520A Active JP5090328B2 (en) | 2008-12-19 | 2008-12-19 | Fluorescent display tube power circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5090328B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015061084A (en) * | 2013-09-17 | 2015-03-30 | 矢崎総業株式会社 | Load control device |
JP6841099B2 (en) * | 2017-03-15 | 2021-03-10 | セイコーエプソン株式会社 | Semiconductor devices, light emission control circuits, and electronic devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5285852A (en) * | 1976-01-08 | 1977-07-16 | Seiko Epson Corp | Electronic portable watch |
JPS5838558Y2 (en) * | 1977-04-16 | 1983-08-31 | ソニー株式会社 | Fluorescent display tube power supply circuit |
JPH078113B2 (en) * | 1985-12-27 | 1995-01-30 | 横河電機株式会社 | Charger temperature compensation circuit |
JP2890558B2 (en) * | 1989-11-30 | 1999-05-17 | 富士ゼロックス株式会社 | Fluorescent display tube |
JPH09265328A (en) * | 1996-03-28 | 1997-10-07 | Yokogawa Electric Corp | Active dummy circuit |
JP2000356967A (en) * | 1999-06-16 | 2000-12-26 | Futaba Corp | Power source circuit for filament of fluorescent display tube |
JP5043261B2 (en) * | 2001-07-13 | 2012-10-10 | ノリタケ伊勢電子株式会社 | Method and circuit for driving fluorescent display tube |
-
2008
- 2008-12-19 JP JP2008323520A patent/JP5090328B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010145788A (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4634971B2 (en) | Hybrid backlight driving device for liquid crystal display element | |
KR102548467B1 (en) | Dc-dc converter and display device having the same | |
JP5334947B2 (en) | DC-DC converter and control method thereof | |
KR100845646B1 (en) | Plasma display apparatus | |
US7679588B2 (en) | Display device and method of driving the same | |
US7483004B2 (en) | Pixel, organic light emitting display comprising the same, and driving method thereof | |
JPH06332401A (en) | Power source device for color type plasma display device | |
JPWO2006057213A1 (en) | Organic EL drive circuit and organic EL display device using the same | |
KR20160097764A (en) | Display apparatus and method for driving backlight | |
KR100730261B1 (en) | Driving circuit of display device suitable for inorganic electro-luminescence display device | |
TW200937822A (en) | Power circuit and liquid crystal display using the same | |
KR101633426B1 (en) | Power supplying apparatus of Organic Light Emitting Display | |
JP5090328B2 (en) | Fluorescent display tube power circuit device | |
KR100685536B1 (en) | Energy efficient resonant switching electroluminescent display driver | |
US7612743B2 (en) | Electron emission display (EED) with decreased signal distortion and method of driving EED | |
CN113364290A (en) | Power supply | |
KR100370035B1 (en) | Method for driving address electrode of plasma display panel | |
JP2005070595A (en) | Power supply circuit of fluorescence display device | |
US20080136744A1 (en) | Plasma Display Device and Power Supply Module | |
KR100283516B1 (en) | Power Supply for Liquid Crystal Display | |
WO2012041062A1 (en) | Voltage stabilizing circuit for plasma display panel | |
KR100369976B1 (en) | Method for driving electrode of plasma display panel | |
US20080136344A1 (en) | Lamp driving device and display apparatus having the same | |
JP2006072225A (en) | Drive circuit of display device | |
CN116073511A (en) | Power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5090328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |