JP5088224B2 - Amplifying device and mounting base - Google Patents

Amplifying device and mounting base Download PDF

Info

Publication number
JP5088224B2
JP5088224B2 JP2008118056A JP2008118056A JP5088224B2 JP 5088224 B2 JP5088224 B2 JP 5088224B2 JP 2008118056 A JP2008118056 A JP 2008118056A JP 2008118056 A JP2008118056 A JP 2008118056A JP 5088224 B2 JP5088224 B2 JP 5088224B2
Authority
JP
Japan
Prior art keywords
amplifier
field effect
effect transistor
voltage
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008118056A
Other languages
Japanese (ja)
Other versions
JP2009268003A (en
Inventor
高治 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008118056A priority Critical patent/JP5088224B2/en
Publication of JP2009268003A publication Critical patent/JP2009268003A/en
Application granted granted Critical
Publication of JP5088224B2 publication Critical patent/JP5088224B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、増幅装置に関し、特に、温度変化に起因する増幅器の出力波形歪みを補償するための歪み補償機構を有する増幅装置に関する。   The present invention relates to an amplifying device, and more particularly to an amplifying device having a distortion compensation mechanism for compensating for output waveform distortion of an amplifier caused by a temperature change.

従来より、温度変化に起因する増幅器の出力波形歪みを補償するための歪み補償機構を有する増幅装置が提案されている(例えば特許文献1を参照)。このような歪み補償を可能とするために、従来の増幅装置は、半導体増幅器、バイアス回路、増幅器の周辺温度を計測する温度センサ、制御部、及びバイアス回路に補正電圧を供給する補正電圧供給回路を有する。   Conventionally, an amplifying apparatus having a distortion compensation mechanism for compensating for output waveform distortion of an amplifier due to a temperature change has been proposed (see, for example, Patent Document 1). In order to enable such distortion compensation, a conventional amplifying apparatus includes a semiconductor amplifier, a bias circuit, a temperature sensor that measures the ambient temperature of the amplifier, a control unit, and a correction voltage supply circuit that supplies a correction voltage to the bias circuit. Have

ここで、半導体増幅器は、増幅素子としての電界効果トランジスタ(FET:Field Effect Transistor)を有する。バイアス回路は、増幅器に含まれる電界効果トランジスタの動作点を決定するためのゲートバイアス電圧を増幅器に供給する。温度センサは、増幅器の周辺に配置され、増幅器の周辺の温度を計測する。制御部は、温度センサの計測結果に基づいて、計測温度に対応した補正電圧値が予め定められた温度補償テーブルを参照するなどして、補正電圧供給回路に補正電圧を設定する。補正電圧供給回路は、デジタル値としての補正電圧が設定されるD/Aコンバータ(DAC)、又は補正電圧をアナログ量として保持するコンデンサ等である。
実開昭62−151221号公報
Here, the semiconductor amplifier has a field effect transistor (FET) as an amplifying element. The bias circuit supplies the amplifier with a gate bias voltage for determining the operating point of the field effect transistor included in the amplifier. The temperature sensor is arranged around the amplifier and measures the temperature around the amplifier. Based on the measurement result of the temperature sensor, the control unit sets a correction voltage in the correction voltage supply circuit by referring to a temperature compensation table in which a correction voltage value corresponding to the measured temperature is determined in advance. The correction voltage supply circuit is a D / A converter (DAC) in which a correction voltage as a digital value is set, or a capacitor that holds the correction voltage as an analog amount.
Japanese Utility Model Publication No. 62-151221

上述した歪み補償機構を有する従来の増幅装置は、温度センサ及び制御部を動作させるための追加的な電力が必要であり、消費電力の低減が困難である。   The conventional amplifying apparatus having the above-described distortion compensation mechanism requires additional power for operating the temperature sensor and the control unit, and it is difficult to reduce power consumption.

本発明は、上述した知見に基づいてなされたものであって、歪み補償機構の低消費電力化を実現可能な増幅装置を提供することを目的とする。   The present invention has been made based on the above-described knowledge, and an object thereof is to provide an amplifying device that can realize low power consumption of a distortion compensation mechanism.

本発明の一態様にかかる増幅装置は、増幅器、熱電変換部、及びバイアス回路を有する。前記増幅器は、増幅素子としての電界効果トランジスタを有する。前記熱電変換部は、前記増幅器の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する。さらに、前記バイアス回路は、前記電圧信号を入力し、前記トランジスタに印加されるゲートバイアス電圧を前記電圧信号の大きさに応じて増減させる。   An amplification device according to one embodiment of the present invention includes an amplifier, a thermoelectric conversion unit, and a bias circuit. The amplifier has a field effect transistor as an amplifying element. The thermoelectric conversion unit generates a voltage signal by thermoelectric conversion using a temperature gradient generated by self-heating of the amplifier. Further, the bias circuit receives the voltage signal and increases or decreases the gate bias voltage applied to the transistor according to the magnitude of the voltage signal.

上述した本発明の一態様にかかる増幅装置は、増幅器の自己発熱による温度勾配を利用した熱電変換によって生成されたアナログ電圧信号を、ゲートバイアス電圧を調整するための制御信号としてバイアス回路に供給する。また、熱電変換部によって生成される電圧信号は、増幅器の自己発熱を電気エネルギーとして再利用したものである。よって、上述した本発明の一態様にかかる増幅装置は、従来の増幅装置が必要としていた温度センサ及び制御部を動作させるための電力が不要となるため、低消費電力化に寄与することができる。   The amplifying device according to one embodiment of the present invention described above supplies an analog voltage signal generated by thermoelectric conversion using a temperature gradient due to self-heating of an amplifier to a bias circuit as a control signal for adjusting a gate bias voltage. . In addition, the voltage signal generated by the thermoelectric converter is obtained by reusing the self-heating of the amplifier as electric energy. Therefore, the above-described amplifying device according to one embodiment of the present invention does not require power for operating the temperature sensor and the control unit that are necessary for the conventional amplifying device, which can contribute to low power consumption. .

以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。   Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted as necessary for the sake of clarity.

図1は、本実施の形態にかかる増幅装置1の回路ブロック図である。増幅器11は、例えば高周波信号(RF信号)等を増幅する半導体増幅器であって、増幅器11は、入力電圧VINを増幅し、出力電圧VOUTを出力する。増幅器11は、増幅素子としてのFET111を有する。 FIG. 1 is a circuit block diagram of an amplifying apparatus 1 according to the present embodiment. The amplifier 11 is a semiconductor amplifier that amplifies, for example, a high-frequency signal (RF signal). The amplifier 11 amplifies the input voltage VIN and outputs an output voltage VOUT . The amplifier 11 has a FET 111 as an amplifying element.

熱電変換部12は、増幅器11の自己発熱によって生じる温度勾配を利用した熱電変換によって熱起電力を生成し、熱起電力の大きさに応じた電圧信号を上述した制御電圧Vcとしてバイアス回路13に供給する。つまり、増幅器11の発熱量が増大し、これに起因する温度勾配が大きくなるにつれて、熱起電力としての制御電圧Vcも次第に大きくなる。   The thermoelectric converter 12 generates a thermoelectromotive force by thermoelectric conversion using a temperature gradient generated by the self-heating of the amplifier 11, and a voltage signal corresponding to the magnitude of the thermoelectromotive force is supplied to the bias circuit 13 as the control voltage Vc described above. Supply. That is, as the amount of heat generated by the amplifier 11 increases and the temperature gradient resulting from this increases, the control voltage Vc as the thermoelectromotive force gradually increases.

バイアス回路13は、増幅器11に含まれるFET111の動作点を決定するゲートバイアス電圧Vgを、FET111のゲートに供給する。また、バイアス回路13は、後述する熱電変換部12から制御電圧Vcの供給を受け、制御電圧Vcの大きさに応じてゲートバイアス電圧Vgを増減させる。より具体的に述べると、増幅器11の温度上昇時におけるFET111のゲート−ソース間電圧VGSの電圧降下を抑制するために、バイアス回路13は、熱起電力としての制御電圧Vcが大きくなるにつれて、ゲートバイアス電圧Vgを増大させる。 The bias circuit 13 supplies a gate bias voltage Vg that determines the operating point of the FET 111 included in the amplifier 11 to the gate of the FET 111. The bias circuit 13 is supplied with a control voltage Vc from a thermoelectric converter 12 described later, and increases or decreases the gate bias voltage Vg according to the magnitude of the control voltage Vc. More specifically, in order to suppress the voltage drop of the gate-source voltage V GS of the FET 111 when the temperature of the amplifier 11 rises, the bias circuit 13 increases the control voltage Vc as the thermoelectromotive force as it increases. The gate bias voltage Vg is increased.

増幅器11及びバイアス回路13の具体的な構成の一例を図2に示す。図2は、増幅器11及びバイアス回路13の構成例を示す回路図である。図2に示す増幅器11は、増幅素子としてのNチャネルFET111を有する。FET111のゲートは入力整合回路112に接続され、ドレインは出力整合回路113に接続されている。また、図2において、コンデンサC1及びC2は、直流電流(DC)カット用のカップリング・コンデンサである。また、コンデンサC3は、ドレイン電源電圧Vdの信号線に接続されたバイパス・コンデンサである。   An example of a specific configuration of the amplifier 11 and the bias circuit 13 is shown in FIG. FIG. 2 is a circuit diagram illustrating a configuration example of the amplifier 11 and the bias circuit 13. The amplifier 11 shown in FIG. 2 has an N-channel FET 111 as an amplifying element. The gate of the FET 111 is connected to the input matching circuit 112, and the drain is connected to the output matching circuit 113. In FIG. 2, capacitors C1 and C2 are coupling capacitors for cutting direct current (DC). The capacitor C3 is a bypass capacitor connected to the signal line of the drain power supply voltage Vd.

図2に示すバイアス回路13は、制御電圧Vcの大きさに応じてゲートバイアス電圧Vgを変更するために、可変抵抗として機能するNチャネルFET131を有する。   The bias circuit 13 shown in FIG. 2 has an N-channel FET 131 that functions as a variable resistor in order to change the gate bias voltage Vg according to the magnitude of the control voltage Vc.

FET131のソースは、高周波信号阻止用のインダクタLGを介してFET111のゲートに接続されている。FET131のドレインは、ゲートバイアス抵抗RGを介してデートバイアス電源電圧VGに接続されている。FET131のゲートは、熱電変換部12から供給される制御電圧Vcの入力端子に接続されている。なお、コンデンサC4は、ゲート電源電圧VCの信号線に接続されたバイパス・コンデンサである。また、コンデンサC5は、増幅素子であるFET111のドレインと可変抵抗素子であるFET131のゲートとの間に設けられた、直流阻止用のデカップリング・コンデンサである。なお、図2では、FET111及び131をNチャネルFETとした場合の構成例を示しているが、これらをPチャネルFETに置換してもよいことは勿論である。   The source of the FET 131 is connected to the gate of the FET 111 via an inductor LG for blocking a high frequency signal. The drain of the FET 131 is connected to the date bias power supply voltage VG via the gate bias resistor RG. The gate of the FET 131 is connected to the input terminal of the control voltage Vc supplied from the thermoelectric converter 12. The capacitor C4 is a bypass capacitor connected to the signal line of the gate power supply voltage VC. The capacitor C5 is a decoupling capacitor for blocking direct current provided between the drain of the FET 111 that is an amplifying element and the gate of the FET 131 that is a variable resistance element. Although FIG. 2 shows a configuration example in the case where the FETs 111 and 131 are N-channel FETs, it is needless to say that these may be replaced with P-channel FETs.

続いて以下では、図1及び図2に示した増幅装置1における出力歪み補償の原理について図5を参照しながら説明する。図5は、増幅装置1の歪み補償特性を示すグラフである。図5の横軸は、入力電圧VINである。図5の縦軸は、増幅器IC31の表面温度、熱起電力、及び出力波形の3次相互変調歪(IM3:3rd order Inter-Modulation distortion)である。 Next, the principle of output distortion compensation in the amplifying apparatus 1 shown in FIGS. 1 and 2 will be described below with reference to FIG. FIG. 5 is a graph showing distortion compensation characteristics of the amplifying apparatus 1. The horizontal axis in FIG. 5 is the input voltage VIN . The vertical axis in FIG. 5 represents the third order inter-modulation distortion (IM3) of the surface temperature, the thermoelectromotive force, and the output waveform of the amplifier IC31.

増幅器11に供給される入力電圧VINが上昇すると、増幅素子であるFET111のゲート電流が増加する。その結果、FET111のゲート−ソース間電圧VGSの電圧降下が生じることとなる。しかしながら、図5に示すように、入力電圧VINの上昇によって増幅器11の発熱量の増大がもたらされるため、熱電変換部12による起電力、つまり制御電圧Vcもまた増大する。したがって、可変抵抗として機能するFET131のゲートに対して増大した制御電圧Vcが印加されることになるために、FET131のドレイン−ソース間抵抗RDSが減少し、ゲートバイアス電圧Vgの増大がもたらされる。このゲートバイアス電圧Vgの増大作用によって、先に述べたFET111のゲート−ソース間電圧VGSの電圧降下が抑制される。これにより、図5に示すように、FET111のゲート電流が減少し、入力電圧VINが大きい時(大入力電力時)における歪み特性の劣化を抑制できる。 When the input voltage VIN supplied to the amplifier 11 increases, the gate current of the FET 111 that is an amplifying element increases. As a result, a voltage drop of the gate-source voltage V GS of the FET 111 occurs. However, as shown in FIG. 5, since the amount of heat generated by the amplifier 11 is increased by the increase of the input voltage VIN , the electromotive force generated by the thermoelectric converter 12, that is, the control voltage Vc also increases. Therefore, to become the control voltage Vc increased to the gate of the FET 131 that functions as a variable resistor is applied, the drain of the FET 131 - reduces the source resistance R DS, an increase in the gate bias voltage Vg provided . The increase in the gate bias voltage Vg suppresses the voltage drop of the gate-source voltage V GS of the FET 111 described above. As a result, as shown in FIG. 5, the gate current of the FET 111 is reduced, and deterioration of the distortion characteristics when the input voltage VIN is large (at the time of large input power) can be suppressed.

上述したように、増幅装置1は、熱電変換によって得られたアナログ電力信号をバイアス回路13に供給することによって、当該アナログ電圧信号を増幅器11に含まれるFET111のゲートバイアス電圧Vgの調整に使用する。つまり、増幅装置1は、従来の増幅装置に必要であった温度センサ及び制御部を必要としないため、消費電力の低減、及び回路規模の縮小化を達成することができる。   As described above, the amplifying apparatus 1 supplies the analog power signal obtained by thermoelectric conversion to the bias circuit 13 to use the analog voltage signal for adjusting the gate bias voltage Vg of the FET 111 included in the amplifier 11. . That is, since the amplifying apparatus 1 does not require the temperature sensor and the control unit that are necessary for the conventional amplifying apparatus, the power consumption can be reduced and the circuit scale can be reduced.

さらに、図2に示したバイアス回路13の消費電力は、FET111にゲート電流が発生するまでの間は実質的にゼロである。このため、図1及び図2の構成を採用することによって、増幅装置1全体の低消費電力化を図ることができる。   Further, the power consumption of the bias circuit 13 shown in FIG. 2 is substantially zero until the gate current is generated in the FET 111. For this reason, by adopting the configuration of FIGS. 1 and 2, the power consumption of the entire amplifying apparatus 1 can be reduced.

続いて以下では、増幅器11の自己発熱を利用して温度勾配を効果的に発生させることが可能な熱電変換部12の具体的な構成例について詳しく説明する。図3は、増幅装置1の構成を示す側面断面図である。   Subsequently, a specific configuration example of the thermoelectric conversion unit 12 capable of effectively generating a temperature gradient using the self-heating of the amplifier 11 will be described in detail below. FIG. 3 is a side sectional view showing the configuration of the amplifying apparatus 1.

図3において、増幅器IC(Integrated Circuit)31は、上述した増幅器11を含むICである。また、制御回路IC32は、上述したバイアス回路13を含むICである。なお、図3に示した増幅器11及びバイアス回路13の実装形態が一例であることは勿論である。例えば、増幅器11及びバイアス回路13は、1つのチップ上に形成されるか、あるいは複数チップを集積することによって、1つのパッケージ内に集約されてもよい。また、増幅器11及びバイアス回路13は、それぞれ複数のICパッケージに分割されてもよい。また、バイアス回路13を含む制御回路IC32は、増幅器11を含む増幅器IC31と共通の実装台33上に配置されていなくてもよい。   In FIG. 3, an amplifier IC (Integrated Circuit) 31 is an IC including the amplifier 11 described above. The control circuit IC32 is an IC including the bias circuit 13 described above. Of course, the mounting form of the amplifier 11 and the bias circuit 13 shown in FIG. 3 is an example. For example, the amplifier 11 and the bias circuit 13 may be formed on one chip, or may be integrated in one package by integrating a plurality of chips. The amplifier 11 and the bias circuit 13 may be divided into a plurality of IC packages, respectively. Further, the control circuit IC 32 including the bias circuit 13 may not be disposed on the mounting base 33 common with the amplifier IC 31 including the amplifier 11.

図3において、増幅器IC31及び制御回路IC32は、配線基板34の上に搭載されている。さらに、増幅器IC31及び制御回路IC32を搭載した配線基板34は、実装台33の上に搭載されている。上述した熱電変換部12は、実装台33内に設けられている。実装台33の構造について以下に説明する。   In FIG. 3, the amplifier IC 31 and the control circuit IC 32 are mounted on the wiring board 34. Further, the wiring board 34 on which the amplifier IC 31 and the control circuit IC 32 are mounted is mounted on the mounting base 33. The thermoelectric conversion unit 12 described above is provided in the mounting base 33. The structure of the mounting base 33 will be described below.

図3に示すように、実装台33は、内部材331と内部材331の周囲に配置された外部材332を有する。配線基板34上に搭載された増幅器IC31と対向する実装台33の部分には、電気絶縁性の高温熱伝導材によって形成された内部材331が配置されている。また、内部材331は、実装台33の内部において、配線基板34と接する実装台33の実装面33aに対して実質的に垂直な方向に一次元的に延在している。   As shown in FIG. 3, the mounting base 33 includes an inner member 331 and an outer member 332 arranged around the inner member 331. An inner member 331 formed of an electrically insulating high-temperature heat conductive material is disposed on a portion of the mounting base 33 facing the amplifier IC 31 mounted on the wiring board 34. Further, the inner member 331 extends one-dimensionally in a direction substantially perpendicular to the mounting surface 33 a of the mounting table 33 in contact with the wiring board 34 inside the mounting table 33.

内部材331には、例えば、炭素複合材を使用すればよい。なお、内部材331は、複数の部材の組合せによって形成されてもよい。例えば、内部材331の中心部分に熱伝導率の大きな金属材を配置し、後述する電極123と接する金属材の表面部分に絶縁性の薄材を設けてもよい。   For the inner member 331, for example, a carbon composite material may be used. The inner member 331 may be formed by a combination of a plurality of members. For example, a metal material having a large thermal conductivity may be disposed in the central portion of the inner member 331, and an insulating thin material may be provided on the surface portion of the metal material in contact with the electrode 123 described later.

外部材332は、増幅器IC31と対向していない内部材331の周囲に位置し、内部材331の延在方向に沿って延在する。外部材332の材質は特に限定されない。しかしながら、後述するように、内部材331が熱電変換部12による熱電変換の高熱源として使用され、外部材332が熱電変換の低熱源として使用される。よって、内部材331と外部材332の間の温度勾配を大きくするために、外部材332は、内部材331に比べて熱伝導率の低い素材により形成するとよい。   The external member 332 is positioned around the inner member 331 not facing the amplifier IC 31 and extends along the extending direction of the inner member 331. The material of the external material 332 is not particularly limited. However, as will be described later, the inner member 331 is used as a high heat source for thermoelectric conversion by the thermoelectric converter 12, and the outer member 332 is used as a low heat source for thermoelectric conversion. Therefore, in order to increase the temperature gradient between the inner member 331 and the outer member 332, the outer member 332 is preferably formed of a material having a lower thermal conductivity than the inner member 331.

図3において、熱電変換部12は、複数のp型熱電素子121及びn型熱電素子122と、複数の熱電素子121及び122の間を電気的に直列となるように接続する複数の電極123及び124と、接地電極125と、制御電圧Vcの取り出し電極126とを有する。p型熱電素子121及びn型熱電素子122には公知の熱電材料、例えばBiTe材、BiSb材、SbTe材、ZnSb材等を任意に選択して使用すればよい。   In FIG. 3, the thermoelectric conversion unit 12 includes a plurality of p-type thermoelectric elements 121 and n-type thermoelectric elements 122, and a plurality of electrodes 123 that connect the plurality of thermoelectric elements 121 and 122 so as to be electrically in series. 124, a ground electrode 125, and an extraction electrode 126 for the control voltage Vc. For the p-type thermoelectric element 121 and the n-type thermoelectric element 122, a known thermoelectric material such as a BiTe material, BiSb material, SbTe material, or ZnSb material may be arbitrarily selected and used.

複数のp型熱電素子121及びn型熱電素子122は、増幅器IC31からの熱流路となる内部材331の延在方向に沿って、内部材331及び外部材332の間の領域に交互に配列されている。内部材331とp型熱電素子121及びn型熱電素子122の間は、電極123を介して熱的に接続されている。また、外部材332とp型熱電素子121及びn型熱電素子122の間は、電極124を介して熱的に接続されている。さらに、図3において内部材331の右側に配置された熱電素子と左側に配置された熱電素子との間は、配線127により電気的に接続されている。   The plurality of p-type thermoelectric elements 121 and n-type thermoelectric elements 122 are alternately arranged in a region between the inner member 331 and the outer member 332 along the extending direction of the inner member 331 serving as a heat flow path from the amplifier IC31. ing. The inner member 331 and the p-type thermoelectric element 121 and the n-type thermoelectric element 122 are thermally connected via the electrode 123. Further, the outer member 332 and the p-type thermoelectric element 121 and the n-type thermoelectric element 122 are thermally connected via the electrode 124. Further, in FIG. 3, the thermoelectric element arranged on the right side of the inner member 331 and the thermoelectric element arranged on the left side are electrically connected by wiring 127.

なお、p型熱電素子121及びn型熱電素子122が配置される内部材331と外部材332の間の領域は、電気的に絶縁されていればよい。つまり、これらの間の領域は、絶縁材料が配置されてもよいし、中空でもよい。   In addition, the area | region between the inner member 331 and the outer member 332 in which the p-type thermoelectric element 121 and the n-type thermoelectric element 122 are arrange | positioned should just be electrically insulated. That is, the insulating material may be disposed in the region between them, or may be hollow.

図4は、図3に示した増幅器IC31による発熱が、実装台33中を伝達する様子を示す概念図である。上述したように、配線基板34を介して増幅器IC31と対向する位置には高熱伝導性の内部材331が配置されている。このため、増幅器IC31による発熱は、内部材331を主要な流路として内部材331中を伝搬する。図4中の白抜き矢印が、増幅器IC31による発熱の主要な伝搬方向を示している。これにより、内部材331の温度が外部材332に比べて上昇し、内部材331の表面の点PAと外部材332の表面の点PBの間に大きな温度勾配が発生する。   FIG. 4 is a conceptual diagram showing how heat generated by the amplifier IC 31 shown in FIG. 3 is transmitted through the mounting base 33. As described above, the highly thermally conductive inner member 331 is disposed at a position facing the amplifier IC 31 with the wiring board 34 interposed therebetween. For this reason, the heat generated by the amplifier IC31 propagates through the inner member 331 using the inner member 331 as a main flow path. A white arrow in FIG. 4 indicates a main propagation direction of heat generated by the amplifier IC31. As a result, the temperature of the inner member 331 rises compared to the outer member 332, and a large temperature gradient is generated between the point PA on the surface of the inner member 331 and the point PB on the surface of the outer member 332.

なお、増幅器IC31から内部材331への熱伝導を促進するために、図4及び5に示すように、配線基板34には貫通スルーホール(サーマルビア)341を設けてもよい。   In order to promote heat conduction from the amplifier IC 31 to the inner member 331, a through-through hole (thermal via) 341 may be provided in the wiring board 34 as shown in FIGS.

図3に示したように、複数のp型熱電素子121及びn型熱電素子122が、内部材331及び外部材332の延在方向(つまり、図3の上下方向)に沿って配列されているため、ゼーベック効果による大きな熱起電力を得ることができる。例えば、p型熱電素子121及びn型熱電素子122にBiTe材とした場合、1対の熱電素子当たり約0.2mV/℃の起電力が発生する。よって、例えば、p型熱電素子121及びn型熱電素子122の直列接続によって実装台33中に1000対の熱電素子を配置した場合、約0.2V/℃の起電力が得られる。この値は、バイアス回路13中のFET131のゲート電圧制御として十分大きな値である。   As shown in FIG. 3, a plurality of p-type thermoelectric elements 121 and n-type thermoelectric elements 122 are arranged along the extending direction of the inner member 331 and the outer member 332 (that is, the vertical direction in FIG. 3). Therefore, a large thermoelectromotive force due to the Seebeck effect can be obtained. For example, when a BiTe material is used for the p-type thermoelectric element 121 and the n-type thermoelectric element 122, an electromotive force of about 0.2 mV / ° C. is generated per pair of thermoelectric elements. Therefore, for example, when 1000 pairs of thermoelectric elements are arranged in the mounting base 33 by connecting the p-type thermoelectric element 121 and the n-type thermoelectric element 122 in series, an electromotive force of about 0.2 V / ° C. is obtained. This value is a sufficiently large value for controlling the gate voltage of the FET 131 in the bias circuit 13.

以上に述べたように、図3に示した実装台33及び熱電変換部12の具体的な構成によれば、増幅器IC31(つまり増幅器11)の自己発熱を内部材331の延在方向に沿って一次元方向に効率良く伝搬することができる。また、内部材331の延在方向に沿って配置された複数の熱電素子121及び122によって大きな熱起電力を得ることができる。   As described above, according to the specific configuration of the mounting base 33 and the thermoelectric conversion unit 12 shown in FIG. 3, the self-heating of the amplifier IC 31 (that is, the amplifier 11) is caused along the extending direction of the inner member 331. It can propagate efficiently in a one-dimensional direction. Further, a large thermoelectromotive force can be obtained by the plurality of thermoelectric elements 121 and 122 arranged along the extending direction of the inner member 331.

なお、本実施の形態にかかる増幅装置1は、増幅器11にGaN−FET等の高電力密度で発熱量の大きい素子を使用する場合に特に有効である。しかしながら、増幅器11に使用される増幅素子は他の化合物半導体又はSi系半導体であってもよいことは勿論である。   The amplifying apparatus 1 according to the present embodiment is particularly effective when an element having a high power density and a large calorific value, such as a GaN-FET, is used for the amplifier 11. However, it goes without saying that the amplifying element used in the amplifier 11 may be another compound semiconductor or Si-based semiconductor.

さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。   Furthermore, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention described above.

本発明の実施の形態にかかる増幅装置の回路ブロック図である。1 is a circuit block diagram of an amplifying device according to an embodiment of the present invention. 本発明の実施の形態にかかる増幅装置が有する増幅器及びバイアス回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the amplifier and bias circuit which the amplification apparatus concerning embodiment of this invention has. 本発明の実施の形態にかかる増幅装置の構成を示す側面断面図である。It is side surface sectional drawing which shows the structure of the amplifier concerning Embodiment of this invention. 本発明の実施の形態にかかる増幅装置における熱伝導の様子を示す概念図である。It is a conceptual diagram which shows the mode of the heat conduction in the amplification apparatus concerning embodiment of this invention. 本発明の実施の形態にかかる増幅装置の歪み補償特性を示すグラフである。It is a graph which shows the distortion compensation characteristic of the amplifier concerning Embodiment of this invention.

符号の説明Explanation of symbols

1 増幅装置
11 増幅器
12 熱電変換部
13 バイアス回路
111 FET
112 入力整合回路
113 出力整合回路
121 FET
Vc 制御電圧
VG ゲート電源電圧
Vg ゲートバイアス電圧
Vd ドレイン電源電圧
C1〜C5 コンデンサ
RG ゲートバイアス抵抗
LG インダクタ
31 増幅器IC
32 制御回路IC
33 実装台
33a 実装面
34 配線基板
121 n型熱電素子
122 p型熱電素子
123〜126 電極
127 配線
331 内部材
332 外部材
341 サーマルビア
DESCRIPTION OF SYMBOLS 1 Amplifier 11 Amplifier 12 Thermoelectric conversion part 13 Bias circuit 111 FET
112 Input matching circuit 113 Output matching circuit 121 FET
Vc Control voltage VG Gate power supply voltage Vg Gate bias voltage Vd Drain power supply voltage C1 to C5 Capacitor RG Gate bias resistor LG Inductor 31 Amplifier IC
32 Control circuit IC
33 mounting base 33a mounting surface 34 wiring board 121 n-type thermoelectric element 122 p-type thermoelectric elements 123 to 126 electrode 127 wiring 331 inner member 332 external material 341 thermal via

Claims (7)

増幅素子としての第1の電界効果トランジスタを有する増幅器と、
前記増幅器の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する熱電変換部と、
前記電圧信号を入力し、前記第1の電界効果トランジスタに印加されるゲートバイアス電圧を前記電圧信号の大きさに応じて増減させるバイアス回路と、
を備え
前記バイアス回路は、前記第1の電界効果トランジスタのゲートと電源電圧との間に電気的に接続され、前記増幅器の出力からのフィードバック電圧及び前記電圧信号に応じて抵抗値が変化する可変抵抗回路を備える、
増幅装置。
An amplifier having a first field effect transistor as an amplifying element;
A thermoelectric conversion unit that generates a voltage signal by thermoelectric conversion using a temperature gradient generated by self-heating of the amplifier;
A bias circuit that inputs the voltage signal and increases or decreases a gate bias voltage applied to the first field effect transistor according to the magnitude of the voltage signal;
Equipped with a,
The bias circuit is a variable resistance circuit that is electrically connected between a gate of the first field effect transistor and a power supply voltage, and whose resistance value changes in accordance with a feedback voltage from the output of the amplifier and the voltage signal. Comprising
Amplification equipment.
増幅素子としての第1の電界効果トランジスタを有する増幅器と、
前記増幅器の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する熱電変換部と、
前記電圧信号を入力し、前記第1の電界効果トランジスタに印加されるゲートバイアス電圧を前記電圧信号の大きさに応じて増減させるバイアス回路と、
実装台と、
を備え、
前記実装台は、
前記増幅器が載置される実装面と、
前記増幅器と対向するとともに前記実装面に対して実質的に垂直な方向に一次元的に延在する第1の部分と、
前記第1の部分の周囲に位置するとともに前記第1の部分の延在方向に沿って延在し、前記第1の部分に比べて熱伝導率の低い第2の部分と、
を備え
前記熱電変換部は、前記第1の部分と前記第2の部分の間に前記延在方向に沿って配列された複数の熱電素子を有する、
増幅装置
An amplifier having a first field effect transistor as an amplifying element;
A thermoelectric conversion unit that generates a voltage signal by thermoelectric conversion using a temperature gradient generated by self-heating of the amplifier;
A bias circuit that inputs the voltage signal and increases or decreases a gate bias voltage applied to the first field effect transistor according to the magnitude of the voltage signal;
Mounting base;
With
The mounting table is
A mounting surface on which the amplifier is mounted;
A first portion facing the amplifier and extending one-dimensionally in a direction substantially perpendicular to the mounting surface;
A second portion located around the first portion and extending along an extending direction of the first portion, and having a lower thermal conductivity than the first portion;
With
The thermoelectric converter has a plurality of thermoelectric elements arranged along the extending direction between the first part and the second part.
Amplification equipment .
前記複数の熱電素子は、複数のp型熱電素子及びn型熱電素子を含み、
前記複数のp型熱電素子及びn型熱電素子は、前記第1の部分と前記第2の部分の間に交互に配置されるとともに、前記複数のp型熱電素子及びn型熱電素子は電気的に直列に接続されている、請求項に記載の増幅装置。
The plurality of thermoelectric elements includes a plurality of p-type thermoelectric elements and n-type thermoelectric elements,
The plurality of p-type thermoelectric elements and n-type thermoelectric elements are alternately arranged between the first portion and the second portion, and the plurality of p-type thermoelectric elements and n-type thermoelectric elements are electrically The amplifying apparatus according to claim 2 , wherein the amplifying apparatus is connected in series with the amplifier.
前記第1の部分は、電気絶縁性を有する炭素複合材によって形成されている、請求項又はに記載の増幅装置。 The amplification device according to claim 2 or 3 , wherein the first portion is formed of a carbon composite material having electrical insulation. 前記バイアス回路は、前記第1の電界効果トランジスタのゲートと電源電圧との間に電気的に接続され、前記増幅器の出力からのフィードバック電圧及び前記電圧信号に応じて抵抗値が変化する可変抵抗回路を備える、請求項2〜4のいずれか1項に記載の増幅装置。The bias circuit is a variable resistance circuit that is electrically connected between a gate of the first field effect transistor and a power supply voltage, and whose resistance value changes in accordance with a feedback voltage from the output of the amplifier and the voltage signal. The amplification device according to claim 2, comprising: 増幅素子としての第1の電界効果トランジスタを有する増幅器と、
前記増幅器の自己発熱により生じる温度勾配を利用した熱電変換によって電圧信号を生成する熱電変換部と、
前記電圧信号を入力し、前記第1の電界効果トランジスタに印加されるゲートバイアス電圧を前記電圧信号の大きさに応じて増減させるバイアス回路と、
を備え、
前記バイアス回路は、前記第1の電界効果トランジスタのゲートと電源電圧との間に電気的に接続され、制御電圧としての前記電圧信号の大きさに応じて抵抗値が変化する可変抵抗回路を備え、
前記可変抵抗回路は第2の電界効果トランジスタを有し、前記第2の電界効果トランジスタのソース及びドレインの一方が前記第1の電界効果トランジスタのゲートに、他方が前記電源電圧にそれぞれ電気的に接続され、
前記電圧信号は、前記第2の電界効果トランジスタのゲートに供給される、
増幅装置
An amplifier having a first field effect transistor as an amplifying element;
A thermoelectric conversion unit that generates a voltage signal by thermoelectric conversion using a temperature gradient generated by self-heating of the amplifier;
A bias circuit that inputs the voltage signal and increases or decreases a gate bias voltage applied to the first field effect transistor according to the magnitude of the voltage signal;
With
The bias circuit includes a variable resistance circuit that is electrically connected between a gate of the first field effect transistor and a power supply voltage, and whose resistance value changes according to the magnitude of the voltage signal as a control voltage. ,
The variable resistance circuit includes a second field effect transistor, and one of the source and drain of the second field effect transistor is electrically connected to the gate of the first field effect transistor, and the other is electrically connected to the power supply voltage. Connected,
The voltage signal is supplied to a gate of the second field effect transistor;
Amplification equipment .
増幅素子としての電界効果トランジスタを有する増幅器が載置される実装面と、
前記増幅器と対向するとともに前記実装面に対して実質的に垂直な方向に一次元的に延在する第1の部分と、
前記第1の部分の周囲に位置するとともに前記第1の部分の延在方向に沿って延在し、前記第1の部分に比べて熱伝導率の低い第2の部分と、
前記第1の部分と前記第2の部分の間に前記延在方向に沿って配列された複数の熱電素子と、
を備え
前記複数の熱電素子によって生成される熱起電力に基づく電圧信号は、前記電界効果トランジスタに印加されるゲートバイアス電圧を調整するための制御電圧としてバイアス回路に供給される、
実装台。
A mounting surface on which an amplifier having a field effect transistor as an amplifying element is mounted;
A first portion facing the amplifier and extending one-dimensionally in a direction substantially perpendicular to the mounting surface;
A second portion located around the first portion and extending along an extending direction of the first portion, and having a lower thermal conductivity than the first portion;
A plurality of thermoelectric elements arranged along the extending direction between the first part and the second part;
Equipped with a,
A voltage signal based on a thermoelectromotive force generated by the plurality of thermoelectric elements is supplied to a bias circuit as a control voltage for adjusting a gate bias voltage applied to the field effect transistor.
Mounting base.
JP2008118056A 2008-04-30 2008-04-30 Amplifying device and mounting base Expired - Fee Related JP5088224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008118056A JP5088224B2 (en) 2008-04-30 2008-04-30 Amplifying device and mounting base

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118056A JP5088224B2 (en) 2008-04-30 2008-04-30 Amplifying device and mounting base

Publications (2)

Publication Number Publication Date
JP2009268003A JP2009268003A (en) 2009-11-12
JP5088224B2 true JP5088224B2 (en) 2012-12-05

Family

ID=41393241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118056A Expired - Fee Related JP5088224B2 (en) 2008-04-30 2008-04-30 Amplifying device and mounting base

Country Status (1)

Country Link
JP (1) JP5088224B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227986B2 (en) * 2018-11-30 2022-01-18 Texas Instruments Incorporated Thermo-electric controlled switching circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146607A (en) * 1986-12-10 1988-06-18 Iwatsu Electric Co Ltd Analog signal control circuit
JPH05267953A (en) * 1992-03-23 1993-10-15 Yokogawa Electric Corp Chopper amplifier
JP2001024445A (en) * 1999-07-09 2001-01-26 Nippon Avionics Co Ltd High frequency power amplifier for performing bias- control by using temperature of transistor
JP2001068950A (en) * 1999-08-31 2001-03-16 Nec Corp Gate bias circuit
JP3866006B2 (en) * 2000-05-08 2007-01-10 三菱電機株式会社 amplifier
JP2009182226A (en) * 2008-01-31 2009-08-13 Nec Corp High frequency amplifier

Also Published As

Publication number Publication date
JP2009268003A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
CN109951178B (en) System protection method of GaN gate drive circuit
US8057094B2 (en) Power semiconductor module with temperature measurement
US8026756B2 (en) Bandgap voltage reference circuit
TWI774808B (en) Fet operational temperature determination by resistance thermometry
US7872459B2 (en) Semiconductor integrated circuit device and regulator using it
US9472547B2 (en) Semiconductor device
TW201506577A (en) Bandgap reference voltage circuit and electronic apparatus thereof
JP2007049810A (en) Semiconductor device for power converter and power converter with temperature protection function having the semiconductor device
JP4388097B2 (en) Frequency characteristic measurement circuit
JP4919847B2 (en) Overcurrent detection circuit and semiconductor device
JP5088224B2 (en) Amplifying device and mounting base
JP2005295057A (en) Power amplifier
JP2020013955A (en) Semiconductor device and resistive element
US8816184B2 (en) Thermoelectric bias voltage generator
US7106139B2 (en) Amplification circuit and oscillation circuit including inverter circuits having a same threshold voltage
US20160076938A1 (en) Method and device for control of avalanche photo-diode characteristics for high speed and high gain applications
JP2009182226A (en) High frequency amplifier
JP2007089256A (en) Dc-dc converter, semiconductor module and temperature detector of the same
JP2013211666A (en) Amplifier
US8766720B2 (en) Hybrid load differential amplifier operable in a high temperature environment of a turbine engine
TW202121816A (en) Switching module
JP2015226033A (en) Semiconductor device
JP2008311527A (en) High frequency semiconductor circuit
KR101958568B1 (en) Semiconductor device
WO2022075315A1 (en) Amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5088224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees