JP5084845B2 - コンピュータ・システムにおいて集積回路の金属レイヤの信頼性を評価する方法、コンピュータ・システム、及びプログラム - Google Patents

コンピュータ・システムにおいて集積回路の金属レイヤの信頼性を評価する方法、コンピュータ・システム、及びプログラム Download PDF

Info

Publication number
JP5084845B2
JP5084845B2 JP2009552152A JP2009552152A JP5084845B2 JP 5084845 B2 JP5084845 B2 JP 5084845B2 JP 2009552152 A JP2009552152 A JP 2009552152A JP 2009552152 A JP2009552152 A JP 2009552152A JP 5084845 B2 JP5084845 B2 JP 5084845B2
Authority
JP
Japan
Prior art keywords
current
calculating
moment
computer system
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009552152A
Other languages
English (en)
Other versions
JP2010520544A (ja
Inventor
アガルワイ、カナック、ベハリ
リウ、イン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010520544A publication Critical patent/JP2010520544A/ja
Application granted granted Critical
Publication of JP5084845B2 publication Critical patent/JP5084845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/12Measuring rate of change
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04Measuring peak values or amplitude or envelope of ac or of pulses
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、概して回路設計および評価ソフトウエアに関し、さらに具体的には、回路モーメントを使って、集積回路中の金属レイヤの信頼性評価を提供する方法およびコンピュータ・プログラムに関する。
いろいろな理由によって、通常、設計ごとに集積回路中の金属レイヤ電流ないし「ワイヤ電流」を評価しなければならない。金属レイヤ相互接続路は、ピーク電流レベルおよびオーミック損失によるワット損の両方に対処できるよう適切なサイズにしなければならない。さらに、設計技術の小型化により回路面積が減少して、相互接続路中の電流密度が増大し、エレクトロマイグレーションに起因する問題が著しく増加している。エレクトロマイグレーションは、金属レイヤ中の金属イオンの移動をもたらし、時間経過とともに導線を変形させ回路故障の潜在的原因となる。導線の中に形成されたボイドは、抵抗の増大とオープン状態とをもたらし、特に、断面積の減少が電流密度およびオーム加熱をさらに増大させる。導線から他の導線に向かうマイグレーションは、導線間の短絡とこれによる集積回路の故障とを引き起こす可能性がある。エレクトロマイグレーションの影響解析において、導線を流れる電流のピーク値および平均値の両方は重要なファクタであり、現今の信頼性モデルでは、通常、各導線に対する電流のピーク値、二乗平均平方根値(実効値)、および平均値の計算が必要となる。
ある集積回路の全相互接続における全電流を全部算定することは、SPICEなどのシミュレーション・プログラムを使い回路をシミュレートすることによって可能であるが、時間がかかり多大な量の計算リソースを必要とする。他の技法では、三角波による各過渡スイッチング事象などのタイミング・モデルから電流を近似したり、または、どの相互接続路(interconnect)が最も故障しやすいか選択して、相互接続の電流計算対象の組を節減することを試みたり、あるいはその両方を行っている。しかしながら、潜在的エレクトロマイグレーション故障および信頼性(平均故障時間)の解析のためには、通常、全体的シミュレーションが必要となる。タイミング・モデル解析は、一般的に、控え目なモデルが使われたかどうかによってピーク電流値を過小または過大に見積もることがある。相互接続路の評価対象の組を節減すると、線サイズまたは線間隔あるいはその両方に対し高い電流ストレス比を有する導線を見逃す可能性がある。
従って、過大な計算負荷なくして、集積回路の金属レイヤの全相互接続路の信頼性を評価するための方法およびシステムの提供が望まれている。
本発明のさまざまな態様が、添付の請求項に明示されており、以下これらについて説明する。
この好適な実施形態の方法では、相互接続路のモデル中の各セグメント・ノードにおける相互接続電流のラプラス表現式中のsの累乗の係数を表す電流モーメントが計算され、該モデルは抵抗−コンデンサ(RC)ツリー・モデルとすることができる。電流モーメントは、ソース・ノードから各セグメント・ノードへの固有パス中のオーバーラップ抵抗に関する式と、相互接続路の一端に印加されたソース飽和ランプ波(saturated ramp)などの特定の電圧波形モデルに対する対ノードの回路モーメントの差とから得られる。回路モーメントは、必要時点で計算するか、あるいは先行の相互接続遅延解析から得ることができる。この回路モーメントを使って金属レイヤ中の過渡電流が計算される。平均電流は、最低次の電流モーメントから計算され、実効およびピーク電流は、対数正規分布形状などの分布関数の電流波形仮定に基づいた電流モーメントに関する閉形式表現から計算される。得られた値を、続いて相互接続路の信頼性解析に使うことができ、次にそれを組合わせて金属レイヤに対する信頼度因子を算定し、または低い信頼度の相互接続路に対する設計変更についての情報を提供し、あるいはその両方を行うことができる。
本発明の新規特質と考えられる特徴が添付の請求項の中に述べられている。しかしながら、本発明自体、並びに、その好適なな使用モード、さらなる目的、および利点は、以下の例示的実施形態の詳細な説明を参照し、添付の図面と併せ読むことによって最良に理解されるであろう。図中の同一参照番号は、同様な構成要素を示す。
本発明の実施形態による方法で使われる回路モデルを例示する回路図を示す。 図2Aおよび図2Bは、本発明の実施形態によるモデリング方法で計算された結果を描いたグラフを示す。 図3Aおよび図3Bは、本発明の実施形態によるモデリング方法で計算された結果を描いたグラフを示す。 本発明の実施形態による方法を描いたフローチャートを示す。 本発明の実施形態による方法を実行するコンピュータ・システムを描いたブロック図を示す。
本発明のこの好適な実施形態は、ピーク、平均、および実効電流値(rms current value)を含め、集積回路の金属レイヤ内の過渡電流の量をモデリングするための技法を提供する。この結果は、集積回路の金属レイヤの信頼性の算定、具体的には、エレクトロマイグレーションの影響に関する集積回路の信頼性の評価のため使われる。本方法は、本方法を遂行するプログラム命令を実行するコンピュータ・システムの中に具現することができ、また、コンピュータのプログラム記憶装置にロードするためのプログラム命令を包含する、光ディスクなどのコンピュータ・プログラム製品の中に具現することもできる。
図1を参照すると、本発明の実施形態によるコンピュータ実行の方法が遂行される回路モデルが示されている。図示されたネットワークへの入力は、電圧源vin(t)で表されており、相互接続路は、該相互接続路セグメントの両エンドポイントの間の抵抗Rikと、対応ノードのノードi、ノードkに置かれた例えばC、Cなどの分路コンデンサとの組としてモデル化されている。このモデルは、ACモデルであり、DC電流の流路はない。例えば相互接続遅延計算などのため、過渡電圧解析に対するモーメント・モデリング法を使って回路タイミングの検証が既に行われている。本発明の方法では、電圧過渡現象解析のため、先にまたは只今計算されたモーメントを再度使うことができ、該回路モーメントを別途計算することもできる。回路モーメント過渡電圧解析において、第iノードの電圧は、s−ドメインで次式により計算される。
Figure 0005084845
上式の、V(S)は、第i回路ノードにおける電圧であり、Vin(S)は入力電圧である。H(S)は、第iノードにおけるインパルス応答h(t)のラプラス変換であり、該回路モーメント・モデルに従って次式で与えられる。
Figure 0005084845
は、ノードiにおける変換されたインパルス応答H(S)のp次モーメントであり、これはRCツリーに対し次式で表すことができる。
Figure 0005084845
上式のCは、図に示されるノードkにおける分路キャパシタンスであり、Rikは、ソース・ノードからノードiおよびkへの固有パス中の合計オーバーラップ抵抗である。上記の式は、過渡電圧解析において電圧波形を求めるため使われ、該モーメント値を用いた波形に当てはまる関数を使って遅延時間を算定するモデルの中で使われる。
本発明では、金属レイヤ相互接続路を通る電流の分布を求めるため、電流モーメントが計算される。ノードiからノードkへの経路を通り流れる電流Iik(s)は次式で与えられ、
Figure 0005084845
これより、次式が得られる。
Figure 0005084845
これは、次のように回路モーメントの項に展開できる。
Figure 0005084845
この各項は次式で表され、これはノードiとkとの間のp次回路モーメントの差を表す。
Figure 0005084845
立ち上がり時間Tで単位電圧の飽和ランプ波(一定ソース電流)入力電圧に対し、s−ドメインにおいて該入力電圧は、次式によって表される。
Figure 0005084845
ノードiとノードk間の過渡電流は次式で表現することができる。
Figure 0005084845
前式において、m ikは、ノードiとkとの間のモデル抵抗Rikを通る電流波形のp次モーメントである。前記の線形ランプ波形に対し、エレメントRikを通る最初の3つの電流モーメントは、以下に示すように、より高次のモーメントに関連付けてだけ計算することができる。
Figure 0005084845
前式で表現したように、本明細書に記載する実施形態では、モーメントを導き出すため線形ランプ波入力電圧が使われているが、任意の時間変化を有する回路への入力電圧についても容易に解析することができ、同様なやり方でモーメントの算式を導出することができる。次いで、任意のRCツリー中の任意の抵抗エレメントに対し、電流モーメント値を容易に計算することができる。電流モーメント計算の計算コストは、通常、同じ回路に対し先に行われた相互接続遅延解析から各ノードに対する電流モーメントがすでに利用可能になっているので、一般にわずかで済む。
本モデルによって、電流モーメントが計算されたならば、2つのノード間の電流波形の形状が算定でき、電流のピーク値、平均値および実効値を得ることができる。また一方、電流のピーク値、平均値および実効値に対し閉形式解を用い、これらの値を本発明の実施形態による方法で計算することによって計算時間をさらに節減することができる。ラプラス変換の定義から、次式が得られる。
Figure 0005084845
個別の電流モーメントは、上記総和式の、それぞれ対応するsの累乗に従った項である。例えば、最初の3つの個別電流モーメントは次式で与えられる。
Figure 0005084845
ゼロ次のモーメントは、入力ランプ波信号に起因するノードiからノードkへの合計電荷移動であり、従って、平均電流は次式で近似することができる。
Figure 0005084845
この積分限界Tは、ノードiとkとが、入力ランプ波信号に起因する電流遷移の後、ほぼそれらの定常状態で安定するので、無限大に変えることができる。しかして、0次電流モーメントが得られたならば、平均電流は閉形式解で容易に求めることができる。
但し、電流のピーク値および実効値については、電流波形の形状に関するさらなる情報が必要となる。電流の平均値を使って電流波形を正規化することにより、以下の条件を満たす波形を得ることができ、これらは、確率密度関数(pdf)を使って電流波形をモデル化するための十分条件である。
Figure 0005084845
第一の条件は、仮定RC回路の一次性質(first-order nature)(すなわち、電流のアンダーシュートがない)に対して満たされており、第二の条件は、正規化条件によって満たされる。正規化された電流波形は、s−ドメインにおいて以下のように表すことができる。
Figure 0005084845
対数正規分布関数を使えば、波形の形状が非常に精度よくモデル化されることが判明しており、該分布を使って電流の実行値およびピーク値に対する閉形式解が得られる。2パラメータの対数密度関数は、以下の式で与えられる。
Figure 0005084845
上式のSは、S>0であり形状パラメータとして知られ、Mは、M>0であり尺度パラメータとして知られる。対数分布の最初の2つのモーメントは以下の式で与えられる。
Figure 0005084845
上記の関係式は、時間ドメインにおける正規化電流xik(t)の対応積分が、モーメントに関し前記で得られた電流Xik(s)に対するs−ドメインの表現式からの電流モーメントに関連させて表現できることを示しており、このため、以下のようになる。
Figure 0005084845
上記の式から、電流波形を近似させるための対数分布のパラメータMおよびSは以下により計算できる。
Figure 0005084845
前式は、前述の積分式中のMおよびSについての式と、電流Xik(s)に対するs−ドメイン表現式とを等しいとおき、得られた等式の両辺の自然対数を取ることによって導き出すことができる。前式は、最初の3つの電流モーメントだけを含んでいるが、電流を構成するより高次のモーメントを計算してこのモデルに含めることもできる。
電流モーメントに関する該対数分布の形状パラメータおよび尺度パラメータが判明したならば、電流波形はIik(t)は、該対数分布を使って、次式によりモデル化することができる。
Figure 0005084845
二乗平均平方根値は以下のようになる。
Figure 0005084845
この式を使い、前述したように[0:∞]区間の積分によって平均電流を近似計算できる。前式の積分は、閉形式のやり方で解くことができ、二乗平均平方根に対する以下の式が得られる。
Figure 0005084845
最後に、ピーク電流は、(前記のランプ波入力電圧によってモデル化された)スイッチング事象期間における電流の最大値であり、これも、対数分布モデルに関連させて閉形式で計算することができる。対数分布の確率解釈からは、該ピーク値は分布の「モード」をいう。対数関数のモードの解析式を使って、ピーク電流に対し以下の式が得られる。
Figure 0005084845
前式で与えられるピーク、平均、および実効電流の式の組を使って、次に、信号相互接続路のエレクトロマイグレーション・ベースの信頼性解析に必要な平均、二乗平均平方根、およびピーク電流密度を計算することができる。さらに、前記で開示した技法を使い、Rikを変化させてライン抵抗を、Tを変化させてスルー・レートの影響を調べることができる。
次に、図2Aを参照すると、前述の対数分布近似による波形再構成の結果が示されている。点線は、ほぼ理想的なSPICEモデルの結果を表し、実線は、前述した本発明による方法の対数分布実施形態から得られた解析結果を示す。解析による電流計算結果は、相互接続路の両端のi(近位)およびi(遠位)と、中間点i(中間)とに対して、SPICEモデルの電流計算結果とよく適合していることを示している。他のシミュレーションによって、この結果が、相互接続路全体に亘って実際の電流波形に非常によく近似していることが確認されている。図2Bは、実効電流値Irms、平均電流値Iavgおよびピーク電流値Ipeakに対する両解析結果の間の適合を示しており、三角印はSPICE計算を示し、ばつ印は、前記で説明した電流モーメントに関する解析式から得られた電流値を示す。
図3Aは、該解析モデルを使ってTの変化の影響を調べた結果を示す。これも同様に、本解析による結果を表すばつ印とともに、入力電圧のスルー・レートの変化に対するSPICEシミュレーションの結果を三角印を使って示す。図3Bは、本解析モデルを使って、全相互接続抵抗の変化による影響を調べた結果を示す。これも同様に、本解析による結果を表すばつ印と併せ、入力電圧のスルー・レートの変化に対するSPICEシミュレーションの結果を三角印を使って示す。
次に図4を参照すると、ワークステーション・コンピュータ・システム40が示されており、該システムでは、例えばCD−ROMディスクCDに格納されたプログラム命令など、本発明によるコンピュータ・プログラム製品中に具現可能なプログラム命令に従って、本発明の実施形態により本発明の方法が実施される。ワークステーション・コンピュータ・システムは、本発明の実施形態による方法を実施する過程で使われるプログラム命令、データ、および計算結果を格納するためのメモリ44と連結された、プログラム命令を実行するためのプロセッサ42を含む。ワークステーション・コンピュータ・システム40は、ワークステーション・コンピュータ40にプログラム命令をロードするためCDなどのディスクを読取るための、CD−ROMドライブ45などの周辺機器をさらに含む。ユーザ入力を受信するため、キーボード47Aおよびマウス47Bなどの入力機器がワークステーション・コンピュータ・システム40に連結される。前記の図2Aに示された波形などの計算結果、または図2Bおよび図3A〜3Bに示されたようなグラフィカル/テキスト・データあるいはその両方を、本発明の実施形態によるモデリング方法に則り算定された他の値とともに表示するためのグラフィカル・ディスプレイ46。示されたワークステーション・コンピュータ40は、単なる例であり、本発明の方法を実施するために適したコンピュータ・システムおよび装備の一つの種類を例示するものであって、本発明のプログラム実施形態は、遠隔に配置することができ、もしくは、前記の方法による結果を表示または使用あるいはその両方を行うためのローカル・ワークステーションに連結されたアプリケーション・サーバなど、遠隔のシステムで実行するができ、あるいは、その両方を実施できることを理解すべきである。
次に図5を参照すると、本発明の実施形態による方法が図示されている。最初に、ノードi、k間の相互接続路セグメントが選定され、回路モーメントmが、(先の解析結果から)読み出されるか、または、ノードiおよびノードkに対して計算される(ステップ50)。次に、例えば前記の飽和ランプ波などの、特定の入力電圧モデルに基いて、これらノードの回路モーメント間の差m −m とオーバーラップ抵抗Rikとから、ノードiとノードk間のセグメントに対するnヶの電流モーメントm ikが計算される(ステップ51)。次いで、ゼロ次モーメントm ikから平均電流が計算され(ステップ52)、対数(又は他の)分布形状で仮定された解析式から、実効およびピーク電流値が計算される(ステップ53)その計算結果は格納され(ステップ54)、最後のノードがトラバース(traversed)される(判定55)まで、次のノードi、kが選定された(ステップ56)後ステップ50〜54が繰り返される。最後のノードがトラバースされた(判定55)後、信頼度因子を計算することができ、その結果は、さらなる信頼性計算のために表示されまたは使用され、あるいは両方が行われる(ステップ57)。
本発明は、その好適な実施形態を参照しながら具体的に示され記載されているが、当業者は、本発明の精神および範囲から逸脱することなく、形態および細部に、前述のようなまたは他の変更を加えることが可能なことを理解するであろう。
本開示の範囲には、本明細書に開示された一切の新規特質または特質の組合せが含まれる。本出願者は、前記特質または特質の組み合わせに対し、本出願期間中または前記から派生したかかる追加出願の期間中に、新規の請求項の組み入れができることを告知する。具体的には、添付の請求項に関し、従属請求項の特質を独立請求項のものと組合わせることができ、それぞれの独立請求項の特質を、これら請求項に列挙された特定の組合せばかりでなく、任意の適切なやり方で組合わせることができる。
疑問の生じないように、本明細書の説明および請求項全体を通して使われている用語「含む(comprising)は、「だけから成る(consisting only of)」と解釈しないものとする。

Claims (11)

  1. 積回路の金属レイヤの信頼性を評価する方法であって、
    前記金属レイヤの相互接続経路セグメントを選定するステップと、
    前記選定された相互接続経路セグメントの複数のエンドポイントそれぞれに対応するノードに対する回路モーメントを求めるステップと、
    入力電圧波形を設定するステップと、
    前記求められた複数の回路モーメント間の差と前記入力電圧波形とから電流モーメントを計算するステップと、
    計算された電流モーメントの少なくとも一つから前記相互接続経路セグメントに対する電流値を計算するステップと、
    前記計算された電流値をコンピュータ・システムの記憶装置に格納するステップと、
    前記計算された電流値を使って前記金属レイヤの信頼度因子を算定するステップと
    を含む、前記方法。
  2. 前記電流モーメント計算するステップ、前記選定された相互接続経路セグメントのオーバーラップ抵抗から前記電流モーメントをさらに計算するステップを含む、請求項1に記載の方法
  3. 前記電流モーメント計算するステップ
    前記複数のノードのうちの第二ノードに対応する第二回路モーメントから、前記複数のノードのうちの第一ノードに対応する第一回路モーメントを差引いて、電流モーメント差を求めるステップと、
    所定の電圧波形に対応する展開の複数の項をまとめるステップであって、前記複数の項は、前記求められた電流モーメント差と、前記所定の電圧波形により定まる係数との積である、前記まとめるステップと、
    前記まとめの結果を前記オーバーラップ抵抗で除算するステップと
    を含む、請求項2に記載の方法。
  4. 記電流値を計算するステップ、前記計算された電流モーメントの最低次のモーメントから過渡電流量の平均値を算出するステップをさらに含む、請求項1〜3のいずれか一項に記載の方法。
  5. 前記電流値を計算するステップが、対数分布関数に従う特性を有する関数に基いて実効およびピーク電流値を計算するステップを含め、前記電流モーメントの少なくとも一つから前記相互接続経路セグメントに対する電流値を計算するステップである、請求項1〜4のいずれか一項に記載の請求項に記載の方法。
  6. 集積回路の金属レイヤの信頼性を評価するためのコンピュータ・プログラムであって、コンピュータ・システムに、請求項1〜5のいずれか一項に記載の方法の各ステップを実行させる前記コンピュータ・プログラム
  7. 集積回路の金属レイヤの信頼性を評価するためのプログラムを実行するコンピュータ・システムであって、
    前記プログラムは、
    前記金属レイヤの相互接続経路セグメントを選定する命令と、
    前記選定された相互接続経路セグメントの複数のエンドポイントそれぞれに対応するノードに対する回路モーメントを求める命令と、
    入力電圧波形を設定する命令と、
    前記求められた複数の回路モーメント間の差と前記入力電圧波形とから電流モーメントを計算する命令と、
    計算された電流モーメントの少なくとも一つから前記相互接続経路セグメントに対する電流値を計算する前記命令と、
    前記計算された電流値をコンピュータ・システムの記憶装置に格納する命令と、
    前記計算された電流値を使って前記金属レイヤの信頼度因子を算定する命令と
    を含む、前記コンピュータ・システム。
  8. 前記電流モーメントを計算す命令、前記相互接続経路セグメントのオーバーラップ抵抗から前記電流モーメントをさらに計算する命令を含む、請求項に記載のコンピュータ・システム。
  9. 前記電流モーメントを計算する命令
    前記複数のノードのうちの第二ノードに対応する第二回路モーメントから、前記複数のノードのうちの第一ノードに対応する第一回路モーメントを差引いて、電流モーメント差を求める命令と、
    所定の電圧波形に対応する展開の複数の項をまとめるステップであって、前記複数の項は、前記求められた電流モーメント差と、前記所定の電圧波形により定まる係数との積である、前記まとめる命令と、
    前記まとめの結果を前記オーバーラップ抵抗で除算する命令と
    を含む、請求項に記載のコンピュータ・システム。
  10. 記電流値を計算する命令、前記計算された電流モーメントの最低次のモーメントから過渡電流量の平均値をさらに算出する命令をさらに含む、請求項7〜9のいずれか一項に記載のコンピュータ・システム。
  11. 前記電流値を計算する命令が、対数分布関数に従う特性を有する関数に基いて実効およびピーク電流値を計算する命令を含め、前記電流モーメントの少なくとも一つから前記相互接続経路セグメントに対する電流値を計算する命令である、請求項7〜10のいずれか一項に記載の請求項に記載のコンピュータ・システム。
JP2009552152A 2007-03-06 2008-02-15 コンピュータ・システムにおいて集積回路の金属レイヤの信頼性を評価する方法、コンピュータ・システム、及びプログラム Expired - Fee Related JP5084845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/682,450 2007-03-06
US11/682,450 US7716620B2 (en) 2007-03-06 2007-03-06 Moment-based method and system for evaluation of metal layer transient currents in an integrated circuit
PCT/EP2008/051844 WO2008107287A1 (en) 2007-03-06 2008-02-15 Moment-based method and system for evaluation of the reliability of a metal layer in an integrated circuit

Publications (2)

Publication Number Publication Date
JP2010520544A JP2010520544A (ja) 2010-06-10
JP5084845B2 true JP5084845B2 (ja) 2012-11-28

Family

ID=39488352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009552152A Expired - Fee Related JP5084845B2 (ja) 2007-03-06 2008-02-15 コンピュータ・システムにおいて集積回路の金属レイヤの信頼性を評価する方法、コンピュータ・システム、及びプログラム

Country Status (6)

Country Link
US (1) US7716620B2 (ja)
EP (1) EP2122517A1 (ja)
JP (1) JP5084845B2 (ja)
KR (1) KR20090111808A (ja)
TW (1) TW200900979A (ja)
WO (1) WO2008107287A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8359563B2 (en) * 2009-08-17 2013-01-22 International Business Machines Corporation Moment-based characterization waveform for static timing analysis
US8640062B2 (en) 2011-06-10 2014-01-28 International Business Machines Corporation Rapid estimation of temperature rise in wires due to Joule heating
US8504956B1 (en) * 2012-04-30 2013-08-06 Synopsys, Inc. Calculation of integrated circuit timing delay using frequency domain
US8640072B1 (en) * 2012-07-31 2014-01-28 Freescale Semiconductor, Inc. Method for forming an electrical connection between metal layers
US9032615B2 (en) 2012-07-31 2015-05-19 Freescale Semiconductor, Inc. Method for forming an electrical connection between metal layers
US10417367B2 (en) 2014-05-30 2019-09-17 University Of Virginia Patent Foundation System for placement optimization of chip design for transient noise control and related methods thereof
US9710577B2 (en) 2015-10-07 2017-07-18 International Business Machines Corporation Heat source integration for electromigration analysis
WO2017133672A1 (en) * 2016-02-03 2017-08-10 The University Of Hong Kong Order o (1) algorithm for first-principles calculation of transient current through open quantum systems
US10831962B1 (en) * 2018-09-19 2020-11-10 Synopsys, Inc. Resistor network generation from point-to-point resistance values
US11017136B1 (en) * 2019-07-29 2021-05-25 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electromigration effects in an electronic design

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469366A (en) * 1993-09-20 1995-11-21 Lsi Logic Corporation Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system
US6769100B2 (en) 2002-09-12 2004-07-27 International Business Machines Corporation Method and system for power node current waveform modeling

Also Published As

Publication number Publication date
KR20090111808A (ko) 2009-10-27
US20080222579A1 (en) 2008-09-11
US7716620B2 (en) 2010-05-11
WO2008107287A1 (en) 2008-09-12
TW200900979A (en) 2009-01-01
EP2122517A1 (en) 2009-11-25
JP2010520544A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5084845B2 (ja) コンピュータ・システムにおいて集積回路の金属レイヤの信頼性を評価する方法、コンピュータ・システム、及びプログラム
US7971171B2 (en) Method and system for electromigration analysis on signal wiring
Singh et al. Composite system reliability evaluation using state space pruning
US6857113B2 (en) Process and system for identifying wires at risk of electromigration
US5878053A (en) Hierarchial power network simulation and analysis tool for reliability testing of deep submicron IC designs
TWI630400B (zh) 用於判定電路故障率之方法及系統
TW201218004A (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US7917347B2 (en) Generating a worst case current waveform for testing of integrated circuit devices
JP4435685B2 (ja) 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法
US7281223B2 (en) System and method for modeling an integrated circuit system
KR100895260B1 (ko) 회로 모델 축소 해석 방법
US8798981B2 (en) Circuit simulation using step response analysis in the frequency domain
US8515725B2 (en) Characterization of nonlinear cell macro model for timing analysis
US7277804B2 (en) Method and system for performing effective resistance calculation for a network of resistors
US20050268262A1 (en) System and method for calculating effective capacitance for timing analysis
JP2000163464A (ja) 集積回路の設計およびモデリングにおいて支援を提供するコンピュ―タを稼働させる方法
Kashyap et al. Closed form expressions for extending step delay and slew metrics to ramp inputs
US20210181250A1 (en) System and method for identifying design faults or semiconductor modeling errors by analyzing failed transient simulation of an integrated circuit
US20080189090A1 (en) System and Method for Determining a Guard Band for an Operating Voltage of an Integrated Circuit Device
US7283943B1 (en) Method of modeling circuit cells for powergrid analysis
JP2013524302A (ja) 精度を調節可能なマクロモデル電力解析のための方法及び装置
US7043705B2 (en) Estimating current density parameters on signal leads of an integrated circuit
US7006931B2 (en) System and method for efficient analysis of transmission lines
KR100907430B1 (ko) 회로 모델 축소 해석 방법
US7676773B2 (en) Trace optimization in flattened netlist by storing and retrieving intermediate results

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120625

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120816

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees