JP5081058B2 - Method of controlling an image processing apparatus and an image processing apparatus - Google Patents

Method of controlling an image processing apparatus and an image processing apparatus Download PDF

Info

Publication number
JP5081058B2
JP5081058B2 JP2008122777A JP2008122777A JP5081058B2 JP 5081058 B2 JP5081058 B2 JP 5081058B2 JP 2008122777 A JP2008122777 A JP 2008122777A JP 2008122777 A JP2008122777 A JP 2008122777A JP 5081058 B2 JP5081058 B2 JP 5081058B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
frame data
frame
pixel
means
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008122777A
Other languages
Japanese (ja)
Other versions
JP2009271382A (en )
Inventor
浩平 稲村
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、画像処理装置及び画像処理装置の制御方法に関する。 The present invention relates to a method of controlling an image processing apparatus and an image processing apparatus.

近年、表示装置の大画面化に伴うフリッカを抑制するために、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行うようになってきている。 Recently, in order to suppress flicker due to a large screen of a display device, it has been adapted to perform display of an image at a higher frame rate than the frame rate of the input video signal.

入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行う場合には、入力映像信号にないフレームを新たに生成して表示する必要があり、最も簡単な方法として、入力映像信号のフレームを繰り返して表示する方法がある。 In case of displaying an image at a higher frame rate than the frame rate of the input video signal, it is necessary to display the newly generated frame is not in the input video signal, the simplest way, the frame of the input video signal there is a method to repeatedly display.

このような方法においては、静止している物体を表示する場合には問題はないが、動いている物体を表示する場合には残像が見えてしまうという問題がある。 In such a method, there is no problem in the case of displaying a stationary object, to display the moving object has a problem that an afterimage is seen. 図10は、入力映像信号のフレームを繰り返して表示する場合に、残像が見える原理を説明するための図である。 10, when displaying repeat frames of the input video signal is a diagram for explaining the principle of residual image is visible. 動いている物体を60フレーム/秒で表示した場合を図10(a)に、同じ画像を2回繰り返して表示して120フレーム/秒で表示した場合を図10(b)に示す。 Figure 10 (a) the case of displaying a moving object at 60 frames / sec., The case of displaying the same image twice repeatedly displayed to 120 frames / sec shown in Figure 10 (b). 図10(a)の場合には、観察者が物体の動きに追従して視線を動かすと、観察者には1つの物体の像しか知覚されない。 In the case of FIG. 10 (a), when the observer moves the line of sight follows the movement of the object, the observer not only perceived image of one object. 一方、図10(b)の場合には、1回目に表示される物体の像に対して、2回目に表示される物体の像がずれた位置に知覚されて残像となってしまう。 On the other hand, in the case of FIG. 10 (b), with respect to the first to the image of the object displayed, are perceived image of the object displayed in the second time offset position becomes afterimage. このとき、2回目に表示される物体の像のずれ量は、元の物体の入力フレーム間の動き量の半分となる。 At this time, the deviation amount of the image of the object to be displayed for the second time, the motion amount of half between the input frames of the original object.

このため、入力映像信号の連続するフレームに基づいて補間を行って、連続するフレーム間のフレーム、即ち、補間フレームを生成する方法が提案されている。 Therefore, by performing interpolation based on successive frames of the input video signal, a frame between successive frames, i.e., a method of generating an interpolation frame has been proposed. 但し、かかる方法では、補間処理を行うための大規模な処理回路が必要となってしまう。 However, in such a way, it becomes require extensive processing circuit for performing interpolation processing.

そこで、動いている物体を表示する場合であっても、大規模な処理回路を用いることなく、残像の少ない表示を実現する技術が提案されている(特許文献1参照)。 Accordingly, even when displaying a moving object, without using a large-scale processing circuit, a technique for realizing a small display residual image it has been proposed (see Patent Document 1). 特許文献1では、入力映像信号をフレームメモリに蓄積し、これを入力よりも高いフレームレートで読み出して表示する際に、画像データの一部(動いている物体に相当する画像データ)をマスクすることで、残像を低減させている。 Patent Document 1 accumulates the input video signal to the frame memory, when reading and displaying it at a higher frame rate than the input, a portion of the image data (image data corresponding to a moving object) to mask it is, thereby reducing the afterimage.
特許第3841104号公報 Patent No. 3841104 Publication

特許文献1には、好適な実施形態として、入力される1つのフレームに対して出力を2倍にする場合に、一方のフレームでマスクされたデータに置換される画素と、他方のフレームでマスクされたデータに置換される画素とを交互に配置することが開示されている。 Patent Document 1, as a preferred embodiment, in the case of doubling the output for one frame input, the pixel to be replaced in the data masked by one frame, the mask on the other frame it is disclosed to place the pixels alternately substituted to data.

このような表示を行った場合の画像の見え方を図11に示す。 It shows the appearance of the image in the case of performing such a display in FIG. 図11(a)は、入力されるフレーム(入力フレーム)Fin(N)乃至Fin(N+3)を示しており、ここでは、黒色の背景に白色の文字「A」が左から右に移動している。 11 (a) is shows a frame input (input frame) Fin (N) to Fin (N + 3), where, on a black background white character "A" is moved from left to right there. 図11(b)は、出力されるフレーム(出力フレーム)を示している。 FIG. 11 (b) shows the frame (output frame) output. 図11(c)は、図11(b)に示す出力フレームを表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を示している。 FIG. 11 (c), when displaying the output frame shown in FIG. 11 (b), shows an image that is perceived when the observer to follow the line of sight to the movement of the character "A". この場合、2つの出力フレームが同じ明るさ(輝度)の画像となるため、観察者には、同じ輝度の像であって、フレーム間の動きが半分ずれて重なった像が観察され、残像の低減効果が低い。 In this case, since the two output frame is an image of the same brightness (luminance), the viewer, a image of the same brightness, image motion between frames are overlapped displaced half is observed, the afterimage reduction effect is low.

また、特許文献1には、一方のフレームではマスクをかけず(即ち、全ての画素についてマスクされたデータに置換せず)、他方のフレームでは全ての画素をマスクする(即ち、全ての画素をマスクされたデータに置換する)ことも開示されている。 In Patent Document 1, without the mask in one frame (i.e., without replacing the mask data for all pixels), masks all pixels in the other frame (i.e., every pixel replacing the mask data) is also disclosed. この場合、一方のフレームの輝度が他方のフレームの輝度よりも低くなるため、一方のフレームでマスクされたデータに置換される画素と、他方のフレームでマスクされたデータに置換される画素とを交互に配置する場合よりは残像の低減効果を高めることができる。 In this case, since the luminance of one frame is lower than the luminance of the other frame, the pixel to be replaced in the data masked by one frame, and a pixel to be replaced in the mask data in the other frame it is possible to enhance the effect of reducing the afterimage than when arranged alternately. 但し、両方のフレームで全ての画素を表示しているため、やはり残像の低減効果は低いままである。 However, since the displays all pixels in both frames, also the effect of reducing afterimage remains low.

そこで、本発明は、このような従来技術の課題に鑑みて、フリッカを抑制すると共に、残像の低減効果を向上することができる画像処理装置及び画像処理装置の制御方法を提供することを例示的目的とする。 Accordingly, the present invention is, in view of the problems of the prior art, exemplary with, to provide a method for controlling an image processing apparatus and an image processing apparatus capable of improving the effect of reducing the afterimage suppressing flicker for the purpose.

上記目的を達成するために、本発明の第1の側面としての画像処理装置は、入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、を有し、前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を In order to achieve the above object, an image processing apparatus according to a first aspect of the present invention, the storage means for storing a frame data, the frame data stored in said storage means according to the input frame rate input video signal replicated by reading at a higher frame rate than the input frame rate, generating means for generating a plurality of frame data from the same frame data and conversion means for converting the pixel values ​​of a plurality of frame data generated by the generating means has a display means for displaying a plurality of frame data converted by the frame rate higher than the input frame rate by said conversion means, said conversion means, during one frame period, the pixels of the frame data and pixels displayed only once in the same pixel value as the value, the pixel value of the frame data 等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする。 As the pixels displayed multiple times in divided pixel values ​​equal is included at a predetermined ratio, and converting the pixel values ​​of the plurality of frame data.

本発明の第2の側面としての画像処理装置の制御方法は、入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納ステップと、前記格納ステップで格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成ステップと、前記生成ステップで生成された複数のフレームデータの画素値を変換する変換ステップと、前記変換ステップで変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示ステップと、を有し、前記変換ステップでは、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画 Method of controlling an image processing apparatus according to the second aspect of the present invention includes a storing step of storing the input video signal as frame data in accordance with the input frame rate, the storage than the input frame rate frame data stored in step replicated by reading at a higher frame rate, a generation step of generating a plurality of frame data from the same frame data, a converting step of converting the pixel values ​​of a plurality of frame data generated by the generating step, in said converting step a display step of displaying the converted plurality of frame data at a higher frame rate than the input frame rate, wherein the conversion step, 1 during the frame period, the same pixel value as the pixel value of the frame data and pixels displayed only once in, the field of the frame data 値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする。 As the pixels displayed multiple times in pixel value obtained by equally dividing the value is included at a predetermined ratio, and converting the pixel values ​​of the plurality of frame data.

本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。 Further aspects of the present invention, hereinafter, will be apparent from the preferred embodiments described with reference to the accompanying drawings.

本発明によれば、例えば、フリッカを抑制すると共に、残像の低減効果を向上する画像処理装置及び画像処理装置の制御方法を提供することができる。 According to the present invention, for example, it can be provided while suppressing the flicker, a method of controlling an image processing apparatus and an image processing apparatus for improving the effect of reducing the afterimage.

以下、添付図面を参照して、本発明の好適な実施の形態について説明する。 Hereinafter, with reference to the accompanying drawings, a description will be given of a preferred embodiment of the present invention. なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。 In each figure, the same elements will be denoted by the same reference numerals and the descriptions thereof will be omitted.
[第1の実施形態] First Embodiment
図1は、本発明の第1の実施形態における画像処理装置1の構成を示す概略ブロック図である。 Figure 1 is a schematic block diagram showing a configuration of an image processing apparatus 1 according to the first embodiment of the present invention. 画像処理装置1は、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行う。 The image processing apparatus 1 displays an image at a higher frame rate than the frame rate of the input video signal. 画像処理装置1は、図1に示すように、書き込み制御部102と、フレームメモリ104と、読み出し制御部106と、乗算部108と、係数選択部110と、表示部112とを有する。 The image processing apparatus 1 includes, as shown in FIG. 1, a write control unit 102, a frame memory 104, a read control unit 106, a multiplication unit 108, a coefficient selector 110, and a display unit 112.

書き込み制御部102は、フレームメモリ104へのデータの書き込み(格納)を制御する。 Write control unit 102 controls the writing of data to the frame memory 104 (storage). 具体的には、書き込み制御部102は、画像処理装置1の外部から入力される入力映像信号をフレームメモリ104に書き込む(格納する)。 Specifically, the write control unit 102 writes the input video signal inputted from an external image processing apparatus 1 in the frame memory 104 (storing).

フレームメモリ104は、書き込み制御部102から入力される入力映像信号を、かかる入力映像信号に含まれる同期信号(入力フレームレート)に従って、フレームデータ(画像データ)として格納する。 Frame memory 104, an input video signal inputted from the write control unit 102, in accordance with the sync signal contained in such input image signal (input frame rate), and stores the frame data (image data).

読み出し制御部106は、フレームメモリ104に格納されたデータの読み出しを制御する。 Read control unit 106 controls the reading of data stored in the frame memory 104. 具体的には、読み出し制御部106は、フレームメモリ104に格納されたフレームデータを、入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する。 Specifically, the read control unit 106, the frame data stored in the frame memory 104, and replicated read at a frame rate higher than the input frame rate to generate a plurality of frame data from the same frame data. 本実施形態では、読み出し制御部106は、入力フレームレートの2倍のフレームレートでフレームデータを読み出して、かかるフレームデータを乗算部108に入力する。 In the present embodiment, the read control unit 106 reads the frame data at twice the frame rate of the input frame rate, and inputs such frame data to the multiplier 108. 従って、フレームメモリ104から同一のフレームデータが2回読み出されて、乗算部108に入力される。 Therefore, from the frame memory 104 are read the same frame data 2 times, is input to the multiplier 108.

乗算部108は、読み出し制御部106から入力されるフレームデータの各画素の画素値に係数選択部110から入力される係数を乗算して、かかるフレームデータを表示部112に入力する。 Multiplying unit 108 multiplies the coefficients input from the coefficient selecting unit 110 to the pixel value of each pixel of the frame data inputted from the reading control unit 106, and inputs such frame data to the display unit 112. 換言すれば、乗算部108は、読み出し制御部106から入力されるフレームデータを、係数選択部110から出力される係数でマスクして表示部112に入力する。 In other words, the multiplication unit 108, the frame data inputted from the reading control unit 106, and mask coefficients output from the coefficient selector 110 is input to the display unit 112.

係数選択部110は、読み出し制御部106から乗算部108に入力されるフレームデータをマスクするために、かかるフレームデータの画素のアドレスに従って(即ち、画素ごとに)所定の係数を出力する。 Coefficient selector 110, in order to mask the frame data inputted from the read control unit 106 to the multiplier 108 according to the address of the pixel of such frame data (i.e., per pixel) and outputs a predetermined coefficient. 換言すれば、係数選択部110は、フレームデータの画素ごとに所定の係数を有する係数パターン(所謂、マスクデータ)を乗算部108に入力する。 In other words, the coefficient selection unit 110 inputs the coefficient pattern (so-called mask data) having a predetermined coefficient for each pixel of the frame data to the multiplier 108.

表示部112は、乗算部108から入力されるフレームデータの画像を入力フレームレートよりも高いフレームレート(即ち、読み出し制御部106がフレームメモリ104からフレームデータを読み出しフレームレート)で表示する。 The display unit 112 displays the input frame rate higher than the frame rate image frame data input from the multiplication unit 108 (i.e., the frame rate readout control unit 106 reads the frame data from the frame memory 104). 従って、表示部112は、本実施形態では、入力映像信号の入力フレームレートの2倍のフレームレートで画像の表示を行う。 Thus, the display unit 112 in the present embodiment, the display of images at twice the frame rate of the input frame rate of the input video signal. 表示部112は、例えば、表面伝導型放出素子を用いたSED(Surface conduction electron Emitter Display)であって、入力されるフレームデータの大きさに比例した輝度が得られるような駆動を行う。 Display unit 112 is, for example, a SED using the surface conduction electron-emitting device (Surface conduction electron Emitter Display), for driving such that the luminance in proportion to the magnitude of the frame data inputted obtained. 但し、表示部112は、SEDに限定されず、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行うことができれば、どのようなディスプレイであってもよい。 However, the display unit 112 is not limited to the SED, if it is possible to display images at a higher frame rate than the frame rate of the input video signal, may be any display.

本実施形態では、乗算部108及び係数選択部110は、上述したように、協同して、読み出し制御部106によって生成される複数のフレームデータのデータ変換を行う。 In this embodiment, the multiplication unit 108 and a coefficient selecting unit 110, as described above, cooperatively, performs data conversion of the plurality of frame data generated by the reading control unit 106. 具体的には、フレームメモリ104に格納されたフレームデータの画素値と同じ画素値で1回だけ表示される画素と、かかるフレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、データ変換を行う。 Specifically, appear more than once in only the pixel to be displayed, the pixel values ​​obtained by equally dividing the pixel values ​​of such frame data once in the same pixel value as the pixel value of the frame data stored in the frame memory 104 as a pixel is included in a predetermined ratio, performing data conversion.

図2は、第1の実施形態における画像処理装置1の動作を説明するための図である。 Figure 2 is a diagram for explaining the operation of the image processing apparatus 1 in the first embodiment. 図2(a)は、書き込み制御部102に入力される(フレームメモリ104に格納される)フレームデータ(入力フレーム)Fin(N)乃至Fin(N+2)を示しており、本実施形態の例では、黒色の背景に白地の文字「A」が左から右に移動している。 FIG. 2 (a) shows the input to the write control unit 102 (the frame stored in memory 104) frame data (input frame) Fin (N) to Fin (N + 2), in the example of this embodiment is , white background of the letter "a" is moving from left to right on a black background.

読み出し制御部106は、フレームメモリ104に格納された入力フレームを2回読み出して複製し、図2(b)に示すような読み出しフレームを生成する。 Read control unit 106 duplicates reads twice an input frame stored in the frame memory 104, generates a read frame as shown in FIG. 2 (b). 具体的には、読み出し制御部106は、入力フレームFin(N)から読み出しフレームFout1(N)及びFout2(N)を生成する。 Specifically, the read control unit 106 generates a read frame Fout1 from the input frame Fin (N) (N) and Fout2 (N). 同様に、読み出し制御部106は、入力フレームFin(N+1)から読み出しフレームFout1(N+1)及びFout2(N+1)を生成する。 Similarly, the read control unit 106 generates a read frame Fout1 from the input frame Fin (N + 1) (N + 1) and Fout2 (N + 1). 同様に、読み出し制御部106は、入力フレームFin(N+2)から読み出しフレームFout1(N+2)及びFout2(N+2)を生成する。 Similarly, the read control unit 106 generates an input frame Fin (N + 2) read from the frame Fout1 (N + 2) and Fout2 (N + 2).

乗算部108は、読み出し制御部106から入力される読み出しフレーム(の各画素の画素値)に係数選択部110から出力される係数パターンを乗算して、図2(c)に示すような出力フレームに変換する。 Multiplying unit 108 multiplies the coefficient pattern to be output to the reading frame input from the read control unit 106 (the pixel value of each pixel) from the coefficient selection unit 110, an output frame as shown in FIG. 2 (c) to convert to. 具体的には、係数選択部110は、読み出しフレームFout1(N)に対しては、図3(a)に示す係数パターンを出力し、読み出しフレームFout2(N)に対しては、図3(b)に示す係数パターンを出力する。 Specifically, the coefficient selector 110, for the readout frame Fout1 (N), and outputs the coefficient pattern shown in FIG. 3 (a), with respect to the read frame Fout2 (N), Fig. 3 (b and it outputs the coefficient pattern shown in). 図3(a)に示す係数パターンは、2×2の4画素を単位とし、対角上に1.0の係数と0.5の係数を有する。 Coefficient pattern shown in FIG. 3 (a), the four pixels of 2 × 2 as a unit, on the diagonal with coefficients and the coefficient of 0.5 to 1.0. 図3(b)に示す係数パターンは、2×2の4画素を単位とし、図3(a)に示す係数パターンに対応して、対角上に0の係数と0.5の係数を有する。 Coefficient pattern shown in FIG. 3 (b), the four pixels of 2 × 2 as a unit, in response to the coefficient pattern shown in FIG. 3 (a), on the diagonal with coefficients and the coefficient of 0.5 for 0 . 換言すれば、読み出しフレームFout1(N)では係数が1であり、読み出しフレームFout2(N)では係数が0である画素と、読み出しフレームFout1(N)及びFout2(N)のそれぞれで係数が0.5である画素とが配置されている。 In other words, the coefficient in the read frame Fout1 (N) is 1, the pixel is a factor in reading frame Fout2 (N) is 0, the coefficient in each reading frame Fout1 (N) and Fout2 (N) is 0. 5 and the pixel is are arranged. 乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N)及びFout2(N)に乗算して、出力フレームFd1(N)及びFd2(N)に変換する。 Multiplying unit 108 multiplies the read each coefficient pattern shown in FIG. 3 which is output from the coefficient selection unit 110 (a) and 3 (b) Frame Fout1 (N) and Fout2 (N), the output frame Fd1 (N) and converted to Fd2 (N). 同様に、乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N+1)及びFout2(N+1)に乗算して、出力フレームFd1(N+1)及びFd2(N+1)に変換する。 Similarly, the multiplication section 108 multiplies the frame Fout1 reading each coefficient pattern shown in FIG. 3 which is output from the coefficient selection unit 110 (a) and FIG. 3 (b) (N + 1) and Fout2 (N + 1), into an output frame Fd1 (N + 1) and Fd2 (N + 1). 同様に、乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N+2)及びFout2(N+2)に乗算して、出力フレームFd1(N+2)及びFd2(N+2)に変換する。 Similarly, the multiplication section 108 multiplies the frame Fout1 reading each coefficient pattern shown in FIG. 3 which is output from the coefficient selection unit 110 (a) and FIG. 3 (b) (N + 2) and Fout2 (N + 2), into an output frame Fd1 (N + 2) and Fd2 (N + 2). ここで、図3は、係数選択部110から出力される係数パターンの一例を示す図である。 Here, FIG. 3 is a diagram showing an example of a coefficient pattern to be output from the coefficient selector 110.

表示部112は、乗算部108から入力される図3(c)に示す出力フレームFd1(N)乃至Fd2(N+2)の画像を表示する(即ち、入力フレームレートの2倍のフレームレートで画像を表示する)。 The display unit 112 displays an image of the output frame shown in FIG. 3 (c) input from the multiplication unit 108 Fd1 (N) to Fd2 (N + 2) (i.e., the image at twice the frame rate of the input frame rate indicate). この際、表示部112には、1フレーム周期の間に、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素とが交互に配置されたフレームの画像が順次表示される。 At this time, the display unit 112, 1 during a frame period, the pixels displayed only once in the same pixel value as the pixel value of the input frame, two pixel values ​​of 0.5 of the pixel values ​​of the input frame image frame and pixels to be displayed are arranged alternately are sequentially displayed.

図3に示す出力フレームFd1(N)乃至Fd2(N+2)を表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を図4に示す。 When displaying the output frame Fd1 shown in FIG. 3 (N) to Fd2 (N + 2), it shows an image that is perceived when the observer to follow the line of sight to the movement of the character "A" in FIG. 4. 図4を参照するに、2つの出力フレームが同じ明るさ(輝度)の画像ではないため、従来技術(図11)と比較して、残像の範囲が少なくなっており、残像の低減効果が向上していることがわかる。 Referring to FIG. 4, for the two output frame is not the image of the same brightness (luminance), compared to the prior art (FIG. 11), and the range of residual image becomes small, the effect of reducing the afterimage improvement it can be seen that you are. また、1つの入力フレームに対して出力される2つのフレームには、それぞれ表示が行われる画素が存在するため、フリッカの抑制効果もある。 Furthermore, the two frames to be output for one input frame, because the pixels that display is performed respectively present, there is also the effect of suppressing flicker.

このように、画像処理装置1によれば、フリッカを抑制すると共に、残像の低減効果を向上することができる。 Thus, according to the image processing apparatus 1, it is possible to suppress the flicker, it is possible to improve the effect of reducing the afterimage.

また、本実施形態では、係数選択部110から出力する係数パターンを2×2の4画素単位とし、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:1となるような例を示した。 Further, in the present embodiment, the coefficient pattern to be output from the coefficient selection unit 110 and four pixels in the 2 × 2, during one frame period of the input video signal is displayed pixel twice that appear only once the ratio of the pixels is 1: shows an example such that 1. 但し、係数パターンの単位は4画素に限定するものではなく、また、1回だけ表示される画素と2回表示される画素との比率も1:1に限定するものではない。 However, the unit of coefficient pattern is not limited to four pixels, also the ratio of the pixel to be displayed pixel twice that appear only once: not limited to 1. 例えば、係数パターンを3×3の9画素単位とし、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率を4:5にしてもよい。 For example, the coefficient pattern and a 3 × 3 9 pixels, in one frame period of the input video signal, the ratio of the pixel to be displayed pixel twice that appear only once 4: may be 5 . この場合、残像の低減効果は低減するが、フリッカの抑制効果を向上させることができる。 In this case, the effect of reducing the afterimage is reduced, thereby improving the effect of suppressing flicker.
[第2の実施形態] Second Embodiment
図5は、本発明の第2の実施形態における画像処理装置1Aの構成を示す概略ブロック図である。 Figure 5 is a schematic block diagram showing a configuration of an image processing apparatus 1A according to the second embodiment of the present invention. 画像処理装置1Aは、画像処理装置1の構成に加えて、判定部122を更に有する。 The image processing device 1A, in addition to the configuration of the image processing apparatus 1 further includes a determination unit 122.

判定部122は、入力映像信号に含まれる制御信号に基づいて、入力映像信号(フレームデータ)が動画放送(動画主体の通常の放送)であるか静止画放送(静止画の比率が高いデータ放送)であるかを判定し、かかる判定結果を係数選択部110に出力する。 Determination unit 122, based on a control signal included in the input video signal, the input video signal (frame data) broadcast video (normal broadcast video entities) still image broadcast (still image ratio is higher data broadcast either ) is either judged that outputs such determined result to the coefficient selecting part 110. なお、判定部122は、入力映像信号が動画放送から静止画放送に、或いは、静止画放送から動画放送に切り替わったことを検知して係数選択部110に出力してもよい。 The determination unit 122, the input video signal is a still picture broadcast from the broadcast video, or may be output to the coefficient selecting part 110 detects that switching to the video broadcast from the still picture broadcasting.

係数選択部110は、判定部122の判定結果に基づいて、乗算部108に出力する係数パターンを変えて、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素との比率を変更する。 The coefficient selecting part 110, based on the determination result of the determination unit 122, by changing the coefficient pattern to be output to the multiplication unit 108, a pixel that appears only once in the same pixel value as the pixel value of the input frame, the input frame changing the ratio of the pixel to be displayed twice in the pixel value of 0.5 pixel values.

具体的には、判定部122によって入力映像信号が動画放送であると判定された場合には、係数選択部110は、読み出しフレームFout1(N)及びFout2(N)のそれぞれに対して図3(a)及び(b)に示す係数パターンを出力する。 Specifically, when the input video signal by the determination unit 122 is determined to be broadcast video, the coefficient selector 110, FIG. 3 for each readout frame Fout1 (N) and Fout2 (N) ( and it outputs the coefficient pattern shown in a) and (b). 図3(a)及び(b)に示す係数パターンは、上述したように、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:1となる係数パターンである。 3 (a) and the coefficient pattern shown in (b), as described above, during one frame period of the input video signal, the ratio of the pixel to be displayed pixel twice that appear only once 1 : a coefficient pattern to be 1.

一方、判定部122によって入力映像信号が静止画放送であると判定された場合には、係数選択部110は、読み出しフレームFout1(N)及びFout2(N)のそれぞれに対して図6(a)及び(b)に示す係数パターンを出力する。 On the other hand, when the input video signal by the determination unit 122 is determined to be a still image broadcast, the coefficient selection unit 110 reads frame Fout1 (N) and Fout2 6 for each (N) (a) and it outputs the coefficient pattern shown in (b). 図6(a)及び(b)に示す係数パターンは、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:3となる係数パターンである。 Coefficient pattern shown in FIG. 6 (a) and (b), in one frame period of the input video signal, the ratio of the pixel to be displayed pixel twice that appear only once is 1: 3 and consisting coefficient it is a pattern. 図6は、係数選択部110から出力される係数パターンの一例を示す図である。 Figure 6 is a diagram showing an example of a coefficient pattern to be output from the coefficient selector 110.

従って、画像処理装置1Aによれば、入力映像信号が動画放送である場合には、残像の低減効果を向上させ、入力映像信号が静止画放送である場合には、フリッカの抑制効果を向上させることができ、入力映像信号に応じて最適な表示を行うことが可能となる。 Therefore, according to the image processing apparatus 1A, when the input video signal is a video broadcast, to improve the effect of reducing the afterimage, when the input video signal is a still image broadcast improves the effect of suppressing flicker it can be, it is possible to perform optimum display in response to the input video signal.

また、本実施形態において係数選択部110から出力される係数パターンは、図3及び図6に示す係数パターンに限定するものではなく、要求される残像の低減効果やフリッカの抑制効果に応じて適切な係数パターンを出力することができる。 The coefficient pattern outputted from the coefficient selection unit 110 in the present embodiment is not limited to the coefficient patterns shown in FIGS. 3 and 6, suitably in accordance with the reduction effect and flicker suppression effect of the required afterimage can output a coefficient pattern.
[第3の実施形態] Third Embodiment
図7は、本発明の第3の実施形態における画像処理装置1Bの構成を示す概略ブロック図である。 Figure 7 is a schematic block diagram showing a configuration of an image processing apparatus 1B according to the third embodiment of the present invention. 画像処理装置1Bは、画像処理装置1の構成に加えて、動き領域検出部132と、動きレベル決定部134とを更に有する。 The image processing apparatus 1B further includes in addition to the configuration of the image processing apparatus 1, the motion area detection unit 132, a motion level determination unit 134.

動き領域検出部132は、書き込み制御部102がフレームメモリ104に書き込むフレームデータと読み出し制御部106がフレームメモリ104から読み出す1フレーム前のフレームデータから、フレームデータ間の動きを検出する。 The motion area detection unit 132, the write control unit 102 is a frame data and a read control unit 106 to be written to the frame memory 104 from the preceding frame data read from the frame memory 104, detects a motion between frame data. 具体的には、動き領域検出部132は、フレームデータをm×nの画素を単位とする複数のブロックに分割し、かかる複数のブロックごとに、フレームデータ間の動きを検出する。 Specifically, the motion area detection unit 132 divides the frame data into a plurality of blocks in units of pixels m × n, for each such plurality of blocks, detects a motion between frame data. なお、動き領域検出部132の検出結果は、動きレベル決定部134に入力される。 The detection result of the motion area detection unit 132 is input to the motion level determining unit 134.

本実施形態では、動き領域検出部132は、フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、かかる差分の絶対値の和が閾値以上である場合には、そのブロックに関してフレームデータ間で動きがあると検出する。 In this embodiment, if the motion area detection unit 132 calculates the difference between the corresponding respective pixel values ​​of a plurality of pixels present in the block between frame data, the sum of the absolute value of such difference is equal to or larger than the threshold value in detects that there is a motion between frame data for that block. 同様に、動き領域検出部132は、フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、かかる差分の絶対値の和が閾値未満である場合には、そのブロックに関してフレームデータ間で動きがないと検出する。 Similarly, when the motion area detection unit 132 calculates the difference between the respective pixel values ​​of a plurality of pixels existing within the corresponding blocks between frame data, the sum of the absolute value of such difference is less than the threshold value detects that there is no motion between frames data for that block.

動きレベル決定部134は、動き領域検出部132の検出結果に基づいて、フレームデータの複数のブロックごとの動きの度合いを示す動きレベルを決定する。 Motion level determination unit 134, based on the detection result of the motion area detection unit 132 determines the motion level that indicates the degree of movement of each of a plurality of blocks of the frame data. 本実施形態では、動きレベル決定部134は、フレームデータ間で動きがあると検出されたブロックの動きレベルを1上げ、フレームデータ間で動きがないと検出されたブロックの動きレベルを1下げる。 In the present embodiment, the motion level determination unit 134, the motion level of the detected block and there is a movement 1 up between frame data, the motion level of the blocks detected that there is no motion decrease 1 between frame data. 但し、動きレベルは、上限値及び下限値を有し、本実施形態では、上限値を10、下限値を1としている。 However, motion level has an upper limit value and the lower limit value, in the present embodiment, the upper limit value 10, the lower limit and 1.
従って、動きレベル決定部134は、動きレベルが上限値(本実施形態では、10)に達しているブロックに対しては、フレームデータ間で動きがあると検出されても、動きレベルを変化させない(即ち、動きレベルを上げない)。 Accordingly, the motion level determination unit 134, the motion level is an upper limit value (in this embodiment, 10) for the block has been reached, be detected that there is a motion between frame data, it does not change the motion level (In other words, it does not raise the level of motion). 同様に、動きレベル決定部134は、動きレベルが下限値(本実施形態では、1)に達しているブロックに対しては、フレームデータ間で動きがないと検出されても、動きレベルを変化させない(即ち、動きレベルを下げない)。 Similarly, the motion level determination unit 134, motion level lower limit (in this embodiment, 1) for the block has been reached, be detected that there is no motion between frames data, change the motion level let not (that is, not lower the level of motion).

係数選択部110は、動きレベル決定部134によって決定された動きレベルに基づいて、フレームデータの複数のブロックごとに、乗算部108に出力する係数パターンを出力する。 The coefficient selecting part 110, based on the motion level determined by the motion level determination unit 134, for each of a plurality of blocks of the frame data, and outputs a coefficient pattern to be output to the multiplier 108. 換言すれば、係数選択部110は、フレームデータの複数のブロックごとに、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素との比率を変更する。 In other words, the coefficient selection unit 110, for each of a plurality of blocks of the frame data, a pixel that appears only once in the same pixel value as the pixel value of the input frame, 0.5 of a pixel value of the pixel values ​​of the input frame in changing the ratio of the pixel to be displayed twice.

係数選択部110は、本実施形態では、読み出しフレームFout1(N)及びFout2(N)のそれぞれ(詳細には、読み出しフレームFout1(N)及びFout2(N)のそれぞれのブロック)に対して、図8に示すような係数パターンを出力する。 The coefficient selecting part 110, in this embodiment, each of the read frame Fout1 (N) and Fout2 (N) (specifically, the read frame Fout1 (N) each block of and Fout2 (N)) with respect to, FIG. and outputs the coefficient pattern shown in 8. 図8は、動きレベルに応じて、読み出しフレームFout1(N)及びFout2(N)のそれぞれ(のブロック)に対して出力される係数パターンを示している。 8, depending on the motion level shows a coefficient pattern to be output for each (block) of the read frame Fout1 (N) and Fout2 (N). 本実施形態では、6×6の36画素を1ブロックとし、白で示される画素の係数を1、灰色で示される画素の係数を0.5、黒で示される画素の係数を0としている。 In the present embodiment, as one block 36 pixels 6 × 6, 1 coefficients of pixels indicated in white, 0.5 coefficients of pixels indicated by gray are the 0 coefficients of pixels indicated in black.

図8を参照するに、係数選択部110は、例えば、動きレベル1のブロックに対しては、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:3となる係数パターンを出力する。 Referring to FIG. 8, a pixel coefficient selector 110, for example, for a block of motion level 1, in one frame period of the input video signal, which is displayed only displayed by the pixel twice once ratio of 1: output coefficient pattern to be 3. 動きレベルが上がるにつれて、入力映像信号の1フレーム周期の間に2回表示される画素の比率を下げた係数パターンを出力し、動きレベル10のブロックに対しては、1回だけ表示される画素と2回表示される画素の比率が1:1となる係数パターンを出力する。 Pixel as motion level rises, and outputs a coefficient pattern having a reduced proportion of pixels displayed twice during one frame period of an input video signal, with respect to the block of the motion level 10, which is displayed only once If the proportion of pixels displayed twice 1: output 1 and becomes coefficient pattern. 換言すれば、係数選択部110は、動きレベルが上がるにつれて、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率に近づくように、係数パターンを出力する。 In other words, the coefficient selector 110, as the motion level increases, several times only the pixel to be displayed, the pixel values ​​obtained by equally dividing the pixel value of the input frame 1 times in the same pixel value as the pixel value of the input frame a pixel to be displayed is 1: to be close to 1 ratio, and outputs a coefficient pattern.

図9は、第3の実施形態における画像処理装置1Bの動作を説明するための図である。 Figure 9 is a diagram for explaining the operation of the image processing apparatus 1B according to the third embodiment. 本実施形態では、図9に示すように、入力フレームとして、物体が左から右へ移動する画像が入力される場合について説明する。 In the present embodiment, as shown in FIG. 9, as the input frame, a case will be described in which the image object moves from left to right is input.

最初の入力フレームFin(0)が入力された時点では、フレームデータ間の動きを検出するための前のフレーム(読み出しフレーム)が存在しないため、動き領域検出部132は、フレームデータ間の動きの検出を行わない。 By the time of the first input frame Fin (0) is input, since the previous frame for detecting the motion between frame data (read frame) is not present, the motion area detection unit 132, the motion between the frame data not detected. また、動きレベル決定部134は、全てのブロックの動きレベルを1に設定(決定)する。 The motion level determining section 134, sets the motion level of all blocks in 1 (decision) to.

次に、入力フレームFin(1)が入力されると、動き領域検出部132は、入力フレームFin(0)と入力フレームFin(1)から、フレーム間の対応するブロックの動きを検出する。 Next, when the input frame Fin (1) is input, the motion area detection unit 132 from the input frame Fin (0) and the input frame Fin (1), detecting the movement of the corresponding blocks between frames. 本実施形態では、入力フレームFin(0)と入力フレームFin(1)の対応する中央部のブロック内に存在する複数の画素のそれぞれの画素値の差分の絶対値の和が閾値以上となる。 In this embodiment, the input frame Fin (0) and the input frame Fin (1) of the corresponding sum of absolute values ​​of differences between each of the pixel values ​​of a plurality of pixels present in the block of the central portion is more than a threshold value. 従って、動き領域検出部132は、中央部のブロックに動きがあると検出する。 Accordingly, the motion area detection unit 132 detects that there is motion in the block of the central portion. また、動きレベル決定部134は、動き領域検出部132によって動きがあると検出された中央部のブロックの動きレベルを1上げる。 The motion level determination unit 134, the motion level of the block central portion is detected that there is a movement by the motion area detection unit 132 up one. これにより、中央部のブロックの動きレベルは2となる。 Thus, the movement level of the block of the central portion is 2. なお、中央部以外のブロックは、動き領域検出部132によって動きがないと検出されるが、全てのブロックの動きレベルが1(下限値)に設定されているため、動きレベル決定部134は、中央部以外のブロックの動きレベルを1下げることはしない。 Incidentally, the block other than the central portion, since it is detected that there is no movement by the motion area detection unit 132, the motion level of all blocks are set to 1 (minimum value), the motion level determining section 134, 1 are not to lower the level of motion in other than the central portion blocks. 換言すれば、中央部以外のブロックの動きレベルは変化しない。 In other words, the motion level other than the central portion blocks does not change.

次に、入力フレームFin(2)が入力されると、動き領域検出部132は、入力フレームFin(1)と入力フレームFin(2)から、フレーム間の対応するブロックの動きを検出する。 Next, when the input frame Fin (2) is input, the motion area detection unit 132 from the input frame Fin (1) and the input frame Fin (2), detecting the movement of the corresponding blocks between frames. 本実施形態では、入力フレームFin(1)と入力フレームFin(2)の対応する中央部から右端のブロック内に存在する複数の画素のそれぞれの画素値の差分の絶対値の和が閾値以上となる。 In the present embodiment, the input frame Fin (1) and the input frame Fin (2) of the corresponding sum of absolute values ​​of differences between each of the pixel values ​​of a plurality of pixels present on the right end of the block from the center is equal to or greater than the threshold and Become. 従って、動き領域検出部132は、中央部から右端のブロックに動きがあると検出する。 Accordingly, the motion area detection unit 132 detects that there is a movement from the center to the right end of the block. また、動きレベル決定部134は、動き領域検出部132によって動きがあると検出された中央部から右端のブロックの動きレベルを1上げる。 The motion level determination unit 134, the motion level of the central portion is detected that there is a movement by the motion area detection unit 132 right edge of the block up one. これにより、中央部のブロックの動きレベルは3となり、右端のブロックの動きレベルは2となる。 Thus, the movement level 3 next to the block of the central portion, the movement level of the rightmost block is 2. 但し、中央部のブロックのうち一部(左側)のブロックは、画素値の差分の絶対値の和が閾値が閾値未満となるため、動き領域検出部132によって動きがないと検出されるため、動きレベル決定部134は、かかるブロックの動きレベルを1下げる。 However, since the block portion (left side) among the blocks of the central portion, the absolute value threshold sum of difference between the pixel values ​​is less than the threshold, which is detected that there is no motion by the motion area detection unit 132, motion level determination unit 134, a motion level of such block lowered by one. これにより、中央部の左側のブロックの動きレベルは1となる。 Thus, the movement level of the left block of the central portion is 1.

係数選択部110は、動きレベル決定部134によって決定された動きレベルに基づいて、図8に示す係数パターンを出力する。 The coefficient selecting part 110, based on the motion level determined by the motion level determining section 134, and outputs the coefficient pattern shown in FIG. これにより、動きレベルが高いブロックに関しては残像の低減効果を向上させ、動きレベルが低いブロックに関してはフリッカの抑制効果を向上させて、表示部112で画像を表示することができる。 This improves the effect of reducing the afterimage respect motion level higher blocks, to improve the effect of suppressing flicker regard low motion level block, it is possible to display an image on the display unit 112.

画像処理装置1Bにおいては、動きがあると連続して検出されるブロックは動きレベルが徐々に上がって残像の少ない表示となり、動きがないと連続して検出されるブロックは動きレベルが徐々に下がってフリッカの少ない表示となる。 In the image processing apparatus 1B, the blocks are successively detected that there is a motion becomes small display afterimages up motion level gradually, blocks which are successively detected that there is no motion decreases gradually move level a small display flicker Te. なお、動きレベルを徐々に変化させている理由は、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が隣接するフレーム間で急激に変化すると、かかる変化が観察者に知覚され妨害となってしまうからである。 The reason why is gradually changed motion level in one frame period of the input video signal abruptly between frames the ratio of the pixel to be displayed pixel twice that appear only once is adjacent When changes, because such change is perceived by the viewer becomes disturbing.

このように、画像処理装置1Bによれば、フレームデータ間の動きレベルに応じて、フレームデータの複数のブロックごとに、動きレベルに適した係数パターンを出力することができるため、フリッカを抑制すると共に、残像の低減効果を向上することができる。 Thus, according to the image processing apparatus 1B, in accordance with the motion level between frame data, for each of a plurality of blocks of the frame data, it is possible to output a coefficient pattern suitable for motion level, suppressing flicker together, it is possible to improve the effect of reducing the afterimage. なお、本実施形態では、フレームデータを複数のブロックに分割して、複数のブロックごとにフレームデータ間で動きがあるかどうかを検出して動きレベルを決定している。 In the present embodiment, by dividing the frame data into a plurality of blocks, and determines the motion level by detecting whether there is motion between frames data for each of a plurality of blocks. 但し、フレームデータの全体を1つのブロックとみなして、フレームデータ全体で動きがあるかどうかを検出して動きレベルを決定してもよい。 However, by regarding the whole frame data as one block, may determine the level of motion is detected whether there is motion in the entire frame data.
[その他の実施形態] Other Embodiments
本発明の目的は、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム又は装置に供給しても達成することができる。 An object of the present invention, a recording medium which records a program code of software for realizing the functions of the above embodiments can also be achieved by supplying a system or apparatus. 従って、かかるシステム又は装置のコンピュータ(CPUやMPU)が記録媒体に記録されたプログラムコードを読み出して実行することによっても達成されることは言うまでもない。 Therefore, it takes the system or apparatus computer (CPU or MPU) is also achieved by reading and executing the program code recorded on the recording medium of course.

この場合、記録媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、かかるプログラムコードを記録した記録媒体は本発明を構成することになる。 In this case, the program code itself read from the recording medium realizes the functions of the above embodiments, a recording medium recording the program code constitutes the present invention. プログラムコードを記録(供給)するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性の半導体メモリカード、ROMなどを用いることができる。 As a recording medium for recording (supplying) the program code, a floppy disk, a hard disk, using a magneto-optical disk, CD-ROM, CD-R, magnetic tape, nonvolatile semiconductor memory cards, ROM, and the like be able to.

また、コンピュータが読み出したプログラムコードを実行することによって、上述した実施形態の機能が実現される場合もある。 Further, by executing the program code read by the computer, there is a case where functions of the above-described embodiments are realized. 但し、プログラムコードの指示に基づいて、コンピュータ上で稼動しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、かかる処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。 However, based on instructions of the program code, it performs a part or all of the operation to which an OS (operating system) such as the actual processing on the computer, even if the functions of the above embodiments by such processing is realized it is it is needless to say that included.

更に、記録媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる場合もある。 Furthermore, the program codes read out from the recording medium, sometimes written in a memory provided in a function expansion unit connected to a function expansion board inserted into a computer or a computer. 従って、プログラムコードの指示に基づいて、機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、かかる処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。 Thus, based on instructions of the program code, the function expansion board or function expansion unit CPU performs the actual processing partially or entirely, but also the case where functions of the above embodiments by such processing is realized it goes without saying.

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。 Having described preferred embodiments of the present invention, the present invention is of course is not limited to these embodiments, and various variations and modifications may be made within the scope of the invention.

本発明の第1の実施形態における画像表示装置の構成を示す概略ブロック図である。 It is a schematic block diagram showing a configuration of an image display apparatus according to a first embodiment of the present invention. 第1の実施形態における画像処理装置の動作を説明するための図である。 It is a diagram for explaining the operation of the image processing apparatus in the first embodiment. 第1の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。 Is a diagram illustrating an example of a coefficient pattern to be outputted from the coefficient selection unit of the image processing apparatus in the first embodiment. 図3に示す出力フレームを表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を示す図である。 In the case of displaying the output frame shown in FIG. 3 is a diagram showing an image that is perceived when the observer to follow the line of sight to the movement of the character "A". 本発明の第2の実施形態における画像処理装置の構成を示す概略ブロック図である。 It is a schematic block diagram showing a configuration of an image processing apparatus according to a second embodiment of the present invention. 第2の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。 Is a diagram illustrating an example of a coefficient pattern to be outputted from the coefficient selection unit of the image processing apparatus according to the second embodiment. 本発明の第3の実施形態における画像処理装置の構成を示す概略ブロック図である。 It is a schematic block diagram showing a configuration of an image processing apparatus according to the third embodiment of the present invention. 第3の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。 Is a diagram illustrating an example of a coefficient pattern to be outputted from the coefficient selection unit of the image processing apparatus according to the third embodiment. 第3の実施形態における画像処理装置の動作を説明するための図である。 It is a diagram for explaining the operation of the image processing apparatus in the third embodiment. 入力映像信号のフレームを繰り返して表示する場合に、残像が見える原理を説明するための図である。 When displaying repeat frames of the input video signal is a diagram for explaining the principle of residual image is visible. 従来技術(特許文献1)における画像の見え方を説明するための図である。 It is a diagram for explaining the appearance of the image of the prior art (Patent Document 1).

符号の説明 DESCRIPTION OF SYMBOLS

1 画像処理装置102 書き込み制御部104 フレームメモリ106 読み出し制御部108 乗算部110 係数選択部112 表示部1A 画像処理装置122 判定部1B 画像処理装置132 動き領域検出部134 動きレベル決定部 First image processing apparatus 102 write control unit 104 the frame memory 106 reading control unit 108 multiplier 110 a coefficient selecting unit 112 display unit 1A image processing apparatus 122 determining section 1B the image processing apparatus 132 motion area detection unit 134 motion level determiner

Claims (10)

  1. 入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、 Storage means for storing a frame data according to the input frame rate input video signal,
    前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、 A generating means for the frame data stored in the storage means to replicate read at a frame rate higher than the input frame rate to generate a plurality of frame data from the same frame data,
    前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、 Conversion means for converting the pixel values ​​of a plurality of frame data generated by said generating means,
    前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、 Display means for displaying a plurality of frame data that has been converted by said converting means at a frame rate higher than the input frame rate,
    を有し、 Have,
    前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする画像処理装置。 It said conversion means, during one frame period, the pixels displayed only once in the same pixel value as the pixel value of the frame data, are displayed a plurality of times the pixel value obtained by equally dividing the pixel value of the frame data that as the pixel and is included at a predetermined ratio, the image processing apparatus characterized by converting the pixel values ​​of the plurality of frame data.
  2. 前記変換手段は、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする請求項1に記載の画像処理装置。 Said conversion means includes a pixel to be displayed only once in the same pixel value as the pixel value of the frame data, a pixel to be displayed more than once in a pixel value obtained by equally dividing the pixel value of the frame data is 1: 1 so as to be contained at a ratio, the image processing apparatus according to claim 1, characterized in that converting the pixel values ​​of the plurality of frame data.
  3. 前記入力映像信号が動画放送であるか静止画放送であるかを判定する判定手段を更に有し、 Further comprising determination means for determining the input video signal is a still image broadcast or a video broadcast,
    前記変換手段は、前記判定手段の判定結果に基づいて、前記所定の比率を変更することを特徴とする請求項1に記載の画像処理装置。 And the converting means, on the basis of the determination result determining unit, the image processing apparatus according to claim 1, characterized in that to change the predetermined ratio.
  4. 前記変換手段は、 And the converting means,
    前記判定手段によって前記入力映像信号が動画放送であると判定された場合には、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率で含まれるように、前記複数のフレームデータの画素値を変換し、 Wherein when the input video signal is determined to be a moving picture broadcast by the determining means includes a pixel that appears only once in the same pixel value as the pixel value of the frame data, equally the pixel value of the frame data and pixels displayed multiple times in divided pixel value 1: to include 1 ratio, and converts the pixel values ​​of the plurality of frame data,
    前記判定手段によって前記入力映像信号が静止画放送であると判定された場合には、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素に対して前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素の比率が高くなるように、前記複数のフレームデータの画素値を変換することを特徴とする請求項3に記載の画像処理装置。 If it is determined that the input video signal is a still image broadcast by the determining means, the pixel value of the frame data for a pixel to be displayed only once in the same pixel value as the pixel value of the frame data as the ratio of the pixel to be displayed more than once increases in equally divided pixel values, the image processing apparatus according to claim 3, characterized in that converting the pixel values ​​of the plurality of frame data.
  5. 前記フレームデータを複数のブロックに分割する分割手段と、 Dividing means for dividing the frame data into a plurality of blocks,
    前記分割手段によって分割された前記複数のブロックごとに、フレームデータ間の動きを検出する検出手段と、 For each of the plurality of blocks divided by said dividing means, a detecting means for detecting a motion between frame data,
    前記検出手段の検出結果に基づいて、前記複数のブロックごとの動きの度合いを示す動きレベルを決定する決定手段と、 Based on a detection result of said detecting means, determining means for determining a motion level indicating the degree of movement of each of the plurality of blocks,
    を更に有し、 Further comprising a,
    前記変換手段は、前記決定手段によって決定された動きレベルに基づいて、前記複数のブロックごとに、前記所定の比率を変更することを特徴とする請求項1に記載の画像処理装置。 And the converting means, based on the motion level determined by said determining means, for each of the plurality of blocks, an image processing apparatus according to claim 1, characterized in that to change the predetermined ratio.
  6. 前記検出手段は、前記フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、 It said detecting means calculates a difference between respective pixel values ​​of a plurality of pixels existing within the corresponding blocks between the frame data,
    前記差分の絶対値の和が閾値以上である場合には、前記フレームデータ間で動きがあると検出し、 If the sum of the absolute value of the difference is equal to or more than the threshold, it detects that there is a motion between the frame data,
    前記差分の絶対値の和が閾値未満である場合には、前記フレームデータ間で動きがないと検出することを特徴とする請求項5に記載の画像処理装置。 If the sum of the absolute value of the difference is less than the threshold value, the image processing apparatus according to claim 5, wherein the detecting that there is no movement between the frame data.
  7. 前記決定手段は、 It said determining means,
    前記検出手段によって前記フレームデータ間で動きがあると検出された場合には、前記動きレベルを1上げ、 Wherein when it is detected that there is movement between the frame data by detecting means, said motion level 1 up,
    前記検出手段によって前記フレームデータ間で動きがないと検出された場合には、前記動きレベルを1下げることを特徴とする請求項6に記載の画像処理装置。 Wherein when it is detected that there is no movement between the frame data by detecting means, the image processing apparatus according to claim 6, characterized in that lowering the level of motion 1.
  8. 前記動きレベルは、上限値及び下限値を有し、 The motion level has upper and lower limit values,
    前記決定手段は、 It said determining means,
    前記動きレベルが前記上限値に達している場合には、前記検出手段によって前記フレームデータ間で動きがあると検出されても前記動きレベルを変化させず、 When said motion level has reached the upper limit value does not change the level of motion be detected that there is a motion between the frame data by said detection means,
    前記動きレベルが前記下限値に達している場合には、前記検出手段によって前記フレームデータ間で動きがないと検出されても前記動きレベルを変化させないことを特徴とする請求項7に記載の画像処理装置。 When the motion level has reached the lower limit, the image according to claim 7, be detected that there is no movement between the frame data by the detection means, characterized in that does not change the motion level processing apparatus.
  9. 前記変換手段は、前記動きレベルが上がるにつれて、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率に近づくように、前記所定の比率を変更することを特徴とする請求項7に記載の画像処理装置。 And the converting means, as the motion level increases, the pixels displayed only once in the same pixel value as the pixel value of the frame data, are displayed a plurality of times the pixel value obtained by equally dividing the pixel value of the frame data that pixel and 1: to be close to 1 ratio, the image processing apparatus according to claim 7, characterized in that to change the predetermined ratio.
  10. 画像処理装置の制御方法であって、 A method for controlling an image processing apparatus,
    入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納ステップと、 A storing step of storing as the frame data according to the input frame rate input video signal,
    前記格納ステップで格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成ステップと、 A generation step of the frame data stored in storing step to replicate read at a frame rate higher than the input frame rate to generate a plurality of frame data from the same frame data,
    前記生成ステップで生成された複数のフレームデータの画素値を変換する変換ステップと、 A converting step of converting the pixel values ​​of a plurality of frame data generated by the generating step,
    前記変換ステップで変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示ステップと、 A display step of displaying a plurality of frame data that has been converted in the conversion step at a higher frame rate than the input frame rate,
    を有し、 Have,
    前記変換ステップでは、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする制御方法。 The conversion step is, in one frame period, the pixels displayed only once in the same pixel value as the pixel value of the frame data, are displayed a plurality of times the pixel value obtained by equally dividing the pixel value of the frame data that as the pixel and is included in a predetermined ratio, the control method characterized by converting the pixel values ​​of the plurality of frame data.
JP2008122777A 2008-05-08 2008-05-08 Method of controlling an image processing apparatus and an image processing apparatus Active JP5081058B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008122777A JP5081058B2 (en) 2008-05-08 2008-05-08 Method of controlling an image processing apparatus and an image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008122777A JP5081058B2 (en) 2008-05-08 2008-05-08 Method of controlling an image processing apparatus and an image processing apparatus

Publications (2)

Publication Number Publication Date
JP2009271382A true JP2009271382A (en) 2009-11-19
JP5081058B2 true JP5081058B2 (en) 2012-11-21

Family

ID=41437967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008122777A Active JP5081058B2 (en) 2008-05-08 2008-05-08 Method of controlling an image processing apparatus and an image processing apparatus

Country Status (1)

Country Link
JP (1) JP5081058B2 (en)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598913B2 (en) * 1999-11-22 2004-12-08 松下電器産業株式会社 The liquid crystal display device
JP4210040B2 (en) * 2001-03-26 2009-01-14 パナソニック株式会社 The image display apparatus and method
JP3863445B2 (en) * 2002-03-06 2006-12-27 株式会社リコー The image display apparatus and an information processing apparatus
JP2005241787A (en) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd Picture display apparatus
KR101073040B1 (en) * 2004-08-20 2011-10-12 삼성전자주식회사 Display device and a driving apparatus thereof and method driving thereof
JP3841104B2 (en) * 2004-11-01 2006-11-01 セイコーエプソン株式会社 Signal processing for the moving image blur improvement
JP4306671B2 (en) * 2005-11-04 2009-08-05 セイコーエプソン株式会社 Moving image display apparatus and a moving picture display method
JP5003063B2 (en) * 2006-08-30 2012-08-15 セイコーエプソン株式会社 Moving image display apparatus and a moving picture display method.
JP5227502B2 (en) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 Method for driving a liquid crystal display device, a liquid crystal display device and an electronic apparatus
JP4418827B2 (en) * 2007-05-16 2010-02-24 三菱電機株式会社 The image display apparatus and method, and an image generating apparatus and method
JP2008304563A (en) * 2007-06-05 2008-12-18 Sony Corp Image display device and method
JP5052223B2 (en) * 2007-06-26 2012-10-17 三菱電機株式会社 An image display apparatus, an image processing circuit and an image display method
JP2009229553A (en) * 2008-03-19 2009-10-08 Seiko Epson Corp Display device, driving method, and electronic apparatus

Also Published As

Publication number Publication date Type
JP2009271382A (en) 2009-11-19 application

Similar Documents

Publication Publication Date Title
US6570611B1 (en) Image display
US20050225522A1 (en) Selective use of LCD overdrive for reducing motion artifacts in an LCD device
US5633687A (en) Method and system for providing an interlaced image on an display
US6046778A (en) Apparatus for generating sub-picture units for subtitles and storage medium storing sub-picture unit generation program
US20100066762A1 (en) Method and apparatus for processing video and graphics data to create a composite output image having independent and separate layers of video and graphics display planes
US20070103585A1 (en) Moving image display device and method for moving image display
US20060066554A1 (en) Apparatus and method for processing moving picture, and computer program product
JP2003241721A (en) Display controller for liquid crystal panel and liquid crystal display device
US20070097261A1 (en) Region or frame based aspect ratio scaling
JP2006091412A (en) Image processing apparatus
US20080075388A1 (en) Image data reproducing apparatus, method of controlling same and control program therefor
JP2002333858A (en) Image display device and image reproducing method
US20080226197A1 (en) Image processing apparatus and image processing method
US20060028492A1 (en) Information processing apparatus and video data luminance control method
JP2003264846A (en) Liquid crystal display method
US20020093626A1 (en) Multi display projector
US20100039557A1 (en) Image displaying device and method, and image processing device and method
US20030099410A1 (en) Image processing method and image processing apparatus
US20030044082A1 (en) Image processing apparatus having processing operation by coordinate calculation
US20080088650A1 (en) Liquid crystal display device and related operating method
CN1158052A (en) Motion picture detecting method
JP2008236098A (en) Video image processing device and video image display device
US20050184948A1 (en) Extended overdrive table and methods of use thereof for enhancing the appearance of motion on an LCD panel
JP2007267360A (en) Image display device and method, and image processing device and method
JP2011221441A (en) Image processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110426

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3