JP5081058B2 - Image processing apparatus and image processing apparatus control method - Google Patents

Image processing apparatus and image processing apparatus control method Download PDF

Info

Publication number
JP5081058B2
JP5081058B2 JP2008122777A JP2008122777A JP5081058B2 JP 5081058 B2 JP5081058 B2 JP 5081058B2 JP 2008122777 A JP2008122777 A JP 2008122777A JP 2008122777 A JP2008122777 A JP 2008122777A JP 5081058 B2 JP5081058 B2 JP 5081058B2
Authority
JP
Japan
Prior art keywords
frame data
frame
pixel value
pixel
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008122777A
Other languages
Japanese (ja)
Other versions
JP2009271382A (en
Inventor
浩平 稲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008122777A priority Critical patent/JP5081058B2/en
Publication of JP2009271382A publication Critical patent/JP2009271382A/en
Application granted granted Critical
Publication of JP5081058B2 publication Critical patent/JP5081058B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、画像処理装置及び画像処理装置の制御方法に関する。   The present invention relates to an image processing apparatus and a control method for the image processing apparatus.

近年、表示装置の大画面化に伴うフリッカを抑制するために、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行うようになってきている。   In recent years, images have been displayed at a frame rate higher than the frame rate of an input video signal in order to suppress flicker associated with an increase in the screen size of a display device.

入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行う場合には、入力映像信号にないフレームを新たに生成して表示する必要があり、最も簡単な方法として、入力映像信号のフレームを繰り返して表示する方法がある。   When displaying an image at a frame rate higher than the frame rate of the input video signal, it is necessary to newly generate and display a frame that does not exist in the input video signal. The simplest method is to display the frame of the input video signal. There is a method to display repeatedly.

このような方法においては、静止している物体を表示する場合には問題はないが、動いている物体を表示する場合には残像が見えてしまうという問題がある。図10は、入力映像信号のフレームを繰り返して表示する場合に、残像が見える原理を説明するための図である。動いている物体を60フレーム/秒で表示した場合を図10(a)に、同じ画像を2回繰り返して表示して120フレーム/秒で表示した場合を図10(b)に示す。図10(a)の場合には、観察者が物体の動きに追従して視線を動かすと、観察者には1つの物体の像しか知覚されない。一方、図10(b)の場合には、1回目に表示される物体の像に対して、2回目に表示される物体の像がずれた位置に知覚されて残像となってしまう。このとき、2回目に表示される物体の像のずれ量は、元の物体の入力フレーム間の動き量の半分となる。   In such a method, there is no problem when a stationary object is displayed, but there is a problem that an afterimage can be seen when a moving object is displayed. FIG. 10 is a diagram for explaining the principle that an afterimage can be seen when a frame of an input video signal is repeatedly displayed. FIG. 10A shows a case where a moving object is displayed at 60 frames / second, and FIG. 10B shows a case where the same image is displayed twice and displayed at 120 frames / second. In the case of FIG. 10A, when the observer moves his / her line of sight following the movement of the object, the observer perceives only one object image. On the other hand, in the case of FIG. 10B, the image of the object displayed for the second time is perceived at a position shifted from the image of the object displayed for the first time, resulting in an afterimage. At this time, the shift amount of the image of the object displayed for the second time is half of the movement amount between the input frames of the original object.

このため、入力映像信号の連続するフレームに基づいて補間を行って、連続するフレーム間のフレーム、即ち、補間フレームを生成する方法が提案されている。但し、かかる方法では、補間処理を行うための大規模な処理回路が必要となってしまう。   For this reason, a method has been proposed in which interpolation is performed based on successive frames of the input video signal to generate a frame between successive frames, that is, an interpolation frame. However, this method requires a large-scale processing circuit for performing interpolation processing.

そこで、動いている物体を表示する場合であっても、大規模な処理回路を用いることなく、残像の少ない表示を実現する技術が提案されている(特許文献1参照)。特許文献1では、入力映像信号をフレームメモリに蓄積し、これを入力よりも高いフレームレートで読み出して表示する際に、画像データの一部(動いている物体に相当する画像データ)をマスクすることで、残像を低減させている。
特許第3841104号公報
Therefore, even when a moving object is displayed, a technique has been proposed that realizes display with little afterimage without using a large-scale processing circuit (see Patent Document 1). In Patent Document 1, when an input video signal is stored in a frame memory and is read and displayed at a frame rate higher than the input, a part of image data (image data corresponding to a moving object) is masked. As a result, the afterimage is reduced.
Japanese Patent No. 3841104

特許文献1には、好適な実施形態として、入力される1つのフレームに対して出力を2倍にする場合に、一方のフレームでマスクされたデータに置換される画素と、他方のフレームでマスクされたデータに置換される画素とを交互に配置することが開示されている。   In Patent Document 1, as a preferred embodiment, when an output is doubled with respect to one input frame, a pixel replaced with data masked in one frame and a mask in the other frame It is disclosed to alternately arrange pixels to be replaced with the processed data.

このような表示を行った場合の画像の見え方を図11に示す。図11(a)は、入力されるフレーム(入力フレーム)Fin(N)乃至Fin(N+3)を示しており、ここでは、黒色の背景に白色の文字「A」が左から右に移動している。図11(b)は、出力されるフレーム(出力フレーム)を示している。図11(c)は、図11(b)に示す出力フレームを表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を示している。この場合、2つの出力フレームが同じ明るさ(輝度)の画像となるため、観察者には、同じ輝度の像であって、フレーム間の動きが半分ずれて重なった像が観察され、残像の低減効果が低い。   FIG. 11 shows how an image looks when such a display is performed. FIG. 11A shows input frames (input frames) Fin (N) to Fin (N + 3), where a white character “A” moves from left to right on a black background. Yes. FIG. 11B shows an output frame (output frame). FIG. 11C shows an image perceived when the observer causes his / her line of sight to follow the movement of the letter “A” when the output frame shown in FIG. 11B is displayed. In this case, since the two output frames are images having the same brightness (luminance), the observer observes an image having the same luminance and overlapping the movement between the frames by half. Reduction effect is low.

また、特許文献1には、一方のフレームではマスクをかけず(即ち、全ての画素についてマスクされたデータに置換せず)、他方のフレームでは全ての画素をマスクする(即ち、全ての画素をマスクされたデータに置換する)ことも開示されている。この場合、一方のフレームの輝度が他方のフレームの輝度よりも低くなるため、一方のフレームでマスクされたデータに置換される画素と、他方のフレームでマスクされたデータに置換される画素とを交互に配置する場合よりは残像の低減効果を高めることができる。但し、両方のフレームで全ての画素を表示しているため、やはり残像の低減効果は低いままである。   Patent Document 1 discloses that one frame is not masked (that is, not replaced with masked data for all pixels), and the other frame is masked for all pixels (that is, all pixels are not masked). (Replace with masked data). In this case, since the luminance of one frame is lower than the luminance of the other frame, the pixel replaced with the data masked in one frame and the pixel replaced with the data masked in the other frame The effect of reducing the afterimage can be enhanced as compared with the case where they are arranged alternately. However, since all the pixels are displayed in both frames, the afterimage reduction effect remains low.

そこで、本発明は、このような従来技術の課題に鑑みて、フリッカを抑制すると共に、残像の低減効果を向上することができる画像処理装置及び画像処理装置の制御方法を提供することを例示的目的とする。   Therefore, in view of such a problem of the prior art, the present invention provides an image processing apparatus and an image processing apparatus control method capable of suppressing flicker and improving the afterimage reduction effect. Objective.

上記目的を達成するために、本発明の第1の側面としての画像処理装置は、入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、を有し、前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする。   In order to achieve the above object, an image processing apparatus according to a first aspect of the present invention includes a storage unit that stores an input video signal as frame data in accordance with an input frame rate, and the frame data stored in the storage unit. Generation means for reading out and copying at a frame rate higher than the input frame rate, and generating a plurality of frame data from the same frame data; and a conversion means for converting pixel values of the plurality of frame data generated by the generation means; Display means for displaying a plurality of frame data converted by the conversion means at a frame rate higher than the input frame rate, and the conversion means includes pixels of the frame data during one frame period. A pixel that is displayed only once with the same pixel value as the value, and a pixel value of the frame data As the pixels displayed multiple times in divided pixel values equal is included at a predetermined ratio, and converting the pixel values of the plurality of frame data.

本発明の第2の側面としての画像処理装置の制御方法は、入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納ステップと、前記格納ステップで格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成ステップと、前記生成ステップで生成された複数のフレームデータの画素値を変換する変換ステップと、前記変換ステップで変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示ステップと、を有し、前記変換ステップでは、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする。   According to a second aspect of the present invention, there is provided a control method for an image processing apparatus, a storage step of storing an input video signal as frame data according to an input frame rate, and the frame data stored in the storage step more than the input frame rate. A generation step of reading and copying at a high frame rate and generating a plurality of frame data from the same frame data, a conversion step of converting pixel values of the plurality of frame data generated in the generation step, and the conversion step A display step of displaying the plurality of converted frame data at a frame rate higher than the input frame rate, and in the conversion step, a pixel value equal to a pixel value of the frame data during one frame period And the image of the frame data displayed only once. As the pixels displayed multiple times in pixel value obtained by equally dividing the value is included at a predetermined ratio, and converting the pixel values of the plurality of frame data.

本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。   Further objects and other aspects of the present invention will become apparent from the preferred embodiments described below with reference to the accompanying drawings.

本発明によれば、例えば、フリッカを抑制すると共に、残像の低減効果を向上する画像処理装置及び画像処理装置の制御方法を提供することができる。   According to the present invention, for example, it is possible to provide an image processing apparatus and an image processing apparatus control method that suppress flicker and improve the afterimage reduction effect.

以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
[第1の実施形態]
図1は、本発明の第1の実施形態における画像処理装置1の構成を示す概略ブロック図である。画像処理装置1は、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行う。画像処理装置1は、図1に示すように、書き込み制御部102と、フレームメモリ104と、読み出し制御部106と、乗算部108と、係数選択部110と、表示部112とを有する。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings. In addition, in each figure, the same reference number is attached | subjected about the same member and the overlapping description is abbreviate | omitted.
[First Embodiment]
FIG. 1 is a schematic block diagram showing the configuration of the image processing apparatus 1 according to the first embodiment of the present invention. The image processing apparatus 1 displays an image at a frame rate higher than the frame rate of the input video signal. As illustrated in FIG. 1, the image processing apparatus 1 includes a write control unit 102, a frame memory 104, a read control unit 106, a multiplication unit 108, a coefficient selection unit 110, and a display unit 112.

書き込み制御部102は、フレームメモリ104へのデータの書き込み(格納)を制御する。具体的には、書き込み制御部102は、画像処理装置1の外部から入力される入力映像信号をフレームメモリ104に書き込む(格納する)。   The write control unit 102 controls data writing (storage) to the frame memory 104. Specifically, the write control unit 102 writes (stores) an input video signal input from the outside of the image processing apparatus 1 in the frame memory 104.

フレームメモリ104は、書き込み制御部102から入力される入力映像信号を、かかる入力映像信号に含まれる同期信号(入力フレームレート)に従って、フレームデータ(画像データ)として格納する。   The frame memory 104 stores the input video signal input from the write control unit 102 as frame data (image data) according to a synchronization signal (input frame rate) included in the input video signal.

読み出し制御部106は、フレームメモリ104に格納されたデータの読み出しを制御する。具体的には、読み出し制御部106は、フレームメモリ104に格納されたフレームデータを、入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する。本実施形態では、読み出し制御部106は、入力フレームレートの2倍のフレームレートでフレームデータを読み出して、かかるフレームデータを乗算部108に入力する。従って、フレームメモリ104から同一のフレームデータが2回読み出されて、乗算部108に入力される。   The read control unit 106 controls reading of data stored in the frame memory 104. Specifically, the read control unit 106 reads out and copies the frame data stored in the frame memory 104 at a frame rate higher than the input frame rate, and generates a plurality of frame data from the same frame data. In the present embodiment, the read control unit 106 reads frame data at a frame rate that is twice the input frame rate, and inputs the frame data to the multiplication unit 108. Therefore, the same frame data is read twice from the frame memory 104 and input to the multiplication unit 108.

乗算部108は、読み出し制御部106から入力されるフレームデータの各画素の画素値に係数選択部110から入力される係数を乗算して、かかるフレームデータを表示部112に入力する。換言すれば、乗算部108は、読み出し制御部106から入力されるフレームデータを、係数選択部110から出力される係数でマスクして表示部112に入力する。   The multiplication unit 108 multiplies the pixel value of each pixel of the frame data input from the read control unit 106 by the coefficient input from the coefficient selection unit 110 and inputs the frame data to the display unit 112. In other words, the multiplication unit 108 masks the frame data input from the read control unit 106 with the coefficient output from the coefficient selection unit 110 and inputs the masked data to the display unit 112.

係数選択部110は、読み出し制御部106から乗算部108に入力されるフレームデータをマスクするために、かかるフレームデータの画素のアドレスに従って(即ち、画素ごとに)所定の係数を出力する。換言すれば、係数選択部110は、フレームデータの画素ごとに所定の係数を有する係数パターン(所謂、マスクデータ)を乗算部108に入力する。   In order to mask the frame data input from the readout control unit 106 to the multiplication unit 108, the coefficient selection unit 110 outputs a predetermined coefficient according to the address of the pixel of the frame data (that is, for each pixel). In other words, the coefficient selection unit 110 inputs a coefficient pattern (so-called mask data) having a predetermined coefficient for each pixel of the frame data to the multiplication unit 108.

表示部112は、乗算部108から入力されるフレームデータの画像を入力フレームレートよりも高いフレームレート(即ち、読み出し制御部106がフレームメモリ104からフレームデータを読み出しフレームレート)で表示する。従って、表示部112は、本実施形態では、入力映像信号の入力フレームレートの2倍のフレームレートで画像の表示を行う。表示部112は、例えば、表面伝導型放出素子を用いたSED(Surface conduction electron Emitter Display)であって、入力されるフレームデータの大きさに比例した輝度が得られるような駆動を行う。但し、表示部112は、SEDに限定されず、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行うことができれば、どのようなディスプレイであってもよい。   The display unit 112 displays the frame data image input from the multiplication unit 108 at a frame rate higher than the input frame rate (that is, the read control unit 106 reads frame data from the frame memory 104). Therefore, in this embodiment, the display unit 112 displays an image at a frame rate that is twice the input frame rate of the input video signal. The display unit 112 is, for example, a surface conduction electron emitter display (SED) using a surface conduction electron-emitting device, and performs driving such that luminance proportional to the size of input frame data is obtained. However, the display unit 112 is not limited to the SED, and may be any display as long as it can display an image at a frame rate higher than the frame rate of the input video signal.

本実施形態では、乗算部108及び係数選択部110は、上述したように、協同して、読み出し制御部106によって生成される複数のフレームデータのデータ変換を行う。具体的には、フレームメモリ104に格納されたフレームデータの画素値と同じ画素値で1回だけ表示される画素と、かかるフレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、データ変換を行う。   In the present embodiment, the multiplication unit 108 and the coefficient selection unit 110 cooperate to perform data conversion of a plurality of frame data generated by the read control unit 106 as described above. Specifically, a pixel that is displayed only once with the same pixel value as the pixel value of the frame data stored in the frame memory 104 and a pixel value that is obtained by equally dividing the pixel value of the frame data are displayed multiple times. Data conversion is performed so that pixels are included at a predetermined ratio.

図2は、第1の実施形態における画像処理装置1の動作を説明するための図である。図2(a)は、書き込み制御部102に入力される(フレームメモリ104に格納される)フレームデータ(入力フレーム)Fin(N)乃至Fin(N+2)を示しており、本実施形態の例では、黒色の背景に白地の文字「A」が左から右に移動している。   FIG. 2 is a diagram for explaining the operation of the image processing apparatus 1 according to the first embodiment. FIG. 2A shows frame data (input frames) Fin (N) to Fin (N + 2) input to the write control unit 102 (stored in the frame memory 104). In the example of this embodiment, FIG. The white letter “A” moves from left to right on a black background.

読み出し制御部106は、フレームメモリ104に格納された入力フレームを2回読み出して複製し、図2(b)に示すような読み出しフレームを生成する。具体的には、読み出し制御部106は、入力フレームFin(N)から読み出しフレームFout1(N)及びFout2(N)を生成する。同様に、読み出し制御部106は、入力フレームFin(N+1)から読み出しフレームFout1(N+1)及びFout2(N+1)を生成する。同様に、読み出し制御部106は、入力フレームFin(N+2)から読み出しフレームFout1(N+2)及びFout2(N+2)を生成する。   The read control unit 106 reads and duplicates the input frame stored in the frame memory 104, and generates a read frame as shown in FIG. Specifically, the read control unit 106 generates read frames Fout1 (N) and Fout2 (N) from the input frame Fin (N). Similarly, the read control unit 106 generates read frames Fout1 (N + 1) and Fout2 (N + 1) from the input frame Fin (N + 1). Similarly, the read control unit 106 generates read frames Fout1 (N + 2) and Fout2 (N + 2) from the input frame Fin (N + 2).

乗算部108は、読み出し制御部106から入力される読み出しフレーム(の各画素の画素値)に係数選択部110から出力される係数パターンを乗算して、図2(c)に示すような出力フレームに変換する。具体的には、係数選択部110は、読み出しフレームFout1(N)に対しては、図3(a)に示す係数パターンを出力し、読み出しフレームFout2(N)に対しては、図3(b)に示す係数パターンを出力する。図3(a)に示す係数パターンは、2×2の4画素を単位とし、対角上に1.0の係数と0.5の係数を有する。図3(b)に示す係数パターンは、2×2の4画素を単位とし、図3(a)に示す係数パターンに対応して、対角上に0の係数と0.5の係数を有する。換言すれば、読み出しフレームFout1(N)では係数が1であり、読み出しフレームFout2(N)では係数が0である画素と、読み出しフレームFout1(N)及びFout2(N)のそれぞれで係数が0.5である画素とが配置されている。乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N)及びFout2(N)に乗算して、出力フレームFd1(N)及びFd2(N)に変換する。同様に、乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N+1)及びFout2(N+1)に乗算して、出力フレームFd1(N+1)及びFd2(N+1)に変換する。同様に、乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N+2)及びFout2(N+2)に乗算して、出力フレームFd1(N+2)及びFd2(N+2)に変換する。ここで、図3は、係数選択部110から出力される係数パターンの一例を示す図である。   The multiplication unit 108 multiplies the readout frame (the pixel value of each pixel) input from the readout control unit 106 by the coefficient pattern output from the coefficient selection unit 110, and outputs an output frame as shown in FIG. Convert to Specifically, the coefficient selection unit 110 outputs the coefficient pattern shown in FIG. 3A for the readout frame Fout1 (N), and outputs the coefficient pattern shown in FIG. 3B for the readout frame Fout2 (N). ) Is output. The coefficient pattern shown in FIG. 3A is a unit of 2 × 2 4 pixels, and has a coefficient of 1.0 and a coefficient of 0.5 on the diagonal. The coefficient pattern shown in FIG. 3B has 2 × 2 4 pixels as a unit, and has a coefficient of 0 and a coefficient of 0.5 on the diagonal corresponding to the coefficient pattern shown in FIG. . In other words, the coefficient is 1 in the readout frame Fout1 (N), the coefficient is 0 in each of the pixels in which the coefficient is 0 in the readout frame Fout2 (N), and each of the readout frames Fout1 (N) and Fout2 (N). 5 is arranged. The multiplier 108 multiplies the read frames Fout1 (N) and Fout2 (N) by the coefficient patterns shown in FIG. 3A and FIG. 3B output from the coefficient selector 110, and outputs the output frame Fd1. Convert to (N) and Fd2 (N). Similarly, the multiplication unit 108 multiplies the read frames Fout1 (N + 1) and Fout2 (N + 1) by the coefficient patterns shown in FIGS. 3A and 3B output from the coefficient selection unit 110, respectively. The output frames are converted into Fd1 (N + 1) and Fd2 (N + 1). Similarly, the multiplication unit 108 multiplies the read frames Fout1 (N + 2) and Fout2 (N + 2) by the coefficient patterns shown in FIGS. 3A and 3B output from the coefficient selection unit 110, respectively. The output frames are converted into Fd1 (N + 2) and Fd2 (N + 2). Here, FIG. 3 is a diagram illustrating an example of a coefficient pattern output from the coefficient selection unit 110.

表示部112は、乗算部108から入力される図3(c)に示す出力フレームFd1(N)乃至Fd2(N+2)の画像を表示する(即ち、入力フレームレートの2倍のフレームレートで画像を表示する)。この際、表示部112には、1フレーム周期の間に、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素とが交互に配置されたフレームの画像が順次表示される。   The display unit 112 displays the images of the output frames Fd1 (N) to Fd2 (N + 2) shown in FIG. 3C input from the multiplication unit 108 (that is, displays the image at a frame rate twice the input frame rate). indicate). At this time, the display unit 112 displays a pixel that is displayed only once with the same pixel value as the pixel value of the input frame and a pixel value of 0.5 that is the pixel value of the input frame during one frame period. Images of frames in which displayed pixels are alternately arranged are sequentially displayed.

図3に示す出力フレームFd1(N)乃至Fd2(N+2)を表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を図4に示す。図4を参照するに、2つの出力フレームが同じ明るさ(輝度)の画像ではないため、従来技術(図11)と比較して、残像の範囲が少なくなっており、残像の低減効果が向上していることがわかる。また、1つの入力フレームに対して出力される2つのフレームには、それぞれ表示が行われる画素が存在するため、フリッカの抑制効果もある。   FIG. 4 shows an image perceived when the observer causes his / her line of sight to follow the movement of the letter “A” when the output frames Fd1 (N) to Fd2 (N + 2) shown in FIG. 3 are displayed. Referring to FIG. 4, since the two output frames are not images having the same brightness (luminance), the afterimage range is reduced compared to the conventional technique (FIG. 11), and the afterimage reduction effect is improved. You can see that Further, since there are pixels to be displayed in two frames output for one input frame, there is also an effect of suppressing flicker.

このように、画像処理装置1によれば、フリッカを抑制すると共に、残像の低減効果を向上することができる。   As described above, according to the image processing apparatus 1, it is possible to suppress flicker and improve the afterimage reduction effect.

また、本実施形態では、係数選択部110から出力する係数パターンを2×2の4画素単位とし、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:1となるような例を示した。但し、係数パターンの単位は4画素に限定するものではなく、また、1回だけ表示される画素と2回表示される画素との比率も1:1に限定するものではない。例えば、係数パターンを3×3の9画素単位とし、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率を4:5にしてもよい。この場合、残像の低減効果は低減するが、フリッカの抑制効果を向上させることができる。
[第2の実施形態]
図5は、本発明の第2の実施形態における画像処理装置1Aの構成を示す概略ブロック図である。画像処理装置1Aは、画像処理装置1の構成に加えて、判定部122を更に有する。
Further, in the present embodiment, the coefficient pattern output from the coefficient selection unit 110 is set to a 2 × 2 4-pixel unit, and the pixel that is displayed only once is displayed twice during one frame period of the input video signal. An example in which the ratio to the pixel is 1: 1 is shown. However, the unit of the coefficient pattern is not limited to four pixels, and the ratio of the pixels displayed only once and the pixels displayed twice is not limited to 1: 1. For example, the coefficient pattern may be a unit of 3 × 3 9 pixels, and the ratio of the pixels displayed only once and the pixels displayed twice may be 4: 5 during one frame period of the input video signal. . In this case, the effect of reducing the afterimage is reduced, but the effect of suppressing flicker can be improved.
[Second Embodiment]
FIG. 5 is a schematic block diagram showing the configuration of the image processing apparatus 1A according to the second embodiment of the present invention. The image processing apparatus 1 </ b> A further includes a determination unit 122 in addition to the configuration of the image processing apparatus 1.

判定部122は、入力映像信号に含まれる制御信号に基づいて、入力映像信号(フレームデータ)が動画放送(動画主体の通常の放送)であるか静止画放送(静止画の比率が高いデータ放送)であるかを判定し、かかる判定結果を係数選択部110に出力する。なお、判定部122は、入力映像信号が動画放送から静止画放送に、或いは、静止画放送から動画放送に切り替わったことを検知して係数選択部110に出力してもよい。   Based on a control signal included in the input video signal, the determination unit 122 determines whether the input video signal (frame data) is a moving image broadcast (a normal broadcast mainly including a moving image) or a still image broadcast (a data broadcast with a high ratio of still images). And the determination result is output to the coefficient selection unit 110. Note that the determination unit 122 may detect that the input video signal has been switched from video broadcast to still image broadcast, or from still image broadcast to video broadcast, and output the detected signal to the coefficient selection unit 110.

係数選択部110は、判定部122の判定結果に基づいて、乗算部108に出力する係数パターンを変えて、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素との比率を変更する。   The coefficient selection unit 110 changes the coefficient pattern to be output to the multiplication unit 108 based on the determination result of the determination unit 122, the pixel displayed only once with the same pixel value as the pixel value of the input frame, and the input frame The ratio of the pixel displayed twice with the pixel value of 0.5 is changed.

具体的には、判定部122によって入力映像信号が動画放送であると判定された場合には、係数選択部110は、読み出しフレームFout1(N)及びFout2(N)のそれぞれに対して図3(a)及び(b)に示す係数パターンを出力する。図3(a)及び(b)に示す係数パターンは、上述したように、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:1となる係数パターンである。   Specifically, when the determination unit 122 determines that the input video signal is a moving image broadcast, the coefficient selection unit 110 performs FIG. 3 on each of the read frames Fout1 (N) and Fout2 (N). The coefficient patterns shown in a) and (b) are output. In the coefficient patterns shown in FIGS. 3A and 3B, as described above, the ratio of the pixel displayed only once and the pixel displayed twice is 1 during one frame period of the input video signal. Is a coefficient pattern.

一方、判定部122によって入力映像信号が静止画放送であると判定された場合には、係数選択部110は、読み出しフレームFout1(N)及びFout2(N)のそれぞれに対して図6(a)及び(b)に示す係数パターンを出力する。図6(a)及び(b)に示す係数パターンは、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:3となる係数パターンである。図6は、係数選択部110から出力される係数パターンの一例を示す図である。   On the other hand, when the determination unit 122 determines that the input video signal is a still image broadcast, the coefficient selection unit 110 performs FIG. 6A on each of the read frames Fout1 (N) and Fout2 (N). And the coefficient pattern shown in (b) is output. The coefficient patterns shown in FIGS. 6A and 6B are coefficients in which the ratio of pixels displayed only once and pixels displayed twice is 1: 3 during one frame period of the input video signal. It is a pattern. FIG. 6 is a diagram illustrating an example of a coefficient pattern output from the coefficient selection unit 110.

従って、画像処理装置1Aによれば、入力映像信号が動画放送である場合には、残像の低減効果を向上させ、入力映像信号が静止画放送である場合には、フリッカの抑制効果を向上させることができ、入力映像信号に応じて最適な表示を行うことが可能となる。   Therefore, according to the image processing apparatus 1A, when the input video signal is a moving image broadcast, the afterimage reduction effect is improved, and when the input video signal is a still image broadcast, the flicker suppression effect is improved. It is possible to perform optimal display according to the input video signal.

また、本実施形態において係数選択部110から出力される係数パターンは、図3及び図6に示す係数パターンに限定するものではなく、要求される残像の低減効果やフリッカの抑制効果に応じて適切な係数パターンを出力することができる。
[第3の実施形態]
図7は、本発明の第3の実施形態における画像処理装置1Bの構成を示す概略ブロック図である。画像処理装置1Bは、画像処理装置1の構成に加えて、動き領域検出部132と、動きレベル決定部134とを更に有する。
In addition, the coefficient pattern output from the coefficient selection unit 110 in the present embodiment is not limited to the coefficient patterns shown in FIGS. 3 and 6, and is appropriate according to the required afterimage reduction effect and flicker suppression effect. A simple coefficient pattern can be output.
[Third Embodiment]
FIG. 7 is a schematic block diagram showing the configuration of the image processing apparatus 1B according to the third embodiment of the present invention. In addition to the configuration of the image processing device 1, the image processing device 1 </ b> B further includes a motion region detection unit 132 and a motion level determination unit 134.

動き領域検出部132は、書き込み制御部102がフレームメモリ104に書き込むフレームデータと読み出し制御部106がフレームメモリ104から読み出す1フレーム前のフレームデータから、フレームデータ間の動きを検出する。具体的には、動き領域検出部132は、フレームデータをm×nの画素を単位とする複数のブロックに分割し、かかる複数のブロックごとに、フレームデータ間の動きを検出する。なお、動き領域検出部132の検出結果は、動きレベル決定部134に入力される。   The motion region detection unit 132 detects a motion between frame data from the frame data that the write control unit 102 writes to the frame memory 104 and the frame data that is one frame before the read control unit 106 reads from the frame memory 104. Specifically, the motion region detection unit 132 divides the frame data into a plurality of blocks in units of m × n pixels, and detects a motion between the frame data for each of the plurality of blocks. Note that the detection result of the motion region detection unit 132 is input to the motion level determination unit 134.

本実施形態では、動き領域検出部132は、フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、かかる差分の絶対値の和が閾値以上である場合には、そのブロックに関してフレームデータ間で動きがあると検出する。同様に、動き領域検出部132は、フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、かかる差分の絶対値の和が閾値未満である場合には、そのブロックに関してフレームデータ間で動きがないと検出する。   In the present embodiment, the motion region detection unit 132 calculates a difference between pixel values of a plurality of pixels existing in a corresponding block between frame data, and the sum of absolute values of the differences is equal to or greater than a threshold value. Detects that there is motion between the frame data for the block. Similarly, the motion region detection unit 132 calculates a difference between pixel values of a plurality of pixels existing in a corresponding block between frame data, and when the sum of absolute values of the differences is less than a threshold value. , It detects that there is no motion between the frame data for the block.

動きレベル決定部134は、動き領域検出部132の検出結果に基づいて、フレームデータの複数のブロックごとの動きの度合いを示す動きレベルを決定する。本実施形態では、動きレベル決定部134は、フレームデータ間で動きがあると検出されたブロックの動きレベルを1上げ、フレームデータ間で動きがないと検出されたブロックの動きレベルを1下げる。但し、動きレベルは、上限値及び下限値を有し、本実施形態では、上限値を10、下限値を1としている。
従って、動きレベル決定部134は、動きレベルが上限値(本実施形態では、10)に達しているブロックに対しては、フレームデータ間で動きがあると検出されても、動きレベルを変化させない(即ち、動きレベルを上げない)。同様に、動きレベル決定部134は、動きレベルが下限値(本実施形態では、1)に達しているブロックに対しては、フレームデータ間で動きがないと検出されても、動きレベルを変化させない(即ち、動きレベルを下げない)。
The motion level determination unit 134 determines a motion level indicating the degree of motion for each of a plurality of blocks of frame data based on the detection result of the motion region detection unit 132. In the present embodiment, the motion level determination unit 134 increases the motion level of a block detected when there is motion between frame data, and decreases the motion level of a block detected when there is no motion between frame data by 1. However, the motion level has an upper limit value and a lower limit value. In this embodiment, the upper limit value is 10 and the lower limit value is 1.
Therefore, the motion level determination unit 134 does not change the motion level even if it is detected that there is motion between frame data for a block whose motion level has reached the upper limit (10 in the present embodiment). (That is, do not increase the movement level). Similarly, the motion level determination unit 134 changes the motion level even if it is detected that there is no motion between frame data for a block whose motion level has reached the lower limit (1 in the present embodiment). (Ie, do not lower the motion level).

係数選択部110は、動きレベル決定部134によって決定された動きレベルに基づいて、フレームデータの複数のブロックごとに、乗算部108に出力する係数パターンを出力する。換言すれば、係数選択部110は、フレームデータの複数のブロックごとに、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素との比率を変更する。   The coefficient selection unit 110 outputs a coefficient pattern to be output to the multiplication unit 108 for each of a plurality of blocks of frame data based on the motion level determined by the motion level determination unit 134. In other words, the coefficient selecting unit 110 displays, for each of a plurality of blocks of frame data, a pixel that is displayed only once with the same pixel value as the pixel value of the input frame, and a pixel value of 0.5 of the pixel value of the input frame. To change the ratio of the pixel displayed twice.

係数選択部110は、本実施形態では、読み出しフレームFout1(N)及びFout2(N)のそれぞれ(詳細には、読み出しフレームFout1(N)及びFout2(N)のそれぞれのブロック)に対して、図8に示すような係数パターンを出力する。図8は、動きレベルに応じて、読み出しフレームFout1(N)及びFout2(N)のそれぞれ(のブロック)に対して出力される係数パターンを示している。本実施形態では、6×6の36画素を1ブロックとし、白で示される画素の係数を1、灰色で示される画素の係数を0.5、黒で示される画素の係数を0としている。   In the present embodiment, the coefficient selection unit 110 is illustrated for each of the read frames Fout1 (N) and Fout2 (N) (specifically, each block of the read frames Fout1 (N) and Fout2 (N)). A coefficient pattern as shown in FIG. FIG. 8 shows coefficient patterns output for each (block) of the read frames Fout1 (N) and Fout2 (N) according to the motion level. In this embodiment, 6 × 6 36 pixels are defined as one block, the coefficient of a pixel indicated by white is 1, the coefficient of a pixel indicated by gray is 0.5, and the coefficient of a pixel indicated by black is 0.

図8を参照するに、係数選択部110は、例えば、動きレベル1のブロックに対しては、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:3となる係数パターンを出力する。動きレベルが上がるにつれて、入力映像信号の1フレーム周期の間に2回表示される画素の比率を下げた係数パターンを出力し、動きレベル10のブロックに対しては、1回だけ表示される画素と2回表示される画素の比率が1:1となる係数パターンを出力する。換言すれば、係数選択部110は、動きレベルが上がるにつれて、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率に近づくように、係数パターンを出力する。   Referring to FIG. 8, for example, for a block of motion level 1, the coefficient selection unit 110 displays pixels that are displayed only once and pixels that are displayed twice during one frame period of the input video signal. A coefficient pattern with a ratio of 1: 3 is output. As the motion level increases, a coefficient pattern in which the ratio of the pixels displayed twice during one frame period of the input video signal is reduced is output, and the pixels displayed only once for the block of motion level 10 A coefficient pattern in which the ratio of pixels displayed twice is 1: 1 is output. In other words, as the motion level increases, the coefficient selection unit 110 performs a plurality of times using a pixel that is displayed only once with the same pixel value as the pixel value of the input frame and a pixel value that is obtained by equally dividing the pixel value of the input frame. A coefficient pattern is output so that the displayed pixels approach a 1: 1 ratio.

図9は、第3の実施形態における画像処理装置1Bの動作を説明するための図である。本実施形態では、図9に示すように、入力フレームとして、物体が左から右へ移動する画像が入力される場合について説明する。   FIG. 9 is a diagram for explaining the operation of the image processing apparatus 1B according to the third embodiment. In this embodiment, as shown in FIG. 9, a case where an image in which an object moves from left to right is input as an input frame will be described.

最初の入力フレームFin(0)が入力された時点では、フレームデータ間の動きを検出するための前のフレーム(読み出しフレーム)が存在しないため、動き領域検出部132は、フレームデータ間の動きの検出を行わない。また、動きレベル決定部134は、全てのブロックの動きレベルを1に設定(決定)する。   When the first input frame Fin (0) is input, there is no previous frame (read frame) for detecting the motion between the frame data. Therefore, the motion region detection unit 132 detects the motion between the frame data. Do not detect. In addition, the motion level determination unit 134 sets (determines) the motion level of all blocks to 1.

次に、入力フレームFin(1)が入力されると、動き領域検出部132は、入力フレームFin(0)と入力フレームFin(1)から、フレーム間の対応するブロックの動きを検出する。本実施形態では、入力フレームFin(0)と入力フレームFin(1)の対応する中央部のブロック内に存在する複数の画素のそれぞれの画素値の差分の絶対値の和が閾値以上となる。従って、動き領域検出部132は、中央部のブロックに動きがあると検出する。また、動きレベル決定部134は、動き領域検出部132によって動きがあると検出された中央部のブロックの動きレベルを1上げる。これにより、中央部のブロックの動きレベルは2となる。なお、中央部以外のブロックは、動き領域検出部132によって動きがないと検出されるが、全てのブロックの動きレベルが1(下限値)に設定されているため、動きレベル決定部134は、中央部以外のブロックの動きレベルを1下げることはしない。換言すれば、中央部以外のブロックの動きレベルは変化しない。   Next, when the input frame Fin (1) is input, the motion region detection unit 132 detects the motion of the corresponding block between frames from the input frame Fin (0) and the input frame Fin (1). In the present embodiment, the sum of absolute values of differences between pixel values of a plurality of pixels existing in the corresponding central block of the input frame Fin (0) and the input frame Fin (1) is equal to or greater than the threshold value. Therefore, the motion region detection unit 132 detects that there is a motion in the central block. Further, the motion level determination unit 134 increases the motion level of the central block detected by the motion region detection unit 132 as having motion. As a result, the motion level of the central block is 2. The blocks other than the central portion are detected by the motion region detection unit 132 as having no motion, but since the motion levels of all the blocks are set to 1 (lower limit value), the motion level determination unit 134 The movement level of blocks other than the central part is not lowered by one. In other words, the motion level of the blocks other than the central portion does not change.

次に、入力フレームFin(2)が入力されると、動き領域検出部132は、入力フレームFin(1)と入力フレームFin(2)から、フレーム間の対応するブロックの動きを検出する。本実施形態では、入力フレームFin(1)と入力フレームFin(2)の対応する中央部から右端のブロック内に存在する複数の画素のそれぞれの画素値の差分の絶対値の和が閾値以上となる。従って、動き領域検出部132は、中央部から右端のブロックに動きがあると検出する。また、動きレベル決定部134は、動き領域検出部132によって動きがあると検出された中央部から右端のブロックの動きレベルを1上げる。これにより、中央部のブロックの動きレベルは3となり、右端のブロックの動きレベルは2となる。但し、中央部のブロックのうち一部(左側)のブロックは、画素値の差分の絶対値の和が閾値が閾値未満となるため、動き領域検出部132によって動きがないと検出されるため、動きレベル決定部134は、かかるブロックの動きレベルを1下げる。これにより、中央部の左側のブロックの動きレベルは1となる。   Next, when the input frame Fin (2) is input, the motion region detection unit 132 detects the motion of the corresponding block between frames from the input frame Fin (1) and the input frame Fin (2). In the present embodiment, the sum of the absolute values of the differences between the pixel values of a plurality of pixels existing in the rightmost block from the corresponding central portion of the input frame Fin (1) and the input frame Fin (2) is greater than or equal to the threshold Become. Therefore, the motion region detection unit 132 detects that there is motion in the rightmost block from the center. In addition, the motion level determination unit 134 increases the motion level of the rightmost block from the center detected by the motion region detection unit 132 as having motion. As a result, the motion level of the central block is 3, and the motion level of the rightmost block is 2. However, a part (left side) of the central blocks is detected as having no motion by the motion region detection unit 132 because the sum of absolute values of pixel value differences is less than the threshold value. The motion level determination unit 134 decreases the motion level of the block by one. As a result, the motion level of the left block at the center is 1.

係数選択部110は、動きレベル決定部134によって決定された動きレベルに基づいて、図8に示す係数パターンを出力する。これにより、動きレベルが高いブロックに関しては残像の低減効果を向上させ、動きレベルが低いブロックに関してはフリッカの抑制効果を向上させて、表示部112で画像を表示することができる。   The coefficient selection unit 110 outputs the coefficient pattern shown in FIG. 8 based on the motion level determined by the motion level determination unit 134. As a result, it is possible to display the image on the display unit 112 by improving the afterimage reduction effect for a block with a high motion level and improving the flicker suppression effect for a block with a low motion level.

画像処理装置1Bにおいては、動きがあると連続して検出されるブロックは動きレベルが徐々に上がって残像の少ない表示となり、動きがないと連続して検出されるブロックは動きレベルが徐々に下がってフリッカの少ない表示となる。なお、動きレベルを徐々に変化させている理由は、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が隣接するフレーム間で急激に変化すると、かかる変化が観察者に知覚され妨害となってしまうからである。   In the image processing apparatus 1B, when the motion is detected, the continuously detected block is gradually increased in the motion level and displayed with less afterimage, and when there is no motion, the continuously detected block is gradually decreased in the motion level. Display with less flicker. The reason why the motion level is gradually changed is that the ratio of the pixel displayed only once and the pixel displayed twice is rapidly between adjacent frames during one frame period of the input video signal. This is because such changes are perceived and disturbed by the observer.

このように、画像処理装置1Bによれば、フレームデータ間の動きレベルに応じて、フレームデータの複数のブロックごとに、動きレベルに適した係数パターンを出力することができるため、フリッカを抑制すると共に、残像の低減効果を向上することができる。なお、本実施形態では、フレームデータを複数のブロックに分割して、複数のブロックごとにフレームデータ間で動きがあるかどうかを検出して動きレベルを決定している。但し、フレームデータの全体を1つのブロックとみなして、フレームデータ全体で動きがあるかどうかを検出して動きレベルを決定してもよい。
[その他の実施形態]
本発明の目的は、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム又は装置に供給しても達成することができる。従って、かかるシステム又は装置のコンピュータ(CPUやMPU)が記録媒体に記録されたプログラムコードを読み出して実行することによっても達成されることは言うまでもない。
As described above, according to the image processing apparatus 1B, a coefficient pattern suitable for the motion level can be output for each of a plurality of blocks of the frame data in accordance with the motion level between the frame data, thereby suppressing flicker. In addition, the afterimage reduction effect can be improved. In this embodiment, the frame data is divided into a plurality of blocks, and the motion level is determined by detecting whether or not there is motion between the frame data for each of the plurality of blocks. However, the entire frame data may be regarded as one block, and the motion level may be determined by detecting whether there is motion in the entire frame data.
[Other Embodiments]
The object of the present invention can also be achieved by supplying a recording medium in which a program code of software realizing the functions of the above-described embodiments is supplied to a system or apparatus. Therefore, it goes without saying that this can also be achieved by a computer (CPU or MPU) of such a system or apparatus reading and executing the program code recorded on the recording medium.

この場合、記録媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、かかるプログラムコードを記録した記録媒体は本発明を構成することになる。プログラムコードを記録(供給)するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性の半導体メモリカード、ROMなどを用いることができる。   In this case, the program code itself read from the recording medium realizes the functions of the above-described embodiments, and the recording medium on which the program code is recorded constitutes the present invention. As a recording medium for recording (supplying) the program code, for example, a flexible disk, a hard disk, an optical disk, a magneto-optical disk, a CD-ROM, a CD-R, a magnetic tape, a nonvolatile semiconductor memory card, a ROM, or the like is used. be able to.

また、コンピュータが読み出したプログラムコードを実行することによって、上述した実施形態の機能が実現される場合もある。但し、プログラムコードの指示に基づいて、コンピュータ上で稼動しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、かかる処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。   Further, the functions of the above-described embodiments may be realized by executing the program code read by the computer. However, an OS (operating system) running on the computer may perform part or all of the actual processing based on the instruction of the program code, and the functions of the above-described embodiments may be realized by such processing. Needless to say, it is included.

更に、記録媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる場合もある。従って、プログラムコードの指示に基づいて、機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、かかる処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。   Further, the program code read from the recording medium may be written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer. Accordingly, a case where the CPU of the function expansion board or the function expansion unit performs part or all of the actual processing based on the instruction of the program code and the functions of the above-described embodiments are realized by such processing is included. Needless to say.

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。   As mentioned above, although preferred embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to these Examples, A various deformation | transformation and change are possible within the range of the summary.

本発明の第1の実施形態における画像表示装置の構成を示す概略ブロック図である。1 is a schematic block diagram illustrating a configuration of an image display device according to a first embodiment of the present invention. 第1の実施形態における画像処理装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the image processing apparatus in 1st Embodiment. 第1の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。It is a figure which shows an example of the coefficient pattern output from the coefficient selection part of the image processing apparatus in 1st Embodiment. 図3に示す出力フレームを表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を示す図である。FIG. 4 is a diagram showing an image perceived when an observer causes his / her line of sight to follow the movement of a character “A” when the output frame shown in FIG. 3 is displayed. 本発明の第2の実施形態における画像処理装置の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the image processing apparatus in the 2nd Embodiment of this invention. 第2の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。It is a figure which shows an example of the coefficient pattern output from the coefficient selection part of the image processing apparatus in 2nd Embodiment. 本発明の第3の実施形態における画像処理装置の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the image processing apparatus in the 3rd Embodiment of this invention. 第3の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。It is a figure which shows an example of the coefficient pattern output from the coefficient selection part of the image processing apparatus in 3rd Embodiment. 第3の実施形態における画像処理装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the image processing apparatus in 3rd Embodiment. 入力映像信号のフレームを繰り返して表示する場合に、残像が見える原理を説明するための図である。It is a figure for demonstrating the principle in which an afterimage is visible when the frame of an input video signal is displayed repeatedly. 従来技術(特許文献1)における画像の見え方を説明するための図である。It is a figure for demonstrating the appearance of the image in a prior art (patent document 1).

符号の説明Explanation of symbols

1 画像処理装置
102 書き込み制御部
104 フレームメモリ
106 読み出し制御部
108 乗算部
110 係数選択部
112 表示部
1A 画像処理装置
122 判定部
1B 画像処理装置
132 動き領域検出部
134 動きレベル決定部
DESCRIPTION OF SYMBOLS 1 Image processing apparatus 102 Write control part 104 Frame memory 106 Reading control part 108 Multiplication part 110 Coefficient selection part 112 Display part 1A Image processing apparatus 122 Determination part 1B Image processing apparatus 132 Motion area detection part 134 Motion level determination part

Claims (10)

入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、
前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、
前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、
前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、
を有し、
前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする画像処理装置。
Storage means for storing the input video signal as frame data according to the input frame rate;
Generation means for reading out and copying the frame data stored in the storage means at a frame rate higher than the input frame rate, and generating a plurality of frame data from the same frame data;
Conversion means for converting pixel values of a plurality of frame data generated by the generation means;
Display means for displaying a plurality of frame data converted by the conversion means at a frame rate higher than the input frame rate;
Have
The conversion means displays a pixel that is displayed only once with the same pixel value as the pixel value of the frame data and a pixel value obtained by dividing the pixel value of the frame data evenly during a frame period. An image processing apparatus that converts pixel values of the plurality of frame data so that a predetermined number of pixels are included at a predetermined ratio.
前記変換手段は、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする請求項1に記載の画像処理装置。   The conversion means has a 1: 1 ratio between a pixel that is displayed only once with the same pixel value as the pixel value of the frame data and a pixel that is displayed multiple times with a pixel value obtained by equally dividing the pixel value of the frame data. The image processing apparatus according to claim 1, wherein pixel values of the plurality of frame data are converted so as to be included at a ratio of (1) to (2). 前記入力映像信号が動画放送であるか静止画放送であるかを判定する判定手段を更に有し、
前記変換手段は、前記判定手段の判定結果に基づいて、前記所定の比率を変更することを特徴とする請求項1に記載の画像処理装置。
A determination means for determining whether the input video signal is a moving image broadcast or a still image broadcast;
The image processing apparatus according to claim 1, wherein the conversion unit changes the predetermined ratio based on a determination result of the determination unit.
前記変換手段は、
前記判定手段によって前記入力映像信号が動画放送であると判定された場合には、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率で含まれるように、前記複数のフレームデータの画素値を変換し、
前記判定手段によって前記入力映像信号が静止画放送であると判定された場合には、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素に対して前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素の比率が高くなるように、前記複数のフレームデータの画素値を変換することを特徴とする請求項3に記載の画像処理装置。
The converting means includes
If the determination means determines that the input video signal is a moving image broadcast, the pixels displayed only once with the same pixel value as the pixel value of the frame data and the pixel value of the frame data are evenly distributed. The pixel values of the plurality of frame data are converted so that pixels displayed multiple times with the divided pixel values are included at a ratio of 1: 1,
When the determination means determines that the input video signal is a still image broadcast, the pixel value of the frame data is set to a pixel that is displayed only once with the same pixel value as the pixel value of the frame data. The image processing apparatus according to claim 3, wherein pixel values of the plurality of frame data are converted so that a ratio of pixels displayed a plurality of times with equally divided pixel values is increased.
前記フレームデータを複数のブロックに分割する分割手段と、
前記分割手段によって分割された前記複数のブロックごとに、フレームデータ間の動きを検出する検出手段と、
前記検出手段の検出結果に基づいて、前記複数のブロックごとの動きの度合いを示す動きレベルを決定する決定手段と、
を更に有し、
前記変換手段は、前記決定手段によって決定された動きレベルに基づいて、前記複数のブロックごとに、前記所定の比率を変更することを特徴とする請求項1に記載の画像処理装置。
Dividing means for dividing the frame data into a plurality of blocks;
Detecting means for detecting motion between frame data for each of the plurality of blocks divided by the dividing means;
Determining means for determining a motion level indicating a degree of motion for each of the plurality of blocks based on a detection result of the detecting means;
Further comprising
The image processing apparatus according to claim 1, wherein the conversion unit changes the predetermined ratio for each of the plurality of blocks based on a motion level determined by the determination unit.
前記検出手段は、前記フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、
前記差分の絶対値の和が閾値以上である場合には、前記フレームデータ間で動きがあると検出し、
前記差分の絶対値の和が閾値未満である場合には、前記フレームデータ間で動きがないと検出することを特徴とする請求項5に記載の画像処理装置。
The detecting means calculates a difference between pixel values of a plurality of pixels existing in a corresponding block between the frame data;
When the sum of the absolute values of the differences is equal to or greater than a threshold, it is detected that there is movement between the frame data;
The image processing apparatus according to claim 5, wherein when the sum of absolute values of the differences is less than a threshold, it is detected that there is no movement between the frame data.
前記決定手段は、
前記検出手段によって前記フレームデータ間で動きがあると検出された場合には、前記動きレベルを1上げ、
前記検出手段によって前記フレームデータ間で動きがないと検出された場合には、前記動きレベルを1下げることを特徴とする請求項6に記載の画像処理装置。
The determining means includes
If the detection means detects that there is movement between the frame data, the movement level is increased by one;
The image processing apparatus according to claim 6, wherein the motion level is lowered by 1 when the detection unit detects that there is no motion between the frame data.
前記動きレベルは、上限値及び下限値を有し、
前記決定手段は、
前記動きレベルが前記上限値に達している場合には、前記検出手段によって前記フレームデータ間で動きがあると検出されても前記動きレベルを変化させず、
前記動きレベルが前記下限値に達している場合には、前記検出手段によって前記フレームデータ間で動きがないと検出されても前記動きレベルを変化させないことを特徴とする請求項7に記載の画像処理装置。
The movement level has an upper limit value and a lower limit value,
The determining means includes
When the movement level has reached the upper limit value, the movement level is not changed even if the detection means detects that there is movement between the frame data,
8. The image according to claim 7, wherein when the movement level reaches the lower limit value, the movement level is not changed even if the detection unit detects that there is no movement between the frame data. Processing equipment.
前記変換手段は、前記動きレベルが上がるにつれて、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率に近づくように、前記所定の比率を変更することを特徴とする請求項7に記載の画像処理装置。   As the motion level increases, the conversion means displays a pixel that is displayed only once with the same pixel value as the pixel value of the frame data and a pixel value that is obtained by equally dividing the pixel value of the frame data. The image processing apparatus according to claim 7, wherein the predetermined ratio is changed so as to approach a 1: 1 ratio. 画像処理装置の制御方法であって、
入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納ステップと、
前記格納ステップで格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成ステップと、
前記生成ステップで生成された複数のフレームデータの画素値を変換する変換ステップと、
前記変換ステップで変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示ステップと、
を有し、
前記変換ステップでは、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする制御方法。
A control method for an image processing apparatus, comprising:
A storage step of storing the input video signal as frame data according to the input frame rate;
A step of reading out and copying the frame data stored in the storing step at a frame rate higher than the input frame rate, and generating a plurality of frame data from the same frame data;
A conversion step of converting pixel values of a plurality of frame data generated in the generation step;
A display step of displaying a plurality of frame data converted in the conversion step at a frame rate higher than the input frame rate;
Have
In the conversion step, during one frame period, a pixel that is displayed only once with the same pixel value as the pixel value of the frame data and a pixel value obtained by dividing the pixel value of the frame data evenly are displayed multiple times. A control method comprising: converting pixel values of the plurality of frame data so that a predetermined number of pixels are included at a predetermined ratio.
JP2008122777A 2008-05-08 2008-05-08 Image processing apparatus and image processing apparatus control method Active JP5081058B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008122777A JP5081058B2 (en) 2008-05-08 2008-05-08 Image processing apparatus and image processing apparatus control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008122777A JP5081058B2 (en) 2008-05-08 2008-05-08 Image processing apparatus and image processing apparatus control method

Publications (2)

Publication Number Publication Date
JP2009271382A JP2009271382A (en) 2009-11-19
JP5081058B2 true JP5081058B2 (en) 2012-11-21

Family

ID=41437967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008122777A Active JP5081058B2 (en) 2008-05-08 2008-05-08 Image processing apparatus and image processing apparatus control method

Country Status (1)

Country Link
JP (1) JP5081058B2 (en)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598913B2 (en) * 1999-11-22 2004-12-08 松下電器産業株式会社 Liquid crystal display
JP4210040B2 (en) * 2001-03-26 2009-01-14 パナソニック株式会社 Image display apparatus and method
JP3863445B2 (en) * 2002-03-06 2006-12-27 株式会社リコー Image display apparatus and information processing apparatus
JP2005241787A (en) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd Picture display apparatus
KR101073040B1 (en) * 2004-08-20 2011-10-12 삼성전자주식회사 Display device and a driving apparatus thereof and method driving thereof
JP3841104B2 (en) * 2004-11-01 2006-11-01 セイコーエプソン株式会社 Signal processing to improve motion blur
JP4306671B2 (en) * 2005-11-04 2009-08-05 セイコーエプソン株式会社 Moving image display device and moving image display method
JP5003063B2 (en) * 2006-08-30 2012-08-15 セイコーエプソン株式会社 Moving image display apparatus and moving image display method.
JP5227502B2 (en) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus
JP4418827B2 (en) * 2007-05-16 2010-02-24 三菱電機株式会社 Image display apparatus and method, and image generation apparatus and method
JP2008304563A (en) * 2007-06-05 2008-12-18 Sony Corp Image display device and method
JP5052223B2 (en) * 2007-06-26 2012-10-17 三菱電機株式会社 Image display device, image processing circuit, and image display method
JP2009229553A (en) * 2008-03-19 2009-10-08 Seiko Epson Corp Display device, driving method, and electronic apparatus

Also Published As

Publication number Publication date
JP2009271382A (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP4303745B2 (en) Image display apparatus and method, image processing apparatus and method
US20070097260A1 (en) Moving image display device and method for moving image display
EP2161687B1 (en) Video signal processing device, video signal processing method, and video signal processing program
JP2008090176A (en) Image display device and method, and image processing apparatus, and method
JP3841104B2 (en) Signal processing to improve motion blur
JP5116602B2 (en) Video signal processing apparatus and method, and program
CN102054423B (en) Image processing apparatus and control method thereof
JPWO2011155258A1 (en) Image processing apparatus and method, image display apparatus and method
JP5081058B2 (en) Image processing apparatus and image processing apparatus control method
JP4868139B2 (en) Image processing apparatus and image processing program
JP2006308665A (en) Image processing apparatus
JP2008139828A (en) Image processing apparatus, image processing method, electro-optical device and electronic device
JP5188272B2 (en) Video processing apparatus and video display apparatus
JP4492100B2 (en) Image signal processing apparatus and processing method
JP5164716B2 (en) Video processing device and video display device
JP2010014810A (en) Image signal processing device and image display device
JP2010130643A (en) Image processor and image processing method
JP2007052184A (en) Signal processing to improve blur of moving image
JP2008064831A (en) Image processing circuit, image processing method, electro-optical device, and electronic equipment
JP2005184442A (en) Image processor
JP4359328B2 (en) Image display apparatus and method, image processing apparatus and method
JP2011097366A (en) Image processor and image processing method
JP6215861B2 (en) Image enlarging apparatus and image enlarging method
JP2020061593A (en) Image generation apparatus, projection apparatus, control method thereof, and projection system
JP4359322B2 (en) Image display apparatus and method, image processing apparatus and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5081058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3