JP5071087B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP5071087B2 JP5071087B2 JP2007322207A JP2007322207A JP5071087B2 JP 5071087 B2 JP5071087 B2 JP 5071087B2 JP 2007322207 A JP2007322207 A JP 2007322207A JP 2007322207 A JP2007322207 A JP 2007322207A JP 5071087 B2 JP5071087 B2 JP 5071087B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type
- gan
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は半導体発光素子に関し、より特定的には、2次元回折格子を備えた半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having a two-dimensional diffraction grating.
LED(Light Emitting Diode)は、低電力で駆動することのできる光源であるため、携帯電話を含む携帯情報端末などの表示装置の照明や、電飾などに盛んに用いられている。特にGaN(窒化ガリウム)系材料よりなるLEDは、青色に発光するとともに、蛍光体と組み合わせることで白色にも発光する。このため、GaN系の材料よりなるLEDは、高輝度化に関する取り組みが盛んに行なわれている。 An LED (Light Emitting Diode) is a light source that can be driven with low power, and is therefore widely used for illumination of a display device such as a portable information terminal including a mobile phone, or for lighting. In particular, an LED made of a GaN (gallium nitride) material emits blue light and emits white light when combined with a phosphor. For this reason, LEDs made of GaN-based materials are actively being worked on to increase brightness.
GaN系材料よりなる従来のLEDは、たとえば以下のような構造を有している。すなわち、サファイア基板上に、n型GaN層、InGaN活性層、p型GaN層、およびp型電極がこの順序で形成されており、InGaN活性層、p型GaN層、およびp型電極の各々の一部を除去することにより露出されたn型GaN層の表面にn型電極が形成されている。 A conventional LED made of a GaN-based material has the following structure, for example. That is, an n-type GaN layer, an InGaN active layer, a p-type GaN layer, and a p-type electrode are formed in this order on the sapphire substrate, and each of the InGaN active layer, the p-type GaN layer, and the p-type electrode is formed. An n-type electrode is formed on the surface of the n-type GaN layer exposed by removing a part.
上記従来のLEDの光の取り出し効率は低かった。特にGaN系材料よりなるLEDにおいては、GaNの屈折率(2.54)が空気に対して非常に大きいため、青色光がLED内部から空気中へ出る際の全反射角が大きい。このようなGaNの性質に起因して、青色光を素子外へ効率良く取り出すことは難しかった。 The light extraction efficiency of the conventional LED was low. Particularly in an LED made of a GaN-based material, since the refractive index (2.54) of GaN is very large with respect to air, the total reflection angle when blue light exits from the inside of the LED into the air is large. Due to the nature of GaN, it is difficult to efficiently extract blue light out of the device.
そこで、LEDの光の取り出し効率を改善するために、LEDの周囲をエポキシ系樹脂やシリコーン系樹脂で覆う技術が提案されている。これらの樹脂は、GaNの屈折率と空気の屈折率との中間程度の屈折率を有しているので、光がLED内部から空気中へ出る際の全反射角が段階的に小さくなる。その結果、LEDの光の取り出し効率を改善することができる。 Therefore, in order to improve the light extraction efficiency of the LED, a technique for covering the periphery of the LED with an epoxy resin or a silicone resin has been proposed. Since these resins have a refractive index that is approximately between the refractive index of GaN and the refractive index of air, the total reflection angle when light exits from the inside of the LED into the air gradually decreases. As a result, the light extraction efficiency of the LED can be improved.
また、LEDの光の取り出し効率を改善するための他の技術として、2次元フォトニック結晶層をLEDに形成する技術が提案されている。たとえば特開2006−49855号公報(特許文献1)においては、空気中に露出したp型GaN層の表面に複数の円柱を形成することにより、LEDの2次元フォトニック結晶層が製造されている。また特開2006−196658号公報(特許文献2)においては、GaN層の表面に複数の孔を形成することにより、LEDの2次元フォトニック結晶層が製造されている。これらの2次元フォトニック結晶層は空気とLEDとの中間の屈折率を有するので、光がLED内部から空気中へ出る際の全反射角が段階的に小さくなる。その結果、LEDの光の取り出し効率を改善することができる。 As another technique for improving the light extraction efficiency of the LED, a technique for forming a two-dimensional photonic crystal layer on the LED has been proposed. For example, in Japanese Patent Application Laid-Open No. 2006-49855 (Patent Document 1), a two-dimensional photonic crystal layer of an LED is manufactured by forming a plurality of columns on the surface of a p-type GaN layer exposed in the air. . In Japanese Patent Application Laid-Open No. 2006-196658 (Patent Document 2), a two-dimensional photonic crystal layer of an LED is manufactured by forming a plurality of holes on the surface of the GaN layer. Since these two-dimensional photonic crystal layers have an intermediate refractive index between air and the LED, the total reflection angle when the light exits from the inside of the LED into the air is gradually reduced. As a result, the light extraction efficiency of the LED can be improved.
さらに、2次元フォトニック結晶層を半導体発光素子に形成する技術に関連して、たとえば国際公開第2006/062084号パンフレット(特許文献3)には、SiO2およびGaNよりなる2次元フォトニック結晶層を半導体レーザに形成する技術が開示されている。また特開2004−111766号公報(特許文献4)には、空気およびGaNよりなる2次元フォトニック結晶層を、マストランスポート法を用いて半導体レーザに形成する技術が開示されている。 Furthermore, in relation to the technology for forming a two-dimensional photonic crystal layer on a semiconductor light emitting device, for example, International Publication No. 2006/062084 (Patent Document 3) discloses a two-dimensional photonic crystal layer made of SiO 2 and GaN. A technique for forming a semiconductor laser in a semiconductor laser is disclosed. Japanese Patent Application Laid-Open No. 2004-111766 (Patent Document 4) discloses a technique for forming a two-dimensional photonic crystal layer made of air and GaN on a semiconductor laser using a mass transport method.
ここで、SiO2は比較的高い融点を有しているため、GaN層をエピタキシャル成長する際に高温(1000℃〜1200℃程度)に保たれても変形することがない。また、SiO2は低い屈折率(1.5以下)を有しているため、GaN層との間に1以上の大きな屈折率差を有している。さらにSiO2は加工が容易である。これらの理由により、特許文献3に開示されているSiO2およびGaNよりなる2次元フォトニック結晶層は、LEDなどの半導体発光素子の2次元フォトニック結晶層として特に適している。
一方で、SiO2およびGaNよりなる2次元フォトニック結晶層には、発光に必要な電圧が高いという問題があった。この問題は、SiO2に限らず、Siを含む材料とGaNを含む材料とにより構成される2次元フォトニック結晶層を備える半導体発光素子において共通に起こりうる問題である。 On the other hand, the two-dimensional photonic crystal layer made of SiO 2 and GaN has a problem that a voltage required for light emission is high. This problem is not limited to SiO 2 but is a problem that can occur in common in a semiconductor light emitting device including a two-dimensional photonic crystal layer composed of a material containing Si and a material containing GaN.
したがって、本発明の目的は、発光に必要な電圧を低下することのできる半導体発光素子を提供することである。 Accordingly, an object of the present invention is to provide a semiconductor light emitting device capable of reducing a voltage required for light emission.
本発明の半導体発光素子は、キャリアが注入されることにより発光する発光層と、発光層の一方の主面側に形成された2次元回折格子とを備えている。2次元回折格子は、Siを含む複数の格子点と、母層とを有している。母層は、平面的に見て複数の格子点の各々を取り囲んでおり、かつp型のGaNを含んでいる。複数の格子点のうち一つの格子点と、一つの格子点に最も近い格子点との間隔は130nm以上10μm以下である。 The semiconductor light-emitting device of the present invention includes a light-emitting layer that emits light when carriers are injected, and a two-dimensional diffraction grating formed on one main surface side of the light-emitting layer. The two-dimensional diffraction grating has a plurality of lattice points containing Si and a mother layer. The mother layer surrounds each of the plurality of lattice points when seen in a plan view, and contains p-type GaN. An interval between one lattice point of the plurality of lattice points and the lattice point closest to one lattice point is 130 nm or more and 10 μm or less.
本願発明者らは、SiO2およびGaNよりなる2次元フォトニック結晶層においては、GaNを含む母層中にSiが拡散することが原因となって、発光に必要な電圧が高くなることを見出した。すなわち、GaNを含む母層を形成する際、または2次元回折格子の形成後に他の層を形成する際には、Siを含む複数の格子点の各々は高温に加熱される。この加熱により格子点から母層中にSiが拡散され、母層の性質に悪影響を与え、発光に必要な電圧が高くなる。特に、p型GaNよりなる母層中にSiが拡散すると、Siが拡散した部分の導電型がp型からn型に変化する。その結果、2次元回折格子の電気抵抗が著しく増加し、発光に必要な電圧が高くなる。 The inventors of the present application have found that in a two-dimensional photonic crystal layer made of SiO 2 and GaN, the voltage required for light emission increases due to Si diffusing into the mother layer containing GaN. It was. That is, when forming the mother layer containing GaN or forming another layer after forming the two-dimensional diffraction grating, each of the plurality of lattice points containing Si is heated to a high temperature. This heating diffuses Si from the lattice points into the mother layer, adversely affects the properties of the mother layer, and increases the voltage required for light emission. In particular, when Si diffuses into the base layer made of p-type GaN, the conductivity type of the portion where Si is diffused changes from p-type to n-type. As a result, the electrical resistance of the two-dimensional diffraction grating is remarkably increased, and the voltage required for light emission is increased.
そこで、本願発明者らは、格子点間の距離を従来よりも大きく設定することで発光に必要な電圧を低下する方法を見出した。具体的には、複数の格子点のうち一つの格子点と、一つの格子点に最も近い格子点との間隔を130nm以上とする。これにより、Siが拡散していない部分が母層中に確保される。また、複数の格子点のうち一つの格子点と、一つの格子点に最も近い格子点との間隔を10μm以下とすることにより、格子点間に定在波を発生できる。さらに好ましくは、3μm以下であれば定在波の高次化が抑制できその主面と垂直方向への回折効果がより有効に働く。その結果、発光に必要な電圧を低下することができる。 Therefore, the inventors of the present application have found a method of reducing the voltage required for light emission by setting the distance between the lattice points to be larger than that in the prior art. Specifically, the interval between one lattice point among the plurality of lattice points and the lattice point closest to one lattice point is set to 130 nm or more. Thereby, a portion where Si is not diffused is secured in the mother layer. Moreover, a standing wave can be generated between the lattice points by setting the interval between one lattice point of the plurality of lattice points and the lattice point closest to the one lattice point to 10 μm or less. More preferably, if the thickness is 3 μm or less, higher order standing waves can be suppressed, and the diffraction effect in the direction perpendicular to the principal surface can work more effectively. As a result, the voltage required for light emission can be reduced.
本発明の半導体発光素子において好ましくは、複数の格子点のうち一つの格子点と、一つの格子点に最も近い格子点との間隔は200nm以上である。これにより、発光に必要な電圧を一層低下することができる。 In the semiconductor light emitting device of the present invention, preferably, the interval between one lattice point of the plurality of lattice points and the lattice point closest to one lattice point is 200 nm or more. Thereby, the voltage required for light emission can be further reduced.
本発明の半導体発光素子において好ましくは、2次元回折格子は三角格子または正方格子の形状を有している。これらの格子を進む光は、複数回の回折を経て元の格子点の位置に戻るので、各格子点間に定在波が立ちやすい。加えて、これらの形状は容易に作製可能である。 In the semiconductor light emitting device of the present invention, the two-dimensional diffraction grating preferably has a triangular or square lattice shape. Since the light traveling through these gratings returns to the position of the original grating point through a plurality of diffractions, a standing wave tends to be generated between the grating points. In addition, these shapes can be easily fabricated.
本発明の半導体発光素子において好ましくは、発光層と2次元回折格子との間に形成されており、かつ発光層よりも広いバンドギャップを有する電子ブロック層をさらに備えている。これにより、電子が2次元回折格子に進入することを防止することができるので、2次元回折格子内でのキャリアの非発光再結合を防止することができる。加えて、格子点から発光層へのSiの拡散を抑制することができる。 Preferably, the semiconductor light emitting device of the present invention further includes an electron block layer formed between the light emitting layer and the two-dimensional diffraction grating and having a wider band gap than the light emitting layer. Thereby, since electrons can be prevented from entering the two-dimensional diffraction grating, non-radiative recombination of carriers in the two-dimensional diffraction grating can be prevented. In addition, diffusion of Si from the lattice points to the light emitting layer can be suppressed.
本発明の半導体発光素子において好ましくは、電子ブロック層はAlxGa1-xN(0<x<1)よりなっている。このAlxGa1-xNは広いバンドギャップを有しているので、電子ブロック層として適している。 In the semiconductor light emitting device of the present invention, preferably, the electron block layer is made of Al x Ga 1-x N (0 <x <1). Since Al x Ga 1-x N has a wide band gap, it is suitable as an electron blocking layer.
本発明の半導体発光素子において好ましくは、発光層と2次元回折格子との間に形成されたGaNよりなる中間層をさらに備えている。これにより、2次元回折格子に含まれる不純物が発光層に拡散するのを中間層で抑制することができる。 The semiconductor light emitting device of the present invention preferably further includes an intermediate layer made of GaN formed between the light emitting layer and the two-dimensional diffraction grating. Thereby, it is possible to suppress the impurities contained in the two-dimensional diffraction grating from diffusing into the light emitting layer at the intermediate layer.
本発明の半導体発光素子において好ましくは、発光層の他方の主面側に形成され、かつ発光層から伝搬する光を発光層へ反射する反射層をさらに備えている。これにより、発光層の他方の主面側に伝搬した光を反射させて、2次元回折格子内に導入することができる。その結果、発光効率を向上することができる。 Preferably, the semiconductor light emitting device of the present invention further includes a reflective layer that is formed on the other main surface side of the light emitting layer and reflects light propagating from the light emitting layer to the light emitting layer. Thereby, the light propagated to the other main surface side of the light emitting layer can be reflected and introduced into the two-dimensional diffraction grating. As a result, the luminous efficiency can be improved.
本発明の半導体発光素子において好ましくは、反射層は、他方の主面の法線に沿った周期的な屈折率分布を有している。これにより、反射層がブラッグ反射層として機能し、発光層の他方の主面側における光の反射効率を高めることができる。その結果、光の取り出し効率を向上することができる。 In the semiconductor light emitting device of the present invention, preferably, the reflective layer has a periodic refractive index distribution along the normal line of the other main surface. Thereby, the reflective layer functions as a Bragg reflective layer, and the light reflection efficiency on the other main surface side of the light emitting layer can be increased. As a result, the light extraction efficiency can be improved.
本発明の半導体発光素子において好ましくは、発光層の他方の主面側に配置されるn型のGaNよりなる基板をさらに備えている。これにより、基板に電極を取り付けることで基板を介して発光層内へキャリアを注入することができるので、高電流密度の電流を発光層内へ注入することができる。 Preferably, the semiconductor light emitting device of the present invention further includes a substrate made of n-type GaN disposed on the other main surface side of the light emitting layer. Accordingly, carriers can be injected into the light emitting layer through the substrate by attaching the electrode to the substrate, so that a high current density current can be injected into the light emitting layer.
本発明の半導体発光素子によれば、発光に必要な電圧を低下することができる。 According to the semiconductor light emitting device of the present invention, the voltage required for light emission can be reduced.
以下、本発明の実施の形態について、図面に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるLEDの構成を示す平面図である。図2は、図1のII−II線に沿った断面図である。図1および図2を参照して、本実施の形態におけるLED1は、基板2と、n型GaN層3と、発光層としての活性層4と、中間層としてのスペーサ層5と、電子ブロック層6と、p型GaN層7と、2次元回折格子としてのフォトニック結晶層8と、p型コンタクト層9と、透明電極10と、p型電極11と、n型電極12とを備えている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a plan view showing the configuration of the LED according to Embodiment 1 of the present invention. FIG. 2 is a cross-sectional view taken along the line II-II in FIG. Referring to FIGS. 1 and 2, LED 1 in the present embodiment includes a
基板2は、たとえば矩形の平面形状を有している。基板2の上面2a上には、n型GaN層3と、活性層4と、スペーサ層5と、電子ブロック層6と、p型GaN層7とがこの順序で積層されて形成されている。これらの層は互いに隣接している。スペーサ層5は活性層4とフォトニック結晶層8との間に形成されている。p型GaN層7上にはフォトニック結晶層8が形成されている。フォトニック結晶層8は活性層4の上面4a側に形成されており、さらに、フォトニック結晶層8上には、p型コンタクト層9と、透明電極10とがこの順序で積層されて形成されている。透明電極10の上面10aにはp型電極11が形成されており、基板2の下面2bにはn型電極12が形成されている。p型電極11は、たとえば円形の平面形状を有しており、透明電極10の上面10aの中央部において透明電極10に接触している。n型電極11は、たとえば基板2と同一の平面形状を有しており、基板2の下面2bに接触している。
The
図3は、本発明の実施の形態1におけるフォトニック結晶層の構成を模式的に示す図である。(a)は斜視図であり、(b)は平面図である。図3を参照して、フォトニック結晶層8は、複数の格子点81と母層82とを有している。格子点81はたとえば円柱形状を有しており、母層82の内部において均一に分布している。図3において、フォトニック結晶層8は正方格子の形態の2次元回折格子を構成している。格子点81の各々は、正方格子の格子点となる位置、言い換えれば正方形の頂点の位置に形成されている。母層82は、平面的に見て複数の格子点81の各々を取り囲んでいる。
FIG. 3 is a diagram schematically showing a configuration of the photonic crystal layer in the first embodiment of the present invention. (A) is a perspective view, (b) is a plan view. Referring to FIG. 3,
複数の格子点81のうち一つの格子点81aに着目すると、格子点81aは図3(b)中上下左右の位置で4つの格子点81bに囲まれている。これらの格子点81bが格子点81aに最も近い位置に存在している。格子点81aの中心軸から格子点81bの中心軸までの距離をピッチpと示し、格子点81の半径をrとすると、格子点81aと格子点81bとの間隔cは、“c=p−2r”という式で表される。図3のフォトニック結晶層8において、格子点81aと格子点81bとの間隔cは130nm以上、好ましくは200nm以上であり、かつ10μm以下、好ましくは3μm以下である。
When attention is paid to one
複数の格子点81の各々は、Siを含んでおり、たとえばSiO2よりなっている。また、1つの格子点81の一部が空気によって形成されていてもよい。また、母層82はGaNの成分を含んでおり、たとえばGaNや、InyGa1-yN(0<y<1)や、AlxGa1-xN(0<x<1)などよりなっている。
Each of the plurality of
なお、図3ではフォトニック結晶層8が正方格子の形態の2次元回折格子を構成している場合について示したが、フォトニック結晶層はこのような場合の他、たとえば図4に示すように三角格子の形態の2次元回折格子を構成してもよい。
Although FIG. 3 shows the case where the
図4は、本発明の実施の形態1におけるフォトニック結晶層の他の構成を模式的に示す図である。(a)は斜視図であり、(b)は平面図である。図4を参照して、格子点81の各々は、三角格子の格子点となる位置、言い換えれば正三角形の頂点の位置に形成されている。複数の格子点81のうち一つの格子点81aに着目すると、格子点81aは6つの格子点81bに囲まれている。これらの格子点81bが格子点81aに最も近い位置に存在している。格子点81aと格子点81bとの間隔cは130nm以上、好ましくは200nm以上であり、かつ10μm以下、好ましくは3μm以下である。
FIG. 4 is a diagram schematically showing another configuration of the photonic crystal layer in the first embodiment of the present invention. (A) is a perspective view, (b) is a plan view. Referring to FIG. 4, each of
図2を参照して、基板2はたとえばn型GaNなどの導電性基板よりなっている。n型GaN層3は、基板2上に形成される層の結晶性を向上させるために形成される。活性層4は、たとえばInGaN/GaNよりなる多重量子井戸構造を有している。スペーサ層5は、たとえばp型GaNよりなっている。電子ブロック層6は、活性層4よりも広いバンドギャップを有しており、フォトニック結晶層8内への電子の進入をブロックするブロック層として機能する。これにより、フォトニック結晶層8内で電子と正孔とが非発光再結合するのを抑止することができる。電子ブロック層6はたとえばp型AlxGa1-xN(0<x<1)よりなっている。p型コンタクト層9は、透明電極10との接触をオーミック接触にするために形成される。p型コンタクト層9はたとえばp型GaNよりなっている。透明電極10はたとえばNi/Auの積層膜などよりなっており、p型電極11はたとえばTi/Auの積層膜などよりなっており、n型電極12はたとえばTi/Al/Ti/Auの積層膜などよりなっている。n型電極12は透明電極などよりなっていてもよいが、Ti/Al/Ti/Auの積層膜などを用いることによって、活性層4から伝搬する光を活性層4へ反射することができる。
Referring to FIG. 2,
次に、本実施の形態における半導体発光素子の発光原理について説明する。
p型電極11側が正となるような電圧をp型電極11とn型電極12との間に加えると、透明電極10、p型コンタクト層9、フォトニック結晶層8、p型GaN層7、電子ブロック層6、およびスペーサ層5を通じて活性層4へ正孔が注入され、基板2およびn型GaN層3を通じて活性層4へ電子が注入される。そして、注入された正孔と電子とが活性層4内においてそれぞれ再結合し、青色の光が発生する。発生した光のうち基板2の上面2a側を進行する光は、フォトニック結晶層8内に到達する。そして、光は各格子点81(図3)において回折され、各格子点81間には定在波が発生する。同時に、光はフォトニック結晶層8の主面の法線方向(図2中上下方向)にも回折される。この光は、LED1(透明電極10)と空気との境界面に対して鋭角で入射するので、この境界面において反射されずに、透明電極10の上面10aから放出される。一方、発生した光のうち活性層4の下面4b側へ進行した光は、n型電極12によって活性層4の方向に反射される。これにより、基板2の下面2b側へ進行した光がフォトニック結晶層8内へ導かれる。
Next, the light emission principle of the semiconductor light emitting element in this embodiment will be described.
When a voltage that makes the p-
続いて、本実施の形態におけるLEDの製造方法について説明する。
始めに、基板2の上面2aにn型GaN層3と、活性層4と、スペーサ層5をエピタキシャル成長させる。スペーサ層5の成膜の際にはアンドープのGaNを成膜する。続いて、スペーサ層5の上に電子ブロック層6と、p型GaN層7とをエピタキシャル成長させる。ここで、電子ブロック層6やp型GaN層7などの層を成膜する際には、基板2が高温に保持されるので、電子ブロック層6およびp型GaN層7に含まれる不純物(たとえばMg)がスペーサ層5内へ拡散する。その結果、スペーサ層5はp型の導電型を示すようになる。
Then, the manufacturing method of LED in this Embodiment is demonstrated.
First, the n-
続いて、フォトニック結晶層8を形成する。図2および図3を参照して、フォトニック結晶層8は、始めにSiO2よりなる格子点81の各々をp型GaN層7上に形成し、続いて、格子点81の周囲を埋めるように、GaNよりなる母層82をp型GaN層7上にエピタキシャル成長させる。続いて、フォトニック結晶層8の上にp型コンタクト層9をエピタキシャル成長させる。
Subsequently, a
なお、格子点81の周囲をGaNで埋めた後もGaNをエピタキシャル成長させ続けると、格子点81の真上の領域にもGaNがエピタキシャル成長する。この方法によりp型コンタクト層9を形成してもよい。この場合には、母層82とp型コンタクト層9とが同一材料により形成され、母層82とp型コンタクト層9との境界はなくなる。このため、図2においては、フォトニック結晶層8とp型コンタクト層9との境界線を点線で示している。
Note that if GaN is epitaxially grown even after the periphery of the
その後、p型コンタクト層9上に透明電極10と、p型電極11とを成膜し、基板2の下面2bにn型電極12を形成する。
Thereafter, the
ここで、図2および図5を参照して、p型コンタクト層9、透明電極10、p型電極11、およびn型電極12を成膜する際には、基板2が高温に保持されるので、フォトニック結晶層8の格子点81に含まれるSiは、格子点81から母層82内へ拡散する。Siは最大で、図5においてDで示される距離だけ拡散する。その結果、各格子点81にはSiが拡散した領域Rが形成される。領域Rは各格子点81を中心とした円形状を有している。この領域Rにおいては、母層82を構成するGaNの導電型がp型からn型へ変わる。しかし、間隔cは距離Dの2倍以上の大きさに設定されているので、各格子点81の周りに形成された領域Rは互いに重なることがない。このため、領域R以外にはp型の導電型を有する領域が維持される。以上の工程により、本実施の形態におけるLED1が得られる。
Here, referring to FIG. 2 and FIG. 5, when the p-
本実施の形態におけるLED1によれば、複数の格子点81のうち一つの格子点81aと、格子点81aに最も近い格子点81bとの間隔が130nm以上であるので、Siが拡散していない部分が母層82中に確保される。また、複数の格子点81のうち格子点81aと、格子点81aに最も近い格子点81bとの間隔を10μm以下とすることにより、格子点間に定在波を発生できる。さらに好ましくは、3μm以下であれば定在波の高次化が抑制できその主面と垂直方向への回折効果がより有効に働く。その結果、発光に必要な電圧を低下することができる。
According to the LED 1 in the present embodiment, since the interval between one
また、格子点81aと格子点81bとの間隔を200nm以上とすることにより、発光に必要な電圧を一層低下することができる。
Moreover, the voltage required for light emission can be further reduced by setting the distance between the
また、フォトニック結晶層8を正方格子または三角格子の形状とすることにより、これらの格子を進む光が、複数回の回折を経て元の格子点の位置の戻るようになり、各格子点81間に定在波が立ちやすくなる。加えて、正方格子または三角格子の形状は容易に作製可能である。
Further, by making the
また、活性層4よりも広いバンドギャップを有する電子ブロック層6を活性層4とフォトニック結晶層8との間に形成することにより、電子がフォトニック結晶層8に進入することを防止することができ、フォトニック結晶層8内でのキャリアの非発光再結合を防止することができる。加えて、格子点81から活性層4へのSiの拡散を抑制することができる。特にAlxGa1-xNは広いバンドギャップを有しているので、電子ブロック層6として適している。
Further, by forming the
また、活性層4とフォトニック結晶層8との間にスペーサ層5を形成することにより、フォトニック結晶層8に含まれる不純物が活性層4に拡散するのをスペーサ層5で抑制することができる。
In addition, by forming the
また、活性層4から伝搬する光を活性層4へ反射する性質を、活性層4の下面4b側に形成されたn型電極12が有していることにより、活性層4の下面4b側に伝搬した光を反射させて、フォトニック結晶層8内に導入することができる。その結果、光の取り出し効率を向上することができる。
Further, since the n-
さらに、活性層4の下面4b側にn型GaNよりなる基板2を配置することにより、基板2に電極を取り付けることで基板2を介して活性層4内へ電子を注入することができるので、高電流密度の電流を活性層4内へ注入することができる。
Furthermore, by arranging the
(実施の形態2)
図6(a)は、本発明の実施の形態2におけるLEDの構成を示す断面図である。図6(a)を参照して、本実施の形態におけるLED1aは、DBR(Distributed Bragg Reflector)層をさらに備えている点において、実施の形態1におけるLEDとは異なっている。DBR層13は、活性層4の下面4b側に形成されており、基板2とn型GaN層3との間に形成されている。DBR層13は、屈折率の異なる2つの層を積層することによって形成されている。図6(b)は、本発明の実施の形態2におけるDBR層の屈折率分布を示す図である。図6(b)を参照して、DBR層13は、活性層4の下面4bの法線(図6(a)中高さ方向)、つまり厚み方向に沿った周期的な屈折率分布を有している。具体的には、DBR層13の屈折率は、厚み方向に沿って屈折率n1と屈折率n2との間で変化する。屈折率の変化の周期はTで表される。
(Embodiment 2)
FIG. 6A is a cross-sectional view showing the configuration of the LED according to
なお、これ以外のLED1aの構成は、図2に示す実施の形態1のLEDと同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。 In addition, since the structure of LED1a other than this is the same as that of LED of Embodiment 1 shown in FIG. 2, the same code | symbol is attached | subjected to the same member and the description is not repeated.
本実施の形態におけるLED1aによれば、実施の形態1におけるLEDと同様の効果を得ることができる。加えて、厚み方向に沿った周期的な屈折率分布を有するDBR層13により、活性層4の下面4b側における光の反射効率を高めることができる。
According to the LED 1a in the present embodiment, the same effect as the LED in the first embodiment can be obtained. In addition, the
(実施の形態3)
図7は、本発明の実施の形態3におけるLEDの構成を示す断面図である。図7を参照して、本実施の形態におけるLED1bは、基板2の材質およびn型電極12の位置が実施の形態1におけるLEDと異なっている。具体的には、基板2はサファイアよりなっている。n型GaN層3の上面の一部分14は露出されており、この部分14にn型電極12が形成されている。基板2の下面2aにはn電極の代わりにたとえばAlよりなる反射膜12aが形成されている。
(Embodiment 3)
FIG. 7 is a cross-sectional view showing the configuration of the LED according to
本実施の形態におけるLED1bは、たとえば以下の方法で製造される。始めに、基板2の上面2aにn型GaN層3と、活性層4と、スペーサ層5と、電子ブロック層6と、p型GaN層7と、フォトニック結晶層8と、p型コンタクト層9と、透明電極10とをエピタキシャル成長させる。次に、透明電極10上にレジストなどのマスク層を形成する。このマスク層は、部分14の真上以外の領域に形成される。そして、このマスク層を用いて透明電極10、p型コンタクト層9、フォトニック結晶層8、p型GaN層7、電子ブロック層6、スペーサ層5、活性層4をエッチングする。図7に示すように、n型GaN層3の一部もさらにエッチングしてもよい。これにより、n型GaN層3の上面の一部分14が露出される。その後、部分14にn型電極12を形成し、基板2の下面2aに反射膜12aを形成する。以上の工程により、本実施の形態におけるLED1bが得られる。
本実施の形態におけるLED1bにおいては、基板2はサファイアよりなっており、絶縁性である。しかし、n型電極12がn型GaN層3に形成されているので、n型電極12から活性層4へ電子を注入することができる。その結果、実施の形態1におけるLEDと同様の効果を得ることができる。
In LED1b in this Embodiment, the board |
また、図8に示すLED1cのように、実施の形態2と同様のDBR層13を基板2とn型GaN層3との間に形成してもよい。
Further, a
(実施の形態4)
実施の形態1〜3では、本発明の半導体発光素子がLEDである場合について示した。しかし、本発明の半導体発光素子は、LEDの他、たとえば以下に説明するような半導体レーザ素子であってもよい。
(Embodiment 4)
In the first to third embodiments, the case where the semiconductor light emitting element of the present invention is an LED has been described. However, the semiconductor light emitting device of the present invention may be a semiconductor laser device as described below, for example, in addition to the LED.
図9は、本発明の実施の形態4における半導体レーザ素子の構成を示す断面図である。図9を参照して、本実施の形態における半導体レーザ素子1dは、基板21と、n型クラッド層22と、発光層としての活性層23と、p型クラッド層24と、2次元回折格子としてのフォトニック結晶層8と、GaN層25と、p型クラッド層26と、p型コンタクト層27と、p型電極30と、n型電極31とを備えている。
FIG. 9 is a cross-sectional view showing the configuration of the semiconductor laser element in the fourth embodiment of the present invention. Referring to FIG. 9, a
基板21はたとえばGaNよりなっており、基板21の上面21a上には、n型クラッド層22、活性層23、p型クラッド層24、およびフォトニック結晶層8が形成されている。フォトニック結晶層8は実施の形態1に記載のフォトニック結晶層と同様の構成を有している。
The
フォトニック結晶層8上にはGaN層25が形成されている。フォトニック結晶層8とGaN層25とは、共にGaNよりなっており、同一の層である(境界がない)。GaN層25上にはp型クラッド層26およびp型コンタクト層27が形成されている。p型コンタクト層27の上面27aにはp型電極30が形成されており、基板21の下面21bにはn型電極31が形成されている。
A
本実施の形態における半導体レーザ素子1dによれば、実施の形態1におけるLEDと同様の効果を得ることができる。
According to the
なお、実施の形態1では、フォトニック結晶層の格子点が円柱形状である場合について示したが、本発明における格子点の形状は任意である。また、格子点の一部が空気によって構成されていてもよい。 In Embodiment 1, the case where the lattice points of the photonic crystal layer are cylindrical has been described, but the shape of the lattice points in the present invention is arbitrary. Further, some of the lattice points may be made of air.
また、実施の形態1〜3においては、活性層の上面側にフォトニック結晶層が形成されている場合について示したが、活性層の下面側にフォトニック結晶層が形成されていてもよい。 In the first to third embodiments, the case where the photonic crystal layer is formed on the upper surface side of the active layer has been described. However, the photonic crystal layer may be formed on the lower surface side of the active layer.
さらに、本発明は、LEDおよび半導体レーザ素子への適用に限定されるものではなく、キャリアが注入されることにより発光する発光層と、発光層の一方の主面側に形成された2次元回折格子とを備えて半導体発光素子全般に適用することができる。本発明を半導体レーザ素子に適用した場合、フォトニック結晶層が共振器として機能するためには、フォトニック結晶層における回折の次数が1または2程度にし、かつ発振波長に応じた厳密なピッチで格子点を形成する必要がある。一方、本発明をLEDに適用した場合には、回折の次数が高くてもよい。つまり、格子点の間隔が200nm以上であっても非常に強い回折光が生じる。 Furthermore, the present invention is not limited to application to LEDs and semiconductor laser devices, but a light emitting layer that emits light when carriers are injected, and two-dimensional diffraction formed on one main surface side of the light emitting layer. It can be applied to semiconductor light emitting devices in general. When the present invention is applied to a semiconductor laser device, in order for the photonic crystal layer to function as a resonator, the order of diffraction in the photonic crystal layer is set to about 1 or 2, and at a strict pitch according to the oscillation wavelength. It is necessary to form lattice points. On the other hand, when the present invention is applied to an LED, the order of diffraction may be high. That is, very strong diffracted light is generated even when the interval between the lattice points is 200 nm or more.
本実施例においては、実施の形態1と同様の構成のLEDを作製し、その性能を評価した。具体的には、導電性のn型GaN基板を準備し、この基板をOMVPE(Organo Metaric Vapor Phase Epitaxy)炉に投入した。そしてこの炉内において、2000nmの厚みのn型GaN層と、3周期のInGaN/GaNよりなる活性層(量子井戸層)と、20nmの厚みのGaNよりなるスペーサ層と、50nmの厚みのp型AlGaNよりなる電子ブロック層と、10nmの厚みのp型GaN層とを基板の表面にこの順序でエピタキシャル成長させた。続いて、基板をP−CVD(Plasma Enhanced Chemical Vapor Deposition)炉に投入した。そしてこの炉内において、SiH4ガスおよびN2Oガスを用いて、格子点となる位置に100nmの厚みのSiO2膜を形成した。次に、基板をP−CVD炉から取り出し、円形状の複数の格子点のレジストパターンをSiO2膜上に形成した。具体的には、電子ビーム(EB)露光用のレジストをSiO2膜上に塗布し、EB露光機を用いてピッチが350nm、直径が130nmの複数の格子点を残すように露光し、その後現像した。次に、基板をRIE(Reactive Ion Etching)装置に投入し、レジストをマスクとしてCF4ガスによりSiO2をエッチングした。その結果、直径130nm、高さ(厚み)100nmの、SiO2よりなる複数の円柱が格子点に形成された。次に、基板を再びOMVPE炉に投入した。そしてこの炉内において、複数の円柱を埋め込むようにGaNよりなる母層およびp型コンタクト層をエピタキシャル成長させた。次に、p型コンタクト層の表面全面にNi/Auよりなる透明電極を形成し、この透明電極上の一部にTi/Auよりなるp型電極を形成した。そして基板の裏面にTi/Al/Ti/Auよりなるp型電極(反射層)を形成した。こうして得られたLEDに電圧を加えたところ、3V程度の電圧で青く発光した。 In this example, an LED having the same configuration as that of the first embodiment was manufactured and its performance was evaluated. Specifically, a conductive n-type GaN substrate was prepared, and this substrate was put into an OMVPE (Organo Metallic Vapor Phase Epitaxy) furnace. In this furnace, an n-type GaN layer having a thickness of 2000 nm, an active layer (quantum well layer) made of three periods of InGaN / GaN, a spacer layer made of GaN having a thickness of 20 nm, and a p-type having a thickness of 50 nm. An electron blocking layer made of AlGaN and a p-type GaN layer having a thickness of 10 nm were epitaxially grown in this order on the surface of the substrate. Subsequently, the substrate was put into a P-CVD (Plasma Enhanced Chemical Vapor Deposition) furnace. In this furnace, a SiH 4 gas and a N 2 O gas were used to form a SiO 2 film having a thickness of 100 nm at a position to be a lattice point. Next, the substrate was taken out from the P-CVD furnace, and a resist pattern having a plurality of circular lattice points was formed on the SiO 2 film. Specifically, an electron beam (EB) exposure resist is coated on the SiO 2 film, and exposed using an EB exposure machine so as to leave a plurality of lattice points having a pitch of 350 nm and a diameter of 130 nm, and then developed. did. Next, the substrate was put into an RIE (Reactive Ion Etching) apparatus, and SiO 2 was etched with CF 4 gas using the resist as a mask. As a result, a plurality of cylinders made of SiO 2 having a diameter of 130 nm and a height (thickness) of 100 nm were formed at the lattice points. Next, the substrate was again put into the OMVPE furnace. In this furnace, the mother layer made of GaN and the p-type contact layer were epitaxially grown so as to embed a plurality of cylinders. Next, a transparent electrode made of Ni / Au was formed on the entire surface of the p-type contact layer, and a p-type electrode made of Ti / Au was formed on a part of the transparent electrode. A p-type electrode (reflective layer) made of Ti / Al / Ti / Au was formed on the back surface of the substrate. When voltage was applied to the LED thus obtained, blue light was emitted at a voltage of about 3V.
本実施例においては、実施の形態2と同様の構成のLEDを作製し、その性能を評価した。具体的には、導電性のn型GaN基板を準備し、この基板をOMVPE炉に投入した。そしてこの炉内において、200nmの厚みのn型GaN層と、50周期のn型GaN/n型AlGaNよりなる4000nmの厚みのDBR層と、3周期のInGaN/GaNよりなる活性層と、20nmの厚みのGaNよりなるスペーサ層と、50nmの厚みのp型AlGaNよりなる電子ブロック層と、10nmの厚みのp型GaN層とを基板の表面にこの順序でエピタキシャル成長させた。続いて、基板をP−CVD炉に投入した。そしてこの炉内において、SiH4ガスおよびN2Oガスを用いて、格子点となる位置に100nmの厚みのSiO2膜を形成した。次に、基板をP−CVD炉から取り出し、円形状の複数の格子点のレジストパターンをSiO2膜上に形成した。具体的には、EB露光用のレジストをSiO2膜上に塗布し、EB露光機を用いてピッチが350nm、直径が130nmの複数の格子点を残すように露光し、その後現像した。次に、基板をRIE装置に投入し、レジストをマスクとしてCF4ガスによりSiO2をエッチングした。その結果、直径130nm、高さ(厚み)100nmの、SiO2よりなる複数の円柱が格子点に形成された。次に、基板を再びOMVPE炉に投入した。そしてこの炉内において、複数の円柱を埋め込むようにGaNよりなる母層およびp型コンタクト層をエピタキシャル成長させた。次に、p型コンタクト層の表面全面にNi/Auよりなる透明電極を形成し、この透明電極上の一部にTi/Auよりなるp型電極を形成した。そして基板の裏面にTi/Al/Ti/Auよりなるn型電極(反射層)を形成した。こうして得られたLEDに電圧を加えたところ、3V程度の電圧で青く発光した。こうして得られたLEDに電圧を加えたところ、3V程度の電圧で青く発光した。 In this example, an LED having the same configuration as that of the second embodiment was fabricated and its performance was evaluated. Specifically, a conductive n-type GaN substrate was prepared, and this substrate was put into an OMVPE furnace. In this furnace, an n-type GaN layer having a thickness of 200 nm, a DBR layer having a thickness of 4000 nm made of 50-cycle n-type GaN / n-type AlGaN, an active layer made of 3 cycles of InGaN / GaN, and 20 nm A spacer layer made of GaN having a thickness, an electron block layer made of p-type AlGaN having a thickness of 50 nm, and a p-type GaN layer having a thickness of 10 nm were epitaxially grown in this order on the surface of the substrate. Subsequently, the substrate was put into a P-CVD furnace. In this furnace, a SiH 4 gas and a N 2 O gas were used to form a SiO 2 film having a thickness of 100 nm at a position to be a lattice point. Next, the substrate was taken out from the P-CVD furnace, and a resist pattern having a plurality of circular lattice points was formed on the SiO 2 film. Specifically, a resist for EB exposure was applied on the SiO 2 film, and exposed using an EB exposure machine so as to leave a plurality of lattice points having a pitch of 350 nm and a diameter of 130 nm, and then developed. Next, the substrate was put into an RIE apparatus, and SiO 2 was etched with CF 4 gas using the resist as a mask. As a result, a plurality of cylinders made of SiO 2 having a diameter of 130 nm and a height (thickness) of 100 nm were formed at the lattice points. Next, the substrate was again put into the OMVPE furnace. In this furnace, the mother layer made of GaN and the p-type contact layer were epitaxially grown so as to embed a plurality of cylinders. Next, a transparent electrode made of Ni / Au was formed on the entire surface of the p-type contact layer, and a p-type electrode made of Ti / Au was formed on a part of the transparent electrode. Then, an n-type electrode (reflection layer) made of Ti / Al / Ti / Au was formed on the back surface of the substrate. When voltage was applied to the LED thus obtained, blue light was emitted at a voltage of about 3V. When voltage was applied to the LED thus obtained, blue light was emitted at a voltage of about 3V.
本実施例においては、実施の形態3と同様の構成のLEDを作製し、その性能を評価した。具体的には、サファイア基板を準備し、この基板をOMVPE炉に投入した。そしてこの炉内において、2000nmの厚みのn型GaN層と、2周期のInGaN/GaNよりなる活性層(量子井戸層)と、60nmの厚みのGaNよりなるスペーサ層と、20nmの厚みのp型AlGaNよりなる電子ブロック層と、10nmの厚みのp型GaN層とを基板の表面にこの順序でエピタキシャル成長させた。次に、OMVPE炉から基板を取り出し、円形状の複数の格子点のレジストパターンをp型GaN層上に形成した。具体的には、EB露光用のレジストをp型GaN層上に塗布し、EB露光機を用いてピッチが450nm、直径が200nmの複数の孔を形成するに露光し、その後現像した。次に、基板をP−CVD炉に投入した。そしてこの炉内において、SiH4ガスおよびN2Oガスを用いて、格子点となる位置に100nmの厚みのSiO2膜を形成した。その後、レジストともにレジスト上の余分なSiO2をリフトオフした。その結果、高さ100nmのSiO2よりなる複数の円柱が格子点に形成された。このSiO2よりなる円柱は、その先端が若干細くなっていた。次に、基板を再びOMVPE炉に投入した。そしてこの炉内において、複数の円柱を埋め込むようにGaNよりなる母層およびp型コンタクト層をエピタキシャル成長させた。次に、p型コンタクト層の表面全面にNi/Auよりなる透明電極を形成し、この透明電極上の一部にTi/Auよりなるp型電極を形成した。続いて、透明電極およびp型電極上の一部にレジストを形成し、このレジストをマスクとして透明電極、p型コンタクト層、フォトニック結晶層、p型GaN層、電子ブロック層、スペーサ層、活性層をエッチングし、n型GaN層の上面の一部分を露出した。このエッチングは、RIE装置を用いてCl2ガスにより行なった。その後、n型GaN層の露出した部分にTi/Al/Ti/Auよりなるn型電極を形成し、基板の裏面にAgよりなる反射膜を形成した。こうして得られたLEDに電圧を加えたところ、3V程度の電圧で青く発光した。
In this example, an LED having the same configuration as that of
本実施の形態では、SiO2よりなる格子点同士の間隔が発光に必要な電圧に与える影響について調べた。具体的には、導電性のn型GaN基板を準備し、この基板をOMVPE炉に投入した。そしてこの炉内において、2000nmの厚みのn型GaN層と、3周期のInGaN/GaNよりなる活性層と、20nmの厚みのGaNよりなるスペーサ層と、50nmの厚みのp型AlGaNよりなる電子ブロック層と、10nmの厚みのp型GaN層とを基板の表面にこの順序でエピタキシャル成長させた。続いて、基板をP−CVD炉に投入した。そしてこの炉内において、SiH4ガスおよびN2Oガスを用いて、格子点となる位置に100nmの厚みのSiO2膜を形成した。次に、基板をP−CVD炉から取り出し、実施例1〜3と同様の方法で、円形状の複数の格子点のレジストパターンをSiO2膜上に形成した。ここで、本実施例においては、試料A〜試料Lに対して表1に示す間隔でレジストパターンをそれぞれ作製した。 In the present embodiment, the influence of the spacing between lattice points made of SiO 2 on the voltage required for light emission was examined. Specifically, a conductive n-type GaN substrate was prepared, and this substrate was put into an OMVPE furnace. In this furnace, an n-type GaN layer having a thickness of 2000 nm, an active layer made of three periods of InGaN / GaN, a spacer layer made of GaN having a thickness of 20 nm, and an electron block made of p-type AlGaN having a thickness of 50 nm. A layer and a 10 nm thick p-type GaN layer were epitaxially grown in this order on the surface of the substrate. Subsequently, the substrate was put into a P-CVD furnace. In this furnace, a SiH 4 gas and a N 2 O gas were used to form a SiO 2 film having a thickness of 100 nm at a position to be a lattice point. Next, the substrate was taken out from the P-CVD furnace, and a resist pattern having a plurality of circular lattice points was formed on the SiO 2 film in the same manner as in Examples 1 to 3. Here, in this example, resist patterns were prepared for the samples A to L at intervals shown in Table 1, respectively.
次に、基板をRIE装置に投入し、レジストをマスクとしてCF4ガスによりSiO2をエッチングした。その結果、SiO2よりなる複数の円柱が格子点に形成された。次に、基板を再びOMVPE炉に投入した。そしてこの炉内において、複数の円柱を埋め込むようにGaNよりなる母層およびp型コンタクト層をエピタキシャル成長させた。次に、p型コンタクト層の表面全面にNi/Auよりなる透明電極を形成し、この透明電極上の一部にTi/Auよりなるp型電極を形成した。そして基板の裏面にTi/Al/Ti/Auよりなるn型電極(反射層)を形成した。こうして得られた試料A〜試料LのLEDについて、発光に必要な電圧を調べた。この結果を表2および図10に示す。 Next, the substrate was put into an RIE apparatus, and SiO 2 was etched with CF 4 gas using the resist as a mask. As a result, a plurality of cylinders made of SiO 2 were formed at lattice points. Next, the substrate was again put into the OMVPE furnace. In this furnace, the mother layer made of GaN and the p-type contact layer were epitaxially grown so as to embed a plurality of cylinders. Next, a transparent electrode made of Ni / Au was formed on the entire surface of the p-type contact layer, and a p-type electrode made of Ti / Au was formed on a part of the transparent electrode. Then, an n-type electrode (reflection layer) made of Ti / Al / Ti / Au was formed on the back surface of the substrate. With respect to the LEDs of Sample A to Sample L thus obtained, the voltage required for light emission was examined. The results are shown in Table 2 and FIG.
表2および図10を参照して、間隔が130nm以上の場合には4V未満で発光し、間隔が200nm以上の場合には3V程度で発光している。この結果から、格子点の間隔を130nm以上、好ましくは200nm以上とすることで、発光に必要な電圧を低下できることが分かる。 Referring to Table 2 and FIG. 10, light is emitted at less than 4 V when the interval is 130 nm or more, and light is emitted at about 3 V when the interval is 200 nm or more. From this result, it can be seen that the voltage required for light emission can be lowered by setting the interval between lattice points to 130 nm or more, preferably 200 nm or more.
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。 The embodiments and examples disclosed above are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is shown not by the above embodiments and examples but by the scope of claims, and is intended to include all modifications and variations within the meaning and scope equivalent to the scope of claims. .
本発明は、2次元回折格子を備えた半導体発光素子に利用可能である。 The present invention can be used for a semiconductor light emitting device having a two-dimensional diffraction grating.
1,1a〜1c LED、1d 半導体レーザ素子、2,21 基板、2a,21a 基板上面、2b,21b 基板下面、3 n型GaN層、4,23 活性層、4a 活性層上面、4b 活性層下面、5 スペーサ層、6 電子ブロック層、7 p型GaN層、8 フォトニック結晶層、9,27 p型コンタクト層、10 透明電極、10a 透明電極上面、11,30 p型電極、12,31 n型電極、12a 反射膜、13 DBR層、14 部分、22 n型クラッド層、24,26 p型クラッド層、25 GaN層、27a p型コンタクト層上面、81,81a,81b 格子点、82 母層。
1, 1a to 1c LED, 1d semiconductor laser element, 2, 21 substrate, 2a, 21a substrate upper surface, 2b, 21b substrate lower surface, 3 n-type GaN layer, 4,23 active layer, 4a active layer upper surface, 4b active layer
Claims (9)
前記発光層の一方の主面側に形成された2次元回折格子とを備え、
前記2次元回折格子は、シリコンを含む複数の格子点と、平面的に見て前記複数の格子点の各々を取り囲み、かつp型の窒化ガリウムを含む母層とを有し、
前記複数の格子点のうち一つの格子点と、前記一つの格子点に最も近い格子点との間隔は130nm以上10μm以下である、半導体発光素子。 A light-emitting layer that emits light when carriers are injected;
A two-dimensional diffraction grating formed on one main surface side of the light emitting layer,
The two-dimensional diffraction grating includes a plurality of lattice points including silicon, and a base layer that surrounds each of the plurality of lattice points in a plan view and includes p-type gallium nitride.
A semiconductor light emitting element, wherein an interval between one lattice point of the plurality of lattice points and a lattice point closest to the one lattice point is 130 nm or more and 10 μm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322207A JP5071087B2 (en) | 2007-12-13 | 2007-12-13 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322207A JP5071087B2 (en) | 2007-12-13 | 2007-12-13 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147071A JP2009147071A (en) | 2009-07-02 |
JP5071087B2 true JP5071087B2 (en) | 2012-11-14 |
Family
ID=40917356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322207A Expired - Fee Related JP5071087B2 (en) | 2007-12-13 | 2007-12-13 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071087B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9806226B2 (en) | 2010-06-18 | 2017-10-31 | Sensor Electronic Technology, Inc. | Deep ultraviolet light emitting diode |
US8907322B2 (en) | 2010-06-18 | 2014-12-09 | Sensor Electronic Technology, Inc. | Deep ultraviolet light emitting diode |
US8927959B2 (en) | 2010-06-18 | 2015-01-06 | Sensor Electronic Technology, Inc. | Deep ultraviolet light emitting diode |
JP6536938B2 (en) * | 2015-02-25 | 2019-07-03 | 国立研究開発法人物質・材料研究機構 | Topological photonic crystal |
JP2017038006A (en) * | 2015-08-12 | 2017-02-16 | 学校法人金沢工業大学 | Nitride semiconductor light emitting diode and nitride semiconductor light emitting diode manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012279B2 (en) * | 2003-10-21 | 2006-03-14 | Lumileds Lighting U.S., Llc | Photonic crystal light emitting device |
JP2006165309A (en) * | 2004-12-08 | 2006-06-22 | Sumitomo Electric Ind Ltd | Semiconductor laser element |
CN101040409B (en) * | 2004-12-08 | 2010-05-26 | 住友电气工业株式会社 | Semiconductor laser device and method for manufacturing same |
JP2006196658A (en) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting element and manufacturing method thereof |
JP4891579B2 (en) * | 2005-08-31 | 2012-03-07 | 住友電気工業株式会社 | Method for manufacturing element having photonic crystal structure |
-
2007
- 2007-12-13 JP JP2007322207A patent/JP5071087B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009147071A (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4992282B2 (en) | Light emitting diode, light emitting diode manufacturing method, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, and electronic device | |
JP5391469B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
US8053789B2 (en) | Light emitting device and fabrication method thereof | |
JP2008098442A (en) | Method of forming wiring of light-emitting element, light-emitting element mounting board, display, backlight, illuminator and electronic instrument | |
JP2005268809A (en) | Semiconductor light emitting devices including in-plane light emitting layers | |
KR20080081934A (en) | Semiconductor light emitting element and process for producing the same | |
WO2006132013A1 (en) | Semiconductor light emitting element | |
TWI376039B (en) | Light-emitting diode | |
JP2008311317A (en) | Semiconductor light-emitting element | |
JP2005244201A (en) | Semiconductor luminous element and manufacturing method of the same | |
JP5071087B2 (en) | Semiconductor light emitting device | |
EP2048754A2 (en) | Laser diode having nano patterns and method of fabricating the same | |
US9306120B2 (en) | High efficiency light emitting diode | |
JP2009059851A (en) | Semiconductor light emitting diode | |
JP2008034850A (en) | Semiconductor layer structure having superlattice | |
US20070158662A1 (en) | Two-dimensional photonic crystal LED | |
JP2008047850A (en) | Nitride semiconductor light emitting diode | |
JP2008053385A (en) | Nitride semiconductor light emitting diode element | |
JP2017059752A (en) | Light-emitting device and manufacturing method thereof | |
US20210202794A1 (en) | Light-emitting element and manufacturing method thereof | |
Lee et al. | GaN light-emitting diode with deep-angled mesa sidewalls for enhanced light emission in the surface-normal direction | |
KR20120085027A (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2002076435A (en) | Semiconductor light emitting element | |
WO2008035932A1 (en) | Iii-nitride based light-emitting diode structure with monolithically integrated sidewall deflectors and method thereof | |
JP6068073B2 (en) | LED array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |