JP5068434B2

JP5068434B2 - Organic EL drive circuit and organic EL display device using the same

Info

Publication number: JP5068434B2
Application number: JP2005184733A
Authority: JP
Inventors: 宏司矢熊
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-06-28
Filing date: 2005-06-24
Publication date: 2012-11-07
Anticipated expiration: 2025-06-24
Also published as: JP2006048003A

Description

この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機等で使用される有機ＥＬ表示装置において、カラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減でき、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置に関する。 The present invention relates to an organic EL drive circuit and an organic EL display device using the same, and more specifically, in an organic EL display device used in a mobile phone or the like, a screen of the organic EL display device due to a difference in characteristics between column driver ICs The present invention relates to an organic EL driving circuit and an organic EL display device suitable for high-luminance color display.

携帯電話機用のアクティブ型あるいはパッシブ型の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムライン（有機ＥＬ素子の陽極側駆動ラインあるいはデータ線）の数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような端子ピン数の増加により、特に、カラムライン側では複数のカラムドライバＩＣが必要になる。例えば、ＱＶＧＡのフルカラーでは三原色のＲ，Ｇ，Ｂ各１２０端子ピンの３６０端子ピンとなり、現在ところ３ドライバは必要になる。そのためカラムドライバＩＣ相互間の特性の相違、特に、その駆動電流のばらつきにより、有機ＥＬ表示装置の画面上に輝度むらが発生する問題がある。
このような問題を解決するための発明として、出願人は、特開２００３−２８８０４５号「有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置」を出願している（特許文献１）。これは、集積されたペア抵抗の抵抗値が実質的に等しいことを利用してカラムドライバＩＣ間での駆動電流のばらつきを抑える技術である。
特開２００３−２８８０４５号公報 In an organic EL display panel of an active or passive organic EL display device for a mobile phone, the number of column lines (organic EL element anode side drive lines or data lines) is 396 (132 × 3) terminal pins, A row line having 162 terminal pins has been proposed, and the number of column line and row line terminal pins tends to increase further.
Due to such an increase in the number of terminal pins, a plurality of column driver ICs are required particularly on the column line side. For example, in the full color of QVGA, there are 360 terminal pins of R, G, B for each of the three primary colors, and three drivers are required at present. For this reason, there is a problem that unevenness in luminance occurs on the screen of the organic EL display device due to a difference in characteristics between column driver ICs, in particular, a variation in driving current.
As an invention for solving such a problem, the applicant has applied for Japanese Patent Laid-Open No. 2003-288045 “Organic EL Drive Circuit and Organic EL Display Device Using the Same” (Patent Document 1). This is a technique for suppressing variations in driving current among column driver ICs by utilizing the fact that the resistance values of the integrated pair resistors are substantially equal.
JP 2003-288045 A

しかし、特許文献１のカラムドライバＩＣは、マスターチップとスレーブチップでそれぞれ基準電流発生回路の構成が相違するために、それぞれにドライバＩＣを製造しなければならない。そのため、ドライバＩＣの製造コストが高くなる問題がある。
一方、有機ＥＬパネルは、大型化の傾向にあって、パネルが大きい場合には、カラムドライバＩＣは３個か、それ以上必要になる。その上、端子ピン数の増加は、端子ピン間の駆動電流のばらつきも大きくするので、より精度の高い駆動電流が要求される。前記のペア抵抗を利用する駆動電流の制御は、ペア抵抗の抵抗値のばらつきが駆動電流値に影響を与えるので、現在の輝度むら低減の要求には十分応えられなくなってきている。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減できる有機ＥＬ駆動回路を提供することにある。
この発明の他の目的は、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減できる有機ＥＬ表示装置を提供することにある。 However, the column driver ICs of Patent Document 1 have different configurations of the reference current generation circuit between the master chip and the slave chip, and thus driver ICs must be manufactured for each. Therefore, there is a problem that the manufacturing cost of the driver IC increases.
On the other hand, the organic EL panel tends to be large, and if the panel is large, three or more column driver ICs are required. In addition, since the increase in the number of terminal pins also increases the variation in drive current between the terminal pins, a drive current with higher accuracy is required. The control of the drive current using the above-mentioned pair resistor cannot sufficiently meet the current demand for reducing the luminance unevenness because the variation in the resistance value of the pair resistor affects the drive current value.
An object of the present invention is to solve such a problem of the prior art, and uneven brightness on the screen of an organic EL display device due to a difference in characteristics between column driver ICs that current-drive the organic EL panel. An organic EL driving circuit that can reduce the manufacturing cost of a column driver IC.
Another object of the present invention is to reduce the uneven luminance on the screen of the organic EL display device due to the difference in characteristics between the column driver ICs that drive the organic EL panel with current, and to reduce the manufacturing cost of the column driver ICs. An object is to provide an EL display device.

このような目的を達成するためのこの発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の特徴は、電流方向がシンクあるいは吐き出しの基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して有機ＥＬパネルを電流駆動するＩＣ化された有機ＥＬ駆動回路において、
このＩＣの外部から基準電流と同じシンクあるいは吐き出しの電流で基準電流の電流値に相当する電流値の電流を入力するために設けられた第１および第２の入力端子と、第１および第２の出力端子と、第１の入力端子から入力される電流、第２の入力端子から入力される電流、そして基準電流のいずれか１つを選択するための基準電流選択回路と、基準電流選択回路により選択された電流を基準電流の電流方向とは逆方向の吐き出しあるいはシンクの電流に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて第１および第２の出力側トランジスタに基準電流の電流値に相当する電流値の電流をそれぞれ生成して第１および第２の出力端子に出力するカレントミラー回路とを備えていて、
前記ＩＣは矩形であって、第１および第２の入力端子は、このＩＣと同様な回路構成のＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、かつ、第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されているものである。 In order to achieve such an object, the organic EL drive circuit of the present invention or the organic EL display device using the same is characterized in that the current direction corresponds to the terminal pin of the organic EL panel based on the reference current of sink or discharge. In an organic EL drive circuit that is integrated into an IC that generates current and drives an organic EL panel with current,
First and second input terminals provided for inputting a current having a current value corresponding to the current value of the reference current with the same sink or discharge current as the reference current from the outside of the IC, and first and second A reference current selection circuit for selecting one of an output terminal, a current input from the first input terminal, a current input from the second input terminal, and a reference current, and a reference current selection circuit A current inversion circuit for inverting the current selected by the above in the direction opposite to the current direction of the reference current or the current of the sink, and the current of the current inversion circuit is received by the input side transistor and the first and second output sides A current mirror circuit for generating a current of a current value corresponding to the current value of the reference current in the transistor and outputting the current to the first and second output terminals;
The IC is rectangular, and the first and second input terminals are respectively disposed on both sides that will be adjacent when an IC having a circuit configuration similar to that of the IC is adjacently disposed, and Similarly, the first and second output terminals are respectively disposed on both sides.

このように、この発明にあっては、第１および第２の入力端子が、このＩＣと同様なＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されているので、このＩＣを有機ＥＬパネルのカラムライン側の辺に沿って複数個隣接して配置した場合に、基準電流を発生しているＩＣ（マスターチップ）からこれの右側のＩＣ（スレーブチップ）、これの左側のＩＣ（スレーブチップ）、そしてこれら両側のＩＣ（スレーブチップ）のいずれかのＩＣに、発生した基準電流あるいはこれに対応する電流を第１あるいは第２の出力端子を介して送出することができる。隣接するいずれかのＩＣは、第１あるいは第２の出力端子から送出される電流を隣接する辺に設けられた第１あるいは第２の入力端子を介して受けることができ、自己の基準電流選択回路によりそれを自己のドライバＩＣにおける基準電流として利用することができる。
この場合、入力端子と出力端子とは各ＩＣにおいて相互に隣接した辺に設けられているので、ＩＣ間の端子接続ラインは短くなり、送出する電流値の変動はほとんど生じない。これにより、隣接配置されるＩＣの基準電流の電流値を、基準電流を発生しているＩＣの基準電流の電流値に実質的に揃えることができるので、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減できる。さらに、マスターであっても、スレーブであっても同一構成ＩＣを使用でき、これらを接近させて多数配列できるので、カラムドライバＩＣの製造コストを低減できる。
その結果、この発明は、携帯電話機等において、有機ＥＬパネルの端子ピン数が増加することによって、有機ＥＬパネルのカラムライン側の辺に沿って複数のＩＣを配列した場合であっても、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減でできる。
なお、この明細書におけるカラムドライバは、アクティブマトリックス型の有機ＥＬパネルにおいてデータ線を駆動するドライバであってもパッシブマトリックス型の有機ＥＬパネルのカラムラインを駆動するドライバであってもよいので、これらを区別していない。 As described above, according to the present invention, the first and second input terminals are respectively arranged on both sides that will be adjacent when an IC similar to this IC is adjacently disposed. Similarly, since the first and second output terminals are also arranged on both sides, when a plurality of ICs are arranged adjacent to each other along the column line side of the organic EL panel, a reference current is supplied. The reference current generated from the generated IC (master chip) to any one of the right IC (slave chip), the left IC (slave chip), and the ICs on both sides (slave chips). Alternatively, a current corresponding to this can be sent through the first or second output terminal. Any of the adjacent ICs can receive the current sent from the first or second output terminal via the first or second input terminal provided on the adjacent side, and can select its own reference current. The circuit can use it as a reference current in its own driver IC.
In this case, since the input terminal and the output terminal are provided on the sides adjacent to each other in each IC, the terminal connection line between the ICs is shortened, and fluctuations in the current value to be transmitted hardly occur. As a result, the current value of the reference current of the adjacent IC can be substantially matched to the current value of the reference current of the IC generating the reference current, so that the column driver IC that drives the organic EL panel in a current manner Brightness unevenness on the screen of the organic EL display device due to the difference in characteristics between them can be reduced. Furthermore, since the same configuration IC can be used regardless of whether it is a master or a slave, and many of them can be arranged close to each other, the manufacturing cost of the column driver IC can be reduced .
As a result, according to the present invention, even when a plurality of ICs are arranged along the column line side of the organic EL panel by increasing the number of terminal pins of the organic EL panel in a mobile phone or the like, The luminance unevenness on the screen of the organic EL display device due to the difference in characteristics between the column driver ICs that current-drive the EL panel can be reduced, and the manufacturing cost of the column driver ICs can be reduced.
Note that the column driver in this specification may be a driver that drives a data line in an active matrix organic EL panel or a driver that drives a column line of a passive matrix organic EL panel. Does not distinguish .

図２において１０は、アクティブマトリックス型の有機ＥＬ表示装置であって、１１、１２、１３は、その有機ＥＬ駆動回路のカラムドライバＩＣ（以下ドライバＩＣ）である。
ドライバＩＣ１１〜１３は、同一の回路構成の有機ＥＬ駆動回路を有し、それぞれが隣接して配置されている。これら３個のドライバＩＣは、水平１ライン分の有機ＥＬパネル５のカラム方向の端子ピンの駆動を分割して受け持つ。これら３個のドライバＩＣには、それぞれに、ＩＣ外部から供給される電流と内部で発生した電流のいずれかを選択してそれを基準電流として内部回路に供給するために基準電流発生回路１と基準電流選択回路２、そして隣接するＩＣの１つあるいは２つへ基準電流を転送するための２つの出力端子、基準電流を隣接するＩＣの１つから受けるための２つの入力端子とが設けられている。
なお、図２において、ドライバＩＣ１２は、マスタドライバであって、これの両側にあるドライバＩＣ１１とドライバＩＣ１３とがスレーブドライバである。 In FIG. 2, 10 is an active matrix type organic EL display device, and 11, 12 and 13 are column driver ICs (hereinafter referred to as driver ICs) of the organic EL drive circuit.
The driver ICs 11 to 13 have organic EL drive circuits having the same circuit configuration, and are arranged adjacent to each other. These three driver ICs are responsible for driving the terminal pins in the column direction of the organic EL panel 5 for one horizontal line. Each of these three driver ICs includes a reference current generating circuit 1 for selecting either a current supplied from outside the IC or a current generated inside the IC and supplying the selected current to the internal circuit as a reference current. A reference current selection circuit 2, two output terminals for transferring the reference current to one or two of the adjacent ICs, and two input terminals for receiving the reference current from one of the adjacent ICs are provided. ing.
In FIG. 2, the driver IC 12 is a master driver, and the driver IC 11 and the driver IC 13 on both sides thereof are slave drivers.

ドライバＩＣ１１〜１３は、図１にドライバ１２を例としてその詳細を示すように、それぞれ基準電流発生回路１と、基準電流選択回路２、ホワイトバランス調整回路３、基準電流分配型Ｄ／Ａ変換回路４等とからなる。基準電流分配型Ｄ／Ａ変換回路４には、有機ＥＬパネルの各端子ピン対応に設けられたＤ／Ａ変換ブロック（Ｄ／Ａ）４ａ，…４i，…４ｎが設けられている。
基準電流分配型Ｄ／Ａ変換回路４は、トランジスタＴNaを入力側トランジスタとし、Ｄ／Ａ変換ブロック４ａ〜４ｎのそれぞれを構成する出力側トランジスタ群を有する１つのカレントミラー回路で構成されていて、この１つのカレントミラー回路が電流スイッチングＤ／Ａ変換回路になっている。このカレントミラー回路の出力側トランジスタ群と各出力側トランジスタにそれぞれ接続されたスイッチ回路群（図示せず）でＤ／Ａ変換ブロック４ａ〜４ｎを構成する。このことで、トランジスタＴNaを駆動する基準駆動電流が端子ピン対応のＤ／Ａ変換ブロック４ａ〜４ｎにそれぞれ分配されるとともに、各Ｄ／Ａ変換ブロック４ａ〜４ｎは、基準駆動電流に従って自己に対応して与えられた表示データＤＡＴに応じてスイッチ回路群をＯＮ／ＯＦＦすることで表示データＤＡＴのＤ／Ａ変換をして端子ピン対応に各Ｄ／Ａ変換ブロック４ａ〜４ｎがそれぞれに表示データＤＡＴの値に対応するアナログ変換電流を生成する。
なお、図１における出力端子Ｐ1，…Ｐi，…Ｐnは、有機ＥＬパネル５の端子ピンに対応して設けられたドライバＩＣ１２の出力端子であり、ＳＷは、出力端子Ｐ1，…Ｐi，…Ｐnに対応して設けられたリセットスイッチである。 The driver ICs 11 to 13 have a reference current generation circuit 1, a reference current selection circuit 2, a white balance adjustment circuit 3, and a reference current distribution type D / A conversion circuit, as shown in detail in FIG. 4 mag. The reference current distribution type D / A conversion circuit 4 is provided with D / A conversion blocks (D / A) 4a,... 4i,.
The reference current distribution type D / A conversion circuit 4 includes a transistor TNa as an input side transistor, and is composed of one current mirror circuit having output side transistor groups constituting each of the D / A conversion blocks 4a to 4n. This one current mirror circuit is a current switching D / A conversion circuit. The D / A conversion blocks 4a to 4n are configured by an output side transistor group of the current mirror circuit and a switch circuit group (not shown) connected to each output side transistor. Thus, the reference drive current for driving the transistor TNa is distributed to the D / A conversion blocks 4a to 4n corresponding to the terminal pins, and each D / A conversion block 4a to 4n corresponds to itself according to the reference drive current. The D / A conversion of the display data DAT is performed by turning on / off the switch circuit group in accordance with the display data DAT thus given, and the D / A conversion blocks 4a to 4n correspond to the terminal pins, respectively. An analog conversion current corresponding to the value of DAT is generated.
1, output terminals P1,..., Pi,... Pn are output terminals of the driver IC 12 provided corresponding to the terminal pins of the organic EL panel 5, and SW is the output terminals P1,. It is a reset switch provided corresponding to.

ホワイトバランス調整回路３は、Ｒ，Ｇ，Ｂ対応にそれぞれ設けられていて、レジスタ７に記憶されたＲ，Ｇ，Ｂ対応のデータがそれぞれにこれに内蔵されたＤ／Ａ変換ブロック（Ｄ／Ａブロック）３ａに設定される。これは、Ｒ，Ｇ，ＢそれぞれにデータをＤ／Ａ変換することでホワイトバランス調整された基準駆動電流をそれぞれに生成する回路である。基準電流発生回路１から基準電流分配型Ｄ／Ａ変換回路４までの各回路は、それぞれ表示色（三原色）のＲ，Ｇ，Ｂ対応に設けられているが、ここでは、発明がＲ，Ｇ，Ｂのそれぞれに直接関係していないことと、これら回路が同じ回路構成であるので、Ｒ，Ｇ，Ｂの区別せずに以下説明する。
なお、レジスタ７に記憶されるデータは、装置外部から入力データとしてＭＰＵ９に供給されたＲ，Ｇ，Ｂ対応のデータをＭＰＵ９が受けて一旦内部の不揮発性メモリに記憶し、このデータをＭＰＵ９がレジスタ７に転送することでレジスタ７に設定される。 The white balance adjustment circuit 3 is provided for each of R, G, and B, and R / G / B data stored in the register 7 is stored in the D / A conversion block (D / A). (A block) 3a. This is a circuit that generates a reference drive current that is white balance adjusted by D / A converting data to R, G, and B, respectively. Each circuit from the reference current generation circuit 1 to the reference current distribution type D / A conversion circuit 4 is provided corresponding to the display colors (three primary colors) R, G, B. Here, the invention is R, G , B are not directly related to each other, and these circuits have the same circuit configuration, and therefore will be described below without distinguishing R, G, B.
The data stored in the register 7 is received by the MPU 9 as R, G, B data supplied to the MPU 9 as input data from the outside of the apparatus, and temporarily stored in the internal nonvolatile memory. By transferring to the register 7, the register 7 is set.

図２に戻り、１２ａ〜１２ｃは、それぞれドライバＩＣ１２の入力端子（図面上の黒角端子）であり、入力端子１２ａ，１２ｃは前段ドライバＩＣ１１側に隣接する辺にそれぞれ設けられ、入力端子１２ｂは後段ドライバＩＣ１３側に隣接する辺に設けられている。１２ｄ，１２ｅは、それぞれ、出力端子Ｐ1，…Ｐi，…Ｐnとは別の、ドライバＩＣ１２の出力端子（図面上の白角端子）である。出力端子１２ｄは前段ドライバＩＣ１１側に隣接する辺に設けられ、出力端子１２ｅは後段ドライバＩＣ１３側に隣接する辺に設けられている。そしてドライバＩＣ１２の左右の辺では入力端子と出力端子との上下の位置関係が入れ替わっている。
すなわち、入力端子１２ｂは、後段ドライバＩＣ１３側の隣接する辺の出力端子１３ｄとその位置が対応していて、出力端子１２ｅは、後段ドライバＩＣ１３側の隣接する辺の入力端子１３ａとその位置が対応している。入力端子１２ａは、前段ドライバＩＣ１２側の隣接する辺の出力端子１１ｅとその位置が対応していて、出力端子１２ｄは、前段ドライバＩＣ１１側の隣接する辺の入力端子１１ｂとに位置が対応している。これにより隣接するＩＣ間で出力端子（白角端子）と入力端子（黒角端子）がそれぞれに対応する位置関係で配置されることになる。 Returning to FIG. 2, reference numerals 12a to 12c denote input terminals (black square terminals in the drawing) of the driver IC 12, respectively. The input terminals 12a and 12c are provided on the sides adjacent to the previous driver IC 11 side, and the input terminal 12b is It is provided on the side adjacent to the rear driver IC 13 side. Reference numerals 12d and 12e denote output terminals (white corner terminals in the drawing) of the driver IC 12, which are different from the output terminals P1,... Pi,. The output terminal 12d is provided on a side adjacent to the front-stage driver IC 11 side, and the output terminal 12e is provided on a side adjacent to the rear-stage driver IC 13 side. The vertical positional relationship between the input terminal and the output terminal is switched on the left and right sides of the driver IC 12.
That is, the position of the input terminal 12b corresponds to the output terminal 13d of the adjacent side on the rear driver IC 13 side, and the position of the output terminal 12e corresponds to the position of the input terminal 13a of the adjacent side on the rear driver IC 13 side. is doing. The input terminal 12a corresponds to the position of the output terminal 11e on the adjacent side on the preceding driver IC 12 side, and the position of the output terminal 12d corresponds to the input terminal 11b on the adjacent side on the previous stage driver IC 11 side. Yes. As a result, between the adjacent ICs, the output terminal (white corner terminal) and the input terminal (black corner terminal) are arranged in a corresponding positional relationship.

ドライバＩＣ１１，１３の各入力端子１１ａ〜１１ｃ，１３ａ，１３ｂ（図示せず），１３ｃと各出力端子１１ｄ，１１ｅ，１３ｄ，１３ｅ（図示せず）とは、各入力端子１２ａ〜１２ｃと各出力端子１２ｄ，１２ｅにそれぞれ対応する端子である。それぞれ前記の入力端子１２ａ〜１２ｂと出力端子１２ｄ〜１２ｅと同様の関係で配置されている。入力端子１１ａ〜１１ｂ，１２ａ〜１２ｂ，１３ａ〜１３ｂと、出力端子１１ｄ〜１１ｅ，１２ｄ〜１２ｅ，１３ｄ〜１３ｅとは、基準電流値に相当する電流ＩrをＩＣ間で授受するための端子である。ここでは、これら入力端子と出力端子とがそれぞれ矩形の各辺に配置されるドライバＩＣの端子ピンのうちのＩＣが隣接して配置されたときに相互に隣接することになる辺において実質的に対応する位置にあるものが選択され、割当てられている。
これにより、出力端子１２ｄは、入力端子１１ｂに隣接し、短い配線ライン１４によりこれら端子が接続される。出力端子１２ｅは、入力端子１３ａに隣接し、短い配線ライン１５によりこれら端子が接続される。
なお、入力端子１１ｃ，１２ｃ，１３ｃは、それぞれマスター／スレーブの設定信号ＳＥＬが入力される端子であり、隣接するＩＣと対応関係である必要がないので任意の辺の端子ピンが割当てられてもよい。また、ＩＣは矩形であるが、その矩形は、通常のＩＣとは異なり、有機ＥＬパネル５のカラム方向の端子ピンに沿って細長い、短冊状ものとなる。なお、図２では、設定信号ＳＥＬを設定するために必要なクロックＣＬＫの入力端子１２ｆ（図１参照）は省略してある。 The input terminals 11a to 11c, 13a, 13b (not shown) and 13c and the output terminals 11d, 11e, 13d and 13e (not shown) of the driver ICs 11 and 13 are input terminals 12a to 12c and outputs. These terminals correspond to the terminals 12d and 12e, respectively. The input terminals 12a to 12b and the output terminals 12d to 12e are arranged in the same relationship. The input terminals 11a to 11b, 12a to 12b, 13a to 13b, and the output terminals 11d to 11e, 12d to 12e, and 13d to 13e are terminals for exchanging a current Ir corresponding to the reference current value between the ICs. . Here, the input terminals and the output terminals are substantially arranged on the sides that are adjacent to each other when the ICs of the terminal pins of the driver IC that are arranged on the respective sides of the rectangle are arranged adjacent to each other. The one at the corresponding position has been selected and assigned.
Thereby, the output terminal 12d is adjacent to the input terminal 11b, and these terminals are connected by the short wiring line. The output terminal 12e is adjacent to the input terminal 13a, and these terminals are connected by a short wiring line 15.
The input terminals 11c, 12c, and 13c are terminals to which a master / slave setting signal SEL is input, respectively, and do not need to have a corresponding relationship with an adjacent IC. Good. Further, although the IC is a rectangle, the rectangle is elongated and strip-shaped along the terminal pins in the column direction of the organic EL panel 5, unlike a normal IC. In FIG. 2, the input terminal 12f (see FIG. 1) for the clock CLK necessary for setting the setting signal SEL is omitted.

図２に示すように、基準電流分配型Ｄ／Ａ変換回路４の各Ｄ／Ａ変換ブロック４ａ〜４ｎは、ＭＰＵ９からレジスタ６を介して表示データＤＡＴを受けてホワイトバランス調整回路３（そのＤ／Ａブロック３ａ）から供給された基準駆動電流を表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流（通常はシンク電流）を生成する。そして、生成されたそれぞれの駆動電流は、カラム（データ線）側の出力端子Ｐ1，…Ｐi，…Ｐnを介してそれぞれにアクティブマトリックス型の有機ＥＬパネル５のピクセル回路５ａに送出されてピクセル回路５ａに内蔵されたコンデンサＣを充電しする。これによりピクセル回路５ａの有機ＥＬ素子５ｂを駆動する電流が生成される。
また、図２に示すように、有機ＥＬパネル５におけるＸa…Ｘi…Ｘｎ，Ｘ2a…Ｘ2i…Ｘ2ｎ，Ｘ3a…Ｘ3i…Ｘ3ｎは、それぞれドライバＩＣ１１〜１３の出力端子Ｐ1…Ｐi…Ｐnに対応するデータ線（カラムライン）である。 As shown in FIG. 2, each of the D / A conversion blocks 4a to 4n of the reference current distribution type D / A conversion circuit 4 receives the display data DAT from the MPU 9 via the register 6 and receives the white balance adjustment circuit 3 (the D The reference drive current supplied from the / A block 3a) is amplified by the display data value to generate a drive current (usually a sink current) corresponding to the display luminance at that time. The generated drive currents are sent to the pixel circuits 5a of the active matrix type organic EL panel 5 through the output terminals P1,..., Pi,. The capacitor C built in 5a is charged. As a result, a current for driving the organic EL element 5b of the pixel circuit 5a is generated.
As shown in FIG. 2, Xa ... Xi ... Xn, X2a ... X2i ... X2n, X3a ... X3i ... X3n in the organic EL panel 5 are data corresponding to the output terminals P1 ... Pi ... Pn of the driver ICs 11-13, respectively. A line (column line).

図１，図２に示すように、基準電流発生回路１は、基準電流源１ａと電流反転回路１ｂとからなり、これらの間に基準電流選択回路２が設けられている。
基準電流選択回路２は、コントロール回路８からマスター／スレーブの設定信号ＳＥＬを受けて内部の基準電流Ｉrefか、前段ＩＣからの電流Ｉrか、後段ＩＣからの電流Ｉrかの、３者のうちいずれか１つの電流を基準電流として選択する回路である。
これは、アナログスイッチ（トランスミッションゲート）２ａ〜２ｃとシフトレジスタ２ｄとからなる。シフトレジスタ２ｄは、フリップフロップ（ＦＦ）を３段従属接続した回路である。なお、設定信号ＳＥＬは、後述するように３ビットデータとしてクロックＣＬに応じてシフトレジスタ２ｄに設定される。
アナログスイッチ２ａ，２ｂは、それぞれ入力端子１２ａ，１２ｂに対応して設けられ、それぞれその一端がこれら入力端子１２ａ，１２ｂにそれぞれ接続されている。アナログスイッチ２ｃの一端は、基準電流源１ａに接続され、これから基準電流Ｉrefを受ける。アナログスイッチ２ａ〜２ｃの他端は共通に接続されて電流反転回路１ｂの入力端子に接続されている。 As shown in FIGS. 1 and 2, the reference current generating circuit 1 includes a reference current source 1a and a current inverting circuit 1b, and a reference current selection circuit 2 is provided therebetween.
The reference current selection circuit 2 receives the master / slave setting signal SEL from the control circuit 8 and is either an internal reference current Iref, a current Ir from the previous stage IC, or a current Ir from the rear stage IC. This circuit selects one current as a reference current.
This comprises analog switches (transmission gates) 2a to 2c and a shift register 2d. The shift register 2d is a circuit in which flip-flops (FF) are connected in three stages. The setting signal SEL is set in the shift register 2d according to the clock CL as 3-bit data as will be described later.
The analog switches 2a and 2b are provided corresponding to the input terminals 12a and 12b, respectively, and one ends thereof are connected to the input terminals 12a and 12b, respectively. One end of the analog switch 2c is connected to the reference current source 1a and receives the reference current Iref therefrom. The other ends of the analog switches 2a to 2c are connected in common and connected to the input terminal of the current inverting circuit 1b.

シフトレジスタ２ｄは、初段フリップフロップの入力端子側が入力端子１２ｃに接続され、フリップフロップの各段のＱ出力がアナログスイッチ２ａ〜２ｃのＯＮ／ＯＦＦコントロール信号として非反転側入力端子に、Ｑバー出力（Ｑ出力の反転出力側）が反転側入力端子にそれぞれ接続されている。そこで、アナログスイッチ２ａ〜２ｃは、そのうち、データ“１”にセットされたフリップフロップに対応するスイッチが駆動される。シフトレジスタ２ｄの初段フリップフロップはアナログスイッチ２ａに対応し、次段フリップフロップはアナログスイッチ２ｂに対応し、最終段フリップフロップはアナログスイッチ２ｃに対応している。そこで、“１”がセットされたフリップフロップに対応するアナログスイッチがＯＮとなり、データ“０”がセットされたフリップフロップにより駆動されるアナログスイッチがＯＦＦとなる。
シフトレジスタ２ｄは、クロック入力端子２ｆ（図２には図示せず）からシフトクロックＣＬを受けて、初段に入力されたデータ“１”を順次シフトして各段のフリップフロップに３ビットのデータを記憶する。これにより設定信号ＳＥＬが各ドライバＩＣに設定されてマスター／スレーブの選択が行われる。なお、シフトレジスタ２ｄは、初期状態では“０”リセットされている。
そこで、アナログスイッチ２ａをＯＮとし、他のスイッチをＯＦＦとするときには、シフトレジスタ２ｄに設定信号ＳＥＬ＝“００１”が設定される。アナログスイッチ２ｂをＯＮとし、他のスイッチをＯＦＦとするときには、シフトレジスタ２ｄに設定信号ＳＥＬ＝“０１０”が設定される。アナログスイッチ２ｃをＯＮとし、他のスイッチをＯＦＦとするときには、シフトレジスタ２ｄに設定信号ＳＥＬ＝“１００”が設定される。これらの３ビットデータは、コントロール回路８から入力端子１２ｃにシフトクロックＣＬとともに送出される。
なお、ドライバＩＣ１１，１２の入力端子１１ｃ，１３ｃにも同時にコントロール回路８からそれぞれぞドライバＩＣに基準電流を選択する３ビットのデータが入力される。 In the shift register 2d, the input terminal side of the first stage flip-flop is connected to the input terminal 12c, and the Q output of each stage of the flip-flop is output to the non-inversion side input terminal as an ON / OFF control signal of the analog switches 2a to 2c. (The inverted output side of the Q output) is connected to the inversion side input terminal. Therefore, among the analog switches 2a to 2c, the switch corresponding to the flip-flop set to the data “1” is driven. The first-stage flip-flop of the shift register 2d corresponds to the analog switch 2a, the next-stage flip-flop corresponds to the analog switch 2b, and the final-stage flip-flop corresponds to the analog switch 2c. Therefore, the analog switch corresponding to the flip-flop in which “1” is set is turned on, and the analog switch driven by the flip-flop in which data “0” is set is turned off.
The shift register 2d receives the shift clock CL from the clock input terminal 2f (not shown in FIG. 2), sequentially shifts the data “1” input to the first stage, and outputs 3-bit data to the flip-flops of each stage. Remember. As a result, the setting signal SEL is set in each driver IC, and master / slave selection is performed. The shift register 2d is reset to “0” in the initial state.
Therefore, when the analog switch 2a is turned on and the other switches are turned off, the setting signal SEL = "001" is set in the shift register 2d. When the analog switch 2b is turned on and the other switches are turned off, the setting signal SEL = “010” is set in the shift register 2d. When the analog switch 2c is turned on and the other switches are turned off, the setting signal SEL = "100" is set in the shift register 2d. These 3-bit data are sent from the control circuit 8 to the input terminal 12c together with the shift clock CL.
Note that 3-bit data for selecting a reference current is simultaneously input to the driver ICs from the control circuit 8 to the input terminals 11c and 13c of the driver ICs 11 and 12, respectively.

基準電流選択回路２は、初段のフリップフロップが“１”にセットされたときには、ＯＮしたアナログスイッチ２ａを介して入力端子１２ａから入力される前段ＩＣから送出される電流Ｉrを選択し、そのドライバＩＣがスレーブチップとなる。次段のフリップフロップが“１”にセットされたときには、ＯＮしたアナログスイッチ２ｂを介して入力端子１２ｂから入力される後段ＩＣから送出される電流Ｉrを選択し、そのドライバＩＣがスレーブチップとなる。最終段のフリップフロップが“１”にセットされたときには、ＯＮしたアナログスイッチ２ｃを介して基準電流源１ａの基準電流Ｉrefを選択する。これによりそのドライバＩＣはマスターチップとなる。なお、基準電流源１ａは、＋ＶDDの電源ラインに接続され電力供給を受ける。
基準電流選択回路２により選択された電流は、電流反転回路１ｂに加えられる。電流反転回路１ｂは、Ｎチャネルの入力側ＭＯＳトランジスタＴN1と出力側ＭＯＳトランジスタＴN2からなるカレントミラー回路で構成されている。ダイオード接続のトランジスタＴN1は、そのドレインがアナログスイッチ２ａ〜２ｃの共通の出力側端子に接続され、そのソースが接地されている。
トランジスタＴN2は、そのドレインがホワイトバランス調整回路３のカレントミラー回路の入力側トランジスタＴPaのドレインに接続され、そのソースが接地されている。
これにより、基準電流源１ａの基準電流Ｉrefあるいは入力端子１２ａ，１２ｂから吐き出される基準電流Ｉrefと同相の電流Ｉrのいずれかの電流が電流反転回路１ｂに入力されて、電流反転回路１ｂは、シンク電流（逆相の電流）をミラー電流として発生してホワイトバランス調整回路３の入力側トランジスタＴPaのドレインに供給する。 When the first-stage flip-flop is set to “1”, the reference current selection circuit 2 selects the current Ir sent from the previous-stage IC that is input from the input terminal 12a via the analog switch 2a that is turned on, and the driver IC becomes a slave chip. When the flip-flop of the next stage is set to “1”, the current Ir sent from the subsequent stage IC input from the input terminal 12b through the analog switch 2b that is turned on is selected, and the driver IC becomes the slave chip. . When the flip-flop at the final stage is set to “1”, the reference current Iref of the reference current source 1a is selected via the analog switch 2c that is turned on. As a result, the driver IC becomes a master chip. The reference current source 1a is connected to the + VDD power supply line and receives power supply.
The current selected by the reference current selection circuit 2 is applied to the current inverting circuit 1b. The current inverting circuit 1b is constituted by a current mirror circuit including an N-channel input side MOS transistor TN1 and an output side MOS transistor TN2. The diode-connected transistor TN1 has its drain connected to the common output terminal of the analog switches 2a to 2c, and its source grounded.
The transistor TN2 has its drain connected to the drain of the input side transistor TPa of the current mirror circuit of the white balance adjustment circuit 3, and its source is grounded.
As a result, either the reference current Iref of the reference current source 1a or the current Ir in phase with the reference current Iref discharged from the input terminals 12a and 12b is input to the current inverting circuit 1b, and the current inverting circuit 1b A current (current of opposite phase) is generated as a mirror current and supplied to the drain of the input side transistor TPa of the white balance adjustment circuit 3.

ホワイトバランス調整回路３は、入力側の電流をミラー電流として出力側に複製して出力端子１２ｄ，１２ｅと基準電流分配型Ｄ／Ａ変換回路４とにそれぞれ電流を出力する回路である。これは、ダイオード接続のＰチャネルの入力側ＭＯＳトランジスタＴPaと、２個の出力側ＰチャネルのＭＯＳトランジスタＴP1，ＴP2、そして多数の出力側トランジスタで構成されるＤ／Ａブロック３ａとからなる１つのカレントミラー回路で構成された電流スイッチングＤ／Ａである。Ｄ／Ａブロック３ａの出力側トランジスタ群にはスイッチ回路（図示せず）がそれぞれ直列に接続されている。トランジスタＴP1，ＴP2は、スレーブチップとなるドライバに基準電流値に相当する電流値の電流Ｉrを前段ＩＣと後段ＩＣに送出する回路である。
出力側の各トランジスタＴP1，ＴP2のソースとＤ／Ａ３ａの出力側トランジスタＴPc〜ＴPmのソースは、電源ライン＋ＶDDより高い電圧の電源ライン＋Ｖccに接続されている。各トランジスタＴP1，ＴP2のドレインは、それぞれドライバＩＣ１２の両側辺にある出力端子１２ｄ，１２ｅに接続されている。
Ｄ／Ａ変換ブロック３ａは、レジスタ７に記憶されたデータを受けてそれをＤ／Ａ変換してホワイトバランス調整された基準駆動電流Ｉroを生成してこれを基準電流分配型Ｄ／Ａ変換回路４に送出する。
ここで、トランジスタＴPaと各トランジスタＴP1，ＴP2とのチャネル幅（ゲート幅）は、１：１で等しい。各トランジスタＴP1，ＴP2のドレインからは、それぞれ出力端子１２ｄ，１２ｅに基準電流Ｉrefと実質的に等しい電流値の電流Ｉrが基準電流Ｉrefと同相の吐き出し電流として出力される。トランジスタＴP1，ＴP2は、図面左側の入力側トランジスタＴPaに対してＤ／Ａ３ａよりも手前に配置されている。これにより高い精度で基準電流Ｉrefと実質的に等しい電流値の電流Ｉrを発生することができる。 The white balance adjustment circuit 3 is a circuit that copies the current on the input side to the output side as a mirror current and outputs the current to the output terminals 12d and 12e and the reference current distribution type D / A conversion circuit 4, respectively. This is a diode-connected P-channel input-side MOS transistor TPa, two output-side P-channel MOS transistors TP1, TP2, and a D / A block 3a composed of a number of output-side transistors. This is a current switching D / A configured by a current mirror circuit. Switch circuits (not shown) are connected in series to the output side transistor group of the D / A block 3a. The transistors TP1 and TP2 are circuits that send a current Ir having a current value corresponding to a reference current value to a driver serving as a slave chip to a front-stage IC and a rear-stage IC.
The sources of the output transistors TP1 and TP2 and the sources of the output transistors TPc to TPm of the D / A 3a are connected to the power supply line + Vcc having a voltage higher than the power supply line + VDD. The drains of the transistors TP1 and TP2 are connected to output terminals 12d and 12e on both sides of the driver IC 12, respectively.
The D / A conversion block 3a receives the data stored in the register 7 and D / A converts it to generate a white balance-adjusted reference drive current Iro, which is used as a reference current distribution type D / A conversion circuit. 4 to send.
Here, the channel width (gate width) of the transistor TPa and each of the transistors TP1 and TP2 is 1: 1. From the drains of the transistors TP1 and TP2, a current Ir having a current value substantially equal to the reference current Iref is output to the output terminals 12d and 12e as a discharge current in phase with the reference current Iref. The transistors TP1 and TP2 are arranged in front of the D / A 3a with respect to the input side transistor TPa on the left side of the drawing. As a result, the current Ir having a current value substantially equal to the reference current Iref can be generated with high accuracy.

各Ｄ／Ａ変換ブロック４は、電流スイッチングＤ／Ａとして８ビットの表示データの重み桁に対応する重み桁の多数の出力側トランジスタとこれに直列に接続されたスイッチ回路（図示せず）とで構成されている。重み桁に対応する各スイッチ回路がレジスタ６の表示データＤＡＴに応じてＯＮ／ＯＦＦされて、選択された出力側トランジスタの出力電流を合計した電流値をアナログ変換値として発生する。その合計電流値の出力が駆動電流として出力端子Ｐ1，…Ｐi，…Ｐnにそれぞれ出力される。 Each D / A conversion block 4 includes, as a current switching D / A, a plurality of output side transistors having weight digits corresponding to the weight digits of 8-bit display data, and a switch circuit (not shown) connected in series therewith. It consists of Each switch circuit corresponding to the weight digit is turned ON / OFF according to the display data DAT of the register 6, and a current value obtained by summing the output currents of the selected output side transistors is generated as an analog conversion value. The output of the total current value is output to the output terminals P1,... Pi,.

さて、ここでは、駆動電流を生成する基礎となる基準電流の発生に関しては、前記した設定信号ＳＥＬの３ビットのデータ設定によりドライバＩＣ１２がマスターチップ、ドライバＩＣ１１，１３がスレーブチップとなっている。
ドライバＩＣ１２の出力端子１２ｄは、配線ライン１４（図２参照）を介してスレーブチップ１１の入力端子１１ｂに接続され、ドライバＩＣ１２の出力端子１２ｅは、配線ライン１５（図２参照）を介してスレーブチップ１３の入力端子１３ａに接続されている。配線ライン１４，１５は、隣接する端子間を接続するもので非常に短いものである。
そこで、マスターチップのドライバＩＣ１２のトランジスタＴP1のドレインの電流が出力端子１２ｄ，配線ライン１４を介してスレーブチップのドライバ１１の入力端子１１ｂに短いパスで入力される。また、トランジスタＴP2のドレインの電流が出力端子１２ｅ，配線ライン１５を介してスレーブチップのドライバＩＣ１３の入力端子１３ａに短いパスで入力される。
出力端子１２ａ，１２ｂは、グランドＧＮＤに接続されている。なお、このとき各トランジスタＴP1，ＴP2の出力電流は、μＡオーダのものであるので、直接グランドＧＮＤへ流しても、全体の消費電力はほとんど増加しない。スレーブチップのドライバＩＣ１１の出力端子１１ａ，１１ｄ，１１ｅおよびスレーブチップのドライバＩＣ１３の出力端子１３ｂ，１３ｄ，１３ｅも同様にグランドＧＮＤに接続されている。 Now, regarding the generation of the reference current that is the basis for generating the drive current, the driver IC 12 is the master chip and the driver ICs 11 and 13 are the slave chips by setting the 3-bit data of the setting signal SEL.
The output terminal 12d of the driver IC 12 is connected to the input terminal 11b of the slave chip 11 through a wiring line 14 (see FIG. 2), and the output terminal 12e of the driver IC 12 is a slave through the wiring line 15 (see FIG. 2). The input terminal 13 a of the chip 13 is connected. The wiring lines 14 and 15 connect the adjacent terminals and are very short.
Therefore, the drain current of the transistor TP1 of the driver IC 12 of the master chip is input to the input terminal 11b of the driver 11 of the slave chip via the output terminal 12d and the wiring line 14 through a short path. Further, the drain current of the transistor TP2 is input to the input terminal 13a of the driver IC 13 of the slave chip via the output terminal 12e and the wiring line 15 through a short path.
The output terminals 12a and 12b are connected to the ground GND. At this time, since the output currents of the transistors TP1 and TP2 are on the order of μA, even if they are directly supplied to the ground GND, the overall power consumption hardly increases. Similarly, the output terminals 11a, 11d and 11e of the driver IC 11 of the slave chip and the output terminals 13b, 13d and 13e of the driver IC 13 of the slave chip are also connected to the ground GND.

ドライバＩＣ１２は、マスターチップであるので、入力端子１２ａからの電流の入力はない。そこで、コントロール回路８から設定信号ＳＥＬ＝“１００”を受けてそれがシフトレジスタ２ｄに記憶されている。これにより、基準電流源１ａが選択され、基準電流Ｉrefがアナログスイッチ２ｃを介して電流反転回路１ｂに入力される。
一方、スレーブチップのドライバＩＣ１１は、コントロール回路８から設定信号ＳＥＬ＝“０１０”を受けてそれがシフトレジスタ２ｄに記憶されている。これにより、入力端子１１ｂを選択して、自己の基準電流源１ａからの基準電流Ｉrefではなく、後段のマスタードライバＩＣ１２のトランジスタＴP1のドレインから送出された、その基準電流電流Ｉrefに対応する電流値の電流Ｉrを入力端子１１ｂ，アナログスイッチ２ｂを介してこれの電流反転回路１ｂに受ける。
スレーブチップのドライバＩＣ１３もコントロール回路８から設定信号ＳＥＬ＝“００１”を受けてそれがシフトレジスタ２ｄに記憶されている。これにより、入力端子１３ａを選択して、前段のドライバＩＣ１２のトランジスタＴP2のドレインから送出された基準電流Ｉrefに対応する電流値の電流Ｉrを入力端子１３ａ，アナログスイッチ２ａを介してこれの電流反転回路１ｂに受ける。 Since the driver IC 12 is a master chip, no current is input from the input terminal 12a. Therefore, the setting signal SEL = "100" is received from the control circuit 8 and stored in the shift register 2d. As a result, the reference current source 1a is selected, and the reference current Iref is input to the current inverting circuit 1b via the analog switch 2c .
On the other hand, the driver IC 11 of the slave chip receives the setting signal SEL = “010” from the control circuit 8 and stores it in the shift register 2d. As a result, the input terminal 11b is selected and the current value corresponding to the reference current current Iref sent from the drain of the transistor TP1 of the master driver IC 12 in the subsequent stage, instead of the reference current Iref from the own reference current source 1a. Current Ir is received by the current inverting circuit 1b via the input terminal 11b and the analog switch 2b.
The driver IC 13 of the slave chip also receives the setting signal SEL = “001” from the control circuit 8 and stores it in the shift register 2d. As a result, the input terminal 13a is selected, and the current Ir having a current value corresponding to the reference current Iref sent from the drain of the transistor TP2 of the previous driver IC 12 is inverted through the input terminal 13a and the analog switch 2a. Received by circuit 1b.

これにより、ドライバＩＣ１１，１３は、ドライバＩＣ１２の基準電流発生回路１の基準電流源１ａの基準電流Ｉrefの電流値に相当するこれと同相の電流値の電流Ｉrを基準電流として自己の内部回路に供給する。ドライバＩＣ１１，１３は、この電流Ｉr（基準電流Ｉr）により、ドライバＩＣ１２と同様に同じ各ドライバ１１，１３の電流反転回路１ｂを経てそれぞれのホワイトバランス調整回路３の入力側ＰチャネルのＭＯＳトランジスタＴPaがそれぞれ駆動される。
その結果、スレーブチップのドライバＩＣ１１，１３のホワイトバランス調整回路３は、それぞれ基準電流Ｉrに基づいてＤ／Ａ３ａにおいて基準駆動電流Ｉroをそれぞれ生成して、それぞれにそれぞれの基準電流分配型Ｄ／Ａ変換回路４を駆動する。それにより、有機ＥＬパネル５の端子ピンに送出する駆動電流がそれぞれのドライバＩＣ１１，１３で生成される。
このように、ドライバＩＣ１２の基準電流発生回路１ａの基準電流Ｉrefを基準として短い配線ライン１４，１５を介して両隣のスレーブチップのドライバＩＣ１１，１３が実質的に同じ電流値の基準電流により同じ回路構成の回路を経て駆動電流を発生するので、各駆動電流のばらつきが低減される。 As a result, the driver ICs 11 and 13 use the current Ir having a current value in phase corresponding to the current value of the reference current Iref of the reference current source 1a of the reference current generation circuit 1 of the driver IC 12 as a reference current in its own internal circuit. Supply. The driver ICs 11 and 13 use the current Ir (reference current Ir) to pass through the current inverting circuits 1b of the same drivers 11 and 13 in the same manner as the driver IC 12 and input side P-channel MOS transistors TPa of the respective white balance adjustment circuits 3. Are driven respectively.
As a result, the white balance adjustment circuits 3 of the driver ICs 11 and 13 of the slave chips generate the reference drive currents Iro in the D / A 3a based on the reference currents Ir, respectively, and each reference current distribution type D / A The conversion circuit 4 is driven. Thereby, drive currents to be sent to the terminal pins of the organic EL panel 5 are generated by the respective driver ICs 11 and 13.
In this way, the driver ICs 11 and 13 of the slave chips on both adjacent sides via the short wiring lines 14 and 15 with the reference current Iref of the reference current generating circuit 1a of the driver IC 12 as a reference are the same circuit by the reference current having substantially the same current value. Since the drive current is generated through the circuit having the configuration, variation in each drive current is reduced.

ところで、実施例では、電流反転回路１ｂをカレントミラー回路としているが、これは、例えば、オペアンプ等で構成される一般的な電流反転アンプが用いられてもよい。いずれの場合も、電流反転回路１ｂの入力電流値と出力電流値とが等しくなくてもよい。それぞれのドライバＩＣにおいて、マスターチップにおける基準電流源１ａの基準電流Ｉrefの電流値に相当する電流値の電流がそれぞれの入力端子、出力端子に得られる関係にあればよい。
また、実施例における出力端子１２ｄ，１２ｅ等に基準電流Ｉrを出力する回路は、基準電流Ｉrefあるいは基準電流Ｉrにより入力側トランジスタが駆動され、出力側トランジスタに基準電流Ｉrを発生するカレントミラー回路であれば、ホワイトバランス調整回路であることに限定されるものではない。
また、実施例で説明したホワイトバランス調整回路３は、Ｒ，Ｇ，Ｂ対応にそれぞれ設けられているとしているが、ホワイトバランス調整回路３を１つとしてＤ／Ａ３ａをＲ，Ｇ，Ｂ対応にそれぞれ設けて１個のカレントミラー回路として構成してもよい。この場合には、基準電流発生回路１からホワイトバランス調整回路３までをＲ，Ｇ，Ｂに対して共通の回路とすることができる。 In the embodiment, the current inverting circuit 1b is a current mirror circuit. However, for example, a general current inverting amplifier configured by an operational amplifier or the like may be used. In either case, the input current value and the output current value of the current inverting circuit 1b may not be equal. In each of the driver ICs, it is sufficient that a current having a current value corresponding to the current value of the reference current Iref of the reference current source 1a in the master chip is obtained at each input terminal and output terminal.
Further, the circuit for outputting the reference current Ir to the output terminals 12d, 12e, etc. in the embodiment is a current mirror circuit in which the input side transistor is driven by the reference current Iref or the reference current Ir and the reference side Ir is generated in the output side transistor. If there is, it is not limited to the white balance adjustment circuit.
The white balance adjustment circuit 3 described in the embodiment is provided for R, G, and B. However, the white balance adjustment circuit 3 is used as one, and the D / A 3a is for R, G, and B. Each may be provided and configured as one current mirror circuit. In this case, the circuit from the reference current generation circuit 1 to the white balance adjustment circuit 3 can be a common circuit for R, G, and B.

さらに、実施例における入力端子１２ａ，１２ｂと出力端子１２ｄ，１２ｅとは、それぞれ隣接して配置されたＩＣにおける隣接する辺において対応する位置に入力端子と出力端子とが配置されるように左右の辺において上下の位置関係を逆にして対応させているが、これら端子は、対応する位置でなく、単に隣接する辺に配置しても端子間の接続ラインが多少長くなるだけか、配線がクロスするだけである。そこで、これら端子は、複数のＩＣを隣接配置した際に必ずしも対応する位置関係で配置される必要はない。
また、実施例の基準電流選択回路２は、コントロール回路８からマスター／スレーブの設定信号ＳＥＬを受けて内部の基準電流Ｉrefか、外部から入力される電流Ｉrかのいずれかを選択している。しかし、この基準電流選択回路２は、ＲＯＭデータと同一層にコンタクト配線パターンを形成してそのデータの書込みと同時に選択すべき側のコンタクトに接続するようにすることができる。このようにすれば、製造工程のＲＯＭのデータ書込みの際のマスクオプション処理で選択される選択回路とすることができる。したがって、この場合には選択するためのビットデータを基準電流選択回路２に入力する必要がない。しかも、この接続については、特別な論理回路等を伴うハードウエア回路が不要である。また、選択回路は、各配線ラインにヒューズを設けておき、製造過程で一方のヒューズを遮断するような回路であってもよい。
なお、実施例のように基準電流選択回路２がデータ設定によって、基準電流について自己の基準電流源１ａの基準電流Ｉrefか、外部から入力された電流Ｉrかの選択をするものであれば、スレーブチップのドライバＩＣについては、表示装置にドライバＩＣが組み込まれ、画面を表示したときの、画面上の輝度むらを見て後から各ＩＣ内部の基準電流Ｉrefを選択してマスターチップから切り離して動作させることが可能である。 Further, the input terminals 12a and 12b and the output terminals 12d and 12e in the embodiment are arranged so that the input terminals and the output terminals are arranged at corresponding positions in adjacent sides of the ICs arranged adjacent to each other. These terminals are associated with each other by reversing the positional relationship between the top and bottom, but these terminals do not correspond to each other. Just do it. Therefore, these terminals do not necessarily have to be arranged in a corresponding positional relationship when a plurality of ICs are arranged adjacent to each other.
Further, the reference current selection circuit 2 of the embodiment receives either the master / slave setting signal SEL from the control circuit 8 and selects either the internal reference current Iref or the externally input current Ir. However, the reference current selection circuit 2 can form a contact wiring pattern in the same layer as the ROM data and connect it to the contact on the side to be selected simultaneously with the writing of the data. In this way, it is possible to provide a selection circuit that is selected in the mask option process at the time of writing the ROM data in the manufacturing process. Therefore, in this case, it is not necessary to input the bit data for selection to the reference current selection circuit 2. In addition, a hardware circuit with a special logic circuit or the like is not necessary for this connection. The selection circuit may be a circuit in which a fuse is provided in each wiring line and one of the fuses is cut off during the manufacturing process.
If the reference current selection circuit 2 selects the reference current Iref of its own reference current source 1a or the current Ir input from the outside by data setting as in the embodiment, the slave Regarding the driver IC of the chip, the driver IC is incorporated in the display device, and after operating the brightness unevenness on the screen when the screen is displayed, the reference current Iref inside each IC is selected and separated from the master chip. It is possible to make it.

以上説明してきたが、実施例では、有機ＥＬ表示装置に３個のドライバＩＣを設けた例を挙げているが、さらにドライバＩＣ１１の前段にスレーブドライバＩＣを設けて、ドライバＩＣ１１の出力端子１１ａを前段のスレーブドライバＩＣの入力端子に接続することで、前段のスレーブドライバＩＣにドライバＩＣ１１の電流Ｉrを送出することが可能である。同様に、ドライバＩＣ１３の後段にスレーブドライバＩＣをさらに設けてもドライバＩＣ１３の電流Ｉrを送出することが可能である。この場合には、スレーブドライバＩＣは、スレーブドライバであるとともにマスタードライバとなる。スレーブドライバＩＣの出力端子はグランドＧＮＤには接続されない。
したがって、この発明は、４個か、それ以上のドライバＩＣが有機ＥＬ表示装置に設けられていても適用できる。もちろん、スレーブチップは、ドライバＩＣ１１，１３のいずれか１つだけであってもよい。
また、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体として構成してもよいことはもちろんである。また、実施例のＮチャンネル型（あるいはｎｐｎ型トランジスタ）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。 As described above, in the embodiment, an example in which three driver ICs are provided in the organic EL display device is described. However, a slave driver IC is further provided in front of the driver IC 11, and the output terminal 11a of the driver IC 11 is provided. By connecting to the input terminal of the preceding slave driver IC, the current Ir of the driver IC 11 can be sent to the preceding slave driver IC. Similarly, the current Ir of the driver IC 13 can be transmitted even if a slave driver IC is further provided in the subsequent stage of the driver IC 13. In this case, the slave driver IC is a slave driver and a master driver. The output terminal of the slave driver IC is not connected to the ground GND.
Therefore, the present invention can be applied even when four or more driver ICs are provided in the organic EL display device. Of course, the slave chip may be only one of the driver ICs 11 and 13.
In the embodiment, the MOSFET transistor is mainly used. However, the bipolar transistor may be mainly used. In addition, the N channel type (or npn type transistor) of the embodiment can be replaced with a P channel type (or pnp type) transistor, and the P channel type (or pnp type) transistor can be replaced with an N channel (or npn type) transistor. it can.

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬ表示装置のカラムドライバの内部構成の説明図である。FIG. 1 is an explanatory diagram of an internal configuration of a column driver of an organic EL display device according to an embodiment to which the organic EL drive circuit of the present invention is applied. 図２は、有機ＥＬ表示装置の全体的な構成を示すブロック図である。FIG. 2 is a block diagram showing the overall configuration of the organic EL display device.

Explanation of symbols

１…基準電流発生回路、２…基準電流選択回路、
３…ホワイトバランス調整回路、
４…基準電流分配型Ｄ／Ａ変換回路、
５…有機ＥＬパネル、５ａ…ピクセル回路、
５ｂ…有機ＥＬ素子、６，７…レジスタ、
８…コントロール回路、９…ＭＰＵ、
９…ピクセル回路、９ａ…有機ＥＬ素子、
１０…有機ＥＬ表示装置、
１２、１１、１３…カラムドライバＩＣ、
１４，１５…配線ライン、
ＴN1，ＴN2…ＮチャネルＭＯＳトランジスタ、
ＴP1，ＴP2，ＴPa…ＰチャネルＭＯＳトランジスタ。 1 ... reference current generating circuit, 2 ... reference current selection circuit,
3 ... White balance adjustment circuit,
4. Reference current distribution type D / A conversion circuit,
5 ... Organic EL panel, 5a ... Pixel circuit,
5b ... organic EL element, 6, 7 ... register,
8 ... Control circuit, 9 ... MPU,
9 ... Pixel circuit, 9a ... Organic EL element,
10 ... Organic EL display device,
12, 11, 13 ... column driver IC,
14, 15 ... wiring lines,
TN1, TN2 ... N-channel MOS transistors,
TP1, TP2, TPa ... P-channel MOS transistors.

Claims

In an organic EL driving circuit formed as an IC that generates a driving current corresponding to a terminal pin of an organic EL panel based on a reference current that is sinked or discharged, and that drives the organic EL panel.
First and second input terminals provided for inputting a current having a current value corresponding to the current value of the reference current from the outside of the IC with the same sink or discharge current as the reference current;
First and second output terminals;
A reference current selection circuit for selecting any one of a current input from the first input terminal, a current input from the second input terminal, and the reference current;
A current inverting circuit for inverting the current selected by the reference current selection circuit to a sink or discharge current in a direction opposite to the current direction of the reference current;
The current of the current inverting circuit is received by the input-side transistor, and currents corresponding to the current value of the reference current are generated in the first and second output-side transistors, respectively, and the first and second output terminals Current mirror circuit that outputs to
The IC is rectangular, and the first and second input terminals are respectively arranged on both sides that will be adjacent when ICs having a circuit configuration similar to the IC are adjacently arranged, In addition, the organic EL driving circuit in which the first and second output terminals are similarly arranged on both sides.

Further, a reference current generating circuit for generating the reference current is provided, and the current mirror circuit further includes a third output side transistor, and the drive current is generated according to the output current of the third output side transistor. The organic EL drive circuit according to claim 1.

The organic EL drive circuit according to claim 2, wherein the first and second output side transistors are arranged in front of the third output side transistor with respect to the input side transistor.

4. The organic EL drive according to claim 3, wherein an output current of the first or second output side transistor is supplied to the first input terminal or the second input terminal in another IC having the same configuration as the IC. circuit.

4. The organic EL drive circuit according to claim 3, wherein the first input terminal or the second input terminal receives an output current of the first or second output-side transistor in another IC having the same configuration as the IC.

The first input terminal and the first output terminal are arranged on one side of the both sides, the second input terminal and the second output terminal are arranged on the other side of the both sides, and the second input The arrangement of the terminal and the second output terminal on one side of the both sides is reversed with respect to the arrangement of the first input terminal and the first output terminal on the other side of the both sides. The organic EL drive circuit according to claim 2.

The current mirror circuit includes a D / A conversion block in which a plurality of third output side transistors are provided, and a current adjusted with respect to a current input to the input side transistor is converted to the D / A converter. The organic EL driving circuit according to claim 6, wherein the driving current is generated in a block and the driving current is generated according to an output current of the D / A conversion block.

The current mirror circuit is configured by a P-channel MOS transistor, and the output current of the D / A block is input to another current mirror circuit, and the other current mirror circuit is configured by a plurality of output side transistors thereof. The organic EL drive circuit according to claim 7 , further comprising another D / A conversion block corresponding to the terminal pin.

3. The reference current selection circuit selects any one of the currents by selecting a connection wiring in a manufacturing process or by receiving a predetermined selection signal from the outside of the IC via a third input terminal. The organic EL drive circuit described.

The predetermined selection signal is a signal of a predetermined number of bits, the reference current selection circuit is composed of three analog switches, and one end of each of the analog switches is connected to the reference current generation circuit, The other one end of these analog switches is connected to the first input terminal, the other one end of these analog switches is connected to the second input terminal, and the other ends of the three analog switches are connected to the first input terminal. The organic EL drive circuit according to claim 9 , wherein the organic EL drive circuit is connected to the current inverting circuit in common and one of the three analog switches is turned on and the other two are turned off by the bit signal.

In an organic EL driving circuit having a plurality of ICs for generating a driving current corresponding to a terminal pin of an organic EL panel based on a reference current of sink or discharge of a current direction and current driving the organic EL panel,
Each of the ICs has a first input terminal and a second input terminal provided to input a current having a current value corresponding to the current value of the reference current with the same sink or discharge current as the reference current from the outside. A reference for selecting one of the first and second output terminals, the current input from the first input terminal, the current input from the second input terminal, and the reference current A current selection circuit; a current inversion circuit for inverting the current selected by the reference current selection circuit to a discharge or sink current in a direction opposite to the current direction of the sink or discharge; and a current of the current inversion circuit Is received by the input side transistor to generate currents of current values corresponding to the current values of the reference currents in the first and second output side transistors, respectively. And a current mirror circuit for outputting to the output terminal,
Each of the ICs is rectangular, and the first and second input terminals are respectively disposed on both sides that will be adjacent when a plurality of the ICs are adjacently disposed, and Similarly, the organic EL drive circuit in which the first and second output terminals are also arranged on both sides.

Each of the ICs further includes a reference current generation circuit that generates the reference current, and the current mirror circuit of each of the ICs further includes a third output side transistor, and each of the third output side transistors The organic EL drive circuit according to claim 11 , wherein the drive current is generated in each of the ICs according to the output current of the IC.

The output current of the first or second output-side transistor of one of the plurality of ICs passes through the first or second output terminal thereof, and the at least one first or second input of the remaining ICs. The organic EL drive circuit according to claim 11, which is input to a terminal.

The organic EL according to claim 13 , wherein the first and second output transistors of the plurality of ICs are respectively disposed in front of the third output transistors with respect to the respective input transistors. Driving circuit.

In an organic EL display device having a plurality of ICs for generating a drive current corresponding to a terminal pin of an organic EL panel based on a reference current for sinking or discharging a current direction to drive the organic EL panel
Each of the ICs has a first input terminal and a second input terminal provided to input a current having a current value corresponding to the current value of the reference current with the same sink or discharge current as the reference current from the outside. A reference for selecting one of the first and second output terminals, the current input from the first input terminal, the current input from the second input terminal, and the reference current A current selection circuit; a current inversion circuit for inverting the current selected by the reference current selection circuit to a discharge or sink current in a direction opposite to the current direction of the sink or discharge; and a current of the current inversion circuit Is received by the input side transistor to generate currents of current values corresponding to the current values of the reference currents in the first and second output side transistors, respectively. And a current mirror circuit for outputting to the output terminal,
Each of the ICs is rectangular, and the first and second input terminals are respectively disposed on both sides that will be adjacent when a plurality of the ICs are adjacently disposed, and Similarly, the organic EL display device in which the first and second output terminals are also arranged on the both sides.

Each of the ICs further includes a reference current generation circuit that generates the reference current, and the current mirror circuit of each of the ICs further includes a third output side transistor, and each of the third output side transistors The organic EL display device according to claim 15 , wherein the driving current is generated in each of the ICs in accordance with the output current of the IC.

The output current of the first or second output-side transistor of one of the plurality of ICs passes through the first or second output terminal thereof, and the at least one first or second input of the remaining ICs. The organic EL display device according to claim 16, which is input to a terminal.

18. The organic EL device according to claim 17 , wherein the first and second output transistors of the plurality of ICs are respectively arranged in front of the third output transistors with respect to the input transistors. Display device.