JP2004004631A

JP2004004631A - Organic el drive circuit and organic el display device

Info

Publication number: JP2004004631A
Application number: JP2003077421A
Authority: JP
Inventors: Shinichi Abe; 阿部　真一
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2002-03-27
Filing date: 2003-03-20
Publication date: 2004-01-08
Anticipated expiration: 2023-03-20
Also published as: JP3653568B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic EL drive circuit and an organic EL display device which prevent erroneous luminescence of organic EL elements arranged like a matrix and reduce the power consumption. <P>SOLUTION: One or more current drive circuits connected to a line scanned one line or several lines ahead of a line being a present scanning object apply a voltage which reversely biases organic EL elements, to cathode connection lines to which the current drive circuits themselves are connected. Drive circuits connected to cathode connection lines, other than the current drive circuits and a current drive circuit of the line being the present scanning object, connect cathode connection lines to which the drive circuits themselves are connected, to a prescribed bias line for a certain period to discharge the charge stored in EL elements. Thus, lines of a current for storing the charge corresponding to reverse bias are only one line or several lines before the line being the present scanning object, so that the entire power consumption is reduced. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、マトリックス状に配置された有機ＥＬ素子の誤発光を防止しかつ消費電力を低減することができるような有機ＥＬ駆動回路および有機ＥＬ表示装置の改良に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願２００２−８２６６２号（特願２００１−８６９６７号と特願２００１−３９６２１９号の国内優先出願）のようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路（基準電流分配回路）を有していて、入力段となる手前の基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生することで基準電流をピン対応に分配して出力回路を駆動する。あるいはピン対応に分配されたこのミラー電流をさらにｋ倍（ｋは２以上の整数）の電流に増幅して出力回路を駆動する。そして、そのｋ倍電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けたこの出願人の特願２００２−３３７１９号の出願がある。これは、カラム側のピン対応にＤ／Ａ変換回路が表示データを受けてこの表示データをピン対応にＡ／Ｄ変換してカラム方向の駆動電流を同時に生成する。
【０００４】
ところで、有機ＥＬ表示装置では、カラム側（陽極側）の１ラインが電流吐出し側となり、ロー側（陰極走査側）が電流吸い込み側（シンク側）となって、ロー側の走査に応じてカラム側の電流駆動回路から電流が有機ＥＬ素子（以下ＥＬ素子）の陽極側に出力される。ＥＬ素子の陰極側は、ＣＭＯＳのプッシュプル回路を介してグランドＧＮＤに接続され、この駆動電流をシンクする。ＥＬ素子は、容量性の素子であるので、このとき、駆動電流の一部を電荷として蓄積する。そのためマトリックス状にＥＬ素子を配置する表示装置にあっては、走査対象となっていない周囲のＥＬ素子から走査対象となっているＥＬ素子へ電荷が流れ込み、駆動対象でないＥＬ素子が発光し、あるいは駆動対象のＥＬ素子の輝度が変化して誤発光する問題がある。
図６は、一般的な有機ＥＬ表示パネルの概要を示す説明図である。１は、マトリックス状に配置されたＥＬ素子４を有する有機ＥＬ表示パネル、２は、カラム側の電流駆動回路、３は、ロー側の駆動回路、４は、ＥＬ素子であって、説明の都合上、コンデンサとして示してある。また、ロー側の駆動回路３のＣＭＯＳのプッシュプル回路はスイッチとして示してある。
【０００５】
有機ＥＬ表示パネル１にあっては、ＥＬ素子４の接合容量で決定された一定期間だけＥＬ素子４が駆動時点であらかじめ充電され、ＥＬ素子４の輝度を向上させ、輝度むらなどを防止している。そのために駆動する前にスイッチ回路ＳＷが一定期間ＯＮにされてＥＬ素子４の電荷が放電され、リセットされる。このリセットは、ロー側の駆動回路３の走査対象なるラインがＬｏｗレベル（以下“Ｌ”）になった初期の一定期間、スイッチ回路ＳＷをＯＮにしてカラム側の電流駆動回路２の出力が接続されている陽極側ライン（カラムライン）Ｘ１，Ｘ２，Ｘ３…をグランドＧＮＤへと落とすことで行われる。これによりＥＬ素子４の残留電荷が放電され、その後にカラム側の電流駆動回路２の出力電流がＥＬ素子４に加えられる。また、ロー側の駆動回路３においては走査対象以外のＥＬ素子４が逆バイアスされる。このようにしておかないと、走査対象のＥＬ素子４に流れ込む駆動電流が周囲のＥＬ素子４にも流れ込み、誤発光の原因になる。そのため、走査対象以外の陰極側ライン（ローライン）Ｙ１，Ｙ２，Ｙ３…は、Ｈｉｇｈレベル（以下“Ｈ”）に固定される。
【０００６】
【発明が解決しようとする課題】
近年、駆動ピン数は高解像度の要請により増加する傾向にある。そのため、駆動周波数も高くなり、消費電力は増加する傾向にある。しかし、誤発光防止のために走査対象以外のＥＬ素子をロー側において逆バイアスにすると、逆バイアスした分の電荷がＥＬ素子に、駆動する方向とは逆方に蓄積される。そのため、あるローラインが走査対象となったときには、逆方向に蓄積された電荷を相殺して駆動するだけの大きな過渡電流が流れる。その結果、逆バイアス分の電荷を蓄積するための電流による電力消費と、前記の過渡電流とによる駆動電流の増加が駆動ピン数の増加に応じて無視できなくなってきている。
この発明の目的は、このような従来技術の問題点を解決するものであって、マトリックス状に配置された有機ＥＬ素子の誤発光を防止しかつ消費電力を低減することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するためのこの発明のＥＬ駆動回路およびＥＬ表示装置の特徴は、マトリックス状に配置された複数の有機ＥＬ素子を有し、この複数の有機ＥＬ素子の陽極側にそれぞれ接続される複数の陽極接続ラインに対応してそれぞれ設けられ電流を吐出す複数の電流源と、複数の前記有機ＥＬ素子の陰極側にそれぞれ接続される複数の陰極接続ラインに対応してそれぞれ設けられこれら陰極接続ラインを順次走査して前記陰極接続ラインから流出される電流を所定のバイアスラインにシンクする駆動回路と、一定期間の間前記所定のバイアスラインあるいは所定の定電圧のラインに前記陽極接続ラインを接続して前記有機ＥＬ素子の電荷を放電する放電回路とを備える有機ＥＬ駆動回路において、
前記複数の陰極接続ラインのうち、現在走査対象となる前記陰極接続ラインに接続される前記駆動回路が自己が接続されている前記陰極接続ラインを前記所定のバイアスラインに接続し、前記現在走査対象となる前記陰極接続ラインより１ラインあるいは複数ライン前に走査した陰極接続ラインに接続される１つあるいは複数の前記駆動回路が前記有機ＥＬ素子を逆バイアスにする電圧を自己が接続されている前記陰極接続ラインに印加し、残りの複数の前記陰極接続ラインに接続される複数の前記駆動回路が前記一定期間の間、自己が接続されている前記陰極接続ラインを前記所定のバイアスラインに接続するものである。
【０００８】
【発明の実施の形態】
このように、この発明にあっては、現在走査対象となるラインより１ラインあるいは数ライン前に走査したラインに接続される１つまたは複数の電流駆動回路が有機ＥＬ素子を逆バイアスにする電圧を自己が接続されている陰極接続ラインに印加し、この電流駆動回路と現在走査対象となるラインの電流駆動回路以外の残りの陰極接続ラインに接続される駆動回路が一定期間の間、自己が接続されている陰極接続ラインを所定のバイアスラインに接続してＥＬ素子に蓄積されている電荷を放電する。もちろん、このとき、現在走査対象となっている陰極接続ラインに接続されている駆動回路は、ロー側走査対象として自己が接続されている陰極接続ラインを所定のバイアスラインに接続しているので、そのＥＬ素子の電荷も一定期間放電される。
これにより逆バイアス分の電荷を蓄積する電流のラインが手前の１ラインあるいは数ラインだけとなり、過渡電流による駆動電流の増加が抑えられ、全体の消費電力を低減することができる。
その結果、マトリックス状に配置されたＥＬ素子の誤発光を防止しかつ消費電力を低減することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現することができる。
【０００９】
【実施例】
図１は、この発明のＥＬ駆動回路を適用した一実施例のロー側の走査回路のブロック図、図２は、その電流駆動回路のブロック図、図３は、その表示駆動動作のタイミングチャート、図４は、その他の電流駆動回路のブロック図、そして、図５は、図４の電流駆動回路による表示駆動のタイミングチャートである。なお、各図において同一の構成要素は同一の符号で示す。
図１において、１０は、ロー側走査回路であって、１１は、フリップフロップ（ＦＦ）１１ａ，１１ｂ，１１ｃ…からなるシフトレジスタである。このシフトレジスタ１１にはロー側の走査ライン数分の段数のフリップフロップが接続されている。フリップフロップ１１ａ，１１ｂ，１１ｃ…は、それぞれデータ端子Ｄに前段のフリップフロップからＱ出力のデータを受け、クロック端子ＣＫにはロー側のクロックであるロークロックＣＬＫを端子ＣＬを介して受けて動作する。
【００１０】
初段のフリップフロップ１１ａは、データ入力端子Ｄｉｎにコントロール回路１４から“１”の１ビットのデータを受ける。そして各段のフリップフロップの出力としてＱ出力の反転出力であるＱバー出力がインバータ１３を介して各段に対応して設けられた電流駆動回路１２，１２，…にそれぞれ送出される。各インバータ１３の出力は、前段のフリップフロップに対応する電流駆動回路１２にも入力される。
なお、各図においては、同一構成要素を同一の符号で示し、それらの説明を割愛する。
初段のフリップフロップに対応するインバータ１３の出力は、最終段のフリップフロップに対応する電流駆動回路１２に入力される。この場合、最終段のフリップフロップの後に初段のフリップフロップに対応するダミーフリップフロップを設けて、このダミーフリップフロップからの出力をインバータ１３を介して最終段のフリップフロップに対応する電流駆動回路１２に入力するようにしてもよい。このようにすれば、初段のフリップフロップに対応するインバータ１３の出力を最終段の電流駆動回路１２に入力するための引き回し配線は不要となり、配線接続ラインのレイアウトが簡単になる。
【００１１】
コントロール回路１４は、ロークロックＣＬＫと、ローデータ“１”を発生して、これらをシフトレジスタ１１に入力し、さらに放電パルスＰｄを発生して各電流駆動回路１２に入力する。
電流駆動回路１２，１２，１２…は、フリップフロップ１１ａ，１１ｂ，１１ｃ…の各段に対応して設けられていて、同様に各段に対応して設けられたインバータ１３，１３，１３…１３を介してフリップフロップのＱバー出力を受ける。その結果、電流駆動回路１２に入力される信号は、フリップフロップのＱ出力に対応するものとなる。
シフトレジスタ１１には、ロー側の走査開始時点で初段のフリップフロップ１１ａから最終段のフリップフロップに向かってコントロール回路１４から入力されたビット“１”のデータがロークロックＣＬＫに応じて順次シフトされていく。これによりビット“１”がセットされたフリップフロップのＱバー出力に対応する電流駆動回路１２は、そのときに走査対象の対象となるローライン（陰極側ライン）に“Ｌ”の出力を発生する。これによりローラインＹ１，Ｙ２，Ｙ３…は順次駆動されていく。このとき他のフリップフロップは、ビット“０”がセットされているのでその出力に対応する電流駆動回路１２は走査の対象とはならない。
【００１２】
各電流駆動回路１２は、図２に示すように論理回路１２１とレベルシフト回路１２２、バッファ１２３，１２４、そしてＣＭＯＳトランジスタＴｒｐ，ＴｒｎからなるＣＭＯＳ出力回路１２５とからなる。各電流駆動回路１２のＣＭＯＳ出力回路１２５の出力端子１２ｄは、図１に示すように、それぞれロー側のラインＹ１，Ｙ２，Ｙ３…に接続されている。各電流駆動回路１２は、自己の段に対応するインバータ１３の出力（第１の駆動信号）と放電パルスＰｄ、そして次段のインバータ１３の出力（第２の駆動信号）とを受けて、現在走査対象となっている電流駆動回路１２と１つ前に走査対象となっている電流駆動回路１２を除いて、放電動作の一定期間だけローラインＹ１，Ｙ２，Ｙ３…を“Ｌ”にする（図３の放電パルスＰｄの期間参照）。
この電流駆動回路１２について、図１，図２を参照して説明すると、インバータ１３の入力端子として自己のフリップフロップの段に対応するインバータ１３の出力信号を入力端子１２ａに受け、次段のフリップフロップに対応するインバータ１３からの出力信号を入力端子１２ｂに受ける。そして放電パルスＰｄを入力端子１２ｃに受ける。
論理回路１２１は、２つのＯＲゲートと２つのＡＮＤゲートとで構成されている。２入力ＯＲゲート１２１ａを介して入力端子１２ａから自己に対応する段のインバータ１３の出力信号を受けてそれをレベルシフト回路１２２，バッファ１２３を介してＣＭＯＳ出力回路１２５のトランジスタＴｒｎのゲートへ出力する。この２入力ＯＲゲート１２１ａは、他方の入力として３入力ＡＮＤゲート１２１ｂの出力を受ける。
【００１３】
３入力ＡＮＤゲート１２１ｂは、入力端子１２ｃから放電パルスＰｄを受け、さらに入力端子１２ｂから次段のインバータ１３の出力信号を負論理入力に受け、そして自己に対応する段のインバータ１３の出力信号を負論理入力に受ける。３入力ＡＮＤゲート１２１ｂの出力は、２入力ＯＲゲート１２１ａへ入力されて、これを介して“Ｈ”の信号でＣＭＯＳ出力回路１２５のトランジスタＴｒｎを駆動してこれをＯＮにする。“Ｌ”の信号でトランジスタＴｒｎをＯＦＦにする。
したがって、“Ｈ”の放電パルスＰｄを受けたときには、トランジスタＴｒｎはＯＮになるが、この３入力ＡＮＤゲート１２１ｂは、前記の２つの負論理入力により、自己の電流駆動回路１２がロー側走査の対象となっているとき、あるいは次段に対応する電流駆動回路１２がロー側走査の対象となっているときの２つの条件のいずれにおいても放電パルスＰｄが阻止される。したがって、これらいずれかの条件のときにはトランジスタＴｒｎ，トランジスタＴｒｐのＯＮ／ＯＦＦは放電パルスＰｄと無関係に行われる。
【００１４】
同様に、２入力ＡＮＤゲート１２１ｃは、入力端子１２ｃから放電パルスＰｄを受け、さらに入力端子１２ｂから次段のインバータ１３の出力信号を負論理入力に受ける。２入力ＡＮＤゲート１２１ｃの出力は、２入力ＯＲゲート１２１ｄへ入力され、“Ｌ”のときにＯＲゲート１２１ｄを介して“Ｌ”の信号でＣＭＯＳ出力回路１２５のトランジスタＴｒｐを駆動してこれをＯＮにする。“Ｈ”信号のときにはトランジスタＴｒｐがＯＦＦになる。そこで、次段のインバータ１３の出力が“Ｈ”のときには、放電パルスＰｄが阻止される。言い換えれば、前記と同様に、次段に対応する電流駆動回路１２がロー側走査の対象となっているときには放電パルスＰｄが阻止される。すなわち、トランジスタＴｒｎ，トランジスタＴｒｐのＯＮ／ＯＦＦは放電パルスＰｄによらない。
また、自己の電流駆動回路１２がロー側走査の対象となっているときは、入力端子１２ａに入力された駆動信号（インバータ１３の出力信号）“Ｈ”がＯＲゲート１２１ｄを介してトランジスタＴｒｐのゲートへ出力されるので、放電パルスＰｄには無関係にトランジスタＴｒｐがＯＦＦにされ、出力端子１２ｄがグランドＧＮＤに落ちる。
【００１５】
したがって、電流駆動回路１２がロー側走査の対象となっているときと、次段に対応する電流駆動回路１２がロー側走査の対象となっているときの２つの条件のときには、放電パルスＰｄには関係なく、論理回路１２１は、自己に対応する段のインバータ１３の出力信号“Ｈ”，“Ｌ”に応じて“Ｈ”，“Ｌ”の出力信号をＯＲゲート１２１ａとＯＲゲート１２１ｄとを介してＣＭＯＳ出力回路１２５に送出してランジスタＴｒｎ，トランジスタＴｒｐをＯＮ／ＯＦＦする。
その結果、このような３入力ＡＮＤゲート１２１ｂと２入力ＡＮＤゲート１２１ｃとにより放電パルスＰｄを阻止してロー側走査の対象となっているＣＭＯＳ出力回路１２５は、その出力端子１２ｄに“Ｌ”を発生し、１つ前にロー側走査の対象となって、いまはロー側走査の対象となっていない前段のＣＭＯＳ出力回路１２５は、その出力端子１２ｄに“Ｈ”を発生し、従来と同様な走査制御になる。
これ以外の場合には、各段のフリップフロップに対応するインバータ１３の出力は、“Ｌ”となっていて、かつ、次段のフリップフロップに対応するインバータ１３の出力も、“Ｌ”となっているので、３入力ＡＮＤゲート１２１ｂと２入力ＡＮＤゲート１２１ｃはそれぞれ開き、“Ｈ”の放電パルスＰｄは、２入力ＯＲゲート１２１ａ、２入力ＯＲゲート１２１ｄへそれぞれ入力されて、レベルシフト回路１２２，バッファ１２４を介してトランジスタＴｒｎ，トランジスタＴｒｐのゲートへそれぞれ出力される。
【００１６】
その結果、放電パルスＰｄの“Ｈ”の期間の間、ＣＭＯＳ出力回路１２５のトランジスタＴｒｎがＯＮになり、トランジスタＴｒｐがＯＦＦになる。放電パルスＰｄの“Ｈ”の期間の間、トランジスタＴｒｎがＯＮになると、ロー側走査の対象となっているフリップフロップの前段のフリップフロップに対応する電流駆動回路１２以外の電流駆動回路１２が接続されるローラインは、“Ｌ”になる。
したがって、論理回路１２１は、“Ｈ”の放電パルスＰｄを受けたときにはトランジスタＴｒｎをＯＮにし、トランジスタＴｒｐをＯＦＦにして出力端子１２ｄをグランドＧＮＤへと落とす論理出力を発生するが、現在走査対象となっている電流駆動回路１２に対しては放電パルスＰｄに関係なく、出力端子１２ｄをグランドＧＮＤへと落とし、１つ前に走査対象となっている電流駆動回路１２に対しては放電パルスＰｄに関係なくトランジスタＴｒｎをＯＦＦにし、トランジスタＴｒｐをＯＮにして出力端子１２ｄを電源ライン＋ＶＤＤに接続する制御をする。
すなわち、図３に示すように、ロー側走査の対象となっているフリップフロップに対応する電流駆動回路１２とその前段のフリップフロップに対応する電流駆動回路１２以外の電流駆動回路１２の出力端子１２ｄは、放電パルスＰｄが発生している期間に“Ｌ”となって、ＥＬ素子４を逆バイアスにはしない。そして、放電期間が終了して放電パルスＰｄが“Ｌ”になると、これらの電流駆動回路１２の出力は、“Ｈ”に保持され、ＥＬ素子４を逆バイアスする。
ロー側の現在走査対象となっている電流駆動回路１２は、入力端子１２ａに“Ｈ”が入力されているので２入力ＡＮＤゲート１２１ｃに“Ｈ”の出力が発生してトランジスタＴｒｐがＯＦＦになる。このとき、ロー側の現在走査対象となっている電流駆動回路１２のトランジスタＴｒｐがＯＮになっているので、その出力端子１２ｄは、放電パルスＰｄの有無に関係なく、“Ｌ”に保持されて、通常のロー側走査が行われる。
【００１７】
その結果、図３に示すような波形でロー側走査が順次行われる。なお、図３において、ロー側の現在走査対象となっているロー側ラインがライン２であるとすると、これが“Ｌ”のときに、その手前がライン１が“Ｈ”となっている。そして、その他の走査ラインは、放電パルスＰｄがある期間だけ“Ｌ”に維持される。
このような制御をすると、放電パルスＰｄが“Ｈ”の放電期間では、走査対象となるラインの手前の走査ライン以外はグランドＧＮＤに落ちる。そこで、放電パルスＰｄが“Ｈ”の放電期間では、１つ手前の走査ライン以外は逆バイアス状態とはならない。そのため手前の走査ライン以外は、カラム側の電流駆動回路１２によるＥＬ素子４の電流駆動時に大きな過渡電流が流れないで済む。
また、１つ手前の走査ラインは、１つ前に駆動され、その駆動電流によりＥＬ素子４に残留電荷が蓄積しているが、このラインが“Ｈ”に設定されて逆バイアス状態になっているので、誤発光が防止される。１つ後の走査ラインについては、放電期間に何回も放電が繰り返されているので、蓄積電荷の問題はほとんど発生しない。
これにより、逆バイアス分の電荷を蓄積する電流のラインが手前の１ラインだけとなり、過渡電流による駆動電流の増加が低減され、全体の表示駆動の電力を抑えることができる。
【００１８】
図４は、他の実施例の電流駆動回路のブロック図である。これは、放電期間の間だけ走査対象以外のラインに接続されたＣＭＯＳ出力回路１２５をハイ・インピーダンス（Ｈｉ−Ｚ）に保持するものである。
図２の論理回路１２１に換えて、トランジスタＴｒｐのゲートへ出力を発生する論理回路１２６が設けられている。トランジスタＴｒｎのゲートへ出力は、論理回路を通すことなく、入力端子１２ａの信号が直接加えられる。したがって、ロー側の現在走査対象となっている電流駆動回路１２のＣＭＯＳ出力回路１２５のトランジスタＴｒｎは、ＯＮとなり、それ以外は電流駆動回路１２のこのトランジスタがＯＦＦである。
論理回路１２６は、放電期間の間、トランジスタＴｒｐをＯＦＦするためにコントローラ１４から放電パルスＰｄに同期して発生する“Ｈ”のＨｉ−Ｚ選択パルスＰｚ（以下選択パルスＰｚ，図５参照）を受ける。なお、この実施例では、コントローラ１４は、さらにＨｉ−Ｚ選択パルスＰｚを発生する。
この選択パルスＰｚは、図５に示すように、立上がりタイミングが放電パルスＰｄより少し手前にあって、立下がりタイミングが放電パルスＰｄの立下がりに一致している。
ただし、１つ手前の走査ラインは、誤発光を防止するために逆バイアスするのは図１の場合と同様である。また、走査対象のラインの電流駆動回路１２については、Ｈｉ−Ｚ選択パルスＰｚの“Ｈ”は無視される。そのために入力端子１２ａの信号が２入力ＯＲゲート１２６ｂに入力されている。
【００１９】
論理回路１２６は、Ｈｉ−Ｚ選択パルスＰｚを入力端子１２ｃを介して受ける２入力ＡＮＤゲート１２６ａと、この２入力ＡＮＤゲート１２６ａの出力を受ける２入力ＯＲゲート１２６ｂとからなる。
２入力ＡＮＤゲート１２６ａの他方の負論理入力は、次段のフリップフロップに対応するインバータ１３からの入力を入力端子１２ｂを介して受ける。その結果、次段のフリップフロップに対応するインバータ１３が“Ｈ”でない限り、言い換えれば、次段の電流駆動回路１２が現在の走査対象となっていない限り、２入力ＡＮＤゲート１２６ａは開き、Ｈｉ−Ｚ選択パルスＰｚが“Ｈ”の期間の間、トランジスタＴｒｐのゲートに“Ｈ”が出力されてこのトランジスタがＯＦＦになる。
これにより現在走査対象となっている電流駆動回路１２の前段のフリップフロップに対応する電流駆動回路１２以外のＣＭＯＳ出力回路１２５のトランジスタＴｒｐがＯＦＦとなる。現在走査対象となっている電流駆動回路１２以外では、ローラン駆動信号（入力端子１２ａに入力されるインバータ１３の信号）が“Ｌ”であるので、そのＣＭＯＳ出力回路１２５のトランジスタＴｒｐに対応するトランジスタＴｒｎもＯＦＦになっている。そこで、これらの電流駆動回路１２が接続される出力端子１２ｄは、Ｈｉ−Ｚになる。その結果、現在走査対象となっているロー側走査ラインとその手前のロー側走査ラインを除いて、ＣＭＯＳ出力回路１２５の出力が接続されているロー側走査ラインはＨｉ−Ｚになる。
【００２０】
一方、現在走査対象となっている電流駆動回路１２では、入力端子１２ａ，２入力ＯＲゲート１２６ｂを介してトランジスタＴｒｐのゲートに“Ｈ”の信号が加えられるので、このトランジスタＴｒｐはＯＦＦとなる。このときこれに対応するトランジスタＴｒｎは、入力ＯＲゲート１２６ａから“Ｈ”の信号をそのゲートに受けてＯＮになる。これによりその出力端子１２ｄが接続されたローラインがグランドＧＮＤに接続されて、ロー側走査が行われる。
現在走査対象となっているものの前段のフリップフロップに対応する電流駆動回路１２は、入力端子１２ｂから“Ｈ”の信号を受けるので、Ｈｉ−Ｚ選択パルスＰｚが“Ｈ”が阻止されて、入力端子１２ａ，２入力ＯＲゲート１２６ｂを介してトランジスタＴｒｐのゲートに“Ｌ”の信号が加えられる。そこで、このトランジスタＴｒｐはＯＮとなる。その結果、この電流駆動回路１２が接続される出力端子１２ｄは“Ｈ”になり、この出力が接続されているローラインに接続されているＥＬ素子４は逆バイアスにされる。
その結果、図５に示すような波形でロー側走査が行われる。なお、図は、図３と同様にロー側の現在走査対象となっているロー側ラインがライン２であり、これが“Ｌ”のときに、その手前のライン１が“Ｈ”となっている。そして、その他の走査ラインは、Ｈｉ−Ｚ選択パルスＰｚがある期間だけハイ・インピーダンス（Ｈｉ−Ｚ）になる。
【００２１】
以上説明してきたが、実施例では、次段のインバータ１３の駆動信号を直接前段の論理回路１２１あるいは論理回路１２６が受けて動作するようになっているが、これは、次段の論理回路でインバータ１３の駆動信号に応じた駆動を別に発生してそれを前段の論理回路に送出してもよいことはもちろんである。したがって、前段の論理回路１２１あるいは論理回路１２６の駆動は、次段のインバータ１３の駆動信号そのものを用いる必要はない。
ところで、実施例では、シフトレジスタ１１の次段のフリップフロップからのＱバー出力をインバータを介して受けることで、走査が終了した１つ手前のローラインが“Ｈ”（＝＋ＶＤＤ）に設定されている。しかし、例えば、シフトレジスタ１１の次段とこれの次の段のフリップフロップからそれぞれのＱバー出力をインバータを介して受けるようにすれば、走査が終了した２つ手前のローラインを“Ｈ”に設定できる。したがって、この発明は、２つ手前あるいは数ライン手前の数本分のローラインを“Ｈ”に設定するようにすることができる。
このように、１本乃至数本程度手前のローラインを“Ｈ”に設定してもロー走査ラインは、現在のところ１６２本か、それ以上あるので、消費電力の増加はほとんど無視できる。ただし、走査が終了した手前のライン数を増加させると、その分、回路規模が大きくなるので、“Ｈ”に設定する手前のラインは回路規模が大きくならない程度の数本が好ましい。
【００２２】
また、実施例では、放電パルスに応じて陽極側ライン（カラムライン）をグランドＧＮＤへと落として有機ＥＬ素子の電荷を放電してリセットする例を挙げているが、陽極側ラインをグランドＧＮＤではなく、有機ＥＬ素子の電荷を定電圧のバイアスラインへ放電してリセットする定電圧リセットを採用してもよい。
さらに、実施例では、バイポーラトランジスタを主体として構成しているが、ＭＯＳＦＥＴトランジスタを主体として構成してもよいことはもちろんである。また、実施例のｎｐｎ型トランジスタ（あるいはＮチャンネル型）は、ｐｎｐ型（あるいはＰチャンネル型）トランジスタに、ｐｎｐ型（あるいはＰチャンネル型）トランジスタは、ｎｐｎ型（あるいはＮチャンネル）トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
【００２３】
【発明の効果】
以上説明してきたように、この発明にあっては、現在走査対象となるラインより１ラインあるいは数ライン前に走査したラインに接続される１つまたは複数の電流駆動回路が有機ＥＬ素子を逆バイアスにする電圧を自己が接続されている陰極接続ラインに印加し、この電流駆動回路と現在走査対象となるラインの電流駆動回路以外の残りの陰極接続ラインに接続される駆動回路が一定期間の間、自己が接続されている陰極接続ラインを所定のバイアスラインに接続してＥＬ素子に蓄積されている電荷を放電する。
これにより逆バイアス分の電荷を蓄積する電流のラインが手前の１ラインあるいは数ラインだけとなり、過渡電流による駆動電流の増加が抑えられ、全体の消費電力を低減することができる。
その結果、マトリックス状に配置されたＥＬ素子の誤発光を防止しかつ消費電力を低減することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明のＥＬ駆動回路を適用した一実施例のロー側の走査回路のブロック図である。
【図２】図２は、その電流駆動回路のブロック図である。
【図３】図３は、その表示駆動動作のタイミングチャートである。
【図４】図４は、その他の電流駆動回路のブロック図である。
【図５】図５は、図４の電流駆動回路による表示駆動のタイミングチャートである。
【図６】図６は、一般的な有機ＥＬ表示パネルの概要を示す説明図である。
【符号の説明】
１…有機ＥＬ表示パネル、２…カラム側の電流駆動回路、
３…ロー側の駆動回路、４…ＥＬ素子、
１０…ロー側の走査回路、１１…シフトレジスタ、
１１ａ，１１ｂ，１１ｃ…フリップフロップ、
１２…電流駆動回路、１３…インバータ、
１４…コントロール回路、
１２１…論理回路、１２２…レベルシフト回路、
１２３，１２４…バッファ、１２５…ＣＭＯＳ出力回路、
Ｔｒｐ，Ｔｒｎ…ＭＯＳトランジスタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an organic EL driving circuit and an organic EL display device, and more particularly, to an organic EL driving circuit and an organic EL driving circuit capable of preventing erroneous light emission of organic EL elements arranged in a matrix and reducing power consumption. The present invention relates to improvement of an EL display device.
[0002]
[Prior art]
The organic EL display device is capable of high-luminance display by self-emission, so it is suitable for display on a small screen and is currently used as a next-generation display device mounted on a mobile phone, a DVD player, a PDA (portable terminal device) and the like. Attention has been paid. In this organic EL display device, when voltage driving is performed as in a liquid crystal display device, control is performed because luminance variation increases and there is a sensitivity difference between R (red), G (green), and B (blue). There is a problem that becomes difficult.
Therefore, recently, an organic EL display device using a current-driven driver has been proposed. For example, Japanese Patent Application Laid-Open No. H10-112391 discloses a technique for solving the problem of luminance variation by current driving.
[0003]
As an organic EL display panel of an organic EL display device for a mobile phone, there is proposed an organic EL display panel having 396 (132 × 3) terminal pins (hereinafter referred to as pins) and 162 row lines as columns. Line and low line pins tend to increase further.
The output stage of the current drive circuit of such an organic EL display panel is provided with a drive circuit of a current source, for example, an output circuit of a current mirror circuit, corresponding to the pin, whether it is an active matrix type or a simple matrix type. The drive stage is, for example, a parallel-drive current mirror having a large number of output-side transistors corresponding to pins as disclosed in Japanese Patent Application No. 2002-82662 (Japanese Patent Application Nos. 2001-86967 and 2001-396219). It has a circuit (reference current distribution circuit), and receives the reference current from the reference current generation circuit in front of the input stage and generates a large number of mirror currents corresponding to the pins, thereby distributing the reference current corresponding to the pins. Drive the output circuit. Alternatively, the mirror circuit distributed for each pin is further amplified by k times (k is an integer of 2 or more) to drive the output circuit. As the k-times current amplifier circuit, there is a Japanese Patent Application No. 2002-33719 filed by the present applicant in which a D / A conversion circuit is provided corresponding to a pin. That is, the D / A conversion circuit receives the display data corresponding to the pin on the column side, A / D converts the display data corresponding to the pin, and simultaneously generates a driving current in the column direction.
[0004]
By the way, in the organic EL display device, one line on the column side (anode side) serves as a current discharge side, and the row side (cathode scanning side) serves as a current sink side (sink side). A current is output from the current drive circuit on the column side to the anode side of the organic EL element (hereinafter, EL element). The cathode side of the EL element is connected to ground GND via a CMOS push-pull circuit, and sinks this drive current. Since the EL element is a capacitive element, a part of the driving current is accumulated as electric charge at this time. Therefore, in a display device in which EL elements are arranged in a matrix, charges flow from surrounding EL elements that are not to be scanned to the EL elements that are to be scanned, and EL elements that are not to be driven emit light, or There is a problem that the luminance of the EL element to be driven changes and erroneous light emission occurs.
FIG. 6 is an explanatory diagram showing an outline of a general organic EL display panel. 1 is an organic EL display panel having EL elements 4 arranged in a matrix, 2 is a column-side current drive circuit, 3 is a row-side drive circuit, and 4 is an EL element. Above, shown as a capacitor. The CMOS push-pull circuit of the low-side drive circuit 3 is shown as a switch.
[0005]
In the organic EL display panel 1, the EL element 4 is charged in advance at the time of driving for a certain period determined by the junction capacitance of the EL element 4, thereby improving the luminance of the EL element 4 and preventing uneven luminance. I have. Therefore, before driving, the switch circuit SW is turned on for a certain period to discharge the EL element 4 and reset. This reset is performed by turning on the switch circuit SW for a fixed initial period during which the line to be scanned by the low-side drive circuit 3 has become Low level (hereinafter “L”), and the output of the column-side current drive circuit 2 is connected. ., X3,... Are dropped to the ground GND. As a result, the residual charges of the EL element 4 are discharged, and thereafter, the output current of the column-side current drive circuit 2 is applied to the EL element 4. In the driving circuit 3 on the low side, the EL elements 4 other than those to be scanned are reverse-biased. Otherwise, the drive current flowing into the EL element 4 to be scanned also flows into the surrounding EL elements 4, causing erroneous light emission. Therefore, the cathode side lines (low lines) Y1, Y2, Y3,... Other than the scanning target are fixed at the high level (hereinafter, “H”).
[0006]
[Problems to be solved by the invention]
In recent years, the number of drive pins has tended to increase due to the demand for high resolution. Therefore, the driving frequency also increases, and the power consumption tends to increase. However, when an EL element other than the object to be scanned is reverse-biased on the low side in order to prevent erroneous light emission, a charge corresponding to the reverse bias is accumulated in the EL element in a direction opposite to the driving direction. For this reason, when a certain low line becomes a scanning target, a large transient current flows that cancels out the electric charge accumulated in the opposite direction and drives. As a result, the power consumption due to the current for accumulating the electric charge for the reverse bias and the increase in the drive current due to the transient current cannot be ignored in accordance with the increase in the number of drive pins.
An object of the present invention is to solve such a problem of the prior art, and an organic EL driving circuit capable of preventing erroneous emission of organic EL elements arranged in a matrix and reducing power consumption. And an organic EL display device.
[0007]
[Means for Solving the Problems]
A feature of the EL driving circuit and the EL display device of the present invention for achieving such an object is that the EL driving circuit and the EL display device have a plurality of organic EL elements arranged in a matrix and are connected to the anode sides of the plurality of organic EL elements, respectively. A plurality of current sources respectively provided to correspond to the plurality of anode connection lines to be discharged and a plurality of cathode connection lines respectively connected to the cathode side of the plurality of organic EL elements. A drive circuit for sequentially scanning these cathode connection lines and sinking the current flowing out of the cathode connection lines to a predetermined bias line; and connecting the anode connection to the predetermined bias line or a predetermined constant voltage line for a predetermined period. A discharge circuit for connecting a line to discharge the charge of the organic EL element,
Among the plurality of cathode connection lines, the driving circuit connected to the cathode connection line to be currently scanned connects the cathode connection line to which the driver circuit itself is connected to the predetermined bias line, and the current scanning object One or more driving circuits connected to a cathode connection line scanned one or more lines before the cathode connection line to be used are self-connected to a voltage for reverse biasing the organic EL element. The plurality of driving circuits connected to the plurality of cathode connection lines applied to the cathode connection line connect the connected cathode connection line to the predetermined bias line during the fixed period. Things.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
As described above, according to the present invention, one or a plurality of current driving circuits connected to the line scanned one or several lines before the line to be scanned at the present time reversely biases the organic EL element. Is applied to the cathode connection line to which it is connected, and the current drive circuit and the drive circuits connected to the other cathode connection lines other than the current drive circuit of the line to be currently scanned are driven for a certain period of time. The connected cathode connection line is connected to a predetermined bias line to discharge the electric charge accumulated in the EL element. Of course, at this time, the drive circuit connected to the cathode connection line that is currently being scanned is connecting the cathode connection line to which it is connected as the low-side scan object with a predetermined bias line, The charge of the EL element is also discharged for a certain period.
As a result, the current line for accumulating the electric charge for the reverse bias is only one line or several lines in front, and an increase in the drive current due to the transient current is suppressed, and the overall power consumption can be reduced.
As a result, an organic EL drive circuit and an organic EL display device that can prevent erroneous emission of EL elements arranged in a matrix and reduce power consumption can be easily realized.
[0009]
【Example】
FIG. 1 is a block diagram of a low-side scanning circuit according to an embodiment to which the EL driving circuit of the present invention is applied, FIG. 2 is a block diagram of the current driving circuit, FIG. 3 is a timing chart of the display driving operation, FIG. 4 is a block diagram of another current drive circuit, and FIG. 5 is a timing chart of display drive by the current drive circuit of FIG. In each drawing, the same components are denoted by the same reference numerals.
In FIG. 1, reference numeral 10 denotes a low-side scanning circuit, and reference numeral 11 denotes a shift register including flip-flops (FF) 11a, 11b, 11c,. The shift register 11 is connected to flip-flops of the number of stages corresponding to the number of scanning lines on the low side. Each of the flip-flops 11a, 11b, 11c... Operates by receiving a Q output data from the preceding flip-flop at a data terminal D and receiving a low clock CLK which is a low side clock at a clock terminal CK via a terminal CL. I do.
[0010]
The first-stage flip-flop 11a receives 1-bit data “1” from the control circuit 14 at the data input terminal Din. The Q-bar output, which is the inverted output of the Q output, is sent to the current drive circuits 12, 12,... Provided corresponding to each stage via the inverter 13 as the output of the flip-flop of each stage. The output of each inverter 13 is also input to the current drive circuit 12 corresponding to the preceding flip-flop.
In each of the drawings, the same components are denoted by the same reference numerals, and description thereof is omitted.
The output of the inverter 13 corresponding to the first-stage flip-flop is input to the current drive circuit 12 corresponding to the last-stage flip-flop. In this case, a dummy flip-flop corresponding to the first-stage flip-flop is provided after the last-stage flip-flop, and an output from the dummy flip-flop is supplied to the current drive circuit 12 corresponding to the last-stage flip-flop via the inverter 13. You may make it input. This eliminates the necessity of a lead-out line for inputting the output of the inverter 13 corresponding to the first-stage flip-flop to the last-stage current drive circuit 12, and simplifies the layout of the line connection lines.
[0011]
The control circuit 14 generates a low clock CLK and low data “1”, inputs them to the shift register 11, generates a discharge pulse Pd, and inputs the same to each current drive circuit 12.
Are provided corresponding to the respective stages of the flip-flops 11a, 11b, 11c,..., And similarly, the inverters 13, 13, 13,. Via the Q-bar output of the flip-flop. As a result, the signal input to the current drive circuit 12 corresponds to the Q output of the flip-flop.
The shift register 11 sequentially shifts the data of the bit “1” input from the control circuit 14 from the first-stage flip-flop 11 a to the last-stage flip-flop at the low-side scanning start time according to the low clock CLK. To go. Accordingly, the current drive circuit 12 corresponding to the Q bar output of the flip-flop in which the bit “1” is set generates an “L” output on the low line (cathode side line) to be scanned at that time. . Thus, the row lines Y1, Y2, Y3,... Are sequentially driven. At this time, since the bit "0" is set in the other flip-flops, the current driving circuit 12 corresponding to the output is not scanned.
[0012]
As shown in FIG. 2, each current drive circuit 12 includes a logic circuit 121, a level shift circuit 122, buffers 123 and 124, and a CMOS output circuit 125 including CMOS transistors Trp and Trn. The output terminal 12d of the CMOS output circuit 125 of each current drive circuit 12 is connected to the low-side lines Y1, Y2, Y3,... As shown in FIG. Each current drive circuit 12 receives the output of the inverter 13 corresponding to its own stage (first drive signal), the discharge pulse Pd, and the output of the inverter 13 at the next stage (second drive signal), and Except for the current drive circuit 12 to be scanned and the current drive circuit 12 to be scanned immediately before, the row lines Y1, Y2, Y3... (See the period of the discharge pulse Pd in FIG. 3).
The current driving circuit 12 will be described with reference to FIGS. 1 and 2. As an input terminal of the inverter 13, the output signal of the inverter 13 corresponding to the stage of the flip-flop is received at the input terminal 12a, An output signal from inverter 13 corresponding to the input terminal is received at input terminal 12b. Then, discharge pulse Pd is received at input terminal 12c.
The logic circuit 121 includes two OR gates and two AND gates. The output signal of the inverter 13 of the corresponding stage is received from the input terminal 12a via the two-input OR gate 121a and output to the gate of the transistor Trn of the CMOS output circuit 125 via the level shift circuit 122 and the buffer 123. . The two-input OR gate 121a receives the output of the three-input AND gate 121b as the other input.
[0013]
3-input AND gate 121b receives discharge pulse Pd from input terminal 12c, receives an output signal of next-stage inverter 13 from input terminal 12b as a negative logic input, and outputs an output signal of inverter 13 corresponding to itself. Receive on negative logic input. The output of the three-input AND gate 121b is input to the two-input OR gate 121a, through which the transistor Trn of the CMOS output circuit 125 is driven by an "H" signal to turn it on. The transistor Trn is turned off by the signal of “L”.
Therefore, when receiving the "H" discharge pulse Pd, the transistor Trn is turned on. However, the three-input AND gate 121b uses its two negative logic inputs to cause its current drive circuit 12 to perform low-side scanning. The discharge pulse Pd is blocked under any of the two conditions when the current pulse is set as the target or when the current drive circuit 12 corresponding to the next stage is set as the target of the low-side scanning. Therefore, under any of these conditions, ON / OFF of the transistor Trn and the transistor Trp is performed irrespective of the discharge pulse Pd.
[0014]
Similarly, the two-input AND gate 121c receives the discharge pulse Pd from the input terminal 12c, and further receives the output signal of the next-stage inverter 13 from the input terminal 12b to the negative logic input. The output of the two-input AND gate 121c is input to the two-input OR gate 121d. When the output is "L", the transistor Trp of the CMOS output circuit 125 is driven by the "L" signal via the OR gate 121d to turn it on. To When the signal is “H”, the transistor Trp is turned off. Therefore, when the output of the next-stage inverter 13 is "H", the discharge pulse Pd is blocked. In other words, as described above, the discharge pulse Pd is blocked when the current drive circuit 12 corresponding to the next stage is subjected to low-side scanning. That is, ON / OFF of the transistor Trn and the transistor Trp does not depend on the discharge pulse Pd.
When the current drive circuit 12 is to be scanned on the low side, the drive signal (output signal of the inverter 13) “H” input to the input terminal 12a is supplied to the transistor Trp via the OR gate 121d. Since the signal is output to the gate, the transistor Trp is turned off regardless of the discharge pulse Pd, and the output terminal 12d falls to the ground GND.
[0015]
Therefore, under two conditions, that is, when the current drive circuit 12 is targeted for low-side scanning and when the current drive circuit 12 corresponding to the next stage is targeted for low-side scanning, the discharge pulse Pd Regardless of the above, the logic circuit 121 outputs the output signals of “H” and “L” according to the output signals “H” and “L” of the inverter 13 of the corresponding stage to the OR gate 121a and the OR gate 121d. The signal is sent to the CMOS output circuit 125 through the transistor Trn and the transistor Trp to be turned on / off.
As a result, the CMOS output circuit 125 targeted for low-side scanning by blocking the discharge pulse Pd by the three-input AND gate 121b and the two-input AND gate 121c puts "L" at the output terminal 12d. The CMOS output circuit 125 of the previous stage which has been generated and is one of the targets of the low-side scan immediately before and is not currently a target of the low-side scan generates "H" at its output terminal 12d, as in the conventional case. Scanning control.
In other cases, the output of the inverter 13 corresponding to each stage flip-flop is “L”, and the output of the inverter 13 corresponding to the next stage flip-flop is also “L”. Therefore, the three-input AND gate 121b and the two-input AND gate 121c are opened, and the “H” discharge pulse Pd is input to the two-input OR gate 121a and the two-input OR gate 121d, respectively. The data is output to the gates of the transistors Trn and Trp via the buffer 124.
[0016]
As a result, during the “H” period of the discharge pulse Pd, the transistor Trn of the CMOS output circuit 125 is turned on and the transistor Trp is turned off. When the transistor Trn is turned on during the “H” period of the discharge pulse Pd, the current driving circuits 12 other than the current driving circuit 12 corresponding to the flip-flop preceding the flip-flop to be scanned on the low side are connected. The low line to be set becomes “L”.
Therefore, when the logic circuit 121 receives the “H” discharge pulse Pd, it turns on the transistor Trn and turns off the transistor Trp to generate a logic output that drops the output terminal 12 d to the ground GND. Regarding the current driving circuit 12, the output terminal 12d is dropped to the ground GND regardless of the discharge pulse Pd, and the current driving circuit 12 which is to be scanned immediately before is changed to the discharge pulse Pd. Irrespective of this, control is performed to turn off the transistor Trn and turn on the transistor Trp to connect the output terminal 12d to the power supply line + VDD.
That is, as shown in FIG. 3, the output terminals 12d of the current driving circuits 12 other than the current driving circuit 12 corresponding to the flip-flop to be scanned on the low side and the current driving circuit 12 corresponding to the preceding flip-flop. Becomes "L" during the period in which the discharge pulse Pd is generated, and does not make the EL element 4 reverse bias. Then, when the discharge period ends and the discharge pulse Pd becomes “L”, the outputs of these current drive circuits 12 are held at “H”, and the EL element 4 is reverse-biased.
Since “H” is input to the input terminal 12 a of the current drive circuit 12 that is currently being scanned on the low side, an “H” output is generated at the two-input AND gate 121 c and the transistor Trp is turned off. . At this time, since the transistor Trp of the current drive circuit 12 that is currently being scanned on the low side is ON, its output terminal 12d is held at "L" regardless of the presence or absence of the discharge pulse Pd. , Normal row-side scanning is performed.
[0017]
As a result, low-side scanning is sequentially performed with a waveform as shown in FIG. In FIG. 3, assuming that the low-side line currently being scanned on the low side is line 2, when this line is at "L", line 1 is at "H" immediately before. The other scan lines are maintained at “L” for a certain period of the discharge pulse Pd.
By performing such control, during the discharge period in which the discharge pulse Pd is “H”, the lines other than the scanning line before the line to be scanned fall to the ground GND. Therefore, in the discharge period in which the discharge pulse Pd is "H", the reverse bias state is not set except for the scan line immediately before. Therefore, a large transient current does not need to flow during the current drive of the EL element 4 by the column-side current drive circuit 12 except for the scan line in front.
Further, the immediately preceding scanning line is driven immediately before, and residual electric charge is accumulated in the EL element 4 by the driving current. However, this line is set to “H” and becomes in a reverse bias state. Erroneous light emission is prevented. For the next scan line, since the discharge is repeated many times during the discharge period, the problem of accumulated charge hardly occurs.
As a result, the current line for accumulating the electric charge for the reverse bias is only one line before, and the increase in the driving current due to the transient current is reduced, and the entire display driving power can be suppressed.
[0018]
FIG. 4 is a block diagram of a current drive circuit according to another embodiment. This holds the CMOS output circuit 125 connected to the line other than the scanning target at a high impedance (Hi-Z) only during the discharge period.
A logic circuit 126 for generating an output to the gate of the transistor Trp is provided instead of the logic circuit 121 of FIG. To the output of the gate of the transistor Trn, the signal of the input terminal 12a is directly added without passing through the logic circuit. Therefore, the transistor Trn of the CMOS output circuit 125 of the current drive circuit 12 that is currently being scanned on the low side is turned on, and otherwise the transistor of the current drive circuit 12 is turned off.
The logic circuit 126 outputs an “H” Hi-Z selection pulse Pz (hereinafter referred to as a selection pulse Pz, see FIG. 5) generated by the controller 14 in synchronization with the discharge pulse Pd to turn off the transistor Trp during the discharge period. receive. In this embodiment, the controller 14 further generates a Hi-Z selection pulse Pz.
As shown in FIG. 5, the selection pulse Pz has a rising timing slightly before the discharge pulse Pd, and a falling timing coincides with the falling of the discharge pulse Pd.
However, the scan line immediately before is reversely biased in order to prevent erroneous light emission as in the case of FIG. In the current drive circuit 12 of the line to be scanned, “H” of the Hi-Z selection pulse Pz is ignored. Therefore, the signal of the input terminal 12a is input to the two-input OR gate 126b.
[0019]
The logic circuit 126 includes a two-input AND gate 126a receiving the Hi-Z selection pulse Pz via the input terminal 12c, and a two-input OR gate 126b receiving the output of the two-input AND gate 126a.
The other negative logic input of 2-input AND gate 126a receives an input from inverter 13 corresponding to the next-stage flip-flop via input terminal 12b. As a result, as long as the inverter 13 corresponding to the next-stage flip-flop is not “H”, in other words, unless the next-stage current drive circuit 12 is the current scan target, the two-input AND gate 126a is opened and Hi. While the −Z selection pulse Pz is “H”, “H” is output to the gate of the transistor Trp, and this transistor is turned off.
As a result, the transistors Trp of the CMOS output circuits 125 other than the current drive circuit 12 corresponding to the flip-flop at the preceding stage of the current drive circuit 12 to be currently scanned are turned off. Since the Laurent drive signal (the signal of the inverter 13 input to the input terminal 12a) is "L" in the current drive circuit 12 other than the current drive circuit 12 currently being scanned, the transistor corresponding to the transistor Trp of the CMOS output circuit 125 Trn is also OFF. Therefore, the output terminal 12d to which these current driving circuits 12 are connected becomes Hi-Z. As a result, the low-side scan line to which the output of the CMOS output circuit 125 is connected becomes Hi-Z, except for the low-side scan line that is the current scan target and the low-side scan line before the low-side scan line.
[0020]
On the other hand, in the current drive circuit 12 currently being scanned, an "H" signal is applied to the gate of the transistor Trp via the input terminal 12a and the two-input OR gate 126b, so that the transistor Trp is turned off. At this time, the transistor Trn corresponding to this receives the signal of “H” from the input OR gate 126a at its gate and turns on. As a result, the low line to which the output terminal 12d is connected is connected to the ground GND, and low-side scanning is performed.
The current drive circuit 12 corresponding to the preceding flip-flop, which is the current scan target, receives the signal of "H" from the input terminal 12b, so that the Hi-Z selection pulse Pz is prevented from being "H" and the input is performed. An “L” signal is applied to the gate of the transistor Trp via the terminal 12a and the two-input OR gate 126b. Therefore, this transistor Trp is turned ON. As a result, the output terminal 12d to which the current drive circuit 12 is connected becomes "H", and the EL element 4 connected to the low line to which this output is connected is reverse biased.
As a result, low-side scanning is performed with a waveform as shown in FIG. In the figure, similarly to FIG. 3, the low side line which is the current scanning target on the low side is line 2, and when this line is "L", the line 1 before it is "H". . The other scanning lines have high impedance (Hi-Z) only during a certain period of the Hi-Z selection pulse Pz.
[0021]
As described above, in the embodiment, the drive signal of the next-stage inverter 13 is directly received by the preceding-stage logic circuit 121 or the logic circuit 126 to operate. This is the next-stage logic circuit. It goes without saying that a drive corresponding to the drive signal of the inverter 13 may be separately generated and sent to the preceding logic circuit. Therefore, for driving the logic circuit 121 or the logic circuit 126 in the preceding stage, it is not necessary to use the drive signal itself for the inverter 13 in the next stage.
By the way, in the embodiment, the Q-bar output from the flip-flop at the next stage of the shift register 11 is received via the inverter, so that the row line immediately before the scanning is completed is set to “H” (= + VDD). ing. However, for example, if the respective Q-bar outputs are received from the next stage of the shift register 11 and the flip-flop of the next stage via the inverter, the row line two lines before the scanning is completed becomes “H”. Can be set to Therefore, according to the present invention, it is possible to set the low lines for two lines or several lines before this line to "H".
As described above, even if the row line which is one or several lines before is set to "H", the number of the low scan lines is 162 or more at present, so that the increase in power consumption can be almost ignored. However, if the number of lines before the end of the scanning is increased, the circuit scale is correspondingly increased. Therefore, it is preferable that the number of the lines before being set to “H” is several such that the circuit scale is not increased.
[0022]
Further, in the embodiment, the anode side line (column line) is dropped to the ground GND in response to the discharge pulse to discharge the electric charge of the organic EL element and reset, but the anode side line is not connected to the ground GND. Instead, a constant voltage reset may be adopted in which the charge of the organic EL element is discharged to a constant voltage bias line and reset.
Further, in the embodiment, the bipolar transistor is mainly used, but it is needless to say that the MOSFET transistor may be mainly used. Further, the npn-type transistor (or N-channel type) in the embodiment can be replaced with a pnp-type (or P-channel type) transistor, and the pnp-type (or P-channel type) transistor can be replaced with an npn-type (or N-channel) transistor. it can. In this case, the power supply voltage becomes negative, and the transistor provided upstream is provided downstream.
[0023]
【The invention's effect】
As described above, according to the present invention, one or a plurality of current driving circuits connected to the line scanned one or several lines before the line to be scanned at the present time reverse bias the organic EL element. Is applied to the cathode connection line to which it is connected, and the drive circuits connected to this current drive circuit and the remaining cathode connection lines other than the current drive circuit of the line to be currently scanned are kept for a certain period of time. Then, the cathode connection line to which it is connected is connected to a predetermined bias line to discharge the electric charge accumulated in the EL element.
As a result, the current line for accumulating the electric charge for the reverse bias is only one line or several lines in front, and an increase in the drive current due to the transient current is suppressed, and the overall power consumption can be reduced.
As a result, an organic EL drive circuit and an organic EL display device that can prevent erroneous emission of EL elements arranged in a matrix and reduce power consumption can be easily realized.
[Brief description of the drawings]
FIG. 1 is a block diagram of a low-side scanning circuit according to an embodiment to which an EL driving circuit according to the present invention is applied;
FIG. 2 is a block diagram of the current driving circuit.
FIG. 3 is a timing chart of the display driving operation.
FIG. 4 is a block diagram of another current drive circuit.
FIG. 5 is a timing chart of display drive by the current drive circuit of FIG. 4;
FIG. 6 is an explanatory diagram showing an outline of a general organic EL display panel.
[Explanation of symbols]
1. Organic EL display panel, 2. Current drive circuit on column side,
3 ... Low side drive circuit, 4 ... EL element,
10: low side scanning circuit, 11: shift register,
11a, 11b, 11c ... flip-flops,
12 ... current drive circuit, 13 ... inverter,
14 ... Control circuit,
121: logic circuit, 122: level shift circuit,
123, 124 ... buffer, 125 ... CMOS output circuit,
Trp, Trn: MOS transistors.

Claims

A plurality of current sources that have a plurality of organic EL elements arranged in a matrix and that are provided corresponding to a plurality of anode connection lines respectively connected to the anode side of the plurality of organic EL elements and that discharge current; A plurality of cathode connection lines respectively connected to the cathode sides of the plurality of organic EL elements, the cathode connection lines are sequentially scanned, and a current flowing out of the cathode connection lines is supplied to a predetermined bias line. And a discharge circuit for connecting the anode connection line to the predetermined bias line or the predetermined constant voltage line for a predetermined period to discharge the charge of the organic EL element. At
Among the plurality of cathode connection lines, the driving circuit connected to the cathode connection line to be currently scanned connects the cathode connection line to which the driver circuit itself is connected to the predetermined bias line, and the current scanning object One or more driving circuits connected to a cathode connection line scanned one or more lines before the cathode connection line to be used are self-connected to a voltage for reverse biasing the organic EL element. The plurality of driving circuits connected to the plurality of cathode connection lines applied to the cathode connection line connect the connected cathode connection line to the predetermined bias line during the fixed period. An organic EL drive circuit, comprising:

Each of the drive circuits has a logic circuit and a push-pull CMOS circuit. An output terminal of the CMOS circuit of each of the drive circuits is connected to each of the cathode connection lines. Upon receiving the output, the reverse bias voltage is generated at the output terminal to set the cathode connection line to which it is connected to the reverse bias voltage, and the CMOS circuit receives the output of the logic circuit and 2. The organic EL driving circuit according to claim 1, wherein an output terminal is connected to the predetermined bias line to connect the cathode connection line to which the self is connected to the predetermined bias line.

The cathode connection line on which the reverse bias voltage is set is one line, the predetermined bias line is a ground line, and the logic circuit performs scanning for the cathode connection line to be currently scanned. A drive signal is received as a first drive signal, and a drive signal for the scan for the next scan line generated when the next cathode connection line is set as a scan target or a signal corresponding to the drive signal is transmitted to a second scan line. Receiving a drive signal, generating a logic signal for connecting the output terminal of the CMOS circuit to the ground line according to the drive signal for scanning, and operating the organic EL element according to the second drive signal. 3. The organic EL drive circuit according to claim 2, wherein a logic signal for generating a reverse bias voltage at the output terminal of the CMOS circuit is generated.

The logic circuit further receives the discharge pulse for discharging the electric charge of the organic EL element, and the CMOS circuit responds to the discharge pulse when the first drive signal or the second drive signal is not received. 4. The organic EL drive circuit according to claim 3, wherein a logic signal for connecting the cathode connection line to the ground line via the gate is generated.

Furthermore, it has a shift register of the number of stages corresponding to the number of the drive circuits, the shift register is to sequentially generate a drive signal for the scan in each stage by shifting a predetermined bit, The organic EL drive circuit according to claim 4, wherein the discharge circuit discharges the charge of the organic EL element to the ground line or a line of a predetermined constant voltage in response to the discharge pulse.

Each of the driving circuits has a logic circuit and a push-pull CMOS circuit having an output terminal connected to the cathode connection line, and the CMOS circuit receives an output of the logic circuit and generates the reverse bias voltage. The cathode connection line generated at the output terminal and connected to itself is set to the reverse bias voltage, and the CMOS circuit receives the output of the logic circuit and connects the output terminal to the predetermined bias line. By connecting the cathode connection line to which it is connected to the predetermined bias line, the CMOS circuit receives the output of the logic circuit and sets the output terminal to high impedance, thereby connecting the remaining cathode connection. 2. The organic EL drive circuit according to claim 1, wherein a high impedance is set instead of connecting a line to the predetermined bias line.

The cathode connection line on which the reverse bias voltage is set is one line, the predetermined bias line is a ground line, and the logic circuit includes a drive signal for scanning the current scan target line. As a first drive signal, and a drive signal for the scan for a next scan line generated when the next cathode connection line is set as a scan target or a signal corresponding thereto is provided as a second drive signal. And generates a logic signal for connecting the output terminal of the CMOS circuit to the ground line in response to the first drive signal, and reverse biases the organic EL element in response to the second drive signal. 7. The organic EL drive circuit according to claim 6, wherein a logic signal for generating a voltage to be generated at said output terminal of said CMOS circuit is generated.

The logic circuit further receives the pulse for setting the output terminal to the high impedance for a predetermined period, and outputs the output of the CMOS circuit when the first drive signal or the second drive signal is not received. The organic EL drive circuit according to claim 7, wherein a logic signal for setting a terminal to high impedance is generated.

A plurality of current sources that have a plurality of organic EL elements arranged in a matrix and that are provided corresponding to a plurality of anode connection lines respectively connected to the anode side of the plurality of organic EL elements and that discharge current; A plurality of cathode connection lines respectively connected to the cathode sides of the plurality of organic EL elements, the cathode connection lines are sequentially scanned, and a current flowing out of the cathode connection lines is supplied to a predetermined bias line. An organic EL display device comprising: a drive circuit that sinks the organic EL element; and a discharge circuit that connects the anode connection line to the predetermined bias line or the predetermined constant voltage line for a predetermined period to discharge the charge of the organic EL element. At
Among the plurality of cathode connection lines, the driving circuit connected to the cathode connection line to be currently scanned connects the cathode connection line to which the driver circuit itself is connected to the predetermined bias line, and the current scanning object One or more driving circuits connected to a cathode connection line scanned one or more lines before the cathode connection line to be used are self-connected to a voltage for reverse biasing the organic EL element. The plurality of driving circuits connected to the plurality of cathode connection lines applied to the cathode connection line connect the connected cathode connection line to the predetermined bias line during the fixed period. An organic EL display device comprising:

Each of the drive circuits has a logic circuit and a push-pull CMOS circuit. An output terminal of the CMOS circuit of each of the drive circuits is connected to each of the cathode connection lines. Upon receiving the output, the reverse bias voltage is generated at the output terminal to set the cathode connection line to which it is connected to the reverse bias voltage, and the CMOS circuit receives the output of the logic circuit and 10. The organic EL display device according to claim 9, wherein an output terminal is connected to the predetermined bias line so that the cathode connection line to which the output terminal is connected is connected to the predetermined bias line.

The cathode connection line on which the reverse bias voltage is set is one line, the predetermined bias line is a ground line, and the logic circuit performs scanning for the cathode connection line to be currently scanned. A drive signal is received as a first drive signal, and a drive signal for the scan for the next scan line generated when the next cathode connection line is set as a scan target or a signal corresponding to the drive signal is transmitted to a second scan line. Receiving a drive signal, generating a logic signal for connecting the output terminal of the CMOS circuit to the ground line in response to the first drive signal, and inverting the organic EL element in response to the second drive signal 11. The organic EL display device according to claim 10, wherein a logic signal for generating a bias voltage at the output terminal of the CMOS circuit is generated.

The logic circuit further receives the discharge pulse for discharging the electric charge of the organic EL element, and the CMOS circuit responds to the discharge pulse when the first drive signal or the second drive signal is not received. 10. The organic EL display device according to claim 9, wherein a logic signal for connecting the cathode connection line to the ground line is generated through the logic circuit.

Furthermore, it has a shift register of the number of stages corresponding to the number of the drive circuits, the shift register is to sequentially generate a drive signal for the scan in each stage by shifting a predetermined bit, 13. The organic EL display device according to claim 12, wherein the discharge circuit discharges the charge of the organic EL element to the ground line or the predetermined constant voltage line in response to the discharge pulse.

Each of the driving circuits has a logic circuit and a push-pull CMOS circuit, and an output terminal of the CMOS circuit of each of the driving circuits is connected to each of the cathode connection lines. Upon receiving the output, the reverse bias voltage is generated at the output terminal to set the cathode connection line to which it is connected to the reverse bias voltage, and the CMOS circuit receives the output of the logic circuit and By connecting an output terminal to the predetermined bias line, the cathode connection line to be scanned which is connected to itself is connected to the predetermined bias line, and the CMOS circuit receives the output of the logic circuit. By setting the output terminal to high impedance, the connection of the remaining cathode connection line to the predetermined bias line is replaced. The organic EL display device according to claim 9 wherein the high impedance Te.

The cathode connection line on which the reverse bias voltage is set is one line, the predetermined bias line is a ground line, and the logic circuit includes a drive signal for scanning the current scan target line. As a first drive signal, and a drive signal for the scan for a next scan line generated when the next cathode connection line is set as a scan target or a signal corresponding thereto is provided as a second drive signal. And generates a logic signal for connecting the output terminal of the CMOS circuit to the ground line in response to the first drive signal, and reverse biases the organic EL element in response to the second drive signal. 15. The organic EL display device according to claim 14, wherein a logic signal for generating a voltage to be generated at the output terminal of the CMOS circuit is generated.

The logic circuit further receives the pulse for setting the output terminal to the high impedance for a predetermined period, and outputs the output of the CMOS circuit when the first drive signal or the second drive signal is not received. The organic EL display device according to claim 15, wherein a logic signal for setting a terminal to high impedance is generated.