JP5059935B2 - クロック信号を生成できる、または各トランシーバに関連付けられたデジタル・システムのデータのバイパスを可能にする、電力管理されたトランシーバのネットワークを使用する通信システム - Google Patents

Description

本発明は、相互接続されたトランシーバおよび関連するデジタル・システムのネットワークを含む通信システムに関するものであり、さらに詳細には、デジタル・システムを選択的にクロックするため、デジタル・システムを通る経路付けからデータをバイパスするため、またはデータがトランシーバにより受信されたか否か、および／またはトランシーバがデータと同期するようにロックされたか否かによりトランシーバおよびデジタル・システム内の電力消費を低減するための機構に関するものである。

通信システムは、通信回線により相互接続された少なくとも２つのノードを含むものとして通常よく知られている。各ノードは送信器と受信器の両方、一般に「トランシーバ」と呼ばれているものを含んでいる。トランシーバは、通信回線を介して送信される信号と、デジタル・ドメインでその信号を処理するデジタル・システムと間のインターフェイスを備えている。

通信回線で相互接続されたノードのセットは、通信ネットワークと呼ぶことができる。１つのノード内の送信器は、ネットワーク内の様々なノードの１つまたは複数の受信器に信号を送信できる。高速のアプリケーションにおいては、ネットワーク内を送信される信号は命令および／またはデータを含むことができ、データはオーディオ・データ、ビデオ・データ、またはこの両方とすることができると考えられる。したがってネットワークは、マルチメディア・ネットワークであると見ることができる。マルチメディア信号の送信速度は一般にきわめて速く、したがって相対的に高速な通信回線、たとえば適切な回線としての光ファイバが要求される。

光ファイバが使用される場合は、光エネルギーを各トランシーバが認識する電気的信号に変換するインターフェイスが必要である。そのようなインターフェイスは、一般に通信回線の受信端における光センサ、または送信端における発光ダイオードである。したがってインターフェイスは光インターフェイスであり、またトランシーバは光ファイバ・トランシーバと見ることができる。従来の光ファイバ・トランシーバのほとんどは、光／電圧変換を実行する素子のみを含むと一般に考えられている。各トランシーバに関連付けられるシステムは、受信した信号の操作を実行し、その信号を処理し、かつこの後、光ファイバを通して転送された信号と互換性のある送信信号を送るアナログおよびデジタル・セクションの両方を使用する。このため、従来の光マルチメディア・ネットワークは、一般にネットワークの各ノードにおいて、どちらかというと単純化した光ファイバ・トランシーバ、およびデジタル処理システムを使用している。

デジタル・システムは、信号を好ましくはリアルタイムで処理するためだけではなく、これらの信号を同期して処理しなければならない。したがって、従来のデジタル・システムは正確な増幅およびデータ検出を備えた受信器を必要とするだけではなく、さらに受信データからクロック信号を回復するために有効な位相ロック・ループ（「ＰＬＬ」）も利用することが要求される。受信端における増幅器およびデータ検出回路、送信端におけるドライバ、およびＰＬＬクロック回復回路が、雑音をデジタル・プロセッサのデジタル・コアに与えたり、またはデジタル・コアから雑音を受け取ると、データ検出、クロック回復、データ送信、および一般化されたデータ処理は不都合な影響を受ける可能性がある。デジタル処理コアと入力データ検出、クロック回復、および出力データ駆動回路との間の混信は最小にすることが望ましい。デジタル信号の遷移、および／またはこれらの遷移に関して動作するラッチ回路は、より感度のよいクロックとデータ回復回路、およびデータ送信ドライバに電力を供給し接地するためにデジタル・システムを通って延びている電力および接地導線に、かなりの量の雑音を誘導することがよくある。

感知回路の雑音感受性を最小にすることに加えて、これらの回路の少なくとも一部に対して電力を管理することも有利である。これにより、従来のマルチメディア通信ネットワークの十分な改善策として低電力アプリケーションが実現可能になる。雑音分離および電力管理と組み合わせて、各ノードの感知部分もネットワーク・マスタから転送されたデータ信号に直ちに反応するようにするべきである。この方法により、スレーブ・ノードは相互に並行かつ同時にクロック信号を回復できるので、クロック信号が対応するデジタル・システムで可能な限り速やかに使用可能になる。

上記に概括した問題の大部分は、改良されたマルチメディア通信システムにより解決される。通信システムはノードのセットを含む。各ノードはトランシーバ・インターフェイスおよびデジタル・システムを含む。トランシーバは、通信回線と対応するデジタル・システムとの間に結合されており、伝送フォーマットおよび／または伝送プロトコルを対応するノード内の１つまたは複数のデジタル・システムにより認識されるビットのシーケンスに修正するのに使用される。トランシーバは、デジタル・システムを支持する回路基板から分離された１つまたは複数のモノリシック回路基板上に意図的に配置される。感度のよい感知および駆動回路、さらにはクロック回復ＰＬＬが、対応するデジタル・システム、およびそのシステムが誘導した雑音から分離されたトランシーバに組み込まれる場合もある。

トランシーバは、受信器と送信器の両方を含む。受信器は通信回線を介して伝送されるデータを感知し、この信号を処理のためにデジタル・システムに転送する前に、信号に対して調整と増幅を実行する。さらに、受信器は受信された信号からクロックを回復するＰＬＬを含み、回復されたクロック信号を使用して対応するデジタル・システム内の動作を同期させることができる。トランシーバと対応するデジタル・システムをリンクする導線の数は、たとえばデータ出力導線、クロック／ステータス信号出力導線、電力および接地というように最小にすることが望ましい。電力および接地導線は、トランシーバと対応するデジタル・システムとの間の共通ＶＤＤおよびＶＳＳ供給に用いることができる。ただし、共通電力および接地供給が不用の場合は、トランシーバの受信器と個々のデジタル・システムとの間に２本の導線だけを使用する必要がある点に注意されたい。

受信器内の感知回路は、一般に入力データと一致する速度で動作する。たとえば、入力信号のデータ速度、したがって感知回路の動作速度が数Ｍビット／秒、またはさらに好ましくは５０Ｍボー以上である場合、感知回路により消費される電力は相当な量となる。通信回線上に信号が存在しないときは感知回路に対する電力を維持せずに、受信器は、受信ポートにデータが存在しないときは感知回路に対する電力を遮断するアクティビティ検出器を利用する。それによって、本トランシーバは入力信号が受信ポートに存在するときだけ、電力消費装置に対する電力を維持する。その他のすべての時間では、電力を消費しやすい増幅器、比較器、およびクロック回復回路（すなわちＰＬＬ）では電力を低下させる。かくして、本トランシーバを使用するマルチメディア・ネットワークは、低電力環境、すなわち電池などの携帯電源から電力を取得する環境に配置できる。たとえば、マルチメディア・ネットワークは自動車アプリケーションで使用でき、オーディオ、ビデオ、または一般化されたトラフィック情報が自動車全体に配置されたデジタル・プロセッサ間で送信される。このようなプロセッサには、たとえばスピーチ・エンコーダ／デコーダ、ビデオ／オーディオ・プロセッサ、ビデオ・モニタ、オーディオ増幅器（および関連するスピーカ）、センサ、計算器、コンピュータ、およびＦＭ／ＡＭチューナが含まれ、これらはすべて既存の自動車に搭載されて自動車の有用性と性能を強化できる。自動車環境では、通信回線は光ファイバであり、光伝送データが光センサおよびＬＥＤにより各トランシーバから分離されていることが望ましい。光ファイバは、マルチメディア・ネットワークの相対的に高速のボー・レートに対処可能であるが、さらに自動車の様々な部位において相互に離れて配置されたノードに対して、これらのレートを確実に送信できる。

雑音が生じるデジタル・システムから離れた１つまたは複数のチップ上に分離され、かつ受信感知回路とクロック回復機構を含むトランシーバは、以後「スマート」トランシーバと呼ばれる。スマート・トランシーバは、能動および受動コンポーネントを含み、感知、駆動、およびクロック回復機能に加えて、受信ポートに入力データが存在するときだけ選択的に特定のコンポーネントに電力を供給する。したがってスマート・トランシーバは電力管理機能を備え、さらにトランシーバに接続されたデジタル・システムを選択的にバイパスできる。デジタル・システムは、受信ポートに入力信号が存在しているが、まだクロック回復（すなわちＰＬＬが「ロックされた」状態）が発生していないときにバイパスされる。

バイパス機能は、たとえば、光エネルギーの形態をとる入力データがトランシーバの受信ポートに受信されているが、ＰＬＬがその電圧制御発信器（「ＶＣＯ」）の出力を入力データ・ストリームの遷移にロックさせるための十分な時間がまだ経過していないときに常に発生する。ネットワーク環境では、ネットワークは一般にリングの形態に構成された複数のノードを有するように配置される。そこでリング内の第１のノード・スレーブは、マスタからの入力信号を最初に受信する。そのノードのトランシーバＰＬＬが入力データ・ストリームの周波数および位相にロックするのを待たずに、第１のノード受信器はロックされていないデータ・ストリーム信号を受信器の出力からその送信器の入力に単純に転送する。
第１のノード送信器の出力は直ちにネットワーク内の次のノードにディスパッチされる。このノードは、同じバイパス動作を実行し、これによってネットワーク内のすべてのノードがある程度並行に入力光信号を受信することができる。これは、各ノードのＰＬＬが入力光ストリームにほぼ同じ時間にロックすることを可能にし、それによって各ネットワーク・ノード内のすべてのクロック回復ＰＬＬ間で、相対的に同時にロックが達成できる。その後、すべてのノードがそれぞれ既存の、回復されたクロック信号を持つようになるので、有効データがネットワーク上で送信されると、そのネットワーク内のあらゆるノードが有効データを直ちに認識して処理できるようになる。

１つの実施態様は通信システムである。通信システムは、個々のトランシーバにより通信回線に相互接続された複数のデジタル・システムを含む。少なくとも１つのトランシーバは、信号が通信回線内に存在するときに、相対的に低い電力の消費状態から相対的に高い電力の消費状態になるように適合された受信器を含む。信号が存在しないときは、受信器は高電力消費状態から低電力消費状態に遷移する。受信器は、ＰＬＬおよび入力データ感知回路を含む。ＰＬＬはクロック信号を生成し、ＰＬＬが入力信号の遷移と同期するようにロックされたときに、そのクロック信号を個々のデジタル・システムに転送する。ＰＬＬがまだ入力信号と同期するようにロックされていないときに入力信号が存在するときは、ＰＬＬは低減クロック周波数のクロック信号を生成し、そのクロック信号を受信するように接続されたデジタル・システムが過度に駆動することを防ぐ。したがって、ＰＬＬがアンロックの状態であるときは、デジタル・システムが動作可能な最大周波数を超える速度で駆動されないことが保証できる。

別の実施態様によると、デジタル・システムは受信器から、受信器を通ってデジタル・システムへと送信される入力信号の転送をバイパスするロック検出器を含む。代わりにロック検出器は、ＰＬＬが入力信号と同期するようにロックされていないときは常に入力信号を送信器に直接転送する。

また別の実施態様によると、受信ポートおよびその受信ポートに結合されたアクティビティ検出器を有する受信器が提供される。アクティビティ検出器は、入力信号が受信ポートに転送されているとき、アクティビティ信号を生成する。電力生成器がアクティビティ検出器に結合され、アクティビティ信号を受信すると電源出力を生成する。電力生成器と受信ポートに結合された受信器は、受信／感知回路および好ましくはＰＬＬを含む。ＰＬＬは電源出力が生成されている間、入力信号からクロック信号を生成する。アクティビティ検出器は、たとえば比較器とタイマを含み、両方が一緒に動作して、受信ポートの入力信号の大きさが所定の時間中、基準電圧を超えた場合に、アクティビティ信号を生成する。ロック検出器は、デジタル・システムに属する（すなわちそこに実装される）、または代替的にトランシーバに属することができる。後者の場合、ロック検出器はトランシーバから出力され、検出器がアンロック値を生成した場合に、デジタル・システムからの出力の代わりに送信器に伝送するための入力信号を選択するために結合されたマルチプレクサに転送される。

さらに他の実施態様によると、トランシーバ内の電力消費、およびトランシーバからのクロック信号出力を調整するための方法が提供される。トランシーバに入力信号が転送されたか否か、および転送されたときを検出するために必要な電力を維持する一方、入力信号を受信する受信器の感知および較正回路への電力がデアサートされ、さらに受信器の受信ポートに入力信号がないときは常に受信器内のＰＬＬへの電力がデアサートされる。入力信号が存在するときだけＰＬＬへの電力をアサートすることにより、ＰＬＬからクロック信号が生成できる。ＰＬＬは好ましくは受信器の一部とするが、ただしＰＬＬはデジタル・システムの一部とすることができ、かつ受信器は単にＰＬＬが電力を受け取るか否かにより電源生成器へのステータス信号を生成することが理解されるであろう。これによってステータス信号の状態は、入力信号によってネットワーク内でアクティビティが検出されたか否かに依存する。

本発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照することによって、明確になるであろう。

本発明には様々な修正および代替形態が考えられるが、その中の特定の実施形態を例として図と共に示し、本明細書で詳細を説明する。ただし、図およびそれについての詳細な説明は、本発明を開示された特定の形態に限定するものではなく、むしろ本発明は、添付の特許請求の範囲で定義される本発明の精神および範囲から逸脱しないすべての修正、同等形態および代替形態を包含することが理解されるであろう。

通信システムの少なくとも１つのノードが、デジタル・システムおよびデジタル・システムから分離されて配置された１つまたは複数のモノリシック基板回路を含むモジュール内に配置されたトランシーバを含む、通信システムの概略図である。 図１に示すトランシーバの、１つの実施形態による受信器と送信器の概略図である。 受信器に転送された入力信号、および受信器内のＰＬＬが入力信号と同期するようにロックされているか否かに依存する、クロック／ステータス出力信号のタイミング図である。 データ信号遷移の最初のシーケンスを受信するすべてのネットワーク化されたトランシーバ間で迅速かつ並行して実行されるロックを達成するために、受信器からのデータを受信するため、およびデータがデジタル・システムに転送されるか否か、またはデータがデジタル・システムをバイパスされ、通信システムの別のノード内の受信器に直接渡されるか否かを判断するために結合されたロック検出器の概略図である。 代替実施形態によるロック検出器の概略図である。

図に注目すると、図１はネットワーク内で相互接続されたノード１２のセットを有する通信システム１０を示す。各ノード１２は、通信回線１４により相互接続され、リングを形成する。通信回線１４を通って転送される信号は、好ましくは同期され、相互接続されたノードの同期リング・トポロジ・ネットワークを形成する。このように、すべてのノードは動作的にネットワーク・マスタ内のタイミング基準に同期される。適切な通信回線は光ファイバを含む。

各ノード１２は、通信システム１０として相互接続されたマスタまたはスレーブのいずれかとして動作する。通信システムの１つのノードはマスタとして設計され、通信システム１０を起動し、かつネットワーク用のタイミング基準を提供する。そのマスタは、自身に関連付けられたソフトウェアにより書き込まれるレジスタを含んでもよい。そのソフトウェアは、そのレジスタが属するノードが、スレーブとして指定された他のノードのレジスタから区分されてマスタとして指定されるようにレジスタを設定する。

各ノード１２内に、スマート・トランシーバが含まれる。これは、通信回線１４が光ファイバの場合、そのトランシーバは参照番号１８に示すように光ファイバ・トランシーバすなわち「ＦＯＴ」であると見なされる。トランシーバ１８は、対応するデジタル・システム２０と通信回線１４内の通信信号との間のインターフェイスを備える。トランシーバ１８はスマート・トランシーバであるので、受信器ポートに供給された信号を感知し、その入力信号からクロック信号を回復するための受信器を含み、さらに送信ポートに出力を出すための送信器を含む。
各トランシーバの受信および送信ポートは、「ＲＣＶ」と「ＸＭＴ」のラベルで示される。

デジタル・システム２０は、転送されたデジタル信号を比較的高速で操作および／または処理するために、主にデジタル領域で動作する任意のシステムを含む。操作または処理機能は１つまたは複数の集積回路内で実行され、これらの回路はトランシーバ１８の少なくとも一部が実装されているモノリシック回路基板から分離されている。有利には、各ノード内でトランシーバと対応するデジタル・システムとの間で外部に延びる導線の数は最小とする。この方法では、導入する必要がある追加のピン・コネクタが比較的少数となる。

通信システム１０は、一般化されたデータ、命令および／またはデータ（すなわち、ビデオ、音声（オーディオ））がノード間で送信される、またはノード間に配信される任意の環境でアプリケーションを利用できる。１つのアプリケーション例は低電力アプリケーションを含み、ここではトランシーバの受信ポートに信号が存在しない間はトランシーバの電力は部分的に低減される。適切な低電力アプリケーションは自動車のセッティングに現れ、そこでは自動車がオフのときに信号は存在せず、したがって通信ネットワーク１０は低電力すなわち「スリープ」状態になる。

図２は、１つの実施形態により通信回線インターフェイス２４と関連するデジタル・システムとの間に設置されたトランシーバ１８を示す。インターフェイス２４は、通信信号が送られる媒体に依存する。１つの例によると、通信回線は光ファイバであり、したがってインターフェイス２４は変調光を入力電圧ＶINに変換するために使用される。受信ポートは通信回線からＶINを受信し、また送信ポートは送信器からＶOUTを送信する。インターフェイス２４と同様に、トランシーバ１８の送信部分も、ＶOUTを通信回線を通る伝送に適したフォーマットに変換するインターフェイス２６を含む。図示した例では、インターフェイス２４は光センサを含み、またインターフェイス２６はピン・ダイオード、すなわちＬＥＤを含む。さらに、トランシーバ１８は受信器２８と送信器３０の両方を含む。

受信器２８は、低雑音トランスインピーダンス増幅器３２を含み、これはたとえば５０Ｍボー・データ速度などを扱うために十分な帯域幅と高い開ループ利得を有する。増幅器３２は、外部ピン・ダイオード２４を強制的に固定逆バイアス電圧にすることを意図したものであり、したがって受信された電流の範囲に対処できる広域な動的範囲を有する。高速比較器３４が増幅器３２の出力と結合される。比較器３４は、増幅信号を取得し、これを所定のトリップポイントに対するヒステリシスと比較する。トリップポイントは、基準電圧ＶREF2により設定される。必須なものでも、要求されるものでもないが、パルス幅歪み修正／較正回路３６を使用して、比較器３４から出力を取得し、受信信号の立ち上がりまたは立下りエッジを修正できる。ピン・ダイオードおよびＬＥＤのオン・オフ時間の不正確さを補正するために、回路３６が約５０％のデューティ・サイクルを提供することが意図される。単なる例として、回路３６は直列に接続した偶数個のインバータを含む。列内の第２のインバータは、相互コンダクタンス増幅器の差動出力から電力を得ることができ、ここではその増幅器の１つの入力が分圧器に接続され、他の入力は直列に接続されたインバータの出力と結合される。

１つの実施形態によると、ＰＬＬ３８が増幅器３２、比較器３４、および較正回路３６などの受信器回路と同じ集積回路上に実装される。さらに、受信器回路はデジタル・システムと同じ、または異なるモノリシック回路基板上に実装できる。またさらに、受信器回路は送信器を収納するモジュールと同じ、または異なるモジュール内に形成できる。ＰＬＬ３８は回路３６からデータ出力を取得し、回路３６からのデータ出力のサンプリングに使用できる低ジッタ・クロック出力を生成する。ＰＬＬ３８は位相周波数検出器、ローパス・フィルタ、電圧制御発振器を含み、また電圧制御発振器の出力は、よく知られた設計により位相周波数検出器にフィードバックされる。電圧制御発振器の出力はクロック信号であり、この信号は通信システム内のアクティビティのステータスに従って、アクティブまたは非アクティブか、もしくは保護されたモードでクロックされる。

最初、受信器回路（すなわち増幅器３２、比較器３４および較正回路３６）、およびＰＬＬは低電力モードであり、また出力クロック信号はネットワーク内にアクティビティがないので（すなわち入力信号が受信ポートに存在しないので）、定常状態の低い値に維持される。ネットワーク内のアクティビティが検出されると、ＰＬＬ３８は通常動作に入る。ただし、ＰＬＬ３８はロックされた状態に入るまでに特定時間の経過を必要とする。ＰＬＬがロックされておらず、その周波数がたとえばロック周波数の５％の範囲の外側にある場合、クロック信号出力周波数は４で分周される。ＰＬＬ周波数がロック周波数に近くなると、クロック信号出力は通常のクロック信号周波数に戻り、ロック／アンロック導線が、相対的に高い電圧値を発生させる有効なロック信号を担う。ロック信号は、ＰＬＬ３８によって有効な３フレームが検出されるまでは高くならないことが好ましい。
ネットワーク内のアクティビティが終了すると（すなわち受信ポートへの入力信号が終端すると）、ロック信号は低下し、クロック信号出力も低下する。

ＰＬＬのクロック／ステータス出力、およびロック／アンロック出力についての詳細を、図３を用いて説明する。明確には、通信システム内に光が存在しない（アクティビティがない）場合は、ＰＬＬ出力はアンロック信号を発生し、クロック値は発生しない。ただし、光が存在しており、ＰＬＬをロックしなければならないときは、クロック信号出力は通常のクロック出力のＭ分の一（Ｍは４に等しくできる）となる。ＰＬＬがロックされ、かつ光がまだ存在すると、クロック信号出力は、１つの実施形態によるとＶINのデータ速度に比例する適切な周波数に増加する。

参照番号４０で表示される電源、または単なる電源へのスイッチが受信器２８に属している。電源４０は、ネットワーク・アクティビティ検出器４２に反応する。電源４０は選択可能な電源出力を生成する生成器を含む点に注意する。出力は、電流および／または電圧とすることができ、ここで電流は選択的に様々な受信器コンポーネント（「受信回路」）に供給され、また電圧は、アクティビティが検出されていないとき、浮動ノードまたは高電流パスが存在しないことを保証するためにも使用される。検出器４２は、比較器４４とタイマ４６を含むことができる。比較器４４はピン・ダイオードまたは光センサにより生成されたきわめて小さな電流を感知するように結合される。ここでピン・ダイオードと光センサのどちらもインターフェイス２４を含む。アクティビティが検出されると、低電力発振器が電力投入と比較器出力の監視に使用される。比較器の出力がピン・ダイオードにおけるアクティビティを依然示す場合は、完全な電力が再開される。
ピン・ダイオードでグリッチが発生した場合は、比較器４４は発振器が時間切れになった後にアクティビティを示さない。このため発振器は電力を低下させて電力を節約し、受信器２８は低電力モードになる。検出器４２はこれによって入力電圧ＶINと比較する基準電圧ＶREF1を要求し、ＶINがＶREF1を超えている場合は、アクティビティが検出され、アクティビティ信号がタイマ出力に提示される前に、アクティビティがたとえば１．０ミリ秒などの特定の時間枠の間維持されることをタイマ４６が保証する。

アクティビティ信号は電源４０に供給され、電力をアイテム３２、３４、３６、および３８に供給しなければならないことを示す。アクティビティ信号が存在しない場合は、これらのアイテムは電力低下状態に維持され、受信器２８は低電力モードに置かれると言える。したがって、低電力モードでは検出器４２だけが電力を与えられる。

アクティビティ信号は、回路３６からのデータ出力およびＰＬＬ３８からのクロック信号出力を有効にするためにも使用される。論理５０は、この目的の実行のために使用できる。アクティビティが検出された場合のみ、受信データはデジタル・システムに転送され、かつ高速または低速のクロック信号がクロック／ステータス・ピンを介してデジタル・システムに送信される。ＰＬＬ３８がアンロックされた場合は、アンロック信号がＭ分周出力５２から出力を選択する。その他の場合は、ロックされたＰＬＬがより高速のクロック出力を選択する。マルチプレクサ５４は、この選択機能を実行できる。

受信器２８が、デジタル・システムに向けた４本の導線を有していることが示されている。デジタル・システムが独自の接地および電源を維持する場合は、２本の導線のみが必要である。受信データ（ＤＡＴＡ ＲＣＶ）は、クロック／ステータス導線内のクロック信号の遷移に同期してデジタル・システムにより処理される。処理が完了すると、データはデジタル・システムから送信データ（ＤＡＴＡ ＸＭＴ）として戻される。ただし、デジタル・システムがロック／アンロック信号のステータスに基づいてバイパスされる場合は、受信データは受信器から送信器３０にデータＲＣＶとして直接伝送される。いずれの場合も、ドライバ５８がバイパスされた受信データ、または処理された送信データを通信回線に戻すために使用される。ドライバ５８は、通信回線とデジタル・システム間の電圧およびタイミングの差異に備えるために必要な、たとえばバッファおよび／または増幅器を含む。

図４および図５は、データがデジタル・システム、すなわちデジタル信号プロセッサ２０をバイパスする２つの可能な方法を示している。図４に示すように、ロック検出器６０はデジタル・システム内に配置され、トランシーバからのデータを受信することができる。１つの実施形態により、検出器６０はデコーダ６２とカウンタ６４を含む。デコーダ６２は、データ受信信号を連続的にデコードし、有効なプリアンブルの所定のセットと一致するパターンの発生を示す。したがってデコーダ６２は、バイナリ・ビットの特定のシーケンスをデコードするように設計されている。検索されるシーケンスは、データ・ストリームのプリアンブルのセット内に含まれることが望ましい。プリアンブルには、伝送時に設定されるコーディングが含まれる。たとえば伝送チャネル内の雑音、またはコネクタの配置不良や分離に起因する破壊などのためにコーディングが変化する場合、バイナリ・シーケンスが変化する。検出器６２はプリアンブル内の特定のビットのセットをデコードするように設計される。そのセットが、カウンタ６４の特定のカウントにより示すことが可能である設定された時間内に発生しない場合、カウンタ６４からのロック／アンロック信号出力がアンロック状態を示す。カウンタ６４はモジュロＮカウンタであり、ここでＮクロック・サイクルはプリアンブル間の時間である。有効なプリアンブルがＮクロック・サイクル後に検出された場合、デコーダ６２は１つの有効なプリアンブルが検出されたことを示す。この他の場合は、無効なプリアンブルが検出されたことを示す。Ｎより少ないクロック・サイクル後にデコードされたプリアンブルは、カウンタ６４をリセットして再度同期する。たとえば３つの有効なプリアンブルが正しく検出されたときは、ロックが宣言される。マルチプレクサ６６はマルチプレクサの選択入力においてロック／アンロック信号を受信し、ＤＳＰ出力（すなわちデータＸＭＴ）をトランシーバに転送するか否か、または受信器の出力におけるデータ（すなわちデータＲＣＶ）を送信するか否かのいずれかを選択する。

図５は、アンロック条件が、光検出器が読み取った雑音または破壊に起因する入力信号の周波数変動に相当することを示す。雑音または破壊および関連する周波数変動のこの量は、周波数検出器７０により認識できる。さらに重要なことには、周波数検出器７０はクロック／ステータス信号の周波数の変化を読み取るためだけに配置できる。周波数が定常状態であり、光を受信していないことを示す場合、または周波数がむしろ低く、したがって検出された範囲の外にある場合は、ＰＬＬに電力が供給されていないか、またはアンロックされているかのいずれかを示す。ただし、周波数が所定の範囲内に入る場合は、検出器７０はマルチプレクサ７２に転送されるロック信号を生成する。次にマルチプレクサ７２は、図４に示すマルチプレクサ６６と同じ機能を実行する。

図４および図５は、ネットワーク内のアクティビティに定常性がない場合のデータのバイパスを示すために、多数の可能な代替方法の中の２つを示しただけである点に留意することが重要である。これは、ＰＬＬ３８（図２）がアンロックされている、または不適切なバイナリ・コードがデータと一緒に送信されるという形態で出現する。いずれの場合も、結果として発生するアンロック信号により、１つのノード内の受信データを後続のノードに送信し、同様にして通信システム内のすべてのノードに送信することが可能となり、これによって有利には、各トランシーバＰＬＬがより迅速に、相互に並行して最終的にロックできる信号を提供できる。この方法において、各トランシーバは、受信データを迅速に処理するために、通常のクロック信号を関連するデジタル・システムに転送する準備をさらに迅速に整えることができる。

本開示の恩恵を得る当業者には、本発明が自動車内でネットワークが使用されているか否か、または通信システムが光ファイバを使用しているか否かに関わらず、本発明が相互接続されたデジタル・システムのネットワークを通した信号の通信を含むアプリケーションを可能にすると考えられることが理解されるであろう。通信システムまたはトランシーバのそれぞれのすべてのコンポーネントに対して、様々な修正および変更が可能であり、本開示を検討した後では、それらのすべてが当業者には明らかであろう。添付の特許請求の範囲は、このようなすべての修正および変更を包含すると解釈することが意図されており、したがって、明細および図面は制限するものではなく、説明のためであると見なされるものである。

１０ 通信システム １２ ノード １４ 通信回線 １８ 光ファイバ・トランシーバ（ＦＯＴ） ２０ デジタル・システム ２４、２６ インターフェイス ２８ 受信器 ３０ 送信器 ３２ 増幅器 ３４、４４ 比較器 ３６ 較正回路 ３８ ＰＬＬ ４０ 電源 ４２ ネットワーク・アクティビティ検出器 ４６ タイマ ５０ 論理 ５２ Ｍ分周出力 ５４、６６、７２ マルチプレクサ ５８ ドライバ ６０ ロック検出器 ６２ デコーダ ６４ カウンタ ７０ 周波数検出器。

Claims (4)

1. 受信ポートと、
   前記受信ポートに結合された受信回路と、
   前記受信ポートに入力信号が転送されているときアクティビティ信号を生成するために前記受信ポートに結合されたアクティビティ検出器であって、コンパレータとタイマーとを含み、前記コンパレータは、一対のコンパレータ入力とコンパレータ出力とを有し、前記一対のコンパレータ入力の１つは前記受信機ポートに結合され、かつ前記一対のコンパレータ入力の他の１つは第１の基準電圧に結合され、そして前記タイマーは、前記受信機の前記入力信号の大きさが、定義された時間の間、前記第１の基準電圧を超えるとき、前記アクティビティ信号を生成するために、前記コンパレータ出力に結合される、アクティビティ検出器と、
   前記アクティビティ検出器に結合され、そのアクティビティ検出器が前記アクティビティ信号を生成しているとき前記受信回路への電源出力を生成する電源生成器と、そして
   前記電源生成器に結合され、前記電源出力が生成されている間前記入力信号からクロック信号を生成する位相ロック・ループ（ＰＬＬ）であって、前記ＰＬＬは前記クロック信号が前記入力信号の遷移に同期しているときは常にロック信号を生成し、そして前記ＰＬＬは前記クロック信号が前記入力信号の遷移に同期していないときは常にアンロック信号を生成し、かつそのアンロック信号が、デジタル・システムからの出力の代わりに送信器に送る入力信号を選択するように結合されたマルチプレクサに転送される、位相ロック・ループ（ＰＬＬ）と
   を含む装置。
2. 前記受信回路が前記入力信号を感知するための感知回路を含む請求項１に記載の装置。
3. 受信ポートと、
   前記受信ポートに結合された受信回路と、
   前記受信ポートに入力信号が転送されているときアクティビティ信号を生成するために前記受信ポートに結合されたアクティビティ検出器であって、コンパレータとタイマーとを含み、前記コンパレータは、一対のコンパレータ入力とコンパレータ出力とを有し、前記一対のコンパレータ入力の１つは前記受信機ポートに結合され、かつ前記一対のコンパレータ入力の他の１つは第１の基準電圧に結合され、そして前記タイマーは、前記受信機の前記入力信号の大きさが、定義された時間の間、前記第１の基準電圧を超えるとき、前記アクティビティ信号を生成するために、前記コンパレータ出力に結合される、アクティビティ検出器と、そして
   前記アクティビティ検出器に結合され、そのアクティビティ検出器が前記アクティビティ信号を生成しているとき前記受信回路への電源出力を生成する電源生成器と、そして
   前記入力信号を受信し、かつその入力信号がエラー・バイナリ・コードの少なくとも２つの連続するセットを含む場合またはその入力信号が所定のバイナリ・ビットのシーケンスとは異なるバイナリ・ビットのシーケンスを含む場合にアンロック信号を生成するように結合されたロック検出器と
   を含む装置。
4. 前記ロック検出器が、前記入力信号を受信し、かつその入力信号の遷移周波数が所定の範囲の外側にある場合にアンロック信号を生成するように結合されている請求項３に記載の装置。

Images