JP5056885B2 - Integrated circuit device - Google Patents
Integrated circuit device Download PDFInfo
- Publication number
- JP5056885B2 JP5056885B2 JP2010074713A JP2010074713A JP5056885B2 JP 5056885 B2 JP5056885 B2 JP 5056885B2 JP 2010074713 A JP2010074713 A JP 2010074713A JP 2010074713 A JP2010074713 A JP 2010074713A JP 5056885 B2 JP5056885 B2 JP 5056885B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component element
- integrated circuit
- circuit device
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 65
- 125000006850 spacer group Chemical group 0.000 claims description 54
- 239000013078 crystal Substances 0.000 claims description 51
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 74
- 238000000034 method Methods 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 21
- 238000010897 surface acoustic wave method Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 10
- 229920001187 thermosetting polymer Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- RIUWBIIVUYSTCN-UHFFFAOYSA-N trilithium borate Chemical compound [Li+].[Li+].[Li+].[O-]B([O-])[O-] RIUWBIIVUYSTCN-UHFFFAOYSA-N 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- UKDIAJWKFXFVFG-UHFFFAOYSA-N potassium;oxido(dioxo)niobium Chemical compound [K+].[O-][Nb](=O)=O UKDIAJWKFXFVFG-UHFFFAOYSA-N 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000009503 electrostatic coating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明はある特定の周波数の電気信号のみを通すフィルタなどに使用する弾性表面波電子部品素子等の集積回路装置に関するものである。 The present invention relates to an integrated circuit device such as a surface acoustic wave electronic component element used for a filter that passes only an electric signal having a specific frequency.
移動体通信技術の発展に伴い、各種移動体通信機器の送受信の段間フィルタやアンテナフィルタなどとして使用される弾性表面波電子部品素子等の集積回路装置の電気特性や小型軽量化などに対する要求がますます厳しくなってきている。 With the development of mobile communication technology, there is a demand for the electrical characteristics and reduction in size and weight of integrated circuit devices such as surface acoustic wave electronic component elements used as interstage filters and antenna filters for transmission and reception of various mobile communication devices. It has become increasingly severe.
従来のこの種の集積回路装置としては、電子部品素子をハーメチックケースに収納したものがあるが、表面実装用のケースとしては高価なセラミック製のケースが主に用いられており、製造コストを押し上げる課題があった。またケースに電子部品素子を実装するパッケージ構造は、小型化を狙い電子部品素子の外形サイズとパッケージの外形サイズとを近づけるためにはケース壁の厚みを薄くし、電子部品素子を実装するための実装クリアランスを小さくしていくことが必要であり、小型化によってケースコスト、実装コストをさらに高めると共に、小型化には構造的な限界があった。またこの課題は電子部品素子を個片で実装し集積回路装置をパッケージングする際に共通した課題である。 As conventional integrated circuit devices of this type, there are devices in which electronic component elements are housed in a hermetic case, but an expensive ceramic case is mainly used as a surface mounting case, which increases the manufacturing cost. There was a problem. The package structure that mounts the electronic component element on the case is designed to reduce the case wall thickness and reduce the thickness of the case in order to make the external size of the electronic component element close to the external size of the package. It is necessary to reduce the mounting clearance, and the downsizing further increases the case cost and the mounting cost, and downsizing has structural limitations. This problem is a common problem when packaging an integrated circuit device by mounting electronic component elements individually.
また、この電子部品素子の実装には一般にAu、Al線によるワイヤーボンディング法が用いられ、電子部品素子から電気的に引き出すワイヤーによるループが必要となっていた。このループ形状によるインダクタンス成分は電子部品素子の動作周波数が高くなればなる程無視することができなくなり、所定の特性に電子部品素子特性を合わせこむ際には複雑な形状であるループのインダクタンス成分の高周波特性を正確に把握すると共にループ形状のばらつきを抑制することが必須となる。 In addition, a wire bonding method using Au and Al wires is generally used for mounting the electronic component element, and a loop using a wire that is electrically drawn from the electronic component element is required. The inductance component due to the loop shape cannot be ignored as the operating frequency of the electronic component element becomes higher. When the electronic component element characteristic is adjusted to a predetermined characteristic, the inductance component of the loop having a complicated shape is not obtained. It is essential to accurately grasp high-frequency characteristics and suppress variations in loop shape.
そこで、このような課題を解決する集積回路装置としては、図12に示すものがある。図12は従来の集積回路の構成を示す断面図である。 Therefore, an integrated circuit device that solves such a problem is shown in FIG. FIG. 12 is a cross-sectional view showing a configuration of a conventional integrated circuit.
まず結晶基板1の上に電子部品素子電極2が形成され電子部品素子を形成している。ここで示す電子部品素子の一例として結晶基板1としてタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板、電子部品素子電極2として櫛歯状電極を用いた弾性表面波電子部品素子が挙げられる。この電子部品素子電極2は引き出し電極3にて集積回路装置の端部に電気的に引き出されており、端面電極7にて結晶基板1の端部を経由して結晶基板1の裏面に引き出され、外部接続端子8に接続している。この外部接続端子8は集積回路装置をマザーボード上に実装するための端子であり半田ボールを用いることが一般的である。
First, an electronic component element electrode 2 is formed on a
また、集積回路装置の端部では接着剤4にてカバー5が気密封止性を保ちつつ固定されており、スペーサー6をカバー5に設けることで、櫛歯電極によって形成される電子部品素子上に空間を形成することができている。この空間は電子部品素子の電気的特性が外部との物理的な接触によって変化する場合に、特性を安定化させる点で有効であり、上記した弾性表面波を利用した電子部品素子の場合には特に有効である。
Further, the cover 5 is fixed with an adhesive 4 while maintaining hermetic sealing at the end of the integrated circuit device. By providing the
また、図12に示した集積回路装置はウエハーの結晶基板1上に複数個の電子部品素子を形成し、ウエハーで形成された複数のカバー5を一括で接着できるような構造であるため、ウエハープロセスで一括して集積回路装置を製造することができ量産性に優れるという特徴を持っている。
The integrated circuit device shown in FIG. 12 has a structure in which a plurality of electronic component elements are formed on a
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
As prior art document information related to the invention of this application, for example,
しかしながら上記従来の構成では、電子部品素子電極2の引き出しが集積回路装置の端部にて露出して行われているために電磁遮蔽が不十分であり、端面電極7のインダクタンス成分が安定せず、その結果特性の安定化を妨げる原因となっていた。
However, in the above-described conventional configuration, since the electronic component element electrode 2 is drawn out at the end of the integrated circuit device, electromagnetic shielding is insufficient, and the inductance component of the
また、移動体通信機器のIFフィルタを弾性表面波電子部品素子にて実現する場合には、一般にその入出力インピーダンスが高くなり、外部回路との接続を行う場合にはインピーダンス整合回路が必要となる。上記した従来例にかかる構成を用いた場合にはこの整合回路を集積回路装置のパッケージ内部に形成することが困難であり、結果として整合回路を外部に設ける必要があり、小型化を妨げることとなる。 Also, when an IF filter of a mobile communication device is realized by a surface acoustic wave electronic component element, its input / output impedance is generally high, and an impedance matching circuit is required when connecting to an external circuit. . When the configuration according to the conventional example described above is used, it is difficult to form this matching circuit inside the package of the integrated circuit device, and as a result, it is necessary to provide the matching circuit outside, which hinders downsizing. Become.
また、上記従来の構成では、ウエハープロセスで集積回路装置を構成するものの、ウエハーで形成された電子部品素子と、ウエハーで形成されたカバーとを位置決めして張り合わせる工程が必要であるため、ウエハーサイズを大きくするにつれて、カバーと結晶基板1の反り、うねり、平坦性が位置決め積層性に与える影響が大きくなり、結果として歩留まりを低下させ、大判プロセスによるコスト低減には限界があるという課題があった。
In the above conventional configuration, although an integrated circuit device is configured by a wafer process, an electronic component element formed by a wafer and a cover formed by a wafer are required to be positioned and bonded together. As the size is increased, the influence of the warp, undulation, and flatness of the cover and the
本発明は特性の安定性に優れ、超小型軽量の集積回路装置を大判のウエハープロセスにて形成することができる集積回路装置を提供することを目的とするものである。 SUMMARY OF THE INVENTION An object of the present invention is to provide an integrated circuit device that has excellent characteristic stability and can form an ultra-small and lightweight integrated circuit device by a large-size wafer process.
上記目的を達成するために、本発明は以下の構成を有する。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子と接続パッドを除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記導電性バンプはカバーを貫通し前記配線層と電気的に接続し、前記電子部品素子の上方において、前記配線層の少なくとも1層の配線にシールドパターンを形成した集積回路装置であって、前記カバーは、先に向かって細くなる形状の前記導電性バンプによって貫通されている集積回路装置であり、カバーとスペーサーによって電子部品素子上に空間を形成することができ、弾性表面波素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子の特性を安定化させることができると共に、導電性バンプによる単純な接続構造が高周波特性シミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。 According to a first aspect of the present invention, there is provided a crystal substrate, an electronic component element formed on the crystal substrate, a connection pad electrically drawn out from the electronic component element, and formed on the connection pad A conductive bump, a spacer formed on the crystal substrate in a region excluding the electronic component element and the connection pad, and a cover provided to form a space on the electronic component element with the spacer as a bridge, An insulating layer formed on the cover; a wiring layer including wiring; and an external connection terminal provided on the wiring layer, wherein the conductive bump penetrates the cover and is electrically connected to the wiring layer. and, above the said electronic component element, an integrated circuit device forming a shield pattern on the wiring of at least one layer of the wiring layer, the cover, the conductive shape tapering toward the front An integrated circuit device which is penetrated by the bumps, by the cover and the spacer can be formed a space on an electronic component element, changes the electrical characteristics such as the surface acoustic wave element by physical contact with the external electronic The characteristics of the component elements can be stabilized, and the simple connection structure using the conductive bumps can improve the high frequency characteristic simulation accuracy, and as a result, the integrated circuit device design can be simplified.
請求項2に記載の発明は、結晶基板と、この結晶基板上に形成された電子部品素子と、この電子部品素子より電気的に引き出された接続パッドと、この接続パッド上に形成された導電性バンプと、前記電子部品素子を除く領域の結晶基板上に形成されたスペーサーと、このスペーサーを橋架として前記電子部品素子上に空間を形成するように設けられたカバーと、このカバー上に形成された絶縁層と配線を含む配線層と、この配線層上に設けられた外部接続端子とを備え、前記接続パッド及び導電性バンプは前記スペーサーを形成する領域に設けられ、前記導電性バンプはスペーサーを貫通しカバーに設けられたビアを介して前記配線層と電気的に接続し、前記電子部品素子の上方において、前記配線層の少なくとも1層の配線にシールドパターンを形成した集積回路装置であって、前記カバーは、先に向かって細くなる形状の前記導電性バンプによって貫通されている集積回路装置であり、スペーサー部に導電性バンプを形成することで集積回路装置をより小型化することができる。また、カバーとスペーサーによって電子部品素子上に空間を形成することができ、弾性表面波素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子の特性を安定化させることができると共に、導電性バンプによる単純な接続構造が高周波特性シミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。 According to a second aspect of the present invention, there is provided a crystal substrate, an electronic component element formed on the crystal substrate, a connection pad electrically drawn from the electronic component element, and a conductive material formed on the connection pad. , A spacer formed on the crystal substrate in a region excluding the electronic component element, a cover provided to form a space on the electronic component element by using the spacer as a bridge, and formed on the cover An insulating layer and a wiring layer including wiring, and an external connection terminal provided on the wiring layer, wherein the connection pad and the conductive bump are provided in a region where the spacer is formed, and the conductive bump is The wiring layer is electrically connected to the wiring layer through vias provided in the cover, and a shield pad is provided on at least one wiring layer of the wiring layer above the electronic component element. An integrated circuit device formed of over emissions, the cover is an integrated circuit device which is penetrated by the conductive bump shape tapering toward the front, by forming a conductive bump on the spacer portion The integrated circuit device can be further downsized. In addition, a space can be formed on the electronic component element by the cover and the spacer, and the characteristics of the electronic component element in which the electrical characteristics of the surface acoustic wave element or the like change due to physical contact with the outside can be stabilized. In addition, the simple connection structure using the conductive bumps can improve the high-frequency characteristic simulation accuracy, and as a result, the integrated circuit device design can be simplified.
請求項3に記載の発明は、カバーに設けられたビアをカバーに貫通する導電性バンプとした請求項2に記載の集積回路装置であり、導電性バンプをカバーにさらに貫通させることで、簡便な製造方法でカバーにビア形成を行うことができ、生産性に優れた集積回路装置を提供することができる。
The invention according to
請求項4に記載の発明は、電子部品素子を結晶基板上に設ける圧電薄膜で形成した請求項1または2に記載の集積回路装置であり、結晶基板上に圧電薄膜を形成し、この圧電薄膜を用いて電子部品素子を構成することで、結晶基板としてシリコン等の研磨性に優れた基板を用いることができ、結晶基板を研磨等によって薄くすることができ、その結果、集積回路装置の低背化が実現できる。 According to a fourth aspect of the present invention, there is provided the integrated circuit device according to the first or second aspect, wherein the electronic component element is formed of a piezoelectric thin film provided on a crystal substrate, and the piezoelectric thin film is formed on the crystal substrate. By configuring the electronic component element using the substrate, a substrate having excellent polishing properties such as silicon can be used as the crystal substrate, and the crystal substrate can be thinned by polishing or the like. Can be turned upside down.
請求項5に記載の発明は、配線層の配線によりL、C、R電子部品素子の少なくとも1つを形成した請求項1または2に記載の集積回路装置であり、配線層にL、C、R電子部品素子を形成することで集積回路装置に整合回路等の周辺回路を作り込むことができ、結果として回路スペースを低減し小型化を実現することができる。
The invention according to claim 5 is the integrated circuit device according to
請求項6に記載の発明は、電子部品素子が形成されない結晶基板の面に樹脂層を形成した請求項1または2に記載の集積回路装置であり、結晶基板の電子部品素子が形成されていない側に樹脂層を形成することで、この樹脂層が結晶基板を保護することができ、耐衝撃性、耐曲げ性等の耐機械的ストレス性に優れた集積回路装置を提供することができる。
The invention according to
請求項7に記載の発明は、電子部品素子が形成されない結晶基板の面に金属によるシールドを形成した請求項1または2に記載の集積回路装置であり、結晶基板側にシールドを形成することで、電磁遮蔽をより強化することができ、特性を安定化することができる。
The invention according to
以上のように本発明は、カバーとスペーサーによって電子部品素子上に空間を形成することで、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触による変化から保護することができ、電子部品素子の特性を安定化させることができると共に導電性バンプによる単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置設計を簡便化することができる。また電子部品素子、引き出し配線に電磁遮蔽を行うことができ、特性を安定化することができる。 As described above, according to the present invention, by forming a space on the electronic component element by the cover and the spacer, the electrical characteristics of the surface acoustic wave electronic component element and the like can be protected from changes due to physical contact with the outside. In addition, the characteristics of the electronic component element can be stabilized, and the simple connection structure using the conductive bumps can improve the simulation accuracy of the high frequency characteristics, and as a result, the integrated circuit device design can be simplified. Further, electromagnetic shielding can be performed on the electronic component element and the lead-out wiring, and the characteristics can be stabilized.
また、本発明の集積回路装置の構成により配線層にL、C、R等の電子部品素子を形成することが可能となり、その結果集積回路装置に整合回路等の周辺回路を形成することができ、回路スペースを低減し小型化を実現することができる。 Further, the configuration of the integrated circuit device of the present invention makes it possible to form electronic component elements such as L, C, and R in the wiring layer, and as a result, peripheral circuits such as matching circuits can be formed in the integrated circuit device. The circuit space can be reduced and downsizing can be realized.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
本実施の形態において、結晶基板上に形成する電子部品素子として弾性表面波電子部品素子を用いて本発明を説明するが、電子部品素子としてはこれに限定されるものではなく、電子部品素子が機械的に振動する場合、マイクロレンズアレイ、加速度センサー等のように電子部品素子が変形する場合など電子部品素子の周辺に空間が必要な場合に同様の効果を得ることができる。 In the present embodiment, the present invention will be described using a surface acoustic wave electronic component element as an electronic component element formed on a crystal substrate. However, the electronic component element is not limited to this, and the electronic component element In the case of mechanical vibration, the same effect can be obtained when a space is required around the electronic component element, such as when the electronic component element is deformed, such as a microlens array or an acceleration sensor.
(実施の形態1)
図1は本発明の実施の形態1における集積回路装置の構成を示す断面図である。結晶基板9の上に電子部品素子電極10が形成され電子部品素子を構成している。ここで示す電子部品素子の一例として、結晶基板9としてタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板、電子部品素子電極10として櫛歯状電極を用いた弾性表面波電子部品素子が挙げられる。電子部品素子電極10としてAl等の腐食しやすい材料を用いる場合には、素子電極10の表面にSiO2等の保護層を形成することがより好ましい。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a configuration of an integrated circuit device according to
また、結晶基板9としてシリコン基板を用い、このシリコン基板の表面に窒化アルミニウム、酸化亜鉛、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウムの圧電薄膜をスパッタリング、CVD等の真空成膜法を用いて形成し、この圧電薄膜上に電子部品素子電極を形成し電子部品素子を構成することができる。このように安価で入手可能な大判ウエハーとしてのシリコン基板上に圧電薄膜を形成するので、大きいワークサイズで取れ数を増やすことができ、結果として集積回路装置を低コストで提供することができる。また圧電薄膜によって電子部品素子に薄い圧電体を用いることができ、マイクロミラーなど多様な電子部品素子構造を形成することができる。さらにシリコン基板は研磨性に優れ50μm程度の厚みまで薄くすることが可能であり、集積回路装置を低背化することができる。
Further, a silicon substrate is used as the
素子電極10は接続パッド11に電気的に接続されており、接続パッド11の上には導電性バンプ12が形成されている。この接続パッド11は電子部品素子電極10と同じ材料で構成しても良く、導電性バンプ12との接続性を高めるために別材料で構成しても良い。
The
導電性バンプ12として、めっきバンプ、印刷バンプを用いることができるが、ワイヤーボンディング法を用いて2段突起のスタッドバンプを形成することが、尖鋭なバンプを簡便に形成できる点でより好ましい。図1では一例として導電性バンプ12を2段突起のスタッドバンプの形状で示した。2段突起のスタッドバンプはワイヤー先端に形成したボールを接続パッド11に熱圧着することにより2段突起の下段部を形成し、さらにキャピラリを移動させることにより形成したワイヤーループをもって2段突起の上段部を形成するという方法で実現されるものである。導電性バンプ12としてAuスタッドバンプを形成する場合にはAu、Alを接続パッドの表面に形成すると導電性バンプの密着性を確保することができる。なおスタッドバンプのサイズはワイヤーの太さを変えることで、バンプ高さはバンピング条件を変えることで設定することが可能である。
As the
結晶基板9の上には電子部品素子以外の領域にスペーサー13が形成されており、スペーサー13の上にカバー14が形成されている。このカバー14に導電性バンプ12が貫通した構造となっている。このスペーサー13とカバー14は電子部品素子上に空間を形成する目的で設けられており、スペーサー13の厚みに応じて電子部品素子上の空間を任意に制御することが可能である。この空間には特性を安定化させる目的で、窒素等の不活性ガスが充填されている。ここで導電性バンプ12はスペーサー13とカバー14の厚みの合計より高く形成しておくことが重要である。
A
スペーサー13としては、電子部品素子上に空間を形成できれば材料は限定されるものではない。スペーサー13としてエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を主成分とする感光性を付与させた樹脂材料であることがフォトリソグラフィーによって微細構造を高精度に形成できる点でより好ましい。
The material of the
カバー14としては、導電性バンプ12を圧着によって貫通させるために圧着中に樹脂が軟化する必要があり、熱硬化性樹脂、熱可塑性樹脂等が用いられる。熱硬化性樹脂を用いる場合には無溶剤タイプを用いることが好ましく、これにより熱硬化性樹脂の硬化の際に電子部品素子上に溶剤成分が付着し特性が劣化することを抑制することができる。
As the
カバー14の上には配線層15が形成されており、導電性バンプ12から配線16によって電気的な引き出しを行うと共に配線17によってシールドを形成している。このシールドは配線層15を通じてグランドラインにつながる外部接続端子20と接続している。また、配線層15に形成される配線16、17は絶縁層18を介して複数層形成されており、電気的にはビア19で層間接続される。これにより配線によりL、C、R電子部品素子を形成することが可能となる。
A
絶縁層18は内蔵するL、C、R電子部品素子の特性にあわせて材料を選択することができ、PPE、PPO、テフロン(登録商標)などの低誘電率材料やチタン酸ストロンチウム等の粒子をエポキシ樹脂に分散させた高誘電率材料を用いることができる。なお内蔵する受動部品は配線パターンにて形成されるもの以外に抵抗体、高誘電体等を印刷によって形成しても良く、低背タイプの受動部品を内蔵しても良い。
The insulating
配線層15の外部には外部接続端子20が形成されており、この外部接続端子20は集積回路装置をマザーボード上に実装するための端子であり半田ボールを用いることが一般的である。また図示していないが、配線層15の表面にはソルダーレジストを形成し、外部接続端子20以外を覆っても良い。これにより集積回路装置をマザーボードに実装する際に半田が表面の配線上に広がりマザーボードとの実装不具合を誘発することがない。
また、配線層15に周辺回路を形成する場合に配線層15にL、C、R等の部品を収容しきれない場合や回路機能を収容する場合には半導体電子部品素子等の能動部品やチップ部品を配線層15の表面に実装しても良い。またこのソルダーレジストもしくはその表面に有機または無機の気密性に優れた材料を用いると集積回路装置の気密性を高める点でより好ましい。
Further, when forming a peripheral circuit in the
以上のようにカバーとスペーサーによって電子部品素子上に空間を形成し導電性バンプ12によって電子部品素子からの電気的引き出しを行うことで、導電性バンプ12による電子部品素子の電気引き出し部分を電磁遮蔽することができ、特性の安定した集積回路装置を提供することができるのである。
As described above, a space is formed on the electronic component element by the cover and the spacer, and the electrical extraction from the electronic component element is performed by the
次に、本発明の実施の形態1における集積回路装置の製造方法について図を参照しながら説明する。なお既に述べた例と重複する部分については簡略化して説明することにする。 Next, a method for manufacturing the integrated circuit device according to the first embodiment of the present invention will be described with reference to the drawings. Note that portions overlapping with the examples already described will be described in a simplified manner.
図2(a)〜(g)、図3(h)〜(m)は本発明の実施の形態1における集積回路装置の製造方法を示す断面図、図4(a)〜(d)は本発明の実施の形態1における別の集積回路装置の製造方法を示す断面図、図5(a)〜(c)は本発明の実施の形態1における別の集積回路装置の製造方法を示す断面図である。
2 (a) to 2 (g) and FIGS. 3 (h) to 3 (m) are cross-sectional views showing a method of manufacturing an integrated circuit device according to the first embodiment of the present invention, and FIGS. 4 (a) to 4 (d) are drawings. Sectional drawing which shows the manufacturing method of another integrated circuit device in
まず、図2(a)に示すように、結晶基板9の上に電子部品素子を構成する素子電極10と接続パッド11を形成する。結晶基板9はウエハー状態であり複数の電子部品素子が形成される構成となっている。図2、図3では簡略化するために2電子部品素子の領域のみを示しているが電子部品素子数はこれに限定されるものではなく、ウエハーサイズと電子部品素子サイズに応じて多数形成できることは言うまでもない。
First, as shown in FIG. 2A,
結晶基板9としてはタンタル酸リチウム、ニオブ酸リチウム、ほう酸リチウム、水晶等の圧電基板を用いることができるのは既に述べた。また結晶基板9としてシリコン基板、シリコン基板の表面に窒化アルミ、酸化亜鉛、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸カリウムの圧電薄膜をスパッタリング、CVD等の真空成膜法を用いて形成しても良い。このように安価で入手可能な大判ウエハーとしてのシリコン基板上に圧電薄膜を形成するため、ワークサイズを大きくし取れ数を増やすことができ、結果として集積回路装置を低コストで提供することができる。また圧電薄膜によって電子部品素子に薄い圧電体を用いることができ、マイクロミラーなど多様な電子部品素子構造を形成することができる。さらにシリコン基板は研磨性に優れ50μm程度の厚みまで薄くすることが可能であり、集積回路装置を低背化することができる。
As described above, as the
電子部品素子電極10はスパッタ等の真空成膜プロセスで金属を付着させた後にフォトリソ工程、エッチング工程によりパターニングすることができる。電子部品素子として弾性表面波を用いたフィルタを形成する場合には、例えば0.5μm〜1μm程度の線幅を形成することになる。電子部品素子電極10がAl等の腐食しやすい材料を主成分とする場合には、電子部品素子電極10の表面にSiO2等の保護層を形成することがより好ましい。
The electronic
次に、図2(b)に示すように、スペーサー13を電子部品素子以外の領域に形成する。ここで示した例では電子部品素子電極10と接続パッド11がスペーサー13より露出した構成となっている。このスペーサー13はエポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を主成分とする樹脂をスクリーン印刷にてパターン形成し、熱硬化させて形成することができるが、感光性のエポキシ樹脂やポリイミド樹脂をフォトリソグラフィーによって形成することが微細構造を高精度に形成する点でより好ましい。ここでスペーサー13となる熱硬化性樹脂は完全に硬化していても未硬化成分を残存させていても良い。未硬化成分を残存させた場合には後のカバー14の貼付けの際にカバー14との密着力を向上させることができる。
Next, as shown in FIG. 2B, the
次に、図2(c)に示すように、接続パッド11の上に導電性バンプ12を形成する。導電性バンプ12として先鋭な2段突起構造のスタッドバンプを用いるのがより好ましい。スタッドバンプ形成方法に関する詳細な説明は既に述べたのでここでは省略する。
Next, as shown in FIG. 2C,
そして、図2(d)に示すように、カバー14を積層する。このカバー14は熱可塑性樹脂、熱硬化性樹脂が用いられ、カバー14の片面には離型フィルム21が形成されている。カバー14として熱硬化性樹脂を用いる場合には既に述べたように無溶剤タイプがより好ましく、熱硬化性樹脂としては完全に硬化した材料ではなく、未硬化成分が残存したいわゆるBステージの状態を用いる。離型フィルム21としては後の圧着工程での熱に耐える材料が好ましく、ポリイミド等の耐熱フィルムの表面にシリコーン離型処理をした材料やテフロン(登録商標)等のフッ素系樹脂フィルムを用いることができる。
Then, as shown in FIG. 2D, the
次に、図2(e)に示すように、カバー14をスペーサー13に加熱および加圧によって接着させると共に導電性バンプ12をカバー14に貫通させる。スペーサー13とカバー14の接着についてはスペーサー13の材料に接着性を付与させてもカバー14に付与させてもかまわない。加熱および加圧条件としてはバンプが貫通する程度にカバー14を軟化させる必要があり、一例としてスペーサー厚みを20μm、バンプ高さを80μmおよびカバーに40μm厚みのBステージの高Tgエポキシ樹脂シートを用いて温度を200℃、加圧を1バンプ当り荷重60gで10秒間付加して接着を行ったところ、導電性バンプ12がカバー14を貫通し、離型フィルム21でバンプ先端がつぶされると共にバンプ先端と離型フィルム間に存在するカバー14の樹脂を押し広げ導電性バンプ12の先端をカバー14の表面に露出させることができた。なおこのカバー14の接着は窒素等の不活性ガス雰囲気で行い、結晶基板9とスペーサー13とカバー14によって閉塞される空間を不活性ガスで充填しておくことが特性を安定化させる点でより好ましい。
Next, as shown in FIG. 2 (e), the
次に、図2(f)に示すように、表面の離型フィルム21を剥離してカバー14の表面に導電性バンプ12の先端が露出した状態とする。
Next, as shown in FIG. 2 (f), the
そして、図2(g)に示すように、カバー14の表面に配線16、17を形成する。配線16、17の形成方法はスパッタリング等の真空成膜法によって全面に金属を付着させてエッチングによってパターン形成することができる。また配線16、17の形成方法としてはめっき法を用いることがより簡便な製造方法を提供する点でより好ましく、無電解銅めっきをして電解銅めっきを行い、エッチングによってパターニングする方法やフルアディティブ法、セミアディティブ法を用いることができる。
Then, as shown in FIG. 2G, wirings 16 and 17 are formed on the surface of the
この配線16、17の形成の際に露出した導電性バンプ12と配線16が金属的に強固に接続され、高い接続信頼性を確保することができるのである。ここで配線17は電子部品素子上に形成された電磁遮蔽用のシールドであり電気的には集積回路装置の外部のグランドラインと接続されるものである。なおここで示した配線17によるシールドを形成する位置はこれに限定されるものではなく、配線層15のどの層に形成しても良い。しかし配線層のできるだけ電子部品素子に近い層にシールドとなる配線17を設けることが、配線層15の内の配線16から電子部品素子への放射ノイズを電磁遮蔽できる点でより好ましい。
The
次に、図3(h)に示すようにカバー14の表面に絶縁層18を形成する。絶縁層18としては一般にプリント配線基板を構成する樹脂材料を用いることができ、熱硬化性のエポキシ樹脂を用いることができる。また絶縁層18に配線パターンでL、C、R電子部品素子を形成する場合には絶縁層としてPPE、PPO、テフロン(登録商標)などの低誘電率材料やチタン酸ストロンチウム等の粒子をエポキシ樹脂に分散させた高誘電率材料を用いることができることは既に述べた通りである。
Next, an insulating
次に、図3(i)に示すように、絶縁層18に貫通孔22を形成する。このとき貫通孔22の底部には配線16が露出した状態となっている。絶縁層18に対する孔加工は絶縁層18として感光性樹脂を用いフォトリソグラフィーによって溶解加工することができるが、炭酸ガスレーザーやYAGレーザーを用いたレーザー加工を用いることが、絶縁層材料によらず同一プロセスを使用できる点でより好ましい。
Next, as shown in FIG. 3 (i), a through
次に、図3(j)に示すように、貫通孔22に導電体を形成しビア19を形成すると共に絶縁層18の表面に配線パターン23を形成する。この導電体と配線パターン23の形成はセミアディティブ法による銅めっきを行い、ビア19と配線パターン23を同時に行うことがより生産性に優れた方法である。図3(j)では貫通孔22に導電体が完全に充填された状態を示しているが、ビア19の構成はこれに限定されるものではなく、貫通孔22の壁面のみに導電体を形成してもよい。貫通孔22に完全に導電体を充填することは貫通孔22によって形成されるビア19の上にさらにビアを形成するいわゆるビアオンビアの構造を実現することができ、回路シミュレーションの精度が向上する点と配線層15の高密度化の点で有利である。
Next, as shown in FIG. 3 (j), a conductor is formed in the through
そして、図3(k)に示すように、図3(h)〜(j)に示す工程を繰り返し、配線層15を多層形成する。この配線層15は電子部品素子電極10の電気的な引き出しと共にL、C、R電子部品素子を配線パターンにより形成し、整合回路等を内蔵することができることは既に述べた通りである。また配線層15の層数、材料構成は内蔵する配線パターンによって異なるものとなることは言うまでもない。
Then, as shown in FIG. 3K, the steps shown in FIGS. 3H to 3J are repeated to form the
次に、図3(l)に示すように、配線層15の表面に半田ボール等の外部接続端子20を形成する。外部接続端子20を設ける際にソルダーレジストを設けることができることについても既に述べたのでここでは省略する。
Next, as shown in FIG. 3L,
そして、図3(m)に示すようにダイシング等によって電子部品素子を個片化するとウエハープロセスで集積回路装置を一括形成することができるのである。 Then, as shown in FIG. 3 (m), when the electronic component elements are separated into pieces by dicing or the like, an integrated circuit device can be collectively formed by a wafer process.
また、図3(l)以降の工程を図4(a)〜(d)を用いて説明する。図4(a)は図3(l)と同じ状態であり、説明を省略する。 Further, the steps after FIG. 3 (l) will be described with reference to FIGS. 4 (a) to 4 (d). FIG. 4A is the same state as FIG.
次に、図4(b)に示すように、結晶基板9の側から配線層15のシールドを形成する配線が少なくとも露出するところまでスリット24を形成する。このスリット24はダイシング等にて形成することができるが、スリット24の壁面に傾斜を設けるように加工し、スリット24の開口側を広くしておくことが後のシールド形成を容易にする点で好ましい。
Next, as shown in FIG. 4B, the slit 24 is formed from the
そして、図4(c)に示すように、結晶基板9側から金属層25を形成する。この金属層25は真空成膜法、めっき法、もしくはこれらの組み合わせ等によって形成することができる。また集積回路装置の気密性を高める点で金属層25の厚みは1μm以上形成するとより良い。
Then, as shown in FIG. 4C, a
次に、図4(d)に示すように、ダイシング等にて電子部品素子を個片化すると、電磁遮蔽性、気密性に優れた集積回路装置をウエハープロセスで一括形成することができる。また集積回路装置の電磁遮蔽性を向上させ、気密性を高める点で好ましい。 Next, as shown in FIG. 4D, when the electronic component elements are separated into pieces by dicing or the like, integrated circuit devices having excellent electromagnetic shielding properties and airtightness can be collectively formed by a wafer process. Moreover, it is preferable at the point which improves the electromagnetic shielding property of an integrated circuit device, and improves airtightness.
さらに、図3(l)以降の工程を別の製造方法の図5(a)〜(c)を用いて説明する。図5(a)に示したのは図3(l)と同じ状態であり、説明を省略する。 Further, the steps after FIG. 3L will be described with reference to FIGS. 5A to 5C of another manufacturing method. FIG. 5A shows the same state as FIG. 3L, and a description thereof will be omitted.
次に、図5(b)に示すように、結晶基板9の上に樹脂層29を形成する。樹脂層29の材料としては熱硬化性のエポキシ樹脂、ポリイミド樹脂を用いることができるが、樹脂層の弾性率、熱膨張係数を調整する目的で、シリカ、アルミナ等の無機フィラを分散させることがより好ましい。これにより薄い結晶基板9を用いた際に顕著になる基板反りを調整することができる。
Next, as shown in FIG. 5B, a resin layer 29 is formed on the
そして、図5(c)に示すように、ダイシング等にて電子部品素子を個片化すると、樹脂層29の応力緩和作用や剛性付加により耐落下衝撃性や、曲げ衝撃性に優れた集積回路装置を提供することができる。また集積回路装置の耐機械的ストレス性を高める点で好ましい。 Then, as shown in FIG. 5C, when the electronic component element is separated into pieces by dicing or the like, an integrated circuit excellent in drop impact resistance and bending impact resistance due to stress relaxation action and rigidity addition of the resin layer 29. An apparatus can be provided. Moreover, it is preferable at the point which improves the mechanical stress resistance of an integrated circuit device.
なお、図4、図5では外部接続端子20を形成した後に金属層25、樹脂層29を形成する例を示したが、配線層15の上への外部接続端子20を形成する順序はこれに限定されるものではなく、金属層25、樹脂層29を形成して行っても同様の効果を得ることができる。
4 and 5 show an example in which the
なお、図1、図2、図3、図4、図5で示した集積回路装置の構成、製造方法はそれぞれ集積回路装置として特徴を発揮する部分を個別に説明したものであり、集積回路装置の構成、製造方法としてはこれらに記載の内容を複合することでより信頼性に優れた集積回路装置を提供することができることは言うまでもない。 The configuration and the manufacturing method of the integrated circuit device shown in FIGS. 1, 2, 3, 4, and 5 are individually described for the parts that exhibit the characteristics as the integrated circuit device. It goes without saying that an integrated circuit device with higher reliability can be provided by combining the contents described in these configurations and manufacturing methods.
(実施の形態2)
以下、本発明の実施の形態2について図を用いて説明する。なお、実施の形態1で示した例と重複する部分については、詳細を省略して説明する。
(Embodiment 2)
The second embodiment of the present invention will be described below with reference to the drawings. Note that portions overlapping with the example shown in the first embodiment will be described with the details omitted.
図6は本発明の実施の形態2における集積回路装置の構成を示す断面図であり、実施の形態1とは、接続パッド11と導電性バンプ12がスペーサー13に形成される点が異なっている。このような構成によって集積回路装置の外形をさらに小型化することができる。
FIG. 6 is a cross-sectional view showing the configuration of the integrated circuit device according to the second embodiment of the present invention, which is different from the first embodiment in that the
次に、本発明の実施の形態2における集積回路装置の製造方法について図を参照しながら説明する。なお実施の形態1で既に述べた部分については簡略化して説明する。 Next, a method for manufacturing an integrated circuit device according to Embodiment 2 of the present invention will be described with reference to the drawings. Note that portions already described in the first embodiment will be described in a simplified manner.
図7(a)〜(g)、図8(h)〜(m)は本発明の実施の形態2における集積回路装置の製造方法を示す断面図である。図7(a)に示すように、結晶基板9の上に電子部品素子を構成する素子電極10と接続パッド11が形成され、ウエハー状の結晶基板9の上に複数の電子部品素子が形成される。そして図7(b)に示すように、接続パッド11の上に導電性バンプ12が形成される。
FIGS. 7A to 7G and FIGS. 8H to 8M are cross-sectional views illustrating a method of manufacturing an integrated circuit device according to the second embodiment of the present invention. As shown in FIG. 7A,
次に、図7(c)に示すように、スペーサー13を形成する。ここでスペーサー13は接続パッド11と導電性バンプ12が設けられた領域にも形成されている。スペーサー13の材料としては液状の樹脂材料を用いることが好ましく、感光性の材料を用いフォトリソグラフィーによりパターン形成することがより好ましいことは既に述べた例と同様である。またスペーサー13の形成の際に導電性バンプ12の先端形状を保つために液状の樹脂材料をスプレー塗布、静電塗布などで塗布するのが良い。
Next, as shown in FIG. 7C, the
次に、図7(d)に示すように、離型フィルム21が形成されたカバー14を導電性バンプ12、電子部品素子電極10、接続パッド11等が形成された結晶基板9の上に配置し、図7(e)に示すように、加熱および加圧によってカバー14をスペーサー13に接着させると共に導電性バンプ12をカバー14に貫通させる。ここで離型フィルム21によって導電性バンプ12の先端が潰され、カバー14の表面に露出することは実施の形態1で述べた例と同様である。
Next, as shown in FIG. 7D, the
そして、図7(f)に示すように、離型フィルム21を剥離し、導電性バンプ12がカバー14の表面に露出する。
Then, as shown in FIG. 7 (f), the
次に、図7(g)に示すように、カバー14の表面に配線16を形成すると共に配線16と導電性バンプ12の電気的接続を行う。以上の工程により簡便な製造方法で導電性バンプ12によりカバー14にビアを形成することができる。
Next, as shown in FIG. 7G, the
次に、図8(h)に示すように、カバー14の表面に絶縁層18を形成し、図8(i)に示すように、貫通孔22をレーザー加工等によって形成する。そして図8(j)に示すように、貫通孔22に導電体を形成すると共に配線パターン23をめっき等によって形成する。そして図8(k)に示すように、図8(h)〜(j)を所定の回数を繰り返すことで配線が複数層に形成された配線層15が形成できる。
Next, as shown in FIG. 8 (h), the insulating
次に、図8(l)に示すように、配線層15の表面に外部接続端子20を形成し、図8(m)に示すように、ダイシング等により複数の集積回路装置を分割し、個片化した集積回路装置を製造することができる。
Next, as shown in FIG. 8L,
以上の製造方法により、スペーサー13に導電性バンプ12を形成することで集積回路装置をより小型化することができる。またカバー14とスペーサー13によって電子部品素子上に空間を形成することで、弾性表面波素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ12による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができる。
By forming the
(実施の形態3)
以下、本発明の実施の形態3について図を用いて説明する。なお、実施の形態1、2で示した例と重複する部分については、詳細を省略して説明する。
(Embodiment 3)
Hereinafter,
図9は本発明の実施の形態3における別の集積回路装置の構成を示す断面図である。実施の形態1とは、接続パッド11と導電性バンプ12がスペーサー13に形成される点が異なっている。またカバー14には貫通孔26が設けられており、貫通孔26に導電体が形成されビア27を形成し、導電性バンプ12からの電気信号の引き出しを実現している。このような構成によって集積回路装置の外形を小型化することができる。
FIG. 9 is a sectional view showing a configuration of another integrated circuit device according to
次に、本発明の実施の形態3における集積回路装置の製造方法について図を参照しながら説明する。なお、実施の形態1で既に述べた部分については、簡略化して説明することにする。
Next, a method for manufacturing an integrated circuit device according to
図10(a)〜(g)、図11(h)〜(m)は本発明の実施の形態3における別の集積回路装置の製造方法を示す断面図である。図10(a)に示すように、結晶基板9の上に電子部品素子を構成する素子電極10と接続パッド11が形成され、さらに図10(b)に示すように、接続パッド11の上に導電性バンプ12が形成される。
10 (a) to 10 (g) and FIGS. 11 (h) to 11 (m) are cross-sectional views illustrating another method for manufacturing an integrated circuit device according to the third embodiment of the present invention. As shown in FIG. 10A, the
次に図10(c)に示すように、結晶基板9の全面にスペーサー13を形成する。ここでスペーサー13としては感光性の樹脂材料を用い、表面に離型フィルム28を積層し加熱および加圧によって導電性バンプ12の先端を潰し、この導電性バンプ12の先端をスペーサー13の表面に露出させることが簡便な方法である。
Next, as shown in FIG. 10C, spacers 13 are formed on the entire surface of the
次に、図10(d)に示すように、露光現像工程を経てスペーサー13をパターニングする。そして図10(e)に示すように、スペーサー13の表面にカバー14を形成する。既に述べた例のようにカバー14の表面に離型フィルムを形成した状態で加熱加圧によってスペーサーに接着して離型フィルムを除去しても良い。
Next, as shown in FIG. 10D, the
なお、ここでカバー14として比較的硬度の高いポリカーボネート、アクリル、ポリイミド等の樹脂シートを用いて良い。このようなカバー材料を用いる場合には図7(c)に示した導電性バンプ12がスペーサー13から突出した状態に対してカバー材料で導電性バンプ12を潰し、図10(e)に示す状態を形成することができる。
Here, a resin sheet made of polycarbonate, acrylic, polyimide or the like having a relatively high hardness may be used as the
次に、図10(f)に示すように、カバー14の導電性バンプ12が形成されている箇所にレーザー加工等によって貫通孔26を形成する。この貫通孔26は孔底に導電性バンプ12の少なくとも一部が露出するように形成すれば良い。
Next, as shown in FIG. 10 (f), a through
次に、図10(g)に示すように、貫通孔26に導電体を設けビア27を形成すると共に配線16をカバー14の表面に形成する。そして図11(h)に示すように、カバー14の表面に絶縁層18を形成し、図11(i)に示すように、貫通孔22をレーザー加工等によって形成する。さらに図11(j)に示すように、貫通孔22に導電体を形成すると共に配線パターン23をめっき等によって形成する。
Next, as shown in FIG. 10G, a conductor is provided in the through
そして、図11(k)に示すように、図11(h)〜(j)に示す工程を所定の回数だけ繰り返し、配線が複数層形成された配線層15を形成することができる。
Then, as shown in FIG. 11 (k), the steps shown in FIGS. 11 (h) to (j) can be repeated a predetermined number of times to form the
そして、図11(l)に示すように、配線層15の表面に外部接続端子20を形成し、ダイシング等により複数の集積回路装置を分割すると図11(m)に示した個片化された集積回路装置を製造することができる。
Then, as shown in FIG. 11 (l), when the
以上の製造方法により、スペーサー13に導電性バンプ12を形成することで集積回路装置をより小型化することができる。またカバー14とスペーサー13によって電子部品素子上に空間を形成することで、弾性表面波素子等の電気的特性が外部との物理的な接触による変化から保護することができ、特性を安定化させることができると共に導電性バンプ12による単純な接続構造が高周波特性のシミュレーション精度を向上させ、その結果集積回路装置の設計を簡便化することができるのである。
By forming the
本発明にかかる集積回路装置は、カバーとスペーサーによって電子部品素子上に空間を形成し、電子部品素子部、配線引き出し部に電磁遮蔽を行うことで特性を安定化させることができ、さらに配線層に整合回路等の周辺回路を作り込むことで回路スペースを低減し小型化を実現することができるため、弾性表面波電子部品素子等の電気的特性が外部との物理的な接触によって変化する電子部品素子を備えた集積回路装置に有用である。 The integrated circuit device according to the present invention can stabilize the characteristics by forming a space on the electronic component element by the cover and the spacer, and performing electromagnetic shielding on the electronic component element portion and the wiring lead-out portion. By making peripheral circuits such as matching circuits into the circuit, circuit space can be reduced and miniaturization can be realized, so that the electrical characteristics of surface acoustic wave electronic component elements etc. change due to physical contact with the outside. This is useful for an integrated circuit device provided with a component element.
1 結晶基板
2 電子部品素子電極
3 引き出し電極
4 接着剤
5 カバー
6 スペーサー
7 端面電極
8 外部接続端子
9 結晶基板
10 電子部品素子電極
11 接続パッド
12 導電性バンプ
13 スペーサー
14 カバー
15 配線層
16 配線
17 配線
18 絶縁層
19 ビア
20 外部接続端子
21 離型フィルム
22 貫通孔
23 配線パターン
24 スリット
25 金属層
26 貫通孔
27 ビア
28 離型フィルム
29 樹脂層
DESCRIPTION OF
Claims (7)
前記カバーは、先に向かって細くなる形状の前記導電性バンプによって貫通されている集積回路装置。 A crystal substrate, an electronic component element formed on the crystal substrate, a connection pad electrically drawn from the electronic component element, a conductive bump formed on the connection pad, and the electronic component element A spacer formed on the crystal substrate in a region excluding the connection pad, a cover provided so as to form a space on the electronic component element with the spacer as a bridge, and an insulating layer and wiring formed on the cover A wiring layer including an external connection terminal provided on the wiring layer, wherein the conductive bump penetrates a cover and is electrically connected to the wiring layer, and the wiring is disposed above the electronic component element. An integrated circuit device in which a shield pattern is formed on at least one wiring layer ,
The integrated circuit device, wherein the cover is penetrated by the conductive bump having a shape that narrows toward the front.
前記電子部品素子の上方において、前記配線層の少なくとも1層の配線にシールドパターンを形成した集積回路装置であって、
前記カバーは、先に向かって細くなる形状の前記導電性バンプによって貫通されている集積回路装置。 A crystal substrate, an electronic component element formed on the crystal substrate, a connection pad electrically drawn from the electronic component element, a conductive bump formed on the connection pad, and the electronic component element A spacer formed on the crystal substrate in a region to be excluded, a cover provided so as to form a space on the electronic component element using the spacer as a bridge, and a wiring including an insulating layer and a wiring formed on the cover A connection layer and an external connection terminal provided on the wiring layer, the connection pad and the conductive bump are provided in a region where the spacer is formed, and the conductive bump is provided in the cover through the spacer. Electrically connected to the wiring layer through vias;
An integrated circuit device in which a shield pattern is formed on at least one wiring of the wiring layer above the electronic component element ,
The integrated circuit device, wherein the cover is penetrated by the conductive bump having a shape that narrows toward the front.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074713A JP5056885B2 (en) | 2010-03-29 | 2010-03-29 | Integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074713A JP5056885B2 (en) | 2010-03-29 | 2010-03-29 | Integrated circuit device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004055956A Division JP4576849B2 (en) | 2004-03-01 | 2004-03-01 | Integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010193487A JP2010193487A (en) | 2010-09-02 |
JP5056885B2 true JP5056885B2 (en) | 2012-10-24 |
Family
ID=42818960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010074713A Expired - Lifetime JP5056885B2 (en) | 2010-03-29 | 2010-03-29 | Integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5056885B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104767499B (en) | 2010-12-16 | 2017-09-22 | 天工滤波方案日本有限公司 | Acoustic wave device |
WO2013008435A1 (en) | 2011-07-08 | 2013-01-17 | 株式会社村田製作所 | Circuit module |
JP5880683B2 (en) * | 2012-02-14 | 2016-03-09 | 株式会社村田製作所 | Electronic component element and composite module including the same |
WO2014077239A1 (en) * | 2012-11-13 | 2014-05-22 | 株式会社村田製作所 | Acoustic wave device |
JP6068220B2 (en) * | 2013-03-26 | 2017-01-25 | 京セラ株式会社 | Manufacturing method of electronic parts |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5459368A (en) * | 1993-08-06 | 1995-10-17 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device mounted module |
JPH11251867A (en) * | 1998-03-03 | 1999-09-17 | Kenwood Corp | Surface acoustic wave filter and its manufacture |
JP2000223655A (en) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | Semiconductor device |
JP4377500B2 (en) * | 1999-12-24 | 2009-12-02 | 京セラ株式会社 | Surface acoustic wave device and method of manufacturing surface acoustic wave device |
JP4382945B2 (en) * | 2000-01-31 | 2009-12-16 | 京セラ株式会社 | Surface acoustic wave device |
JP2002261582A (en) * | 2000-10-04 | 2002-09-13 | Matsushita Electric Ind Co Ltd | Surface acoustic wave device, its manufacturing method, and circuit module using the same |
JP3772702B2 (en) * | 2001-07-23 | 2006-05-10 | 松下電器産業株式会社 | Manufacturing method of surface acoustic wave device |
-
2010
- 2010-03-29 JP JP2010074713A patent/JP5056885B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2010193487A (en) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4576849B2 (en) | Integrated circuit device | |
US6710682B2 (en) | Surface acoustic wave device, method for producing the same, and circuit module using the same | |
JP6311724B2 (en) | Electronic component module | |
US9854685B2 (en) | Electronic component, method for manufacturing the electronic component, and circuit board | |
JP3994262B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP4842346B2 (en) | Electronic component module and manufacturing method thereof | |
JP5773082B2 (en) | module | |
JP6408540B2 (en) | Wireless module and wireless module manufacturing method | |
US10200010B2 (en) | Elastic wave filter device | |
JP6314070B2 (en) | Fingerprint recognition semiconductor device, method for manufacturing fingerprint recognition semiconductor device, and semiconductor device | |
JP2002261582A (en) | Surface acoustic wave device, its manufacturing method, and circuit module using the same | |
JP4742938B2 (en) | Piezoelectric device and manufacturing method thereof | |
JP2001257288A (en) | Flip-chip semiconductor device and method of manufacturing the same | |
JP2008028842A (en) | Surface acoustic wave device and its manufacturing method | |
JP5056885B2 (en) | Integrated circuit device | |
JP2001298115A (en) | Semiconductor device, manufacturing method for the same, circuit board as well as electronic equipment | |
JPWO2019039335A1 (en) | Manufacturing method of electronic parts and electronic parts | |
JP4906557B2 (en) | Manufacturing method of surface acoustic wave device | |
JP5797356B2 (en) | Elastic wave device and elastic wave module | |
KR102611168B1 (en) | Acoustic wave device and manufacturing method thereof | |
JP2010109274A (en) | Semiconductor module and method of manufacturing semiconductor module | |
JP4496652B2 (en) | Surface acoustic wave device and manufacturing method thereof | |
JP6965923B2 (en) | Electronic component module | |
CN110800101A (en) | Electronic component module | |
KR101741648B1 (en) | Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5056885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |