JP5056544B2 - Thermoelectric module - Google Patents

Thermoelectric module Download PDF

Info

Publication number
JP5056544B2
JP5056544B2 JP2008094082A JP2008094082A JP5056544B2 JP 5056544 B2 JP5056544 B2 JP 5056544B2 JP 2008094082 A JP2008094082 A JP 2008094082A JP 2008094082 A JP2008094082 A JP 2008094082A JP 5056544 B2 JP5056544 B2 JP 5056544B2
Authority
JP
Japan
Prior art keywords
thermoelectric module
component
layer
semiconductor element
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008094082A
Other languages
Japanese (ja)
Other versions
JP2009246295A (en
Inventor
末起一 竹花
寛和 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008094082A priority Critical patent/JP5056544B2/en
Publication of JP2009246295A publication Critical patent/JP2009246295A/en
Application granted granted Critical
Publication of JP5056544B2 publication Critical patent/JP5056544B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、熱電発電などに用いることができる熱電モジュールに関する。   The present invention relates to a thermoelectric module that can be used for thermoelectric power generation and the like.

近年、ゼーベック効果を応用した熱電発電が広く利用されている。熱電発電は、熱電素子の両側に温度差を与えて起電力を発生させて発電を行う。熱電素子の材料としては、n型熱電半導体とp型熱電半導体とが知られている。   In recent years, thermoelectric power generation using the Seebeck effect has been widely used. Thermoelectric power generation is performed by generating an electromotive force by giving a temperature difference to both sides of the thermoelectric element. As materials for thermoelectric elements, n-type thermoelectric semiconductors and p-type thermoelectric semiconductors are known.

熱電素子単体での起電力は、小さいため、発電に際しては、複数の熱電素子を組み合わせてモジュール化する必要がある。熱電素子のモジュール化に際しては、一方向からの熱源に対して向き合う隣り合う熱電素子の熱源対向面の一方をプラス極として、他方を−極にすることで、配線が容易になる。   Since the electromotive force of a single thermoelectric element is small, it is necessary to combine a plurality of thermoelectric elements into a module for power generation. When the thermoelectric element is modularized, wiring is facilitated by setting one of the heat source facing surfaces of adjacent thermoelectric elements facing a heat source from one direction as a positive electrode and the other as a negative electrode.

そのため、従来では、下記の特許文献1に示すように、n型熱電半導体とp型熱電半導体とを交互に配列して組み合わせた熱電モジュールが提案されている。しかしながら、このような従来の熱電モジュールでは、n型熱電半導体とp型熱電半導体とを積層して同時焼成する必要があるが、これらの半導体は材質が異なり、焼成時の熱収縮率の相違などから、クラックや剥がれなどが生じ、実際に製造することが困難である。
特開平11−121815号公報
Therefore, conventionally, as shown in Patent Document 1 below, a thermoelectric module in which n-type thermoelectric semiconductors and p-type thermoelectric semiconductors are alternately arranged and combined has been proposed. However, in such a conventional thermoelectric module, it is necessary to laminate an n-type thermoelectric semiconductor and a p-type thermoelectric semiconductor and fire them at the same time, but these semiconductors are made of different materials and have different heat shrinkage rates during firing. Therefore, cracks and peeling occur, and it is difficult to actually manufacture.
JP-A-11-121815

本発明は、このような実状に鑑みてなされ、その目的は、一体化のための製造が容易で、高品質で信頼性が高い熱電モジュールを提供することである。   The present invention has been made in view of such a situation, and an object thereof is to provide a thermoelectric module that is easy to manufacture for integration, high quality, and high reliability.

上記目的を達成するために、本発明の第1の観点に係る熱電モジュールは、
同じ導電型で熱電効果を持つ複数の半導体素子と、
隣接する半導体素子の接合部に一体的に形成してある高抵抗層と、
前記高抵抗層の内部に一体的に形成され、隣接する半導体素子の第1端部と第2端部とをそれぞれ電気的に接続する導体層と、を有する熱電モジュールであって、
前記導体層が、金属から成る第1成分と、前記高抵抗層を構成する成分から成る第2成分との混在層である。
In order to achieve the above object, the thermoelectric module according to the first aspect of the present invention provides:
A plurality of semiconductor elements of the same conductivity type and having a thermoelectric effect;
A high resistance layer integrally formed at the junction of adjacent semiconductor elements;
A thermoelectric module having a conductor layer integrally formed inside the high-resistance layer and electrically connecting the first end and the second end of adjacent semiconductor elements,
The conductor layer is a mixed layer of a first component made of metal and a second component made of a component constituting the high resistance layer.

本発明の第2の観点に係る熱電モジュールは、
同じ導電型で熱電効果を持つ複数の半導体素子と、
隣接する半導体素子の接合部に一体的に形成してある高抵抗層と、
前記高抵抗層の内部に一体的に形成され、隣接する半導体素子の第1端部と第2端部とをそれぞれ電気的に接続する導体層と、を有する熱電モジュールであって、
前記導体層が、金属から成る第1成分と、前記半導体素子を構成する成分から成る第3成分との混在層である。
The thermoelectric module according to the second aspect of the present invention is:
A plurality of semiconductor elements of the same conductivity type and having a thermoelectric effect;
A high resistance layer integrally formed at the junction of adjacent semiconductor elements;
A thermoelectric module having a conductor layer integrally formed inside the high-resistance layer and electrically connecting the first end and the second end of adjacent semiconductor elements,
The conductor layer is a mixed layer of a first component made of metal and a third component made of a component constituting the semiconductor element.

本発明に係る熱電モジュールでは、同じ導電型で熱電効果を持つ複数の半導体素子を用いてモジュール化しているので、一体化のための製造が容易になり、同時焼成時にクラックや剥がれなどが生じるおそれが少なくなる。そのため、熱電モジュールの品質が向上すると共に、信頼性が向上する。   Since the thermoelectric module according to the present invention is modularized using a plurality of semiconductor elements having the same conductivity type and thermoelectric effect, manufacturing for integration is facilitated, and cracking or peeling may occur during simultaneous firing. Less. Therefore, the quality of the thermoelectric module is improved and the reliability is improved.

また、本発明に係る熱電モジュールでは、高抵抗層の内部に位置する導体層が、金属からなる第1成分と共に、高抵抗層を構成する成分からなる第2成分、あるいは半導体素子を構成する成分からなる第3成分を含んでいる。このため、同時焼成に際しても、導体層と高抵抗層との界面での接合が良好になると共に、導体層と半導体素子との接合も良好になり、熱膨張差などに基づくクラックなどの発生を低減することがてきる。   In the thermoelectric module according to the present invention, the conductor layer located inside the high resistance layer has the first component made of metal and the second component made up of the component making up the high resistance layer, or the component making up the semiconductor element. The 3rd component which consists of is included. For this reason, even at the time of simultaneous firing, the bonding at the interface between the conductor layer and the high resistance layer is improved, and the bonding between the conductor layer and the semiconductor element is also improved, and the occurrence of cracks and the like based on the difference in thermal expansion is caused. It can be reduced.

さらに、本発明に係る熱電モジュールでは、高抵抗層の内部に位置する導体層が、第1成分と共に、第2成分、あるいは第3成分を含んでいるために、この導体層の熱絶縁性が、金属のみで構成される導体層に比較して向上する。本発明に係る熱電モジュールでは、導体層は、熱源に対して、高熱側から低温側に沿って延びているために、熱絶縁性が向上することで、熱電効率が向上する。   Furthermore, in the thermoelectric module according to the present invention, since the conductor layer located inside the high resistance layer contains the second component or the third component together with the first component, the heat insulation of the conductor layer is low. Improved compared to a conductor layer made of only metal. In the thermoelectric module according to the present invention, since the conductor layer extends from the high heat side to the low temperature side with respect to the heat source, the thermoelectric efficiency is improved by improving the thermal insulation.

なお、本発明では、導体層は、第1成分と第2成分と第3成分との混在層であっても良い。   In the present invention, the conductor layer may be a mixed layer of the first component, the second component, and the third component.

好ましくは、前記導体層では、前記第1成分が三次元的に連結して接続してある前記第1成分のマトリックス中に、前記第2成分または第3成分あるいはこれらの双方が分散している。このような構造の導体層によれば、導体層の電気的導通が図られながら、熱絶縁性が向上する。   Preferably, in the conductor layer, the second component or the third component or both of them are dispersed in a matrix of the first component in which the first component is three-dimensionally connected and connected. . According to the conductor layer having such a structure, the thermal insulation is improved while electrical conduction of the conductor layer is achieved.

好ましくは、前記半導体素子の主成分と、前記高抵抗層の主成分とが共通している。これらの主成分が共通することで、一体化のための製造が容易になり、同時焼成時にクラックや剥がれなどが生じるおそれが少なくなる。   Preferably, the main component of the semiconductor element and the main component of the high resistance layer are common. Since these main components are common, manufacturing for integration is facilitated, and the risk of cracks and peeling during cofiring is reduced.

好ましくは、前記半導体素子の主成分と、前記高抵抗層の主成分とは、双方共に、MnおよびCaを含んでいる。MnおよびCaを主成分とし、それらの含有比率を変化させると共に添加物の組成を変化させることで、半導体素子と高抵抗層とを作り分けることが可能になる。   Preferably, the main component of the semiconductor element and the main component of the high resistance layer both contain Mn and Ca. By making Mn and Ca the main components and changing their content ratios and changing the composition of the additive, it is possible to make a semiconductor element and a high resistance layer separately.

好ましくは、前記導体層の幅は、前記高抵抗層の幅よりも狭く、前記高抵抗層の幅は、前記半導体素子の幅と同等以下である。このような構成にすることで、導体層によるショート不良を防止することができると共に、導体層が高抵抗層に保護され、酸化されにくくなり、信頼性が向上する。   Preferably, the width of the conductor layer is narrower than the width of the high resistance layer, and the width of the high resistance layer is equal to or less than the width of the semiconductor element. With such a configuration, short-circuit failure due to the conductor layer can be prevented, and the conductor layer is protected by the high-resistance layer and is not easily oxidized, thereby improving the reliability.

好ましくは、前記導体層の両端には、隣接する半導体素子の第1端部と第2端部とにそれぞれ接続される第1端子部および第2端子部が形成してある。前記高抵抗層は、前記第1端子部および第2端子部が接続される前記半導体素子の端面以外の周囲を覆っていても良い。あるいは、前記高抵抗層は、前記第1端子部および第2端子部が接続される前記半導体素子の接続部以外の全周囲を覆っていてもよい。少なくとも、高抵抗層は、導体層が介在する半導体素子の接合部に一体的に形成してある。   Preferably, a first terminal portion and a second terminal portion connected to the first end portion and the second end portion of adjacent semiconductor elements are formed at both ends of the conductor layer. The high resistance layer may cover the periphery other than the end face of the semiconductor element to which the first terminal portion and the second terminal portion are connected. Alternatively, the high resistance layer may cover the entire periphery other than the connection portion of the semiconductor element to which the first terminal portion and the second terminal portion are connected. At least the high resistance layer is integrally formed at the junction of the semiconductor element with the conductor layer interposed.

各半導体素子は四角柱の形状を有し、前記四角柱の両端部が、前記第1端部および第2端部であり、これらの半導体素子が行列状に配置されてもよい。   Each semiconductor element may have a quadrangular prism shape, and both ends of the quadrangular prism may be the first end and the second end, and these semiconductor elements may be arranged in a matrix.

あるいは、各半導体素子はリング分割片の形状を有し、前記リング分割片の内周側および外周側が、前記第1端部および第2端部であり、これらの半導体素子がリングの少なくとも一部を形成するように配置されてもよい。   Alternatively, each semiconductor element has a ring-divided piece shape, and an inner peripheral side and an outer peripheral side of the ring-divided piece are the first end part and the second end part, and these semiconductor elements are at least a part of the ring. May be arranged to form.

好ましくは、前記半導体素子と、高抵抗層と、導体層とは、シート成形あるいは印刷法により形成され、同時焼成により一体化されている。   Preferably, the semiconductor element, the high resistance layer, and the conductor layer are formed by sheet molding or printing, and are integrated by simultaneous firing.

本発明において、高抵抗層とは、室温(25℃)の電気抵抗率が500Ω・cm以上、好ましくは1000Ω・cm以上の抵抗層をいう。また、本発明において、導体層とは、室温(25℃)の電気抵抗率が0.1Ω・cm以下、好ましくは0.01Ω・cm以下の導電層をいう。さらに、本発明において、端部とは、端面のみでなく、端面の近くに位置する側面も含む。   In the present invention, the high resistance layer means a resistance layer having an electrical resistivity at room temperature (25 ° C.) of 500 Ω · cm or more, preferably 1000 Ω · cm or more. In the present invention, the conductor layer refers to a conductive layer having an electrical resistivity at room temperature (25 ° C.) of 0.1 Ω · cm or less, preferably 0.01 Ω · cm or less. Furthermore, in the present invention, the end portion includes not only the end surface but also a side surface located near the end surface.

以下、本発明を、図面に示す実施形態に基づき説明する。
図1は本発明の一実施形態に係る熱電モジュールの概略断面図、
図2(A)〜図2(C)は図1に示す熱電モジュールの製造過程の一例を示す要部断面図、
図3(A)〜図3(C)は図1に示す熱電モジュールの製造過程の他の例を示す要部断面図、
図4(A)〜図4(D)は図1に示す熱電モジュールの変形例に係る製造過程の他の例を示す要部断面図、
図5は本発明の他の実施形態に係る熱電モジュールの概略断面図、
図6(A)〜図6(F)は図5に示す熱電モジュールの製造過程の一例を示す要部断面図、
図7(A)〜図7(F)は図5に示す熱電モジュールの製造過程の他の例を示す要部断面図、
図8(A)および図8(B)は図5に示す熱電モジュールの製造過程の他の例を示す要部断面図、
図9は本発明のさらに他の実施形態に係る熱電モジュールの概略斜視図、
図10〜図12はそれぞれ本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。
第1実施形態
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
FIG. 1 is a schematic cross-sectional view of a thermoelectric module according to an embodiment of the present invention.
2 (A) to 2 (C) are main part cross-sectional views showing an example of the manufacturing process of the thermoelectric module shown in FIG.
3 (A) to 3 (C) are main part sectional views showing another example of the manufacturing process of the thermoelectric module shown in FIG.
4 (A) to 4 (D) are main part cross-sectional views showing other examples of the manufacturing process according to a modification of the thermoelectric module shown in FIG.
FIG. 5 is a schematic cross-sectional view of a thermoelectric module according to another embodiment of the present invention.
6 (A) to 6 (F) are main part cross-sectional views showing an example of the manufacturing process of the thermoelectric module shown in FIG.
7 (A) to 7 (F) are main part cross-sectional views showing other examples of the manufacturing process of the thermoelectric module shown in FIG.
8 (A) and 8 (B) are main part sectional views showing another example of the manufacturing process of the thermoelectric module shown in FIG.
FIG. 9 is a schematic perspective view of a thermoelectric module according to still another embodiment of the present invention.
10 to 12 are schematic cross-sectional views of thermoelectric modules according to still other embodiments of the present invention.
First embodiment

図1に示すように、本発明の一実施形態に係る熱電モジュール2は、複数の半導体素子4を有する。半導体素子4は、全て同じ導電型の半導体素子であり、n型またはp型の半導体素子である。半導体素子4の材質に関しては、後述する。   As shown in FIG. 1, a thermoelectric module 2 according to an embodiment of the present invention has a plurality of semiconductor elements 4. The semiconductor elements 4 are all semiconductor elements of the same conductivity type, and are n-type or p-type semiconductor elements. The material of the semiconductor element 4 will be described later.

各半導体素子4は、この実施形態では、Z軸方向に延びる四角柱の形状を有し、四角柱のZ軸方向下端部である第1端部4aが熱源側に配置され、その反対側のZ軸方向上端部である第2端部4bが反熱源側になる。すなわち、各半導体素子4の第1端部4aと第2端部4bとの間で温度差が生じる。   In this embodiment, each semiconductor element 4 has a quadrangular prism shape extending in the Z-axis direction, and the first end 4a, which is the lower end portion in the Z-axis direction of the quadrangular column, is disposed on the heat source side, The second end 4b, which is the upper end in the Z-axis direction, is on the counter heat source side. That is, a temperature difference is generated between the first end 4 a and the second end 4 b of each semiconductor element 4.

四角柱形状の半導体素子4の周囲4側面には、高抵抗層6が形成してある。高抵抗層6の材質に関しては、後述する。高抵抗層6の厚みは、特に限定されないが、好ましくは1〜1000μmである。各半導体素子4のサイズも特に限定されないが、たとえば四角柱の高さが1〜50mmであり、底面の縦または横が1〜50mm程度である。   High resistance layers 6 are formed on the four side surfaces of the semiconductor element 4 having a quadrangular prism shape. The material of the high resistance layer 6 will be described later. Although the thickness of the high resistance layer 6 is not specifically limited, Preferably it is 1-1000 micrometers. Although the size of each semiconductor element 4 is not particularly limited, for example, the height of the quadrangular column is 1 to 50 mm, and the vertical or horizontal width of the bottom surface is about 1 to 50 mm.

この実施形態では、相互に隣接する半導体素子4の接合部に一体的に形成してある高抵抗層6と高抵抗層6との間に、内部導体層8が形成される。内部導体層8のZ軸方向の両端には、隣接する半導体素子4の第1端部4aと第2端部4bとにそれぞれ電気的に接続される第1端子部8aおよび第2端子部8bが一体的に形成される。第1端子部8aは、素子4の第1端部4aに接続され、第2端子部8bは、第1端子部8aが接続される素子4とは異なる素子4の第2端部4bに接続される。   In this embodiment, the internal conductor layer 8 is formed between the high resistance layer 6 and the high resistance layer 6 that are integrally formed at the junction of the semiconductor elements 4 adjacent to each other. At both ends in the Z-axis direction of the internal conductor layer 8, a first terminal portion 8a and a second terminal portion 8b that are electrically connected to the first end portion 4a and the second end portion 4b of the adjacent semiconductor element 4, respectively. Are integrally formed. The first terminal portion 8a is connected to the first end portion 4a of the element 4, and the second terminal portion 8b is connected to the second end portion 4b of the element 4 different from the element 4 to which the first terminal portion 8a is connected. Is done.

図1に示す実施形態では、半導体素子4は、Z軸に垂直な平面に属するX軸方向に直線的に3つ配置されるが、その配置数は、特に限定されない。半導体素子4がX軸方向に直線的に配列される場合には、X軸方向の両端に位置する半導体素子4には、取り出し電極10および12が形成される。   In the embodiment shown in FIG. 1, three semiconductor elements 4 are linearly arranged in the X-axis direction belonging to a plane perpendicular to the Z-axis, but the number of arrangement is not particularly limited. When the semiconductor elements 4 are linearly arranged in the X-axis direction, extraction electrodes 10 and 12 are formed on the semiconductor elements 4 located at both ends in the X-axis direction.

一方の取り出し電極10は、半導体素子4の第2端部4bに接続してある内部導体層8の第2端子部8bと対を成すために、その半導体素子4の第1端部4aに接続する第1端子部10aが一体に形成してある。この取り出し電極10は、半導体素子4の側面に形成してある高抵抗層6の外側面をZ軸方向に第2端部4bの近くまで延びている。   One extraction electrode 10 is connected to the first end portion 4a of the semiconductor element 4 in order to pair with the second terminal portion 8b of the internal conductor layer 8 connected to the second end portion 4b of the semiconductor element 4. The first terminal portion 10a is integrally formed. The extraction electrode 10 extends on the outer surface of the high resistance layer 6 formed on the side surface of the semiconductor element 4 to the vicinity of the second end 4b in the Z-axis direction.

他方の取り出し電極12は、半導体素子4の第1端部4aに接続してある内部導体層8の第1端子部8aと対を成すために、その半導体素子4の第2端部4bに接続するようなパターンで形成してある。これらの取り出し電極10および12には、配線が接続されるが、配線は、可能な限り、熱源からは遠い半導体素子4の第2端部4b側で、各取り出し電極10および12に接続されることが好ましい。熱源による熱で、配線の耐久性が低下しないようにするためである。   The other extraction electrode 12 is connected to the second end portion 4b of the semiconductor element 4 in order to form a pair with the first terminal portion 8a of the inner conductor layer 8 connected to the first end portion 4a of the semiconductor element 4. It is formed in such a pattern. Wiring is connected to these extraction electrodes 10 and 12, and the wiring is connected to each extraction electrode 10 and 12 on the second end portion 4 b side of the semiconductor element 4 as far as possible from the heat source. It is preferable. This is to prevent the durability of the wiring from being lowered by heat from the heat source.

この実施形態では、内部導体層8のY軸方向(X軸およびZ軸に垂直で紙面に垂直な方向)の幅は、高抵抗層6のY軸方向の幅よりも狭い。内部導体層8の材質は、取り出し電極10,12と同じであっても、異なっていても良い。また、内部導体層8の厚みは、取り出し電極10,12と同じであっても、異なっていても良いが、好ましくは、1μm〜500μm、さらに好ましくは、3μm〜500μm、特に好ましくは5μm〜300μmである。   In this embodiment, the width of the inner conductor layer 8 in the Y-axis direction (the direction perpendicular to the X-axis and the Z-axis and perpendicular to the paper surface) is narrower than the width of the high-resistance layer 6 in the Y-axis direction. The material of the inner conductor layer 8 may be the same as or different from that of the extraction electrodes 10 and 12. The thickness of the inner conductor layer 8 may be the same as or different from that of the extraction electrodes 10 and 12, but is preferably 1 μm to 500 μm, more preferably 3 μm to 500 μm, and particularly preferably 5 μm to 300 μm. It is.

半導体素子4は、全てn型またはp型の同じ導電型の熱電効果(たとえばゼーベック効果)を有する半導体素子である。たとえば半導体素子4は、以下に示すn型熱電素子用組成物で構成される。   The semiconductor element 4 is a semiconductor element having the same conductivity type thermoelectric effect (for example, Seebeck effect), which is all n-type or p-type. For example, the semiconductor element 4 is comprised with the composition for n type thermoelectric elements shown below.

具体的には、本実施形態のn型熱電素子用組成物は、金属元素比率で、Ca:40〜60mol%、Mn:40〜60mol%を主成分として含有する。主成分中のCaとMnとの含有割合は、好ましくは同程度である。n型熱電素子用組成物は、この主成分に、CaとMnとの合計が100mol%になるCaMnOに対して、Zn,Ba,Mg,Sr,Snの少なくとも一種を添加成分として含有している。添加成分は、原料の状態では、ZnO、BaCO、MgO、SrCO、SnOなどとして主成分に混合される。 Specifically, the composition for an n-type thermoelectric element of the present embodiment contains Ca: 40 to 60 mol% and Mn: 40 to 60 mol% as main components in a metal element ratio. The content ratio of Ca and Mn in the main component is preferably about the same. The composition for an n-type thermoelectric element contains at least one of Zn, Ba, Mg, Sr, and Sn as an additive component with respect to CaMnO 3 in which the total amount of Ca and Mn is 100 mol%. Yes. The additive component is mixed with the main component as ZnO, BaCO 3 , MgO, SrCO 3 , SnO 2 or the like in the raw material state.

添加成分は、Ca及びMnを上記の比率で含有するCaMnOに、CaとMnとの合計100mol%に対して、元素換算で合計0.1〜50mol%の量で添加されている。このような範囲で添加成分を含有することで、純粋なCaMnOに比べて、100℃におけるゼーベック係数α100の絶対値が大きくなる。その理由の一つとしては、CaMnOに上記添加物を混ぜると、CaMnO結晶中に、添加成分による異相が形成され、この異相がゼーベック係数αに対して何らかの影響を与えるためであると推測される。詳細な実験データは、特願2006−268394号に記載してある。 The additive component is added to CaMnO 3 containing Ca and Mn in the above ratios in an amount of 0.1 to 50 mol% in terms of elements with respect to 100 mol% of Ca and Mn in total. By containing an additive component in such a range, the absolute value of the Seebeck coefficient α100 at 100 ° C. becomes larger than that of pure CaMnO 3 . Guess As one of the reasons, Mixing the additive CaMnO 3, and the 3 crystal CaMnO, formed hetero-phase by the addition component, the heterophasic is to provide some effect against the Seebeck coefficient α Is done. Detailed experimental data is described in Japanese Patent Application No. 2006-268394.

ゼーベック係数αとは、単位温度差(1℃)当たりに発生する起電力のことである。n型熱電半導体素子は、負のゼーベック係数を有している。ゼーベック係数αは、n型熱電半導体素子の熱電変換特性(性能)に大きな影響を与える要因となる。具体的には、熱電変換性能は、ゼーベック係数αの2乗に比例して高くなる。従って、負のゼーベック係数を有するn型熱電半導体素子では、ゼーベック係数αが小さくなるほど、つまりゼーベック係数αの絶対値が大きくなるほど、効率の良い熱電変換(発電)が行えるようになる。   The Seebeck coefficient α is an electromotive force generated per unit temperature difference (1 ° C.). The n-type thermoelectric semiconductor element has a negative Seebeck coefficient. The Seebeck coefficient α is a factor that greatly affects the thermoelectric conversion characteristics (performance) of the n-type thermoelectric semiconductor element. Specifically, the thermoelectric conversion performance increases in proportion to the square of the Seebeck coefficient α. Therefore, in an n-type thermoelectric semiconductor element having a negative Seebeck coefficient, efficient thermoelectric conversion (power generation) can be performed as the Seebeck coefficient α decreases, that is, as the absolute value of the Seebeck coefficient α increases.

また、熱電変換性能は、n型熱電素子の比抵抗ρにも影響され、比抵抗ρの逆数に比例して高くなる。つまり、n型熱電素子の比抵抗ρが小さくなるほど、熱電変換性能が良くなる。   The thermoelectric conversion performance is also affected by the specific resistance ρ of the n-type thermoelectric element, and increases in proportion to the inverse of the specific resistance ρ. That is, the smaller the specific resistance ρ of the n-type thermoelectric element, the better the thermoelectric conversion performance.

CaMnOにZnやMgを添加すると、n型熱電半導体素子のゼーベック係数αの絶対値が大きくなると共にn型熱電半導体素子の比抵抗ρが低く抑えられる。このため、CaMnOにZnやMgを添加してなる組成物をn型熱電素子の材料とすることで、十分効率の良い熱電変換が行える。また、ZnOは、無害であり、比較的安価であり、取り扱いやすく、細かい原料が得られるという利点を有している。従って、熱電変換特性に加え、それらの利点を考慮すると、添加物としてはZnOを使用するのが最も好ましい。Znの添加量は、10モル%が最も好ましい。 When Zn or Mg is added to CaMnO 3 , the absolute value of the Seebeck coefficient α of the n-type thermoelectric semiconductor element is increased and the specific resistance ρ of the n-type thermoelectric semiconductor element is kept low. Therefore, sufficiently efficient thermoelectric conversion can be performed by using a composition obtained by adding Zn or Mg to CaMnO 3 as the material of the n-type thermoelectric element. Further, ZnO has the advantages that it is harmless, is relatively inexpensive, is easy to handle, and a fine raw material can be obtained. Therefore, in consideration of their advantages in addition to thermoelectric conversion characteristics, it is most preferable to use ZnO as an additive. The added amount of Zn is most preferably 10 mol%.

また、CaMnOにSn,Ba,Srを添加すると、n型熱電素子のゼーベック係数αの絶対値は大きくなるが、n型熱電素子の比抵抗ρはある程度高くなる。ただし、n型熱電素子の熱電変換特性に与える影響は、n型熱電素子の比抵抗ρよりもゼーベック係数αのほうが大きい。従って、CaMnOにSn,Ba,Srを添加した場合でも、良好な熱電変換特性を確保することが可能となる。 When Sn, Ba, Sr is added to CaMnO 3 , the absolute value of the Seebeck coefficient α of the n-type thermoelectric element increases, but the specific resistance ρ of the n-type thermoelectric element increases to some extent. However, the Seebeck coefficient α has a larger influence on the thermoelectric conversion characteristics of the n-type thermoelectric element than the specific resistance ρ of the n-type thermoelectric element. Therefore, even when Sn, Ba, Sr is added to CaMnO 3 , it is possible to ensure good thermoelectric conversion characteristics.

この実施形態では、図1に示す高抵抗層6は、金属元素比率で、Ca:32〜37mol%、Mn:63〜68mol%を主成分として含有するセラミック層で構成され、Znなどの添加成分は含まないが、Zr、Fe、Ni、Alなどの添加物は含んでも良い。   In this embodiment, the high resistance layer 6 shown in FIG. 1 is composed of a ceramic layer containing, as main components, Ca: 32 to 37 mol% and Mn: 63 to 68 mol% in a metal element ratio, and an additive component such as Zn. Is not included, but additives such as Zr, Fe, Ni, and Al may be included.

本実施形態では、内部導体層8は、金属成分から成る第1成分と、高抵抗層6を構成する成分からなる第2成分との混在層(コンポジット層)である。第1成分に対する第2成分の体積比は、好ましくは25:75〜99:1、さらに好ましくは、30:70〜90:10、特に好ましくは35:65〜70:30である。   In the present embodiment, the internal conductor layer 8 is a mixed layer (composite layer) of a first component made of a metal component and a second component made of a component constituting the high resistance layer 6. The volume ratio of the second component to the first component is preferably 25:75 to 99: 1, more preferably 30:70 to 90:10, and particularly preferably 35:65 to 70:30.

あるいは、内部導体層8は、金属成分から成る第1成分と、半導体素子4を構成する成分からなる第3成分との混在層(コンポジット層)であってもよい。第1成分に対する第3成分の体積比は、好ましくは25:75〜99:1、さらに好ましくは、30:70〜90:10である。   Alternatively, the internal conductor layer 8 may be a mixed layer (composite layer) of a first component made of a metal component and a third component made of a component constituting the semiconductor element 4. The volume ratio of the third component to the first component is preferably 25:75 to 99: 1, more preferably 30:70 to 90:10.

あるいは、内部導体層8は、第1成分と第2成分と第3成分との混在層(コンポジット層)であってもよい。第1成分に対する第2成分+第3成分の体積比は、好ましくは25:75〜99:1、さらに好ましくは、30:70〜90:10である。   Alternatively, the inner conductor layer 8 may be a mixed layer (composite layer) of the first component, the second component, and the third component. The volume ratio of the second component to the third component with respect to the first component is preferably 25:75 to 99: 1, and more preferably 30:70 to 90:10.

本実施形態において、第1成分としては、特に限定されず、Pt,Au,Ag,Pd等のいずれか、またはそれらの合金などが例示される。   In the present embodiment, the first component is not particularly limited, and any one of Pt, Au, Ag, Pd, or an alloy thereof is exemplified.

図1に示す構造の熱電モジュール2を製造するには、たとえば図2に示す印刷法や、図3に示すシート法が用いられる。印刷法では、図2(A)〜図2(C)に示すように、PETフィルムなどの支持シート14の上に、図1に示す第1端子部10a,8aとなる電極ペースト層10a’,8a’を、スクリーン印刷などで所定パターンで形成する。その後に、図1に示す高抵抗層6となる抵抗体ペースト層6’、内部導体層8となる電極ペースト層8’、半導体素子4となる素子ペースト層4’を、スクリーン印刷などで所定パターンで形成する。   In order to manufacture the thermoelectric module 2 having the structure shown in FIG. 1, for example, the printing method shown in FIG. 2 or the sheet method shown in FIG. 3 is used. In the printing method, as shown in FIGS. 2 (A) to 2 (C), an electrode paste layer 10a ′ serving as the first terminal portions 10a and 8a shown in FIG. 1 is formed on a support sheet 14 such as a PET film. 8a ′ is formed in a predetermined pattern by screen printing or the like. Thereafter, a resistor paste layer 6 ′ that becomes the high resistance layer 6 shown in FIG. 1, an electrode paste layer 8 ′ that becomes the internal conductor layer 8, and an element paste layer 4 ′ that becomes the semiconductor element 4 are formed in a predetermined pattern by screen printing or the like. Form with.

それらの印刷を繰り返し、最後に、図1に示す第2端子部8bおよび取り出し電極12となる電極ペースト層8b’,12’をスクリーン印刷などで所定パターンで形成する。なお、ペースト層の積層部分の中間部分は、それぞれ別に形成したペースト層の積層ブロックを複数積層して形成しても良い。   The printing is repeated, and finally, the second terminal portion 8b and the electrode paste layers 8b 'and 12' to be the extraction electrode 12 shown in FIG. 1 are formed in a predetermined pattern by screen printing or the like. The intermediate portion of the paste layer laminated portion may be formed by laminating a plurality of paste layer laminated blocks formed separately.

ペースト層の積層体が完成した後に、ペースト層に含まれる有機成分を飛ばす脱バインダ処理を行い、その後に焼成処理を行う。脱バインダ処理時の加熱温度は、特に限定されないが、250〜500°Cである。また、焼成時の加熱温度は、大気中にて、好ましくは1100〜1350°Cである。   After the laminate of the paste layer is completed, a binder removal process for removing the organic components contained in the paste layer is performed, and then a baking process is performed. Although the heating temperature at the time of a binder removal process is not specifically limited, It is 250-500 degreeC. Moreover, the heating temperature at the time of baking is preferably 1100 to 1350 ° C. in the air.

図3(A)〜図3(F)に示すシート法では、図示省略してある支持シートの上に、ドクターブレード法などで、図1に示す半導体素子4となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、積層体4”を形成する。また、同様にして、図1に示す高抵抗層6となる抵抗体グリーンシート6”をドクターブレード法などで形成し、図3(B)および図3(C)に示すように、半導体素子グリーンシートの積層体4”の両面に、抵抗体グリーンシート6”を積層加圧して接合する。   In the sheet method shown in FIGS. 3A to 3F, a semiconductor element green sheet to be the semiconductor element 4 shown in FIG. 1 is formed on a support sheet (not shown) by the doctor blade method or the like. Then, a plurality of these are laminated and pressed so as to have a predetermined thickness to form a laminate 4 ″. Similarly, a resistor green sheet 6 ″ to be the high resistance layer 6 shown in FIG. As shown in FIGS. 3B and 3C, resistor green sheets 6 ″ are laminated and pressed on both surfaces of the semiconductor element green sheet laminate 4 ″.

さらに、図3(D)に示すように、抵抗体グリーンシート6”の表面に、それぞれ内部導体層8または取り出し電極10となる電極ペースト層8’,10’を塗布法により形成し、積層ユニット9を得る。また、同様にして、一方の抵抗体グリーンシート6”の表面にのみ、内部導体層8となる電極ペースト層8’を塗布法により形成し、積層ユニット9aを得る。   Further, as shown in FIG. 3 (D), electrode paste layers 8 ′ and 10 ′ to be the internal conductor layer 8 or the extraction electrode 10 are formed on the surface of the resistor green sheet 6 ″ by the coating method, respectively. Similarly, the electrode paste layer 8 ′ to be the internal conductor layer 8 is formed only on the surface of one of the resistor green sheets 6 ″ by a coating method to obtain a multilayer unit 9a.

次に、図3(E)に示すように、積層ユニット9を必要枚数重ね、一番上に積層ユニット9aを積層し、所定圧力でプレスする。このプレス後の積層体を所定のサイズに切断した後、図3(F)に示すように、焼成前モジュール2’の両側端部に、端子部8a,8bおよび取り出し電極10および12となる電極ペースト層8a’,8b’,10’,12’を形成する。その後に、この焼成前モジュール2’に、印刷法と同様にして、脱バインダ処理および焼成処理を行う。   Next, as shown in FIG. 3 (E), the required number of stacked units 9 are stacked, the stacked units 9a are stacked on top, and pressed at a predetermined pressure. After the laminated body after pressing is cut into a predetermined size, as shown in FIG. 3 (F), electrodes to be terminal portions 8a and 8b and take-out electrodes 10 and 12 are formed on both side ends of the pre-firing module 2 ′. Paste layers 8a ′, 8b ′, 10 ′ and 12 ′ are formed. Thereafter, the module 2 'before firing is subjected to binder removal processing and firing processing in the same manner as the printing method.

本実施形態に係る熱電モジュール2では、同じn型の導電型で熱電効果を持つ複数の半導体素子4を用いて、熱源に対する温度差により電位差を生じる半導体素子4が内部導体層8により直列に接続されてモジュール化されている。素子4が直列に接続されるために、取り出し電極10および12からは比較的に高電圧が発生する。しかも、本実施形態では、同じ導電型である半導体素子4の主成分と、高抵抗層6の主成分とが共通している。それらの結果、モジュール一体化のための製造が容易になり、同時焼成時にクラックや剥がれなどが生じるおそれが少なくなる。そのため、熱電モジュール2の品質が向上すると共に、信頼性が向上する。   In the thermoelectric module 2 according to this embodiment, a plurality of semiconductor elements 4 having the same n-type conductivity type and having a thermoelectric effect are used, and the semiconductor elements 4 that generate a potential difference due to a temperature difference with respect to the heat source are connected in series by the internal conductor layer 8 Has been modularized. Since the elements 4 are connected in series, a relatively high voltage is generated from the extraction electrodes 10 and 12. Moreover, in the present embodiment, the main component of the semiconductor element 4 having the same conductivity type and the main component of the high resistance layer 6 are common. As a result, manufacturing for module integration is facilitated, and there is less risk of cracking or peeling during simultaneous firing. Therefore, the quality of the thermoelectric module 2 is improved and the reliability is improved.

また本実施形態では、内部導体層8のY軸方向の幅は、高抵抗層6のY軸方向の幅よりも狭いので、内部導体層8による隣接素子4間のショート不良を防止することができると共に、導体層8が高抵抗層6に保護され、酸化されにくくなり、信頼性が向上する。   In the present embodiment, the internal conductor layer 8 is narrower in the Y-axis direction than the high-resistance layer 6 in the Y-axis direction. In addition, the conductor layer 8 is protected by the high resistance layer 6 and is not easily oxidized, thereby improving the reliability.

また、本実施形態に係る熱電モジュール2では、高抵抗層6の内部に位置する内部導体層8が、金属からなる第1成分と共に、高抵抗層6を構成する成分からなる第2成分、あるいは半導体素子4を構成する成分からなる第3成分を含んでいる。このため、同時焼成に際しても、導体層8と高抵抗層6との界面での接合が良好になると共に、導体層8と半導体素子4との接合も良好になり、熱膨張差などに基づくクラックなどの発生を低減することがてきる。   Further, in the thermoelectric module 2 according to the present embodiment, the inner conductor layer 8 located inside the high resistance layer 6 includes the first component made of metal and the second component made of a component constituting the high resistance layer 6, or A third component composed of the components constituting the semiconductor element 4 is included. For this reason, even at the time of simultaneous firing, the bonding at the interface between the conductor layer 8 and the high resistance layer 6 is improved, and the bonding between the conductor layer 8 and the semiconductor element 4 is also improved. Etc. can be reduced.

さらに、本実施形態に係る熱電モジュール2では、高抵抗層6の内部に位置する内部導体層8が、第1成分と共に、第2成分、あるいは第3成分を含んでいるために、この内部導体層8の熱絶縁性が、金属のみで構成される導体層に比較して向上する。本実施形態に係る熱電モジュール2では、内部導体層8は、熱源に対して、高熱側から低温側に沿って延びているために、熱絶縁性が向上することで、熱電効率が向上する。   Furthermore, in the thermoelectric module 2 according to the present embodiment, since the internal conductor layer 8 located inside the high resistance layer 6 includes the second component or the third component together with the first component, this internal conductor. The thermal insulation of the layer 8 is improved as compared with a conductor layer made of only metal. In the thermoelectric module 2 according to the present embodiment, the inner conductor layer 8 extends from the high temperature side to the low temperature side with respect to the heat source. Therefore, the thermal insulation is improved, so that the thermoelectric efficiency is improved.

なお、図1に示す熱電モジュール2の変形例として、熱電モジュール2の全周を高抵抗層6で覆うように構成し、取り出し電極10および12の一部のみが外部に露出するようにしても良い。そのような熱電モジュールの製造方法を、図4に示す。   As a modification of the thermoelectric module 2 shown in FIG. 1, the thermoelectric module 2 is configured to be covered with the high resistance layer 6 so that only part of the extraction electrodes 10 and 12 are exposed to the outside. good. A method for manufacturing such a thermoelectric module is shown in FIG.

図4(A)に示すように、まず、外周を覆う高抵抗層6となる抵抗体ペースト層6’をスクリーン印刷法などで形成する。抵抗体ペースト層6’は、ドクターブレード法により形成した抵抗体グリーンシートを積層したものであっても良い。図4(B)および図4(C)に示す工程は、電極ペースト層10’の外側にも抵抗体ペースト層6’が形成される以外は、図2(B)に示す工程と同様である。   As shown in FIG. 4A, first, a resistor paste layer 6 'to be a high resistance layer 6 covering the outer periphery is formed by a screen printing method or the like. The resistor paste layer 6 'may be a laminate of resistor green sheets formed by a doctor blade method. The process shown in FIGS. 4B and 4C is the same as the process shown in FIG. 2B except that the resistor paste layer 6 ′ is also formed outside the electrode paste layer 10 ′. .

最後に、図4(D)に示すように、取り出し電極12となる電極ペースト層12’が露出するように、抵抗体ペースト層6’を形成する。その後の工程は、図2に示す実施形態と同様である。
第2実施形態
Finally, as shown in FIG. 4D, the resistor paste layer 6 ′ is formed so that the electrode paste layer 12 ′ to be the extraction electrode 12 is exposed. The subsequent steps are the same as those in the embodiment shown in FIG.
Second embodiment

図5に示す実施形態に係る熱電モジュール2aは、図1に係る熱電モジュール2に比較して、以下に示す以外は、同様な構成を有し、同様な作用効果を奏し、重複する説明は省略する。   The thermoelectric module 2a according to the embodiment shown in FIG. 5 has the same configuration as the thermoelectric module 2 according to FIG. 1 except for the following, has the same operational effects, and redundant description is omitted. To do.

図5に示すように、本実施形態の熱電モジュール2aは、四角柱形状の各半導体素子4の全周を高抵抗層6で覆い、隣接する素子4の接合部に位置する高抵抗層6の内部に、内部導体層80が埋め込まれている。内部導体層80は、図1に示す内部導体層8に対応する。   As shown in FIG. 5, the thermoelectric module 2 a according to the present embodiment covers the entire circumference of each of the square columnar semiconductor elements 4 with the high resistance layer 6, and the high resistance layer 6 located at the junction of the adjacent elements 4. An internal conductor layer 80 is embedded inside. The inner conductor layer 80 corresponds to the inner conductor layer 8 shown in FIG.

この内部導体層80は、隣接する半導体素子の第1端部4aと第2端部4bとにそれぞれ接続される第1端子部80aおよび第2端子部80bが一体に形成してある。これらの第1端子部80aおよび第2端子部80bは、素子4のZ軸方向の異なる側面位置で素子4に接続してある。たとえば第1端子部80aは、素子4の第1端部4aの側面に接続され、第2端子部80bは、第1端子部80aが接続される素子4とは異なる素子4の第2端部4bの側面に接続される。   The internal conductor layer 80 is integrally formed with a first terminal portion 80a and a second terminal portion 80b that are respectively connected to the first end 4a and the second end 4b of the adjacent semiconductor elements. The first terminal portion 80a and the second terminal portion 80b are connected to the element 4 at different side surface positions of the element 4 in the Z-axis direction. For example, the first terminal portion 80a is connected to the side surface of the first end portion 4a of the element 4, and the second terminal portion 80b is a second end portion of the element 4 different from the element 4 to which the first terminal portion 80a is connected. It is connected to the side surface of 4b.

X軸方向の両端に位置する半導体素子4の一方には、その外側に位置する高抵抗層6の内部に、内部導体層80と同様な取り出し電極100が形成される。この取り出し電極100は、素子4の第1端部4aに接続する第1端子部100aと、第2端部4b側に形成され、高抵抗層6の外側に露出する第2端子部100bとを有する。第2端子部100bに配線が接続される。   On one of the semiconductor elements 4 located at both ends in the X-axis direction, the extraction electrode 100 similar to the internal conductor layer 80 is formed inside the high resistance layer 6 located outside the semiconductor element 4. The extraction electrode 100 includes a first terminal portion 100 a connected to the first end portion 4 a of the element 4 and a second terminal portion 100 b formed on the second end portion 4 b side and exposed to the outside of the high resistance layer 6. Have. A wiring is connected to the second terminal portion 100b.

X軸方向の両端に位置する半導体素子4の他方には、半導体素子4の第1端部4aに接続してある内部導体層80の第1端子部80aと対を成すために、その半導体素子4の第2端部4bに接続するようなパターンで取り出し電極120が形成してある。   In order to form a pair with the first terminal portion 80a of the internal conductor layer 80 connected to the first end portion 4a of the semiconductor element 4 on the other side of the semiconductor element 4 located at both ends in the X-axis direction, the semiconductor element 4 The extraction electrode 120 is formed in such a pattern as to be connected to the second end 4b.

図5に示す熱電モジュール2aを製造するには、たとえば図6(A)〜図6(F)に示すようにして行う。すなわち、まず図6(A)に示すように、図示省略してある支持シートの上に、ドクターブレード法などで、図5に示す半導体素子4となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、積層体4”を形成する。   The thermoelectric module 2a shown in FIG. 5 is manufactured, for example, as shown in FIGS. 6 (A) to 6 (F). That is, first, as shown in FIG. 6A, a semiconductor element green sheet to be the semiconductor element 4 shown in FIG. 5 is formed on a support sheet (not shown) by a doctor blade method or the like, A plurality of stacked layers are pressed so as to have a thickness, and a stacked body 4 ″ is formed.

また、同様にして、図5に示す高抵抗層6となる抵抗体グリーンシート6”をドクターブレード法などで形成する。各抵抗体グリーンシート6”には、レーザまたはパンチなどで、スルーホール7を必要箇所に形成する。その後に、図6(B)および図6(C)に示すように、半導体素子グリーンシートの積層体4”の両面に、抵抗体グリーンシート6”を積層加圧して接合する。   Similarly, a resistor green sheet 6 ″ to be the high resistance layer 6 shown in FIG. 5 is formed by a doctor blade method or the like. Each resistor green sheet 6 ″ is formed with a through hole 7 by laser or punching. Is formed in a necessary place. Thereafter, as shown in FIGS. 6B and 6C, resistor green sheets 6 ″ are laminated and pressed on both surfaces of the semiconductor element green sheet laminate 4 ″.

さらに、図6(D)に示すように、抵抗体グリーンシート6”の表面に、それぞれ内部導体層80となる電極ペースト層80’を印刷法により形成し、積層ユニット11を得る。電極ペースト層80’は、スルーホール7に入り込み、半導体素子グリーンシートの積層体4”に接続する。   Further, as shown in FIG. 6D, an electrode paste layer 80 ′, which becomes the internal conductor layer 80, is formed on the surface of the resistor green sheet 6 ″ by the printing method to obtain the multilayer unit 11. 80 ′ enters the through hole 7 and is connected to the stacked body 4 ″ of the semiconductor element green sheet.

また、同様にして、一方の抵抗体グリーンシート6”の表面にのみ、内部導体層80となる電極ペースト層80’を印刷法により形成し、他方の抵抗体グリーンシート6”にはスルーホールを形成していない積層ユニット11aを得る。   Similarly, an electrode paste layer 80 ′ to be an internal conductor layer 80 is formed only on the surface of one resistor green sheet 6 ″ by a printing method, and a through hole is formed in the other resistor green sheet 6 ″. A laminated unit 11a that is not formed is obtained.

次に、図6(E)に示すように、積層ユニット11を必要枚数重ね、一番下に積層ユニット11aを積層し、所定圧力でプレスする。このプレス後の積層体を所定のサイズに切断し、図6(F)に示すように、焼成前モジュール2a’を得る。この焼成前モジュール2a’の両側端部には、高抵抗層6となる抵抗体ペースト層6’が塗布法により形成され、図5に示す取り出し電極100および120となる電極ペースト層を形成する。その後に、この焼成前モジュール2a’に、前述した実施形態と同様にして、脱バインダ処理および焼成処理を行う。   Next, as shown in FIG. 6 (E), the required number of stacked units 11 are stacked, the stacked units 11a are stacked at the bottom, and pressed at a predetermined pressure. The pressed laminate is cut into a predetermined size to obtain a pre-firing module 2a 'as shown in FIG. 6 (F). A resistor paste layer 6 ′ to be the high resistance layer 6 is formed on both side ends of the pre-fired module 2 a ′ by a coating method to form electrode paste layers to be the extraction electrodes 100 and 120 shown in FIG. 5. Thereafter, the binder removal process and the baking process are performed on the pre-fired module 2a 'in the same manner as in the above-described embodiment.

図7および図8は、さらに別の実施形態に係る製造方法を示す。まず図7(A)に示すように、図示省略してある支持シートの上に、ドクターブレード法などで、図5に示す半導体素子4となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、積層体4”を形成する。   7 and 8 show a manufacturing method according to still another embodiment. First, as shown in FIG. 7A, a semiconductor element green sheet to be the semiconductor element 4 shown in FIG. 5 is formed by a doctor blade method or the like on a support sheet that is not shown in the figure. A plurality of sheets are stacked and pressed to form a stacked body 4 ″.

次に、この半導体素子グリーンシートの積層体4”の表面に、図7(B)に示すように、図5に示す高抵抗層6となる抵抗体ペースト層6’をスクリーン印刷法などで形成する。抵抗体ペースト層6’には、所定パターンでスルーホール7が必要箇所に形成してある。   Next, as shown in FIG. 7B, a resistor paste layer 6 ′ to be the high resistance layer 6 shown in FIG. 5 is formed on the surface of the semiconductor element green sheet laminate 4 ″ by screen printing or the like. In the resistor paste layer 6 ′, through holes 7 are formed in necessary places in a predetermined pattern.

その後に、図7(C)に示すように、抵抗体ペースト層6’の表面に、内部導体層80となる電極ペースト層80’を印刷法により形成する。電極ペースト層80’は、スルーホール7に入り込み、半導体素子グリーンシートの積層体4”に接続される。   Thereafter, as shown in FIG. 7C, an electrode paste layer 80 'to be the internal conductor layer 80 is formed on the surface of the resistor paste layer 6' by a printing method. The electrode paste layer 80 ′ enters the through hole 7 and is connected to the stacked body 4 ″ of semiconductor element green sheets.

次に、図7(C)に示す一次積層ユニット13を、図7(D)および図7(E)に示すように、一対準備し、一方の一次積層ユニット13を反転させ、半導体素子グリーンシートの積層体4”相互が接触するように、プレス成形して、二次積層ユニット15が得られる。   Next, as shown in FIGS. 7D and 7E, a pair of primary laminated units 13 shown in FIG. 7C is prepared, and one primary laminated unit 13 is inverted, and a semiconductor element green sheet The secondary laminate unit 15 is obtained by press-molding so that the laminates 4 ″ are in contact with each other.

また、同様にして、一方の抵抗体ペースト層6’の表面にのみ、内部導体層80となる電極ペースト層80’を印刷法により形成し、他方の抵抗体ペースト層6’にはスルーホールを形成していない積層ユニット15aを得る。   Similarly, an electrode paste layer 80 ′ to be the internal conductor layer 80 is formed only on the surface of one resistor paste layer 6 ′ by a printing method, and a through hole is formed in the other resistor paste layer 6 ′. A laminated unit 15a that is not formed is obtained.

次に、図7(F)および図8(A)に示すように、積層ユニット15を必要枚数重ね、一番下に積層ユニット15aを積層し、所定圧力でプレスする。このプレス後の積層体を所定のサイズに切断し、図8(B)に示すように、焼成前モジュール2a”を得る。この焼成前モジュール2a”の両側端部には、高抵抗層6となる抵抗体ペースト層6’が塗布法により形成され、図5に示す取り出し電極100および120となる電極ペースト層を形成する。その後に、この焼成前モジュール2a”に、前述した実施形態と同様にして、脱バインダ処理および焼成処理を行えば、図5に示す熱電モジュール2aが得られる。
第3実施形態
Next, as shown in FIG. 7 (F) and FIG. 8 (A), the required number of stacked units 15 are stacked, the stacked units 15a are stacked at the bottom, and pressed at a predetermined pressure. The laminated body after pressing is cut into a predetermined size to obtain a pre-firing module 2a ″ as shown in FIG. 8B. The high resistance layer 6 and the two-side end portions of the pre-firing module 2a ″ are obtained. The resistor paste layer 6 ′ to be formed is formed by a coating method to form an electrode paste layer to be the extraction electrodes 100 and 120 shown in FIG. After that, if the binder removal process and the baking process are performed on the pre-firing module 2a ″ in the same manner as the above-described embodiment, the thermoelectric module 2a shown in FIG. 5 is obtained.
Third embodiment

図9に示す実施形態に係る熱電モジュール2bは、図1に係る熱電モジュール2に比較して、以下に示す以外は、同様な構成を有し、同様な作用効果を奏し、重複する説明は省略する。   The thermoelectric module 2b according to the embodiment shown in FIG. 9 has the same configuration as the thermoelectric module 2 according to FIG. 1 except for the following, has the same effects, and redundant description is omitted. To do.

図9に示すように、本実施形態の熱電モジュール2bは、図1に係る半導体素子4がX軸方向およびY軸方向に行列状に配置してあり、全体として、平板ブロックを成している。そして、これらの全ての素子4を、第1端部4a側に位置する熱源に対して直列に接続するために、内部導体層8の配置位置を工夫してある。すなわち、素子4の対向する二側面に内部導体層8を配置する素子4と、素子4の隣接する二側面に内部導体層8を配置する素子4とを組み合わせている。
第4実施形態
As shown in FIG. 9, in the thermoelectric module 2b of this embodiment, the semiconductor elements 4 according to FIG. 1 are arranged in a matrix in the X-axis direction and the Y-axis direction, and form a flat plate block as a whole. . And in order to connect all these elements 4 in series with the heat source located in the 1st edge part 4a side, the arrangement position of the internal conductor layer 8 is devised. That is, the element 4 in which the inner conductor layer 8 is disposed on the two opposite side surfaces of the element 4 and the element 4 in which the inner conductor layer 8 is disposed on the two adjacent side surfaces of the element 4 are combined.
Fourth embodiment

図10に示す実施形態に係る熱電モジュール2cは、図1に係る熱電モジュール2に比較して、以下に示す以外は、同様な構成を有し、同様な作用効果を奏し、重複する説明は省略する。   The thermoelectric module 2c according to the embodiment shown in FIG. 10 has the same configuration as the thermoelectric module 2 according to FIG. 1 except for the following, has the same operational effects, and redundant description is omitted. To do.

図10に示すように、本実施形態の熱電モジュール2cでは、図1に係る半導体素子4に対応する半導体素子40を、リング分割片の形状とし、リング分割片40の内周側および外周側が、第1端部40aおよび第2端部40bとなり、これらの半導体素子40が組み合わされて、円柱リングとなるようにしてある。   As shown in FIG. 10, in the thermoelectric module 2 c of this embodiment, the semiconductor element 40 corresponding to the semiconductor element 4 according to FIG. 1 is formed in the shape of a ring divided piece, and the inner peripheral side and the outer peripheral side of the ring divided piece 40 are A first end 40a and a second end 40b are formed, and these semiconductor elements 40 are combined to form a cylindrical ring.

円柱リングの中央部に熱源が配置される。円柱リングの中央部に位置する熱源は、たとえば煙突や配管などであっても良い。この実施形態では、図1に示す内部導体層80に対応する内部導体層280の両端には、隣接する半導体素子40の第1端部40aと第2端部40bとにそれぞれ接続される第1端子部280aおよび第2端子部280bが形成してある。   A heat source is disposed at the center of the cylindrical ring. The heat source located at the center of the cylindrical ring may be, for example, a chimney or a pipe. In this embodiment, the first ends connected to the first end portion 40a and the second end portion 40b of the adjacent semiconductor element 40 are respectively connected to both ends of the inner conductor layer 280 corresponding to the inner conductor layer 80 shown in FIG. A terminal portion 280a and a second terminal portion 280b are formed.

図10に示す実施形態では、内部導体層280と同様な構造を持つ取り出し電極220が、図1に示す取り出し電極12に対応し、取り出し電極200が、図1に示す取り出し電極10に対応する。   In the embodiment shown in FIG. 10, the extraction electrode 220 having the same structure as the internal conductor layer 280 corresponds to the extraction electrode 12 shown in FIG. 1, and the extraction electrode 200 corresponds to the extraction electrode 10 shown in FIG.

図10に示す熱電モジュール2cは、リング状に一体に形成しても良いが、図11または図12に示すように、リングを複数に分割して構成された分割型熱電モジュール2dまたは2eを組み合わせて構成しても良い。図11に示す例では、分割型熱電モジュール2dを組み合わせた後には、図10に示す熱電モジュール2cと同じになるが、図12に示す例では、分割型熱電モジュール2e単体でも使用することができる。   The thermoelectric module 2c shown in FIG. 10 may be integrally formed in a ring shape, but as shown in FIG. 11 or FIG. 12, a split type thermoelectric module 2d or 2e configured by dividing the ring into a plurality of parts is combined. May be configured. In the example shown in FIG. 11, after the split thermoelectric module 2d is combined, it becomes the same as the thermoelectric module 2c shown in FIG. 10. However, in the example shown in FIG. .

図12に示す熱電モジュール2eでは、リングの周方向の端部に位置する半導体素子40の高抵抗層6の内部に、それぞれ取り出し電極300および320が内蔵して形成してある。これらの取り出し電極300および320が、図1に示す取り出し電極10および12に対応する。   In the thermoelectric module 2e shown in FIG. 12, extraction electrodes 300 and 320 are respectively formed in the high resistance layer 6 of the semiconductor element 40 located at the circumferential end of the ring. These extraction electrodes 300 and 320 correspond to the extraction electrodes 10 and 12 shown in FIG.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.

たとえば、上述した実施形態では、熱電効果を有する半導体素子4,40として、n型半導体素子を用いたが、大気中など、酸化雰囲気での焼成が可能な熱電効果を有する半導体素子であれば、特に限定されない。たとえば半導体素子4,40として、MnとCoとを主成分とし、Cuを添加成分として含有するp型半導体素子を用いることもできる。   For example, in the above-described embodiment, an n-type semiconductor element is used as the semiconductor elements 4 and 40 having the thermoelectric effect. However, as long as the semiconductor element has a thermoelectric effect that can be baked in an oxidizing atmosphere such as in the air, There is no particular limitation. For example, as the semiconductor elements 4 and 40, a p-type semiconductor element containing Mn and Co as main components and containing Cu as an additive component can also be used.

以下、本発明を、さらに詳細な実施例に基づき説明する。
実施例1
Hereinafter, the present invention will be described based on further detailed examples.
Example 1

n型熱電素子用組成物の原料として、市販の四酸化マンガンおよび炭酸カルシウムを準備し、これらをMnとCaのモル比が50モル対50モルとなるように秤量配合し、さらに、CaとMnとの合計が100モルになるCaMnOに対して、ZnOを10モルの割合で、添加成分として秤量配合した。これらをボールミルで16時間湿式混合し、得られた原料混合物を脱水および乾燥させた後、乳鉢および乳棒を用いて粉体にした。次に、この粉体について、800〜1200°Cで2時間の仮焼成を行った。 Commercially available manganese tetroxide and calcium carbonate are prepared as raw materials for the composition for an n-type thermoelectric element, and these are weighed and blended so that the molar ratio of Mn to Ca is 50 mol to 50 mol. Furthermore, Ca and Mn ZnO was weighed and blended as an additional component at a ratio of 10 moles with respect to CaMnO 3 with a total of 100 moles. These were wet mixed in a ball mill for 16 hours, and the resulting raw material mixture was dehydrated and dried, and then powdered using a mortar and pestle. Next, the powder was calcined at 800 to 1200 ° C. for 2 hours.

次に、この仮焼成体をボールミルにより微粉砕化した後に、脱水して乾燥した。得られた微粉砕粉(第3成分粉)に、有機バインダー、有機溶剤、可塑剤等を加えボールミル等を用い、20時間程度混合粉砕し、素子ペーストを作製した。素子ペーストは、図1に示す半導体素子4を形成するためのペーストである。   Next, this temporarily fired body was pulverized by a ball mill, dehydrated and dried. An organic binder, an organic solvent, a plasticizer and the like were added to the finely pulverized powder (third component powder), and the mixture was pulverized for about 20 hours using a ball mill or the like to prepare an element paste. The element paste is a paste for forming the semiconductor element 4 shown in FIG.

また、図1に示す高抵抗層6となる抵抗体ペーストを、以下のようにして作製した。すなわち、市販の四酸化マンガンおよび炭酸カルシウムを準備し、これらをMnとCaのモル比が66モル対34モルとなるように秤量配合し、これらをボールミルで16時間湿式混合し、得られた原料混合物を脱水および乾燥させた後、乳鉢および乳棒を用いて粉体にした。次に、この粉体について、800〜1200°Cで2時間の仮焼成を行った。   Moreover, the resistor paste used as the high resistance layer 6 shown in FIG. 1 was produced as follows. That is, commercially available manganese tetroxide and calcium carbonate were prepared, these were weighed and blended so that the molar ratio of Mn and Ca was 66 moles to 34 moles, and these were wet mixed in a ball mill for 16 hours. The mixture was dehydrated and dried and then powdered using a mortar and pestle. Next, the powder was calcined at 800 to 1200 ° C. for 2 hours.

次に、この仮焼成体をボールミルにより微粉砕化した後に、脱水して乾燥した。得られた微粉砕粉(第2成分粉)に、有機バインダー、有機溶剤、可塑剤等を加えボールミル等を用い、20時間程度混合粉砕し、抵抗体ペーストを作製した。   Next, this temporarily fired body was pulverized by a ball mill, dehydrated and dried. An organic binder, an organic solvent, a plasticizer, and the like were added to the finely pulverized powder (second component powder), and the mixture was pulverized and mixed for about 20 hours using a ball mill or the like to prepare a resistor paste.

さらに、図1に示す内部電極層8となる電極ペーストを、以下のようにして作製した。平均粒径0.8μmのPd粉と、平均粒径が2.0μmの上記第2成分粉とを、体積比で、50:50の割合で混合し、これらに有機バインダーと有機溶剤を混合し、電極ペーストを作製した。   Furthermore, an electrode paste to be the internal electrode layer 8 shown in FIG. 1 was produced as follows. Pd powder having an average particle diameter of 0.8 μm and the second component powder having an average particle diameter of 2.0 μm are mixed at a volume ratio of 50:50, and an organic binder and an organic solvent are mixed therein. An electrode paste was prepared.

これらの素子ペースト、抵抗体ペーストおよび電極ペーストを用いて、図2(A)〜図2(C)に示すように、PETフィルムなどの支持シート14の上に、電極ペースト層10a’,8a’、抵抗体ペースト層6’、電極ペースト層8’、素子ペースト層4’を、スクリーン印刷などで所定パターンで形成した。電極ペースト層10a’,8a’のZ軸方向の厚みは、50μmであった。素子ペースト層4’のX軸方向の幅は、2000μm、抵抗体ペースト層6’のX軸方向の幅は、100μm、電極ペースト層8’のX軸方向の幅は50μmであった。   Using these element pastes, resistor pastes, and electrode pastes, electrode paste layers 10a ′ and 8a ′ are formed on a support sheet 14 such as a PET film as shown in FIGS. The resistor paste layer 6 ′, the electrode paste layer 8 ′, and the element paste layer 4 ′ were formed in a predetermined pattern by screen printing or the like. The thickness of the electrode paste layers 10a ′ and 8a ′ in the Z-axis direction was 50 μm. The width of the element paste layer 4 ′ in the X-axis direction was 2000 μm, the width of the resistor paste layer 6 ′ in the X-axis direction was 100 μm, and the width of the electrode paste layer 8 ′ in the X-axis direction was 50 μm.

それらの印刷をZ軸方向の高さが3mmとなるまで繰り返し、最後に、図1に示す第2端子部8bおよび取り出し電極12となる電極ペースト層8b’,12’を、50μmの厚みでスクリーン印刷などで所定パターンで形成した。印刷ペーストの乾燥は、150°C30分であった。   The printing is repeated until the height in the Z-axis direction becomes 3 mm. Finally, the second terminal portion 8b and the electrode paste layers 8b ′ and 12 ′ to be the extraction electrode 12 shown in FIG. A predetermined pattern was formed by printing or the like. The drying of the printing paste was 150 ° C. for 30 minutes.

得られた積層体を、積層プレス機で、積層方向に49MPa(500kg/cm)の圧力で1分間加圧した後、脱バインダ処理および焼成処理を行った。脱バインダ処理時の加熱温度および加熱時間は、それぞれ250〜500°Cおよび2時間であった。また、焼成時の加熱温度および加熱時間は、大気中にて、1100〜1350°Cおよび2時間であった。 The resulting laminate was pressed for 1 minute in a stacking press at a pressure of 49 MPa (500 kg / cm 2 ) in the stacking direction, and then subjected to binder removal processing and firing processing. The heating temperature and heating time during the binder removal treatment were 250 to 500 ° C. and 2 hours, respectively. Moreover, the heating temperature and heating time at the time of baking were 1100-1350 degreeC and 2 hours in air | atmosphere.

得られた熱電モジュール2の素子断面を研磨し、電子顕微鏡で、半導体素子4と高抵抗層6との界面、高抵抗層6と内部導体層8との界面、端子部8a,8bと半導体素子4との界面で、クラックの有無を調べたが、10個の試料中で、一つもクラックが観察されなかった。   The element cross section of the obtained thermoelectric module 2 is polished, and the interface between the semiconductor element 4 and the high resistance layer 6, the interface between the high resistance layer 6 and the internal conductor layer 8, the terminal portions 8 a and 8 b and the semiconductor element with an electron microscope The presence or absence of cracks was examined at the interface with 4, but no cracks were observed in 10 samples.

また、電子顕微鏡写真の観察結果より、導体層6では、金属成分からなる第1成分が三次元的に連結して接続してある第1成分のマトリックス中に、高抵抗層である第2成分が分散していることが確認された。さらに、導体層6の電気抵抗は、金属成分のみからなる導体層とほぼ変わらないことが確認できた。さらに、導体層6の熱絶縁性を示す熱伝導率は、金属成分のみからなる導体層に比較して、1/4程度以下に小さくなり、熱絶縁性が向上し、熱電効率の向上が期待できることが確認できた。
実施例2
Further, from the observation result of the electron micrograph, in the conductor layer 6, the second component which is the high resistance layer is included in the matrix of the first component in which the first component composed of the metal component is three-dimensionally connected. Was confirmed to be dispersed. Furthermore, it has been confirmed that the electrical resistance of the conductor layer 6 is almost the same as that of a conductor layer made of only a metal component. Furthermore, the thermal conductivity indicating the thermal insulation of the conductor layer 6 is reduced to about ¼ or less compared to a conductor layer made of only a metal component, so that the thermal insulation is improved and the thermoelectric efficiency is expected to be improved. I was able to confirm that it was possible.
Example 2

以下に示す以外は、実施例1と同様にして、熱電モジュール2を作製した。この実施例では、図3に示すシート法を用いた。すなわち、図示省略してある支持シートの上に、ドクターブレード法で、図1に示す半導体素子4となる半導体素子グリーンシート(80mm×80mm)を形成し、これらを1.2mmとなるように複数枚積層してプレスし、図3(A)に示す積層体4”を形成した。   A thermoelectric module 2 was produced in the same manner as in Example 1 except for the following. In this example, the sheet method shown in FIG. 3 was used. That is, a semiconductor element green sheet (80 mm × 80 mm) to be the semiconductor element 4 shown in FIG. 1 is formed on a support sheet (not shown) by the doctor blade method, and a plurality of these are formed to be 1.2 mm. The sheets were laminated and pressed to form a laminate 4 ″ shown in FIG.

また、同様にして、図1に示す高抵抗層6となる抵抗体グリーンシート6”をドクターブレード法で形成し、図3(B)および図3(C)に示すように、半導体素子グリーンシートの積層体4”の両面に、抵抗体グリーンシート6”を積層加圧して接合する。抵抗体グリーンシート6”の厚みは30μmであった。   Similarly, the resistor green sheet 6 ″ to be the high resistance layer 6 shown in FIG. 1 is formed by the doctor blade method, and as shown in FIGS. 3B and 3C, the semiconductor element green sheet is formed. A resistor green sheet 6 ″ was laminated and pressed on both sides of the laminate 4 ″. The thickness of the resistor green sheet 6 ″ was 30 μm.

さらに、図3(D)に示すように、抵抗体グリーンシート6”の表面に、それぞれ内部導体層8または取り出し電極10となる電極ペースト層8’,10’を塗布法により形成し、150°Cおよび30分で乾燥させて積層ユニット9を得た。また、同様にして、一方の抵抗体グリーンシート6”の表面にのみ、内部導体層8となる電極ペースト層8’を塗布法により形成し、積層ユニット9aを得た。   Further, as shown in FIG. 3D, electrode paste layers 8 ′ and 10 ′ to be the internal conductor layer 8 or the extraction electrode 10 are formed on the surface of the resistor green sheet 6 ″ by the coating method, respectively, and the temperature is 150 °. The laminated unit 9 was obtained by drying at C and 30 minutes. Similarly, an electrode paste layer 8 ′ to be the internal conductor layer 8 was formed only on the surface of one of the resistor green sheets 6 ″ by a coating method. As a result, a laminated unit 9a was obtained.

次に、図3(E)に示すように、積層ユニット9を必要枚数重ね、一番上に積層ユニット9aを積層し、得られた積層体を、積層プレス機で、積層方向に49MPa(500kg/cm)の圧力で1分間加圧した。その後に、積層体を10mm×6mmの大きさに切断し、図3(F)に示すように、焼成前モジュール2’の両側端部に、端子部8a,8bおよび取り出し電極10および12となる電極ペースト層8a’,8b’,10’,12’を形成した。その後に、この焼成前モジュール2’に、実施例1と同様にして、脱バインダ処理および焼成処理を行った。 Next, as shown in FIG. 3 (E), the required number of stacked units 9 are stacked, the stacked units 9a are stacked on the top, and the resulting stacked body is 49 MPa (500 kg) in the stacking direction with a stacking press. / cm 2 ) for 1 minute. Thereafter, the laminate is cut into a size of 10 mm × 6 mm, and as shown in FIG. 3 (F), terminal portions 8a and 8b and extraction electrodes 10 and 12 are formed at both side ends of the pre-firing module 2 ′. Electrode paste layers 8a ′, 8b ′, 10 ′, and 12 ′ were formed. Thereafter, the module 2 ′ before firing was subjected to binder removal processing and firing processing in the same manner as in Example 1.

得られた熱電モジュール2について実施例1と同様な評価を行ったが、同様な結果が得られた。
実施例3
Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2, the same result was obtained.
Example 3

以下に示す以外は、実施例1と同様にして、熱電モジュール2を作製した。この実施例では、図4に示す印刷法を用いた。すなわち、図4(A)に示すように、まず、外周を覆う高抵抗層6となる抵抗体ペースト層6’を100μmの厚みでスクリーン印刷法により形成した。図4(B)および図4(C)に示す工程は、電極ペースト層10’の外側にも抵抗体ペースト層6’が形成される以外は、実施例1と同様にして行った。   A thermoelectric module 2 was produced in the same manner as in Example 1 except for the following. In this example, the printing method shown in FIG. 4 was used. That is, as shown in FIG. 4A, first, a resistor paste layer 6 ', which becomes the high resistance layer 6 covering the outer periphery, was formed by screen printing with a thickness of 100 μm. The steps shown in FIGS. 4B and 4C were performed in the same manner as in Example 1 except that the resistor paste layer 6 ′ was also formed outside the electrode paste layer 10 ′.

最後に、図4(D)に示すように、取り出し電極12となる電極ペースト層12’が露出するように、抵抗体ペースト層6’を形成した。その後の工程は、実施例1と同様にして行った。   Finally, as shown in FIG. 4D, the resistor paste layer 6 'was formed so that the electrode paste layer 12' serving as the extraction electrode 12 was exposed. Subsequent steps were performed in the same manner as in Example 1.

得られた熱電モジュール2について実施例1と同様な評価を行ったが、同様な結果が得られた。
実施例4
Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2, the same result was obtained.
Example 4

以下に示す以外は、実施例1と同様にして、図5に示す熱電モジュール2aを作製した。この実施例では、図6に示すように、シート法と印刷法とを用いて熱電モジュール2aを作製した。   A thermoelectric module 2a shown in FIG. 5 was produced in the same manner as in Example 1 except for the following. In this example, as shown in FIG. 6, the thermoelectric module 2a was produced by using a sheet method and a printing method.

すなわち、まず図6(A)に示すように、図示省略してある支持シートの上に、ドクターブレード法で、図5に示す半導体素子4となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、厚み1.2mmの積層体4”を形成した。   That is, first, as shown in FIG. 6 (A), a semiconductor element green sheet to be the semiconductor element 4 shown in FIG. 5 is formed on a support sheet (not shown) by the doctor blade method, and these are formed to a predetermined thickness. A plurality of laminates 4 ″ were pressed to form a laminate 4 ″ having a thickness of 1.2 mm.

また、同様にして、図5に示す高抵抗層6となる抵抗体グリーンシート6”をドクターブレード法などで厚さ30μmで形成した。各抵抗体グリーンシート6”には、レーザで、スルーホール7を必要箇所に形成した。スルーホール7の内径は、50μmであった。その後に、図6(B)および図6(C)に示すように、半導体素子グリーンシートの積層体4”の両面に、抵抗体グリーンシート6”を積層加圧して接合した。   Similarly, a resistor green sheet 6 ″ to be the high resistance layer 6 shown in FIG. 5 was formed with a thickness of 30 μm by a doctor blade method or the like. Each resistor green sheet 6 ″ was through-holed with a laser. 7 was formed in a necessary place. The inner diameter of the through hole 7 was 50 μm. Thereafter, as shown in FIGS. 6B and 6C, resistor green sheets 6 ″ were laminated and pressed on both sides of the semiconductor element green sheet laminate 4 ″.

さらに、図6(D)に示すように、抵抗体グリーンシート6”の表面に、それぞれ内部導体層80となる電極ペースト層80’を印刷法により厚さ15μmで形成し、150°Cおよび30分で乾燥させ、積層ユニット11を得た。電極ペースト層80’は、スルーホール7に入り込み、半導体素子グリーンシートの積層体4”に接続できた。   Further, as shown in FIG. 6 (D), electrode paste layers 80 ′, which respectively become internal conductor layers 80, are formed on the surface of the resistor green sheet 6 ″ by a printing method to a thickness of 15 μm. And dried to obtain a laminated unit 11. The electrode paste layer 80 ′ entered the through hole 7 and was connected to the laminated body 4 ″ of the semiconductor element green sheet.

また、同様にして、一方の抵抗体グリーンシート6”の表面にのみ、内部導体層80となる電極ペースト層80’を印刷法により厚さ15μmで形成し、他方の抵抗体グリーンシート6”にはスルーホールを形成していない積層ユニット11aを得た。   Similarly, an electrode paste layer 80 ′ to be the internal conductor layer 80 is formed with a thickness of 15 μm by a printing method only on the surface of one resistor green sheet 6 ″, and the other resistor green sheet 6 ″ is formed on the other resistor green sheet 6 ″. Obtained a laminated unit 11a in which no through hole was formed.

次に、図6(E)に示すように、積層ユニット11を必要枚数重ね、一番下に積層ユニット11aを積層し、所定圧力でプレスした。プレス条件は実施例1と同様であった。その後に、図6(F)に示すように、積層体を10mm×6mmの大きさに切断し、焼成前モジュール2a’を得た。   Next, as shown in FIG. 6E, the required number of stacked units 11 were stacked, the stacked units 11a were stacked at the bottom, and pressed at a predetermined pressure. The pressing conditions were the same as in Example 1. Thereafter, as shown in FIG. 6 (F), the laminate was cut into a size of 10 mm × 6 mm to obtain a pre-firing module 2a ′.

この焼成前モジュール2a’の両側端部に、高抵抗層6となる抵抗体ペースト層6’を塗布法により形成し、図5に示す取り出し電極100および120となる電極ペースト層を形成した。その後に、この焼成前モジュール2a’に、実施例1と同様にして、脱バインダ処理および焼成処理を行った。   A resistor paste layer 6 ′ to be the high resistance layer 6 was formed on both side ends of the pre-fired module 2 a ′ by a coating method, and electrode paste layers to be the extraction electrodes 100 and 120 shown in FIG. 5 were formed. Thereafter, the binder removal process and the baking process were performed on the pre-fired module 2a 'in the same manner as in Example 1.

得られた熱電モジュール2aについて実施例1と同様な評価を行ったが、同様な結果が得られた。
実施例5
Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2a, the same result was obtained.
Example 5

以下に示す以外は、実施例1と同様にして、図5に示す熱電モジュール2aを作製した。この実施例では、図7および図8に示すように、シート法と印刷法とを用いて熱電モジュール2aを作製した。   A thermoelectric module 2a shown in FIG. 5 was produced in the same manner as in Example 1 except for the following. In this example, as shown in FIGS. 7 and 8, a thermoelectric module 2a was manufactured by using a sheet method and a printing method.

すなわち、まず図7(A)に示すように、図示省略してある支持シートの上に、ドクターブレード法で、図5に示す半導体素子4となる半導体素子グリーンシートを形成し、これらを1.2mmの厚みとなるように複数枚積層してプレスし、積層体4”を形成した。   Specifically, as shown in FIG. 7A, first, a semiconductor element green sheet to be the semiconductor element 4 shown in FIG. 5 is formed on a support sheet (not shown) by the doctor blade method. A plurality of laminates 4 ″ were formed by laminating and pressing so as to have a thickness of 2 mm.

次に、この半導体素子グリーンシートの積層体4”の表面に、図7(B)に示すように、図5に示す高抵抗層6となる抵抗体ペースト層6’をスクリーン印刷法で形成した。抵抗体ペースト層6’の厚みは、20μmであった。抵抗体ペースト層6’には、内径が50μmのスルーホール7を必要箇所に形成した。   Next, as shown in FIG. 7B, a resistor paste layer 6 ′ to be the high resistance layer 6 shown in FIG. 5 was formed on the surface of the laminate 4 ″ of the semiconductor element green sheet by screen printing. The thickness of the resistor paste layer 6 ′ was 20 μm, and through holes 7 having an inner diameter of 50 μm were formed in the resistor paste layer 6 ′ where necessary.

その後に、図7(C)に示すように、抵抗体ペースト層6’の表面に、内部導体層80となる電極ペースト層80’を印刷法により形成し、150°Cおよび30分の条件で乾燥させた。電極ペースト層80’は、スルーホール7に入り込み、半導体素子グリーンシートの積層体4”に接続した。電極ペースト層80’の厚みは10μmであった。   After that, as shown in FIG. 7C, an electrode paste layer 80 ′ to be the internal conductor layer 80 is formed on the surface of the resistor paste layer 6 ′ by a printing method, under the conditions of 150 ° C. and 30 minutes. Dried. The electrode paste layer 80 ′ entered the through hole 7 and connected to the semiconductor element green sheet laminate 4 ″. The thickness of the electrode paste layer 80 ′ was 10 μm.

その後に、図7(C)に示す一次積層ユニット13を、図7(D)および図7(E)に示すように、一対準備し、一方の一次積層ユニット13を反転させ、半導体素子グリーンシートの積層体4”相互が接触するように、プレス成形して、二次積層ユニット15が得た。   Thereafter, as shown in FIG. 7D and FIG. 7E, a pair of primary laminated units 13 shown in FIG. 7C is prepared, and one primary laminated unit 13 is inverted, and a semiconductor element green sheet The laminates 4 ″ were press-molded so that they were in contact with each other to obtain a secondary laminate unit 15.

また、同様にして、一方の抵抗体ペースト層6’の表面にのみ、内部導体層80となる電極ペースト層80’を印刷法により形成し、他方の抵抗体ペースト槽6’にはスルーホールを形成していない積層ユニット15aを得た。   Similarly, an electrode paste layer 80 ′ to be the internal conductor layer 80 is formed only on the surface of one resistor paste layer 6 ′ by a printing method, and a through hole is formed in the other resistor paste tank 6 ′. An unformed multilayer unit 15a was obtained.

次に、図7(F)および図8(A)に示すように、積層ユニット15を必要枚数重ね、一番下に積層ユニット15aを積層し、49MPa(500kg/cm)の圧力で1分間加圧した後、このプレス後の積層体を10mm×6mmのサイズに切断し、図8(B)に示すように、焼成前モジュール2a”を得た。この焼成前モジュール2a”の両側端部には、高抵抗層6となる抵抗体ペースト層6’が塗布法により形成され、図5に示す取り出し電極100および120となる電極ペースト層を形成した。その後に、この焼成前モジュール2a”に、前述した実施例1と同様にして、脱バインダ処理および焼成処理を行い、図5に示す熱電モジュール2aを得た。 Next, as shown in FIG. 7 (F) and FIG. 8 (A), the required number of stacked units 15 are stacked, the stacked unit 15a is stacked at the bottom, and a pressure of 49 MPa (500 kg / cm 2 ) is applied for 1 minute. After pressurization, the pressed laminate was cut into a size of 10 mm × 6 mm to obtain a pre-firing module 2a ″ as shown in FIG. 8B. Both side ends of this pre-firing module 2a ″ The resistor paste layer 6 ′ to be the high resistance layer 6 was formed by a coating method to form electrode paste layers to be the extraction electrodes 100 and 120 shown in FIG. Thereafter, the pre-firing module 2a ″ was subjected to binder removal processing and firing processing in the same manner as in Example 1 described above to obtain a thermoelectric module 2a shown in FIG.

得られた熱電モジュール2aについて実施例1と同様な評価を行ったが、同様な結果が得られた。
実施例6
Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2a, the same result was obtained.
Example 6

Pdの粉に代えて、Pt,Au,Agのいずれかの粉、あるいは、Pt,Au,Ag,Pdのいずれかの合金の粉を用いて、内部電極層8となる電極ペーストを形成した以外は、実施例1と同様にして、熱電モジュール2を作製した。   Instead of using Pd powder, any powder of Pt, Au, Ag, or any alloy powder of Pt, Au, Ag, Pd was used to form an electrode paste to be the internal electrode layer 8 Produced a thermoelectric module 2 in the same manner as in Example 1.

得られた熱電モジュール2について実施例1と同様な評価を行ったが、同様な結果が得られた。
実施例7
Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2, the same result was obtained.
Example 7

Pd粉と、第2成分粉とを、体積比で、1:99〜99:1の範囲で変化させて混合した以外は、実施例1と同様にして、熱電モジュール2を作製した。   A thermoelectric module 2 was produced in the same manner as in Example 1 except that the Pd powder and the second component powder were mixed by changing the volume ratio in the range of 1:99 to 99: 1.

得られた熱電モジュール2について実施例1と同様な評価を行ったが、同様な結果が得られた。
実施例8
Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2, the same result was obtained.
Example 8

Pd粉と、第3成分粉とを、体積比で、1:99〜99:1の範囲で変化させて混合した以外は、実施例1と同様にして、熱電モジュール2を作製した。   A thermoelectric module 2 was produced in the same manner as in Example 1 except that the Pd powder and the third component powder were mixed by changing the volume ratio in the range of 1:99 to 99: 1.

得られた熱電モジュール2について実施例1と同様な評価を行ったが、同様な結果が得られた。   Although the same evaluation as Example 1 was performed about the obtained thermoelectric module 2, the same result was obtained.

図1は本発明の一実施形態に係る熱電モジュールの概略断面図である。FIG. 1 is a schematic cross-sectional view of a thermoelectric module according to an embodiment of the present invention. 図2(A)〜図2(C)は図1に示す熱電モジュールの製造過程の一例を示す要部断面図である。2 (A) to 2 (C) are cross-sectional views of relevant parts showing an example of the manufacturing process of the thermoelectric module shown in FIG. 図3(A)〜図3(C)は図1に示す熱電モジュールの製造過程の他の例を示す要部断面図である。FIGS. 3A to 3C are cross-sectional views of relevant parts showing another example of the manufacturing process of the thermoelectric module shown in FIG. 図4(A)〜図4(D)は図1に示す熱電モジュールの変形例に係る製造過程の他の例を示す要部断面図である。4 (A) to 4 (D) are cross-sectional views illustrating the main part of another example of the manufacturing process according to a modification of the thermoelectric module shown in FIG. 図5は本発明の他の実施形態に係る熱電モジュールの概略断面図である。FIG. 5 is a schematic cross-sectional view of a thermoelectric module according to another embodiment of the present invention. 図6(A)〜図6(F)は図5に示す熱電モジュールの製造過程の一例を示す要部断面図である。6 (A) to 6 (F) are cross-sectional views of relevant parts showing an example of the manufacturing process of the thermoelectric module shown in FIG. 図7(A)〜図7(F)は図5に示す熱電モジュールの製造過程の他の例を示す要部断面図である。7 (A) to 7 (F) are cross-sectional views of relevant parts showing another example of the manufacturing process of the thermoelectric module shown in FIG. 図8(A)および図8(B)は図5に示す熱電モジュールの製造過程の他の例を示す要部断面図である。FIGS. 8A and 8B are cross-sectional views of relevant parts showing another example of the manufacturing process of the thermoelectric module shown in FIG. 図9は本発明のさらに他の実施形態に係る熱電モジュールの概略斜視図である。FIG. 9 is a schematic perspective view of a thermoelectric module according to still another embodiment of the present invention. 図10は本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。FIG. 10 is a schematic cross-sectional view of a thermoelectric module according to still another embodiment of the present invention. 図11は本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。FIG. 11 is a schematic cross-sectional view of a thermoelectric module according to still another embodiment of the present invention. 図12は本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。FIG. 12 is a schematic cross-sectional view of a thermoelectric module according to still another embodiment of the present invention.

符号の説明Explanation of symbols

2,2a〜2e… 熱電モジュール
4,40… 半導体素子
4a… 第1端部
4b… 第2端部
6… 高抵抗層
8,80,280… 内部導体層
8a,80a,280a… 第1端子部
8b,80b,280b… 第2端子部
10,12,100,120,200,220,300,320… 取り出し電極
2, 2a to 2e ... thermoelectric module 4, 40 ... semiconductor element 4a ... first end 4b ... second end 6 ... high resistance layer 8, 80, 280 ... internal conductor layer 8a, 80a, 280a ... first terminal part 8b, 80b, 280b ... 2nd terminal part 10, 12, 100, 120, 200, 220, 300, 320 ... Extraction electrode

Claims (13)

同じ導電型で熱電効果を持つ複数の半導体素子と、
隣接する半導体素子の接合部に一体的に形成してある高抵抗層と、
前記高抵抗層の内部に一体的に形成され、隣接する半導体素子の第1端部と第2端部とをそれぞれ電気的に接続する導体層と、を有する熱電モジュールであって、
前記導体層が、金属から成る第1成分と、前記高抵抗層を構成する成分から成る第2成分との混在層である熱電モジュール。
A plurality of semiconductor elements of the same conductivity type and having a thermoelectric effect;
A high resistance layer integrally formed at the junction of adjacent semiconductor elements;
A thermoelectric module having a conductor layer integrally formed inside the high-resistance layer and electrically connecting the first end and the second end of adjacent semiconductor elements,
The thermoelectric module in which the conductor layer is a mixed layer of a first component made of metal and a second component made of a component constituting the high resistance layer.
同じ導電型で熱電効果を持つ複数の半導体素子と、
隣接する半導体素子の接合部に一体的に形成してある高抵抗層と、
前記高抵抗層の内部に一体的に形成され、隣接する半導体素子の第1端部と第2端部とをそれぞれ電気的に接続する導体層と、を有する熱電モジュールであって、
前記導体層が、金属から成る第1成分と、前記半導体素子を構成する成分から成る第3成分との混在層である熱電モジュール。
A plurality of semiconductor elements of the same conductivity type and having a thermoelectric effect;
A high resistance layer integrally formed at the junction of adjacent semiconductor elements;
A thermoelectric module having a conductor layer integrally formed inside the high-resistance layer and electrically connecting the first end and the second end of adjacent semiconductor elements,
The thermoelectric module, wherein the conductor layer is a mixed layer of a first component made of metal and a third component made of a component constituting the semiconductor element.
前記導体層では、前記第1成分が三次元的に連結して接続してある前記第1成分のマトリックス中に、前記第2成分が分散している請求項1に記載の熱電モジュール。   2. The thermoelectric module according to claim 1, wherein in the conductor layer, the second component is dispersed in a matrix of the first component in which the first component is connected in a three-dimensional manner. 前記導体層では、前記第1成分が三次元的に連結して接続してある第1成分のマトリックス中に、前記第3成分が分散している請求項2に記載の熱電モジュール。   3. The thermoelectric module according to claim 2, wherein in the conductor layer, the third component is dispersed in a matrix of the first component in which the first component is connected in a three-dimensional manner. 前記半導体素子の主成分と、前記高抵抗層の主成分とが共通している請求項1〜4のいずれかに記載の熱電モジュール。   The thermoelectric module according to claim 1, wherein a main component of the semiconductor element and a main component of the high resistance layer are common. 前記半導体素子の主成分と、前記高抵抗層の主成分とは、双方共に、MnおよびCaを含んでいる請求項5に記載の熱電モジュール。   The thermoelectric module according to claim 5, wherein both the main component of the semiconductor element and the main component of the high resistance layer contain Mn and Ca. 前記導体層の幅は、前記高抵抗層の幅よりも狭く、
前記高抵抗層の幅は、前記半導体素子の幅と同等以下である請求項1〜6のいずれかに記載の熱電モジュール。
The width of the conductor layer is narrower than the width of the high resistance layer,
The thermoelectric module according to claim 1, wherein a width of the high resistance layer is equal to or less than a width of the semiconductor element.
前記導体層の両端には、隣接する半導体素子の第1端部と第2端部とにそれぞれ接続される第1端子部および第2端子部が形成してある請求項1〜7のいずれかに記載の熱電モジュール。   The first terminal portion and the second terminal portion connected respectively to the first end portion and the second end portion of adjacent semiconductor elements are formed at both ends of the conductor layer. The thermoelectric module described in 1. 前記高抵抗層は、前記第1端子部および第2端子部が接続される前記半導体素子の端面以外の周囲を覆っている請求項8に記載の熱電モジュール。   The thermoelectric module according to claim 8, wherein the high resistance layer covers a periphery other than an end face of the semiconductor element to which the first terminal portion and the second terminal portion are connected. 前記高抵抗層は、前記第1端子部および第2端子部が接続される前記半導体素子の接続部以外の全周囲を覆っている請求項8に記載の熱電モジュール。   The thermoelectric module according to claim 8, wherein the high resistance layer covers the entire periphery other than the connection portion of the semiconductor element to which the first terminal portion and the second terminal portion are connected. 各半導体素子は四角柱の形状を有し、前記四角柱の両端部が、前記第1端部および第2端部であり、これらの半導体素子が行列状に配置される請求項1〜10のいずれかに記載の熱電モジュール。   Each semiconductor element has a quadrangular prism shape, both ends of the quadrangular prism are the first end and the second end, and the semiconductor elements are arranged in a matrix. A thermoelectric module according to any one of the above. 各半導体素子はリング分割片の形状を有し、前記リング分割片の内周側および外周側が、前記第1端部および第2端部であり、これらの半導体素子がリングの少なくとも一部を形成するように配置される請求項1〜11のいずれかに記載の熱電モジュール。   Each semiconductor element has a shape of a ring split piece, and the inner peripheral side and the outer peripheral side of the ring split piece are the first end and the second end, and these semiconductor elements form at least a part of the ring. The thermoelectric module according to claim 1, wherein the thermoelectric module is arranged as described above. 前記半導体素子と、高抵抗層と、導体層とは、シート成形あるいは印刷法により形成され、同時焼成により一体化されている請求項1〜12のいずれかに記載の熱電モジュール。   The thermoelectric module according to any one of claims 1 to 12, wherein the semiconductor element, the high-resistance layer, and the conductor layer are formed by sheet molding or printing, and are integrated by simultaneous firing.
JP2008094082A 2008-03-31 2008-03-31 Thermoelectric module Active JP5056544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094082A JP5056544B2 (en) 2008-03-31 2008-03-31 Thermoelectric module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094082A JP5056544B2 (en) 2008-03-31 2008-03-31 Thermoelectric module

Publications (2)

Publication Number Publication Date
JP2009246295A JP2009246295A (en) 2009-10-22
JP5056544B2 true JP5056544B2 (en) 2012-10-24

Family

ID=41307841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094082A Active JP5056544B2 (en) 2008-03-31 2008-03-31 Thermoelectric module

Country Status (1)

Country Link
JP (1) JP5056544B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384954B2 (en) * 2009-01-20 2014-01-08 株式会社ユニバーサルエンターテインメント Thermoelectric conversion module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127770A (en) * 1983-12-15 1985-07-08 Tdk Corp Thermoelectric generating element
JP2781608B2 (en) * 1989-08-04 1998-07-30 株式会社日立製作所 Thermoelectric converter
JP3504121B2 (en) * 1997-09-16 2004-03-08 株式会社東芝 Thermoelectric generation system
JP2008124361A (en) * 2006-11-15 2008-05-29 Toyota Motor Corp Thermoelectric conversion module

Also Published As

Publication number Publication date
JP2009246295A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5109766B2 (en) Thermoelectric module
JP4983920B2 (en) Thermoelectric conversion element, thermoelectric conversion module, and method of manufacturing thermoelectric conversion element
WO2010058464A1 (en) Thermoelectric conversion module
JP2007035848A (en) Stacked ceramic capacitor and its manufacturing method
JP5098589B2 (en) Thermoelectric conversion module
WO2012023315A1 (en) Electronic component and method for manufacturing same
JP5464274B2 (en) Thermoelectric conversion element, manufacturing method thereof, and communication device
JP5007748B2 (en) Thermoelectric conversion module and method for manufacturing thermoelectric conversion module
JP5745852B2 (en) Piezoceramic multilayer element
JP2008305844A (en) Laminated ceramic capacitor and manufacturing method therefor
JP5158200B2 (en) Thermoelectric conversion module and method for manufacturing thermoelectric conversion module
JP2012248819A (en) Thermoelectric conversion element and manufacturing method thereof
JP5920537B2 (en) Multilayer thermoelectric conversion element
US9960338B2 (en) Laminated thermoelectric conversion element
JP5056544B2 (en) Thermoelectric module
JP2010212503A (en) Laminated ceramic capacitor
JP5126518B2 (en) Thermoelectric conversion module and method for manufacturing thermoelectric conversion module
JPWO2009142240A1 (en) Thermoelectric conversion module and method for manufacturing thermoelectric conversion module
JP4296159B2 (en) Multilayer NTC thermistor
JP6156541B2 (en) Composition for thermoelectric device
JP2006269654A (en) Multilayer ntc thermistor
JP2013168452A (en) Composition for thermoelectric element
JP4858314B2 (en) Thermoelectric element manufacturing method and thermoelectric element
JP2006269661A (en) Multilayer ntc thermistor
JP2012064348A (en) Solid oxide fuel cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5056544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150