JP5039221B2 - 情報処理装置および情報処理装置におけるデータ退避高速化方法 - Google Patents

情報処理装置および情報処理装置におけるデータ退避高速化方法 Download PDF

Info

Publication number
JP5039221B2
JP5039221B2 JP2011086492A JP2011086492A JP5039221B2 JP 5039221 B2 JP5039221 B2 JP 5039221B2 JP 2011086492 A JP2011086492 A JP 2011086492A JP 2011086492 A JP2011086492 A JP 2011086492A JP 5039221 B2 JP5039221 B2 JP 5039221B2
Authority
JP
Japan
Prior art keywords
data
information processing
processing apparatus
hibernation
capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011086492A
Other languages
English (en)
Other versions
JP2011170874A (ja
Inventor
剛 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011086492A priority Critical patent/JP5039221B2/ja
Publication of JP2011170874A publication Critical patent/JP2011170874A/ja
Application granted granted Critical
Publication of JP5039221B2 publication Critical patent/JP5039221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

この発明は、主記憶上のデータを圧縮して2次記憶に退避した後に省電力状態に移行する機能を有するパーソナルコンピュータ等に好適なデータ退避技術に関する。
近年、パーソナルコンピュータや携帯電話機等、様々な情報処理装置が広く普及している。この種の情報処理装置の多くは、例えば電源オン時に前回の電源オフ時の状態を復元できるように主記憶の内容を2次記憶に退避するいわゆるハイバネーション機能を備えている。ハイバネーションは、主記憶への給電を継続することによって主記憶の内容を保持するいわゆるサスペンドと比べて省電力効果が大きいので、バッテリ駆動型の情報処理装置においてはもはや必須の機能ともいえる。
また、最近では、主記憶として搭載されるメモリの容量が増加傾向にあるので、ハイバネーションの一手法として、そのメモリイメージを圧縮してハイバネーションファイルを作成し、このハイバネーションファイルを2次記憶に格納する手法等も採られている。このようにハイバネーションについては、これまでも種々の提案がなされている(例えば特許文献1等参照)。
特開平10−333997号公報
特許文献1で開示されるハイバネーションの手法は、2次記憶への退避対象とする主記憶上の記憶領域を使用中の領域のみに限定する絞り込みを行うことにより、データ転送量を低減して高速化を図るというものである。
より具体的には、省電力状態(休止状態)に移行する際、ハイバネーションの高速化を図るために設けられたソフトウェアが主記憶上の記憶領域を確保し、確保した記憶領域を空き領域とみなして、ハイバネーションファイルを作成するハイバネーションファイル作成モジュール(具体的にはBIOS:basic input/output system)に通知する。そして、この通知を受けたハイバネーションファイル作成モジュールは、通知された記憶領域以外の領域のみを対象としてハイバネーションファイルの作成を実行する。つまり、BIOSの一モジュールであるハイバネーションファイル作成モジュールの処理手順の一部に更新を施すことによって実現されている。
しかしながら、現代のOS(operating system)は、ハイバネーションファイルの作成を自身で行っている。よって、主記憶上の特定の領域(上記の空き領域)をハイバネーションファイルに含めないようにすること、つまり、OSの一モジュールであるハイバネーションファイル作成モジュールの処理手順の一部に更新を施すことは困難である。そのため、上記特許文献1を含む既存の手法では、ハイバネーションの高速化を図ることができなくなってしまっていた。
この発明は、このような事情を考慮してなされたものであり、OS自身がハイバネーションファイルを作成する場合においてもハイバネーションの高速化を図ることを実現可能とする情報処理装置およびデータ退避高速化方法を提供することを目的とする。
実施形態によれば、情報処理装置は、第1の記憶装置と、第2の記憶装置と、前記第1の記憶装置に格納されたデータを圧縮して前記第2の記憶装置に退避させるデータ退避手段と、前記データ退避手段によるデータの退避が実行される場合に、前記第1の記憶装置上の記憶領域を確保し、この確保した記憶領域に所定のデータを書き込むデータ退避高速化手段とを具備する。
また、データ退避高速化方法は、主記憶上のデータを圧縮して2次記憶に退避した後に省電力状態に移行する機能を有する情報処理装置におけるデータ退避高速化方法であって、データの退避が実行される前に、前記主記憶上の記憶領域を確保し、前記確保した記憶領域に所定のデータを書き込む。
この発明によれば、OS自身がハイバネーションファイルを作成する場合においてもハイバネーションの高速化を図ることを可能とする情報処理装置およびデータ退避高速化方法を提供できる。
本発明の実施形態に係る情報処理装置のシステム構成を示す図。 同実施形態の情報処理装置において実行されるハイバネーションの高速化の基本原理を説明するための概念図。 同実施形態の情報処理装置において表示されるハイバネーション高速化設定画面の一例を示す図。 同実施形態の情報処理装置のハイバネーション移行時におけるOSと高速ハイバネーションユーティリティプログラムとの連携を示すタイミングチャート。 同実施形態の情報処理装置のハイバネーション復帰時におけるOSと高速ハイバネーションユーティリティプログラムとの連携を示すタイミングチャート。 同実施形態の情報処理装置のハイバネーション移行時における動作手順を示すフローチャート。 同実施形態の情報処理装置のハイバネーション復帰時における動作手順を示すフローチャート。
以下、図面を参照して、この発明の一実施形態を説明する。
図1は、この発明の実施形態に係る情報処理装置のシステム構成を示す図である。本実施形態の情報処理装置は、パーソナルコンピュータとして実現されている。
図1に示すように、本情報処理装置は、CPU(central processing unit)11、MCH(memory controller hub)12、主メモリ13、ICH(i/o controller hub)14、GPU(graphics processing unit:表示コントローラ)15、ビデオメモリ(VRAM)15A、サウンドコントローラ16、BIOS−ROM(read only memory)17、HDD(hard disk drive)18、ODD(optical disc drive)19、各種周辺機器20、EEPROM(electrically erasable programmable ROM)21、EC/KBC(embedded controller/keyBoard controller)22等を備えている。
CPU11は、本情報処理装置の動作を制御するプロセッサであり、HDD18やODD19から主メモリ13にロードされる各種プログラムを実行する。このCPU11によって実行される各種プログラムの中には、リソース管理を司るOS110や、当該OS110の配下で動作する、後述する高速ハイバネーションユーティリティプログラム120および各種アプリケーションプログラム130等が存在する。また、CPU11は、BIOS−ROM17に格納されたBIOSも実行する。BIOSは、ハードウェア制御のためのプログラムである。
MCH12は、CPU11とICH14との間を接続するブリッジとして動作すると共に、主メモリ13をアクセス制御するメモリコントローラとして動作する。また、MCH12は、GPU15との通信を実行する機能を有している。
GPU15は、本情報処理装置に組み込まれ、または接続される表示装置を制御する表示コントローラである。GPU15は、VRAM15Aを有し、また、各種プログラムが表示しようとする画像をCPU11に代わって描画するアクセラレータを搭載する。
ICH14は、HDD18およびODD19を制御するためのIDE(Integrated Device Electronics)コントローラを内蔵する。ICH14は、PCI(Peripheral Component Interconnect)バス上の各種周辺機器20の制御も行う。また、ICH14は、サウンドコントローラ16との通信機能も有している。
サウンドコントローラ16は音源デバイスであり、各種プログラムが再生対象とするオーディオデータを、本情報処理装置に組み込まれ、または接続されるスピーカ等に出力する。
EEPROM21は、例えば本情報処理装置の識別情報や環境設定情報などを格納するためのメモリデバイスである。そして、EC/KBC22は、電力管理を行うためのエンベデッドコントローラと、キーボードやポインティングデバイス等の操作によるデータ入力を制御するためのキーボードコントローラとが集積された1チップMPU(micro processing unit)である。
以上のようなシステム構成を有する本情報処理装置上で動作するOS110は、図示のように、ハイバネーションファイル作成モジュール111を備えている。ハイバネーションファイル作成モジュール111は、主メモリ13上のデータを圧縮した退避用データを保持するハイバネーションファイルを作成するモジュールであり、OS110は、このハイバネーションファイル作成モジュール111によって作成したハイバネーションファイルをHDD18に格納した後に本情報処理装置を省電力状態(休止状態)に移行させるハイバネーション機能を有している。省電力状態(休止状態)から復帰する場合、OS110は、このハイバネーションファイルをHDD18から読み出し、ハイバネーションファイル内の退避用データを伸長して主メモリ13上に配置することにより、本情報処理装置を省電力状態(休止状態)移行前の状態に復元する。
そして、高速ハイバネーションユーティリティプログラム120は、この(本実施形態においてはOS110によって実行される)ハイバネーションの高速化を図るために設けられるソフトウェアであり、以下、この高速ハイバネーションユーティリティプログラム120によるハイバネーションの高速化の原理について説明する。なお、高速ハイバネーションユーティリティプログラム120は、図示のように、ハイバネーション高速化設定モジュール121を備えている。
図2は、本情報処理装置において実行されるハイバネーションの高速化の基本原理を説明するための概念図である。
高速ハイバネーションユーティリティプログラム120は、常駐プログラムとして本情報処理装置に組み込まれる。そのため、本情報処理装置が省電力状態(休止状態)に移行する場合および省電力状態(休止状態)から復帰した場合、動作状態にある高速ハイバネーションユーティリティプログラム120には、その旨がOS110から通知される。ここでは、前者をハイバネーション移行通知と称し、後者をハイバネーション復帰通知と称する。例えばハイバネーション移行通知を受信した動作状態にあるプログラムは、速やかに処理を中断し、処理の中断が完了したら、その旨をOS110に返信する。ここでは、この通知を中断準備完了通知と称する。そして、この中断準備完了通知を動作状態にあるプログラムすべてから受けたOS110は、本情報処理装置を省電力状態(休止状態)に移行させる。
前述したように、OS110は、本情報処理装置を省電力状態(休止状態)に移行させる際、ハイバネーションファイル作成モジュール111により、主メモリ13上のデータを圧縮した退避用データを保持するハイバネーションファイルを作成し、これをHDD18に格納する。そこで、高速ハイバネーションユーティリティプログラム120は、OS110からハイバネーション移行通知を受信した場合、OS110に対して、主メモリ13上の記憶領域の確保を要求し、かつ、これによって確保された主メモリ13上の記憶領域を圧縮効率の高い規則的なデータで埋めるための書き込み処理を実行する。規則的なデータとしては、例えば、”0”、low-value(すべてのビットがオフ)等、種々の値を適用することが可能である。この規則的なデータの埋め込み完了後、高速ハイバネーションユーティリティプログラム120は、中断準備完了通知をOS110に返信する。
この規則的なデータの埋め込みが行われる前と行われた後では、ハイバネーションファイル作成モジュール111によって作成されるハイバネーションファイルの容量に大きな差が生じることが予想される。より具体的には、規則的なデータの埋め込みが行われた場合に作成されるハイバネーションファイルの容量は、規則的なデータの埋め込みが行われない場合に作成されるハイバネーションファイルの容量よりも格段に小さくなることが期待される。よって、ハイバネーション移行時およびハイバネーション復帰時におけるファイルアクセス(ハイバネーションファイルのHDD18への書き込みおよびHDD18からの読み出し)時間を短縮してハイバネーションの高速化を図ることを実現できる。そして、この手法は、OS110が備えるハイバネーションファイル作成モジュール111の処理手順に何ら更新を施す必要もなく適用可能である。また、例えばBIOSと連携させる等の煩雑な手続きを一切必要としない。
図3は、高速ハイバネーションユーティリティプログラム120が備えるハイバネーション高速化設定モジュール121が表示するハイバネーション高速化設定画面の一例を示す図である。
ハイバネーション高速化設定モジュール121は、高速ハイバネーションユーティリティプログラム120が確保する主メモリ13上の記憶領域の容量を決定する手法をユーザが設定するためのユーザインタフェースを提供するプログラムである。図示のように、ハイバネーション高速化設定モジュール121が表示するハイバネーション高速化設定画面には、「モード1」、「モード2」、「無効」の3つの選択肢が設けられている。
「モード1」は、主メモリ13の容量に応じて確保する記憶領域の容量を決定する手法を適用するための選択肢である。「モード2」は、ハイバネーション移行時における主メモリ13の空き容量に応じて確保する記憶領域の容量を決定する手法を適用するための選択肢である。また、「無効」は、高速ハイバネーションユーティリティプログラム120によるハイバネーションの高速化を行わないように設定するための選択肢である。「モード1」および「モード2」における容量の決定アルゴリズムについては、種々のいずれのアルゴリズムも適用可能である。そして、高速ハイバネーションユーティリティプログラム120は、このハイバネーション高速化設定モジュール121によって設定された内容に従い、ハイバネーションの高速化を図るための処理を実行する。
なお、ここでは、OS110自身がハイバネーションファイルを作成すること、つまりOS110がハイバネーションファイル作成モジュール111を備えることを前提としてハイバネーションの高速化の基本原理を説明したが、この前提に何ら制限されず、この手法は、例えばBIOSがハイバネーションファイルを作成する場合においても当然に適用可能である。この場合、BIOSの一モジュールであるハイバネーションファイル作成モジュールの処理手順の一部に更新を施すことなく、ハイバネーションの高速化を図れるという効果を奏する。つまり、この手法は、既存の環境に更新を施すことなく、様々な環境に適用可能であるという優れた汎用性を有している。
図4は、ハイバネーション移行時におけるOS110と高速ハイバネーションユーティリティプログラム120との連携を示すタイミングチャートである。
本情報処理装置を省電力状態(休止状態)に移行させる場合、OS110は、動作状態にある高速ハイバネーションユーティリティプログラム120に対してハイバネーション移行通知を送信する(図4の(1))。このハイバネーション移行通知を受信した高速ハイバネーションユーティリティプログラム120は、OS110に対して、主メモリ13上の記憶領域の確保を要求する(図4の(2))。
この要求を受けたOS110は、高速ハイバネーションユーティリティプログラム120用に主メモリ13上の記憶領域を確保し(図4の(3))、その確保した主メモリ13上の記憶領域のアドレスを高速ハイバネーションユーティリティプログラム120に通知する(図4の(4))。
そして、高速ハイバネーションユーティリティプログラム120は、通知されたアドレスに基づき、主メモリ13上の記憶領域を規則的なデータで埋め込むための書き込みを実行し(図4の(5))、この規則的なデータの埋め込み終了後、OS110に対して、中断準備完了通知を返送する(図4の(6))。
その後、OS110によって、ハイバネーションファイルの作成および当該ハイバネーションファイルのHDD18への書き込みが行われることになるが、規則的なデータの埋め込みが行われているため、ハイバネーションファイルのサイズが縮小され、HDD18へのファイルアクセス時間の短縮が図られることとなる。
一方、図5は、ハイバネーション復帰時におけるOS110と高速ハイバネーションユーティリティプログラム120との連携を示すタイミングチャートである。
本情報処理装置を省電力状態(休止状態)から復帰させる場合、OS110は、ハイバネーションファイルをHDD18から読み出し、ハイバネーションファイル内の退避用データを伸長して主メモリ13上に配置する。ハイバネーションファイルのサイズは縮小されているので、当該ハイバネーション復帰時においても、HDD18へのファイルアクセス時間の短縮が図られる。
本情報処理装置を省電力状態(休止状態)移行前の状態に復元させると、ハイバネーション移行時に動作状態にあった高速ハイバネーションユーティリティプログラム120に対し、OS110は、ハイバネーション復帰通知を送信する(図5の(1))。このハイバネーション復帰通知を受信した高速ハイバネーションユーティリティプログラム120は、OS110に対して、確保していた主メモリ13上の記憶領域の解放を要求する(図5の(2))。
これにより、高速ハイバネーションユーティリティプログラム120によるハイバネーションの高速化がハイバネーション復帰後の本情報処理装置に影響を及ぼすことを確実に防止する。
次に、図6および図7を参照して、本情報処理装置のハイバネーションに関わる動作手順について説明する。
図6は、本情報処理装置のハイバネーション移行時における動作手順を示すフローチャートである。
本情報処理装置が省電力状態(休止状態)に移行する場合、まず、OS110が、高速ハイバネーションユーティリティプログラム120に対してハイバネーション移行通知を送信する(ステップA1)。この通知を受けた高速ハイバネーションユーティリティプログラム120は、OS110に対し、主メモリ13上の記憶領域の確保を要求する(ステップA2)。この要求を受けて、OS110は、高速ハイバネーションユーティリティプログラム120用に主メモリ13上の記憶領域を確保する(ステップA3)。
そして、高速ハイバネーションユーティリティプログラム120は、確保された主メモリ13上の記憶領域を規則的なデータで埋め(ステップA4)、OS110は、この規則的なデータが埋め込まれた主メモリ13についてハイバネーションファイルを作成し(ステップA5)、HDD18への書き込みを実行する(ステップA6)。ハイバネーションファイルのHDD18への書き込み完了後、OS110は、本情報処理装置を電源オフする(ステップA7)。
図7は、本情報処理装置のハイバネーション復帰時における動作手順を示すフローチャートである。
本情報処理装置が電源オンされると(ステップB1)、OS110は、まず、HDD18からハイバネーションファイルを読み出し(ステップB2)、ハイバネーションファイル内の退避用データを伸長して主メモリ13に配置する(ステップB3)。この主メモリ13の復元後、OS110は、高速ハイバネーションユーティリティプログラム120に対し、ハイバネーション復帰通知を送信する(ステップB4)。
そして、この通知を受けた高速ハイバネーションユーティリティプログラム120は、OS110に対し、確保していた主メモリ13上の記憶領域の解放を要求し(ステップB5)、この要求を受けたOS110は、当該主メモリ13上の記憶領域を解放する(ステップB6)。
以上のように、本情報処理装置によれば、OS110自身がハイバネーションファイルを作成する場合においてもハイバネーションの高速化を図ることを可能とする。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
11…CPU、12…MCH、13…主メモリ、14…ICH、15…GPU、15A…ビデオメモリ(VRAM)、16…サウンドコントローラ、17…BIOS−ROM、18…HDD、19…ODD、20…各種周辺機器、21…EEPROM、22…EC/KBC、110…オペレーティングシステム(OS)、111…ハイバネーションファイル作成モジュール、120…高速ハイバネーションユーティリティプログラム、121…ハイバネーション高速化設定モジュール、130…各種アプリケーションプログラム。

Claims (18)

  1. 第1の記憶装置と、
    第2の記憶装置と、
    前記第1の記憶装置に格納されたデータを圧縮して前記第2の記憶装置に退避させるデータ退避手段と、
    前記データ退避手段によるデータの退避が実行される場合に、前記第1の記憶装置上の記憶領域を確保し、この確保した記憶領域に所定のデータを書き込むデータ退避高速化手段と、
    を具備する情報処理装置。
  2. 前記所定のデータは、規則的なデータである請求項1に記載の情報処理装置。
  3. 前記所定のデータは、前記圧縮をすると圧縮効率がより高くなるデータである請求項1に記載の情報処理装置。
  4. 前記記憶領域の容量の求め方を指示することが可能な設定画面を具備する請求項1に記載の情報処理装置。
  5. 前記データ退避高速化手段は、前記第1の記憶装置の記憶容量に応じて、前記第1の記憶装置上において確保する記憶領域の容量を決定する手段を含む請求項1記載の情報処理装置。
  6. 前記データ退避高速化手段は、前記データ退避手段によるデータの退避が実行される場合の前記第1の記憶装置上の空き領域の記憶容量に応じて、前記第1の記憶装置上において確保する記憶領域の容量を決定する手段を含む請求項1記載の情報処理装置。
  7. 前記データ退避高速化手段が前記第1の記憶装置上において確保する記憶領域の容量を決定する手法を設定する設定手段をさらに具備する請求項1記載の情報処理装置。
  8. 前記第2の記憶装置に退避されたデータを伸長して前記第1の記憶装置に復元するデータ復元手段を具備し、
    前記データ退避高速化手段は、前記データ復元手段によるデータの復元が実行された場合に、前記第1の記憶装置上において確保した記憶領域を解放する手段を含む請求項1記載の情報処理装置。
  9. 前記データ退避手段は、オペレーティングシステムの一モジュールとして設けられている請求項1記載の情報処理装置。
  10. 前記第1の記憶装置は、主記憶として設けられ、
    前記第2の記憶装置は、2次記憶として設けられる、
    請求項1記載の情報処理装置。
  11. 主記憶上のデータを圧縮して2次記憶に退避した後に省電力状態に移行する機能を有する情報処理装置におけるデータ退避高速化方法であって、
    データの退避が実行される前に、前記主記憶上の記憶領域を確保し、
    前記確保した記憶領域に所定のデータを書き込む、
    データ退避高速化方法。
  12. 前記所定のデータは、規則的なデータである請求項11に記載のデータ退避高速化方法。
  13. 前記所定のデータは、前記圧縮をすると圧縮効率がより高くなるデータである請求項11に記載のデータ退避高速化方法。
  14. 前記記憶領域は、設定画面により指示した記憶領域の容量の求め方に基づいて得られた容量となるように確保される請求項11に記載のデータ退避高速化方法。
  15. 前記主記憶の容量に応じて、前記主記憶上において確保する記憶領域の容量を決定する請求項11記載のデータ退避高速化方法。
  16. 前記データの退避が実行される場合の前記主記憶上の空き領域の記憶容量に応じて、前記主記憶上において確保する記憶領域の容量を決定する請求項11記載のデータ退避高速化方法。
  17. さらに、前記主記憶上において確保する記憶領域の容量を決定する手法を設定する請求項11記載のデータ退避高速化方法。
  18. さらに、前記2次記憶に退避されたデータを伸長して前記主記憶に復元し、
    前記データの復元が実行された後に、前記主記憶上において確保した記憶領域を解放する請求項11記載のデータ退避高速化方法。
JP2011086492A 2011-04-08 2011-04-08 情報処理装置および情報処理装置におけるデータ退避高速化方法 Active JP5039221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011086492A JP5039221B2 (ja) 2011-04-08 2011-04-08 情報処理装置および情報処理装置におけるデータ退避高速化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011086492A JP5039221B2 (ja) 2011-04-08 2011-04-08 情報処理装置および情報処理装置におけるデータ退避高速化方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010014712 Division 2010-01-26 2010-01-26

Publications (2)

Publication Number Publication Date
JP2011170874A JP2011170874A (ja) 2011-09-01
JP5039221B2 true JP5039221B2 (ja) 2012-10-03

Family

ID=44684865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011086492A Active JP5039221B2 (ja) 2011-04-08 2011-04-08 情報処理装置および情報処理装置におけるデータ退避高速化方法

Country Status (1)

Country Link
JP (1) JP5039221B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579085B2 (ja) * 2011-01-07 2014-08-27 三菱電機株式会社 計算機、計算機の再起動方法および再起動プログラム
JP2013134606A (ja) * 2011-12-26 2013-07-08 Ricoh Co Ltd 制御装置および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944418A (ja) * 1995-07-21 1997-02-14 Internatl Business Mach Corp <Ibm> 情報処理システム及びその制御方法
JP3238097B2 (ja) * 1997-05-30 2001-12-10 株式会社東芝 コンピュータシステムおよびそのシステムにおけるデータセーブ制御方法
TW413751B (en) * 1999-03-02 2000-12-01 Integrated Technology Express Method for controlling computer system and method to suspend and resume software in computer system

Also Published As

Publication number Publication date
JP2011170874A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP6412583B2 (ja) 修正されたメモリー圧縮
US9928168B2 (en) Non-volatile random access system memory with DRAM program caching
TWI512676B (zh) 用於顯示子系統之混和顯示圖框緩衝器
JP5860543B2 (ja) ブートデータのロード
JP2013516697A (ja) グラフィック処理装置の間のポリシーベースの切り換え
KR102222752B1 (ko) 프로세서의 동적 전압 주파수 스케일링 방법
JP2013546087A (ja) プラットフォームのレジューム時間を改善する方法および装置
JP6276470B2 (ja) ポータブルコンピューティングデバイスの揮発性メモリのスタンバイ電力を低減するためのシステムおよび方法
KR102100458B1 (ko) 메모리를 관리하기 위한 방법 및 그 전자 장치
JPH11242631A (ja) コンピュータシステムおよび同システムにおけるデータ保存/復元方法
WO2023202429A1 (zh) 垃圾回收的方法及电子设备
CN107408073B (zh) 使用存储器压缩来减少存储器提交开销
US20170371593A1 (en) Selective flash memory compression/decompression using a storage usage collar
US20110185142A1 (en) Information processing apparatus and data saving acceleration method of the information processing apparatus
US20150348514A1 (en) A method and apparatus for adaptive graphics compression and display buffer switching
JP5039221B2 (ja) 情報処理装置および情報処理装置におけるデータ退避高速化方法
JP5864529B2 (ja) 仮想計算機システム、仮想計算機システム制御方法、及び仮想計算機システム制御プログラム
JP5061438B2 (ja) 情報処理装置、起動方法及び起動プログラム
US8806078B2 (en) Information processing device and program product
CN115617270A (zh) 一种数据处理器的虚拟化存储设备数据处理方法及装置
JP2009266027A (ja) 情報処理装置および制御方法
KR101772547B1 (ko) 컴퓨팅 디바이스에서의 전력 소비 감축
US9880874B2 (en) Process operating method and apparatus thereof
JP6080492B2 (ja) 情報処理装置、起動方法およびプログラム
US20110043641A1 (en) Configuring a digital camera as a co-processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5039221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350