JP5039215B2

JP5039215B2 - ノイズ低減回路、電子機器、ノイズ低減方法

Info

Publication number: JP5039215B2
Application number: JP2011037592A
Authority: JP
Inventors: 隆行落合; 哲成市村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-02-23
Filing date: 2011-02-23
Publication date: 2012-10-03
Anticipated expiration: 2031-02-23
Also published as: JP2012174142A; US20120216060A1

Description

本発明の実施形態は、省電力機能有効時のコンデンサの“鳴き”対策をするノイズ低減回路、電子機器、ノイズ低減方法に関する。

例えば携行が容易でバッテリー電源により駆動可能なパーソナルコンピュータに於いては、省電力化の一方策として、ＣＰＵを動作状態と停止状態とに交互に切り替えてＣＰＵを間歇動作させる制御手段が存在する。

しかしながら従来のこの種ＣＰＵの間歇制御に於いては、いずれも一定の周期でＣＰＵの動作状態と停止状態を繰り返していることから、コンデンサの“鳴き”の問題があった。

このコンデンサの“鳴き”の対策には、種別として次のような対策がある。
（１）低誘電率のコンデンサ／金属端子付きコンデンサを使用する。
（２）省電力機能を禁止する。
（３）電圧変動が起きないようコンデンサを多く実装する。
しかし（１）に関しては部品単価が高く、高価な対策となってしまう。（２）に関しては、省電力が効かなくなる為、ポータブル機器にとっては致命的な問題となる場合がある。（３）に関しては、電流変動が大きいと電解コンデンサ等の大容量のコンデンサが必要となり、実装に面積、高さが必要となる場合が多い。

特許文献１では、ソフトウェアのアイドルタスクの代わりにダミータスクを起動することにより、CPUの動作周期を変更し、EMI抑制を行う内容が記載されている。目的がEMI抑制である点、アイドル状態に入るところでダミータスクを起こして、省電力に入れないようにする点が特徴である。この例では、アイドルタスクの代わりにダミータスクを起動する為、省電力には寄与できない。

また特許文献２は、CPUの省電力の周期を省電力回路で設定／変更できる事が前提とした方式である。従来、CPUの省電力の周期は省電力回路内にBIOSが周期を設定していた為、この方式は可能であったが、近年では方式が異なり周期を設定するような事はなく、OSが必要に応じCPUを動作状態に移行している。

この例では、CPUの省電力の周期を省電力回路で設定／変更できる事が前提とした方法である為、省電力回路で周期を設定できない場合には適用できない。
これらの例より即ち、より融通性のある方法で省電力することができる技術の要望があるが、かかる要望を実現するための手段は知られていない。

特開２０００−２９３２５４号公報特開２００１−１２５６９１号公報

本発明の実施の形態は、より融通性のある方法で省電力することができる技術を提供することを目的とする。

上記課題を解決するために、実施形態によればノイズ低減回路は、ＣＰＵの動作状態の周期、または動作状態と停止状態の期間を可変して前記ＣＰＵを間歇動作させる省力化機能と、前記ＣＰＵの間歇動作が可聴域の周期で行われていることを検出する検出回路と、前記検出回路により前記省力化機能が可聴域の周期で行われていることが検出された場合、前記間歇動作の周期を変更する変更回路とを具備する。

この発明の一実施形態のパーソナルコンピュータの構成を示すブロック図。同実施形態のパーソナルコンピュータ要部の機能構成を示すブロック図。同実施形態の省電力機能のEntry/Exitを示す省電力同期信号の動作についての説明図。同実施形態の省電力機能のEntry/Exitがある周期で行われている事を検出する回路例。同実施形態に用いられる省電力機能のEntry/Exitがある周期で行われていた場合に周期を変更する回路例。同実施形態の図４の検出パターンの説明図。同実施形態の図４と図５に関わる一連の動作例を示すタイミング図。同他の形態に用いられるファームウェア制御のフローチャート。

以下、実施形態を図を参照して説明する。
（第１の実施形態）
第１の実施形態を図１乃至図４及び図８を参照して説明する。
さてまず図１を用いて、電子機器であるパーソナルコンピュータ２の機能について説明する。
パーソナルコンピュータ２は、ディスプレイ４ａと、タッチパッド６と、キーボード７と、電源スイッチ８と、ＣＰＵ１０と、ノースブリッジ１１と、主メモリ１２と、グラフィックスコントローラ１３と、ＶＲＡＭ１４と、サウスブリッジ１５と、ＨＤＤ１６と、ＢＩＯＳ−ＲＯＭ１７と、ＥＣ／ＫＢＣ１８と、電源コントローラ１９と、バッテリ２０と、ＡＣアダプタ２１と、近接無線通信モジュール２２と、検出センサ２５とから構成される。近接無線通信モジュール２２は、近接無線通信アンテナ２３と、近接無線通信ファームウェア２４とを備える。

ＣＰＵ１０は、本パーソナルコンピュータ２の動作を制御するために設けられたプロセッサであり、ＨＤＤ１６から主メモリ１２にロードされるオペレーティングシステム（ＯＳ５０）及び各種アプリケーションプログラムを実行する。またＣＰＵ１０は、ＢＩＯＳ−ＲＯＭ１７に格納されたシステムＢＩＯＳ５１を主メモリ１２にロードした後、実行する。システムＢＩＯＳ５１はハードウェア制御のためのプログラムである。また、ＣＰＵ１０は近接無線通信プログラム５２を実行し、近接無線通信モジュール２３で行う近接無線通信を制御する。

ノースブリッジ１１は、ＣＰＵ１０のローカルバスとサウスブリッジ１５との間を接続するブリッジデバイスである。ノースブリッジ１１には主メモリ１２をアクセス制御するメモリコントローラも内蔵されている。またノースブリッジ１１はＡＧＰ（ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓＰｏｒｔ）バス等を介してグラフィックスコントローラ１３との通信を実行する機能も有している。

主メモリ１２は、ＨＤＤ１６に記憶されるオペレーティングシステム（ＯＳ５０）及び各種アプリケーションプログラムや、ＢＩＯＳ−ＲＯＭ１７に格納されたシステムＢＩＯＳ５１を展開されるためのいわゆるワーキングメモリである。

グラフィックスコントローラ１３は、本コンピュータのディスプレイモニタとして使用されるディスプレイ４ａを制御する表示コントローラである。このグラフィックスコントローラ１３はオペレーティングシステム／アプリケーションプログラムによってＶＲＡＭ１４に描画された表示データから、ディスプレイ４ａに表示すべき表示イメージを形成する映像信号を生成する。

サウスブリッジ（またはＰＣＨ（ｐｌａｔｆｏｒｍｃｏｎｔｒｏｌｌｅｒｈｕｂ））１５は、ＢＩＯＳ−ＲＯＭ１７へのアクセスや、ＨＤＤ１６及びＯＤＤ（ＯｐｔｉｃａｌＤｉｓｋＤｒｉｖｅ）等のディスクドライブ（Ｉ／Ｏデバイス）の制御を行う。サウスブリッジ１５内には、図示せぬＲＴＣ（リアルタイムクロック）やＵＳＢ関連、ＳＡＴＡ関連の機能構成がある。

ＨＤＤ１６は、ＯＳ５０及び各種アプリケーションプログラム等を記憶する記憶装置である。例えば、近接無線通信モジュール２２で実行する近接無線通信を介して受信した画像データを格納する。

ＢＩＯＳ−ＲＯＭ１７は、ハードウェア制御のためのプログラムであるシステムＢＩＯＳ５１を格納する書き換え可能な不揮発性メモリである。
ＥＣ／ＫＢＣ１８は、入力手段としてのタッチパッド６、キーボード７の制御を行う。ＥＣ／ＫＢＣ１８はパーソナルコンピュータ２のシステム状況に関わらず、各種のデバイス（周辺機器、センサ、電源回路等）を監視し制御するワンチップ・マイコンである。またＥＣ／ＫＢＣ１８は、ユーザによる電源スイッチ８の操作に応じて、電源コントローラ１９と共同して、本パーソナルコンピュータ２をパワーオン／パワーオフする機能を有している。

電源コントローラ１９は、外部電源がＡＣアダプタ２１を介して供給されている場合、ＡＣアダプタ２１から供給される外部電源を用いてパーソナルコンピュータ２の各コンポーネントに供給すべきシステム電源を生成する。また、電源コントローラ１９は、外部電源がＡＣアダプタ２１を介して供給されていない場合、バッテリ２０を用いてパーソナルコンピュータ２の各コンポーネント（コンピュータ本体３及びディスプレイユニット４）に供給すべきシステム電源を生成する。

近接無線通信モジュール２２は、誘導電界を用いた無線信号により外部デバイスとの間でデータ送受信を行う。外部デバイスが通信可能距離（例えば約３ｃｍ）以内に接近した場合、近接無線通信アンテナ２３と外部デバイスの近接無線通信アンテナとが誘導電界によって結合され、無線通信が実行可能となる。近接無線通信モジュール２２は、近接無線通信アンテナ２３で送受信する無線信号をデジタル信号に変換し、内部に伝送する。

近接無線通信ファームウェア２４は、読み書き機能制御情報等をＰＣＬ通信を確立するための処理に用いるリクエストメッセージ若しくはレスポンスメッセージの空き領域他に付加する。

図２は実施形態のパーソナルコンピュータ要部の機能構成を示すブロック図である。
図２に於いて、３１はシステム全体の制御を司るＣＰＵでありＣＰＵ１０に相当し、ここでは後述する省電力回路３２の制御により、省電力動作時に於いて同一の周期で連続して間歇動作させないように動作状態と停止状態を繰り返す、例えば後に図７に示すような間歇制御で動作し処理を実行する。尚、ＶｃはＣＰＵ３１の動作用電源、ｃはＣＰＵ３１の電源回路に設けられた振動抑制の対象となるバイパス用のセラミックコンデンサである。

３２は上記ＣＰＵ３１を省電力動作時に間歇動作制御する省電力回路であり、ＣＰＵ３１を同一の周期で連続して間歇動作させないように動作状態と停止状態を繰り返す、例えば図７に示すような間歇制御を行う。

３４はＣＰＵ３１の周辺回路を含むその他回路であり、ここでは本発明に直接関係しない回路が大半であるため説明を省略する。
図３は、省電力機能のEntry/Exitを示す省電力同期信号の動作についての説明図である。ここでは、省電力のEntry時間／Exit時間がそれぞれ31.25us以上、省電力機能のEntry/Exitの周期が8KHzの時にコンデンサの“鳴き”が起こり、雑音が発生した場合について説明する。

例えばＵＳＢのドライバはＵＳＢのポーリング周期の規格により上記のような周期が発生する。この他に例えば前述の近接無線通信モジュール２２関連で、ＣＰＵ３１に影響するある周期が発生するならば、その周期への対応も想定して以下の回路やフローと同等な構成を行ってよい。

図４は、省電力機能のEntry/Exitがある周期（ここでは8KHz）で行われている事を検出する回路例である。この回路の基本としてＤ型フリップフロップがＤＦ１からＤＦ５まで５段縦続接続されている。省電力同期信号、ＲＥＳＥＴ＃は、ＣＰＵ３１から出てこの回路に入力されている。ＣＬＫはＲＴＣクロックによるものである。

更に、ＤＦ２の出力はＮＯＴゲートにより反転され、ＤＦ１の出力とＡＮＤゲートＮＤ１でＡＮＤされている。またこのＡＮＤゲートＮＤ１の出力はＤＦ５の出力とＡＮＤゲートＮＤ２でＡＮＤされ、８ＫＨｚ検出信号となっている。

なお、フリップフロップの代わりにシフトレジスタなどを用いても同等の構成は可能である。
また図５は、省電力機能のEntry/Exitがある周期で行われていた場合に周期を変更する回路例である。ＤＦ６からＤＦ７の２段縦続接続のＤ型フリップフロップをクロックで打ち抜くことにより８ＫＨｚ検出信号から同期された省電力Exit要求信号が生成されている。また図６は、図４の検出パターンの説明図である。図７は、図４と図５に関わる一連の動作例を示すタイミング図である。

図４でのCLKは32KHzとする（サンプリング間隔＝31.25us）。8KHz周期で省電力機能がEntry/Exitを繰り返す場合の1サイクルのパターンは図６の通り。なお、このパターン数は、図４ではＤＦ１からＤＦ５まで５段縦続接続であったが、この段数を増減すると、伴って増減される。省電力同期信号が図６のパターン（＝8KHz）で変化した時、8KHz検出信号がアサートされる（図７の(I)の部分）。すると、図５の回路にて2CLK後に省電力Exit要求信号がアサートされる（図．７の(II)の部分）。

省電力Exit要求信号により省電力機能をExitする事により、図７の(III)の部分のように不定期な省電力機能のEntry/Exitとなる。省電力機能のExitに成功したら、Reset#信号をアサートし再度、図６のパターン（＝8KHz）の検出に戻る。

省電力Exit要求信号は、例えばＰＣＨのSMI (System Management Interrupt)を発行する事が出来る信号に接続することでＢＩＯＳやＣＰＵは対応可能である。複数のデバイスによる周期への対応をする構成においては、複数のデバイスに関連するこの信号をワイヤードしておけばよい。

また図７の省電力同期信号の(IV)立下りの部分は、SMIで起動したＣＰＵがＢＩＯＳを動作させた後に、今度はＢＩＯＳから例えばＮＯＰ（ＮｏＯｐｅｒａｔｉｏｎ）命令等を受け取りＣＰＵの負荷が低減したことを検出してから省電力機能のEntryとなるように構成してもよい。

なお、省電力機能による不要輻射(EMI)を抑える場合にも本体策は有効となることがある。
（第２の実施形態）
本発明による第２の実施形態を図１乃至図４及び図８を参照して説明する。実施形態１と共通する部分は説明を省略する。
同期された検出信号を発生する図５のような回路に代えて、非同期な信号を扱えるような構成をファームウェアなどにより実現することも出来る。この場合8KHzのみでなく他の周期も一手に扱える可能性がある。例えば、検出センサ２５の内外に図４に相当する構成を設け、検出センサ２５内に備えられた図示せぬファームウェア２４による。

このファームウェア制御のフローチャートは例えば図８のようになる。
ステップＳ８１： 8KHz検出信号を入力
ステップＳ８２：省電力Ｅｘｉｔ要求を出力（例えばＥＣ／ＫＢＣ１８による上述の各種のデバイス（周辺機器、センサ、電源回路等）の監視・制御を利用してもよい）

以上の実施形態のポイントとして次の２つの機能を有する事により、コンデンサの“鳴き”の対策を行う。
（１）省電力機能のEntry/Exitがある周期で行われている事を検出する。
（２）省電力機能のEntry/Exitがある周期で行われている場合、周期を変更する。
本実施形態は、省電力の周期を検知し、周期を変更するものである。従来と比べ次のような利点・特徴がある。
（１）安価で対策出来る。
（２）省電力機能を出来るだけ妨げないよう対策することが出来る。
（３）省電力回路内に周期を変更する機能が無くても対策出来る。というがある。
省電力機能のEntry／Exitが可聴域の周期で連続して行われた場合、コンデンサの“鳴き”が発生し、雑音として問題となる場合があり、省電力機能が可聴域の周期で行われている事を検出し、その周期を変更する機能を有する事で対策した。

公知例と比べ、本実施形態はハードウェアにて省電力機能のEntry／Exitの周期を検出する為、ソフトウェア等による一定周期の省電力のEntry/Exitにも対応可能である。また、本実施形態は省電力機能を出来るだけ稼動しながら問題点を解決することができる。

なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。

２…パーソナルコンピュータ、３…本体ユニット、４…ディスプレイユニット、５…ヒンジ、６…タッチパッド、７…キーボード、８…電源スイッチ、１０…ＣＰＵ、１１…ノースブリッジ、１２…主メモリ、１３…グラフィックコントローラ、１４…ＶＲＡＭ、１５…サウスブリッジ、１６…ＨＤＤ、１７…ＢＩＯＳ−ＲＯＭ、１８…ＥＣ／ＫＢＣ、１９…電源コントローラ、２０…バッテリ、２１…ＡＣアダプタ、２２…近接無線通信モジュール、２３…近接無線通信アンテナ、２４…近接無線通信ファームウェア、２５…検出センサ、３１…ＣＰＵ、３２…省電力回路、３４…その他回路。

Claims

ＣＰＵの動作状態の周期、または動作状態と停止状態の期間を可変して前記ＣＰＵを間歇動作させる省力化機能と、
前記ＣＰＵの間歇動作が可聴域の周期で行われていることを検出する検出回路と、
前記検出回路により前記省力化機能が可聴域の周期で行われていることが検出された場合、前記間歇動作の周期を変更する変更回路と
を具備するノイズ低減回路。
前記可聴域が８kHzを含む請求項１に記載のノイズ低減回路。
前記変更回路は、前記ＣＰＵに対して、稼働率を操作する信号を発生する発生回路をさらに含む請求項１または２に記載のノイズ低減回路。
前記検出回路は、３段以上縦続接続されたフリップフロップ、またはシフトレジスタを有する請求項１乃至３のいずれか１項に記載のノイズ低減回路。
ＣＰＵと、
このＣＰＵの動作状態の周期、または動作状態と停止状態の期間を可変して前記ＣＰＵを間歇動作させる省力化機能と、
前記ＣＰＵの間歇動作が可聴域の周期で行われていることを検出する検出回路と、
前記検出回路により前記省力化機能が可聴域の周期で行われていることが検出された場合、前記間歇動作の周期を変更する変更回路と
を具備する電子機器。
ＣＰＵを間歇動作させる省電力機能を有する電子機器のノイズ低減方法に於いて、
前記ＣＰＵの動作状態の周期、または前記ＣＰＵの動作状態と停止状態の期間を可変して前記ＣＰＵを間歇動作させ、
前記ＣＰＵの間歇動作が可聴域の周期で行われていることを検出し、
前記可聴域の周期で行われていることが検出された場合、前記間歇動作の周期を変更するノイズ低減方法。