JP5033919B2 - プロセストランスミッタの高性能アーキテクチャ - Google Patents

Description

プロセストランスミッタは、一般に、プロセス関連パラメータ（温度、圧力、流速、体積など）を測定するためのプロセス変数センサおよび測定回路構成を含む。プロセストランスミッタは、プロセスパラメータ出力を器具類及び制御設備へ送信するための出力回路構成をさらに含む。多くの場合、この送信は、アナログ出力回路構成を必要とする、４〜２０ｍＡ電流ループのようなアナログ回路で行われる。さらに、プロセストランスミッタが、電流ループでパルスを送信するパルス出力回路構成を使用して、または、４〜２０ｍＡ電流ループでデジタル信号を送信するデジタル通信回路構成を使用して、プロセス関連情報を送信することは一般的である。

殆どの「スマート」プロセストランスミッタは、マイクロコントローラの周りに集中する共通のアーキテクチャを共有する。マイクロコントローラは、一般に微小電力（典型的に１ｍＡ未満）の下で動作しなくてはならないので、マイクロコントローラに関する要求は非常に高く、マイクロコントローラは、一定の速度でセンサ更新情報を読み出し、処理し、公表する必要があり、要件として、一般に様々な誤差発生源の一次検知された変数を補正するため信号修正機能を提供する必要があり、デジタル通信機能をサポートする必要があり、プロセストランスミッタの正確な動作を確実にするため診断アクティビティを実行および管理する必要がある。これらの領域のすべてにおいて要件を充足するシステムの実施は現在のマイクロコントローラの資源に重い負担を強いる。資源は３つのカテゴリ、すなわち、消費電力、メモリ空間、および、実行時間に分類される。

マイクロコントローラ技術は長年の間に改良され、既存のものよりはるかに多い能力を提供する。しかし、製品要件および市場要求はマイクロコントローラ技術より先を進んでいるように思われる。次世代のプロセストランスミッタ製品は、たとえば、さらなる高速性、さらなる高度な修正アルゴリズム、多変数サポート、および、高性能診断を要求することもあり得る。多くの場合、旧来のプロセス・トランスミッタ・アーキテクチャは、これらの要求をサポートするために漸進的改良がなされることが可能なだけであり、将来のプロセストランスミッタ要求を満たしていない可能性がある。

以上の説明は一般的な背景情報のため記載されただけであり、特許請求の範囲に記載された主題の範囲を決定する助けとして使用されることが意図されていない。

プロセストランスミッタは、プロセス変数を監視する少なくとも１つのセンサと、少なくとも１つのセンサに連結され、プロセス変数値を表すプロセス変数データを供給するように構成されたアナログ・デジタル（Ａ／Ｄ）変換器回路構成とを含む。デジタル信号プロセッサ（ＤＳＰ）は、プロセス変数データを受信するためにＡ／Ｄ変換器回路構成に連結されている。ＤＳＰは、出力データを生成するために、Ａ／Ｄ変換器回路構成からのプロセス変数データを受信し、計算を実行するように構成されたコプロセッサを含む。プロセストランスミッタの通信回路構成は、ループ配線上の通信を制御するか、または、プロセストランスミッタとのワイヤレス通信を制御するように構成されている。ＤＳＰのコプロセッサから分離したマイクロプロセッサは、ＤＳＰからワイヤレス通信またはループ配線上の通信のための通信回路構成への出力データの移動を制御するためにコプロセッサと通信回路構成との間に連結されている。

従来技術のプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第１の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第１の開示されたプロセス・トランスミッタ・アーキテクチャのワイヤレス型実施形態を示すブロック図である。 第２の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第３の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第４の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第５の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第６の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第７の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。 第８の開示されたプロセス・トランスミッタ・アーキテクチャを示すブロック図である。

殆どの「スマート」プロセストランスミッタは、図１に示されているように、マイクロコントローラの周りに集中する共通のアーキテクチャを共有する。図１に記載されたプロセストランスミッタ１００の回路構成の概略図に示されているように、従来型のプロセストランスミッタのアーキテクチャは、１つ以上のプロセス変数センサ１０５と、アナログセンサ信号を、それらを表すデジタル信号に変換する、対応するアナログ・デジタル（Ａ／Ｄ）変換器１１０とを含む。プロセストランスミッタは、さらに典型的に、動作時のプロセス変数または他の情報の記憶のための不揮発性（ＮＶ）メモリコンポーネント１１５を含む。マイクロコントローラ１２０は、シリアル周辺インターフェース（ＳＰＩ）バス１２５のようなバスを介して、Ａ／Ｄ変換器１１０およびメモリコンポーネント１１５と通信する。ＳＰＩバス１２５、および、マスタ装置（たとえば、マイクロコントローラ１２０）とスレイブ装置（たとえば、Ａ／Ｄ変換器１１０、メモリコンポーネント１１５など）との間で通信するため使用可能である対応するＳＰＩプロトコルは、技術的に周知である。開示された実施形態は、ＳＰＩバス使用に関して実証されているが、ＳＰＩバスおよびＳＰＩプロトコルとの併用に限定されない。他の方法を使用する通信が、たとえば、マルチマスタ方式シリアル・コンピュータ・バスＩ^２Ｃまたはユニバーサル非同期レシーバトランスミッタ（ＵＡＲＴ）を使用して、代わりに実施されることがある。Ａ／Ｄ変換器１１０およびメモリコンポーネント１１５のような装置との通信を管理および制御するのに加えて、マイクロコントローラ１２０は、プロセス変数信号の読み取りおよび処理、信号修正および診断機能などのようなセンサおよび被検知プロセス変数に関連した機能を典型的に実行する。

図１に示されているように、従来型のプロセストランスミッタ１００は、さらに典型的に、マイクロコントローラ１２０の制御下にあり、次に（たとえば、出力回路構成１４０の制御を介して）プロセス制御ループ上の４〜２０ｍＡ信号を制御する回路構成１３５に制御信号を供給するために、デジタル・アナログ（ＤＡＣ）回路構成１３０を含む。プロセストランスミッタが連結されているプロセス制御ループは破線１４５を使用して表されている。プロセストランスミッタ１００は、さらに典型的に、ループ１４５から電力を受信し、トランスミッタのコンポーネントに給電するレギュレータ回路構成１４７を含む。さらに典型的にマイクロコントローラ１２０の制御下で、プロセストランスミッタ１００は、デジタル通信プロトコルを使用して４〜２０ｍＡループを介してデジタル信号を送信するために出力制御回路構成１３５と通信するデジタル通信プロトコル（たとえば、ＨＡＲＴ（登録商標））モデム１５０を含む。さらに、４〜２０ｍＡループによる送信の代わりに、デジタル信号のワイヤレス通信もまた使用されることがある。

理解され得るように、マイクロコントローラは典型的に要件に忠実に従う必要があるので、マイクロコントローラへの要求は非常に高く、これらの要望は、絶対的な要件として表されているのではなく、以下のリストに含まれている要望のように、一例として記載されている。
・微小電力動作（１ｍＡ未満）
・リアルタイム・オペレーティング・システム：マイクロコントローラは一定のレート（たとえば、典型的に、４５ｍＳ毎に）センサ更新情報を読み出し、処理し、公表することが必要である。
・信号修正：マイクロコントローラはセンサ情報を読み出し、様々な誤差発生源に対し一次変数を補正するため修正アルゴリズムを実行する。
・デジタル通信：すべてのスマート装置はデジタル通信プロトコル（たとえば、ＨＡＲＴ（登録商標）通信プロトコル）をサポートする。このことは、メッセージを受理および確認し、応答を作成し、公表するためにマイクロコントローラに負荷をかける。
・診断アクティビティ：コントローラは、装置の正確な動作を確実にする診断アクティビティを管理することが必要である。

上述されているように、これらの領域のすべてにおける要件を充足するプロセストランスミッタにおけるシステムの実施は、現在のマイクロコントローラの資源（たとえば、消費電力、メモリ空間、および、実行時間）に重い負担を強いる。プロセストランスミッタ製品要件が多くの場合にマイクロコントローラ技術の改良を凌ぐと仮定すると、マイクロコントローラ技術改良が可能な性能改良を超える性能改良を可能にする異なるプロセス・トランスミッタ・アーキテクチャが開示される。これらのプロセストランスミッタ・アーキテクチャは、電力制限を超えることなく、たとえば、より高速度（たとえば、２０ｍｓ更新レート）、より高度な修正アルゴリズム、多変数サポート、高性能診断を提供するために役立つことができる。

「ＤＳＰ」（デジタル信号プロセッサ）という用語は、デジタル（バイナリ）信号を操作する広範囲の技術を指す。実施は典型的にハードウェア指向であるが、マイクロコントローラによって実行されるソフトウェアを使用して行われ得る。ハードウェアアプローチを使用する優位性は、計算演算がソフトウェアアプローチよりはるかに効率的に行われ得ることである。このため、多数の既製のハードウェアＤＳＰ製品を利用可能である。しかし、これらの製品の大部分は、消費電流が簡単に１００ｍＡを超えることがある高速、高電力環境に適合している。これらの装置は、高速（たとえば、１００ＭＨｚ）で動作するように設計されているので、典型的に、それらの電力／性能が、ループ給電方式のプロセス機器が要求する電力レベルにスケーリングされることができない。

典型的な実施形態では、ハードウェア作動アルゴリズムとコプロセッサのソフトウェア作動との混合であるＤＳＰが使用される。これは、（柔軟性を犠牲にした）ハードウェア実施の低電力と、柔軟性を提供し、簡単な更新プロセスを実現し易くするためのソフトウェアとを巧く利用する。このような混合型ＤＳＰアーキテクチャの実施例は、ハードウェアフィルタと、ソフトウェアで構成されたコプロセッサとを利用する流量計ＤＳＰチップを含む。本実施形態では、ハードウェアは、Ａ／Ｄ変換器値および使用された様々なセンサの温度値とから圧力を決定する多項式を実施するため使用され得る。これらの式において、係数だけが変更可能であり、レジスタを使用して取り扱うことが可能である。

図２−１は、トランスミッタ性能を改良するために第１のアーキテクチャを使用するプロセストランスミッタ２００−１を示すブロック図である。図２−１に示されているのは、プロセスを監視する３つのセンサ２０２であるが、本実施形態および他の実施形態は特有のセンサの数に限定されない。センサ２０２は、たとえば、差動圧力（ＤＰ）センサ、圧力（Ｐ）センサ、温度（Ｔ）センサなどが可能である。各センサ２０２は、センサ出力をデジタル値に変換するＡ／Ｄ変換器２０４に連結されている。各Ａ／Ｄ変換器２０４はチップ選択（ＣＳ）線、割り込み（ＩＮＴ）線、および、シリアル周辺インターフェース（ＳＰＩ）バスを介してデジタル信号プロセッサ２１０に連結されている。Ａ／Ｄ変換器２０４がセンサ情報を更新したとき、Ａ／Ｄ変換器はＩＮＴ線に割り込みを発生し、対応するＣＳ線を使用してＤＳＰ２１０によって選択された後、選択されたＡ／Ｄ変換器は、更新されたセンサデータを、ＳＰＩバスを介してＤＳＰへ送信する。Ａ／Ｄ変換器２０４のスレイブ装置のそれぞれは、別個のＣＳ線（たとえば、ＣＳ１、ＣＳ２およびＣＳ３）と、別個のＩＮＴ線（たとえば、ＩＮＴ１、ＩＮＴ２およびＩＮＴ３）とを有するが、ＳＰＩバスを共有できる。他のコンポーネントは同様に別個のＣＳ線およびＩＮＴ線を有するが、ＳＰＩバスを共有できる。以下、簡単にするため、これらの線は総称的にＣＳ線およびＩＮＴ線と呼ばれるが、一般的に別個のＣＳ線およびＩＮＴ線が典型的に使用されることが理解されるべきである。

マイクロプロセッサ２３０のようなマイクロコントローラがセンサデータ処理（たとえば、計算、補正など）機能と、２配線式プロセスループを介してセンサ関連データを送信する通信機能との両方を取り扱う従来型のプロセストランスミッタ・アーキテクチャとは違って、図２−１で使用されるアーキテクチャでは、別個のＤＳＰ２１０がマイクロプロセッサ２３０とＡ／Ｄ変換器２０４との間に位置付けられる。ＤＳＰ２１０は、センサインターフェース機能を実行し（たとえば、割り込みを取り扱い、センサデータを受信する）、センサデータ計算機能を実行し、一方、マイクロプロセッサ２３０はループ通信機能を実行する。

ＤＳＰ２１０は、ＳＰＩバスを介してＡ／Ｄ変換器２０４によって供給された値を読み出し、供給された値を入力データレジスタ２１２に記憶する。ＤＳＰ２１０の中のコプロセッサ２１５は、その後に、出力値を計算し、出力値を出力データレジスタ２１７に記憶し、たとえばＥ^２またはＦＲＡＭメモリのような関連したメモリを有するマイクロプロセッサ２３０への割り込みを作成する。一般に、Ａ／Ｄ変換器へのマイクロプロセッサアクセスは、タイミング問題およびバス競合問題を回避するためにＤＳＰ２１０を介して提供されるものである。

マイクロプロセッサ２３０がＤＳＰ２１０によって計算されたセンサ情報を受信すると、マイクロプロセッサは、デジタル通信モデムおよび／またはデジタル・アナログ変換器（ＤＡＣ）を使用してプロセスループ１４５によるデータの送信を制御する。図示された実施形態では、デジタル通信モデムおよびＤＡＣは、単一の通信回路構成チップ２４０に一体化される。しかし、他の実施形態では、別個のデジタル通信モデムおよびＤＡＣチップが使用される。単一チップの中のこれらの回路の表現は開示された実施形態をこの構成に限定しない。デジタル通信モデムの実施例は、ＨＡＲＴ通信プロトコルを使用して２配線式プロセスループ１４５を介して通信するＨＡＲＴモデムである。ループ通信は他の工業規格通信プロトコルによることも可能である。適当な工業規格通信プロトコルの実施例は、限定されることなく、ＨＡＲＴ（登録商標）、ＦＯＵＮＤＡＴＩＯＮ（登録商標）フィールドバス、ＰＲＯＦＩＢＵＳ−ＰＡ、および、コントローラ・エリア・ネットワーク（ＣＡＮ）を含む。本図面におけるＨＡＲＴ（登録商標）モデムの形式のデジタル通信モデムの図解は単なる一例であり、開示された実施形態をＨＡＲＴ（登録商標）通信プロトコルに限定しない。

ＨＡＲＴ（登録商標）フィルタ２４５は、プロセスループの４〜２０ｍＡ線に連結され、ＨＡＲＴ（登録商標）通信で使用される周波数シフトキーイング（ＦＳＫ）信号が分析され得るように、ＤＣ成分をフィルタ除去する。ＤＡＣは出力回路２５０を制御するため使用され、出力回路が今度はループ１４５上に４〜２０ｍＡ電流を設定する。デジタル通信モデムは、出力回路２５０によって電流ループを介してデジタル信号を送信するため使用される。デジタル通信モデムまたはＤＡＣとの通信は、たとえば、ＣＳおよびＳＰＩバス線を使用して実施される。さらに、通信回路構成２４０のデジタル通信モデム部のため、マイクロプロセッサ２３０と通信回路構成２４０との間で送信データ（ＴＸＤ）／受信データ（ＲＸＤ）線がデジタルデータの送信または受信を制御するためさらに使用される。送信データ線および信号（ＴＸＡ）は、出力回路を制御し、それによって、ループによるデジタル通信を実現し易くするため回路構成２４０と出力回路２５０との間に設けられている。パルス密度変調信号である１ビット信号ＭＳＢ（たとえば、最上位ビット信号）は、ループ電流レベルを制御するために通信回路構成のＤＡＣ部から出力回路２５０へ供給され得る。

プロセスループを介して通信機能を取り扱う上に、マイクロプロセッサ２３０は、コントローラ・エリア・ネットワーク（ＣＡＮ）通信のような他の通信機能をさらに制御する。ＳＰＩ対ＣＡＮ通信チップは、図示された実施形態においてＩＮＴ、ＣＳおよびＳＰＩバス線を使用して、マイクロプロセッサ２３０とＣＡＮ装置との間で通信する。さらに、マイクロプロセッサ２３０は、システムの診断および安全動作の監視の目的のため使用される診断Ａ／Ｄ変換器２７０と通信する。例示的な実施形態では、Ａ／Ｄ２７０は、監視用ループ電流レベルと、供給電圧レベルと、基準電力および他の電圧と、ボード温度と併せて使用される１０ビット装置である。

プロセストランスミッタ２００−１で利用されるアーキテクチャでは、マイクロプロセッサ２３０は、測定チャネルＡ／Ｄ割り込みの取り扱い、および、結果として生じるセンサデータに関する計算という従来型のタスクによる負荷から解放される。その代わりに、マイクロプロセッサ２３０は通信またはシステム制御のため主として用意されている。このことは、プロセスループ１４５から給電されたプロセストランスミッタのため利用可能である低電力レベルを用いると、主マイクロプロセッサは（結果としてより高速な割り込みレートなどをもたらす）より高速のサンプルレートに遅れないことが困難であったため、特に役に立つ。

図２−１は、プロセス制御ループを介して通信するように構成されたプロセストランスミッタを示している。しかし、他の実施形態は、制御室、他のプロセス装置、または、一般的に他の装置とワイヤレス方式で通信するように構成され得る。このようなワイヤレス方式で通信するプロセストランスミッタ２００−２のような実施例が図２−２に示されている。プロセストランスミッタ２００−２は、プロセス制御ループによるデータの送信に役立つコンポーネントを除いて、図１に示されたプロセストランスミッタ２００−１のアーキテクチャと同じであるアーキテクチャを有する。たとえば、プロセストランスミッタ２００−２はプロセス制御ループを介して通信しないので（または少なくともプロセス制御ループだけを介して通信することはないので）、出力回路構成２５０はすべての実施形態に含まれる必要がない。同様に、通信回路構成チップ２４０およびＨＡＲＴフィルタ２４５は省略されることができ、または、実施されるそれらの必要な機能のいずれかを、ループ通信に関係していたプロセストランスミッタ２００−１からのコンポーネントを置き換えることが可能である、どこか他のところ、たとえば、ワイヤレス通信モジュール２８０の中に有することができる。ワイヤレス通信、および、プロセス制御ループによる通信の両方が望ましい場合、通信モジュール２８０は、たとえば、コンポーネント２４０、２４５および２５０と共に組み込まれてもよく、かつ、マイクロプロセッサ２３０に別々に接続されてもよい。

用途に依存して、ワイヤレス通信モジュール２８０は、限定されることはないが、（カリフォルニア州アーバインのＬｉｎｋｓｙｓ社によって確立されたＩＥＥＥ ８０２．１１（ｂ）ワイヤレスアクセスポイント、および、ワイヤレスネットワーキング装置のような）ワイヤレスネットワーキング技術、（カリフォルニア州サンノゼのＡｅｒｉｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ社によるＭｉｃｒｏｂｕｒｓｔ（登録商標）のような）セルラ（cellular）もしくはデジタルネットワーキング技術、超広帯域、移動体通信用グローバルシステム（ＧＳＭ）、汎用パケット無線サービス（ＧＰＲＳ）、符号分割多元接続（ＣＤＭＡ）、スペクトル拡散技術、ショートメッセージングサービス／テキストメッセージング（ＳＭＳ）、または、何らかの他の適当な無線周波数ワイヤレス技術を含む、何らかの適当なワイヤレス通信プロトコルに従って通信するように適合することができる。さらに、無線周波数通信モジュール２８０を利用する複数のプロセストランスミッタ、および／または、ハンドヘルド型現場保守ツールが共存し、互いのワイヤレス動作範囲内で動作できるように、既知のデータ衝突技術が利用され得る。このような衝突回避は、ある程度の数の異なる無線周波数チャンネルおよび／またはスペクトル拡散技術を含むことができる。さらに、通信モジュール２８０は市販されているＢｌｕｅｔｏｏｔｈ通信モジュールでもよい。図２−１に示された実施形態では、通信モジュール２８０は、内部アンテナまたは外部アンテナであるアンテナ（図示せず）に連結されたトランスミッタ２００−２の内部のコンポーネントである。他の実施形態では、モジュール２８０はトランスミッタ２００−２の外部にあり得る。

残りのプロセストランスミッタの実施形態は、例示の目的のため、プロセス制御ループ（たとえば、有線方式の実施形態）を介して連結または通信するタイプであるとして示されている。しかし、これらの実施形態のそれぞれは、対応する無線方式で通信するプロセストランスミッタの実施形態もまた包含するものとして解釈されるべきであることが理解される必要がある。これらの対応する無線通信では、プロセス制御ループによる通信に関係する（対応する有線方式の実施形態において示されている）回路構成はワイヤレス通信モジュール２８０で置き換えられることができる。さらに、利用される共通のアーキテクチャに起因して、説明の目的のため、プロセストランスミッタ２００−１および２００−２は、以下では、プロセストランスミッタ２００として総称され、図２−１および２−２は図２として総称される。

図３は、図２に示されたプロセストランスミッタ２００で使用されるアーキテクチャと非常に類似している第２のアーキテクチャを使用するプロセストランスミッタ３００を示すブロック図である。本アーキテクチャにおいて、マイクロプロセッサ２３０は、プロセスループ１４５上の４〜２０ｍＡ電流を制御するため使用されたデータパスから取り除かれている。これを実現するため、通信回路構成２４０の出力ＤＡＣ部はＤＳＰ２１０から直接的に駆動される。図３においてわかるように、ＣＳおよびＳＰＩバスはこのデータパスを実現し易くするためにＤＳＰ２１０と通信回路構成２４０との間に連結されている。これによって、トランスミッタの内部で必要とされる通信が少なくなるので、Ａ／Ｄ変換器２０４が圧力データを発する時点からアナログ出力が更新される時点までの待ち時間が短くなる。回路構成２４０のデジタル通信モデム部へのデジタル通信は、ＣＡＮインターフェース２６０へのデジタル通信が行っているように、依然としてマイクロコントローラ２３０を通ってモデムに達する（たとえば、ＴＸＤ／ＲＸＤ線を参照のこと）。

図４は、図２および３に示されたプロセストランスミッタ２００および３００において使用されるアーキテクチャに類似している第３のアーキテクチャを使用するプロセストランスミッタ４００を示すブロック図である。プロセストランスミッタ４００は、たとえば、いくつかの点でプロセストランスミッタ３００とは異なる。第一に、プロセストランスミッタ４００は、通信モジュール４２０の形で付加的な特定用途向け集積回路（ＡＳＩＣ）を含む。通信モジュール４２０は、通信回路構成２４０からのデジタル通信（たとえば、ＨＡＲＴ）モデム、フィルタ２４５、ＳＰＩ対ＣＡＮインターフェース２６０、および、ＣＡＮ電力回路構成の機能を実行する単一のＡＳＩＣである。さらに、破線を使用して表されているように、システム診断Ａ／Ｄ変換器２７０もまたいくつかの実施形態では通信モジュール４２０の一部として実施されて得る。

様々な回路コンポーネントからのこれらの機能が単一の通信モジュール４２０に一体化されることを可能にするため、通信回路構成２４０からのＤＡＣ機能はデジタルモデム機能から分離され、デジタルモデム機能が通信モジュールで実施されることを可能にする。ＤＡＣ回路構成は、このとき、代わりに、必要に応じて独立型の集積チップ（ＩＣ）のようなどこか他のところで実施されてもよい。図４に示されているような典型的な実施形態では、ＤＡＣ回路構成４１５はＤＳＰ４１０に追加され、ＤＳＰ４１０は、このとき、ループ配線１４５上の４〜２０ｍＡ電流を制御するために４〜２０ｍＡ出力回路２５０と直接的に通信する。ＤＡＣ４１５の組み込みによってＤＳＰ２１０とは相違するのに加えて、ＤＡＣが制御する値がマイクロプロセッサ２３０による割り込みを介して取り扱われる代わりに出力回路２５０へ直接的に供給されるとき、ＤＳＰ４１０は、場合によっては、出力レジスタ２１７を省くことができる。

図５は第４のアーキテクチャを使用するプロセストランスミッタ５００を示すブロック図である。プロセストランスミッタ５００の中で、センサ２０２に連結されているＡ／Ｄ変換器は、アナログ回路構成部だけを含み、多くの場合にＡ／Ｄ変換器の内部（たとえば、Ａ／Ｄ変換器２０４の内部）で実施されるデジタル回路構成デシメーションフィルタを含まない。図示されているように、複数のＡ／Ｄ変換器が単一のチップ５０４にまとめられている。しかし、破線によって表されているように、Ａ／Ｄ変換器５０４は代わりに別個のチップとして実施されてもよい。Ａ／Ｄ変換器のそれぞれは、ＤＳＰ５１０に連結されている高速データ（ＨＳＤ）１ビットデータ線のペアを介して、そのセンサ関連信号を供給する。

図４に示されたＤＳＰ４１０に関して上述されているように類似した機能を実施するＤＳＰ５１０は、Ａ／Ｄ機能のためのデシメーションフィルタ５１５を実施する。（複数の）デシメーションフィルタ５１５は、センサ値を表すマルチビットワード（たとえば、２４ビットワード）を作成する。そうするため、デシメーションフィルタは、ＨＳＤ線に供給された高速１ビット信号を、より低い周波数のロングワードにダウンサンプリングすることによって、マルチビットワードへ変換する。デシメーションフィルタのダウンサンプリングによって生成されたマルチビットワードは、その後、上述の実施形態の場合と同様に、入力レジスタ２１２の中に記憶され得る。入力および／または出力レジスタとしての機能を果たすＳＰＩ通信レジスタ５２０が、１つ以上のＳＰＩバス上で通信されるべきデータを記憶するため組み込まれ得る。図示されているように、本実施形態は、ＤＡＣ４１５がＤＳＰ５１０のコプロセッサ２１５から必要なデータを直接的に取得できるので、必ずしもＤＡＣのための出力レジスタも必要としない。しかし、ＤＡＣ出力レジスタが、この目的、または、マイクロプロセッサ２３０がテスト、診断などのため値を読み出すことを可能にするような他の目的のため組み込まれ得る。これは、たとえば、図８に示され、さらに後述されている実施形態の実施例において明らかにされている。

いくつかの選択的な実施形態では、図示されているように、マイクロプロセッサ２３０およびＡ／Ｄ変換器５０４は、診断、構成、または、他の目的のため互いの間で直接的に通信してもよい。これは、プロセストランスミッタ５００において、Ａ／Ｄ変換器５０４とマイクロプロセッサ２３０とを接続するＩＮＴ、ＣＳおよびＳＰＩバス線を追加することによって、実現し易くされる。さらに、ＨＳＤ線を使用するＡ／Ｄ変換器５０４とＤＳＰ５１０との間の通信の代わりに（または加えて）、エンコーダ５０６およびデコーダ５０８が、場合によっては、Ａ／Ｄ変換器５０４とプロセストランスミッタの残りの部分との間のセキュア通信を実現し易くするためプロセストランスミッタに追加され得る。

プロセストランスミッタ５００の中で、アナログコンポーネントは、３つ以上のＡＳＩＣ構成を使用して、デジタルコンポーネントから完全に分離されてもよい。他のデジタル機能と共にＤＳＰ５１０にデシメーションフィルタ機能を追加すると、より小型の幾何学的構成がデジタルコンポーネントのため使用でき、より少ない消費電力を生じることが可能である。これは、プロセストランスミッタの製造業者が、同じ電力制限によって依然として制約されているのに、より多くの機能を自分の装置に加えようとするとき、重要な要因になり得る。

図６は、プロセストランスミッタ５００のアーキテクチャに類似した第５のアーキテクチャを使用するが、さらなるＩＣ一体化を伴うプロセストランスミッタ６００を示すブロック図である。図６においてわかるように、（Ａ／Ｄ変換器２７０を組み込むことができる）出力ＡＳＩＣまたは通信モジュール４２０とＡ／Ｄ ＡＳＩＣ５０４とは、両方共に混合モード装置であるので、混合モードＡＳＩＣ６００を形成するために一体化される。同様に、ＤＳＰ ＡＳＩＣ５１０はシステムマイクロコントローラ２３０と共に、これらは両方共に純粋にデジタル装置であるため、単一のデジタルＤＳＰ ＡＳＩＣ６１０に一体化される。このアーキテクチャは、利用可能な技術を最大限に利用する可能性がある。最適「デジタル」プロセスがＤＳＰ ＡＳＩＣ６１０のため使用され、最適「混合モード」プロセスがＡ／Ｄ ＡＳＩＣ６０４のため使用され得る。

図７は、上記のアーキテクチャと類似しているが、さらなるＩＣ一体化を伴う第６のアーキテクチャを使用するプロセストランスミッタ６５０を示すブロック図である。プロセストランスミッタ６５０の中で、単一のＡＳＩＣ６６０がＡ／Ｄ変換器、ＤＳＰ、マイクロプロセッサ、および、通信モジュールを実施するため使用される。典型的な実施形態では、単一のＡＳＩＣ６６０の内部で実施されないコンポーネントは、センサ２０２と、出力回路２５０と、場合によっては、外部メモリ装置２３２とだけである。図７に示されたアーキテクチャは、アナログコンポーネントとデジタルコンポーネントとの一体化のために、いくつかの電力効率を犠牲にする可能性があるが、集積チップ製造においてコスト節約をもたらす可能性もある。

図８は、孤立した測定チャネルを使用するプロセストランスミッタ７００のブロック図である。本アーキテクチャの図示された実施形態では、センサＡ／Ｄ変換器は、図５〜７に示されている高速データ信号のような高速データ信号を供給するシグマ−デルタ変調器７０６の形をしている。シグマ−デルタ変調器７０６として図示されているが、センサＡ／Ｄ変換器はすべての実施形態においてシグマ−デルタ変調器であることは必要とされない。さらに、上述の図面に示されたＡ／Ｄ変換器回路構成はシグマ−デルタ変調器の形であり得る。

シグマ−デルタ変調器７０６からのＨＳＤ線は、シグマ−デルタ変調器からのデータストリームを単一のデータストリームに結合するデータエンコーダ７０７に供給される。単一のデータストリームは、絶縁変換器７０８の中を通され、ＤＳＰ ＡＳＩＣ７１０の中に組み込まれたデータデコーダ７０９へ供給される。デコーダ７０９は、単一のデータストリームを元の別個のデータストリームに分離する。ＤＳＰ ７１０の内部のデシメーションフィルタ５１５は、次に、各個別のデータストリームをマルチビットワードに変換する。各マルチビットワードは次にデータレジスタ２１２に記憶される。いくつかの図面では、デシメーションフィルタ５１５およびレジスタ２１２が単一のボックスとして示されているが、これらの回路構成コンポーネントは、図８に示されているように、複数のデシメーションフィルタおよび複数のデータレジスタを使用して実施され得る。

データデコーダ７０９の組み込みの他に、ＤＳＰ７１０は、上述のアーキテクチャと非常に似通って機能する。コプロセッサ２１５が同様にデータレジスタ２１２に連結され、レジスタ２１２の中のデータに関する計算を実行するように構成されている。ＤＡＣレジスタ７１２は、場合によっては、ループ配線１４５上の４〜２０ｍＡ電流を設定するために、出力回路２５０を制御するＤＡＣ４１５への入力として供給される前に、コプロセッサ２１５からのデータを記憶するため組み込まれる。さらに、上記のアーキテクチャにおいて、ＳＰＩデータレジスタ５２０は、マイクロプロセッサ２３０とのＳＰＩ通信を実現し易くするためコプロセッサ２１５および他のコンポーネントに連結される。マイクロプロセッサ２３０はこの場合もデジタル通信モデム７４２を介してデジタル通信を制御する。

さらにＤＳＰ７１０の中に示されているのは、ループ配線による通信を担当しているマイクロプロセッサ２３０がそれに応じて通知され得るように、センサ／シグマ−デルタ変調器との通信に割り込みがあったかどうかを検出する選択的な通信検出回路構成７２０である。同様に、プロセストランスミッタ７００の流量計による実施形態において、場合によっては、ＤＳＰ７１０に組み込まれているのは、コプロセッサ２１５と出力回路２５０との間に連結されたパルス出力回路構成７２５である。パルス出力回路構成７２５は、周波数が流量を表すパルス出力を発生させるため出力回路２５０を制御する。パルス出力に連結されたトータライザ回路７３０はパルス出力に基づいて総流量カウントを保つように構成されている。

プロセストランスミッタ７００にさらに組み込まれているのは、コンポーネントの動作用のクロック信号を供給するクロック回路７３５である。場合によっては、第２の絶縁変換器７４０が、測定チャネル回路構成からのＤＳＰの絶縁を維持したままの状態でＤＳＰ７１０にもクロック信号を供給するため使用され得る。プロセストランスミッタ７００の中の２つの他の選択的なコンポーネントは、通信復号化回路構成７４５と故障データ記憶回構成７５０とを含む。通信復号化回路構成７４５は、データエンコーダ７０７に連結され、診断機能などのような様々な目的のため符号化されたデータを復号化するため使用される。故障データ記憶回路構成７５０は、センサまたは他のコンポーネント機能の故障を表すデータを記憶する。

図９は、上述されたアーキテクチャ、たとえば、当初はＨＳＤ線または絶縁機能を利用しなかったプロセストランスミッタ２００、３００または４００からの性能向上を表すアーキテクチャを使用するプロセストランスミッタ８００を示すブロック図である。本実施形態では、可変Ａ／Ｄ変換器の間の通信は、ＩＮＴおよびＣＳ方式を使用するＳＰＩバスと、ＨＳＤ線のいずれか一方または両方を用いることができる。Ａ／Ｄ変換器２０４から提供されるＨＳＤ線による通信を実現し易くするため、図８に示されたエンコーダ７０７と類似した機能を行うエンコーダ８０５が設けられている。絶縁変換器８１０もまた、プロセストランスミッタ８００のＤＳＰと測定チャネルとの間で絶縁を行うために組み込まれている。符号化されたデータは変換器８１０を介して送信される。データを復号化するため、復号化およびデシメーションフィルタ回路構成８１５がＤＳＰ８１０の内部に組み込まれている。絶縁はＨＳＤ線とＤＳＰ８１０との間で行われるので、（たとえば、符号化回路構成、絶縁変換器、および、復号化回路構成を組み込むことができる）絶縁回路構成８１１がＳＰＩバスとＤＳＰ８１０との間に同様に組み込まれることができる。プロセストランスミッタ８００の他の特徴は、他の図面に関して説明されたアーキテクチャの同じ番号が付けられた特徴と同じであるか、または、類似している。このＨＳＤおよび絶縁性能向上を共に使用することができる多種多様の異なるアーキテクチャの説明の目的のため、図９において、図３および４からの通信回路構成２４０のデジタルモデム部は、ＤＡＣ４１５または通信モジュール４２０の中の他のコンポーネントのいずれかと組み合わされるのではなく、別個のコンポーネント８４０として示されている。

本発明は典型的な実施形態に関して説明されているが、当業者は、発明の精神および範囲から逸脱することなく、変更が形式上および詳細になされることがあることを理解されたい。たとえば、異なる実施形態の様々な特徴は特有の実施のため組み合わされ得る。主題は構造的な特徴および／または方法論的な動作に固有の用語で記載されているが、特許請求の範囲の中で規定された主題は必ずしも上記の特定の特徴または動作に限定されないことを理解されたい。それどころか、上記の特定の特徴および動作は請求項を実施する例示的な形として開示されている。

Claims (18)

1. プロセス変数を監視する少なくとも１つのセンサと、
   少なくとも１つのセンサに連結され、プロセス変数値を示すプロセス変数データを供給するように構成されたアナログ・デジタル（Ａ／Ｄ）変換器回路構成と、
   プロセス変数データを受信するためにＡ／Ｄ変換器回路構成に連結されたデジタル信号プロセッサ（ＤＳＰ）であって、ＤＳＰが出力データを生成するためにＡ／Ｄ変換器回路構成からのプロセス変数データを受信しプロセス変数データに関する計算を実行するように構成されたコプロセッサを含む、デジタル信号プロセッサ（ＤＳＰ）と、
   プロセストランスミッタとの通信を制御するように構成された通信回路構成と、
   ＤＳＰのコプロセッサから分離したマイクロプロセッサであって、プロセストランスミッタからの通信のためのＤＳＰから通信回路構成への出力データの移動を制御するためコプロセッサと通信回路構成との間に連結されているマイクロプロセッサと、
   を含むプロセストランスミッタ。
2. ＤＳＰのコプロセッサがＡ／Ｄ変換器回路構成からの割り込み要求を受信し、応答してＡ／Ｄ変換器回路構成との通信を制御するように構成されている、請求項１に記載のプロセストランスミッタ。
3. プロセストランスミッタがループ配線に連結されるように構成され、通信回路構成がループ配線による通信を制御するように構成され、ループ配線上の４〜２０ｍＡ電流を制御するためにループ配線に連結されるように構成された出力回路をさらに含む、請求項２に記載のプロセストランスミッタ。
4. 通信回路構成が、
   ループ配線上の４〜２０ｍＡ電流を制御するように構成されたループ電力回路構成と、
   出力回路に連結され、デジタル通信プロトコルを使用してループ配線を介して通信するために出力回路を制御するように構成されたデジタルモデムと、
   出力回路に連結され、アナログ信号を出力回路へ供給するように構成され、それによってループ配線上の４〜２０ｍＡ電流を制御するデジタル・アナログ変換器（ＤＡＣ）と、
   を含む、請求項３に記載のプロセストランスミッタ。
5. デジタル通信プロトコルがＨＡＲＴ通信プロトコルである、請求項４に記載のプロセストランスミッタ。
6. ＤＳＰが、アナログ信号を制御し、それによって、ループ配線上の４〜２０ｍＡ電流を制御するためのＤＡＣへデジタル値を供給するためにＤＡＣに連結され、
   マイクロプロセッサが、デジタル通信プロトコルを使用するループ配線によるデジタル通信を制御するためのデジタルモデムに連結されている、
   請求項４に記載のプロセストランスミッタ。
7. ＤＳＰが通信回路構成のＤＡＣをさらに含む、請求項６に記載のプロセストランスミッタ。
8. マイクロプロセッサに連結され、マイクロプロセッサからＳＰＩ通信を受信するシリアル周辺インターフェース（ＳＰＩ）対コントローラ・エリア・ネットワーク（ＳＰＩ対ＣＡＮ）通信回路をさらに含む、請求項７に記載のプロセストランスミッタ。
9. デジタルモデムおよびＳＰＩ対ＣＡＮ通信回路を含む通信モジュールをさらに含む、請求項８に記載のプロセストランスミッタ。
10. マイクロプロセッサに連結され、マイクロプロセッサからＳＰＩ通信を受信する診断Ａ／Ｄ変換器をさらに含む、請求項９に記載のプロセストランスミッタ。
11. 通信モジュールが診断Ａ／Ｄ変換器をさらに含む、請求項１０に記載のプロセストランスミッタ。
12. 少なくとも１つのセンサに連結されたＡ／Ｄ変換器回路構成が、ＤＳＰに連結された高速データ（ＨＳＤ）データ線のペアを介してプロセス変数データを表す出力を供給するように構成されたアナログコンポーネントだけを含み、ＤＳＰが、高速データ線のペアに連結されたデシメーションフィルタ回路構成であって、Ａ／Ｄ変換器の出力をプロセス変数データを表すマルチビットデジタルワードに変換するように構成されたデシメーションフィルタ回路構成をさらに含む、請求項９に記載のプロセストランスミッタ。
13. 通信モジュールとＡ／Ｄ変換器回路構成のアナログコンポーネントとを含む混合モード特定用途向け集積チップ（ＡＳＩＣ）をさらに含む、請求項１２に記載のプロセストランスミッタ。
14. ＤＳＰとマイクロプロセッサとを含むデジタルＤＳＰ ＡＳＩＣをさらに含む、請求項１３に記載のプロセストランスミッタ。
15. ＤＳＰと、マイクロプロセッサと、通信モジュールと、Ａ／Ｄ変換器回路構成とを含む一体化されたアナログおよびデジタルＡＳＩＣをさらに含む、請求項１２に記載のプロセストランスミッタ。
16. Ａ／Ｄ変換器回路構成がシグマ−デルタ変換器回路構成を含み、
    プロセストランスミッタが、
    シグマ−デルタ変換器回路構成に連結され、シグマ−デルタ変換器回路構成の出力を単一のデータ信号に符号化するデータ符号化回路構成と、
    ＤＳＰの中にあり、デシメーションフィルタ回路構成に連結されるデータ復号化回路構成であって、データ復号化回路構成が、単一のデータ信号を複数のデータ信号に復号化し、複数のデータ信号を、プロセス変数データを表すマルチビットデジタルワードへの変換のためデシメーションフィルタ回路構成に供給する、データ復号化回路構成と、
    データ符号化回路構成とデータ復号化回路構成との間に連結された絶縁変換器と、
    をさらに含む、請求項１２に記載のプロセストランスミッタ。
17. クロック信号をシグマ−デルタ変換器およびデータ符号化回路構成へ供給するクロック回路と、
    クロック回路とＤＳＰとの間に連結され、ＤＳＰをクロック回路から絶縁している間にクロック信号をＤＳＰへ供給するクロック信号絶縁変換器と、
    をさらに含む、請求項１６に記載のプロセストランスミッタ。
18. 通信回路構成がワイヤレス通信モジュールを含む、請求項２に記載のプロセストランスミッタ。

Images