JP5032205B2 - Multilayer wiring board having a cavity portion - Google Patents

Multilayer wiring board having a cavity portion Download PDF

Info

Publication number
JP5032205B2
JP5032205B2 JP2007144029A JP2007144029A JP5032205B2 JP 5032205 B2 JP5032205 B2 JP 5032205B2 JP 2007144029 A JP2007144029 A JP 2007144029A JP 2007144029 A JP2007144029 A JP 2007144029A JP 5032205 B2 JP5032205 B2 JP 5032205B2
Authority
JP
Japan
Prior art keywords
insulating base
wiring board
base material
particles
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007144029A
Other languages
Japanese (ja)
Other versions
JP2008010858A (en
Inventor
純 松井
紳月 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Plastics Inc
Original Assignee
Mitsubishi Plastics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Plastics Inc filed Critical Mitsubishi Plastics Inc
Priority to JP2007144029A priority Critical patent/JP5032205B2/en
Publication of JP2008010858A publication Critical patent/JP2008010858A/en
Application granted granted Critical
Publication of JP5032205B2 publication Critical patent/JP5032205B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer printed circuit board with a cavity portion capable of meeting the need of high density and microscopic physical size of the multilayer printed circuit board, mounting semiconductor devices in a higher density fashion, maintaining the shape of the cavity portion in a good condition where semiconductor devices are mounted, and forming the cavity portion efficiently. <P>SOLUTION: This multilayer printed circuit board is composed of lamination of a plurality of printed circuit board. The printed circuit board is configured to include an insulating base made of thermoplastic resin composition, a conductive pattern arranged on the insulating base, and a via-hole arranged by penetrating the insulating base filled up with conductive paste composition. In addition to a plurality of printed circuit boards forming the lower side of the multilayer printed circuit board, cavity holes are formed in a plurality of printed circuit boards that form the upper layer side. The lamination of the plurality of printed circuit boards is carried out by thermal fusion. In this way, the multilayer printed circuit board with a cavity portion is formed. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、半導体チップおよび受動部品を実装するためのキャビティー部を有する多層配線基板に関する。   The present invention relates to a multilayer wiring board having a cavity portion for mounting a semiconductor chip and passive components.

高密度情報化社会の発展により、電子機器の情報処理の高速化（動作周波数の高速化）、情報通信の周波数広帯域化（ブロードバンド）が進んできている。このような状況下、電子機器に搭載される基板としては、高密度な多層配線基板が求められている。そして、その配線基板材料は、比誘電率、誘電正接が低いことが求められている。   With the development of a high-density information society, speeding up of information processing of electronic devices (speeding up of operating frequency) and frequency broadbanding of information communication (broadband) are progressing. Under such circumstances, a high-density multilayer wiring board is required as a board mounted on an electronic device. The wiring board material is required to have a low relative dielectric constant and dielectric loss tangent.

また、半導体装置の高集積化が年々進んできており、半導体装置をより高密度に実装することが求められている。このような状況下において、配線基板表面上に、半導体チップや、受動部品等の電子部品を実装するだけでは、さらなる高密度化および配線基板の小型化を実現するのは難しくなってきている。   In addition, higher integration of semiconductor devices has progressed year by year, and there is a demand for mounting semiconductor devices with higher density. Under such circumstances, it is difficult to realize further higher density and smaller size of the wiring board only by mounting a semiconductor chip and electronic parts such as passive components on the wiring board surface.

そこで、最近では、多層配線基板にキャビティー部（凹部）を形成することで、半導体装置の実装形態を多層配線基板上の平面に限らないで、キャビティー部内部に実装できるような多層配線基板が提案されている。   Therefore, recently, by forming a cavity portion (concave portion) in the multilayer wiring substrate, the multilayer wiring substrate can be mounted inside the cavity portion without limiting the semiconductor device mounting form to a plane on the multilayer wiring substrate. Has been proposed.

例えば、特許文献１には、厚膜基板にキャビティー部を設け、そこに、半導体チップ等の電子部品を搭載することを特徴とした混成集積回路の多層厚膜基板が提案されている。   For example, Patent Document 1 proposes a multilayer thick film substrate of a hybrid integrated circuit, in which a cavity portion is provided in a thick film substrate and an electronic component such as a semiconductor chip is mounted thereon.

また、特許文献２には、キャビティーの形状を保持し、また、キャビティー内の回路上への樹脂の流出を防ぐため、樹脂流れを抑制したキャビティー用穴を設けた接着シートと、キャビティー用穴を設けた穴あけ配線基板を用いて加圧加熱して積層する半導体素子搭載用多層配線板が提案されている。   Further, Patent Document 2 discloses an adhesive sheet provided with a cavity hole for suppressing resin flow in order to maintain the shape of the cavity and prevent the resin from flowing out onto the circuit in the cavity, and a cavity. A multilayer wiring board for mounting a semiconductor element has been proposed in which a holed wiring board provided with tee holes is pressed and heated to be laminated.

また、特許文献３には、キャビティー部へ半導体チップを実装した後、封止樹脂で封止し、その上層にビルドアップ層が形成されたプリント配線板が提案されている。
特開平１−２５８４４６号公報 特開平１１−１７０５１号公報 特開２００１−１５９２６号公報 Further, Patent Document 3 proposes a printed wiring board in which a semiconductor chip is mounted in a cavity and then sealed with a sealing resin, and a buildup layer is formed thereon.
JP-A-1-258446 JP-A-11-17051 JP 2001-15926 A

特許文献１に記載の多層厚膜基板では、キャビティー部を設けることにより、多層基板を小型化することはできる。しかし、ビアの上にビアを形成するビアオンビア構造を取っていないため、半導体装置の高密度化実装という点において問題があった。   In the multilayer thick film substrate described in Patent Document 1, the multilayer substrate can be reduced in size by providing the cavity portion. However, since there is no via-on-via structure in which a via is formed on the via, there is a problem in terms of high-density mounting of a semiconductor device.

また、特許文献２に記載の多層配線板では、キャビティー内への流動はなく、キャビティーの形状を保持することができる。しかし、配線基板間の接続に、接着シートを用いているため、その流動硬化特性の制御が困難であった。また、樹脂流出を制御するため、所定の温度圧力をかけて硬化を進めているため、各層間の接着信頼性が低下する懸念があった。また、配線基板間の電気的接続に関して詳細に検討されてないので、半導体装置の高密度化実装という課題を解決できるものではなかった。   In the multilayer wiring board described in Patent Document 2, there is no flow into the cavity, and the shape of the cavity can be maintained. However, since the adhesive sheet is used for the connection between the wiring boards, it is difficult to control the flow hardening characteristics. Moreover, in order to control resin outflow, since hardening is advanced applying predetermined temperature pressure, there existed concern that the adhesive reliability between each layer fell. In addition, since the electrical connection between the wiring boards has not been studied in detail, the problem of high-density mounting of the semiconductor device cannot be solved.

また、特許文献３のプリント配線板においては、キャビティー部をザグリ加工により削って形成している。そのため該工程において、ガラスクロス等の補強材の削りかすがヒゲのように突出するといった問題が生じることがあった。また、ザグリ加工では、極小サイズのキャビティー部を作製するには手間およびコストがかかるといった問題があった。
また、コア基板の各層間の電気的接続が貫通スルーホールにより行われているので、プリント配線板の高密度化、小型化を図ることは困難であった。 Moreover, in the printed wiring board of patent document 3, the cavity part is cut and formed by counterboring. Therefore, in this process, there is a problem that the shavings of the reinforcing material such as glass cloth protrude like a beard. Further, in the counterbore processing, there is a problem that it takes time and cost to produce an extremely small size cavity.
In addition, since the electrical connection between the layers of the core substrate is made through through holes, it is difficult to increase the density and size of the printed wiring board.

そこで、本発明は、上記の課題を解決すべく、多層配線基板の高密度化および小型化に対応することができ、また、半導体装置をより高密度に実装することができ、さらに、半導体装置を実装するキャビティー部を備え、小型のキャビティー部、複雑な形状のキャビティー部であっても効率よく形成することができる、キャビティー部を有する多層配線基板を提供することを課題とする。   Therefore, the present invention can cope with the higher density and smaller size of the multilayer wiring board in order to solve the above-mentioned problems, and can mount the semiconductor device at a higher density. It is an object of the present invention to provide a multilayer wiring board having a cavity portion that can be efficiently formed even with a small cavity portion or a complicated shape cavity portion. .

以下、本発明について説明する。なお、本発明の理解を容易にするために添付図面の参照符号を括弧書きにて付記するが、これにより本発明が図示の形態に限定されるものではない。   The present invention will be described below. In order to facilitate understanding of the present invention, reference numerals in the accompanying drawings are added in parentheses, but the present invention is not limited to the illustrated embodiment.

第１の本発明は、複数の配線基板を積層してなる多層配線基板であって、配線基板が、熱可塑性樹脂組成物からなる絶縁基材（１０）、該絶縁基材（１０）上に設けられた導体パターン（２０）、および、該絶縁基材（１０）を貫通して設けられた、導電性ペースト組成物が充填されているビアホール（３０）を備えて構成され、多層配線基板とした際に下層側となる複数の配線基板（１００Ｂ）以外の、上層側となる複数の配線基板（１００Ａ）にキャビティー用穴（１５）が形成され、複数の配線基板（１００Ａ・・・、１００Ｂ・・・）の積層が熱圧着により行われる、キャビティー部（２２０）を有する多層配線基板（２００、２００Ａ）である。   A first aspect of the present invention is a multilayer wiring board formed by laminating a plurality of wiring boards, and the wiring board is formed on an insulating base material (10) made of a thermoplastic resin composition, and the insulating base material (10). A multilayer wiring board comprising a conductor pattern (20) provided, and a via hole (30) provided through the insulating base material (10) and filled with a conductive paste composition; In this case, the cavity holes (15) are formed in the plurality of wiring substrates (100A) on the upper layer side other than the plurality of wiring substrates (100B) on the lower layer side, and a plurality of wiring substrates (100A,. 100B...) Is a multilayer wiring board (200, 200A) having a cavity part (220) in which lamination is performed by thermocompression bonding.

本発明のキャビティー部（２２０）を有する多層配線基板（２００、２００Ａ）は、キャビティー部（２２０）を含む全体が、ビアオンビア構造を有している。これにより、多層配線基板を高密度化および小型化させることができ、また、半導体装置をより高密度に実装することができる。また、キャビティー部をザグリ加工ではなく、キャビティー用穴を有する配線基板（１００Ａ）を積層し熱圧着することにより形成しているので、キャビティー基板を効率よく形成することができる。また、小型のキャビティー部（２２０）や、複雑な形状のキャビティー部（２２０）であっても容易に作製することができる。   The multilayer wiring board (200, 200A) having the cavity part (220) according to the present invention has a via-on-via structure as a whole including the cavity part (220). Thereby, a multilayer wiring board can be densified and miniaturized, and a semiconductor device can be mounted at a higher density. Further, since the cavity portion is formed not by counterboring but by laminating and thermocompression-bonding the wiring substrate (100A) having a cavity hole, the cavity substrate can be efficiently formed. Moreover, even if it is a small cavity part (220) and a cavity part (220) of a complicated shape, it can be produced easily.

第２の本発明は、複数の配線基板を積層してなる多層配線基板であって、配線基板が、熱可塑性樹脂組成物からなる絶縁基材（１０）、該絶縁基材（１０）の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層（４０）、該接着層（４０）上および／または該絶縁基材（１０）上に設けられた導体パターン（２０）、および、該絶縁基材（１０）および接着層（４０）を貫通して設けられた、導電性ペースト組成物が充填されているビアホール（３０）を備えて構成され、多層配線基板とした際に下層側となる複数の配線基板（１００Ｄ）以外の、上層側となる複数の配線基板（１００Ｃ）にキャビティー用穴（１５）が形成され、複数の配線基板（１００Ｃ・・・、１００Ｄ・・・）の積層が熱圧着により行われる、キャビティー部（２２０）を有する多層配線基板（２００Ｃ、２００Ｄ）である。   The second aspect of the present invention is a multilayer wiring board formed by laminating a plurality of wiring boards, the wiring board comprising an insulating base material (10) made of a thermoplastic resin composition, at least of the insulating base material (10). An adhesive layer (40) comprising a thermosetting resin composition provided on one side, a conductor pattern (20) provided on the adhesive layer (40) and / or the insulating substrate (10), and It is provided with a via hole (30) filled with a conductive paste composition provided through the insulating base (10) and the adhesive layer (40), and when the multilayer wiring board is formed, Cavity holes (15) are formed in a plurality of wiring boards (100C) on the upper layer side other than the plurality of wiring boards (100D), and the plurality of wiring boards (100C... 100D...) Cavite, where lamination is done by thermocompression bonding A multilayer wiring board (200C, 200D) having over portion (220).

第２の本発明の多層配線基板（２００Ｃ、２００Ｄ）は、第１の本発明の効果に加え、熱硬化性樹脂組成物からなる接着層（４０）を備えた配線基板を積層させているので、各配線基板間の層間接着性が優れたものとなり、配線基板間の電気的接続性に優れた多層配線基板とすることができる。また、第２の本発明の多層配線基板（２００Ｃ、２００Ｄ）は、熱圧着による一括積層だけでなく、熱圧着による逐次積層によっても製造することができる。   In the multilayer wiring board (200C, 200D) of the second invention, in addition to the effects of the first invention, a wiring board provided with an adhesive layer (40) made of a thermosetting resin composition is laminated. The interlayer adhesion between the wiring boards is excellent, and a multilayer wiring board having excellent electrical connectivity between the wiring boards can be obtained. The multilayer wiring board (200C, 200D) of the second aspect of the present invention can be manufactured not only by batch lamination by thermocompression bonding but also by sequential lamination by thermocompression bonding.

第１および第２の本発明において、上層側となる複数の配線基板（１００Ａ、１００Ｃ）が、異なる大きさのキャビティー用穴を有しており、該キャビティー用穴の大きさが上層側となるに従い拡径された形態（２００Ａ、２００Ｄ）とすることができる。これにより、キャビティー部（２２０）の側面を階段状に形成することができ、キャビティー部における半導体装置の搭載形態にバリエーションを付与することができる。例えば、図１（ｃ）に示したように、二つの半導体装置（２４０）をはんだ付けにより重ねてキャビティー部（２２０）に搭載して、下側の半導体装置をキャビティー部の底面の導体パターン２０にＢＧＡにより接続して、上側の半導体装置をボンディングワイヤによりキャビティー部側面の導体パターン２０に接続することができる。   In the first and second aspects of the present invention, the plurality of wiring boards (100A, 100C) on the upper layer side have cavity holes of different sizes, and the size of the cavity holes is the upper layer side. Then, the diameter can be increased (200A, 200D). Thereby, the side surface of the cavity part (220) can be formed stepwise, and a variation can be given to the mounting form of the semiconductor device in the cavity part. For example, as shown in FIG. 1C, two semiconductor devices (240) are stacked by soldering and mounted on the cavity portion (220), and the lower semiconductor device is placed on the bottom surface of the cavity portion. The upper semiconductor device can be connected to the conductor pattern 20 on the side surface of the cavity portion by a bonding wire by connecting to the pattern 20 by BGA.

第１および第２の本発明において、熱可塑性樹脂組成物は、２６０℃以上の結晶融解ピーク温度（Ｔｍ）を有する、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物であることが好ましい。このような樹脂を用いることによって、配線基板（１００Ａ、１００Ｂ）を熱圧着により一体化して多層配線基板（２００、２００Ａ）とすることができる。また、ビアホール中の導電性ペースト組成物を金属拡散接合させて、ビアホールの抵抗値を非常に低くすることができ、多層配線基板の吸湿耐熱性、接続信頼性、および、導体接着強度を優れたものとすることができる。   In the first and second present inventions, the thermoplastic resin composition is a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin having a crystal melting peak temperature (Tm) of 260 ° C. or higher. Is preferred. By using such a resin, the wiring boards (100A, 100B) can be integrated by thermocompression bonding to form a multilayer wiring board (200, 200A). In addition, the conductive paste composition in the via hole can be metal diffusion bonded to reduce the resistance value of the via hole, and the moisture absorption heat resistance, connection reliability, and conductor adhesive strength of the multilayer wiring board are excellent. Can be.

第１および第２の本発明において、導電性ペースト組成物は、導電粉末と、バインダー成分とを含み、該導電粉末および該バインダー成分の質量比が、９０／１０以上９８／２未満であり、前記導電粉末が、第１の合金粒子と第２の金属粒子とからなり、該第１の合金粒子が１３０℃以上２６０℃未満の融点を有する非鉛半田粒子であり、該第２の金属粒子が、Ａｕ，Ａｇ，Ｃｕからなる群から選ばれる少なくとも一種以上であり、該第１の合金粒子と該第２の金属粒子との質量比が、７６／２４以上９０／１０未満であり、バインダー成分が、加熱により硬化する重合性単量体の混合物であり、非鉛半田粒子の融点が、バインダー成分の硬化温度範囲に含まれ、非鉛半田粒子の融点における、絶縁基材を構成する熱可塑性樹脂組成物の貯蔵弾性率が１０ＭＰａ以上５ＧＰａ未満であることが好ましい。このような導電性ペースト組成物を使用することで、ビアホール３０中およびビアホール３０と導体パターン２０との間における金属拡散接合をより効果的に生じさせることができる。   In the first and second aspects of the present invention, the conductive paste composition includes a conductive powder and a binder component, and the mass ratio of the conductive powder and the binder component is 90/10 or more and less than 98/2, The conductive powder is composed of first alloy particles and second metal particles, and the first alloy particles are non-lead solder particles having a melting point of 130 ° C. or higher and lower than 260 ° C., and the second metal particles Is at least one selected from the group consisting of Au, Ag, and Cu, and the mass ratio of the first alloy particles to the second metal particles is 76/24 or more and less than 90/10, and the binder The component is a mixture of polymerizable monomers that are cured by heating, the melting point of the lead-free solder particles is included in the curing temperature range of the binder component, and the heat constituting the insulating substrate at the melting point of the lead-free solder particles Storage of plastic resin composition It is preferred sex ratio is less than or 10 MPa 5 GPa. By using such a conductive paste composition, metal diffusion bonding in the via hole 30 and between the via hole 30 and the conductor pattern 20 can be more effectively generated.

第１および第２の本発明において、配線基板（１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ）の熱圧着は、１８０℃以上３２０℃未満、３ＭＰａ以上１０ＭＰａ未満、１０分以上１２０分以下の条件で行われることが好ましい。このような条件で熱圧着を行うことによって、より効果的に金属拡散接合を生じさせることができる。   In the first and second aspects of the present invention, the thermocompression bonding of the wiring board (100A, 100B, 100C, 100D) is performed under conditions of 180 ° C. or higher and lower than 320 ° C., 3 MPa or higher and lower than 10 MPa, 10 minutes or longer and 120 minutes or shorter. Is preferred. By performing thermocompression bonding under such conditions, metal diffusion bonding can be more effectively generated.

第３の本発明は、熱可塑性樹脂組成物からなる絶縁基材（１０）、該絶縁基材（１０）上に設けられた導体パターン（２０）、および、該絶縁基材（１０）を貫通して設けられ導電性ペースト組成物が充填されているビアホール（３０）を備えて構成された配線基板（１００Ｂ）を複数層積層する工程、この複数層積層された基板の上に、同様の配線基板にさらにキャビティー用穴（１５）を形成した配線基板（１００Ａ）を複数層積層する工程、積層した配線基板すべてを、熱融着積層により一体化させる工程、を有する多層配線基板（２００、２００Ａ）の製造方法である。   The third aspect of the present invention includes an insulating base material (10) made of a thermoplastic resin composition, a conductor pattern (20) provided on the insulating base material (10), and penetrating the insulating base material (10). And a step of laminating a plurality of layers of the wiring substrate (100B) provided with via holes (30) filled with the conductive paste composition, a similar wiring on the multilayered substrate A multilayer wiring board (200, 200) having a step of laminating a plurality of wiring substrates (100A) having a cavity hole (15) formed on the substrate, and a step of integrating all the laminated wiring substrates by heat fusion lamination 200A).

第４の本発明は、熱可塑性樹脂組成物からなる絶縁基材（１０）、該絶縁基材（１０）の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層（４０）、該接着層（４０）上および／または該絶縁基材（１０）上に設けられた導体パターン（２０）、および、該絶縁基材（１０）および該接着層（４０）を貫通して設けられた、導電性ペースト組成物が充填されているビアホール（３０）を備えて構成された配線基板（１００Ｄ）上に、
熱可塑性樹脂組成物からなる絶縁基材（１０）、該絶縁基材（１０）の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層（４０）、および、該絶縁基材（１０）および該接着層（４０）を貫通して設けられた、導電性ペースト組成物が充填されているビアホール（３０）を備えて構成された絶縁基材（５０Ｄ）を重ね、該絶縁基材（５０Ｄ）上に銅箔（２２）を重ねて、熱圧着により一体化し、エッチングにより前記銅箔（２２）を導体パターン（２０）とする工程を１回または複数回繰り返して、前記配線基板（１００Ｄ）上に１または複数層の前記絶縁基材（５０Ｄ）および前記導体パターン（２０）を逐次的に形成する工程、
さらに、前記絶縁基材（５０Ｄ）にキャビティー用穴（１５）が形成された絶縁基材（５０Ｃ）を重ね、該絶縁基材（５０Ｃ）上に銅箔（２２）を重ねて、熱圧着により一体化し、エッチングにより前記銅箔（２２）を導体パターン（２０）とする工程を１回あるいは複数回繰り返して、キャビティー用穴（１５）が形成された絶縁基材（５０Ｃ）および導体パターン（２０）を１または複数層逐次的に形成する工程、を備えて構成される多層配線基板（２００Ｃ、２００Ｄ）の製造方法である。 According to a fourth aspect of the present invention, there is provided an insulating base material (10) comprising a thermoplastic resin composition, an adhesive layer (40) comprising a thermosetting resin composition provided on at least one surface of the insulating base material (10), The conductive pattern (20) provided on the adhesive layer (40) and / or the insulating substrate (10), and the insulating substrate (10) and the adhesive layer (40) provided through the conductor pattern (20). On the wiring substrate (100D) configured to include the via hole (30) filled with the conductive paste composition,
Insulating substrate (10) made of a thermoplastic resin composition, an adhesive layer (40) made of a thermosetting resin composition provided on at least one surface of the insulating substrate (10), and the insulating substrate (10 ) And an insulating substrate (50D) provided with a via hole (30) filled with a conductive paste composition provided through the adhesive layer (40). 50D), the copper foil (22) is overlaid, integrated by thermocompression bonding, and the process of using the copper foil (22) as a conductor pattern (20) by etching is repeated once or a plurality of times to obtain the wiring board (100D). ) Step of sequentially forming one or more layers of the insulating substrate (50D) and the conductor pattern (20) thereon,
Furthermore, the insulating base material (50C) on which the cavity hole (15) is formed is overlaid on the insulating base material (50D), and the copper foil (22) is overlaid on the insulating base material (50C). The insulating substrate (50C) and the conductor pattern in which the cavity hole (15) is formed by repeating the process of making the copper foil (22) into the conductor pattern (20) by etching one or more times (20) is a method of manufacturing a multilayer wiring board (200C, 200D) including a step of sequentially forming one or more layers.

なお、多層配線基板（２００Ｃ、２００Ｄ）は、接着層（４０）を有する配線基板（１００Ｃ、１００Ｄ）を一括積層することにより製造することもできる。   The multilayer wiring boards (200C, 200D) can also be manufactured by batch stacking wiring boards (100C, 100D) having the adhesive layer (40).

第３および第４の本発明の製造方法によると、キャビティー部（２２０）を有する多層配線基板（２００、２００Ａ、２００Ｃ、２００Ｄ）をザグリ加工しなくても、熱圧着により形成することができる。そのため、製造工程が簡略化され、効率的にキャビティー部を有する多層配線基板を製造することができる。また、配線基板のキャビティー用穴（１５）の形状を自由に設計することができるので、複雑な形状や小型形状のキャビティー部（２２０）であっても容易に作製することができる。   According to the third and fourth manufacturing methods of the present invention, the multilayer wiring board (200, 200A, 200C, 200D) having the cavity portion (220) can be formed by thermocompression bonding without being counterbored. . Therefore, the manufacturing process is simplified, and a multilayer wiring board having a cavity portion can be efficiently manufactured. Moreover, since the shape of the cavity hole (15) of the wiring board can be freely designed, even a cavity portion (220) having a complicated shape or a small shape can be easily manufactured.

以下、本発明を図面に示す実施形態に基づき説明する。 Hereinafter, the present invention will be described based on embodiments shown in the drawings.

＜多層配線基板２００、２００Ａ＞
図１（ａ）および（ｂ）に多層配線基板２００、２００Ａの模式図を示した。また、図１（ｃ）および（ｄ）に、多層配線基板２００、２００Ａに半導体装置２４０を搭載した状態を示した。 <Multilayer wiring board 200, 200A>
1A and 1B are schematic views of multilayer wiring boards 200 and 200A. FIGS. 1C and 1D show a state in which the semiconductor device 240 is mounted on the multilayer wiring boards 200 and 200A.

本発明の多層配線基板２００、２００Ａは、複数の配線基板を積層して形成したものである。該複数の配線基板としては、以下の二種類の配線基板がある。一つ目は、熱可塑性樹脂組成物からなる絶縁基材１０、該絶縁基材上に設けられた導体パターン２０、および、該絶縁基材を貫通して設けられた、導電性ペースト組成物が充填されているビアホール３０を備えて構成された配線基板１００Ｂである。また、二つ目は、該配線基板１００Ｂにキャビティー用穴１５（図２（ｄ）参照）が形成された配線基板１００Ａである。   The multilayer wiring boards 200 and 200A of the present invention are formed by laminating a plurality of wiring boards. The plurality of wiring boards include the following two types of wiring boards. The first is an insulating base material 10 made of a thermoplastic resin composition, a conductor pattern 20 provided on the insulating base material, and a conductive paste composition provided through the insulating base material. The wiring board 100B is configured to include a filled via hole 30. The second is a wiring board 100A in which a cavity hole 15 (see FIG. 2D) is formed in the wiring board 100B.

上記の配線基板１００Ｂが下層側に複数層積層され、そしてその上に上記の配線基板１００Ａが複数層積層される。そして、これら各層を熱融着により一体化させることで、図１（ａ）に示したキャビティー部２２０を有する多層配線基板２００が形成される。また、図１（ｂ）に示した形態では、配線基板１００Ａのキャビティー用穴１５の大きさを変化させることにより、キャビティー部２２０の側面形状を変化させている。   A plurality of the wiring boards 100B are laminated on the lower layer side, and a plurality of the wiring boards 100A are laminated thereon. Then, by integrating these layers by heat sealing, the multilayer wiring board 200 having the cavity portion 220 shown in FIG. 1A is formed. In the form shown in FIG. 1B, the side surface shape of the cavity portion 220 is changed by changing the size of the cavity hole 15 of the wiring board 100A.

＜配線基板１００Ｂ＞
以下、配線基板１００Ｂの各構成部材について説明する。
（熱可塑性樹脂組成物からなる絶縁基材１０）
絶縁基材１０を構成する熱可塑性樹脂組成物としては、結晶融解ピーク温度（Ｔｍ）が２６０℃以上の結晶性熱可塑性樹脂、ガラス転移温度が２６０℃以上の非晶性熱可塑性樹脂、または、液晶転移温度が２６０℃以上の液晶ポリマーからなる組成物を挙げることができる。 <Wiring board 100B>
Hereinafter, each component of the wiring board 100B will be described.
(Insulating substrate 10 made of thermoplastic resin composition)
Examples of the thermoplastic resin composition constituting the insulating base 10 include a crystalline thermoplastic resin having a crystal melting peak temperature (Tm) of 260 ° C. or higher, an amorphous thermoplastic resin having a glass transition temperature of 260 ° C. or higher, or Examples thereof include a composition comprising a liquid crystal polymer having a liquid crystal transition temperature of 260 ° C. or higher.

この中でも、熱可塑性樹脂組成物としては、結晶融解ピーク温度が２６０℃以上の結晶性熱可塑性樹脂を用いることが好ましい。また、特に、２６０℃以上の結晶融解ピーク温度を有する、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物を用いることが好ましい。   Among these, it is preferable to use a crystalline thermoplastic resin having a crystal melting peak temperature of 260 ° C. or higher as the thermoplastic resin composition. In particular, it is preferable to use a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin having a crystal melting peak temperature of 260 ° C. or higher.

以下、絶縁基材１０を構成する熱可塑性樹脂組成物として好ましい組成物である、２６０℃以上の結晶融解ピーク温度を有する、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物について説明する。ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂は相溶系であり、これらの混合組成物は一つの結晶融解ピーク温度を有し、その結晶融解ピーク温度は２６０℃以上となっている。絶縁基材１０を構成する熱可塑性樹脂組成物として、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物を用いた場合は、多層配線基板２００、２００Ａとする際において、配線基板１００Ａ、１００Ｂ同士の接着性をより良好にすることができる。また、以下において詳しく説明するが、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物を用いることにより、ビアホール３０中の導電性ペースト組成物に金属拡散接合を生じさせることができる。   Hereinafter, a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin having a crystal melting peak temperature of 260 ° C. or higher, which is a preferable composition as a thermoplastic resin composition constituting the insulating substrate 10, will be described. To do. The polyaryl ketone resin and the amorphous polyetherimide resin are compatible systems, and these mixed compositions have one crystal melting peak temperature, and the crystal melting peak temperature is 260 ° C. or higher. When a mixed composition of a polyarylketone resin and an amorphous polyetherimide resin is used as the thermoplastic resin composition that constitutes the insulating base 10, the wiring board 100A is used when the multilayer wiring boards 200 and 200A are used. , 100B can be made more adhesive. In addition, as will be described in detail below, metal diffusion bonding can be caused in the conductive paste composition in the via hole 30 by using a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin.

このポリアリールケトン樹脂は、その構造単位に芳香核結合、エーテル結合およびケトン結合を含む熱可塑性樹脂であり、その代表例としては、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルケトンケトン等があり、なかでも、ポリエーテルエーテルケトンが好ましい。なお、ポリエーテルエーテルケトンは、「ＰＥＥＫ１５１Ｇ」、「ＰＥＥＫ３８１Ｇ」、「ＰＥＥＫ４５０Ｇ」（いずれもＶＩＣＴＲＥＸ社の商品名）等として市販されている。   This polyaryl ketone resin is a thermoplastic resin having an aromatic nucleus bond, an ether bond and a ketone bond in its structural unit, and representative examples include polyether ketone, polyether ether ketone, polyether ketone ketone, etc. Of these, polyetheretherketone is preferred. Polyether ether ketone is commercially available as “PEEK151G”, “PEEK381G”, “PEEK450G” (all are trade names of VICTREX), and the like.

また、非晶性ポリエーテルイミド樹脂は、その構造単位に芳香核結合、エーテル結合およびイミド結合を含む非晶性熱可塑性樹脂である。なお、非晶性ポリエーテルイミド樹脂は、「Ｕｌｔｅｍ ＣＲＳ５００１」、「Ｕｌｔｅｍ １０００」（いずれもゼネラルエレクトリック社の商品名）等として市販されている。   An amorphous polyetherimide resin is an amorphous thermoplastic resin containing an aromatic nucleus bond, an ether bond and an imide bond in its structural unit. Amorphous polyetherimide resins are commercially available as “Ultem CRS 5001”, “Ultem 1000” (both are trade names of General Electric).

ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合割合としては、配線基板１００Ａ、１００Ｂ同士を積層した場合の密着性を考慮すると、ポリアリールケトン樹脂を３０質量％以上、８０質量％以下含有し、残部を非晶性ポリエーテルイミド樹脂および不可避不純物とした混合組成物を用いることが好ましい。ポリアリールケトン樹脂の含有量は、より好ましくは３５質量％以上、７５質量％以下、さらに好ましくは４０質量％以上、７０質量％以下である。ポリアリールケトン樹脂の含有率が高すぎる場合は、絶縁基材１０を構成する熱可塑性樹脂組成物の結晶性が高くなってしまい、多層化する際の密着性が低下する。また、ポリアリールケトン樹脂の含有率が低すぎると、絶縁基材１０を構成する熱可塑性樹脂組成物全体としての結晶性が低くなってしまう。そして、配線基板を積層して作製した多層配線基板２００、２００Ａのリフロー耐熱性が低下してしまう。   As a mixing ratio of the polyaryl ketone resin and the amorphous polyetherimide resin, considering the adhesion when the wiring boards 100A and 100B are laminated, the polyaryl ketone resin is contained in an amount of 30% by mass or more and 80% by mass or less. It is preferable to use a mixed composition in which the balance is an amorphous polyetherimide resin and inevitable impurities. The content of the polyaryl ketone resin is more preferably 35% by mass or more and 75% by mass or less, further preferably 40% by mass or more and 70% by mass or less. When the content of the polyaryl ketone resin is too high, the crystallinity of the thermoplastic resin composition constituting the insulating substrate 10 becomes high, and the adhesiveness when multilayering is reduced. Moreover, when the content rate of polyaryl ketone resin is too low, the crystallinity as the whole thermoplastic resin composition which comprises the insulating base material 10 will become low. And the reflow heat resistance of the multilayer wiring boards 200 and 200A produced by laminating the wiring boards is lowered.

絶縁基材１０を構成する熱可塑性樹脂組成物は無機充填材を含有していてもよい。無機充填材としては、特に制限はなく、公知のいかなるものも使用できる。無機充填材としては、例えば、タルク、マイカ、雲母、ガラスフレーク、窒化ホウ素（ＢＮ）、板状炭カル、板状水酸化アルミニウム、板状シリカ、板状チタン酸カリウム等が挙げられる。これらは１種類を単独で添加してもよく、２種類以上を組み合わせて添加してもよい。特に、平均粒径が１５μｍ以下、アスペクト比（粒径／厚み）が３０以上の鱗片状の無機充填材が、平面方向と厚み方向の線膨張係数比を低く抑えることができ、熱衝撃サイクル試験時の基板内のクラック発生を抑制することができるので、好ましい。   The thermoplastic resin composition constituting the insulating substrate 10 may contain an inorganic filler. There is no restriction | limiting in particular as an inorganic filler, Any well-known thing can be used. Examples of the inorganic filler include talc, mica, mica, glass flake, boron nitride (BN), plate-like carbon, plate-like aluminum hydroxide, plate-like silica, and plate-like potassium titanate. These may be added singly or in combination of two or more. In particular, a scale-like inorganic filler having an average particle size of 15 μm or less and an aspect ratio (particle size / thickness) of 30 or more can keep the linear expansion coefficient ratio in the plane direction and the thickness direction low, and the thermal shock cycle test. This is preferable because generation of cracks in the substrate at the time can be suppressed.

無機充填材の添加量は、熱可塑性樹脂組成物１００質量部に対して２０質量部以上かつ５０質量部以下とすることが好ましい。無機充填材の添加量が多すぎると、無機充填材の分散不良の問題が発生し、線膨張係数がばらつき易くなったり、強度低下を招き易くなったりする。また、無機充填材の添加量が少なすぎると、線膨張係数を低下させて寸法安定性を向上させる効果が小さく、リフロー工程において導体パターン２０との線膨張係数差に起因する内部応力が発生し、基板にそりやねじれが発生する。   The addition amount of the inorganic filler is preferably 20 parts by mass or more and 50 parts by mass or less with respect to 100 parts by mass of the thermoplastic resin composition. When the amount of the inorganic filler added is too large, a problem of poor dispersion of the inorganic filler occurs, and the linear expansion coefficient tends to vary or the strength tends to decrease. If the amount of the inorganic filler added is too small, the effect of reducing the linear expansion coefficient and improving the dimensional stability is small, and internal stress due to the difference in the linear expansion coefficient with the conductor pattern 20 occurs in the reflow process. The substrate is warped or twisted.

また、絶縁基材１０を構成する熱可塑性樹脂組成物には、その性質を損なわない程度に、他の樹脂や無機充填材以外の各種添加剤、例えば、安定剤、紫外線吸収剤、光安定剤、核剤、着色剤、滑剤、難燃剤等を適宜添加してもよい。これら無機充填材を含めた各種添加剤を添加する方法としては、公知の方法、例えば下記に挙げる方法（ａ）、（ｂ）を用いることができる。   In addition, the thermoplastic resin composition constituting the insulating base 10 has various additives other than other resins and inorganic fillers, such as stabilizers, ultraviolet absorbers, and light stabilizers, to the extent that the properties are not impaired. Further, a nucleating agent, a coloring agent, a lubricant, a flame retardant and the like may be added as appropriate. As a method of adding various additives including these inorganic fillers, a known method, for example, the following methods (a) and (b) can be used.

（ａ）各種添加剤を、熱可塑性樹脂組成物の基材（ベース樹脂）に高濃度（代表的な含有量としては１０〜６０質量％程度）に混合したマスターバッチを別途作製しておき、これに熱可塑性樹脂組成物を混合して、濃度を調整し、ニーダーや押出機等を用いて機械的にブレンドする方法。   (A) A master batch in which various additives are mixed with a base material (base resin) of the thermoplastic resin composition at a high concentration (typically about 10 to 60% by mass) is prepared separately. A method in which a thermoplastic resin composition is mixed with this, the concentration is adjusted, and mechanical blending is performed using a kneader or an extruder.

（ｂ）熱可塑性樹脂組成物に所定の濃度の各種添加材を直接加えて、ニーダーや押出機等を用いて機械的にブレンドする方法。これらの方法の中では、（ａ）の方法が分散性や作業性の点から好ましい。さらに、熱可塑性樹脂組成物からなる絶縁基材１０の表面には積層性を向上させる目的でコロナ処理、ＵＶ処理、プラズマ処理等を適宜施してもよい。   (B) A method in which various additives having a predetermined concentration are directly added to the thermoplastic resin composition and mechanically blended using a kneader or an extruder. Among these methods, the method (a) is preferable from the viewpoint of dispersibility and workability. Furthermore, the surface of the insulating base material 10 made of the thermoplastic resin composition may be appropriately subjected to corona treatment, UV treatment, plasma treatment or the like for the purpose of improving the lamination property.

熱可塑性樹脂組成物からなる絶縁基材１０は、公知の方法、例えばＴダイを用いる押出キャスト法、あるいはカレンダー法等により作製することができる。特に限定されるものではないが、シートの製膜性や安定生産性等の点から、Ｔダイを用いる押出キャスト法により作製することが好ましい。また、熱可塑性樹脂組成物からなる絶縁基材１０上に導体パターン２０を形成する場合は、絶縁基材１０を押し出す際において、銅箔２２（図２（ａ）参照）を貼り付けることもできる。   The insulating substrate 10 made of the thermoplastic resin composition can be produced by a known method, for example, an extrusion casting method using a T-die, a calendar method, or the like. Although not particularly limited, it is preferable to produce the sheet by an extrusion casting method using a T-die from the viewpoint of the film forming property and stable productivity of the sheet. Moreover, when forming the conductor pattern 20 on the insulating base material 10 which consists of a thermoplastic resin composition, when extruding the insulating base material 10, the copper foil 22 (refer Fig.2 (a)) can also be affixed. .

Ｔダイを用いる押出キャスト法での絶縁基材１０の成形温度は、用いる樹脂の流動特性や製膜性等によって適宜調整されるが、概ね、２６０℃以上の結晶融解ピーク温度を有する、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物の場合、３６０℃〜４００℃である。また、絶縁基材１０の押出キャスト製膜時においては、急冷製膜することにより非晶性フィルム化することが必要である。これにより、１７０℃〜２３０℃付近に弾性率が低下する領域を発現するので、この温度領域での熱成形、熱融着が可能となる。詳細には、１７０℃付近で弾性率が低下し始め、２００℃付近において熱成形、熱融着が可能となる。図５に、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物の弾性率が温度により変化する様子を示した。なお、図５に示したグラフは、昇温速度を３℃／分として弾性率を測定したものであるが、昇温速度を１０℃／分とすると、非晶から結晶への転移が遅れて、２３０℃付近において弾性率がもっとも低くなる。   The molding temperature of the insulating substrate 10 in the extrusion casting method using a T-die is appropriately adjusted depending on the flow characteristics and film-forming properties of the resin used, but is generally a polyaryl having a crystal melting peak temperature of 260 ° C. or higher. In the case of a mixed composition of a ketone resin and an amorphous polyetherimide resin, the temperature is 360 ° C to 400 ° C. In addition, when the insulating base material 10 is formed by extrusion casting, it is necessary to form an amorphous film by rapidly forming the film. Thereby, since the area | region where an elasticity modulus falls is 170-230 degreeC vicinity, the thermoforming and heat fusion in this temperature range are attained. Specifically, the elastic modulus starts to decrease at around 170 ° C., and thermoforming and heat fusion are possible at around 200 ° C. FIG. 5 shows how the elastic modulus of the mixed composition of polyaryl ketone resin and amorphous polyetherimide resin changes with temperature. The graph shown in FIG. 5 is obtained by measuring the elastic modulus at a temperature rising rate of 3 ° C./min. However, when the temperature rising rate is 10 ° C./min, the transition from amorphous to crystalline is delayed. In the vicinity of 230 ° C., the elastic modulus is lowest.

（導体パターン２０）
導体パターン２０は、熱可塑性樹脂組成物からなる絶縁基材１０上に、金属箔２２を熱圧着等により貼り付けた後、エッチング処理して導体パターン２０とする方法、熱可塑性樹脂組成物からなる絶縁基材１０を押出製膜する際に金属箔２２に直接ラミネートする方法、あるいは、熱可塑性樹脂組成物からなる絶縁基材１０上に、レジストを形成して、メッキにより導体パターン２０を形成する方法、等の通常の回路パターンを作製する方法により形成することができる。なお、以下において説明するように、本発明における好ましい形態である熱可塑性樹脂組成物からなる絶縁基材１０は、急冷製膜により非晶性フィルム化されているので、比較的低温において熱圧着することが可能である。導体パターン２０を形成する金属としては、Ａｕ、Ａｇ、Ｃｕ等の電気抵抗が小さい金属を使用することができる。この中でも、配線基板の導体パターンとして使用されてきた実績が豊富であること、コストが低いことから、Ｃｕを使用することが好ましい。 (Conductor pattern 20)
The conductor pattern 20 is made of a thermoplastic resin composition, a method in which a metal foil 22 is attached to the insulating base material 10 made of a thermoplastic resin composition by thermocompression bonding and then etched to form the conductor pattern 20. A method of directly laminating the insulating base material 10 on the metal foil 22 when the insulating base material 10 is formed, or a resist is formed on the insulating base material 10 made of a thermoplastic resin composition, and the conductor pattern 20 is formed by plating. It can be formed by a method for producing a normal circuit pattern such as a method. Note that, as will be described below, the insulating base material 10 made of the thermoplastic resin composition which is a preferred form in the present invention is formed into an amorphous film by rapid cooling film formation, so that it is thermocompression bonded at a relatively low temperature. It is possible. As a metal for forming the conductor pattern 20, a metal having a small electric resistance such as Au, Ag, or Cu can be used. Among these, it is preferable to use Cu because of its abundant track record of being used as a conductor pattern of a wiring board and low cost.

（ビアホール３０）
配線基板１００Ｂは、上記した絶縁基材１０を貫通して設けられ、導電性ペースト組成物が充填されたビアホール３０を有している。ビアホール３０に充填される導電性ペースト組成物は、導電粉末、および、バインダー成分を含むものである。 (Via hole 30)
The wiring substrate 100B is provided through the insulating base material 10 and has a via hole 30 filled with a conductive paste composition. The conductive paste composition filled in the via hole 30 includes conductive powder and a binder component.

導電粉末は、第１の合金粒子と第２の金属粒子とから構成される。第１の合金粒子は、１３０℃以上２６０℃未満の融点を有する非鉛半田粒子である。このような非鉛半田粒子としては、例えば、Ｓｎ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｓｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ、Ｓｎ−Ａｇ−Ｉｎ、Ｓｎ−Ａｇ−Ｉｎ−Ｂｉ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ−Ｓｂ、および、Ｓｎ−Ａｇ−Ｂｉを挙げることができる。これらの非鉛半田粒子は、錫を金属拡散させるという効果において信頼をおけるものである。また、第１の合金粒子としては、これらの非鉛半田粒子の二種以上の混合物を使用することもできる。   The conductive powder is composed of first alloy particles and second metal particles. The first alloy particles are non-lead solder particles having a melting point of 130 ° C. or higher and lower than 260 ° C. Examples of such lead-free solder particles include Sn, Sn-Ag, Sn-Cu, Sn-Sb, Sn-Bi, Sn-In, Sn-Ag-Cu, Sn-Ag-Cu-Bi, and Sn- Examples include Ag—In, Sn—Ag—In—Bi, Sn—Zn, Sn—Zn—Bi, Sn—Ag—Cu—Sb, and Sn—Ag—Bi. These lead-free solder particles are reliable in the effect of metal diffusion of tin. As the first alloy particles, a mixture of two or more of these non-lead solder particles can also be used.

第２の金属粒子は、Ａｕ、Ａｇ、Ｃｕからなる群から選ばれる少なくとも一種以上の金属粒子である。第２の金属粒子は、電気抵抗値が低い金属から形成されている粒子であり、ビアホール３０の電気伝導性を担うものである。また、第２の金属粒子は、第１の合金粒子に比べて融点が高く、加熱時における導電性ペースト組成物の粘度を保持する役割を有する。   The second metal particles are at least one or more metal particles selected from the group consisting of Au, Ag, and Cu. The second metal particles are particles made of a metal having a low electric resistance value, and bear the electric conductivity of the via hole 30. The second metal particles have a higher melting point than the first alloy particles, and have a role of maintaining the viscosity of the conductive paste composition during heating.

導電粉末における、第１の合金粒子および第２の金属粒子の混合割合は、質量比で、「７６／２４」以上「９０／１０」未満である（「第１の合金粒子」／「第２の金属粒子」）。この範囲を超えて、第１の合金粒子の量が多すぎると、基板を加熱積層する際に、導電性ペースト組成物の粘度の低下が大きく、導電性ペースト組成物がビアホールから流出してしまうおそれがある。   The mixing ratio of the first alloy particles and the second metal particles in the conductive powder is “76/24” or more and less than “90/10” by mass ratio (“first alloy particles” / “second” Metal particles "). If the amount of the first alloy particles is too large beyond this range, when the substrate is heated and laminated, the viscosity of the conductive paste composition is greatly reduced, and the conductive paste composition flows out from the via hole. There is a fear.

第１の合金粒子および第２の金属粒子の平均粒子径は、１０μｍ以下であることが好ましい。第１の合金粒子をこのような粒径とすることによって、導電性ペースト組成物をビアホールに充填しやすくなり、また、金属拡散が生じやすくなる。また、第２の金属粒子をこのような粒径とすることによって、基板１００Ｂを加熱積層する際における導電性ペースト組成物の粘度を調整する効果が良好となる。   The average particle diameter of the first alloy particles and the second metal particles is preferably 10 μm or less. By setting the first alloy particles to such a particle size, it becomes easy to fill the conductive paste composition into the via holes, and metal diffusion is likely to occur. Moreover, the effect which adjusts the viscosity of the electrically conductive paste composition at the time of carrying out heating lamination | stacking of the board | substrate 100B becomes favorable by making 2nd metal particle into such a particle size.

第１の合金粒子と第２の金属粒子の平均粒径差は、２μｍ以下であることが好ましい。このように粒径をなるべくそろえることによって、金属拡散接合を生じやすくすることができる。   The average particle size difference between the first alloy particles and the second metal particles is preferably 2 μm or less. By aligning the particle diameters as much as possible, metal diffusion bonding can be easily generated.

本発明において使用するバインダー成分は、加熱により硬化する重合性単量体の混合物、熱可塑性樹脂組成物、または、加熱により硬化する重合性単量体の混合物と熱可塑性樹脂組成物との混合物である。このようなバインダー成分として、加熱により硬化する重合性単量体の混合物としては、アルケニルフェノール化合物およびマレイミド類の混合物を挙げることができる。なお、アルケニルフェノール化合物および／またはマレイミド類が、高分子化合物であっても、これらを加熱することにより、架橋反応して硬化するものであれば、本発明の重合性単量体に含まれるものとする。熱可塑性樹脂組成物としては、ポリエステル系樹脂等が挙げられる。   The binder component used in the present invention is a mixture of polymerizable monomers curable by heating, a thermoplastic resin composition, or a mixture of a polymerizable monomer curable by heating and a thermoplastic resin composition. is there. As such a binder component, examples of the mixture of polymerizable monomers that are cured by heating include a mixture of an alkenylphenol compound and maleimides. In addition, even if the alkenylphenol compound and / or maleimide is a polymer compound, it can be included in the polymerizable monomer of the present invention as long as it is cured by crosslinking reaction by heating. And Examples of the thermoplastic resin composition include polyester resins.

アルケニルフェノール化合物としては、分子中に少なくとも２個のアルケニル基を有するアルケニルフェノール化合物、つまり、芳香環の水素原子の一部がアルケニル基に置換されたフェノール系化合物を挙げることができる。また、具体的には、このようなアルケニルフェノール化合物としては、ビスフェノールＡまたはフェノール性水酸基含有ビフェニル骨格にアルケニル基が結合した化合物を挙げることができる。さらに具体的には、３，３´−ビス（２−プロペニル）−４，４´−ビフェニルジオール、３，３´−ビス（２−プロペニル）−２，２´−ビフェニルジオール、３，３´−ビス（２−メチル−２−プロペニル）−４，４´−ビフェニルジオール、３，３´−ビス（２−メチル−２−プロペニル）−２，２´−ビフェニルジオール等のジアルケニルビフェニルジオール化合物；２，２−ビス［４−ヒドロキシ−３−（２−プロペニル）フェニル］プロパン、２，２−ビス［４−ヒドロキシ−３−（２−メチル−２−プロペニル）フェニル］プロパン（以下、「ジメタリルビスフェノールＡ」という。）等のジアルケニルビスフェノール化合物を挙げることができる。この中でも、原料コストが安く、安定供給が可能であるという点から、アルケニルフェノール化合物としては、ジメタリルビスフェノールＡを使用することが好ましい。ジメタリルビスフェノールＡの構造式を式１に示す。   Examples of the alkenylphenol compound include alkenylphenol compounds having at least two alkenyl groups in the molecule, that is, phenolic compounds in which a part of the hydrogen atoms of the aromatic ring are substituted with alkenyl groups. Specifically, examples of such alkenylphenol compounds include compounds in which an alkenyl group is bonded to bisphenol A or a phenolic hydroxyl group-containing biphenyl skeleton. More specifically, 3,3′-bis (2-propenyl) -4,4′-biphenyldiol, 3,3′-bis (2-propenyl) -2,2′-biphenyldiol, 3,3 ′ Dialkenyl biphenyldiol compounds such as -bis (2-methyl-2-propenyl) -4,4'-biphenyldiol and 3,3'-bis (2-methyl-2-propenyl) -2,2'-biphenyldiol 2,2-bis [4-hydroxy-3- (2-propenyl) phenyl] propane, 2,2-bis [4-hydroxy-3- (2-methyl-2-propenyl) phenyl] propane (hereinafter “ And dialkenyl bisphenol compounds such as “dimethallyl bisphenol A”). Among these, it is preferable to use dimethallyl bisphenol A as the alkenylphenol compound from the viewpoint that the raw material cost is low and stable supply is possible. The structural formula of dimethallylbisphenol A is shown in Formula 1.

Figure 0005032205
Figure 0005032205

マレイミド類としては、分子中に少なくとも２個のマレイミド基を有するマレイミド化合物を挙げることができ、具体的には、ビス（４−マレイミドフェニル）メタン等のビスマレイミド、トリス（４−マレイミドフェニル）メタン等のトリスマレイミド、ビス（３，４−ジマレイミドフェニル）メタン等のテトラキスマレイミドおよびポリ（４−マレイミドスチレン）等のポリマレイミド等を挙げることができる。この中でも、マレイミド類としては、原料コストが安く、安定供給可能であるという点から、ビス（４−マレイミドフェニル）メタンを使用することが好ましい。ビス（４−マレイミドフェニル）メタンの構造式を式２に示した。   Examples of maleimides include maleimide compounds having at least two maleimide groups in the molecule. Specific examples thereof include bismaleimides such as bis (4-maleimidophenyl) methane and tris (4-maleimidophenyl) methane. And trismaleimide such as bis (3,4-dimaleimidophenyl) methane, and polymaleimide such as poly (4-maleimidostyrene). Among these, as maleimides, it is preferable to use bis (4-maleimidophenyl) methane because raw material costs are low and stable supply is possible. The structural formula of bis (4-maleimidophenyl) methane is shown in Formula 2.

Figure 0005032205
Figure 0005032205

このバインダー成分において、アルケニルフェノール化合物およびマレイミド類の混合比は、モル比で、「３０／７０」以上「７０／３０」未満であることが好ましい（「アルケニルフェノール化合物」／「マレイミド類」）。この範囲を超えて、バインダー成分中のどちらかの成分が多すぎると、生成する樹脂が脆くなり、導電性ペースト組成物と導体パターン２０との接着力が低下してしまう。   In this binder component, the molar ratio of the alkenylphenol compound and maleimide is preferably “30/70” or more and less than “70/30” (“alkenylphenol compound” / “maleimides”). If this range is exceeded and either component in the binder component is too much, the resulting resin becomes brittle and the adhesive strength between the conductive paste composition and the conductor pattern 20 is reduced.

バインダー成分の硬化反応について、以下説明する。アルケニルフェノール化合物におけるアルケニル基は、マレイミド化合物のエチレン性不飽和基と交互共重合および／または付加反応し、またフェノール性水酸基もマレイミド基のエチレン性不飽和基と付加反応する。以下、バインダー成分として例示した、ジメタリルビスフェノールＡおよびビス（４−マレイミドフェニル）メタンの硬化機構について、具体的に説明する。まず、１２０〜１８０℃に加熱した段階で、以下の式３で示される線状の重合体が得られる。   The curing reaction of the binder component will be described below. The alkenyl group in the alkenylphenol compound undergoes alternating copolymerization and / or addition reaction with the ethylenically unsaturated group of the maleimide compound, and the phenolic hydroxyl group also undergoes addition reaction with the ethylenically unsaturated group of the maleimide group. Hereinafter, the curing mechanism of dimethallylbisphenol A and bis (4-maleimidophenyl) methane exemplified as the binder component will be specifically described. First, in the stage heated to 120-180 degreeC, the linear polymer shown by the following formula | equation 3 is obtained.

Figure 0005032205
Figure 0005032205

さらに、２００℃以上に加熱すると、例えば、以下の式４で示される三次元状に架橋した重合体が得られる。   Furthermore, when heated to 200 ° C. or higher, for example, a three-dimensionally crosslinked polymer represented by the following formula 4 is obtained.

Figure 0005032205
Figure 0005032205

本発明においては、このようなバインダー成分の三次元架橋による硬化が、半田成分が第２の金属粒子および／または導体パターン２０を形成する金属へ金属拡散することを促進し、これにより高度な金属拡散接合が形成されると考えられている。つまり、バインダー成分が硬化する時に、ビアホール内の第１の合金粒子および第２の金属粒子に圧力がかかり、これにより、半田成分が、金属粒子および導体パターン２０を形成する金属へ金属拡散することが促進されると考えられている。バインダー成分の弾性率が、温度によって変化する様子を図４に示す。単量体混合物の弾性率は、温度の上昇により小さくなっていく。しかし、１２０〜１８０℃において式３で示した線状の重合体が形成されることによって、弾性率が急に大きくなる（図４における、「単量体混合物」のグラフから、「架橋後」のグラフとなる。）。その後、線状の重合体は、２００℃以上において、式４で示される三次元状に架橋した重合体に変化していくと考えられている。架橋後のグラフは、温度の上昇と共に小さくなる傾向はある。しかし、高温領域においても溶融することなく、一定の弾性率を保っている。   In the present invention, the curing by the three-dimensional crosslinking of the binder component promotes the metal diffusion of the solder component to the metal forming the second metal particles and / or the conductor pattern 20, thereby increasing the level of the metal. It is believed that a diffusion bond is formed. That is, when the binder component is cured, pressure is applied to the first alloy particles and the second metal particles in the via hole, whereby the solder component is diffused into the metal that forms the metal particles and the conductor pattern 20. Is believed to be promoted. FIG. 4 shows how the elastic modulus of the binder component changes with temperature. The elastic modulus of the monomer mixture decreases with increasing temperature. However, the elastic modulus suddenly increases due to the formation of the linear polymer represented by Formula 3 at 120 to 180 ° C. (From the graph of “monomer mixture” in FIG. 4, “after crosslinking”). It becomes a graph of.) Thereafter, the linear polymer is considered to change into a three-dimensionally crosslinked polymer represented by Formula 4 at 200 ° C. or higher. The graph after crosslinking tends to decrease with increasing temperature. However, a constant elastic modulus is maintained without melting even in a high temperature region.

このように、１３０〜２６０℃において非鉛半田粒子が融解した時に、バインダー成分は硬化反応することにより、一定の弾性率を保持する。このように、融解した非鉛半田粒子に対して、バインダーが硬化することによる圧力がかかり、これにより、導電性ペースト組成物において、金属拡散接合が生じると考えられる。そして、このような導電性ペースト組成物を用いた多層配線基板２００、２００Ａは、そのビアホールの抵抗値が非常に低いものとなり、吸湿耐熱性、接続信頼性、および、導体接着強度に優れたものになると考えられる。   Thus, when the lead-free solder particles are melted at 130 to 260 ° C., the binder component undergoes a curing reaction to maintain a certain elastic modulus. In this way, it is considered that a pressure due to the binder being cured is applied to the melted lead-free solder particles, thereby causing metal diffusion bonding in the conductive paste composition. The multilayer wiring boards 200 and 200A using such a conductive paste composition have extremely low via hole resistance values, and are excellent in moisture absorption heat resistance, connection reliability, and conductor adhesive strength. It is thought that it becomes.

このような観点から、半田粒子が溶解した段階で、バインダー成分が硬化する必要があり、非鉛半田粒子の融点が、バインダー成分の硬化温度範囲に含まれている必要がある。これに対して、バインダー成分の硬化温度範囲に比べて、非鉛半田粒子の融点が高すぎる場合は、バインダー成分が硬化する段階において、非鉛半田粒子は未だ融解していないため、金属拡散が促進されるという効果を享受することができない。また、バインダー成分の硬化温度範囲に比べて、非鉛半田粒子の融点が低すぎる場合は、溶解した半田成分がビアホールからはみ出してしまうおそれがある。   From such a viewpoint, the binder component needs to be cured at the stage where the solder particles are dissolved, and the melting point of the lead-free solder particles needs to be included in the curing temperature range of the binder component. On the other hand, when the melting point of the lead-free solder particles is too high compared to the curing temperature range of the binder component, the lead-free solder particles are not yet melted at the stage where the binder component is cured. The effect of being promoted cannot be enjoyed. In addition, when the melting point of the non-lead solder particles is too low as compared with the curing temperature range of the binder component, the dissolved solder component may protrude from the via hole.

上記したように、導電性ペースト組成物は、導電粉末およびバインダー成分を含有するものであるが、この導電粉末およびバインダー成分の混合比は、質量比で、「９０／１０」以上「９８／２」未満である（「導電粉末」／「バインダー成分」）。この範囲を超えて、導電粉末の量が少なすぎるとビアホールに充填した導電性ペーストの電気抵抗値が増加してしまう。また、この範囲を超えて、導電粉末の量が多すぎると、導電性ペースト組成物をビアホールに印刷充填する作業性が悪化し、また、導電性ペースト組成物と導体パターン２０との接着強度が低下してしまう。   As described above, the conductive paste composition contains the conductive powder and the binder component, and the mixing ratio of the conductive powder and the binder component is “90/10” or more and “98/2” in terms of mass ratio. "(" Conductive powder "/" binder component "). If the amount of the conductive powder is too small beyond this range, the electrical resistance value of the conductive paste filled in the via hole will increase. If the amount of the conductive powder is too large beyond this range, the workability of printing and filling the conductive paste composition into the via hole is deteriorated, and the adhesive strength between the conductive paste composition and the conductive pattern 20 is reduced. It will decline.

（熱可塑性樹脂組成物からなる絶縁基材１０の弾性率の温度に対する挙動）
ここで、熱可塑性樹脂組成物からなる絶縁基材１０の温度に対する弾性率の挙動について説明する。熱可塑性樹脂組成物として、結晶融解ピーク温度が２６０℃以上の結晶性熱可塑性樹脂からなる組成物を用いた場合であって、この結晶性熱可塑性樹脂として、ポリエーテルエーテルケトンおよび非晶性ポリエーテルイミド樹脂の混合組成物を用いた場合における、絶縁基材１０の弾性率の温度に対する挙動を図５に示した。 (Behavior of elastic modulus of insulating substrate 10 made of thermoplastic resin composition with respect to temperature)
Here, the behavior of the elastic modulus with respect to the temperature of the insulating substrate 10 made of the thermoplastic resin composition will be described. In the case where a composition comprising a crystalline thermoplastic resin having a crystal melting peak temperature of 260 ° C. or higher is used as the thermoplastic resin composition, polyether ether ketone and amorphous polycrystal are used as the crystalline thermoplastic resin. FIG. 5 shows the behavior of the elastic modulus of the insulating substrate 10 with respect to temperature when a mixed composition of etherimide resin is used.

「積層前」と表示されているのが、多層配線基板として積層する前における、絶縁基材１０の弾性率の温度に対する挙動を示したグラフである。また、「積層後」と表示されているのが、所定の条件において加熱・加圧することによって多層配線基板２００、２００Ａとした後における、絶縁基材１０の弾性率の温度に対する挙動を示したグラフである。積層前の状態では、上記したように、絶縁基材１０は急冷製膜することにより非晶性フィルム化されている。よって、２００℃付近という比較的低温領域において弾性率が十分に低下する。これにより、積層前の絶縁基材１０は、比較的低温において熱成形、熱融着することができる。   “Before lamination” is a graph showing the behavior of the elastic modulus of the insulating base material 10 with respect to temperature before lamination as a multilayer wiring board. In addition, “after lamination” is displayed as a graph showing the behavior of the elastic modulus of the insulating base material 10 with respect to the temperature after the multilayer wiring boards 200 and 200A are formed by heating and pressing under predetermined conditions. It is. In the state before lamination, as described above, the insulating base material 10 is formed into an amorphous film by rapid cooling. Therefore, the elastic modulus is sufficiently lowered in a relatively low temperature region of around 200 ° C. Thereby, the insulating base material 10 before lamination can be thermoformed and heat-sealed at a relatively low temperature.

非晶性フィルム化されている絶縁基材１０は、多層配線基板２００、２００Ａを製造する際における所定の条件下での加熱・加圧成形によって、結晶性へと変化する。これに伴って絶縁基材１０の弾性率は大きく変化して、図５における積層後のグラフで示されるような挙動を示すようになる。これにより、以下に説明するように金属拡散接合を促進するという効果を発揮して、多層配線基板２００を、そのビアホールの抵抗値を非常に小さくすることができると共に、吸湿耐熱性、接続信頼性、および導体接着力に優れたものとすることができると考えられている。   The insulating base material 10 formed into an amorphous film changes to crystallinity by heating and pressure molding under predetermined conditions when manufacturing the multilayer wiring boards 200 and 200A. Along with this, the elastic modulus of the insulating base material 10 changes greatly, and the behavior as shown in the graph after lamination in FIG. 5 is exhibited. As a result, the effect of promoting metal diffusion bonding is demonstrated as will be described below, and the resistance value of the via hole of the multilayer wiring board 200 can be made extremely small, as well as moisture absorption heat resistance and connection reliability. In addition, it is considered that the adhesive strength of the conductor can be excellent.

次に、どのように金属拡散接合が促進されるかについて説明する。ここで、導電性ペースト組成物中の非鉛半田粒子と熱可塑性樹脂組成物からなる絶縁基材１０との関係が重要であり、非鉛半田粒子の融点における、樹脂組成物の貯蔵弾性率が、１０ＭＰａ以上５ＧＰａ未満であることが好ましい。なお、絶縁基材１０を形成する熱可塑性樹脂組成物として、上記した好ましい形態である、ポリエーテルエーテルケトンおよび非晶性ポリエーテルイミドの混合組成物を使用した場合は、図５に示すように、１３０℃以上２６０℃未満という非鉛半田粒子の融点における、熱可塑性樹脂組成物の貯蔵弾性率が、１０ＭＰａ以上５ＧＰａ未満となっている。なお、熱可塑性樹脂組成物の貯蔵弾性率は、粘弾性評価装置を用い、測定周波数１Ｈｚで昇温速度３℃／分で測定した値である。   Next, how metal diffusion bonding is promoted will be described. Here, the relationship between the lead-free solder particles in the conductive paste composition and the insulating substrate 10 made of the thermoplastic resin composition is important, and the storage modulus of the resin composition at the melting point of the lead-free solder particles is It is preferably 10 MPa or more and less than 5 GPa. As shown in FIG. 5, when the thermoplastic ether composition forming the insulating substrate 10 is a mixed composition of polyether ether ketone and amorphous polyether imide, which is the preferred form described above. The storage elastic modulus of the thermoplastic resin composition at the melting point of the lead-free solder particles of 130 ° C. or higher and lower than 260 ° C. is 10 MPa or higher and lower than 5 GPa. The storage elastic modulus of the thermoplastic resin composition is a value measured using a viscoelasticity evaluation apparatus at a measurement frequency of 1 Hz and a temperature increase rate of 3 ° C./min.

上記のように非鉛半田粒子の融点において、熱可塑性樹脂組成物が１０ＭＰａ以上５ＧＰａ未満の貯蔵弾性率を有するものとすることは、非鉛半田粒子の融点において、熱可塑性樹脂組成物にある程度の柔軟性を持たせると共に、溶融せずにある程度の弾性率を保持させていることを意味している。   As described above, the thermoplastic resin composition has a storage elastic modulus of 10 MPa or more and less than 5 GPa at the melting point of the lead-free solder particles. It means that a certain degree of elastic modulus is maintained without being melted while having flexibility.

このように、非鉛半田粒子の融点において、熱可塑性樹脂組成物にある程度の柔軟性を持たせることによって、導電性ペースト組成物と熱可塑性樹脂組成物とが相互になじむことができ、導電性ペースト組成物と熱可塑性樹脂組成物からなる絶縁基材１０との接着性が向上する。また、非鉛半田粒子の融点において、熱可塑性樹脂組成物が溶融せずに、ある程度の弾性率を保持することによって、配線基板１００Ｂを熱融着により積層する際に、導電性ペースト組成物をビアホールの側面である熱可塑性樹脂組成物により締め付けることができ、導電性ペースト組成物に圧力をかけることができる。これにより、非鉛半田粒子中の錫成分が第２の金属粒子および／または導体パターン部を形成する金属中に金属拡散し、金属拡散接合を形成させることができると考えられている。   As described above, by providing the thermoplastic resin composition with a certain degree of flexibility at the melting point of the lead-free solder particles, the conductive paste composition and the thermoplastic resin composition can become compatible with each other. Adhesiveness between the paste composition and the insulating base material 10 made of the thermoplastic resin composition is improved. In addition, the thermoplastic resin composition does not melt at the melting point of the lead-free solder particles and maintains a certain degree of elastic modulus. It can be tightened by the thermoplastic resin composition which is the side surface of the via hole, and pressure can be applied to the conductive paste composition. Thereby, it is considered that the tin component in the lead-free solder particles can diffuse into the metal forming the second metal particles and / or the conductor pattern portion to form a metal diffusion bond.

（配線基板１００Ｂの製法）
配線基板１００Ｂの製造方法の概要を図２（ａ）に示した。まず、絶縁基材１０を、上記した方法により、例えば、Ｔダイを用いた押出キャスト法により形成する。そして、金属箔２２を熱圧着により絶縁基材１０に貼り付け、レーザーまたは機械ドリル等を用いてビアホールを形成する。そして、金属箔２２の表面にレジストを形成してエッチングする通常の方法によって、導体パターン２０を形成する。その後、スクリーン印刷等の通常の印刷方法によって、導電性ペースト組成物をビアホール３０に充填する。このような方法により配線基板１００Ｂが製造される。なお、金属箔２２の貼り付けを、押出製膜と同時に行ってもよいし、絶縁基材１０上にレジストパターンを形成して、メッキ法により導体パターン２０を形成することとしてもよい。また、以上の製法における各手順の順序は特に限定されない。 (Manufacturing method of wiring board 100B)
An outline of a method for manufacturing the wiring board 100B is shown in FIG. First, the insulating base material 10 is formed by the above-described method, for example, by an extrusion casting method using a T die. And metal foil 22 is affixed on the insulating base material 10 by thermocompression bonding, and a via hole is formed using a laser or a mechanical drill. Then, the conductor pattern 20 is formed by a normal method of forming a resist on the surface of the metal foil 22 and etching it. Thereafter, the via hole 30 is filled with the conductive paste composition by a normal printing method such as screen printing. The wiring board 100B is manufactured by such a method. The metal foil 22 may be attached at the same time as the extrusion film formation, or a resist pattern may be formed on the insulating substrate 10 and the conductor pattern 20 may be formed by a plating method. Moreover, the order of each procedure in the above manufacturing method is not specifically limited.

図２（ｂ）に配線基板１００Ｂの斜視図を示した。基板１００Ｂの全面に亘って複数のビアホール３０が形成されている。なお、図２（ａ）に示した断面図は、例えば、図２（ｂ）のＸ−Ｘ線により切断した場合の切断面である。   FIG. 2B shows a perspective view of the wiring board 100B. A plurality of via holes 30 are formed over the entire surface of the substrate 100B. The cross-sectional view shown in FIG. 2A is a cut surface when cut along the line XX in FIG. 2B, for example.

＜配線基板１００Ａ＞
図２（ｄ）に斜視図を示したように、配線基板１００Ａは、上記で説明した配線基板１００Ｂにキャビティー用穴１５が形成されて構成される。 <Wiring board 100A>
As shown in the perspective view of FIG. 2D, the wiring board 100A is configured by forming the cavity hole 15 in the wiring board 100B described above.

（キャビティー用穴１５）
キャビティー用穴１５は、半導体装置２４０を搭載する位置に対応して、絶縁基材１０を上下に貫くように形成される。キャビティー用穴１５の大きさ、形状は特に限定されず、搭載する半導体装置２４０に合わせて形成される。また、図１（ａ）に示した多層配線基板２００においては、上層側に積層された複数の配線基板１００Ａは、同一の形状および大きさのキャビティー用穴１５を有している。これにより、配線基板２００に直方体形状のキャビティー部２２０が形成される。 (Cavity hole 15)
The cavity hole 15 is formed so as to penetrate the insulating base material 10 vertically corresponding to the position where the semiconductor device 240 is mounted. The size and shape of the cavity hole 15 are not particularly limited, and are formed in accordance with the semiconductor device 240 to be mounted. In the multilayer wiring board 200 shown in FIG. 1A, the plurality of wiring boards 100A stacked on the upper layer side have cavity holes 15 having the same shape and size. Thereby, a rectangular parallelepiped cavity portion 220 is formed on the wiring board 200.

また、図１（ｂ）に示した多層配線基板２００Ａにおいては、上層側に積層された複数の配線基板１００Ａに、異なる大きさのキャビティー用穴１５が形成されている。上層側に積層された複数の配線基板１００Ａにおいて、より上層の配線基板１００Ａがより大きなキャビティー用穴１５を有している。これにより、配線基板２００Ａに、側面が階段状のキャビティー部２２０が形成される。   In the multilayer wiring board 200A shown in FIG. 1B, the cavity holes 15 having different sizes are formed in the plurality of wiring boards 100A stacked on the upper layer side. In the plurality of wiring boards 100A stacked on the upper layer side, the upper wiring board 100A has a larger cavity hole 15. Thereby, the cavity part 220 whose side surface is stepped is formed in the wiring board 200A.

（配線基板１００Ａの製造方法）
図２（ｃ）に配線基板１００Ａの製造方法の概要を示した。基本的には、配線基板１００Ｂの製造方法と同様であるが、絶縁基板１０を作製した後に、絶縁基板１０にキャビティー用穴１５が形成される。キャビティー用穴１５は、一般的には、ビク型を用いて所定の形状に打ち抜いたり、レーザーを用いて切断したりする等の方法により形成される。 (Manufacturing method of wiring board 100A)
FIG. 2C shows an outline of a method for manufacturing the wiring board 100A. Basically, the manufacturing method of the wiring substrate 100B is the same, but after the insulating substrate 10 is manufactured, the cavity holes 15 are formed in the insulating substrate 10. The cavity hole 15 is generally formed by a method such as punching into a predetermined shape using a big die or cutting using a laser.

その後は、配線基板１００Ｂの場合と同様に、キャビティー用穴１５を形成した絶縁基板１０に、銅箔２２が熱圧着等により貼り付けられ、導体パターン２０およびビアホール３０が形成されて配線基板１００Ａが形成される。また、絶縁基材１０に銅箔２２を貼り付けた後に、上記と同様の方法でキャビティー用穴１５を形成してもよい。以上のようにして、配線基板１００Ａが製造される。   Thereafter, as in the case of the wiring board 100B, the copper foil 22 is attached to the insulating substrate 10 in which the cavity holes 15 are formed by thermocompression bonding or the like, and the conductor pattern 20 and the via hole 30 are formed to form the wiring board 100A. Is formed. Alternatively, after attaching the copper foil 22 to the insulating substrate 10, the cavity hole 15 may be formed by the same method as described above. The wiring board 100A is manufactured as described above.

＜多層配線基板２００、２００Ａの製造方法＞
本発明の多層配線基板２００の製造方法の概要を図３に示した。多層配線基板２００、２００Ａは、複数の配線基板１００Ｂを下層側に、キャビティー部１５を形成した複数の配線基板１００Ａを上層側にして積層し、これらの熱圧着させることによって製造することができる。図３に示した製造方法においては、最下層の配線基板１００Ｂの向きを上下反転させて、配線パターン２０が外側になるように配置積層されている。 <Method for Manufacturing Multilayer Wiring Substrate 200, 200A>
An outline of a method for manufacturing the multilayer wiring board 200 of the present invention is shown in FIG. The multilayer wiring boards 200 and 200A can be manufactured by laminating a plurality of wiring boards 100B on the lower layer side and a plurality of wiring boards 100A on which the cavity portions 15 are formed on the upper layer side, and thermally bonding them. . In the manufacturing method shown in FIG. 3, the wiring pattern 20 is arranged and laminated so that the wiring pattern 20 faces outside by reversing the direction of the lowermost wiring board 100B.

積層条件としては、温度：１８０℃以上３２０℃未満、圧力：３ＭＰａ以上１０ＭＰａ未満、プレス時間：１０分以上１２０分以下とすることが好ましい。このような条件で、積層することによって、熱可塑性樹脂組成物からなる絶縁基材１０が、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物からなる場合は、非晶性フィルム化されている絶縁基材１０が、積層時の加熱により結晶に変化する。これにより、絶縁基材１０は、非鉛半田耐熱性を発現する。また、ビアホール中の導電ペーストが金属拡散接合して、ビアホールの抵抗値を非常に小さくすることができ、吸湿耐熱性、接続信頼性、および導体接着強度に優れた多層配線基板２００、２００Ａとすることができる。   The lamination conditions are preferably temperature: 180 ° C. or more and less than 320 ° C., pressure: 3 MPa or more and less than 10 MPa, and press time: 10 minutes or more and 120 minutes or less. By laminating under such conditions, when the insulating substrate 10 made of a thermoplastic resin composition is made of a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin, an amorphous film is formed. The insulating base material 10 that has been changed into crystals by heating during lamination. Thereby, the insulating base material 10 exhibits non-lead solder heat resistance. In addition, the conductive paste in the via hole is metal diffusion bonded, and the resistance value of the via hole can be extremely reduced, and the multilayer wiring boards 200 and 200A having excellent moisture absorption heat resistance, connection reliability, and conductor adhesive strength are obtained. be able to.

また、多層配線基板２００、２００Ａの製造の際には、スペーサー２６０が使用される。スペーサー２６０は、キャビティー部２２０と同様な形状を有しており、熱圧着の際にキャビティー部２２０に挿入して使用される。多層配線基板２００Ａを製造する場合は、階段状のスペーサー２６０を使用する。スペーサー２６０は、絶縁基材１０や導体パターン２０との離型性を有し、圧着時においてもキャビティー部２２０の形状を保持するような弾性率を有する材料により形成することができる。このような材料としては、例えば、ポリイミド樹脂を挙げることができる。また、金属のスペーサーを用いても良いし、キャビティー形状に合わせ凸状の金型を用いることもできる。   In addition, the spacer 260 is used in manufacturing the multilayer wiring boards 200 and 200A. The spacer 260 has the same shape as that of the cavity part 220 and is used by being inserted into the cavity part 220 at the time of thermocompression bonding. When manufacturing the multilayer wiring board 200A, a step-like spacer 260 is used. The spacer 260 has a releasability from the insulating base material 10 and the conductor pattern 20 and can be formed of a material having an elastic modulus that maintains the shape of the cavity portion 220 even during pressure bonding. An example of such a material is a polyimide resin. Further, a metal spacer may be used, or a convex mold may be used in accordance with the cavity shape.

多層配線基板２００、２００Ａを作製する際の熱圧着は、図３の上下から、プレス機の押圧治具によりプレスすることにより行われる。プレス治具と配線基板との間には、離型フィルム３２０およびステンレス鋼シート３４０が挟みこまれる。離型フィルム３２０は、熱圧着後に、多層配線基板２００、２００Ａをプレス機から取り出す際の、離型性を確保するために使用される。離型フィルム３２０としては、例えば、ポリイミドフィルムが使用される。また、ステンレス鋼シート３４０は、均一に圧力をかけるために使用される。   The thermocompression bonding when manufacturing the multilayer wiring boards 200 and 200A is performed by pressing from above and below in FIG. 3 using a pressing jig of a press machine. A release film 320 and a stainless steel sheet 340 are sandwiched between the pressing jig and the wiring board. The release film 320 is used to ensure release properties when the multilayer wiring boards 200 and 200A are taken out from the press after thermocompression bonding. As the release film 320, for example, a polyimide film is used. Moreover, the stainless steel sheet 340 is used in order to apply a pressure uniformly.

また、多層配線基板２００、２００Ａの製造の際には、クッション性のある離型フィルム３２０を用いることもできる。クッション性のある離型フィルムを構成する材料としては、特に限定されるものではなく、積層温度域で樹脂流出のないものが好適に用いられる。その材料としては、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリメチルペンテン（ＴＰＸ）、シンジオタクチックポリスチレン（ＳＰＳ）、シリコン系樹脂、フッ素系樹脂、ポリイミド（ＰＩ）樹脂等が挙げられる。単層構成でも、表層に離型性の樹脂を積層した複層構成でも構わない。   Moreover, when manufacturing the multilayer wiring boards 200 and 200A, a release film 320 having a cushioning property can also be used. The material constituting the release film having cushioning properties is not particularly limited, and a material that does not flow out of the resin in the lamination temperature range is suitably used. Examples of the material include polyethylene (PE), polypropylene (PP), polymethylpentene (TPX), syndiotactic polystyrene (SPS), silicon resin, fluorine resin, polyimide (PI) resin, and the like. A single layer structure or a multilayer structure in which a release resin is laminated on the surface layer may be used.

また、実際に多層配線基板２００、２００Ａを作製する場合は、複数個の配線基板１００Ｂを同一平面上に含む基板を複数枚積層し、その上に、複数個の配線基板１００Ａを同一平面上に含む基板を複数枚積層して、これらを熱圧着させる。そして、最後に多層配線基板２００、２００Ａごとに切断する。このようにして、複数個の多層配線基板２００、２００Ａが同時に作製される。   When actually manufacturing the multilayer wiring boards 200 and 200A, a plurality of boards including a plurality of wiring boards 100B on the same plane are stacked, and a plurality of wiring boards 100A are placed on the same plane. A plurality of substrates are stacked and these are thermocompression bonded. Finally, the multilayer wiring boards 200 and 200A are cut. In this way, a plurality of multilayer wiring boards 200 and 200A are manufactured simultaneously.

本発明の多層配線基板２００、２００Ａは、キャビティー部２２０に半導体装置２４０を搭載して使用される。半導体装置２４０を搭載した状態を図１（ｃ）および（ｄ）に示した。図１（ｃ）に示した形態は、二つの半導体装置２４０をはんだ付けにより重ねてキャビティー部２２０に搭載して、下側の半導体装置をキャビティー部の底面の導体パターン２０にＢＧＡにより接続して、上側の半導体装置をボンディングワイヤによりキャビティー部側面の導体パターン２０に接続した形態である。このように、本発明の多層配線基板２００Ａは、キャビティー部２２０の形状を階段状等の複雑な形状とすることができる。そして、これにより、様々な形態で半導体装置２４０を搭載することができる。   The multilayer wiring boards 200 and 200A of the present invention are used with the semiconductor device 240 mounted on the cavity portion 220. A state in which the semiconductor device 240 is mounted is shown in FIGS. In the embodiment shown in FIG. 1C, two semiconductor devices 240 are overlapped by soldering and mounted on the cavity portion 220, and the lower semiconductor device is connected to the conductor pattern 20 on the bottom surface of the cavity portion by BGA. Then, the upper semiconductor device is connected to the conductor pattern 20 on the side surface of the cavity portion by a bonding wire. Thus, in the multilayer wiring board 200A of the present invention, the shape of the cavity portion 220 can be a complicated shape such as a stepped shape. Thus, the semiconductor device 240 can be mounted in various forms.

また、図１（ｄ）に示した形態は、二つの半導体装置２４０を並列してキャビティー部２００の底部に半田付けにより搭載した形態である。この形態においては、半導体装置２４０は、キャビティー部２２０の底部においてはんだ付けされている。そして、半導体装置２４０と多層配線基板２００との電気的な接続はボンディングワイヤにより行われている。よって、多層配線基板２００のキャビティー部２２０の底部は、はんだ付けするための箇所として、ビアホール３０が形成されていない。このように、本発明の多層配線基板２００においては、半導体装置２４０の搭載方法を種々のパターンにより搭載することができる。そして、その搭載方法に合わせて、ビアホール３０の位置を自由に調整することができる。   The form shown in FIG. 1D is a form in which two semiconductor devices 240 are mounted in parallel on the bottom of the cavity part 200 by soldering. In this embodiment, the semiconductor device 240 is soldered at the bottom of the cavity part 220. The electrical connection between the semiconductor device 240 and the multilayer wiring board 200 is made by bonding wires. Therefore, the via hole 30 is not formed at the bottom of the cavity 220 of the multilayer wiring board 200 as a location for soldering. Thus, in the multilayer wiring board 200 of the present invention, the semiconductor device 240 can be mounted in various patterns. The position of the via hole 30 can be freely adjusted according to the mounting method.

＜多層配線基板２００Ｃ、２００Ｄ＞
図６（ａ）および（ｂ）に多層配線基板２００Ｃ、２００Ｄの模式図を示した。多層配線基板２００Ｃ、２００Ｄは、それを構成する配線基板として、熱可塑性樹脂組成物からなる絶縁基材１０、該絶縁基材１０の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層４０、該接着層４０上および／または該絶縁基材１０上に設けられた導体パターン２０、および、該絶縁基材１０および接着層４０を貫通して設けられた、導電性ペースト組成物が充填されているビアホール３０を備えて構成された配線基板１００Ｃ、１００Ｄを備えている。 <Multilayer wiring board 200C, 200D>
6A and 6B are schematic diagrams of the multilayer wiring boards 200C and 200D. The multilayer wiring boards 200C and 200D are an insulating base material 10 made of a thermoplastic resin composition, and an adhesive layer made of a thermosetting resin composition provided on at least one surface of the insulating base material 10 as a wiring board constituting the multilayer wiring boards 200C and 200D. 40, the conductive pattern 20 provided on the adhesive layer 40 and / or the insulating base material 10, and the conductive paste composition provided through the insulating base material 10 and the adhesive layer 40 are filled. Wiring boards 100C and 100D configured with via holes 30 formed therein are provided.

＜配線基板１００Ｄ＞
配線基板１００Ｄは、熱可塑性樹脂組成物からなる絶縁基材１０、該絶縁基材１０の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層４０、該接着層４０上および／または該絶縁基材１０上に設けられた導体パターン２０、および、該絶縁基材１０および接着層４０を貫通して設けられた、導電性ペースト組成物が充填されているビアホール３０を備えて構成されている。熱可塑性樹脂組成物からなる絶縁基材１０、導体パターン２０、ビアホール３０については、先に説明した配線基板１００Ｂにおけるものと同様である。 <Wiring board 100D>
The wiring substrate 100D includes an insulating base material 10 made of a thermoplastic resin composition, an adhesive layer 40 made of a thermosetting resin composition provided on at least one surface of the insulating base material 10, the adhesive layer 40 and / or the The conductor pattern 20 provided on the insulating base material 10 and the via hole 30 provided through the insulating base material 10 and the adhesive layer 40 and filled with the conductive paste composition are provided. Yes. The insulating base material 10, the conductor pattern 20, and the via hole 30 made of the thermoplastic resin composition are the same as those in the wiring board 100B described above.

（接着層４０）
配線基板１００Ｄにおいては、各層間の接着性を発揮するための接着層４０が形成されている。接着層４０は、絶縁基材１０の少なくとも片面に形成されている。絶縁基材１０の少なくとも片面に接着層４０が形成されていれば、各層を熱圧着積層することができるが、図示したように、絶縁基材１０の両面に接着層４０を形成してもよい。 (Adhesive layer 40)
In the wiring substrate 100D, an adhesive layer 40 for exhibiting adhesiveness between the respective layers is formed. The adhesive layer 40 is formed on at least one side of the insulating base material 10. As long as the adhesive layer 40 is formed on at least one surface of the insulating base material 10, each layer can be laminated by thermocompression bonding. However, as illustrated, the adhesive layer 40 may be formed on both surfaces of the insulating base material 10. .

接着層４０を形成する熱硬化性樹脂組成物を構成する材料としては、１８０℃から３２０℃未満の積層温度域で熱硬化し、非鉛半田耐熱性を有すれば、特に限定されないが、エポキシ系樹脂、ポリイミド系樹脂等が挙げられる。その中でも特に、耐熱性、電気特性等を勘案すると、前記した導電性ペースト組成物を構成するバインダー成分であるアルケニルフェノール化合物およびマレイミド類の混合物を用いることが好ましい。該混合物には、その性質を損なわない程度に、他の熱硬化性樹脂、熱可塑性樹脂や無機充填材、各種添加剤、例えば、安定剤、紫外線吸収剤、光安定剤、核剤、着色剤、滑剤、難燃剤、製膜助剤、ラジカル重合開始剤、エポキシ基反応触媒、チクソ性付与剤、シランカップリング剤等を適宜添加してもよい。   The material constituting the thermosetting resin composition forming the adhesive layer 40 is not particularly limited as long as it is thermoset in a lamination temperature range of 180 ° C. to less than 320 ° C. and has lead-free solder heat resistance, Resin, polyimide resin and the like. Among them, it is preferable to use a mixture of an alkenylphenol compound and maleimide, which are binder components constituting the above-described conductive paste composition, particularly considering heat resistance, electrical characteristics, and the like. The mixture includes other thermosetting resins, thermoplastic resins and inorganic fillers, various additives such as stabilizers, ultraviolet absorbers, light stabilizers, nucleating agents, and coloring agents, so long as the properties are not impaired. , Lubricants, flame retardants, film-forming aids, radical polymerization initiators, epoxy group reaction catalysts, thixotropic agents, silane coupling agents, and the like may be added as appropriate.

接着層４０の厚みは、絶縁基材１０の厚みに対して、１／５以下であることが好ましく、１／１０以下であることがより好ましく、１／２０以下であることがさらに好ましい。また接着層２０の厚みは、好ましくは３０μｍ以下であり、より好ましくは、２０μｍ以下であり、さらに好ましくは、１０μｍ以下である。接着層４０の厚みが厚すぎると、形成したキャビティー部２２０内に樹脂が流出し、導体パターン２０を覆う場合があり、また、逐次積層時に、ビアホール３０部分に樹脂が流出し、金属拡散を阻害する場合がある。   The thickness of the adhesive layer 40 is preferably 1/5 or less, more preferably 1/10 or less, and even more preferably 1/20 or less with respect to the thickness of the insulating substrate 10. The thickness of the adhesive layer 20 is preferably 30 μm or less, more preferably 20 μm or less, and still more preferably 10 μm or less. If the thickness of the adhesive layer 40 is too thick, the resin may flow out into the formed cavity portion 220 and cover the conductor pattern 20, and the resin may flow out into the via hole 30 during sequential lamination, thereby causing metal diffusion. May interfere.

（配線基板１００Ｄの製法）
配線基板１００Ｄの製造方法の概要を図７に示した。まず、上記した配線基板１００Ｂの製法と同様にして絶縁基材１０を、例えば、Ｔダイを用いた押出キャスト法により形成する。そして、予め、離型処理されたＰＥＴフィルム上に熱硬化性樹脂組成物を含有する溶液を塗布して乾燥固化して、剥離性のあるフィルム上に接着層４０を形成する。そして、熱ラミネートによりこの接着層４０を絶縁基材１０上に熱転写することによって、絶縁基材１０の両面に接着層４０を形成する。そして、レーザーまたは機械ドリル等を用いてビアホールを形成する。その後、スクリーン印刷等の通常の印刷方法によって、導電性ペースト組成物をビアホールに充填し絶縁基材５０Ｄを作製した。なお、熱硬化性樹脂組成物を含有する溶液を絶縁基材１０上に直接塗布し、乾燥固化して接着層４０を形成してもよい。 (Manufacturing method of wiring board 100D)
An outline of a method for manufacturing the wiring substrate 100D is shown in FIG. First, the insulating base material 10 is formed by an extrusion casting method using a T die, for example, in the same manner as the manufacturing method of the wiring board 100B described above. And the solution containing a thermosetting resin composition is apply | coated on the PET film by which the mold release process was carried out previously, and it dries and solidifies, and forms the contact bonding layer 40 on a peelable film. Then, the adhesive layer 40 is formed on both surfaces of the insulating base material 10 by thermally transferring the adhesive layer 40 onto the insulating base material 10 by thermal lamination. Then, a via hole is formed using a laser or a mechanical drill. Thereafter, the conductive paste composition was filled in the via hole by a normal printing method such as screen printing to produce an insulating base material 50D. Alternatively, the adhesive layer 40 may be formed by directly applying a solution containing the thermosetting resin composition on the insulating substrate 10 and drying and solidifying the solution.

そして、接着層４０を積層した絶縁基材１０の両面に金属箔２２を積層する。そして、金属箔２２の表面にレジストを形成してエッチングする通常の方法によって、導体パターン２０を形成する。これにより、両面に導体パターン２０を備えた配線基板１００Ｄ（両面基板）を作製できる。また、ビアホール３０を形成させた後、銅めっきすることにより、金属箔２２を形成し、エッチングすることにより、導体パターン２０を形成することもできる。以上の製法における各手順の順序は特に限定されない。図２（ｂ）に配線基板１００Ｂの斜視図を示したように、配線基板１００Ｄにおいても、全面に亘って複数のビアホール３０が形成されている。   Then, the metal foil 22 is laminated on both surfaces of the insulating base material 10 on which the adhesive layer 40 is laminated. Then, the conductor pattern 20 is formed by a normal method of forming a resist on the surface of the metal foil 22 and etching it. Thereby, wiring board 100D (double-sided board) provided with conductor pattern 20 on both sides can be produced. Moreover, after forming the via hole 30, the metal foil 22 can be formed by copper plating, and the conductor pattern 20 can be formed by etching. The order of each procedure in the above manufacturing method is not particularly limited. As shown in the perspective view of the wiring board 100B in FIG. 2B, a plurality of via holes 30 are formed over the entire surface of the wiring board 100D.

＜絶縁基材５０Ｃ＞
絶縁基材５０Ｃは、上記した絶縁基材５０Ｄにキャビティー用穴１５を形成して製造される。キャビティー用穴１５は、絶縁基材１０上に接着層４０を形成した後に、上記した配線基板１００Ａにおける場合と同様の方法で形成される。絶縁基材５０Ｃにおける、ビアホール３０の形成は、キャビティー用穴１５を形成した後であっても前であってもよい。 <Insulating base material 50C>
The insulating base material 50C is manufactured by forming the cavity hole 15 in the above-described insulating base material 50D. The cavity hole 15 is formed by the same method as that in the above-described wiring substrate 100A after the adhesive layer 40 is formed on the insulating base 10. The via hole 30 may be formed in the insulating base material 50C either before or after the cavity hole 15 is formed.

＜多層配線基板２００Ｃ、２００Ｄの製造方法＞
本発明の多層配線基板２００Ｃ、２００Ｄの製造方法の概要（逐次積層）を図８、図９に示した。積層方法は、熱圧着により行うことができ、一括積層および逐次積層のいずれによっても積層することができる。一括積層の場合は、片面に導体パターン２０を備えた片面基板を複数層重ね合わせて、多層配線基板２００、２００Ａの場合と同様にして熱圧着させることにより製造できる。以下、図８および図９に沿って、逐次積層により多層配線基板２００Ｃ、２００Ｄを製造する方法について説明する。 <Method for Manufacturing Multilayer Wiring Substrate 200C, 200D>
The outline (sequential lamination) of the manufacturing method of the multilayer wiring boards 200C and 200D of the present invention is shown in FIGS. The lamination method can be performed by thermocompression bonding, and can be carried out by batch lamination or sequential lamination. In the case of batch lamination, a single-sided board provided with the conductor pattern 20 on one side can be overlaid and thermocompression-bonded in the same manner as in the case of the multilayer wiring boards 200 and 200A. A method for manufacturing the multilayer wiring boards 200C and 200D by sequential lamination will be described below with reference to FIGS.

図８に多層配線基板２００Ｃの製造方法の概要を示した。まず、配線基板１００Ｄ上に絶縁基材５０Ｄを重ね、その上に銅箔２２を重ね、これらを熱圧着積層する。そして、エッチングする等の方法より、銅箔２２を配線パターン２０とする。この操作は、複数回繰り返してもよく、配線基板１００Ｄ上に形成したい絶縁基材５０Ｄの数に応じて、繰り返し行われる。   FIG. 8 shows an outline of a method for manufacturing the multilayer wiring board 200C. First, the insulating base material 50D is overlaid on the wiring board 100D, the copper foil 22 is overlaid thereon, and these are thermocompression laminated. Then, the copper foil 22 is used as the wiring pattern 20 by a method such as etching. This operation may be repeated a plurality of times, and is repeated according to the number of insulating base materials 50D to be formed on the wiring board 100D.

その後、上記の絶縁基材５０Ｄにキャビティー用穴１５が形成された絶縁基材５０Ｃを重ね、その上に銅箔２２を重ね、これらを熱圧着積層する。そして、エッチングする等の方法より、銅箔２２を配線パターン２０とする。この操作は、複数回繰り返してもよく、形成したい絶縁基材５０Ｃの数に応じて、繰り返し行われる。図９に示した多層配線基板２００Ｄの製法においても、使用されるスペーサーの形状が異なる以外は、同様にして多層配線基板２００Ｄが製造される。以上のように、配線基板１００Ｄ上に、絶縁基材５０Ｄ、５０Ｃおよび銅箔２２を熱圧着積層し、銅箔をエッチングするという工程を逐次的に繰り返し行うことによって、多層配線基板２００Ｃ、２００Ｄが製造される。   Thereafter, the insulating base material 50C in which the cavity holes 15 are formed is overlaid on the insulating base material 50D, the copper foil 22 is overlaid thereon, and these are thermocompression-laminated. Then, the copper foil 22 is used as the wiring pattern 20 by a method such as etching. This operation may be repeated a plurality of times, and is repeated according to the number of insulating base materials 50C to be formed. Also in the manufacturing method of the multilayer wiring board 200D shown in FIG. 9, the multilayer wiring board 200D is manufactured in the same manner except that the shape of the spacer used is different. As described above, the multilayer wiring boards 200C and 200D are obtained by sequentially repeating the process of thermally compressing and laminating the insulating base materials 50D and 50C and the copper foil 22 on the wiring board 100D and etching the copper foil. Manufactured.

上記の多層配線基板２００Ｃ、２００Ｄにおける、逐次積層の条件としては、温度：１８０℃以上３２０℃未満、圧力：３ＭＰａ以上１０ＭＰａ未満、プレス時間：１０分以上１２０分以下とすることが好ましい。このような条件で、積層することによって、熱可塑性樹脂組成物からなる絶縁基材１０が、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物からなる場合は、非晶性フィルム化されている絶縁基材１０が、積層時の加熱により結晶に変化する。これにより、絶縁基材１０は、非鉛半田耐熱性を発現する。また、このような条件で積層することによって、熱硬化性樹脂組成物からなる接着層４０が硬化し、非鉛半田耐熱性を発現する。また、ビアホール３０中の導電ペーストが金属拡散接合して、ビアホール３０の抵抗値を非常に小さくすることができ、吸湿耐熱性、接続信頼性、および導体接着強度に優れた多層配線基板２００Ｃ、２００Ｄとすることができる。   The conditions for sequential lamination in the multilayer wiring boards 200C and 200D are preferably temperature: 180 ° C. or more and less than 320 ° C., pressure: 3 MPa or more and less than 10 MPa, and press time: 10 minutes or more and 120 minutes or less. By laminating under such conditions, when the insulating substrate 10 made of a thermoplastic resin composition is made of a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin, an amorphous film is formed. The insulating base material 10 that has been changed into crystals by heating during lamination. Thereby, the insulating base material 10 exhibits non-lead solder heat resistance. Further, by laminating under such conditions, the adhesive layer 40 made of the thermosetting resin composition is cured, and non-lead solder heat resistance is exhibited. Further, the conductive paste in the via hole 30 is metal diffusion bonded, and the resistance value of the via hole 30 can be made extremely small, and the multilayer wiring boards 200C and 200D are excellent in moisture absorption heat resistance, connection reliability, and conductor adhesive strength. It can be.

キャビティー用穴１５が形成された絶縁基材５０Ｃを積層する際には、キャビティー用穴１５の形状に沿ったスペーサーが使用される。図８においては、一層目の絶縁基材５０Ｃおよび銅箔２２を積層する際には、絶縁基材５０Ｃおよび銅箔２２の合計厚さに相当する厚みのスペーサー２６２ａが使用され、その後、二層目に絶縁基材５０Ｃおよび銅箔２２を積層する際には、二倍の厚さのスペーサー２６２ｂが使用される。なお、スペーサー２６２ｂの代わりに二つのスペーサー２６２ａを用いてもよい。   When laminating the insulating base material 50 </ b> C in which the cavity hole 15 is formed, a spacer along the shape of the cavity hole 15 is used. In FIG. 8, when laminating the first insulating base material 50C and the copper foil 22, a spacer 262a having a thickness corresponding to the total thickness of the insulating base material 50C and the copper foil 22 is used. When the insulating base material 50C and the copper foil 22 are laminated on the eye, a spacer 262b having a double thickness is used. Note that two spacers 262a may be used instead of the spacers 262b.

図９に示した多層配線基板２００Ｄを製造する場合には、一層目の絶縁基材５０Ｃと二層目の絶縁基材５０Ｃのそれぞれのキャビティー用穴１５の大きさが異なっているので、それぞれのキャビティー用穴１５の大きさにあったスペーサー２６２ａ、２６２ｃが使用される。二層目の配線基板１００Ｃの積層の際に、スペーサー２６２ａ、２６２ｃの代わりに、階段状のスペーサーを使用してもよい。スペーサーの材料としては、上記した多層配線基板２００、２００Ａの場合と同様である。   When the multilayer wiring board 200D shown in FIG. 9 is manufactured, since the sizes of the cavity holes 15 of the first-layer insulating base material 50C and the second-layer insulating base material 50C are different, The spacers 262a and 262c corresponding to the size of the cavity hole 15 are used. When the second-layer wiring board 100C is stacked, stepped spacers may be used instead of the spacers 262a and 262c. The spacer material is the same as in the case of the multilayer wiring boards 200 and 200A described above.

多層配線基板２００、２００Ａにおける場合と同様に、熱プレス時には、離型フィルム３２０およびステンレス鋼シート３４０が使用される。離型フィルム３２０としてクッション性のある離型フィルムを用いることができる点も同様である。また、同一平面上に複数個の配線基板を含む基板を積層して複数個の多層配線基板を同時に作製することができる点も同様である。また、図１（ｃ）および（ｄ）に示した形態と同様にして、多層配線基板２００Ｃ、２００Ｄも、半導体装置２４０を搭載することができる。   As in the case of multilayer wiring boards 200 and 200A, release film 320 and stainless steel sheet 340 are used during hot pressing. The same is true in that a release film having a cushioning property can be used as the release film 320. Further, the same is true in that a plurality of multilayer wiring boards can be manufactured simultaneously by laminating a substrate including a plurality of wiring boards on the same plane. Also, the semiconductor device 240 can be mounted on the multilayer wiring boards 200C and 200D in the same manner as in the embodiments shown in FIGS.

以上説明したように、本発明の多層配線基板２００、２００Ａ、２００Ｃ、２００Ｄは、キャビティー部２２０の形状を様々な形状に設計することができる。これにより、半導体装置２４０の搭載方法、および、その電気的接続方法に様々なバリエーションを付与することができる。そして、半導体装置２４０の高密度実装を可能としたものである。半導体装置としては、特に限定されるものではなく、ＬＳＩや受動部品、またＣＣＤやＣＭＯＳ等の受光素子や、発光ダイオード（ＬＥＤ）等を挙げることができる。   As described above, in the multilayer wiring boards 200, 200A, 200C, and 200D of the present invention, the shape of the cavity portion 220 can be designed in various shapes. Thereby, various variations can be given to the mounting method of the semiconductor device 240 and the electrical connection method thereof. In addition, the semiconductor device 240 can be mounted at high density. The semiconductor device is not particularly limited, and examples thereof include LSIs and passive components, light receiving elements such as CCD and CMOS, and light emitting diodes (LEDs).

＜実施例１＞
（配線基板１００Ｂの作製）
ポリエーテルエーテルケトン樹脂（ＰＥＥＫ４５０Ｇ、Ｔｍ＝３３５℃）４０質量％と、非晶性ポリエーテルイミド樹脂（Ｕｌｔｅｍ １０００）６０質量％とからなる樹脂混合物１００質量部に対して、平均粒径５μｍ、平均アスペクト比５０の合成マイカを３９質量部混合して得られた熱可塑性樹脂組成物を溶融混練し、厚み１００μｍのフィルムを押し出すと同時に、片側から銅箔２２をラミネーションして、片面銅張絶縁基材を得た。そして、所望の位置に、レーザーを使用して直径１００μｍのビアホールを形成した。そして、導電性ペースト組成物を、このビアホールにスクリーン印刷により充填した。充填後１２５℃、４５分間加熱し、溶剤を揮発させて導電性ペーストを乾燥固化した。その後、フォトリソグラフ法により、銅箔に導体パターン２０を形成した。以上の方法によって、ビア間１５０μｍ、配線間距離５０μｍの配線基板１００Ｂを作製した。 <Example 1>
(Preparation of wiring board 100B)
For 100 parts by mass of a resin mixture composed of 40% by mass of a polyether ether ketone resin (PEEK450G, Tm = 335 ° C.) and 60% by mass of an amorphous polyetherimide resin (Ultem 1000), an average particle diameter of 5 μm and an average A thermoplastic resin composition obtained by mixing 39 parts by mass of synthetic mica having an aspect ratio of 50 is melt-kneaded to extrude a film having a thickness of 100 μm, and at the same time, the copper foil 22 is laminated from one side to form a single-sided copper-clad insulating group. I got the material. A via hole having a diameter of 100 μm was formed at a desired position using a laser. Then, the via paste was filled with the conductive paste composition by screen printing. After the filling, the conductive paste was dried and solidified by heating at 125 ° C. for 45 minutes to evaporate the solvent. Thereafter, the conductor pattern 20 was formed on the copper foil by photolithography. By the above method, a wiring substrate 100B having 150 μm between vias and 50 μm distance between wirings was produced.

上記の導電性ペースト組成物としては、Ｓｎ−Ａｇ−Ｃｕ合金粒子（平均粒径５．５５μｍ、融点２２０℃、組成：Ａｇ３．０質量％、Ｃｕ０．５質量％、残部Ｓｎ）７６質量％およびＣｕ粒子（平均粒径５μｍ）２４質量％の割合で混合した導電粉末９７質量部に対して、ジメタリルビスフェノールＡ５０質量％およびビス（４−マレイミドフェニル）メタン５０質量％の割合で混合した重合性単量体の混合物３質量部、ならびに溶剤としてγブチロラクトン７．２質量部を添加して、３本ロールで混練して調整した導電性ペースト組成物を用いた。   As the conductive paste composition, Sn—Ag—Cu alloy particles (average particle size 5.55 μm, melting point 220 ° C., composition: Ag 3.0 mass%, Cu 0.5 mass%, remaining Sn) 76 mass% and Polymerization mixed at a ratio of 50% by mass of dimethallylbisphenol A and 50% by mass of bis (4-maleimidophenyl) methane to 97 parts by mass of the conductive powder mixed at a ratio of 24% by mass of Cu particles (average particle size 5 μm). A conductive paste composition prepared by adding 3 parts by mass of a monomer mixture and 7.2 parts by mass of γ-butyrolactone as a solvent and kneading the mixture with three rolls was used.

（配線基板１００Ａの作製）
配線基板１００Ｂにおいて作製した片面銅張絶縁基材に、キャビティー用穴１５をビク型を用いて所定の形状に打ち抜くことにより形成した。このキャビティー用穴１５を形成した片面銅張絶縁基材に対して、配線基板１００Ｂを製造した場合と同様の方法で、ビアホールを形成し、導電性ペースト組成物を充填し、これを乾燥固化した。その後フォトリソグラフ法により、銅箔２２に導体パターン２０を形成し、配線基板１００Ａとした。なお、導電性ペースト組成物としては、配線基板２００Ｂの作製において使用したものと同様のものを使用した。 (Preparation of wiring board 100A)
The cavity hole 15 was formed in the single-sided copper-clad insulating base material produced in the wiring board 100B by punching it into a predetermined shape using a big die. A via hole is formed on the single-sided copper-clad insulating base material in which the cavity hole 15 is formed by the same method as in the case of manufacturing the wiring board 100B, and the conductive paste composition is filled and dried and solidified. did. Thereafter, the conductor pattern 20 was formed on the copper foil 22 by a photolithography method to obtain a wiring board 100A. In addition, as the conductive paste composition, the same one as used in the production of the wiring board 200B was used.

（多層配線基板２００の作製）
上記で得られた配線基板１００Ａを２枚、および、配線基板１００Ｂを３枚用意して、３枚の配線基板１００Ｂを下層側に積層し、２枚の配線基板１００Ａをその上の上層側に積層した。各配線基板を積層する際には、ビアホール３０およびキャビティー用穴の位置が合うようにして積層した。そして、キャビティー部２２０と同様の形状、厚さのポリイミド樹脂製のスペーサー２６０を、キャビティー部２２０となる位置に配置し、真空プレスすることにより各層を積層した。プレス条件は、温度２３０℃、５ＭＰａ、３０分間とした。このようにして、５層構成のキャビティー部２２０を有する多層配線基板２００を作製した。 (Preparation of multilayer wiring board 200)
Two wiring boards 100A and three wiring boards 100B obtained above are prepared, three wiring boards 100B are stacked on the lower layer side, and two wiring boards 100A are placed on the upper layer side. Laminated. When laminating each wiring board, the via holes 30 and the cavity holes were laminated so as to be aligned. Then, a polyimide resin spacer 260 having the same shape and thickness as the cavity part 220 was placed at a position to become the cavity part 220, and each layer was laminated by vacuum pressing. The pressing conditions were a temperature of 230 ° C., 5 MPa, and 30 minutes. In this way, a multilayer wiring board 200 having a cavity portion 220 having a five-layer structure was manufactured.

＜実施例２＞
（多層配線基板２００Ａの作製）
実施例１と同様にして、配線基板１００Ｂを作製した。配線基板１００Ａとしては、一つは、実施例１と同様のキャビティー用穴１５を有するものを形成し、もう一つは、一回り大きなキャビティー用穴１５を有するものを形成した。そして、３枚の配線基板１００Ｂを下層側に積層し、その上に実施例１と同様のキャビティー用穴１５を有する配線基板１００Ａを積層し、さらにその上に一回り大きなキャビティー用穴１５を有する配線基板１００Ａを積層した。そして、階段状のキャビティー部２２０と同様の形状、厚さのポリイミド樹脂製のスペーサー２６０をキャビティー部２２０となる位置に配置し、実施例１と同様にして熱圧着することによって、５層構成で、階段状のキャビティー部２２０を有する多層配線基板２００を作製した。 <Example 2>
(Preparation of multilayer wiring board 200A)
A wiring board 100B was produced in the same manner as in Example 1. As the wiring board 100A, one having a cavity hole 15 similar to that of Example 1 was formed, and the other having a cavity hole 15 that was slightly larger was formed. Then, the three wiring boards 100B are laminated on the lower layer side, and the wiring board 100A having the cavity holes 15 similar to that of the first embodiment is laminated thereon, and further, the cavity holes 15 that are one size larger on the wiring board 100A. A wiring board 100A having a laminated structure was laminated. Then, a spacer 260 made of polyimide resin having the same shape and thickness as the stepped cavity part 220 is arranged at the position to be the cavity part 220, and thermocompression bonded in the same manner as in Example 1, thereby providing five layers. A multilayer wiring board 200 having a stepped cavity portion 220 with a configuration was produced.

＜実施例３＞
（配線基板１００Ｄの作製）
ポリエーテルエーテルケトン樹脂（ＰＥＥＫ４５０Ｇ、Ｔｍ＝３３５℃）４０質量％と、非晶性ポリエーテルイミド樹脂（Ｕｌｔｅｍ １０００）６０質量％とからなる樹脂混合物１００質量部に対して、平均粒径５μｍ、平均アスペクト比５０の合成マイカを３９質量部混合して得られた熱可塑性樹脂組成物を溶融混練し、厚み１００μｍのフィルム（絶縁基材）を押し出した。離型処理されたＰＥＴフィルム上にジメタリルビスフェノールＡ５０質量％およびビス（４−マレイミドフェニル）メタン５０質量％の割合で混合した重合性単量体を含有する溶液を塗布して乾燥固化し、５μｍの接着層を形成し、これを絶縁基材の両面に熱転写した。 <Example 3>
(Preparation of wiring board 100D)
For 100 parts by mass of a resin mixture composed of 40% by mass of a polyether ether ketone resin (PEEK450G, Tm = 335 ° C.) and 60% by mass of an amorphous polyetherimide resin (Ultem 1000), an average particle diameter of 5 μm and an average A thermoplastic resin composition obtained by mixing 39 parts by mass of synthetic mica having an aspect ratio of 50 was melt-kneaded to extrude a 100 μm-thick film (insulating base material). A solution containing a polymerizable monomer mixed at a ratio of 50% by mass of dimethallyl bisphenol A and 50% by mass of bis (4-maleimidophenyl) methane was applied onto a PET film that had been subjected to a release treatment, and dried and solidified. The adhesive layer was formed and thermally transferred onto both surfaces of the insulating substrate.

そして、所望の位置に、レーザーを使用して直径１００μｍのビアホールを形成した。そして、導電性ペースト組成物を、このビアホールにスクリーン印刷により充填した。充填後１２５℃、４５分間加熱し、溶剤を揮発させて導電性ペースト組成物を乾燥固化した。以上の方法により、絶縁基材５０Ｄを作製した。その後、１２μｍの銅箔を両面に、２３０℃、５ＭＰａ、３０分の条件で積層し、フォトリソグラフ法により、銅箔に導体パターン２０を形成して、ビア間１５０μｍ、配線間距離５０μｍの配線基板１００Ｄを作製した。なお、上記の導電性ペースト組成物としては、実施例１と同様のものを用いた。   A via hole having a diameter of 100 μm was formed at a desired position using a laser. Then, the via paste was filled with the conductive paste composition by screen printing. After filling, the conductive paste composition was dried and solidified by heating at 125 ° C. for 45 minutes to evaporate the solvent. Insulating base material 50D was produced by the above method. Thereafter, a 12 μm copper foil is laminated on both surfaces under conditions of 230 ° C., 5 MPa, 30 minutes, and a conductor pattern 20 is formed on the copper foil by a photolithographic method. A wiring board with 150 μm between vias and a distance between wirings of 50 μm 100D was produced. In addition, as said electrically conductive paste composition, the thing similar to Example 1 was used.

（絶縁基材５０Ｃの作製）
上記した配線基板１００Ｄの製造における場合と同様に絶縁基材の両面に接着層を形成し、キャビティー用穴１５をビク型を用いて所定の形状に打ち抜くことにより形成した。このキャビティー用穴１５を形成した絶縁基材に対して、配線基板１００Ｄを製造した場合と同様の方法で、ビアホールを形成し、導電性ペースト組成物を充填し、これを乾燥固化して、絶縁基材５０Ｃを作製した。 (Preparation of insulating substrate 50C)
As in the case of manufacturing the wiring substrate 100D described above, an adhesive layer was formed on both surfaces of the insulating base material, and the cavity holes 15 were formed by punching into a predetermined shape using a big die. With respect to the insulating base material in which the cavity holes 15 are formed, via holes are formed in the same manner as in the case of manufacturing the wiring substrate 100D, the conductive paste composition is filled, and this is dried and solidified. An insulating base material 50C was produced.

（多層配線基板２００Ｃの作製）
上記で得られた配線基板１００Ｄ上に、絶縁基材５０Ｄおよび銅箔２２を順に重ね、熱圧着積層して、その後、銅箔２２をフォトリソグラフ法により導体パターンとする操作を二度繰り返した。さらに、絶縁基材５０Ｃおよび銅箔２２を順に重ね、熱圧着積層して、その後、銅箔２２をフォトリソグラフ法により導体パターンとする操作を二度繰り返した。各絶縁基材５０Ｄ、５０Ｃを積層する際には、ビアホール３０およびキャビティー用穴の位置が合うようにした。また、絶縁基材５０Ｃを積層する際には、ポリイミド樹脂製のスペーサーを使用し、一枚目の配線基材５０Ｃと二枚目の絶縁基板５０Ｃとで、スペーサーの厚さを変えてそれぞれを積層した。逐次積層のプレス条件は、温度２３０℃、５ＭＰａ、３０分間とした。このようにして、キャビティー部を有する５層構成の多層配線基板２００Ｃを作製した。 (Preparation of multilayer wiring board 200C)
On the wiring board 100D obtained above, the insulating base material 50D and the copper foil 22 were sequentially stacked, thermocompression-bonded, and then the operation of using the copper foil 22 as a conductor pattern by a photolithographic method was repeated twice. Furthermore, the operation of forming the insulating base material 50C and the copper foil 22 in order, thermocompression-bonding, and then using the copper foil 22 as a conductor pattern by a photolithographic method was repeated twice. When laminating the insulating base materials 50D and 50C, the positions of the via hole 30 and the cavity hole were adjusted. Also, when laminating the insulating base material 50C, a polyimide resin spacer is used, and the thickness of the spacer is changed between the first wiring base material 50C and the second insulating substrate 50C. Laminated. The pressing conditions for sequential lamination were set to a temperature of 230 ° C., 5 MPa, and 30 minutes. In this manner, a multilayer wiring board 200C having a five-layer structure having a cavity portion was produced.

＜実施例４＞
（多層配線基板２００Ｄの作製）
実施例３と同様にして、配線基板１００Ｄおよび絶縁基材５０Ｄを作製した。絶縁基材５０Ｃとしては、一つは、実施例３と同様のキャビティー用穴１５を有するものを形成し、もう一つは、一回り大きなキャビティー用穴１５を有するものを形成した。配線基板１００Ｄ上に、絶縁基材５０Ｄおよび銅箔２２を順に重ね、熱圧着積層して、その後、銅箔２２をフォトリソグラフ法により導体パターンとする操作を二度繰り返した。さらに、その上に実施例３と同様のキャビティー用穴１５を有する絶縁基材５０Ｃおよび銅箔２２を順に重ね、熱圧着積層して、その後、銅箔２２をフォトリソグラフ法により導体パターンとした。そして、その上に、一回り大きなキャビティー用穴１５を有する絶縁基材５０Ｃおよび銅箔２２を順に重ね、熱圧着積層して、その後、銅箔２２をフォトリソグラフ法により導体パターンとした。逐次積層の条件は、実施例３と同様である。 <Example 4>
(Preparation of multilayer wiring board 200D)
In the same manner as in Example 3, a wiring substrate 100D and an insulating base material 50D were produced. As the insulating substrate 50C, one having the same cavity hole 15 as in Example 3 was formed, and the other having the cavity hole 15 that was one size larger was formed. On the wiring board 100D, the insulating base material 50D and the copper foil 22 were sequentially stacked, thermocompression-bonded, and then the operation of using the copper foil 22 as a conductor pattern by a photolithographic method was repeated twice. Further, an insulating base material 50C having a cavity hole 15 similar to that of Example 3 and a copper foil 22 are sequentially stacked thereon, and thermocompression-bonded, and then the copper foil 22 is formed into a conductor pattern by a photolithographic method. . Then, an insulating base material 50C having a slightly larger cavity hole 15 and a copper foil 22 were sequentially stacked thereon, thermocompression-bonded, and then the copper foil 22 was formed into a conductor pattern by a photolithographic method. The conditions for sequential lamination are the same as in Example 3.

スペーサーとしては、一枚目の配線基板１００Ｃの積層の際は、実施例３において使用した厚さの薄い方のスペーサーを使用し、二枚目の配線基板１００Ｃの積層の際は、さらに、一回り大きなキャビティー用穴１５に対応する大きさのスペーサーを重ねて（図９に示すような形態で）使用した。以上により、階段状のキャビティー部２２０を有する多層配線基板２００Ｄを作製した。   As the spacer, the thinner spacer used in Example 3 is used when the first wiring substrate 100C is stacked, and when the second wiring substrate 100C is stacked, A spacer having a size corresponding to the large cavity hole 15 was stacked and used (in the form shown in FIG. 9). As described above, the multilayer wiring board 200D having the stepped cavity portion 220 was produced.

＜評価方法＞
上記で作製した多層配線基板に対して、以下の評価を行った。それぞれの評価結果を表１に示す。
（ビア断面の外観）
得られた多層配線基板のビア部について、断面ＳＥＭ観察を行い、以下の基準により評価した。
○：金属粒子が見あたらない。充填欠陥がない。
×：金属粒子が確認できる。または、金属粒子は見あたらないが充填欠陥が存在する。 <Evaluation method>
The following evaluation was performed on the multilayer wiring board produced above. Each evaluation result is shown in Table 1.
(Appearance of via cross section)
The via portion of the obtained multilayer wiring board was observed with a cross-sectional SEM and evaluated according to the following criteria.
○: Metal particles are not found. There are no filling defects.
X: Metal particles can be confirmed. Or, metal particles are not found, but there are filling defects.

（吸湿耐熱性）
得られた多層配線基板を、１２５℃で４時間乾燥する。そして、３０℃、湿度８５％の恒温恒湿槽に９６時間おいて、その後、ピーク温度２５０℃のリフロー炉で加熱する処理を二度繰り返した。得られた多層配線基板を以下の基準により評価した。
○：基板間の積層界面に剥がれがなく、ビアホール中に膨れが生じていない。
×：基板間の積層界面に剥がれ生じ、および／または、ビアホール中に膨れが生じた。 (Hygroscopic heat resistance)
The obtained multilayer wiring board is dried at 125 ° C. for 4 hours. Then, the treatment in a constant temperature and humidity chamber of 30 ° C. and a humidity of 85% for 96 hours was repeated twice, followed by heating in a reflow furnace having a peak temperature of 250 ° C. The obtained multilayer wiring board was evaluated according to the following criteria.
◯: There is no peeling at the laminated interface between the substrates, and no swelling occurs in the via hole.
X: Peeling occurred at the laminated interface between the substrates and / or swelling occurred in the via hole.

（試験前抵抗値）
得られた多層配線基板の最上層から最下層まで配線が施されたテストパターン部において、以下の基準により評価した。
○：抵抗値が１×１０−４Ωｃｍ未満
×：抵抗値が１×１０−４Ωｃｍ以上 (Resistance value before test)
In the test pattern portion where wiring was applied from the uppermost layer to the lowermost layer of the obtained multilayer wiring board, the following criteria were evaluated.
○: Resistance value is less than 1 × 10 −4 Ωcm ×: Resistance value is 1 × 10 −4 Ωcm or more

（接続信頼性）
上記の吸湿耐熱性における処理を施した多層配線基板に対して、以下の二つの接続信頼性試験を行った。 (Connection reliability)
The following two connection reliability tests were performed on the multilayer wiring board subjected to the above-described treatment for moisture absorption heat resistance.

・耐マイグレーション試験
８５℃、湿度８５％の恒温恒湿槽中において、ＤＣ５０Ｖを２４０時間印可した。得られた多層配線基板を以下の基準により評価した。なお、「マイグレーション」とは、例えば、銅からなる導体パターン間において、ＣｕＯが形成され、ショートしてしまう現象をいう。
○：絶縁抵抗値が低下しなかった。
×：絶縁抵抗値が低下した。 -Migration resistance test DC50V was applied for 240 hours in a constant temperature and humidity chamber of 85 ° C and humidity of 85%. The obtained multilayer wiring board was evaluated according to the following criteria. “Migration” refers to a phenomenon in which CuO is formed and short-circuited between conductor patterns made of copper, for example.
○: The insulation resistance value did not decrease.
X: The insulation resistance value decreased.

・熱衝撃試験
−２５℃において９分、１２５℃において９分というサイクルを１０００回繰り返した。得られた多層配線基板を以下の基準により評価した。なお、抵抗変化率は、「｜試験前抵抗値−試験後抵抗値｜／試験前抵抗値」×１００（％）で表される値である。
○：抵抗変化率が、常温時および恒温時（２５℃）ともに、２０％未満である。
×：抵抗変化率が、常温時あるいは恒温時（２５℃）のいずれかにおいて、２０％以上である。 Thermal shock test A cycle of 9 minutes at -25 ° C and 9 minutes at 125 ° C was repeated 1000 times. The obtained multilayer wiring board was evaluated according to the following criteria. The resistance change rate is a value represented by “| resistance value before test−resistance value after test | / resistance value before test” × 100 (%).
○: The rate of change in resistance is less than 20% at both normal temperature and constant temperature (25 ° C.).
X: The rate of change in resistance is 20% or more at either room temperature or constant temperature (25 ° C.).

（導体接着強度）
多層配線基板上に表出した導体パターン部に針金を半田付けし、この針金を上に引き上げ、導体パターン部を剥がした時の強度を測定した。
○：強度が１Ｎ／ｍｍ以上であった。
×：強度が１Ｎ／ｍｍ未満であった。 (Conductor adhesive strength)
A wire was soldered to the conductor pattern portion exposed on the multilayer wiring board, the wire was pulled up, and the strength when the conductor pattern portion was peeled was measured.
A: The strength was 1 N / mm or more.
X: The strength was less than 1 N / mm.

＜評価結果＞   <Evaluation results>

Figure 0005032205
Figure 0005032205

（ａ）は、本発明の多層配線基板２００の層構成を示す模式図である。（ｂ）は、本発明の多層配線基板２００Ａの層構成を示す模式図である。（ｃ）は、本発明の多層配線基板２００Ａに半導体素子２４０を搭載した状態を示す模式図である。（ｄ）は、本発明の多層配線基板２００に半導体素子２４０を搭載した状態を示す模式図である。(A) is a schematic diagram which shows the layer structure of the multilayer wiring board 200 of this invention. (B) is a schematic diagram showing a layer structure of a multilayer wiring board 200A of the present invention. (C) is a schematic diagram showing a state in which a semiconductor element 240 is mounted on the multilayer wiring board 200A of the present invention. (D) is a schematic diagram which shows the state which mounted the semiconductor element 240 in the multilayer wiring board 200 of this invention. （ａ）は、配線基板１００Ｂの製造方法の概要を示す図である。（ｂ）は配線基板１００Ｂの斜視図である。（ｃ）は、配線基板１００Ａの製造方法の概要を示す図である。（ｄ）は配線基板１００Ａの斜視図である。(A) is a figure which shows the outline | summary of the manufacturing method of the wiring board 100B. (B) is a perspective view of the wiring board 100B. (C) is a figure which shows the outline | summary of the manufacturing method of 100 A of wiring boards. (D) is a perspective view of the wiring board 100A. 多層配線基板２００の製造方法の概要を示す図である。5 is a diagram showing an outline of a method for manufacturing a multilayer wiring board 200. FIG. ビアホール３０中の導電性ペースト組成物中のバインダー成分の弾性率が、温度により変化する様子を示した図である。It is the figure which showed a mode that the elasticity modulus of the binder component in the electrically conductive paste composition in the via hole 30 changed with temperature. 絶縁基材１０を構成する特定の熱可塑性樹脂組成物の弾性率が、温度により変化する様子を示した図である。It is the figure which showed a mode that the elasticity modulus of the specific thermoplastic resin composition which comprises the insulating base material 10 changes with temperature. （ａ）は、本発明の多層配線基板２００Ｃの層構成を示す模式図である。（ｂ）は、本発明の多層配線基板２００Ｄの層構成を示す模式図である。(A) is a schematic diagram which shows the layer structure of the multilayer wiring board 200C of this invention. (B) is a schematic diagram which shows the layer structure of multilayer wiring board 200D of this invention. 配線基板１００Ｄの製造方法の概要を示す図である。It is a figure which shows the outline | summary of the manufacturing method of wiring board 100D. 多層配線基板２００Ｃの製造方法の概要を示す図である。It is a figure which shows the outline | summary of the manufacturing method of 200 C of multilayer wiring boards. 多層配線基板２００Ｄの製造方法の概要を示す図である。It is a figure which shows the outline | summary of the manufacturing method of multilayer wiring board 200D.

符号の説明Explanation of symbols

１０ 絶縁基材
１５ キャビティー用穴
２０ 導体パターン
３０ ビアホール
４０ 接着層
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ 配線基板
２００、２００Ａ、２００Ｃ、２００Ｄ 多層配線基板
２２０ キャビティー部
２４０ 半導体装置
２６０ スペーサー
３２０ 離型フィルム
３４０ ステンレス鋼シート DESCRIPTION OF SYMBOLS 10 Insulation base material 15 Cavity hole 20 Conductor pattern 30 Via hole 40 Adhesive layer 100A, 100B, 100C, 100D Wiring board 200, 200A, 200C, 200D Multilayer wiring board 220 Cavity part 240 Semiconductor device 260 Spacer 320 Release film 340 Stainless steel sheet

Claims (7)

複数の配線基板を積層してなる多層配線基板であって、
前記配線基板が、熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材上に設けられた導体パターン、および、該絶縁基材を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成され、
多層配線基板とした際に下層側となる複数の配線基板以外の、上層側となる複数の配線基板にキャビティー用穴が形成され、
前記複数の配線基板の積層が熱圧着により行われ、
前記導電性ペースト組成物が、導電粉末と、バインダー成分とを含み、該導電粉末および該バインダー成分の質量比が、９０／１０以上９８／２未満であり、
前記導電粉末が、第１の合金粒子と第２の金属粒子とからなり、該第１の合金粒子が１３０℃以上２６０℃未満の融点を有する非鉛半田粒子であり、該第２の金属粒子が、Ａｕ，Ａｇ，Ｃｕからなる群から選ばれる少なくとも一種以上であり、該第１の合金粒子と該第２の金属粒子との質量比が、７６／２４以上９０／１０未満であり、
前記バインダー成分が、加熱により硬化する重合性単量体の混合物であり、前記非鉛半田粒子の融点が、前記バインダー成分の硬化温度範囲に含まれ、
前記非鉛半田粒子の融点における、前記絶縁基材を構成する熱可塑性樹脂組成物の貯蔵弾性率が１０ＭＰａ以上５ＧＰａ未満である、キャビティー部を有する多層配線基板。 A multilayer wiring board formed by laminating a plurality of wiring boards,
The wiring board is filled with an insulating base material made of a thermoplastic resin composition, a conductor pattern provided on the insulating base material, and a conductive paste composition provided through the insulating base material. Is configured with via holes,
When a multilayer wiring board is formed, a cavity hole is formed in a plurality of wiring boards on the upper layer side other than the plurality of wiring boards on the lower layer side,
Lamination of the plurality of wiring boards is performed by thermocompression bonding ,
The conductive paste composition includes a conductive powder and a binder component, and a mass ratio of the conductive powder and the binder component is 90/10 or more and less than 98/2,
The conductive powder is composed of first alloy particles and second metal particles, and the first alloy particles are non-lead solder particles having a melting point of 130 ° C. or higher and lower than 260 ° C., and the second metal particles Is at least one selected from the group consisting of Au, Ag, Cu, and the mass ratio of the first alloy particles to the second metal particles is 76/24 or more and less than 90/10,
The binder component is a mixture of polymerizable monomers that are cured by heating, and the melting point of the non-lead solder particles is included in the curing temperature range of the binder component,
A multilayer wiring board having a cavity part , wherein a storage elastic modulus of a thermoplastic resin composition constituting the insulating base at a melting point of the lead-free solder particles is 10 MPa or more and less than 5 GPa . 複数の配線基板を積層してなる多層配線基板であって、
前記配線基板が、熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層、該接着層上および／または該絶縁基材上に設けられた導体パターン、および、該絶縁基材および該接着層を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成され、
多層配線基板とした際に下層側となる複数の配線基板以外の、上層側となる複数の配線基板にキャビティー用穴が形成され、
前記複数の配線基板の積層が熱圧着により行われ、
前記導電性ペースト組成物が、導電粉末と、バインダー成分とを含み、該導電粉末および該バインダー成分の質量比が、９０／１０以上９８／２未満であり、
前記導電粉末が、第１の合金粒子と第２の金属粒子とからなり、該第１の合金粒子が１３０℃以上２６０℃未満の融点を有する非鉛半田粒子であり、該第２の金属粒子が、Ａｕ，Ａｇ，Ｃｕからなる群から選ばれる少なくとも一種以上であり、該第１の合金粒子と該第２の金属粒子との質量比が、７６／２４以上９０／１０未満であり、
前記バインダー成分が、加熱により硬化する重合性単量体の混合物であり、前記非鉛半田粒子の融点が、前記バインダー成分の硬化温度範囲に含まれ、
前記非鉛半田粒子の融点における、前記絶縁基材を構成する熱可塑性樹脂組成物の貯蔵弾性率が１０ＭＰａ以上５ＧＰａ未満である、キャビティー部を有する多層配線基板。 A multilayer wiring board formed by laminating a plurality of wiring boards,
The wiring substrate is an insulating base made of a thermoplastic resin composition, an adhesive layer made of a thermosetting resin composition provided on at least one side of the insulating base, the adhesive layer and / or the insulating base A conductive pattern provided on the insulating base material and the adhesive layer, and a via hole filled with a conductive paste composition.
When a multilayer wiring board is formed, a cavity hole is formed in a plurality of wiring boards on the upper layer side other than the plurality of wiring boards on the lower layer side,
Lamination of the plurality of wiring boards is performed by thermocompression bonding ,
The conductive paste composition includes a conductive powder and a binder component, and a mass ratio of the conductive powder and the binder component is 90/10 or more and less than 98/2,
The conductive powder is composed of first alloy particles and second metal particles, and the first alloy particles are non-lead solder particles having a melting point of 130 ° C. or higher and lower than 260 ° C., and the second metal particles Is at least one selected from the group consisting of Au, Ag, Cu, and the mass ratio of the first alloy particles to the second metal particles is 76/24 or more and less than 90/10,
The binder component is a mixture of polymerizable monomers that are cured by heating, and the melting point of the non-lead solder particles is included in the curing temperature range of the binder component,
A multilayer wiring board having a cavity part , wherein a storage elastic modulus of a thermoplastic resin composition constituting the insulating base at a melting point of the lead-free solder particles is 10 MPa or more and less than 5 GPa . 前記上層側となる複数の配線基板が、異なる大きさのキャビティー用穴を有しており、該キャビティー用穴の大きさが上層側となるに従い拡径されている、請求項１または２に記載のキャビティー部を有する多層配線基板。 The plurality of wiring boards on the upper layer side have cavity holes of different sizes, and the diameter of the cavity holes is increased in diameter as they become the upper layer side. A multilayer wiring board having the cavity part described in 1. 前記熱可塑性樹脂組成物が、２６０℃以上の結晶融解ピーク温度を有する、ポリアリールケトン樹脂および非晶性ポリエーテルイミド樹脂の混合組成物である、請求項１〜３のいずれかに記載のキャビティー部を有する多層配線基板。 The mold according to any one of claims 1 to 3, wherein the thermoplastic resin composition is a mixed composition of a polyaryl ketone resin and an amorphous polyetherimide resin having a crystal melting peak temperature of 260 ° C or higher. A multilayer wiring board having a tee portion. 前記配線基板の熱圧着が、１８０℃以上３２０℃未満、３ＭＰａ以上１０ＭＰａ未満、１０分以上１２０分以下の条件で行われるものである、請求項１〜４のいずれかに記載のキャビティー部を有する多層配線基板。 The cavity part according to any one of claims 1 to 4 , wherein the thermocompression bonding of the wiring board is performed under conditions of 180 ° C or higher and lower than 320 ° C, 3MPa or higher and lower than 10MPa, 10 minutes or longer and 120 minutes or shorter. Multi-layer wiring board having. 熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材上に設けられた導体パターン、および、該絶縁基材を貫通して設けられ導電性ペースト組成物が充填されているビアホールを備えて構成された配線基板を複数層積層する工程、
前記複数層積層された基板の上に、前記配線基板にさらにキャビティー用穴を形成した配線基板を複数層積層する工程、
前記積層した配線基板すべてを、熱圧着により一体化させる工程、
を有し、
前記導電性ペースト組成物が、導電粉末と、バインダー成分とを含み、該導電粉末および該バインダー成分の質量比が、９０／１０以上９８／２未満であり、
前記導電粉末が、第１の合金粒子と第２の金属粒子とからなり、該第１の合金粒子が１３０℃以上２６０℃未満の融点を有する非鉛半田粒子であり、該第２の金属粒子が、Ａｕ，Ａｇ，Ｃｕからなる群から選ばれる少なくとも一種以上であり、該第１の合金粒子と該第２の金属粒子との質量比が、７６／２４以上９０／１０未満であり、
前記バインダー成分が、加熱により硬化する重合性単量体の混合物であり、前記非鉛半田粒子の融点が、前記バインダー成分の硬化温度範囲に含まれ、
前記非鉛半田粒子の融点における、前記絶縁基材を構成する熱可塑性樹脂組成物の貯蔵弾性率が１０ＭＰａ以上５ＧＰａ未満である、
多層配線基板の製造方法。 An insulating base material made of a thermoplastic resin composition, a conductor pattern provided on the insulating base material, and a via hole provided through the insulating base material and filled with a conductive paste composition A step of laminating a plurality of printed wiring boards,
A step of laminating a plurality of layers of a wiring board having a cavity hole formed in the wiring board on the multilayered substrate;
A step of integrating all the laminated wiring boards by thermocompression bonding,
I have a,
The conductive paste composition includes a conductive powder and a binder component, and a mass ratio of the conductive powder and the binder component is 90/10 or more and less than 98/2,
The conductive powder is composed of first alloy particles and second metal particles, and the first alloy particles are non-lead solder particles having a melting point of 130 ° C. or higher and lower than 260 ° C., and the second metal particles Is at least one selected from the group consisting of Au, Ag, Cu, and the mass ratio of the first alloy particles to the second metal particles is 76/24 or more and less than 90/10,
The binder component is a mixture of polymerizable monomers that are cured by heating, and the melting point of the non-lead solder particles is included in the curing temperature range of the binder component,
The storage elastic modulus of the thermoplastic resin composition constituting the insulating base material at the melting point of the lead-free solder particles is 10 MPa or more and less than 5 GPa.
A method for manufacturing a multilayer wiring board. 熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層、該接着層上および／または該絶縁基材上に設けられた導体パターン、および、該絶縁基材および該接着層を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成された配線基板上に、
熱可塑性樹脂組成物からなる絶縁基材、該絶縁基材の少なくとも片面に設けられた熱硬化性樹脂組成物からなる接着層、および、該絶縁基材および該接着層を貫通して設けられた、導電性ペースト組成物が充填されているビアホールを備えて構成された絶縁基材を重ね、
該絶縁基材上に銅箔を重ねて、熱圧着により一体化し、エッチングにより該銅箔を導体パターンとする工程を１回または複数回繰り返して、前記配線基板上に１または複数層の前記絶縁基材および前記導体パターンを逐次的に形成する工程、
さらに、前記絶縁基材にキャビティー用穴が形成された絶縁基材を重ね、該絶縁基材上に銅箔を重ねて、熱圧着により一体化し、エッチングにより該銅箔を導体パターンとする工程を１回あるいは複数回繰り返して、キャビティー用穴が形成された絶縁基材および導体パターンを１または複数層逐次的に形成する工程、
を備え、
前記導電性ペースト組成物が、導電粉末と、バインダー成分とを含み、該導電粉末および該バインダー成分の質量比が、９０／１０以上９８／２未満であり、
前記導電粉末が、第１の合金粒子と第２の金属粒子とからなり、該第１の合金粒子が１３０℃以上２６０℃未満の融点を有する非鉛半田粒子であり、該第２の金属粒子が、Ａｕ，Ａｇ，Ｃｕからなる群から選ばれる少なくとも一種以上であり、該第１の合金粒子と該第２の金属粒子との質量比が、７６／２４以上９０／１０未満であり、
前記バインダー成分が、加熱により硬化する重合性単量体の混合物であり、前記非鉛半田粒子の融点が、前記バインダー成分の硬化温度範囲に含まれ、
前記非鉛半田粒子の融点における、前記絶縁基材を構成する熱可塑性樹脂組成物の貯蔵弾性率が１０ＭＰａ以上５ＧＰａ未満である、
多層配線基板の製造方法。 Insulating base material made of thermoplastic resin composition, adhesive layer made of thermosetting resin composition provided on at least one surface of the insulating base material, conductor provided on the adhesive layer and / or on the insulating base material On a wiring board configured to include a pattern and a via hole that is provided through the insulating base material and the adhesive layer and is filled with a conductive paste composition,
An insulating substrate made of a thermoplastic resin composition, an adhesive layer made of a thermosetting resin composition provided on at least one surface of the insulating substrate, and provided through the insulating substrate and the adhesive layer And stacking an insulating substrate configured with via holes filled with a conductive paste composition,
One or more layers of the insulation are formed on the wiring substrate by repeating the process of stacking the copper foil on the insulating base material, integrating by thermocompression bonding, and etching the copper foil into a conductor pattern one or more times. A step of sequentially forming a base material and the conductor pattern;
Further, a process of stacking an insulating base material having a cavity hole on the insulating base material, stacking a copper foil on the insulating base material, integrating by thermocompression bonding, and etching the copper foil into a conductor pattern Repeating one or more times to sequentially form one or more layers of an insulating substrate and a conductor pattern in which cavities are formed,
Bei to give a,
The conductive paste composition includes a conductive powder and a binder component, and a mass ratio of the conductive powder and the binder component is 90/10 or more and less than 98/2,
The conductive powder is composed of first alloy particles and second metal particles, and the first alloy particles are non-lead solder particles having a melting point of 130 ° C. or higher and lower than 260 ° C., and the second metal particles Is at least one selected from the group consisting of Au, Ag, Cu, and the mass ratio of the first alloy particles to the second metal particles is 76/24 or more and less than 90/10,
The binder component is a mixture of polymerizable monomers that are cured by heating, and the melting point of the non-lead solder particles is included in the curing temperature range of the binder component,
The storage elastic modulus of the thermoplastic resin composition constituting the insulating base material at the melting point of the lead-free solder particles is 10 MPa or more and less than 5 GPa.
A method for manufacturing a multilayer wiring board.
JP2007144029A 2006-05-30 2007-05-30 Multilayer wiring board having a cavity portion Expired - Fee Related JP5032205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007144029A JP5032205B2 (en) 2006-05-30 2007-05-30 Multilayer wiring board having a cavity portion

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006149945 2006-05-30
JP2006149945 2006-05-30
JP2007144029A JP5032205B2 (en) 2006-05-30 2007-05-30 Multilayer wiring board having a cavity portion

Publications (2)

Publication Number Publication Date
JP2008010858A JP2008010858A (en) 2008-01-17
JP5032205B2 true JP5032205B2 (en) 2012-09-26

Family

ID=39068734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144029A Expired - Fee Related JP5032205B2 (en) 2006-05-30 2007-05-30 Multilayer wiring board having a cavity portion

Country Status (1)

Country Link
JP (1) JP5032205B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950587B2 (en) 2018-11-05 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
JP7062548B2 (en) * 2018-07-25 2022-05-17 日本メクトロン株式会社 Manufacturing method of multi-layer printed wiring board and multi-layer printed wiring board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268476B2 (en) * 2003-08-25 2009-05-27 京セラ株式会社 Conductive paste, wiring board and manufacturing method thereof
JP4422555B2 (en) * 2004-06-10 2010-02-24 三菱樹脂株式会社 Conductive paste composition for multilayer wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950587B2 (en) 2018-11-05 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package structure

Also Published As

Publication number Publication date
JP2008010858A (en) 2008-01-17

Similar Documents

Publication Publication Date Title
KR101153766B1 (en) Multilayer wiring substrate having cavity portion
JP4934334B2 (en) Double-sided copper-clad board
US8044304B2 (en) Multilayer printed circuit board
JP2009065008A (en) Conductive paste composition
JP4996838B2 (en) Multilayer wiring board
JP4787195B2 (en) Conductive paste composition for via hole filling and multilayer wiring board using the same
JP2008244091A (en) Interlayer connection bonding sheet for multilayer wiring circuit board
JP5032205B2 (en) Multilayer wiring board having a cavity portion
JP4838606B2 (en) Copper foil with resin
JP4468080B2 (en) Conductive paste composition for multilayer wiring board
JP4468081B2 (en) Conductive paste composition for multilayer wiring board
JP4774215B2 (en) Multilayer printed circuit board
JP4965102B2 (en) Conductive paste composition for via hole filling
JP4881193B2 (en) Conductive paste composition
JP4959966B2 (en) Interlayer connection bonding sheet for multilayer wiring boards
JP2009065009A (en) Multilayer wiring board
JP4965286B2 (en) Multilayer wiring board
JP4422555B2 (en) Conductive paste composition for multilayer wiring board
JP2008103427A (en) Separation film
JP2008235833A (en) Interlayer connection bonding sheet for multilayer wiring board
JP4481733B2 (en) Conductive paste composition for multilayer wiring board
JP4481734B2 (en) Conductive paste composition for multilayer wiring board
JP2008244061A (en) Interlayer connection bonding sheet for multilayer wiring circuit board
JP3783682B2 (en) Prepreg and method for manufacturing printed wiring board using this prepreg

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20101101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees