JP5023520B2

JP5023520B2 - Strain detector

Info

Publication number: JP5023520B2
Application number: JP2006065380A
Authority: JP
Inventors: 英之村上; 敏治本房; 孝士川井
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-03-10
Filing date: 2006-03-10
Publication date: 2012-09-12
Anticipated expiration: 2026-03-10
Also published as: JP2007240409A

Description

本発明は、特に荷重を付加することによって発生する歪を検出する歪検出装置に関するものである。 The present invention relates to a strain detection apparatus that detects strain generated by applying a load.

従来、この種の歪検出装置は、図７に示されるような構成を有していた。 Conventionally, this type of strain detection apparatus has a configuration as shown in FIG.

図７は従来の歪検出装置の回路図である。 FIG. 7 is a circuit diagram of a conventional strain detection apparatus.

図７において、１は素子部で、この素子部１は４つの歪抵抗素子２によりブリッジ回路を構成している。３は不揮発性メモリで、この不揮発性メモリ３は補正データを記録している。４はＲＡＭで、このＲＡＭ４は素子部１からの出力信号を一時的に保管している。５は制御ロジックで、この制御ロジック５は前記不揮発性メモリ３に記憶した補正データをもとに、ＲＡＭ４に保管されているデータを補正する指令を出している。６は信号処理装置で、この信号処理装置６は前記制御ロジック５により、データの入出力端子７を介してデータの入出力を行っている。 In FIG. 7, reference numeral 1 denotes an element portion, and the element portion 1 constitutes a bridge circuit by four strain resistance elements 2. Reference numeral 3 denotes a nonvolatile memory, and the nonvolatile memory 3 records correction data. Reference numeral 4 denotes a RAM. The RAM 4 temporarily stores an output signal from the element unit 1. Reference numeral 5 denotes a control logic. The control logic 5 issues a command for correcting the data stored in the RAM 4 based on the correction data stored in the nonvolatile memory 3. Reference numeral 6 denotes a signal processing device. The signal processing device 6 inputs / outputs data via the data input / output terminal 7 by the control logic 5.

以上のように構成された従来の歪検出装置について、次にその動作を説明する。 Next, the operation of the conventional strain detection apparatus configured as described above will be described.

従来の歪検出装置に押圧力が付加されると、この押圧力により４つの歪抵抗素子２に曲げモーメントが発生する。そして、この歪抵抗素子２に曲げモーメントが生じると歪抵抗素子２の抵抗値が変化する。この抵抗値の変化を制御ロジック５の指令により、ＲＡＭ４に記憶させた後、予め不揮発性メモリ３に保存されている補正データにより補正して信号処理装置６に出力信号として出力するものであった。 When a pressing force is applied to the conventional strain detection device, a bending moment is generated in the four strain resistance elements 2 due to the pressing force. When a bending moment is generated in the strain resistance element 2, the resistance value of the strain resistance element 2 changes. This change in resistance value is stored in the RAM 4 in accordance with a command from the control logic 5, and then corrected by correction data stored in advance in the nonvolatile memory 3 and output as an output signal to the signal processing device 6. .

そして、従来の歪検出装置においては、不揮発性メモリ３に記録されている補正データの改竄を防止するために、複数の不揮発性メモリ３に補正データを記録するとともに、その補正データを比較素子（図示せず）により比較することにより、補正データの改竄を発見し、出力信号が誤った補正データにより、補正されることを防止するものであった。 In the conventional distortion detection apparatus, in order to prevent the correction data recorded in the nonvolatile memory 3 from being falsified, the correction data is recorded in the plurality of nonvolatile memories 3 and the correction data is stored in the comparison element ( (Not shown), the correction data was found to be falsified, and the output signal was prevented from being corrected by incorrect correction data.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００１−１４７１６７号公報 As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
JP 2001-147167 A

しかしながら、上記従来の構成においては、複数の不揮発性メモリ３に補正データを記録するとともに、その補正データを比較素子（図示せず）により比較することにより、改竄された補正データを特定していたため、比較素子（図示せず）が故障している場合には、補正データの改竄を検出できないこととなり、その結果、不正確な出力信号の補正が行われてしまうという課題を有していた。 However, in the above-described conventional configuration, the correction data is recorded in a plurality of nonvolatile memories 3 and the correction data is compared by a comparison element (not shown) to identify the corrected correction data. When the comparison element (not shown) is out of order, falsification of the correction data cannot be detected, and as a result, there is a problem that an incorrect output signal is corrected.

本発明は上記従来の課題を解決するもので、比較素子の故障を検知することにより、不正確な出力信号の補正を防止することが可能な信頼性の向上した歪検出装置を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and provides a distortion detection device with improved reliability capable of preventing inaccurate correction of an output signal by detecting a failure of a comparison element. It is the purpose.

上記目的を達成するために本発明は、検出対象の荷重に応じて出力信号を出力する素子部と、前記出力信号を補正するためのデータを保管する不揮発性メモリと、前記不揮発性メモリに前記データを書き込むとともに前記不揮発性メモリから前記データを読み出し、前記データに基づいて前記出力信号を補正する制御ロジックと、前記データを出力する信号処理回路と、前記不揮発性メモリに保管された前記データを一時的に保管するシフトレジスタと、前記不揮発性メモリに保管されたデータと前記シフトレジスタに保管されたデータを比較する第１の比較素子とを備え、電源起動時に前記不揮発性メモリと前記シフトレジスタのデータとを比較して前記第１の比較素子の故障を判定する故障診断手段を設けている。 To accomplish the above object, an element section for outputting an output signal in response to a load detection target and non-volatile memory storing data for correcting the output signal, the said non-volatile memory Writes data and reads the data from the nonvolatile memory , corrects the output signal based on the data, a signal processing circuit for outputting the data, and the data stored in the nonvolatile memory A shift register for temporarily storing; a first comparison element for comparing the data stored in the nonvolatile memory with the data stored in the shift register; and the nonvolatile memory and the shift register when power is turned on And a failure diagnosis means for comparing the first data and determining the failure of the first comparison element.

電源起動時には不揮発性メモリとシフトレジスタのデータが異なるので、電源起動時に不揮発性メモリとシフトレジスタのデータを第１の比較素子により比較し、第１の比較素子からデータ不一致の出力信号が検出されれば正常となり、一致の出力信号が検出されれば故障となり、故障の有無を検知できる。よって、信頼性の向上した歪検出装置を提供することができる。 Since the data in the non-volatile memory and the shift register are different when the power is turned on, the data in the non-volatile memory and the shift register are compared by the first comparison element when the power is turned on, and an output signal that does not match the data is detected from the first comparison element. If a matching output signal is detected, a failure occurs and the presence or absence of the failure can be detected. Therefore, it is possible to provide a strain detection apparatus with improved reliability.

以下、本発明の一実施の形態における歪検出装置について、図面を参照しながら説明する。 Hereinafter, a strain detection apparatus according to an embodiment of the present invention will be described with reference to the drawings.

図１は本発明の一実施の形態における歪検出装置の分解斜視図、図２は同歪検出装置の側断面図、図３は同歪検出装置における絶縁基板の下面図、図４は同歪検出装置の回路ブロック図である。 1 is an exploded perspective view of a strain detection device according to an embodiment of the present invention, FIG. 2 is a side sectional view of the strain detection device, FIG. 3 is a bottom view of an insulating substrate in the strain detection device, and FIG. It is a circuit block diagram of a detection apparatus.

図１〜図４において、１１は略正方形形状のニッケルを重量％で約０．１％含有するステンレスからなる絶縁基板で、この絶縁基板１１の下面には図３に示すように、銀からなる電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、４つの圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを回路部１６により電気的に接続するように設けることによりブリッジ回路からなる素子部１７を構成している。さらに、前記絶縁基板１１には４つの頂点の外周端部に位置して上面から下面にわたって固定孔１８を設けるとともに、略中央に上面から下面にわたって検出孔１９を設けている。２０はニッケルを重量％で約４％含有するステンレス材料からなる押圧部材で、この押圧部材２０は、前記絶縁基板１１の検出孔１９の上面近傍を押圧する当接部２１を設けるとともに、下部の外側面にわたって雄ネジ２２を設けている。 1 to 4, reference numeral 11 denotes an insulating substrate made of stainless steel containing approximately 0.1% by weight of substantially square nickel, and the lower surface of the insulating substrate 11 is made of silver as shown in FIG. A power supply electrode 12, a pair of output electrodes 13, a GND electrode 14, four compression-side strain resistance elements 15 a and a tension-side strain resistance element 15 b are provided so as to be electrically connected by a circuit section 16, thereby forming an element portion composed of a bridge circuit 17 is constituted. Furthermore, the insulating substrate 11 is provided with a fixing hole 18 located at the outer peripheral ends of the four apexes from the upper surface to the lower surface, and a detection hole 19 at the approximate center from the upper surface to the lower surface. Reference numeral 20 denotes a pressing member made of a stainless material containing about 4% by weight of nickel. The pressing member 20 includes a contact portion 21 that presses the vicinity of the upper surface of the detection hole 19 of the insulating substrate 11 and a lower portion. A male screw 22 is provided over the outer surface.

また、押圧部材２０における長手方向の中央外側面に位置して廻り止め突部２３を設けるとともに、上面の外側面にわたって、取付用雄ネジ２４を設けている。２５は金属からなる第１の挟持部材で、この第１の挟持部材２５は、略中央に押圧部材挿通孔２６を設けている。 In addition, a rotation-preventing protrusion 23 is provided on the central outer surface in the longitudinal direction of the pressing member 20, and a mounting male screw 24 is provided over the outer surface of the upper surface. Reference numeral 25 denotes a first clamping member made of metal, and the first clamping member 25 is provided with a pressing member insertion hole 26 at substantially the center.

また、前記第１の挟持部材２５の４つの頂点には上面から下面にわたって固定孔２８を設けている。さらに、前記第１の挟持部材２５の上面には挿通孔２６の上側に位置して段差からなる６角形状の係止部３０を設けている。さらに、前記第１の挟持部材２５における押圧部材挿通孔２６を介して押圧部材２０における雄ネジ２２を前記絶縁基板１１における検出孔１９に挿通し、下方に突出した雄ネジ２２を、ナットからなる固定部材３１に螺合せしめて、固定している。 Further, fixing holes 28 are provided at the four apexes of the first clamping member 25 from the upper surface to the lower surface. Further, on the upper surface of the first clamping member 25, a hexagonal locking portion 30 is provided which is located above the insertion hole 26 and has a step. Further, the male screw 22 in the pressing member 20 is inserted into the detection hole 19 in the insulating substrate 11 through the pressing member insertion hole 26 in the first clamping member 25, and the male screw 22 protruding downward is made of a nut. The fixing member 31 is screwed and fixed.

３２は金属からなる第２の挟持部材で、この第２の挟持部材３２は略中央上面から下方に向かってストッパー穴３３を設けており、このストッパー穴３３に押圧部材２０における雄ネジ２２からなる下部を収納している。また、前記第２の挟持部材３２におけるストッパー穴３３の上面周囲に位置して４つの突部３４を設けている。そしてこの第２の挟持部材３２における４つの突部３４は、この突部３４の無い部分に対向する位置に絶縁基板１１における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂが配設されるように設けている。 Reference numeral 32 denotes a second clamping member made of metal, and the second clamping member 32 is provided with a stopper hole 33 downward from a substantially central upper surface, and the stopper hole 33 is formed of the male screw 22 in the pressing member 20. The lower part is stored. Further, four protrusions 34 are provided around the upper surface of the stopper hole 33 in the second clamping member 32. The four protrusions 34 in the second clamping member 32 are provided with the compression-side strain resistance elements 15a and the tension-side strain resistance elements 15b in the insulating substrate 11 at positions facing the portions where the protrusions 34 are not provided. It is provided as follows.

さらに、前記第２の挟持部材３２の４つの頂点には上面から下面にわたって固定孔３５を設けるとともに、第２の挟持部材における上面の４つの固定孔３５の周囲に位置して同一平面状になるように挟持当接部３６を設けている。そして、第１の挟持部材２５における４つの固定孔２８、絶縁基板１１における４つの固定孔１８および第２の挟持部材３２における４つの固定孔３５の各々に４つのネジからなる固定部材３７を挿通させている。そして、この固定部材３７に４つのナット３８を螺合させることにより、第１の挟持部材２５における挟持当接部２９と、第２の挟持部材３２における挟持当接部３６とにより絶縁基板１１を挟持することにより、絶縁基板１１における検出孔１９の周囲を、前記第１の挟持部材２５および第２の挟持部材３２に対して上下方向に変位可能に構成している。 Further, fixing holes 35 are provided at the four apexes of the second holding member 32 from the upper surface to the lower surface, and are located around the four fixing holes 35 on the upper surface of the second holding member and are flush with each other. A clamping contact portion 36 is provided as described above. Then, a fixing member 37 composed of four screws is inserted into each of the four fixing holes 28 in the first holding member 25, the four fixing holes 18 in the insulating substrate 11, and the four fixing holes 35 in the second holding member 32. I am letting. Then, by screwing the four nuts 38 into the fixing member 37, the insulating substrate 11 is held by the holding contact portion 29 in the first holding member 25 and the holding contact portion 36 in the second holding member 32. By sandwiching, the periphery of the detection hole 19 in the insulating substrate 11 is configured to be vertically displaceable with respect to the first sandwiching member 25 and the second sandwiching member 32.

３９は回路基板で、この回路基板３９は下面にＩＣ４０を実装するとともに、このＩＣ４０を絶縁基板１１における電源電極１２、一対の出力電極１３およびＧＮＤ電極１４と電気的に接続している。そして、このＩＣ４０は、図４に示すように、制御ロジック４１とこの制御ロジック４１により制御されている例えば、フラッシュメモリー、ＥＥＰＲＯＭ、ＰＲＯＭ等の不揮発性メモリ４２と、この不揮発性メモリ４２に記憶された補正データを一時的に保管するシフトレジスタ４３と、前記不揮発性メモリ４２の補正データと、シフトレジスタ４３に保管された補正データとを比較する第１の比較素子４４ａと、この第１の比較素子４４ａの比較結果により、制御ロジック４１の指令を基に、補正データを一時的に保管した後、アナログ回路部４５に出力するラッチ用レジスタ４６と、ラッチ用レジスタ４６の故障を検知する第２の比較素子４４ｂとにより構成されている。そしてまた、前記ＩＣ４０における制御ロジック４１は外付けの信号処理装置４７と第１の入出力端子４８および第２の入出力端子４９により接続されている。 Reference numeral 39 denotes a circuit board. The circuit board 39 has an IC 40 mounted on its lower surface, and the IC 40 is electrically connected to the power supply electrode 12, the pair of output electrodes 13, and the GND electrode 14 on the insulating substrate 11. As shown in FIG. 4, the IC 40 is stored in a control logic 41, a non-volatile memory 42 such as a flash memory, EEPROM, or PROM controlled by the control logic 41, and the non-volatile memory 42. The shift register 43 that temporarily stores the correction data, the first comparison element 44a that compares the correction data stored in the nonvolatile memory 42 and the correction data stored in the shift register 43, and the first comparison Based on the comparison result of the element 44a, the correction data is temporarily stored based on the instruction of the control logic 41, and then the latch register 46 to be output to the analog circuit unit 45 and the second register for detecting the failure of the latch register 46 are detected. The comparison element 44b. The control logic 41 in the IC 40 is connected to an external signal processing device 47 by a first input / output terminal 48 and a second input / output terminal 49.

５０はケースで、このケース５０は外方へ突出するように、コネクタ部５１を設けており、このコネクタ部５１の内側に前述の第１の入出力端子４８および第２の入出力端子４９を含む６つのコネクタ端子５２を設けており、このコネクタ端子５２を前記回路基板３９におけるＩＣ４０と電気的に接続させている。 Reference numeral 50 denotes a case, and the case 50 is provided with a connector portion 51 so as to protrude outward. The first input / output terminal 48 and the second input / output terminal 49 are provided inside the connector portion 51. Including six connector terminals 52 including the connector terminals 52 are electrically connected to the IC 40 on the circuit board 39.

以上のように構成された本発明の一実施の形態における歪検出装置について、次にその組立方法について説明する。 Next, a method for assembling the strain detection apparatus according to the embodiment of the present invention configured as described above will be described.

まず、ステンレス板（図示せず）の下面にガラスペースト（図示せず）を印刷した後、約８５０℃で約１０分間焼成し、絶縁基板１１を形成する。 First, after a glass paste (not shown) is printed on the lower surface of a stainless steel plate (not shown), the insulating substrate 11 is formed by baking at about 850 ° C. for about 10 minutes.

次に、前記絶縁基板１１の下面に位置して銀のペースト（図示せず）を印刷し、約８５０℃で約１０分間焼成し、前記絶縁基板１１の下面に電源電極１２、一対の出力電極１３、ＧＮＤ電極１４および回路部１６を形成する。 Next, a silver paste (not shown) is printed on the lower surface of the insulating substrate 11 and baked at about 850 ° C. for about 10 minutes. A power electrode 12 and a pair of output electrodes are formed on the lower surface of the insulating substrate 11. 13, GND electrode 14 and circuit part 16 are formed.

次に、前記絶縁基板１１の下面の圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを設ける位置にメタルグレーズ系ペースト（図示せず）を印刷した後、約１３０℃で約１０分間乾燥する。 Next, a metal glaze paste (not shown) is printed on the lower surface of the insulating substrate 11 at a position where the compression side strain resistance element 15a and the tension side strain resistance element 15b are provided, and then dried at about 130 ° C. for about 10 minutes. .

次に、前記絶縁基板１１を約８５０℃で約１０分間焼成し、絶縁基板１１に４つの圧縮側歪抵抗素子１５ａおよび４つの引張側歪抵抗素子１５ｂを形成する。 Next, the insulating substrate 11 is baked at about 850 ° C. for about 10 minutes to form four compression side strain resistance elements 15 a and four tension side strain resistance elements 15 b on the insulating substrate 11.

次に、前記絶縁基板１１の電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、を除く絶縁基板１１の下面にガラスからなるペースト（図示せず）を印刷した後、約６４０℃で約１０分間焼成し、絶縁基板１１の下面に保護層１１ａを形成する。 Next, a glass paste (not shown) is printed on the lower surface of the insulating substrate 11 excluding the power supply electrode 12, the pair of output electrodes 13, and the GND electrode 14 of the insulating substrate 11, and then about 10 at about 640 ° C. The protective layer 11a is formed on the lower surface of the insulating substrate 11 by baking for a minute.

次に、絶縁基板１１の上面に第１の挟持部材２５を当接させた後、第１の挟持部材２５の押圧部材挿通孔２６および絶縁基板１１における検出孔１９に上方から押圧部材２０における雄ネジ２２からなる下部を挿通させるとともに、第１の挟持部材２５における係止部３０に押圧部材２０における廻り止め突部２３を収納する。 Next, after the first clamping member 25 is brought into contact with the upper surface of the insulating substrate 11, the male member of the pressing member 20 is inserted into the pressing member insertion hole 26 of the first clamping member 25 and the detection hole 19 of the insulating substrate 11 from above. The lower part which consists of the screw | thread 22 is penetrated, and the rotation stop protrusion 23 in the press member 20 is accommodated in the latching | locking part 30 in the 1st clamping member 25. FIG.

次に、押圧部材２０における雄ネジ２２にナットからなる固定部材３１を下方から螺合させることにより、押圧部材２０における当接部材２１を絶縁基板１１における検出孔１９の上面近傍に当接させる。 Next, the abutting member 21 of the pressing member 20 is brought into contact with the vicinity of the upper surface of the detection hole 19 in the insulating substrate 11 by screwing the fixing member 31 made of a nut onto the male screw 22 of the pressing member 20 from below.

次に、第２の挟持部材３２におけるストッパー穴３３の内側に押圧部材２０における雄ネジおよびナットからなる固定部材３１を収納するとともに、絶縁基板１１における４つの固定孔１８の周辺の下面を第２の挟持部材３２における挟持当接部３６に当接させる。 Next, the fixing member 31 made of a male screw and a nut in the pressing member 20 is housed inside the stopper hole 33 in the second clamping member 32, and the lower surface around the four fixing holes 18 in the insulating substrate 11 is placed on the second surface. It is made to contact | abut to the clamping contact part 36 in the clamping member 32 of this.

次に、第２の挟持部材３２における４つの固定孔３５、絶縁基板１１における固定孔１８および第１の挟持部材２５における固定孔２８に、下方から４つのネジからなる固定部材３７を挿通させた後、ナット３８で螺合させることにより、第１の挟持部材２５における挟持当接部２９と第２の挟持部材３２における挟持当接部３６とにより、絶縁基板１１を挟持させる。 Next, a fixing member 37 composed of four screws is inserted from below into the four fixing holes 35 in the second holding member 32, the fixing hole 18 in the insulating substrate 11, and the fixing hole 28 in the first holding member 25. Thereafter, the insulating substrate 11 is clamped by the clamping contact portion 29 of the first clamping member 25 and the clamping contact portion 36 of the second clamping member 32 by screwing with the nut 38.

最後に、第２の挟持部材３２に予めＩＣ４０を実装した回路基板３９を固着した後、ケース５０に第１の挟持部材２５、絶縁基板１１、第２の挟持部材３２および回路基板３９を装着した後、ケース５０におけるコネクタ端子５２を回路基板３９にはんだ付けする。 Finally, after the circuit board 39 on which the IC 40 is mounted in advance is fixed to the second holding member 32, the first holding member 25, the insulating board 11, the second holding member 32, and the circuit board 39 are mounted on the case 50. Thereafter, the connector terminals 52 in the case 50 are soldered to the circuit board 39.

次に、上記歪検出装置の動作を説明する。 Next, the operation of the strain detection apparatus will be described.

まず、押圧部材２０における取付用雄ネジ２４を相手側取付部材（図示せず）に取り付ける。 First, the mounting male screw 24 in the pressing member 20 is mounted on a mating mounting member (not shown).

押圧部材２０に上方より押圧力が作用すると、この押圧力により前記絶縁基板１１の表面に歪が発生し、絶縁基板１１の下面に設けられた４つの圧縮側歪抵抗素子１５ａに圧縮応力が作用するとともに、４つの引張側歪抵抗素子１５ｂに引張応力が作用する。そして、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂに歪が発生すると、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が変化するため、この抵抗値の変化を一対の出力電極１３からブリッジ回路としての出力をアナログ回路部４５に出力し、絶縁基板１１に加わる荷重を測定するものである。 When a pressing force is applied to the pressing member 20 from above, a strain is generated on the surface of the insulating substrate 11 due to the pressing force, and a compressive stress is applied to the four compression side strain resistance elements 15 a provided on the lower surface of the insulating substrate 11. At the same time, tensile stress acts on the four tension-side strain resistance elements 15b. When the compression side strain resistance element 15a and the tension side strain resistance element 15b are distorted, the resistance values of the compression side strain resistance element 15a and the tension side strain resistance element 15b change. An output as a bridge circuit is output from the pair of output electrodes 13 to the analog circuit unit 45, and a load applied to the insulating substrate 11 is measured.

ここで、歪検出装置の周囲の温度が変化する場合を考える。素子部１７における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が温度変化により、変化するため、歪検出装置からの出力信号が、図５に示すように、高温になるに従い、出力特性が急な勾配になるものである。そして、温度変化による、出力信号の差をなくすため、本発明の一実施の形態における歪検出装置においては、補正用データを不揮発性メモリ４２に記憶しておき、この補正データにより、歪検出装置の出力信号を補正するものである。そして、補正信号をＩＣ４０における不揮発性メモリ４２に入力するには、まず、図６に示すように、信号処理装置４７から第２の入出力端子４９を介して、５Ｖからなる中間電圧で構成されたトリガー信号５３を制御ロジック４１に入力し、制御ロジック４１を起動させる。次に、続けて、第２の入出力端子４９から１０Ｖの上電圧と５Ｖの中間電圧との間の矩形波信号で構成されたクロック信号５４を制御ロジック４１に入力すると同時に、信号処理装置４７から制御ロジック４１に第１の入出力端子４８を介して６ｂｉｔの書き込みコマンド５５を入力する。 Here, consider a case where the temperature around the strain detection apparatus changes. Since the resistance values of the compression-side strain resistance element 15a and the tension-side strain resistance element 15b in the element unit 17 change due to a temperature change, the output signal from the strain detection device becomes higher as shown in FIG. The output characteristic has a steep slope. In order to eliminate the difference in output signal due to temperature change, in the strain detection apparatus according to the embodiment of the present invention, correction data is stored in the nonvolatile memory 42, and the distortion detection apparatus uses the correction data to store the correction data. The output signal is corrected. In order to input the correction signal to the nonvolatile memory 42 in the IC 40, first, as shown in FIG. 6, the correction signal is constituted by an intermediate voltage of 5V from the signal processing device 47 via the second input / output terminal 49. The trigger signal 53 is input to the control logic 41 and the control logic 41 is activated. Next, the clock signal 54 composed of a rectangular wave signal between the upper voltage of 10V and the intermediate voltage of 5V is input to the control logic 41 from the second input / output terminal 49, and at the same time, the signal processing device 47. A 6-bit write command 55 is input to the control logic 41 via the first input / output terminal 48.

次に、制御ロジック４１は、自らが書き込みコマンド５５を受けたことを伝える確認データ５６を信号処理装置４７に出力した後、６０ｂｉｔからなる補正データ５７を信号処理装置４７から第１の入出力端子４８を介して制御ロジック４１の指令により、不揮発性メモリ４２に入力する。そして、続けて、前記補正データ５７を反転させたデータに相当する６０ｂｉｔからなる第２の補正データ（図示せず）を信号処理装置４７、第１の入出力端子４８および制御ロジック４１を介して不揮発性メモリ４２に入力する。そして、不揮発性メモリ４２からシフトレジスタ４３および第１の比較素子４４ａに同時に補正データ５７を入力した後、続けて第２の補正データ（図示せず）をシフトレジスタ４３および第１の比較素子４４ａに入力する。そうすると、シフトレジスタ４３に保管された補正データ分だけ、第１の比較素子４４ａに第１の補正データが到達する時間に遅れが生じ、結果として、６０ｂｉｔからなる第１の補正データ５７と第２の補正データ（図示せず）とを第１の比較素子４４ａにて比較することになる。そして、第１の比較素子４４ａにより、第１の補正データと第２の補正データ（図示せず）を反転させたデータとが等しい場合には、制御ロジック４１からの指令により、シフトレジスタ４３のデータをラッチ用レジスタ４６に移動させて、信頼性の確立したデータとしてアナログ回路（図示せず）に送付して、歪検出装置の出力信号を補正するものである。 Next, after the control logic 41 outputs the confirmation data 56 indicating that it has received the write command 55 to the signal processing device 47, the control logic 41 receives the 60-bit correction data 57 from the signal processing device 47 to the first input / output terminal. In response to a command from the control logic 41 via 48, the data is input to the nonvolatile memory 42. Subsequently, 60-bit second correction data (not shown) corresponding to data obtained by inverting the correction data 57 is sent via the signal processing device 47, the first input / output terminal 48 and the control logic 41. Input to the non-volatile memory 42. Then, after the correction data 57 is simultaneously input from the nonvolatile memory 42 to the shift register 43 and the first comparison element 44a, the second correction data (not shown) is continuously input to the shift register 43 and the first comparison element 44a. To enter. As a result, the time required for the first correction data to reach the first comparison element 44a is delayed by the amount of correction data stored in the shift register 43, and as a result, the first correction data 57 consisting of 60 bits and the second correction data 57 The correction data (not shown) is compared by the first comparison element 44a. When the first correction data and the data obtained by inverting the second correction data (not shown) are equal by the first comparison element 44a, the shift register 43 is instructed by a command from the control logic 41. The data is moved to the latch register 46 and sent to an analog circuit (not shown) as data with established reliability to correct the output signal of the distortion detector.

そしてまた、第１の比較素子４４ａは、電源立ち上げ時、すなわち、信号処理装置４７から第２の入出力端子４９を介して、５Ｖからなる中間電圧で構成されたトリガー信号５３を制御ロジック４１に入力した直後に、不揮発性メモリ４２とシフトレジスタ４３とのデータを第１の比較素子４４ａにより比較する。そうすると、不揮発性メモリ４２には補正データ５７が入力されているが、シフトレジスタ４３には初期値であるオール０のワードが記憶される。したがって、第１の比較素子４４ａからは、不揮発性メモリ４２に記憶された補正データ５７とシフトレジスタ４３に記憶されたデータとが一致しない比較結果が出力される。 In addition, the first comparison element 44a receives the trigger signal 53 composed of an intermediate voltage of 5V from the signal processing device 47 via the second input / output terminal 49 when the power is turned on. Immediately after the input to, data in the nonvolatile memory 42 and the shift register 43 are compared by the first comparison element 44a. Then, although the correction data 57 is input to the nonvolatile memory 42, the word “0”, which is an initial value, is stored in the shift register 43. Therefore, the first comparison element 44 a outputs a comparison result in which the correction data 57 stored in the nonvolatile memory 42 and the data stored in the shift register 43 do not match.

ここで、第１の比較素子４４ａが故障している場合を考えると、上述の如く、電源立ち上げ時において、不揮発性メモリ４２に記憶された補正データ５７とシフトレジスタ４３に記憶されたデータを比較しても、両者のデータが一致しないにも関わらず、補正データ５７とシフトレジスタ４３とのデータが同一であるとの出力信号が第１の比較素子４４ａから制御ロジックに出力される。ところが、制御ロジック４１には、予め、電源立ち上げ時の、第１の比較素子４４ａからの出力信号が不揮発性メモリ４２のデータとシフトレジスタ４３のデータとが不一致である場合には、正常であるとし、不揮発性メモリ４２のデータとシフトレジスタ４３のデータとが一致する場合には、異常であると認識するように構成されている。したがって、電源立ち上げ時に不揮発性メモリ４２に記憶されているデータとシフトレジスタ４３とに記憶されているデータとを比較することにより、第１の比較素子４４ａの故障を検知することができる。 Here, considering the case where the first comparison element 44a has failed, as described above, the correction data 57 stored in the nonvolatile memory 42 and the data stored in the shift register 43 are stored when the power is turned on. Even if the comparison is made, an output signal indicating that the correction data 57 and the data in the shift register 43 are the same is output from the first comparison element 44a to the control logic even though the two data do not match. However, the control logic 41 is normal if the output signal from the first comparison element 44a does not match the data in the nonvolatile memory 42 and the data in the shift register 43 when the power is turned on. It is assumed that when there is a match between the data in the nonvolatile memory 42 and the data in the shift register 43, it is recognized as abnormal. Therefore, the failure of the first comparison element 44a can be detected by comparing the data stored in the nonvolatile memory 42 with the data stored in the shift register 43 when the power is turned on.

すなわち、本発明の一実施の形態における歪検出装置においては、電源起動時に不揮発性メモリ４２とシフトレジスタ４３のデータを比較して第１の比較素子４４ａの故障を判定する故障診断手段を設けたため、電源起動時には、不揮発性メモリ４２とシフトレジスタ４３とのデータが異なることとなり、これにより、第１の比較素子４４ａからデータ不一致の出力信号を検出することにより、第１の比較素子の故障を検知することができる。 That is, in the strain detection apparatus according to the embodiment of the present invention, the failure diagnosis unit is provided that compares the data in the nonvolatile memory 42 and the shift register 43 when the power is turned on to determine the failure of the first comparison element 44a. When the power is turned on, the data in the nonvolatile memory 42 and the shift register 43 are different. Accordingly, by detecting an output signal that does not match the data from the first comparison element 44a, the failure of the first comparison element is detected. Can be detected.

ここで、さらに、ラッチ用レジスタ４６が故障することによりラッチ用レジスタ４６のデータが固定してしまい、常時、誤った補正データをラッチ用レジスタ４６からアナログ回路部４５に出力される場合を考えると、本発明の一実施の形態における歪検出装置においては、第２の比較素子４４ｂにより、シフトレジスタ４３の記録されたデータとラッチ用レジスタ４６に記録されたデータとを比較することにより、ラッチ用レジスタ４６の故障を検知することができるものである。シフトレジスタ４３とラッチ用レジスタ４６とのデータが第２の比較素子４４ｂによる比較により、同一である場合には、ラッチ用レジスタ４６は正常であるとし、非同一である場合には、異常であるとして、故障情報を外部へ出力するものである。 Here, further consider the case where the latch register 46 data is fixed due to a failure of the latch register 46 and erroneous correction data is always output from the latch register 46 to the analog circuit unit 45. In the distortion detection apparatus according to the embodiment of the present invention, the second comparison element 44b compares the data recorded in the shift register 43 with the data recorded in the latch register 46, thereby enabling the latch. A failure of the register 46 can be detected. When the data of the shift register 43 and the latch register 46 are the same by the comparison by the second comparison element 44b, the latch register 46 is normal, and when the data is not the same, it is abnormal. The failure information is output to the outside.

すなわち、本発明の一実施の形態における歪検出装置においては、シフトレジスタ４３とラッチ用レジスタ４６とのデータを比較する第２の比較素子４４ｂを設けたため、シフトレジスタ４３とラッチ用レジスタ４６のデータが不一致である場合には、ラッチ用レジスタ４６が故障しているとして、故障情報を出力することができる。 That is, in the distortion detection apparatus according to the embodiment of the present invention, since the second comparison element 44b for comparing the data of the shift register 43 and the latch register 46 is provided, the data of the shift register 43 and the latch register 46 is provided. Is inconsistent, failure information can be output assuming that the latch register 46 has failed.

本発明にかかる歪検出装置は、故障検知を行って信頼性を向上し、各種機器に用いることができる。 The strain detection apparatus according to the present invention can detect failures and improve reliability, and can be used for various devices.

本発明の一実施の形態における歪検出装置の分解斜視図The disassembled perspective view of the distortion | strain detector in one embodiment of this invention 同歪検出装置の側断面図Side sectional view of the strain detector 同歪検出装置における絶縁基板の下面図Bottom view of insulating substrate in the strain detector 同歪検出装置におけるＩＣの回路ブロック図Circuit block diagram of IC in the same distortion detector 同歪検出装置における第１の入出力端子および第２の入出力端子から補正用のデータを送付する状態を示す図The figure which shows the state which sends the data for correction | amendment from the 1st input / output terminal and the 2nd input / output terminal in the distortion detection apparatus 歪検出装置の周囲の温度変化により、歪検出装置の出力信号が変化する状態を示す図The figure which shows the state from which the output signal of a distortion detection apparatus changes with the temperature changes of the surroundings of a distortion detection apparatus 従来の歪検出装置におけるＩＣの回路ブロック図Circuit block diagram of an IC in a conventional strain detection device

１７素子部
４０ＩＣ
４１制御ロジック
４２不揮発性メモリ
４３シフトレジスタ
４４ａ第１の比較素子
４４ｂ第２の比較素子
４６ラッチ用レジスタ
４７信号処理装置
４８第１の入出力端子
４９第２の入出力端子
５３トリガー信号
５４クロック信号
５７補正データ 17 Element 40 IC
41 Control Logic 42 Nonvolatile Memory 43 Shift Register 44a First Comparison Element 44b Second Comparison Element 46 Register for Latch 47 Signal Processing Device 48 First Input / Output Terminal 49 Second Input / Output Terminal 53 Trigger Signal 54 Clock Signal 57 Correction data

Claims

The data from the nonvolatile memory is written and the element section for outputting an output signal in response to a load detection target and non-volatile memory storing data for correcting the output signal, the data in the nonvolatile memory reading out, and control logic for correcting the output signal on the basis of the data, a signal processing circuit for outputting the data, and temporarily storing a shift register the data stored in the nonvolatile memory, the nonvolatile A first comparison element for comparing the data stored in the volatile memory and the data stored in the shift register, and comparing the non-volatile memory with the data in the shift register when the power is turned on. A strain detection apparatus provided with a failure diagnosis means for determining a failure of a comparison element.

A second register for comparing the data in the shift register and the latch register is provided by comparing the data in the shift register and the latch register after comparing the data in the nonvolatile memory and the shift register. The strain detection apparatus according to claim 1, wherein the comparison element is provided.