JP5011761B2

JP5011761B2 - Strain detector

Info

Publication number: JP5011761B2
Application number: JP2006065378A
Authority: JP
Inventors: 英之村上; 敏治本房; 孝士川井
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-03-10
Filing date: 2006-03-10
Publication date: 2012-08-29
Anticipated expiration: 2026-03-10
Also published as: JP2007240407A

Description

本発明は、各種機器に用いる歪検出装置に関するものである。 The present invention relates to a strain detection apparatus used for various devices.

従来、この種の歪検出装置は、図７に示されるような構成を有していた。 Conventionally, this type of strain detection apparatus has a configuration as shown in FIG.

図７は従来の歪検出装置における回路ブロック図、図８は同歪検出装置における制御ロジックと信号処理回路との接続状態図である。 FIG. 7 is a circuit block diagram of a conventional distortion detection apparatus, and FIG. 8 is a connection state diagram of a control logic and a signal processing circuit in the distortion detection apparatus.

図７、図８において、１は素子部で、この素子部１は４つの歪抵抗素子２によりブリッジ回路を構成している。３は不揮発性メモリで、この不揮発性メモリ３は補正データを記録している。４はＲＡＭで、このＲＡＭ４は素子部１からの出力信号を一時的に保管している。５は制御ロジックで、この制御ロジック５は前記不揮発性メモリ３に記憶した補正データをもとに、ＲＡＭ４に保管されているデータを補正する指令を出している。６は信号処理回路で、この信号処理回路６は前記制御ロジック５により、データの入出力端子７を介してデータの入出力を行っている。そして、従来の歪検出装置の動作においては、制御ロジック５を作動させるために、図８に示すように、信号処理回路６から制御ロジック５にトリガー信号８を入力するとともに、クロック信号９を別個に入力するものであった。 7 and 8, reference numeral 1 denotes an element portion, and the element portion 1 includes four strain resistance elements 2 to form a bridge circuit. Reference numeral 3 denotes a nonvolatile memory, and the nonvolatile memory 3 records correction data. Reference numeral 4 denotes a RAM. The RAM 4 temporarily stores an output signal from the element unit 1. Reference numeral 5 denotes a control logic. The control logic 5 issues a command for correcting the data stored in the RAM 4 based on the correction data stored in the nonvolatile memory 3. Reference numeral 6 denotes a signal processing circuit. The signal processing circuit 6 inputs / outputs data via the data input / output terminal 7 by the control logic 5. In the operation of the conventional distortion detection apparatus, in order to operate the control logic 5, as shown in FIG. 8, the trigger signal 8 is input from the signal processing circuit 6 to the control logic 5, and the clock signal 9 is separately provided. To enter.

以上のように構成された従来の歪検出装置について、次にその動作を説明する。 Next, the operation of the conventional strain detection apparatus configured as described above will be described.

従来の歪検出装置に荷重が付加されると、この荷重により４つの歪抵抗素子２に曲げモーメントが発生する。そして、この歪抵抗素子２に曲げモーメントが生じると歪抵抗素子２の抵抗値が変化するため、この抵抗値の変化を制御ロジック５の指令により、ＲＡＭ４に記憶させた後、予め不揮発性メモリ３に保存されている補正データにより補正して信号処理回路６に出力するものであった。 When a load is applied to the conventional strain detection device, a bending moment is generated in the four strain resistance elements 2 due to the load. When a bending moment is generated in the strain resistance element 2, the resistance value of the strain resistance element 2 changes. Therefore, the change in the resistance value is stored in the RAM 4 according to a command from the control logic 5, and is then stored in advance in the nonvolatile memory 3. The data is corrected by the correction data stored in the signal processing circuit 6 and output to the signal processing circuit 6.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００１−１４７１６７号公報 As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
JP 2001-147167 A

上記従来の構成では、信号処理回路６から制御ロジック５にトリガー信号８とクロック信号９を各々別の信号線を介して入力していたので、信号処理回路６と制御ロジック５には、各々の信号線に対応する入出力端子や配線パターンを形成する必要があり、その入出力端子や配線パターンを配置する面積、体積の分だけ歪検出装置が大きくなるという問題点を有していた。 In the above-described conventional configuration, the trigger signal 8 and the clock signal 9 are input from the signal processing circuit 6 to the control logic 5 via different signal lines. It is necessary to form input / output terminals and wiring patterns corresponding to the signal lines, and there is a problem that the strain detection apparatus becomes larger by the area and volume in which the input / output terminals and wiring patterns are arranged.

本発明は上記従来の問題点を解決するもので、小型化を図った歪検出装置を提供することを目的とするものである。 The present invention solves the above-mentioned conventional problems, and an object thereof is to provide a strain detection device that is miniaturized.

上記目的を達成するために、本発明は以下の構成を有する。 In order to achieve the above object, the present invention has the following configuration.

本発明の請求項１に記載の発明は、特に、信号処理回路は制御ロジックにトリガー信号およびクロック信号を同一の信号線を介して出力するとともに、前記トリガー信号および前記クロック信号に基づいて前記制御ロジックは前記メモリから前記補正データを読み出して前記出力信号を補正しており、上電圧値、中間電圧値、下電圧値の３段階の電圧値の内、下電圧値に対する中間電圧値のＯＮ−ＯＦＦ切り替えに基づくデジタル信号を前記トリガー信号とし、中間電圧値に対する上電圧値のＯＮ−ＯＦＦ切り替えに基づくデジタル信号を前記クロック信号とした構成である。 In the first aspect of the present invention, in particular, the signal processing circuit outputs a trigger signal and a clock signal to the control logic via the same signal line, and the control based on the trigger signal and the clock signal. The logic reads the correction data from the memory and corrects the output signal. Among the three voltage values of the upper voltage value, the intermediate voltage value, and the lower voltage value, the logic turns on the intermediate voltage value for the lower voltage value. A digital signal based on OFF switching is used as the trigger signal, and a digital signal based on ON-OFF switching of an upper voltage value with respect to an intermediate voltage value is used as the clock signal.

上記構成によれば、上電圧値、中間電圧値、下電圧値の３段階の電圧値の内、下電圧値に対する中間電圧値のＯＮ−ＯＦＦ切り替えに基づくデジタル信号をトリガー信号とし、中間電圧値に対する上電圧値のＯＮ−ＯＦＦ切り替えに基づくデジタル信号をクロック信号としているので、信号処理回路は制御ロジックにトリガー信号およびクロック信号を同一の信号線を介して出力することができ、複数の信号線に対応する入出力端子や配線パターンを形成する必要がなく、入出力端子や配線パターンを配置する面積、体積を低減し、小型化を図ることができる。 According to the above configuration, the digital signal based on ON / OFF switching of the intermediate voltage value with respect to the lower voltage value among the three voltage values of the upper voltage value, the intermediate voltage value, and the lower voltage value is used as the trigger signal, and the intermediate voltage value Since the digital signal based on ON-OFF switching of the upper voltage value with respect to the clock signal is used as the clock signal, the signal processing circuit can output the trigger signal and the clock signal to the control logic via the same signal line. It is not necessary to form input / output terminals and wiring patterns corresponding to the above, and the area and volume in which the input / output terminals and wiring patterns are arranged can be reduced and the size can be reduced.

以下、本発明の一実施の形態における歪検出装置について、図面を参照しながら説明する。 Hereinafter, a strain detection apparatus according to an embodiment of the present invention will be described with reference to the drawings.

図１は本発明の一実施の形態における歪検出装置の分解斜視図、図２は同歪検出装置の側断面図、図３は同歪検出装置における絶縁基板の下面図、図４は同歪検出装置の回路ブロック図である。 1 is an exploded perspective view of a strain detection device according to an embodiment of the present invention, FIG. 2 is a side sectional view of the strain detection device, FIG. 3 is a bottom view of an insulating substrate in the strain detection device, and FIG. It is a circuit block diagram of a detection apparatus.

図１〜図４において、１１は略正方形形状のニッケルを重量％で約０．１％含有するステンレスからなる絶縁基板で、この絶縁基板１１の下面には図３に示すように、銀からなる電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、４つの圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを回路部１６により電気的に接続するように設けることによりブリッジ回路からなる素子部１７を構成している。さらに、前記絶縁基板１１には４つの頂点の外周端部に位置して上面から下面にわたって固定孔１８を設けるとともに、略中央に上面から下面にわたって検出孔１９を設けている。２０はニッケルを重量％で約４％含有するステンレス材料からなる押圧部材で、この押圧部材２０は、絶縁基板１１の検出孔１９の上面近傍を押圧する当接部２１を設けるとともに、下部の外側面にわたって雄ネジ２２を設けている。 1 to 4, reference numeral 11 denotes an insulating substrate made of stainless steel containing approximately 0.1% by weight of substantially square nickel, and the lower surface of the insulating substrate 11 is made of silver as shown in FIG. A power supply electrode 12, a pair of output electrodes 13, a GND electrode 14, four compression-side strain resistance elements 15 a and a tension-side strain resistance element 15 b are provided so as to be electrically connected by a circuit section 16, thereby forming an element portion composed of a bridge circuit 17 is constituted. Furthermore, the insulating substrate 11 is provided with a fixing hole 18 located at the outer peripheral ends of the four apexes from the upper surface to the lower surface, and a detection hole 19 at the approximate center from the upper surface to the lower surface. Reference numeral 20 denotes a pressing member made of a stainless material containing about 4% by weight of nickel. The pressing member 20 is provided with an abutting portion 21 that presses the vicinity of the upper surface of the detection hole 19 of the insulating substrate 11, and an outer portion of the lower portion. A male screw 22 is provided over the side surface.

また、押圧部材２０における長手方向の中央外側面に位置して廻り止め突部２３を設けるとともに、上面の外側面にわたって、取付用雄ネジ２４を設けている。２５は金属からなる第１の挟持部材で、この第１の挟持部材２５は、略中央に押圧部材挿通孔２６を設けている。 In addition, a rotation-preventing protrusion 23 is provided on the central outer surface in the longitudinal direction of the pressing member 20, and a mounting male screw 24 is provided over the outer surface of the upper surface. Reference numeral 25 denotes a first clamping member made of metal, and the first clamping member 25 is provided with a pressing member insertion hole 26 at substantially the center.

また、第１の挟持部材２５の４つの頂点には上面から下面にわたって固定孔２８を設けている。さらに、第１の挟持部材２５の上面には挿通孔２６の上側に位置して段差からなる６角形状の係止部３０を設けている。さらに、第１の挟持部材２５における押圧部材挿通孔２６を介して押圧部材２０における雄ネジ２２を絶縁基板１１における検出孔１９に挿通し、下方に突出した雄ネジ２２を、ナットからなる固定部材３１に螺合せしめて固定している。 In addition, fixing holes 28 are provided at the four apexes of the first clamping member 25 from the upper surface to the lower surface. Further, on the upper surface of the first clamping member 25, a hexagonal locking portion 30 having a step is provided above the insertion hole 26. Further, the male screw 22 in the pressing member 20 is inserted into the detection hole 19 in the insulating substrate 11 through the pressing member insertion hole 26 in the first clamping member 25, and the male screw 22 protruding downward is a fixing member made of a nut. 31 is fixed by screwing.

３２は金属からなる第２の挟持部材で、この第２の挟持部材３２は略中央上面から下方に向かってストッパー穴３３を設けており、このストッパー穴３３に押圧部材２０における雄ネジ２２からなる下部を収納している。また、第２の挟持部材３２におけるストッパー穴３３の上面周囲に位置して４つの突部３４を設けている。そしてこの第２の挟持部材３２における４つの突部３４は、この突部３４の無い部分に対向する位置に絶縁基板１１における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂが配設されるように設けている。 Reference numeral 32 denotes a second clamping member made of metal, and the second clamping member 32 is provided with a stopper hole 33 downward from a substantially central upper surface, and the stopper hole 33 is formed of the male screw 22 in the pressing member 20. The lower part is stored. Further, four protrusions 34 are provided around the upper surface of the stopper hole 33 in the second holding member 32. The four protrusions 34 in the second clamping member 32 are provided with the compression-side strain resistance elements 15a and the tension-side strain resistance elements 15b in the insulating substrate 11 at positions facing the portions where the protrusions 34 are not provided. It is provided as follows.

さらに、第２の挟持部材３２の４つの頂点には上面から下面にわたって固定孔３５を設けるとともに、第２の挟持部材における上面の４つの固定孔３５の周囲に位置して同一平面状になるように挟持当接部３６を設けている。そして、第１の挟持部材２５における４つの固定孔２８、絶縁基板１１における４つの固定孔１８および第２の挟持部材３２における４つの固定孔３５の各々に４つのネジからなる固定部材３７を挿通させている。そして、この固定部材３７に４つのナット３８を螺合させることにより、第１の挟持部材２５における挟持当接部２９と、第２の挟持部材３２における挟持当接部３６とにより絶縁基板１１を挟持することにより、絶縁基板１１における検出孔１９の周囲を、第１の挟持部材２５および第２の挟持部材３２に対して上下方向に変位可能に構成している。 Further, the four pinches of the second holding member 32 are provided with fixing holes 35 from the upper surface to the lower surface, and are positioned around the four fixing holes 35 on the upper surface of the second holding member so as to be in the same plane. A sandwiching contact portion 36 is provided on the surface. Then, a fixing member 37 composed of four screws is inserted into each of the four fixing holes 28 in the first holding member 25, the four fixing holes 18 in the insulating substrate 11, and the four fixing holes 35 in the second holding member 32. I am letting. Then, by screwing the four nuts 38 into the fixing member 37, the insulating substrate 11 is held by the holding contact portion 29 in the first holding member 25 and the holding contact portion 36 in the second holding member 32. By sandwiching, the periphery of the detection hole 19 in the insulating substrate 11 is configured to be vertically displaceable with respect to the first sandwiching member 25 and the second sandwiching member 32.

３９は回路基板で、図２、図３に示すように、この回路基板３９は下面にＩＣ４０を実装するとともに、このＩＣ４０を絶縁基板１１における電源電極１２、一対の出力電極１３およびＧＮＤ電極１４と電気的に接続している。そして、このＩＣ４０は、図４に示すように、制御ロジック４１と、この制御ロジック４１により制御されている、フラッシュメモリー、ＥＥＰＲＯＭ、ＰＲＯＭ等の不揮発性メモリ４２と、この不揮発性メモリ４２に記憶された補正データを一時的に保管するシフトレジスタ４３と、不揮発性メモリ４２の補正データと、シフトレジスタ４３に保管された補正データとを比較する比較素子４４と、この比較素子４４の比較結果により、制御ロジック４１の指令に基づいて、補正データを一時的に保管した後、アナログ回路部４５に出力するラッチ用レジスタ４６により構成されている。そして、また、ＩＣ４０における制御ロジック４１は外付けの信号処理回路４７と第１の入出力信号線４８および第２の入出力信号線４９により接続されている。 2 and 3, the circuit board 39 has an IC 40 mounted on the lower surface, and the IC 40 is connected to the power supply electrode 12, the pair of output electrodes 13 and the GND electrode 14 on the insulating substrate 11. Electrically connected. As shown in FIG. 4, the IC 40 is stored in a control logic 41, a nonvolatile memory 42 such as a flash memory, an EEPROM, or a PROM controlled by the control logic 41, and the nonvolatile memory 42. The shift register 43 that temporarily stores the correction data, the correction data in the nonvolatile memory 42, the comparison element 44 that compares the correction data stored in the shift register 43, and the comparison result of the comparison element 44, Based on a command from the control logic 41, the correction data is temporarily stored and then configured to be output to the analog circuit unit 45. The control logic 41 in the IC 40 is connected to an external signal processing circuit 47 by a first input / output signal line 48 and a second input / output signal line 49.

５０はケースで、このケース５０は外方へ突出するようにコネクタ部５１を設けるとともに、このコネクタ部５１の内側にコネクタ端子５２を設けている。コネクタ端子５２は、第１の入出力信号線４８および第２の入出力信号線４９の入出力端子を形成しており、このコネクタ端子５２を介して回路基板３９におけるＩＣ４０と電気的に接続させている。 Reference numeral 50 denotes a case. The case 50 is provided with a connector portion 51 so as to protrude outward, and a connector terminal 52 is provided inside the connector portion 51. The connector terminal 52 forms the input / output terminals of the first input / output signal line 48 and the second input / output signal line 49, and is electrically connected to the IC 40 on the circuit board 39 through the connector terminal 52. ing.

次に、上記の歪検出装置の製造方法について説明する。 Next, a method for manufacturing the above strain detection device will be described.

まず、ステンレス板（図示せず）の下面にガラスペースト（図示せず）を印刷した後、約８５０℃で約１０分間焼成し、絶縁基板１１を形成する。 First, after a glass paste (not shown) is printed on the lower surface of a stainless steel plate (not shown), the insulating substrate 11 is formed by baking at about 850 ° C. for about 10 minutes.

次に、前記絶縁基板１１の下面に位置して銀のペースト（図示せず）を印刷し、約８５０℃で約１０分間焼成し、前記絶縁基板１１の下面に電源電極１２、一対の出力電極１３、ＧＮＤ電極１４および回路部１６を形成する。 Next, a silver paste (not shown) is printed on the lower surface of the insulating substrate 11 and baked at about 850 ° C. for about 10 minutes. A power electrode 12 and a pair of output electrodes are formed on the lower surface of the insulating substrate 11. 13, GND electrode 14 and circuit part 16 are formed.

次に、前記絶縁基板１１の下面の圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを設ける位置にメタルグレーズ系ペースト（図示せず）を印刷した後、約１３０℃で約１０分間乾燥する。 Next, a metal glaze paste (not shown) is printed on the lower surface of the insulating substrate 11 at a position where the compression side strain resistance element 15a and the tension side strain resistance element 15b are provided, and then dried at about 130 ° C. for about 10 minutes. .

次に、前記絶縁基板１１を約８５０℃で約１０分間焼成し、絶縁基板１１に４つの圧縮側歪抵抗素子１５ａおよび４つの引張側歪抵抗素子１５ｂを形成する。 Next, the insulating substrate 11 is baked at about 850 ° C. for about 10 minutes to form four compression side strain resistance elements 15 a and four tension side strain resistance elements 15 b on the insulating substrate 11.

次に、前記絶縁基板１１の電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、を除く絶縁基板１１の下面にガラスからなるペースト（図示せず）を印刷した後、約６４０℃で約１０分間焼成し、絶縁基板１１の下面に保護層１１ａを形成する。 Next, a glass paste (not shown) is printed on the lower surface of the insulating substrate 11 excluding the power supply electrode 12, the pair of output electrodes 13, and the GND electrode 14 of the insulating substrate 11, and then about 10 at about 640 ° C. The protective layer 11a is formed on the lower surface of the insulating substrate 11 by baking for a minute.

次に、絶縁基板１１の上面に第１の挟持部材２５を当接させた後、第１の挟持部材２５の押圧部材挿通孔２６および絶縁基板１１における検出孔１９に上方から押圧部材２０における雄ネジ２２からなる下部を挿通させるとともに、第１の挟持部材２５における係止部３０に押圧部材２０における廻り止め突部２３を収納する。 Next, after the first clamping member 25 is brought into contact with the upper surface of the insulating substrate 11, the male member of the pressing member 20 is inserted into the pressing member insertion hole 26 of the first clamping member 25 and the detection hole 19 of the insulating substrate 11 from above. The lower part which consists of the screw | thread 22 is penetrated, and the rotation stop protrusion 23 in the press member 20 is accommodated in the latching | locking part 30 in the 1st clamping member 25. FIG.

次に、押圧部材２０における雄ネジ２２にナットからなる固定部材３１を下方から螺合させることにより、押圧部材２０における当接部２１を絶縁基板１１における検出孔１９の上面近傍に当接させる。 Next, the fixing member 31 made of a nut is screwed onto the male screw 22 of the pressing member 20 from below, thereby bringing the contact portion 21 of the pressing member 20 into contact with the vicinity of the upper surface of the detection hole 19 in the insulating substrate 11.

次に、第２の挟持部材３２におけるストッパー穴３３の内側に押圧部材２０における雄ネジおよびナットからなる固定部材３１を収納するとともに、絶縁基板１１における４つの固定孔１８の周辺の下面を第２の挟持部材３２における挟持当接部３６に当接させる。 Next, the fixing member 31 made of a male screw and a nut in the pressing member 20 is housed inside the stopper hole 33 in the second clamping member 32, and the lower surface around the four fixing holes 18 in the insulating substrate 11 is placed on the second surface. It is made to contact | abut to the clamping contact part 36 in the clamping member 32 of this.

次に、第２の挟持部材３２における４つの固定孔３５、絶縁基板１１における固定孔１８および第１の挟持部材２５における固定孔２８に、下方から４つのネジからなる固定部材３７を挿通させた後、ナット３８で螺合させることにより、第１の挟持部材２５における挟持当接部２９と第２の挟持部材３２における挟持当接部３６とにより、絶縁基板１１を挟持させる。 Next, a fixing member 37 composed of four screws is inserted from below into the four fixing holes 35 in the second holding member 32, the fixing hole 18 in the insulating substrate 11, and the fixing hole 28 in the first holding member 25. Thereafter, the insulating substrate 11 is clamped by the clamping contact portion 29 of the first clamping member 25 and the clamping contact portion 36 of the second clamping member 32 by screwing with the nut 38.

最後に、第２の挟持部材３２に予めＩＣ４０を実装した回路基板３９を固着した後、ケース５０に第１の挟持部材２５、絶縁基板１１、第２の挟持部材３２および回路基板３９を装着した後、ケース５０におけるコネクタ端子５２を回路基板３９にはんだ付けする。 Finally, after the circuit board 39 on which the IC 40 is mounted in advance is fixed to the second holding member 32, the first holding member 25, the insulating board 11, the second holding member 32, and the circuit board 39 are mounted on the case 50. Thereafter, the connector terminals 52 in the case 50 are soldered to the circuit board 39.

次に、上記の歪検出装置の動作について説明する。 Next, the operation of the above distortion detection apparatus will be described.

押圧部材２０に上方より押圧力が作用すると、この押圧力により絶縁基板１１の表面に歪が発生し、絶縁基板１１の下面に設けられた４つの圧縮側歪抵抗素子１５ａに圧縮応力が作用するとともに、４つの引張側歪抵抗素子１５ｂに引張応力が作用する。そして、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂに歪が発生すると、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が変化するため、この抵抗値の変化を一対の出力電極１３からブリッジ回路としての出力をアナログ回路部４５に出力し、絶縁基板１１に加わる荷重を測定するものである。 When a pressing force is applied to the pressing member 20 from above, distortion is generated on the surface of the insulating substrate 11 due to the pressing force, and compressive stress is applied to the four compression-side strain resistance elements 15a provided on the lower surface of the insulating substrate 11. At the same time, tensile stress acts on the four tensile-side strain resistance elements 15b. When the compression side strain resistance element 15a and the tension side strain resistance element 15b are distorted, the resistance values of the compression side strain resistance element 15a and the tension side strain resistance element 15b change. An output as a bridge circuit is output from the pair of output electrodes 13 to the analog circuit unit 45, and a load applied to the insulating substrate 11 is measured.

ここで、歪検出装置の周囲の温度が変化する場合、素子部１７における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が変化するため、歪検出装置からの出力信号が、図５に示すように、高温になるに従い、出力特性が急な勾配になる。そのため、温度変化による出力信号の差をなくすため、本発明の一実施の形態における歪検出装置においては、補正用データを不揮発性メモリ４２に記憶させておき、この補正データにより、歪検出装置の出力信号を補正している。 Here, when the ambient temperature of the strain detection device changes, the resistance values of the compression-side strain resistance element 15a and the tension-side strain resistance element 15b in the element unit 17 change. As shown in FIG. 5, the output characteristic has a steep slope as the temperature increases. Therefore, in order to eliminate the difference in the output signal due to the temperature change, in the strain detection apparatus according to the embodiment of the present invention, the correction data is stored in the nonvolatile memory 42, and the correction data is used to store the correction data. The output signal is corrected.

この補正データを不揮発性メモリ４２に入力するには、まず、図６に示すように、信号処理回路４７から第２の入出力信号線４９を介して、下電圧値（０Ｖ）に対する中間電圧値（５Ｖ）のＯＮ−ＯＦＦの切り替えに基づくデジタル信号であるトリガー信号５３を制御ロジック４１に入力し、制御ロジック４１を起動させる。次に、続けて、第２の入出力信号線４９を介して、中間電圧値（５Ｖ）に対する上電圧値（１０Ｖ）のＯＮ−ＯＦＦの切り替えに基づくデジタル信号であるクロック信号５４を制御ロジック４１に入力すると同時に、信号処理回路４７から制御ロジック４１に第１の入出力信号線４８を介して６ｂｉｔの書き込みコマンド５５を入力する。 In order to input the correction data to the nonvolatile memory 42, first, as shown in FIG. 6, an intermediate voltage value with respect to the lower voltage value (0V) is sent from the signal processing circuit 47 via the second input / output signal line 49. A trigger signal 53 that is a digital signal based on ON / OFF switching of (5V) is input to the control logic 41 to activate the control logic 41. Next, a clock signal 54 which is a digital signal based on ON / OFF switching of the upper voltage value (10 V) with respect to the intermediate voltage value (5 V) is continuously supplied to the control logic 41 via the second input / output signal line 49. At the same time, a 6-bit write command 55 is input from the signal processing circuit 47 to the control logic 41 via the first input / output signal line 48.

次に、制御ロジック４１は、自らが書き込みコマンド５５を受けたことを伝える確認データ５６を信号処理回路４７に出力した後、信号処理回路４７から第１の入出力信号線４８を介して制御ロジック４１の指令により、６０ｂｉｔからなる補正データ５７を不揮発性メモリ４２に入力する。次に、同様の手順にて、続けて、補正データ５７を反転させたデータに相当する６０ｂｉｔからなる第２の補正データ（図示せず）を不揮発性メモリ４２に入力する。次に、不揮発性メモリ４２からシフトレジスタ４３および比較素子４４に同時に補正データ５７を入力した後、続けて第２の補正データ（図示せず）をシフトレジスタ４３および比較素子４４に入力する。そうすると、シフトレジスタ４３に保管された補正データ分だけ、比較素子４４に第１の補正データが到達する時間に遅れが生じ、結果として、６０ｂｉｔからなる第１の補正データ５７と第２の補正データ（図示せず）とを比較素子４４にて比較することになる。そして、比較素子４４により、第１の補正データと第２の補正データ（図示せず）を反転させたデータとが等しい場合には、制御ロジック４１からの指令により、シフトレジスタ４３のデータをラッチ用レジスタ４６に移動させて、信頼性の確立したデータとしてアナログ回路（図示せず）に送付して、歪検出装置の出力信号を補正するものである。 Next, the control logic 41 outputs confirmation data 56 indicating that it has received the write command 55 to the signal processing circuit 47, and then the control logic 41 via the first input / output signal line 48 from the signal processing circuit 47. In response to the command 41, correction data 57 of 60 bits is input to the nonvolatile memory 42. Next, in the same procedure, second correction data (not shown) consisting of 60 bits corresponding to the data obtained by inverting the correction data 57 is input to the nonvolatile memory 42. Next, the correction data 57 is simultaneously input from the nonvolatile memory 42 to the shift register 43 and the comparison element 44, and then second correction data (not shown) is input to the shift register 43 and the comparison element 44. As a result, the time required for the first correction data to reach the comparison element 44 is delayed by the amount of correction data stored in the shift register 43. As a result, the first correction data 57 and the second correction data of 60 bits are delayed. (Not shown) is compared by the comparison element 44. If the first correction data and the data obtained by inverting the second correction data (not shown) are equal by the comparison element 44, the data in the shift register 43 is latched by a command from the control logic 41. The data is transferred to the register 46 and sent to an analog circuit (not shown) as data with established reliability to correct the output signal of the distortion detector.

上記構成により、上電圧値（１０Ｖ）、中間電圧値（５Ｖ）、下電圧値（０Ｖ）の３段階の電圧値の内、下電圧値に対する中間電圧値のＯＮ−ＯＦＦ切り替えに基づくデジタル信号をトリガー信号とし、中間電圧値に対する上電圧値のＯＮ−ＯＦＦ切り替えに基づくデジタル信号をクロック信号としているので、信号処理回路４７は制御ロジック４１にトリガー信号およびクロック信号を同一の信号線（第２の入出力信号線４９）を介して出力することができ、複数の信号線に対応する入出力端子や配線パターンを形成する必要がなく、入出力端子や配線パターンを配置する面積、体積を低減し、小型化を図ることができる。 With the above configuration, a digital signal based on ON / OFF switching of the intermediate voltage value with respect to the lower voltage value among the three voltage values of the upper voltage value (10 V), the intermediate voltage value (5 V), and the lower voltage value (0 V). Since the digital signal based on the ON / OFF switching of the upper voltage value with respect to the intermediate voltage value is used as the clock signal as the trigger signal, the signal processing circuit 47 sends the trigger signal and the clock signal to the control logic 41 on the same signal line (second signal). Can be output via the input / output signal line 49), and it is not necessary to form input / output terminals and wiring patterns corresponding to a plurality of signal lines, reducing the area and volume for arranging the input / output terminals and wiring patterns. Therefore, the size can be reduced.

本発明にかかる歪検出装置は、小型化を図れ、各種機器に用いることができる。 The strain detection apparatus according to the present invention can be miniaturized and can be used in various devices.

本発明の一実施の形態における歪検出装置の分解斜視図The disassembled perspective view of the distortion | strain detector in one embodiment of this invention 同歪検出装置の側断面図Side sectional view of the strain detector 同歪検出装置における絶縁基板の下面図Bottom view of insulating substrate in the strain detector 同歪検出装置における回路ブロック図Circuit block diagram of the distortion detector 同歪検出装置における温度変化に起因した特性波形図Characteristic waveform diagram due to temperature change in the same strain detector 同歪検出装置のトリガー信号およびクロック信号を示す説明図Explanatory drawing which shows the trigger signal and clock signal of the distortion detection device 従来の歪検出装置における回路ブロック図Circuit block diagram of a conventional distortion detector 同歪検出装置における制御ロジックと信号処理回路との接続状態図Connection state diagram of control logic and signal processing circuit in the same distortion detector

１１絶縁基板
１２電源電極
１３一対の出力電極
１４ＧＮＤ電極
１５ａ圧縮側歪抵抗素子
１５ｂ引張側歪抵抗素子
１６回路部
１７素子部
１８固定孔
１９検出孔
２０押圧部材
２１当接部
２２雄ネジ
２３突部
２４取付用雄ネジ
２５第１の挟持部材
２６押圧部材挿通孔
２８固定孔
３０係止部
３１固定部材
３２第２の挟持部材
３３ストッパー穴
３４突部
３５固定孔
３６挟持当接部
３７固定部材
３８ナット
３９回路基板
４０ＩＣ
４１制御ロジック
４２不揮発性メモリ
４３シフトレジスタ
４４比較素子
４５アナログ回路部
４６ラッチ用レジスタ
４７信号処理回路
４８第１の入出力信号線
４９第２の入出力信号線
５０ケース
５１コネクタ部
５２コネクタ端子
５３トリガー信号
５４クロック信号
５５コマンド
５６確認データ
５７第１の補正データ DESCRIPTION OF SYMBOLS 11 Insulation board | substrate 12 Power supply electrode 13 A pair of output electrode 14 GND electrode 15a Compression side strain resistance element 15b Tensile side strain resistance element 16 Circuit part 17 Element part 18 Fixing hole 19 Detection hole 20 Press member 21 Contact part 22 Male screw 23 Protrusion Portion 24 Male screw for mounting 25 First clamping member 26 Press member insertion hole 28 Fixing hole 30 Locking portion 31 Fixing member 32 Second clamping member 33 Stopper hole 34 Protruding portion 35 Fixing hole 36 Holding contact portion 37 Fixing member 38 Nut 39 Circuit board 40 IC
Reference Signs List 41 Control logic 42 Nonvolatile memory 43 Shift register 44 Comparison element 45 Analog circuit section 46 Register for latch 47 Signal processing circuit 48 First input / output signal line 49 Second input / output signal line 50 Case 51 Connector section 52 Connector terminal 53 Trigger signal 54 Clock signal 55 Command 56 Confirmation data 57 First correction data

Claims

An element unit that outputs an output signal according to a load to be detected, a memory that stores correction data for correcting the output signal, and a control logic that reads the correction data from the memory and corrects the output signal. A signal processing circuit that outputs the correction data, and the signal processing circuit outputs a trigger signal and a clock signal to the control logic via the same signal line, and based on the trigger signal and the clock signal. The control logic reads the correction data from the memory and corrects the output signal. Of the three voltage values of the upper voltage value, the intermediate voltage value, and the lower voltage value, the control logic determines the intermediate voltage value relative to the lower voltage value. a digital signal based on the oN-OFF switch and the trigger signal, the oN-OFF switching of the upper voltage value with respect to the intermediate voltage value Distortion detecting apparatus with the clock signal a digital signal brute.