JP5022679B2 - Method for manufacturing ferroelectric memory device - Google Patents

Method for manufacturing ferroelectric memory device Download PDF

Info

Publication number
JP5022679B2
JP5022679B2 JP2006321468A JP2006321468A JP5022679B2 JP 5022679 B2 JP5022679 B2 JP 5022679B2 JP 2006321468 A JP2006321468 A JP 2006321468A JP 2006321468 A JP2006321468 A JP 2006321468A JP 5022679 B2 JP5022679 B2 JP 5022679B2
Authority
JP
Japan
Prior art keywords
hydrogen barrier
barrier film
forming
film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006321468A
Other languages
Japanese (ja)
Other versions
JP2008135618A (en
Inventor
晋一 深田
主 宮治
玄一 小室
直也 佐次田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Fujitsu Semiconductor Ltd
Original Assignee
Seiko Epson Corp
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Fujitsu Semiconductor Ltd filed Critical Seiko Epson Corp
Priority to JP2006321468A priority Critical patent/JP5022679B2/en
Publication of JP2008135618A publication Critical patent/JP2008135618A/en
Application granted granted Critical
Publication of JP5022679B2 publication Critical patent/JP5022679B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法に関する。   The present invention relates to a method of manufacturing a ferroelectric memory device having a ferroelectric capacitor.

一般に強誘電体メモリ装置は、金属酸化物からなる強誘電体膜を有した強誘電性キャパシタを備えて構成されている。このような強誘電体メモリ装置の製造プロセスでは、前記強誘電体膜を形成した後、例えば絶縁膜や配線などの形成工程において強誘電体膜が還元雰囲気、例えば水素（Ｈ２）や水（Ｈ２Ｏ）等に曝されると、強誘電体膜が還元されてしまい、強誘電体キャパシタの電気特性が著しく低下し、特性劣化が引き起こされてしまう。そこで、従来では水素ダメージの防止策として、キャパシタ形成後に、該キャパシタを覆って水素バリア機能を有する絶縁膜（ＡｌＯｘ等）を、水素バリア膜として設けている（例えば、特許文献１参照）。 In general, a ferroelectric memory device includes a ferroelectric capacitor having a ferroelectric film made of a metal oxide. In the manufacturing process of such a ferroelectric memory device, after the ferroelectric film is formed, the ferroelectric film is reduced in a reducing atmosphere, for example, hydrogen (H 2 ) or water (for example, in a process of forming an insulating film or a wiring). When exposed to H 2 O) or the like, the ferroelectric film is reduced, the electrical characteristics of the ferroelectric capacitor are significantly lowered, and the characteristics are deteriorated. Therefore, conventionally, as a measure for preventing hydrogen damage, an insulating film (AlOx or the like) having a hydrogen barrier function covering the capacitor is provided as a hydrogen barrier film after the capacitor is formed (see, for example, Patent Document 1).

また、従来では強誘電体キャパシタ上に水素バリア膜を一層形成しただけであったが、特に多層配線構造の場合などでは、水素バリア膜が一層しかないと、その上に配線を形成した際のプロセスダメージなどを確実に防止するのが困難であった。そこで、近年では、強誘電体キャパシタ上に層間絶縁膜を形成し、さらにＣＭＰによって平坦化した上に２層目の水素バリア膜を形成することにより、それ以降のプロセスから強誘電体キャパシタを保護している（例えば、特許文献３参照）。
また、このように水素バリア膜を設ける場合、水素バリア膜をキャパシタに対して２層形成する方法も知られている（例えば、特許文献２参照）。
特開２００４−１１９９７８号公報 特開２００５−１８３８４３号公報 特開２００６−４９７９５号公報 Conventionally, only one hydrogen barrier film was formed on the ferroelectric capacitor. However, particularly in the case of a multilayer wiring structure, when there is only one hydrogen barrier film, the wiring when the wiring was formed thereon was formed. It was difficult to reliably prevent process damage. Therefore, in recent years, an interlayer insulating film is formed on the ferroelectric capacitor, and further, the second layer hydrogen barrier film is formed after planarization by CMP, thereby protecting the ferroelectric capacitor from the subsequent processes. (For example, refer to Patent Document 3).
In addition, when the hydrogen barrier film is provided as described above, a method of forming two hydrogen barrier films on the capacitor is also known (see, for example, Patent Document 2).
JP 2004-119978 A JP 2005-183843 A JP 2006-49795 A

ところで、スタック構造のキャパシタを有する強誘電体メモリ装置などでは、多層配線を行う場合など、強誘電体キャパシタ上に層間絶縁膜を形成し、キャパシタ間にコンタクトホールを形成しプラグを埋め込むことにより、キャパシタの下方に形成されたトランジスタと層間絶縁膜上の配線とを電気的に接続している。
しかし、一般にプラグとしてはタングステン（Ｗ）を用いるが、このタングステンからなるプラグの形成（埋め込み）工程は水素を発生するので、このプラグ形成によって強誘電体キャパシタがダメージを受け、特性劣化が引き起こされてしまうことがある。 By the way, in a ferroelectric memory device or the like having a capacitor having a stack structure, an interlayer insulating film is formed on the ferroelectric capacitor when a multilayer wiring is performed, a contact hole is formed between the capacitors, and a plug is embedded. The transistor formed below the capacitor is electrically connected to the wiring on the interlayer insulating film.
However, tungsten (W) is generally used as the plug, but the formation (embedding) process of the plug made of tungsten generates hydrogen, so that the ferroelectric capacitor is damaged by the formation of the plug, and the characteristics are deteriorated. May end up.

特に、強誘電体メモリ装置の小型化・高集積化が一層求められ、キャパシタの配置についてもより高密度化されると、これに伴ってコンタクトホールの形成位置もキャパシタにより近い位置になる。すると、プラグの形成（埋め込み）時、コンタクトホールを介してキャパシタがダメージを受け易くなってしまい、前記したように特性劣化が引き起こされ易くなり、結果的に信頼性が低下してしまうのである。   In particular, when the size and integration of the ferroelectric memory device are further demanded and the density of the capacitor is further increased, the contact hole is formed closer to the capacitor. Then, when the plug is formed (embedded), the capacitor is easily damaged through the contact hole, and as described above, characteristic deterioration is easily caused, and as a result, the reliability is lowered.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、特にプラグの形成時に強誘電体キャパシタがダメージを受け、これにより特性劣化が起きて信頼性が低下するのを防止した、強誘電体メモリ装置の製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and the object of the present invention is to prevent the ferroelectric capacitor from being damaged particularly during the formation of the plug, thereby causing deterioration in characteristics and deterioration in reliability. Another object of the present invention is to provide a method for manufacturing a ferroelectric memory device.

本発明の強誘電体メモリ装置の製造方法は、基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜を形成する工程と、前記第１水素バリア膜上に絶縁膜を形成する工程と、前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程と、前記第１水素バリア膜上及び前記サイドウォール上に第２水素バリア膜を形成する工程と、前記第２水素バリア膜上に層間絶縁膜を形成する工程と、前記強誘電体キャパシタの側方を開孔し、前記層間絶縁膜から前記基体側に連通するコンタクトホールを形成する工程と、前記コンタクトホール内に導電材料を埋め込んでプラグを形成する工程と、を有し、前記サイドウォールを形成する工程では、前記サイドウォールの側方の前記第１水素バリア膜をもエッチバックしてその下地を露出させるようにし、前記コンタクトホールを形成する工程では、前記サイドウォールを形成する工程において露出させた部位の下地を通るようにコンタクトホールを形成することを特徴とする。
本発明の強誘電体メモリ装置の製造方法は、基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜を形成する工程と、
前記第１水素バリア膜上に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程と、
前記第１水素バリア膜上及び前記サイドウォール上に第２水素バリア膜を形成する工程と、
前記第２水素バリア膜上に層間絶縁膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記層間絶縁膜から前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホール内に導電材料を埋め込んでプラグを形成する工程と、を有してなることを特徴としている。


 The method of manufacturing a ferroelectric memory device according to the present invention includes a step of forming a ferroelectric capacitor including a lower electrode, a ferroelectric film, and an upper electrode on a substrate, Forming a first hydrogen barrier film, forming an insulating film on the first hydrogen barrier film, etching back the insulating film, and forming the insulating film on the side of the ferroelectric capacitor. Forming a sidewall; forming a second hydrogen barrier film on the first hydrogen barrier film and the sidewall; forming an interlayer insulating film on the second hydrogen barrier film; Opening a side of the ferroelectric capacitor to form a contact hole communicating from the interlayer insulating film to the base, and forming a plug by filling a conductive material in the contact hole; In the step of forming the sidewall, the first hydrogen barrier film on the side of the sidewall is also etched back to expose the base, and in the step of forming the contact hole, The contact hole is formed so as to pass through the base of the exposed portion in the step of forming the sidewall.
A method of manufacturing a ferroelectric memory device according to the present invention includes a step of forming a ferroelectric capacitor including a lower electrode, a ferroelectric film, and an upper electrode on a substrate,
Forming a first hydrogen barrier film on the substrate covering the ferroelectric capacitor;
Forming an insulating film on the first hydrogen barrier film;
Etching back the insulating film, and forming a sidewall made of the insulating film on the side of the ferroelectric capacitor;
Forming a second hydrogen barrier film on the first hydrogen barrier film and the sidewall;
Forming an interlayer insulating film on the second hydrogen barrier film;
Opening a side of the ferroelectric capacitor and forming a contact hole communicating from the interlayer insulating film to the substrate side;
And a step of forming a plug by burying a conductive material in the contact hole.


この強誘電体メモリ装置の製造方法によれば、強誘電体キャパシタを覆って第１水素バリア膜と絶縁膜とを形成し、さらに絶縁膜をエッチバックして強誘電体キャパシタの側部にサイドウォールを形成し、その後、このサイドウォール上に第２水素バリア膜を形成するので、強誘電体キャパシタの側面側、すなわち強誘電体膜が上部電極及び下部電極に覆われることなく露出する側面側は、第１水素バリア膜と第２水素バリア膜との二層で保護されるようになる。したがって、強誘電体キャパシタの側方にコンタクトホールを形成し、ここに例えばタングステンを埋め込んでプラグを形成した際、発生した水素に対して強誘電体キャパシタの側面側が第１水素バリア膜と第２水素バリア膜との二層で保護されているので、強誘電体キャパシタが水素によりダメージを受け、特性劣化を引き起こすといったことが防止される。   According to this method of manufacturing a ferroelectric memory device, the first hydrogen barrier film and the insulating film are formed so as to cover the ferroelectric capacitor, and the insulating film is etched back to form a side on the side of the ferroelectric capacitor. Since the wall is formed and then the second hydrogen barrier film is formed on the sidewall, the side surface side of the ferroelectric capacitor, that is, the side surface side where the ferroelectric film is exposed without being covered by the upper electrode and the lower electrode Is protected by two layers of a first hydrogen barrier film and a second hydrogen barrier film. Therefore, when a contact hole is formed on the side of the ferroelectric capacitor and a plug is formed by burying, for example, tungsten therein, the side surface of the ferroelectric capacitor is connected to the first hydrogen barrier film and the second with respect to the generated hydrogen. Since it is protected by two layers with the hydrogen barrier film, it is possible to prevent the ferroelectric capacitor from being damaged by hydrogen and causing deterioration of characteristics.

また、コンタクトホールが合わせずれによって強誘電体キャパシタの側面近くに形成されても、例えば第２水素バリア膜としてエッチング耐性の高いアルミニウム酸化膜（ＡｌＯｘ）を用いることにより、特にサイドウォールの側面上に形成されている第２水素バリア膜はその膜厚が見掛け上厚くなっているので、この第２水素バリア膜をも削り取ってコンタクトホールが形成されるといったことが防止され、したがって前記したようにプラグ形成時に強誘電体キャパシタの側面側が第１水素バリア膜と第２水素バリア膜との二層によって良好に保護されるようになる。   Further, even if the contact hole is formed near the side surface of the ferroelectric capacitor due to misalignment, for example, by using an aluminum oxide film (AlOx) having high etching resistance as the second hydrogen barrier film, particularly on the side surface of the sidewall. Since the formed second hydrogen barrier film is apparently thick, it is possible to prevent the contact of the second hydrogen barrier film by scraping the second hydrogen barrier film. At the time of formation, the side surface side of the ferroelectric capacitor is well protected by the two layers of the first hydrogen barrier film and the second hydrogen barrier film.

さらに、絶縁膜をエッチバックしてサイドウォールを形成し、その後第２水素バリア膜を形成するので、強誘電体キャパシタの側方のサイドウォール間には、第１水素バリア膜と第２水素バリア膜とが積層されて見掛け上一層の水素バリア膜が形成されたことになる。したがって、例えば水素バリア膜としてエッチング耐性の高いアルミニウム酸化膜（ＡｌＯｘ）を用いた場合にも、これが加工上の障害となってエッチングの負荷が大きくなるのが抑えられ、よって水素バリア膜を二層設けることで強誘電体キャパシタの特性劣化を良好に防止しているにもかかわらず、コンタクトホールの加工性については水素バリア膜が一層である場合と同等にすることができる。   Further, the insulating film is etched back to form a side wall, and then a second hydrogen barrier film is formed. Therefore, the first hydrogen barrier film and the second hydrogen barrier film are formed between the side walls of the ferroelectric capacitor. As a result, an apparent one-layer hydrogen barrier film is formed. Therefore, for example, even when an aluminum oxide film (AlOx) having a high etching resistance is used as the hydrogen barrier film, it is possible to suppress an increase in etching load due to this being a hindrance in processing. Although the deterioration of the characteristics of the ferroelectric capacitor is satisfactorily prevented by the provision, the processability of the contact hole can be made equivalent to the case of a single hydrogen barrier film.

また、前記強誘電体メモリ装置の製造方法においては、コンタクトホールを形成する工程とプラグを形成する工程との間に、前記コンタクトホールの内面に第３水素バリア膜を形成する工程を有しているのが好ましい。
このようにすれば、コンタクトホール内にプラグを形成した際、前記第３水素バリアによってコンタクトホールの外側に水素が拡散するのが防止されることから、強誘電体キャパシタが水素によりダメージを受け、特性劣化を引き起こすといったことがより確実に防止される。 The method for manufacturing a ferroelectric memory device includes a step of forming a third hydrogen barrier film on the inner surface of the contact hole between the step of forming the contact hole and the step of forming the plug. It is preferable.
In this way, when the plug is formed in the contact hole, the third hydrogen barrier prevents the hydrogen from diffusing outside the contact hole, so that the ferroelectric capacitor is damaged by the hydrogen, It is more reliably prevented that the characteristic is deteriorated.

また、前記強誘電体メモリ装置の製造方法においては、前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程では、前記サイドウォールの側方の前記第１水素バリア膜をもエッチバックし、その下地を露出させるのが好ましい。
このようにすれば、さらに第２水素バリア膜を形成した後、コンタクトホールを形成する際、強誘電体キャパシタの側方のサイドウォール間には、水素バリア膜が第２水素バリア膜だけしか存在しなくなり、したがって加工性がより良好になってエッチングの負荷を十分小さくすることが可能になる。 Further, in the method of manufacturing the ferroelectric memory device, in the step of etching back the insulating film and forming a sidewall made of the insulating film on a side portion of the ferroelectric capacitor, a side of the sidewall is formed. It is preferable that the first hydrogen barrier film is also etched back to expose the underlying layer.
In this way, when the contact hole is formed after the second hydrogen barrier film is formed, only the second hydrogen barrier film exists between the side walls of the ferroelectric capacitor. Therefore, the workability becomes better and the etching load can be made sufficiently small.

また、前記の製造方法においては、前記サイドウォールを形成する工程と前記第２水素バリア膜を形成する工程との間に、加熱処理を行うのが好ましい。
このようにすれば、サイドウォール中に水分や水素などが残留していても、加熱処理を行うことにより、これら水分や水素をサイドウォール中から除去することができる。すなわち、サイドウォール形成後、これを覆って第２水素バリア膜を形成することから、サイドウォール中に水分や水素などが残留したままであると、該第２水素バリア膜で封止されて除去されずに残留した水分や水素が、得られた製品の膜中を拡散することなどによってキャパシタ等に悪影響を与えてしまい、特性の劣化を引き起こして信頼性を損なうおそれがある。しかし、前記したように第２水素バリア膜の形成前に水分や水素をサイドウォール中から除去しておけば、特性の劣化を確実に防止することが可能になる。 Moreover, in the manufacturing method, it is preferable to perform a heat treatment between the step of forming the sidewall and the step of forming the second hydrogen barrier film.
In this way, even if moisture, hydrogen, and the like remain in the sidewall, the moisture and hydrogen can be removed from the sidewall by performing heat treatment. That is, after the sidewall is formed, the second hydrogen barrier film is formed so as to cover the sidewall. Therefore, if moisture or hydrogen remains in the sidewall, it is sealed and removed by the second hydrogen barrier film. Residual moisture or hydrogen may adversely affect the capacitor or the like by diffusing in the film of the obtained product, etc., and may cause deterioration of characteristics and impair reliability. However, if moisture and hydrogen are removed from the sidewalls before forming the second hydrogen barrier film as described above, it is possible to reliably prevent the deterioration of characteristics.

また、本発明の別の強誘電体メモリ装置の製造方法は、基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜形成する工程と、
前記第１水素バリア膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第２水素バリア膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記第２水素バリア膜から前記層間絶縁膜を介して前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホールの内面に第３水素バリア膜を化学気相成長法で形成する工程と、
前記コンタクトホール内の第３水素バリア膜の内側に、導電材料を埋め込んでプラグを形成する工程と、を有してなることを特徴としている。 According to another aspect of the present invention, there is provided a method of manufacturing a ferroelectric memory device, comprising: forming a ferroelectric capacitor including a lower electrode, a ferroelectric film, and an upper electrode on a substrate;
Forming a first hydrogen barrier film on the substrate covering the ferroelectric capacitor;
Forming an interlayer insulating film on the first hydrogen barrier film;
Forming a second hydrogen barrier film on the interlayer insulating film;
Opening a side of the ferroelectric capacitor and forming a contact hole that communicates from the second hydrogen barrier film to the base via the interlayer insulating film;
Forming a third hydrogen barrier film on the inner surface of the contact hole by chemical vapor deposition;
And a step of forming a plug by burying a conductive material inside the third hydrogen barrier film in the contact hole.

この強誘電体メモリ装置の製造方法によれば、強誘電体キャパシタの側面部に第１水素バリア膜を形成し、また、コンタクトホールの内面に第３水素バリア膜を形成しているので、コンタクトホール内にプラグを形成した際、前記第３水素バリアによってコンタクトホールの外側に水素が拡散するのを防止でき、しかも強誘電体キャパシタの側面部を第１水素バリア膜で保護することができる。したがって、強誘電体キャパシタの側方にコンタクトホールを形成し、ここに例えばタングステンを埋め込んでプラグを形成した際、発生した水素に対して強誘電体キャパシタの側面側を第１水素バリア膜と第３水素バリア膜との二層で保護することができる。よって、強誘電体キャパシタが水素によりダメージを受け、特性劣化を引き起こすといったことが防止される。   According to this method of manufacturing a ferroelectric memory device, the first hydrogen barrier film is formed on the side surface portion of the ferroelectric capacitor, and the third hydrogen barrier film is formed on the inner surface of the contact hole. When the plug is formed in the hole, the third hydrogen barrier can prevent hydrogen from diffusing outside the contact hole, and the side portion of the ferroelectric capacitor can be protected by the first hydrogen barrier film. Therefore, when a contact hole is formed on the side of the ferroelectric capacitor and a plug is formed by burying tungsten, for example, the side surface of the ferroelectric capacitor is formed on the side of the ferroelectric capacitor with the first hydrogen barrier film against the generated hydrogen. It can be protected by two layers with 3 hydrogen barrier films. Accordingly, it is possible to prevent the ferroelectric capacitor from being damaged by hydrogen and causing deterioration of characteristics.

また、前記強誘電体メモリ装置の製造方法においては、前記水素バリア膜がアルミニウム酸化物であるのが好ましい。
アルミニウム酸化物は水素バリア性優れ、しかもカバレッジ性が良いことから、例えば第１水素バリア膜によって強誘電体キャパシタをより良好に覆うことが可能になる。また、特に強誘電体キャパシタ間の隙間が狭くなり、したがってそのサイドウォール間の隙間が狭くなっても、例えば第２水素バリア膜をサイドウォール上に直接形成した場合、この第２水素バリア膜によって前記隙間を良好に埋め込むことが可能になる。 In the method for manufacturing the ferroelectric memory device, the hydrogen barrier film is preferably aluminum oxide.
Since aluminum oxide has excellent hydrogen barrier properties and good coverage properties, for example, the ferroelectric capacitor can be better covered with the first hydrogen barrier film. In particular, even when the gap between the ferroelectric capacitors becomes narrow, and thus the gap between the sidewalls becomes narrow, for example, when the second hydrogen barrier film is formed directly on the sidewall, the second hydrogen barrier film It becomes possible to fill the gaps well.

なお、このように水素バリア膜をアルミニウム酸化物とした場合には、該水素バリア膜の形成法として、原子層気相成長法を用いるのが好ましい。
このように、化学気相成長法の一種である原子層気相成長法を用いれば、カバレッジ性がより良くなることから、例えば前記のサイドウォール間が狭小化しても、この狭い隙間を確実に埋め込むことができるようになり、また、コンタクトホール内面への成膜も容易になる。 When the hydrogen barrier film is made of aluminum oxide in this way, it is preferable to use atomic layer vapor deposition as a method for forming the hydrogen barrier film.
Thus, if atomic layer vapor deposition, which is a kind of chemical vapor deposition, is used, the coverage is improved. For example, even if the distance between the sidewalls is narrowed, the narrow gap is surely secured. It becomes possible to embed, and film formation on the inner surface of the contact hole is facilitated.

以下、本発明を詳しく説明する。
まず、本発明の強誘電体メモリ装置の製造方法の説明に先立ち、この製造方法によって製造される強誘電体メモリ装置の一例を説明する。図１は、本発明の製造方法によって製造される強誘電体メモリ装置の一例を模式的に示す側断面図であり、図１中符号１は強誘電体メモリ装置である。この強誘電体メモリ装置１は、１Ｔ／１Ｃ型のメモリセル構造を有したスタック型のもので、基体２と、この基体２上に形成された強誘電体キャパシタ３とを備えて構成されたものである。なお、本実施形態では１Ｔ／１Ｃ型のメモリセル構造のものについて説明するが、本発明は１Ｔ／１Ｃ型に限定されないのはもちろんである。 The present invention will be described in detail below.
First, an example of a ferroelectric memory device manufactured by this manufacturing method will be described prior to the description of the method for manufacturing a ferroelectric memory device of the present invention. FIG. 1 is a side sectional view schematically showing an example of a ferroelectric memory device manufactured by the manufacturing method of the present invention. In FIG. 1, reference numeral 1 denotes a ferroelectric memory device. This ferroelectric memory device 1 is of a stack type having a 1T / 1C type memory cell structure, and includes a base 2 and a ferroelectric capacitor 3 formed on the base 2. Is. In this embodiment, a 1T / 1C type memory cell structure is described, but the present invention is not limited to the 1T / 1C type.

基体２は、シリコン基板（半導体基板）４を備えてなるもので、シリコン基板４の表層部に、前記強誘電体キャパシタ３を動作させるための駆動トランジスタ５を形成し、さらにこの駆動トランジスタ５を覆って、シリコン基板４上に第１下地絶縁膜６、第２下地絶縁膜７を積層して構成されたものである。シリコン基板４には、前記駆動トランジスタ５を構成するソース領域８、ドレイン領域９と、チャネル領域（図示せず）とが形成され、さらにチャネル領域上には、ゲート絶縁膜１０が形成されている。そして、このゲート絶縁膜１０上にゲート電極１１が形成されたことにより、前記駆動トランジスタ５が構成されている。なお、各強誘電体キャパシタ３に対応する駆動トランジスタ５は、シリコン基板４に形成された埋め込み分離領域１２によって電気的に分離されている。   The substrate 2 includes a silicon substrate (semiconductor substrate) 4. A driving transistor 5 for operating the ferroelectric capacitor 3 is formed on the surface layer portion of the silicon substrate 4. A first base insulating film 6 and a second base insulating film 7 are laminated on the silicon substrate 4 so as to cover them. A source region 8, a drain region 9 and a channel region (not shown) constituting the driving transistor 5 are formed on the silicon substrate 4, and a gate insulating film 10 is formed on the channel region. . The drive transistor 5 is configured by forming the gate electrode 11 on the gate insulating film 10. The drive transistor 5 corresponding to each ferroelectric capacitor 3 is electrically isolated by a buried isolation region 12 formed in the silicon substrate 4.

第１下地絶縁膜６、第２下地絶縁膜７は、酸化珪素（ＳｉＯ２）によって形成されたもので、ＣＭＰ（化学機械研磨）法等で平坦化されたものである。なお、第１下地絶縁膜６と第２下地絶縁膜７とを分けているのは、駆動トランジスタ５上に形成される層間絶縁膜の要求される膜厚が比較的厚く、したがって単一層で形成した場合、ここに形成するコンタクトホールの深さが深くなりすぎ、プラグの埋設などが困難になるからである。よって、特に駆動トランジスタ５上に形成する層間絶縁膜の要求される膜厚が比較的薄い場合には、二層に分けることなく、単一層で下地絶縁膜を形成することもできる。 The first base insulating film 6 and the second base insulating film 7 are formed of silicon oxide (SiO 2 ) and are flattened by a CMP (chemical mechanical polishing) method or the like. The first base insulating film 6 and the second base insulating film 7 are separated from each other because the required film thickness of the interlayer insulating film formed on the drive transistor 5 is relatively thick, and thus formed as a single layer. This is because the depth of the contact hole formed here becomes too deep, making it difficult to embed a plug. Therefore, in particular, when the required film thickness of the interlayer insulating film formed on the driving transistor 5 is relatively thin, the base insulating film can be formed as a single layer without being divided into two layers.

このようにシリコン基板４に駆動トランジスタ５を形成し、さらに第１下地絶縁膜６、第２下地絶縁膜７を形成してなる基体２の上には、前記強誘電体キャパシタ３が形成されている。強誘電体キャパシタ３は、前記第２下地絶縁膜７上に形成された酸素バリア膜１３と、この酸素バリア膜１３上に形成された下部電極１４と、下部電極１４上に形成された強誘電体膜１５と、強誘電体膜１５上に形成された上部電極１６と、からなるものである。   Thus, the ferroelectric capacitor 3 is formed on the substrate 2 formed with the driving transistor 5 on the silicon substrate 4 and further forming the first base insulating film 6 and the second base insulating film 7. Yes. The ferroelectric capacitor 3 includes an oxygen barrier film 13 formed on the second base insulating film 7, a lower electrode 14 formed on the oxygen barrier film 13, and a ferroelectric formed on the lower electrode 14. The body film 15 and the upper electrode 16 formed on the ferroelectric film 15 are included.

酸素バリア膜１３は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等からなるもので、中でもチタン、アルミニウム、窒素を含むＴｉＡｌＮが好適とされ、したがって本実施形態ではＴｉＡｌＮによって酸素バリア膜１３が形成されている。
下部電極１４及び上部電極１６は、イリジウム（Ｉｒ）や、酸化イリジウム（ＩｒＯ２）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）等からなるもので、本実施形態では特にイリジウムによって形成されている。
強誘電体膜１５は、ペロブスカイト型の結晶構造を有し、ＡＢＸＯ３の一般式で示されるもので、具体的には、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）や（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３（ＰＬＺＴ）、さらに、これら材料にニオブ（Ｎｂ）等の金属が加えられたものなどによって形成されたものである。本実施形態では、特にＰＺＴによって形成されている。 The oxygen barrier film 13 is made of, for example, TiAlN, TiAl, TiSiN, TiN, TaN, TaSiN, etc., and TiAlN containing titanium, aluminum, and nitrogen is suitable among them. Therefore, in this embodiment, the oxygen barrier film 13 is made of TiAlN. Is formed.
The lower electrode 14 and the upper electrode 16 are made of iridium (Ir), iridium oxide (IrO 2 ), platinum (Pt), ruthenium (Ru), ruthenium oxide (RuO 2 ), or the like. Is formed by.
The ferroelectric film 15 has a perovskite crystal structure and is represented by a general formula of ABXO 3. Specifically, the ferroelectric film 15 includes Pb (Zr, Ti) O 3 (PZT) and (Pb, La) ( Zr, Ti) O 3 (PLZT) and those obtained by adding a metal such as niobium (Nb) to these materials. In the present embodiment, it is particularly formed of PZT.

ここで、酸素バリア膜１３の底部には、前記第２下地絶縁膜７、第１下地絶縁膜６を貫通して形成されたコンタクトホール１７が通じている。そして、このような構成によって酸素バリア膜１３上の下部電極１４は、コンタクトホール１７内に形成されたプラグ１８と酸素バリア膜１３を介して接続し、導通したものとなっている。このプラグ１８は、前記駆動トランジスタ５のドレイン領域９に接続しており、これによって強誘電体キャパシタ３は、前述したように駆動トランジスタ５によって動作させられるようになっている。
なお、コンタクトホール１７に埋設されたプラグ１８は、本実施形態ではタングステン（Ｗ）によって形成されている。 Here, a contact hole 17 formed through the second base insulating film 7 and the first base insulating film 6 communicates with the bottom of the oxygen barrier film 13. With such a configuration, the lower electrode 14 on the oxygen barrier film 13 is connected to the plug 18 formed in the contact hole 17 via the oxygen barrier film 13 and becomes conductive. The plug 18 is connected to the drain region 9 of the driving transistor 5, whereby the ferroelectric capacitor 3 is operated by the driving transistor 5 as described above.
Note that the plug 18 embedded in the contact hole 17 is formed of tungsten (W) in this embodiment.

また、前記第２下地絶縁膜７上には、強誘電体キャパシタ３を覆って絶縁性の第１水素バリア膜１９が形成されている。この絶縁性の第１水素バリア膜１９を構成する材料としては、アルミニウム酸化物であるアルミナ（ＡｌＯｘ）や、チタン酸化物であるチタニア（ＴｉＯｘ）、ジルコニア酸化物であるジルコニア（ＺｒＯｘ）などが使用可能であるが、特にアルミナ（ＡｌＯｘ）が好適に用いられる。したがって、本実施形態では、第１水素バリア膜１９はアルミナ（ＡｌＯｘ）からなっているものとする。   An insulating first hydrogen barrier film 19 is formed on the second base insulating film 7 so as to cover the ferroelectric capacitor 3. As a material constituting the insulating first hydrogen barrier film 19, alumina (AlOx) that is aluminum oxide, titania (TiOx) that is titanium oxide, zirconia (ZrOx) that is zirconia oxide, or the like is used. Although possible, alumina (AlOx) is particularly preferably used. Therefore, in this embodiment, the first hydrogen barrier film 19 is made of alumina (AlOx).

また、前記強誘電体キャパシタ３の側壁部（側部）には、後述するようにＳｉＯ２からなるサイドウォール２０が形成されている。
そして、このサイドウォール２０上及び前記第１水素バリア膜１９上には、第２水素バリア膜２１が形成されている。この第２水素バリア膜２１を構成する材料としては、前記第１水素バリア膜１９の場合と同様にアルミニウム酸化物であるアルミナ（ＡｌＯｘ）が好適とされ、したがって本実施形態では、第２水素バリア膜２１もアルミナ（ＡｌＯｘ）からなっているものとする。 A side wall 20 made of SiO 2 is formed on the side wall (side) of the ferroelectric capacitor 3 as will be described later.
A second hydrogen barrier film 21 is formed on the sidewall 20 and the first hydrogen barrier film 19. As the material constituting the second hydrogen barrier film 21, alumina (AlOx), which is an aluminum oxide, is suitable as in the case of the first hydrogen barrier film 19. Therefore, in the present embodiment, the second hydrogen barrier film is used. The film 21 is also made of alumina (AlOx).

なお、隣り合う強誘電体キャパシタ３、３間においては、それぞれのサイドウォール２０、２０によってその隙間の一部が埋め込まれているものの、残りの部分については、これが埋め込まれることなく、第１水素バリア膜１９が露出させられている。そして、このような状態のもとで第２水素バリア膜２１が形成されていることにより、サイドウォール２０、２０間は、第１水素バリア膜１９上に第２水素バリア膜２１が直接積層された構造となっている。   Although a part of the gap is buried between the adjacent ferroelectric capacitors 3 and 3 by the respective side walls 20 and 20, the remaining hydrogen is not buried and the first hydrogen is not filled. The barrier film 19 is exposed. In addition, since the second hydrogen barrier film 21 is formed under such a state, the second hydrogen barrier film 21 is directly stacked on the first hydrogen barrier film 19 between the sidewalls 20 and 20. It has a structure.

第２水素バリア膜２１の上には、これを覆って層間絶縁膜２２が形成されている。この層間絶縁膜２２には、前記サイドウォール２０、２０間にて開口するコンタクトホール２３に連通するコンタクトホール２４が、前記第１水素バリア膜１９、第２水素バリア膜２１を貫通して形成されている。なお、前記コンタクトホール２３にはタングステン（Ｗ）からなるプラグ２５が埋め込まれており、前記コンタクトホール２４にはタングステン（Ｗ）からなるプラグ２６が埋め込まれている。   An interlayer insulating film 22 is formed on the second hydrogen barrier film 21 so as to cover it. A contact hole 24 communicating with a contact hole 23 opened between the sidewalls 20 and 20 is formed in the interlayer insulating film 22 so as to penetrate the first hydrogen barrier film 19 and the second hydrogen barrier film 21. ing. A plug 25 made of tungsten (W) is embedded in the contact hole 23, and a plug 26 made of tungsten (W) is embedded in the contact hole 24.

また、この層間絶縁膜２２には、前記強誘電体キャパシタ３の上部電極１６に到達するコンタクトホール２７が、前記第１水素バリア膜１９、第２水素バリア膜２１を貫通して形成されており、このコンタクトホール２７には上部電極１６に導通するプラグ２８が形成されている。そして、層間絶縁膜２２上には、このプラグ２８や前記プラグ２６に接続する配線（図示せず）が形成されている。このような構成のもとに、前記強誘電体キャパシタ３は、前記駆動トランジスタ５と、前記上部電極１６に導通する配線（図示せず）とによって駆動させられるようになっている。
さらに、この層間絶縁膜２２上には、前記配線等を覆って別の層間絶縁膜（図示せず）が形成されている。 A contact hole 27 reaching the upper electrode 16 of the ferroelectric capacitor 3 is formed in the interlayer insulating film 22 so as to penetrate the first hydrogen barrier film 19 and the second hydrogen barrier film 21. The contact hole 27 is formed with a plug 28 that is electrically connected to the upper electrode 16. A wiring (not shown) connected to the plug 28 and the plug 26 is formed on the interlayer insulating film 22. Based on such a configuration, the ferroelectric capacitor 3 is driven by the drive transistor 5 and a wiring (not shown) that conducts to the upper electrode 16.
Further, another interlayer insulating film (not shown) is formed on the interlayer insulating film 22 so as to cover the wiring and the like.

次に、このような構成の強誘電体メモリ装置１の製造方法を基に、本発明の強誘電体メモリ装置の製造方法の第１実施形態を説明する。
まず、図２（ａ）に示すように、予め公知の手法によってシリコン基板４に駆動トランジスタ５を形成し、続いてＣＶＤ法等により酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第１下地絶縁膜６を形成する。 Next, a first embodiment of the method for manufacturing a ferroelectric memory device according to the present invention will be described based on the method for manufacturing the ferroelectric memory device 1 having such a configuration.
First, as shown in FIG. 2A, a driving transistor 5 is formed on a silicon substrate 4 by a known method in advance, and then silicon oxide (SiO 2 ) is formed by a CVD method or the like. The first base insulating film 6 is formed by flattening by means of, for example.

続いて、前記第１下地絶縁膜６上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてエッチングすることにより、図２（ｂ）に示すようにコンタクトホール１７の下部１７ａ、及びコンタクトホール２３の下部２３ａをそれぞれ形成する。   Subsequently, a resist pattern (not shown) is formed on the first base insulating film 6 by a known resist technique, exposure / development technique, and etching is performed using this resist pattern as a mask. ), A lower portion 17a of the contact hole 17 and a lower portion 23a of the contact hole 23 are formed.

次いで、プラグ材料としてタングステン（Ｗ）をＣＶＤ法等で成膜し、前記のコンタクトホール１７の下部１７ａ、及びコンタクトホール２３の下部２３ａにそれぞれタングステンを埋め込む。続いて、ＣＭＰ法等によって下地絶縁膜１１上のタングステンを除去し、前記コンタクトホール１７の下部１７ａにタングステンからなるプラグ１８の下部１８ａを、またコンタクトホール２３の下部２３ａにプラグ２５の下部２５ａを埋設する。なお、このようなプラグ下部の形成に際しては、タングステンの埋め込みに先立ち、ＴｉＮ（窒化チタン）等の密着層を下部１７ａや下部２３ａの内壁面に薄く成膜しておき、その後、前記したようにタングステンを埋め込むのが好ましい。   Next, tungsten (W) is formed as a plug material by a CVD method or the like, and tungsten is buried in the lower portion 17a of the contact hole 17 and the lower portion 23a of the contact hole 23, respectively. Subsequently, the tungsten on the base insulating film 11 is removed by CMP or the like, the lower portion 18a of the plug 18 made of tungsten is formed in the lower portion 17a of the contact hole 17, and the lower portion 25a of the plug 25 is formed in the lower portion 23a of the contact hole 23. Buried. In forming such a plug lower portion, an adhesion layer such as TiN (titanium nitride) is thinly formed on the inner wall surfaces of the lower portion 17a and the lower portion 23a prior to filling of tungsten, and thereafter, as described above. It is preferable to embed tungsten.

このようにしてプラグ１８の下部１８ａ、プラグ２５の下部２５ａを形成したら、図２（ｃ）に示すように第１下地絶縁膜６上に第２下地絶縁膜７を形成する。なお、これに先立ち、前記プラグ下部の酸化を防止するため、ＣＶＤ法等によって第１下地絶縁膜６上に例えばＳｉＯＮ（図示せず）を成膜しておいてもよい。
第２下地絶縁膜７については、ＣＶＤ法等によって酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第２下地絶縁膜７を形成する。 When the lower portion 18a of the plug 18 and the lower portion 25a of the plug 25 are thus formed, a second base insulating film 7 is formed on the first base insulating film 6 as shown in FIG. Prior to this, for example, SiON (not shown) may be formed on the first base insulating film 6 by CVD or the like in order to prevent oxidation of the lower portion of the plug.
The second base insulating film 7 is formed by depositing silicon oxide (SiO 2 ) by a CVD method or the like and further planarizing it by a CMP method or the like.

次いで、この第２下地絶縁膜７上に強誘電体キャパシタ３を形成するべく、これに先立ち、図３（ａ）に示すように強誘電体キャパシタ３に接続・導通するコンタクトホール１７及びプラグ１８を完成させる。すなわち、第２下地絶縁膜３上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして、第２下地絶縁膜７の、前記コンタクトホール１７の下部１７ａの直上部をエッチングする。これにより、コンタクトホール１７の上部１７ｂが形成され、下部１７ａと上部１７ｂとが連続してなるコンタクトホール１７が得られる。このとき、コンタクトホール１７の下部１７ａ内のプラグ下部がエッチングストッパ層として機能する。なお、この図３（ａ）以降では、第１下地絶縁膜６の下側についての記載を省略する。   Next, in order to form the ferroelectric capacitor 3 on the second base insulating film 7, prior to this, as shown in FIG. 3A, a contact hole 17 and a plug 18 connected to and connected to the ferroelectric capacitor 3 are formed. To complete. That is, a resist pattern (not shown) is formed on the second base insulating film 3 by a known resist technique, exposure / development technique, and the contact of the second base insulating film 7 is made using this resist pattern as a mask. The upper part of the lower part 17a of the hole 17 is etched. Thereby, the upper part 17b of the contact hole 17 is formed, and the contact hole 17 in which the lower part 17a and the upper part 17b are continuous is obtained. At this time, the plug lower portion in the lower portion 17a of the contact hole 17 functions as an etching stopper layer. In FIG. 3A and subsequent figures, description of the lower side of the first base insulating film 6 is omitted.

次いで、前記プラグ下部の埋設工程と同様にして、コンタクトホール１７の上部１７ｂにプラグ１８の上部を埋設し、これによって連続したプラグ１８を得る。このプラグ上部の形成に際しても、前述したようにＴｉＮ（窒化チタン）等の密着層を、予めコンタクトホール１７の上部１７ｂの内壁面に成膜しておくのが好ましい。   Next, in the same manner as in the plug lowering step, the upper portion of the plug 18 is buried in the upper portion 17b of the contact hole 17, whereby a continuous plug 18 is obtained. In forming the upper portion of the plug, it is preferable to form an adhesion layer such as TiN (titanium nitride) on the inner wall surface of the upper portion 17b of the contact hole 17 in advance as described above.

次いで、前記第２下地絶縁膜７上に強誘電体キャパシタ３を形成するべく、まず、前記プラグ１８の上面を覆って、第２下地絶縁膜７上に酸素バリア膜１３の形成材料を成膜する。具体的には、ＴｉＡｌＮをスパッタ法等で成膜することにより、図３（ｂ）に示すように酸素バリア層１３ａを形成する。
次に、この酸素バリア層１３ａ上に、下部電極１４の形成材料であるイリジウムをスパッタ法等によって成膜し、下部電極層１４ａを形成する。 Next, in order to form the ferroelectric capacitor 3 on the second base insulating film 7, first, a material for forming the oxygen barrier film 13 is formed on the second base insulating film 7 so as to cover the upper surface of the plug 18. To do. Specifically, TiAlN is formed by sputtering or the like to form the oxygen barrier layer 13a as shown in FIG.
Next, iridium, which is a material for forming the lower electrode 14, is formed on the oxygen barrier layer 13a by a sputtering method or the like to form the lower electrode layer 14a.

続いて、この下部電極層１４ａ上に、強誘電体膜１５の形成材料であるＰＺＴを、例えばスパッタ法、スピンオン法、ＭＯＣＶＤ法、ゾルゲル法等によって成膜し、強誘電体層１５ａを形成する。
次いで、この強誘電体層１５ａ上に、上部電極１６の形成材料であるイリジウムをスパッタ法等によって成膜し、上部電極層１６ａを形成する。 Subsequently, PZT, which is a material for forming the ferroelectric film 15, is formed on the lower electrode layer 14a by, for example, sputtering, spin-on, MOCVD, sol-gel, or the like to form the ferroelectric layer 15a. .
Next, iridium, which is a material for forming the upper electrode 16, is formed on the ferroelectric layer 15a by a sputtering method or the like to form the upper electrode layer 16a.

その後、公知のレジスト技術、露光・現像技術によって上部電極層１６ａ上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして前記上部電極層１６ａ、強誘電体層１５ａ、下部電極層１４ａ、酸素バリア層１３ａを一括して、あるいはエッチング条件を変えて複数回でエッチングし、パターニングする。これにより、図３（ｃ）に示すように、酸素バリア膜１３、下部電極１４、強誘電体膜１５、上部電極１６からなる強誘電体キャパシタ３を得る。   Thereafter, a resist pattern (not shown) is formed on the upper electrode layer 16a by a known resist technique, exposure / development technique, and further using the resist pattern as a mask, the upper electrode layer 16a, the ferroelectric layer 15a, the lower part The electrode layer 14a and the oxygen barrier layer 13a are etched and patterned all at once or by changing the etching conditions. Thereby, as shown in FIG. 3C, the ferroelectric capacitor 3 including the oxygen barrier film 13, the lower electrode 14, the ferroelectric film 15, and the upper electrode 16 is obtained.

このようにして強誘電体キャパシタ３を形成したら、図４（ａ）に示すようにこの強誘電体キャパシタ３を覆って、例えばＣＶＤ法（化学気相成長法）により前記第１下地絶縁膜７上にＡｌＯｘを成膜し、第１水素バリア膜１９を形成する。この水素バリア膜１９の膜厚については、特に限定されないものの、例えば５〜２０ｎｍ程度とされる。   After the ferroelectric capacitor 3 is formed in this manner, the first base insulating film 7 is covered by, for example, CVD (chemical vapor deposition) so as to cover the ferroelectric capacitor 3 as shown in FIG. An AlOx film is formed thereon, and a first hydrogen barrier film 19 is formed. The thickness of the hydrogen barrier film 19 is not particularly limited, but is, for example, about 5 to 20 nm.

ここで、ＣＶＤ法によるＡｌＯｘの成膜はカバレッジ性が良く、したがって強誘電体キャパシタ３によって形成された段差に対しても、このＡｌＯｘからなる第１水素バリア膜１９は良好に覆うようになる。ただし、より良好なカバレッジ性を得るためには、ＣＶＤ法の中でも、特に原子層気相成長法（ＡＬＤ法）を採用するのが好ましい。したがって、本実施形態では、ＡＬＤ法によってＡｌＯｘからなる第１水素バリア膜１９を形成する。   Here, the film formation of AlOx by the CVD method has good coverage, so that the first hydrogen barrier film 19 made of AlOx can be satisfactorily covered even with respect to the step formed by the ferroelectric capacitor 3. However, in order to obtain better coverage, it is particularly preferable to employ the atomic layer vapor deposition method (ALD method) among the CVD methods. Therefore, in the present embodiment, the first hydrogen barrier film 19 made of AlOx is formed by the ALD method.

このＡＬＤ法は、成膜ガスとしてＴＭＡ（トリメチルアルミニウム：tetra-methyl-ammonium）を用い、酸化剤としてオゾン又はＮＯ等の水素を含まないガスを用いたＣＶＤ法からなる。このようなＡＬＤ法により、強誘電体キャパシタ３による段差を良好に覆うことができ、また酸化剤を用いつつＡｌＯｘを成膜することにより、強誘電体キャパシタ３の強誘電体膜１５の特性を低下させることがない。   This ALD method is a CVD method using TMA (trimethylaluminum) as a film forming gas and using a gas not containing hydrogen such as ozone or NO as an oxidizing agent. Such an ALD method can satisfactorily cover the step due to the ferroelectric capacitor 3, and the characteristics of the ferroelectric film 15 of the ferroelectric capacitor 3 can be improved by depositing AlOx while using an oxidizing agent. There is no reduction.

なお、強誘電体キャパシタ３中の強誘電体膜１５は、その成膜条件等によっては酸素欠損を起こしている場合もある。したがって、第１水素バリア膜１９を形成した後、必要に応じて酸素雰囲気で加熱処理を行い、ＡｌＯｘからなる第１水素バリア膜１９を介して強誘電体膜１５に酸素を供給し、酸素欠損を補てんしてもよい。この加熱処理の温度としては、例えば５５０℃〜７５０℃、より好ましくは６００℃〜７５０℃とされる。   Note that the ferroelectric film 15 in the ferroelectric capacitor 3 may have oxygen deficiency depending on the film forming conditions. Therefore, after the first hydrogen barrier film 19 is formed, heat treatment is performed in an oxygen atmosphere as necessary, and oxygen is supplied to the ferroelectric film 15 through the first hydrogen barrier film 19 made of AlOx. May be supplemented. The temperature of this heat treatment is, for example, 550 ° C. to 750 ° C., more preferably 600 ° C. to 750 ° C.

次いで、図４（ｂ）に示すように、前記第１水素バリア膜１９上にこれを覆って絶縁膜２０ａを形成する。この絶縁膜２０ａの形成法としては、強誘電体キャパシタ３に対するダメージが十分に小さい成膜法を採用する必要があり、高密度プラズマ（ＨＤＰ）法やＳＯＧ法は採用できないことから、本実施形態ではＴＥＯＳ（テトラエトキシシラン）を原料とするプラズマＣＶＤ法（プラズマＴＥＯＳ法）が採用される。   Next, as shown in FIG. 4B, an insulating film 20a is formed on the first hydrogen barrier film 19 so as to cover it. As a method for forming this insulating film 20a, it is necessary to adopt a film forming method in which damage to the ferroelectric capacitor 3 is sufficiently small, and a high density plasma (HDP) method or an SOG method cannot be used. Then, a plasma CVD method (plasma TEOS method) using TEOS (tetraethoxysilane) as a raw material is employed.

また、絶縁膜２０ａの厚さについては、後述するようにこれをエッチバックすることから、過剰に厚くするのは生産性を損なうことになり好ましくない。ただし、エッチバック後にサイドウォール２０を得る必要上、形成するサイドウォール２０の厚さと同等以上の膜厚には形成する必要がある。
なお、絶縁膜２０ａの成膜法としては、前記したように強誘電体キャパシタ３に対するダメージが十分に小さい方法として、他に例えばスパッタ法によるＳｉＯ２の成膜を挙げることができる。 In addition, the thickness of the insulating film 20a is etched back as will be described later. Therefore, it is not preferable to make it excessively thick because it impairs productivity. However, in order to obtain the sidewall 20 after the etch back, it is necessary to form the sidewall 20 at a thickness equal to or greater than the thickness of the sidewall 20 to be formed.
In addition, as a method of forming the insulating film 20a, as described above, another method of sufficiently damaging the ferroelectric capacitor 3 is, for example, a method of forming SiO2 by sputtering.

次いで、前記絶縁膜２０ａをエッチバックし、図４（ｃ）に示すように強誘電体キャパシタ３の側壁部（側部）に、第１水素バリア膜１９を介してサイドウォール２０を形成する。このようにしてエッチバックを行うと、強誘電体キャパシタ３、３間においては、形成するサイドウォール２０、２０間の絶縁膜２０ａが除去されることにより、第１水素バリア膜１９が露出する。   Next, the insulating film 20a is etched back to form sidewalls 20 on the sidewall portions (side portions) of the ferroelectric capacitor 3 via the first hydrogen barrier film 19 as shown in FIG. When etching back is performed in this manner, the first hydrogen barrier film 19 is exposed between the ferroelectric capacitors 3 and 3 by removing the insulating film 20a between the side walls 20 and 20 to be formed.

次いで、図５（ａ）に示すように、前記第１水素バリア膜１９上及び前記サイドウォール２０上を覆って再度ＡｌＯｘを成膜し、第２水素バリア膜２１を形成する。この第２水素バリア膜２１の形成法についても、ＣＶＤ法のうち、特にカバレッジ性の良いＡＬＤ法が採用され、その成膜条件については、前記第１水素バリア膜１９の成膜条件と同様とされる。また、この第２水素バリア膜２１については、例えば２０〜５０ｎｍ程度の厚さに形成される。このようにして第２水素バリア膜２１を形成することにより、強誘電体キャパシタ３、３間において第１水素バリア膜１９が露出したサイドウォール２０、２０間では、この第１水素バリア膜１９と第２水素バリア膜２１とが直接積層した状態となる。   Next, as shown in FIG. 5A, an AlOx film is formed again so as to cover the first hydrogen barrier film 19 and the sidewall 20 to form a second hydrogen barrier film 21. As the method for forming the second hydrogen barrier film 21, an ALD method having particularly good coverage is adopted among the CVD methods, and the film formation conditions are the same as the film formation conditions for the first hydrogen barrier film 19. Is done. The second hydrogen barrier film 21 is formed to a thickness of about 20 to 50 nm, for example. By forming the second hydrogen barrier film 21 in this way, the first hydrogen barrier film 19 and the sidewalls 20 and 20 where the first hydrogen barrier film 19 is exposed between the ferroelectric capacitors 3 and 3 are formed. The second hydrogen barrier film 21 is directly laminated.

次いで、前記第２水素バリア膜２１上に、ＣＶＤ法等によって酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、図５（ｂ）に示すように層間絶縁膜２２を形成する。 Next, a silicon oxide (SiO 2 ) film is formed on the second hydrogen barrier film 21 by a CVD method or the like, and further flattened by a CMP method or the like, thereby forming an interlayer as shown in FIG. An insulating film 22 is formed.

次いで、層間絶縁膜２２上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、このレジストパターンをマスクにしてエッチングすることにより、前記強誘電体キャパシタ３、３間のサイドウォール２０、２０間にコンタクトホール２４及びコンタクトホール２３の上部２３ｂを形成するとともに、前記強誘電体キャパシタ３上にその上部電極１６の一部を露出させるコンタクトホール２７を形成する。   Next, a resist pattern (not shown) is formed on the interlayer insulating film 22 by a known resist technique, exposure / development technique, and etching is performed using the resist pattern as a mask. A contact hole 24 and an upper portion 23 b of the contact hole 23 are formed between the sidewalls 20 and 20, and a contact hole 27 exposing a part of the upper electrode 16 is formed on the ferroelectric capacitor 3.

すなわち、強誘電体キャパシタ３、３間のサイドウォール２０、２０間においては、前記コンタクトホール２３の下部２３ａの直上部の、層間絶縁膜２２と第２水素バリア膜２１及び第１水素バリア膜１９と第２下地絶縁膜７とをエッチングする。これにより、図５（ｃ）に示すようにコンタクトホール２４が形成され、かつこれに連通するコンタクトホール２３の上部２３ｂが形成される。また、強誘電体キャパシタ３上においては、層間絶縁膜２２と第２水素バリア膜２１及び第１水素バリア膜１９とをエッチングすることにより、上部電極１６に通じるコンタクトホール２７が形成される。
なお、コンタクトホール２４及びコンタクトホール２３の上部２３ｂの形成と、コンタクトホール２７の形成については、そのエッチング深さが異なることから、同一条件では行い難いこともある。その場合には、これらを別工程で形成するようにしてもよい。 That is, between the sidewalls 20, 20 between the ferroelectric capacitors 3, 3, the interlayer insulating film 22, the second hydrogen barrier film 21, and the first hydrogen barrier film 19 immediately above the lower portion 23 a of the contact hole 23. And the second base insulating film 7 are etched. As a result, a contact hole 24 is formed as shown in FIG. 5C, and an upper portion 23b of the contact hole 23 communicating therewith is formed. On the ferroelectric capacitor 3, the contact hole 27 that leads to the upper electrode 16 is formed by etching the interlayer insulating film 22, the second hydrogen barrier film 21, and the first hydrogen barrier film 19.
Note that the formation of the contact hole 24 and the upper portion 23b of the contact hole 23 and the formation of the contact hole 27 may be difficult to perform under the same conditions because the etching depths are different. In that case, you may make it form these by another process.

前記のエッチング法としては、フッ素系のガスなどをエッチャントとするＲＩＥ法（反応性イオンエッチング法）や、ＩＣＰ（誘導結合プラズマ）によるエッチング法、ＥＣＲ（電子サイクロトロン共鳴）プラズマによるエッチング法などが採用可能である。
このようにしてエッチングを行うと、エッチング耐性が高く、したがってエッチング性が悪いＡｌＯｘからなる第２水素バリア膜２１と第１水素バリア膜１９とが直接積層されているため、これが見掛け上単一層となることにより、加工上の障害が軽減される。したがって、水素バリア膜を二層設けることにより、強誘電体キャパシタ３の特性劣化をより良好に防止しているにもかかわらず、コンタクトホールの加工性については水素バリア膜が一層である場合と同等にすることができる。 As the etching method, an RIE method (reactive ion etching method) using a fluorine-based gas as an etchant, an etching method using ICP (inductively coupled plasma), an etching method using ECR (electron cyclotron resonance) plasma, or the like is adopted. Is possible.
When etching is performed in this manner, the second hydrogen barrier film 21 and the first hydrogen barrier film 19 made of AlOx having high etching resistance and therefore poor etching properties are directly laminated, and this is apparently a single layer. As a result, processing obstacles are reduced. Therefore, although two layers of hydrogen barrier films are provided to prevent the deterioration of the characteristics of the ferroelectric capacitor 3 better, the processability of the contact hole is equivalent to that of a single layer of hydrogen barrier film. Can be.

次いで、前記プラグ１８の埋設工程と同様にして、図１に示したようにコンタクトホール２３の上部２３ｂ及びコンタクトホール２４にプラグ２５の上部、及びプラグ２６を埋設するとともに、コンタクトホール２７にプラグ２８を埋設する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置１を得る。 Next, in the same manner as in the process of burying the plug 18, as shown in FIG. Buried.
Thereafter, another interlayer insulating film (not shown) or the like is formed on the interlayer insulating film 22 to obtain the ferroelectric memory device 1.

このような強誘電体メモリ装置１の製造方法にあっては、強誘電体キャパシタ３の側面側、すなわち強誘電体膜１５が上部電極１６及び下部電極１４に覆われることなく露出する側面側を、第１水素バリア膜１９と第２水素バリア膜２０との二層で保護するようにしているので、強誘電体キャパシタの側方にコンタクトホール２４を形成し、ここにタングステンを埋め込んでプラグを形成した際、発生した水素に対して強誘電体キャパシタ３の側面側を第１水素バリア膜１９と第２水素バリア膜２１との二層で保護することができる。したがって、強誘電体キャパシタ３が水素によってダメージを受け、特性劣化を引き起こすといったことを防止することができ、これにより信頼性が低下するのを防止することができる。   In such a manufacturing method of the ferroelectric memory device 1, the side surface side of the ferroelectric capacitor 3, that is, the side surface side where the ferroelectric film 15 is exposed without being covered by the upper electrode 16 and the lower electrode 14 is formed. Since the two layers of the first hydrogen barrier film 19 and the second hydrogen barrier film 20 are used for protection, a contact hole 24 is formed on the side of the ferroelectric capacitor, and tungsten is buried therein to plug the plug. When formed, the side surface side of the ferroelectric capacitor 3 can be protected against the generated hydrogen by two layers of the first hydrogen barrier film 19 and the second hydrogen barrier film 21. Therefore, it is possible to prevent the ferroelectric capacitor 3 from being damaged by hydrogen and causing deterioration of characteristics, thereby preventing a decrease in reliability.

また、強誘電体キャパシタ３の高密度化によってキャパシタ３、３間のサイドウォール２０、２０間の隙間が狭くなり、コンタクトホール２４の位置合わせマージンが小さくなって合わせずれ（位置ずれ）が生じ易くなっても、サイドウォール２０、２０上に第２水素バリア膜２１を形成したことにより、コンタクトホール２４をセルフアライメント的に形成することができる。すなわち、コンタクトホール２４を強誘電体キャパシタ３の側面近くに形成しても、特にサイドウォール２０の側面上に形成されているＡｌＯｘからなる第２水素バリア膜２１は、シリコン基板４に対して直交する方向の見掛け上の膜厚が厚くなっているので、この第２水素バリア膜２１をも削り取ってコンタクトホール２４が形成されるといったことが防止され、したがって前記したようにプラグ形成時に強誘電体キャパシタ３の側面側が、第１水素バリア膜１９と第２水素バリア膜２１との二層によって良好に保護されるようになる。   Further, as the density of the ferroelectric capacitor 3 is increased, the gap between the sidewalls 20 and 20 between the capacitors 3 and 3 is narrowed, the alignment margin of the contact hole 24 is reduced, and misalignment (position misalignment) is likely to occur. Even so, the contact hole 24 can be formed in a self-aligned manner by forming the second hydrogen barrier film 21 on the sidewalls 20, 20. That is, even if the contact hole 24 is formed near the side surface of the ferroelectric capacitor 3, the second hydrogen barrier film 21 made of AlOx formed on the side surface of the sidewall 20 in particular is orthogonal to the silicon substrate 4. Since the apparent film thickness in the direction of the contact is increased, it is possible to prevent the contact hole 24 from being formed by scraping the second hydrogen barrier film 21, and as described above, the ferroelectric material is formed during the plug formation. The side surface side of the capacitor 3 is well protected by the two layers of the first hydrogen barrier film 19 and the second hydrogen barrier film 21.

さらに、絶縁膜２０ａをエッチバックしてサイドウォール２０を形成し、その後第２水素バリア膜２１を形成するので、強誘電体キャパシタ３の側方のサイドウォール２０、２０間や、強誘電体キャパシタ３の上部電極１６上には、第１水素バリア膜１９と第２水素バリア膜２１とが積層されて見掛け上一層の水素バリア膜が形成されたことになる。したがって、水素バリア膜としてエッチング耐性の高いＡｌＯｘを用いているにもかかわらず、これが加工上の障害となってエッチングの負荷が大きくなるのを抑ええうことができる。よって、水素バリア膜を二層設けることで強誘電体キャパシタの特性劣化を良好に防止しているにもかかわらず、コンタクトホール２４及びコンタクトホール２３の上部、さらにコンタクトホール２７の加工性については、水素バリア膜が一層である場合と同等にすることができる。   Furthermore, the insulating film 20a is etched back to form the sidewalls 20, and then the second hydrogen barrier film 21 is formed. Therefore, between the sidewalls 20 and 20 on the side of the ferroelectric capacitor 3, or between the ferroelectric capacitors 3, the first hydrogen barrier film 19 and the second hydrogen barrier film 21 are laminated to form an apparent one-layer hydrogen barrier film. Therefore, even though AlOx having high etching resistance is used as the hydrogen barrier film, it can be suppressed that this becomes an obstacle in processing and an etching load is increased. Therefore, although the deterioration of the characteristics of the ferroelectric capacitor is satisfactorily prevented by providing two layers of the hydrogen barrier film, the processability of the contact hole 24 and the contact hole 23 and the contact hole 27 is as follows. This can be equivalent to the case where the hydrogen barrier film is a single layer.

また、強誘電体キャパシタ３を覆って第１水素バリア膜１９と絶縁膜２０ａとを形成し、さらに絶縁膜２０ａをエッチバックして強誘電体キャパシタ３の側部にサイドウォール２０を形成し、その後、このサイドウォール２０上に第２水素バリア膜２１をＡＬＤ法等で形成するので、特に強誘電体キャパシタ３、３間の隙間が狭い場合にも、この隙間の大部分を前記サイドウォール２０、２０で埋め込み、さらにこれらサイドウォール２０、２０間に残った隙間を第２水素バリア膜２１で埋め込むことができる。したがって、隙間が埋め込まれないことでここに空孔が形成され、この空孔にガスが溜まることで強誘電体キャパシタ３の特性が劣化するといったことも防止することができる。
よって、この製造方法によれば、特にプラグ２８の形成時に強誘電体キャパシタ３がダメージを受け、これにより特性劣化が起きて信頼性が低下するのを防止することができ、さらに、強誘電体キャパシタ３の高密度化にも対応することができる。 Further, the first hydrogen barrier film 19 and the insulating film 20a are formed to cover the ferroelectric capacitor 3, and the insulating film 20a is etched back to form the sidewall 20 on the side portion of the ferroelectric capacitor 3, Thereafter, since the second hydrogen barrier film 21 is formed on the sidewall 20 by the ALD method or the like, even when the gap between the ferroelectric capacitors 3 and 3 is narrow, most of the gap is removed from the sidewall 20. , 20, and the gap remaining between the sidewalls 20, 20 can be filled with the second hydrogen barrier film 21. Therefore, it is also possible to prevent the characteristics of the ferroelectric capacitor 3 from deteriorating due to the formation of holes in the gaps that are not buried and the accumulation of gas in the holes.
Therefore, according to this manufacturing method, it is possible to prevent the ferroelectric capacitor 3 from being damaged particularly during the formation of the plug 28, thereby causing deterioration of characteristics and lowering the reliability. It is also possible to cope with higher density of the capacitor 3.

次に、本発明の強誘電体メモリ装置の製造方法の第２実施形態を説明する。
この第２実施形態が前記の第１実施形態と異なるところは、前記の層間絶縁膜２２にコンタクトホール２４を形成する工程と、このコンタクトホール２４内にプラグを形成する工程との間に、このコンタクトホール２４の内面に第３水素バリア膜を化学気相成長法で形成する工程を有している点である。 Next, a second embodiment of the method for manufacturing a ferroelectric memory device according to the present invention will be described.
The second embodiment differs from the first embodiment in that this is between the step of forming a contact hole 24 in the interlayer insulating film 22 and the step of forming a plug in the contact hole 24. This is the point that a third hydrogen barrier film is formed on the inner surface of the contact hole 24 by chemical vapor deposition.

この第２実施形態では、特に強誘電体キャパシタ３が高密度化されたことで強誘電体キャパシタ３、３間の隙間がより狭小化し、これによってサイドウォール２０、２０間の隙間がさらに狭くなってこの隙間内にコンタクトホール２４を形成するのが困難になった場合に、特に好適な方法である。
すなわち、強誘電体キャパシタ３、３間の隙間が狭小化することで、図６（ａ）に示すようにコンタクトホール２４及び２３ｂを形成した際、このコンタクトホール２４がサイドウォール２０、２０間の隙間に収まらず、一方（または両方）のサイドウォール２０にかかって形成されてしまうことがある。なお、第１実施形態においても、特に合わせずれが大きくなってしまった場合、同様に、コンタクトホール２４が一方のサイドウォール２０にかかって形成されてしまうことがある。 In the second embodiment, in particular, the gap between the ferroelectric capacitors 3 and 3 is further narrowed by increasing the density of the ferroelectric capacitor 3, thereby further narrowing the gap between the sidewalls 20 and 20. This is a particularly suitable method when it becomes difficult to form the contact hole 24 in the gap.
That is, when the contact holes 24 and 23b are formed as shown in FIG. 6A by narrowing the gap between the ferroelectric capacitors 3 and 3, the contact holes 24 are formed between the sidewalls 20 and 20. In some cases, it may be formed on one (or both) sidewalls 20 without being fit in the gap. In the first embodiment as well, when the misalignment is particularly large, the contact hole 24 may be formed over one side wall 20 in the same manner.

このようにしてコンタクトホール２４及び２３ｂが形成されてしまうと、サイドウォール２０の側壁部における第２水素バリア膜２１は、そのエッチング耐性が高いにもかかわらず、図６（ａ）に示したようにコンタクトホール２４の形成時に削り取られてしまう。したがって、この第２水素バリア膜２１が削り取られた箇所では、この箇所に対応する強誘電体キャパシタ３は、その側壁部に一層の水素バリア膜（第１水素バリア膜１９）しか存在しないことになる。   When the contact holes 24 and 23b are formed in this way, the second hydrogen barrier film 21 on the side wall portion of the side wall 20 has a high etching resistance as shown in FIG. In other words, the contact hole 24 is scraped off. Therefore, at the location where the second hydrogen barrier film 21 is scraped, the ferroelectric capacitor 3 corresponding to this location has only one layer of hydrogen barrier film (first hydrogen barrier film 19) on its side wall. Become.

そこで、この第２実施形態では、図６（ｂ）に示すようにＣＶＤ法（化学気相成長法）で層間絶縁膜２２上にＡｌＯｘを成膜し、第３水素バリア層２９ａを形成する。そして、この第３水素バリア層２９ａをエッチバックすることにより、図６（ｃ）に示すようにコンタクトホール２４及び２３ｂの内面に第３水素バリア層２９ａを選択的に残し、これによってコンタクトホール２４及び２３ｂの内面に第３水素バリア膜２９を形成する。この第３水素バリア膜２９の形成法についても、ＣＶＤ法のうち、特にカバレッジ性の良いＡＬＤ法が採用され、その成膜条件については、前記第１水素バリア膜１９の成膜条件と同様とされる。また、この第３水素バリア膜２９については、特にコンタクトホール２４及び２３ｂを塞がないように薄く成膜する必要があり、具体的には、１０〜２０ｎｍ程度の厚さに成膜される。   Therefore, in the second embodiment, as shown in FIG. 6B, AlOx is formed on the interlayer insulating film 22 by CVD (chemical vapor deposition) to form the third hydrogen barrier layer 29a. Then, by etching back the third hydrogen barrier layer 29a, the third hydrogen barrier layer 29a is selectively left on the inner surfaces of the contact holes 24 and 23b as shown in FIG. And the 3rd hydrogen barrier film | membrane 29 is formed in the inner surface of 23b. As the method for forming the third hydrogen barrier film 29, an ALD method having particularly good coverage is adopted among the CVD methods, and the film formation conditions are the same as the film formation conditions for the first hydrogen barrier film 19. Is done. The third hydrogen barrier film 29 needs to be thinly formed so as not to block the contact holes 24 and 23b. Specifically, the third hydrogen barrier film 29 is formed to a thickness of about 10 to 20 nm.

なお、本実施形態では、コンタクトホール２４及び２３ｂに選択的に第３水素バリア膜２９を形成することから、強誘電体キャパシタ３の上部電極１６に通じるコンタクトホール２７については、コンタクトホール２４と同一工程で形成することなく、このコンタクトホール２４及び２３ｂにプラグを埋め込んだ後に行うようにする。   In this embodiment, since the third hydrogen barrier film 29 is selectively formed in the contact holes 24 and 23b, the contact hole 27 leading to the upper electrode 16 of the ferroelectric capacitor 3 is the same as the contact hole 24. It is performed after the plugs are embedded in the contact holes 24 and 23b without forming them in the process.

すなわち、コンタクトホール２４及び２３ｂ内に第３水素バリア膜２９を形成した後、このコンタクトホール２４内に、前記プラグ１８の埋設工程と同様にして、図７（ａ）に示すようにタングステンからなるプラグ２６を埋設する。
次いで、図７（ｂ）に示すように強誘電体キャパシタ３の上部電極１６に通じるコンタクトホール２７を形成し、さらにここにプラグ２８を埋設する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置を得る。 That is, after forming the third hydrogen barrier film 29 in the contact holes 24 and 23b, the contact hole 24 is made of tungsten as shown in FIG. Plug 26 is embedded.
Next, as shown in FIG. 7B, a contact hole 27 leading to the upper electrode 16 of the ferroelectric capacitor 3 is formed, and a plug 28 is buried therein.
Thereafter, another interlayer insulating film (not shown) or the like is formed on the interlayer insulating film 22 to obtain a ferroelectric memory device.

このような強誘電体メモリ装置の製造方法にあっては、コンタクトホール２４を形成した後、このコンタクトホール２４内にプラグ２６を形成（埋設）するのに先だち、このコンタクトホール２４の内面に第３水素バリア膜２９を形成するので、コンタクトホール２４内にプラグ２６を形成した際、前記第３水素バリア２９によってコンタクトホール２４の外側に水素が拡散するのを防止することができる。したがって、第２水素バリア膜２１がコンタクトホール２４の形成時に削り取られていても、第３水素バリア膜２９と第１水素バリア１９との二層で保護することができるので、強誘電体キャパシタ３が水素によりダメージを受け、特性劣化を引き起こすといったことをより確実に防止することができる。   In such a method of manufacturing a ferroelectric memory device, after the contact hole 24 is formed, the plug 26 is formed (embedded) in the contact hole 24 and then the inner surface of the contact hole 24 is Since the third hydrogen barrier film 29 is formed, it is possible to prevent hydrogen from diffusing outside the contact hole 24 by the third hydrogen barrier 29 when the plug 26 is formed in the contact hole 24. Therefore, even if the second hydrogen barrier film 21 is scraped off when the contact hole 24 is formed, the second hydrogen barrier film 21 can be protected by two layers of the third hydrogen barrier film 29 and the first hydrogen barrier 19. Can be more reliably prevented from being damaged by hydrogen and causing deterioration of characteristics.

次に、本発明の強誘電体メモリ装置の製造方法の第３実施形態を説明する。
この第３実施形態が前記の第１実施形態と異なるところは、前記絶縁膜２０ａをエッチバックし、強誘電体キャパシタ３の側部にサイドウォール２０を形成する工程において、前記サイドウォール２０の側方の前記第１水素バリア膜１９をもエッチバックし、その下地である第２下地絶縁膜７を露出させている点にある。 Next, a third embodiment of the method for manufacturing a ferroelectric memory device according to the present invention will be described.
The third embodiment is different from the first embodiment in that the insulating film 20a is etched back and the side wall 20 is formed on the side of the ferroelectric capacitor 3 in the step of forming the side wall 20 on the side of the ferroelectric capacitor 3. The first hydrogen barrier film 19 is also etched back to expose the second base insulating film 7 as the base.

すなわち、この第３実施形態では、図８（ａ）に示すように第１実施形態と同様に第１水素バリア膜１９を形成する。強誘電体キャパシタ３を覆って、例えばＣＶＤ法（化学気相成長法）により下地絶縁膜７上にＡｌＯｘを成膜し、第１水素バリア膜１９を形成する。この水素バリア膜１９の膜厚については、特に限定されないものの、例えば５〜２０ｎｍ程度とされる。   That is, in the third embodiment, as shown in FIG. 8A, the first hydrogen barrier film 19 is formed as in the first embodiment. An AlOx film is formed on the base insulating film 7 by, for example, a CVD method (chemical vapor deposition method) so as to cover the ferroelectric capacitor 3, and a first hydrogen barrier film 19 is formed. The thickness of the hydrogen barrier film 19 is not particularly limited, but is, for example, about 5 to 20 nm.

このようにして第１水素バリア膜１９を成膜したら、続いて図８（ｂ）に示すように、第１実施形態と同様にして絶縁膜２０ａを形成する。
次いで、前記絶縁膜２０ａをエッチバックする。ただし、この第３実施形態においては、前記したように絶縁膜２０ａのみをエッチバックするだけでなく、図８（ｃ）に示すように、その下地である第１水素バリア膜１９をもエッチバックする。 When the first hydrogen barrier film 19 is formed in this way, subsequently, as shown in FIG. 8B, an insulating film 20a is formed in the same manner as in the first embodiment.
Next, the insulating film 20a is etched back. However, in the third embodiment, not only the insulating film 20a is etched back as described above, but also the first hydrogen barrier film 19 that is the base is etched back as shown in FIG. 8C. To do.

すると、強誘電体キャパシタ３の側壁部（側部）には、第１水素バリア膜１９を介してサイドウォール２０が形成される。また、特に強誘電体キャパシタ３、３間のサイドウォール２０、２０間では、第１水素バリア膜１９がエッチバックされたことにより、その下地である第２下地絶縁膜７が露出し、一部がオーバーエッチングされる。一方、強誘電体キャパシタ３の上部電極１６上では、第１水素バリア膜１９がエッチバックされたことにより、その下地である上部電極１６が露出する。   Then, the sidewall 20 is formed on the sidewall (side) of the ferroelectric capacitor 3 via the first hydrogen barrier film 19. In particular, between the sidewalls 20 and 20 between the ferroelectric capacitors 3 and 3, the first hydrogen barrier film 19 is etched back, so that the second base insulating film 7 as the base is exposed, and a part thereof is exposed. Is over-etched. On the other hand, on the upper electrode 16 of the ferroelectric capacitor 3, the first hydrogen barrier film 19 is etched back, so that the upper electrode 16 which is the base is exposed.

以下、前記の第１実施形態と同様にして、図９（ａ）に示すように第２水素バリア２１を形成する。続いて、図９（ｂ）に示すように層間絶縁膜２２を形成し、さらにコンタクトホール２４及びコンタクトホール２３の上部２３ｂと、コンタクトホール２７とを形成する。その後、図９（ｃ）に示すように、各コンタクトホール２４、２３ｂ、２７にそれぞれプラグ２６、２５ｂ、２８を埋設（形成）する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置を得る。 Thereafter, as in the first embodiment, the second hydrogen barrier 21 is formed as shown in FIG. Subsequently, as shown in FIG. 9B, an interlayer insulating film 22 is formed, and further, a contact hole 24, an upper portion 23b of the contact hole 23, and a contact hole 27 are formed. Thereafter, as shown in FIG. 9C, plugs 26, 25b, and 28 are embedded (formed) in the contact holes 24, 23b, and 27, respectively.
Thereafter, another interlayer insulating film (not shown) or the like is formed on the interlayer insulating film 22 to obtain a ferroelectric memory device.

このような強誘電体メモリ装置の製造方法にあっては、サイドウォール２０の形成時に、このサイドウォール２０の側方の第１水素バリア膜１９をもエッチバックし、第２下地絶縁膜７を露出させているので、さらに第２水素バリア膜２１を形成した後、コンタクトホール２４を形成する際、そのエッチングを容易に行うことができる。すなわち、サイドウォール２０、２０間には、エッチング耐性が高い水素バリア膜が第２水素バリア膜２１一層だけしか存在していないので、加工性がより良好になり、エッチングの負荷を十分小さくすることができる。   In such a method of manufacturing a ferroelectric memory device, when the sidewall 20 is formed, the first hydrogen barrier film 19 on the side of the sidewall 20 is also etched back, and the second base insulating film 7 is formed. Since it is exposed, the etching can be easily performed when the contact hole 24 is formed after the second hydrogen barrier film 21 is further formed. That is, since only one second hydrogen barrier film 21 is present between the sidewalls 20 and 20, the hydrogen barrier film having high etching resistance is improved, and the etching load is sufficiently reduced. Can do.

なお、本実施形態においても、特に強誘電体キャパシタ３が高密度化されたことで、強誘電体キャパシタ３、３間の隙間がより狭小化している場合などでは、第２実施形態と同様に、コンタクトホール２４内に第３水素バリア膜２９を形成するようにしてもよい。   In the present embodiment as well, in the case where the gap between the ferroelectric capacitors 3 and 3 is narrowed due to the high density of the ferroelectric capacitor 3, the same as in the second embodiment. A third hydrogen barrier film 29 may be formed in the contact hole 24.

次に、本発明の強誘電体メモリ装置の製造方法の第４実施形態を説明する。
この第４実施形態が前記の第１実施形態と異なるところは、第２水素バリア膜２１を、サイドウォール２０上に形成するのに代えて、平坦化された層間絶縁膜上に形成している点にある。 Next, a fourth embodiment of the method for manufacturing a ferroelectric memory device according to the present invention will be described.
The fourth embodiment differs from the first embodiment in that the second hydrogen barrier film 21 is formed on a planarized interlayer insulating film instead of being formed on the sidewall 20. In the point.

すなわち、この第４実施形態では、図１０（ａ）に示すように第１水素バリア膜１９上に絶縁膜２０ａを形成したら、これをエッチバックしてサイドウォール２０を形成することなく、その上に直接層間絶縁膜２２を形成し、さらにこれをＣＭＰ法等によって平坦化する。
続いて、図１０（ｂ）に示すように、この層間絶縁膜２２上にスパッタ法等によって第２水素バリア膜３０を形成し、さらに、この第２水素バリア膜３０上に、前記絶縁膜２０ａと同様にプラズマＣＶＤ法（プラズマＴＥＯＳ法）によって層間絶縁膜３１を形成する。 That is, in the fourth embodiment, when the insulating film 20a is formed on the first hydrogen barrier film 19 as shown in FIG. 10A, the insulating film 20a is etched back to form the sidewall 20 without forming it. Then, an interlayer insulating film 22 is directly formed and further planarized by a CMP method or the like.
Subsequently, as shown in FIG. 10B, a second hydrogen barrier film 30 is formed on the interlayer insulating film 22 by sputtering or the like, and the insulating film 20a is further formed on the second hydrogen barrier film 30. Similarly, the interlayer insulating film 31 is formed by the plasma CVD method (plasma TEOS method).

次いで、図１０（ｃ）に示すように、前記強誘電体キャパシタ３、３間にコンタクトホール２４及びコンタクトホール２３の上部２３ｂを形成する。
続いて、前記の第２実施形態と同様にして、図１１（ａ）に示すようにＡＬＤ法で層間絶縁膜３１上にＡｌＯｘを成膜し、第３水素バリア層３２ａを形成する。そして、この第３水素バリア層３２ａをエッチバックすることにより、図１１（ｂ）に示すようにコンタクトホール２４の内面に第３水素バリア層３２ａを選択的に残し、これによってコンタクトホール２４の内面に第３水素バリア膜３２を形成する。 Next, as shown in FIG. 10C, a contact hole 24 and an upper portion 23 b of the contact hole 23 are formed between the ferroelectric capacitors 3 and 3.
Subsequently, as in the second embodiment, as shown in FIG. 11A, AlOx is formed on the interlayer insulating film 31 by the ALD method to form the third hydrogen barrier layer 32a. Then, by etching back the third hydrogen barrier layer 32a, the third hydrogen barrier layer 32a is selectively left on the inner surface of the contact hole 24 as shown in FIG. Then, a third hydrogen barrier film 32 is formed.

次いで、このコンタクトホール２４内に、前記プラグ１８の埋設工程と同様にして、図１１（ｃ）に示すようにタングステンからなるプラグ２６を埋設する。
そして、強誘電体キャパシタ３の上部電極１６に通じるコンタクトホール（図示せず）を形成し、さらにここにプラグ（図示せず）を埋設する。
その後、層間絶縁膜３１上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置を得る。 Next, a plug 26 made of tungsten is buried in the contact hole 24 as shown in FIG.
Then, a contact hole (not shown) leading to the upper electrode 16 of the ferroelectric capacitor 3 is formed, and a plug (not shown) is buried therein.
Thereafter, another interlayer insulating film (not shown) or the like is formed on the interlayer insulating film 31 to obtain a ferroelectric memory device.

このような強誘電体メモリ装置の製造方法にあっては、強誘電体キャパシタ３の側面部に第１水素バリア膜１９を形成し、また、コンタクトホール２４の内面に第３水素バリア膜３２を形成しているので、コンタクトホール２４内にプラグ２６を形成した際、前記第３水素バリア３２によってコンタクトホール２４の外側に水素が拡散するのを防止でき、しかも強誘電体キャパシタ３の側面部を第１水素バリア膜１９で保護することができる。したがって、強誘電体キャパシタ３の側方にコンタクトホール２４を形成し、ここにタングステンを埋め込んでプラグ２６を形成した際、発生した水素に対して強誘電体キャパシタ３の側面側を第１水素バリア膜１９と第３水素バリア膜３２との二層で保護することができる。よって、強誘電体キャパシタ３が水素によりダメージを受け、特性劣化を引き起こすといったことを防止することができる。   In such a method of manufacturing a ferroelectric memory device, the first hydrogen barrier film 19 is formed on the side surface of the ferroelectric capacitor 3, and the third hydrogen barrier film 32 is formed on the inner surface of the contact hole 24. Therefore, when the plug 26 is formed in the contact hole 24, it is possible to prevent hydrogen from diffusing outside the contact hole 24 by the third hydrogen barrier 32, and the side portion of the ferroelectric capacitor 3 can be formed. It can be protected by the first hydrogen barrier film 19. Therefore, when the contact hole 24 is formed on the side of the ferroelectric capacitor 3 and the plug 26 is formed by burying tungsten therein, the first hydrogen barrier is formed on the side surface of the ferroelectric capacitor 3 against the generated hydrogen. It can be protected by two layers of the film 19 and the third hydrogen barrier film 32. Therefore, it is possible to prevent the ferroelectric capacitor 3 from being damaged by hydrogen and causing deterioration of characteristics.

また、コンタクトホール２４及び２３ｂを比較的大径に形成しても、その後このコンタクトホール２４及び２３ｂ内に第３水素バリア膜３２を形成することから、この第３水素バリア膜３２内に形成するプラグ２６の外径を所望の外径にすることができる。したがって、コンタクトホール２４及び２３ｂの加工の際のマージンを大きくすることができる。   Further, even if the contact holes 24 and 23b are formed to have a relatively large diameter, the third hydrogen barrier film 32 is formed in the contact holes 24 and 23b, and therefore, the contact holes 24 and 23b are formed in the third hydrogen barrier film 32. The outer diameter of the plug 26 can be set to a desired outer diameter. Therefore, the margin for processing the contact holes 24 and 23b can be increased.

そして、このような本発明の製造方法によって得られた強誘電体メモリ装置は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、およびエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。   The ferroelectric memory device obtained by the manufacturing method of the present invention includes a mobile phone, a personal computer, a liquid crystal device, an electronic notebook, a pager, a POS terminal, an IC card, a mini disc player, a liquid crystal projector, and an engineering.・ Various electronic devices such as workstations (EWS), word processors, TVs, viewfinder type or monitor direct view type video tape recorders, electronic desk calculators, car navigation devices, devices with touch panels, watches, game machines, electrophoresis devices, etc. Can be applied to.

なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

本発明に係る強誘電体メモリ装置の一例を示す要部断面図である。1 is a cross-sectional view of an essential part showing an example of a ferroelectric memory device according to the present invention. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は別の製造方法の説明図である。(A)-(c) is explanatory drawing of another manufacturing method. （ａ）、（ｂ）は図６に続く工程説明図である。(A), (b) is process explanatory drawing following FIG. （ａ）〜（ｃ）は別の製造方法の説明図である。(A)-(c) is explanatory drawing of another manufacturing method. （ａ）〜（ｃ）は図８に続く工程説明図である。(A)-(c) is process explanatory drawing following FIG. （ａ）〜（ｃ）は別の製造方法の説明図である。(A)-(c) is explanatory drawing of another manufacturing method. （ａ）〜（ｃ）は図１０に続く工程説明図である。(A)-(c) is process explanatory drawing following FIG.

符号の説明Explanation of symbols

１…強誘電体メモリ装置、２…基体、３…強誘電体キャパシタ、５…駆動トランジスタ、６…第１下地絶縁膜、７…第２下地絶縁膜、１３…酸素バリア膜、１４…下部電極、１５…強誘電体膜、１６…上部電極、１９…第１水素バリア膜、２０…サイドウォール、２０ａ…絶縁膜、２１…第２水素バリア膜、２２…層間絶縁膜、２４…コンタクトホール、２６…プラグ、２９…第３水素バリア膜、３０…第２水素バリア膜、３２…第３水素バリア膜   DESCRIPTION OF SYMBOLS 1 ... Ferroelectric memory device, 2 ... Base | substrate, 3 ... Ferroelectric capacitor, 5 ... Drive transistor, 6 ... 1st base insulating film, 7 ... 2nd base insulating film, 13 ... Oxygen barrier film, 14 ... Lower electrode 15 ... ferroelectric film, 16 ... upper electrode, 19 ... first hydrogen barrier film, 20 ... side wall, 20a ... insulating film, 21 ... second hydrogen barrier film, 22 ... interlayer insulating film, 24 ... contact hole, 26 ... plug, 29 ... third hydrogen barrier film, 30 ... second hydrogen barrier film, 32 ... third hydrogen barrier film

Claims (5)

基体上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記基体上に第１水素バリア膜を形成する工程と、
前記第１水素バリア膜上に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記絶縁膜からなるサイドウォールを形成する工程と、
前記第１水素バリア膜上及び前記サイドウォール上に第２水素バリア膜を形成する工程と、
前記第２水素バリア膜上に層間絶縁膜を形成する工程と、
前記強誘電体キャパシタの側方を開孔し、前記層間絶縁膜から前記基体側に連通するコンタクトホールを形成する工程と、
前記コンタクトホール内に導電材料を埋め込んでプラグを形成する工程と、を有し、
前記サイドウォールを形成する工程では、前記サイドウォールの側方の前記第１水素バリア膜をもエッチバックしてその下地を露出させるようにし、
前記コンタクトホールを形成する工程では、前記サイドウォールを形成する工程において露出させた部位の下地を通るようにコンタクトホールを形成することを特徴とする強誘電体メモリ装置の製造方法。 Forming a ferroelectric capacitor comprising a lower electrode, a ferroelectric film, and an upper electrode on a substrate;
Forming a first hydrogen barrier film on the substrate covering the ferroelectric capacitor;
Forming an insulating film on the first hydrogen barrier film;
Etching back the insulating film, and forming a sidewall made of the insulating film on the side of the ferroelectric capacitor;
Forming a second hydrogen barrier film on the first hydrogen barrier film and the sidewall;
Forming an interlayer insulating film on the second hydrogen barrier film;
Opening a side of the ferroelectric capacitor and forming a contact hole communicating from the interlayer insulating film to the substrate side;
And a step of forming a plug by filling a conductive material in the contact hole,
In the step of forming the sidewall, the first hydrogen barrier film on the side of the sidewall is also etched back to expose the base,
In the step of forming the contact hole, the contact hole is formed so as to pass through the base of the portion exposed in the step of forming the side wall . 前記のコンタクトホールを形成する工程とプラグを形成する工程との間に、前記コンタクトホールの内面に第３水素バリア膜を化学気相成長法で形成する工程を有していることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法。   A step of forming a third hydrogen barrier film on the inner surface of the contact hole by a chemical vapor deposition method is provided between the step of forming the contact hole and the step of forming the plug. 2. A method of manufacturing a ferroelectric memory device according to claim 1. 前記サイドウォールを形成する工程と前記第２水素バリア膜を形成する工程との間に、加熱処理を行うことを特徴と請求項１又は２に記載の強誘電体メモリ装置の製造方法。 3. The method of manufacturing a ferroelectric memory device according to claim 1, wherein heat treatment is performed between the step of forming the sidewall and the step of forming the second hydrogen barrier film. 前記水素バリア膜がアルミニウム酸化物であることを特徴とする請求項１〜３のいずれか一項に記載の強誘電体メモリ装置の製造方法。 The method of manufacturing a ferroelectric memory device according to claim 1 , wherein the hydrogen barrier film is aluminum oxide. 前記水素バリア膜の形成法として、原子層気相成長法を用いることを特徴と請求項４記載の強誘電体メモリ装置の製造方法。 5. The method of manufacturing a ferroelectric memory device according to claim 4, wherein an atomic layer vapor deposition method is used as a method of forming the hydrogen barrier film.
JP2006321468A 2006-11-29 2006-11-29 Method for manufacturing ferroelectric memory device Expired - Fee Related JP5022679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006321468A JP5022679B2 (en) 2006-11-29 2006-11-29 Method for manufacturing ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006321468A JP5022679B2 (en) 2006-11-29 2006-11-29 Method for manufacturing ferroelectric memory device

Publications (2)

Publication Number Publication Date
JP2008135618A JP2008135618A (en) 2008-06-12
JP5022679B2 true JP5022679B2 (en) 2012-09-12

Family

ID=39560253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006321468A Expired - Fee Related JP5022679B2 (en) 2006-11-29 2006-11-29 Method for manufacturing ferroelectric memory device

Country Status (1)

Country Link
JP (1) JP5022679B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772052B2 (en) * 2011-02-23 2015-09-02 セイコーエプソン株式会社 Pyroelectric detector, pyroelectric detector and electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068987A (en) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd Semiconductor storage device and its manufacturing method
JP2004071932A (en) * 2002-08-08 2004-03-04 Toshiba Corp Semiconductor device
JP3793207B2 (en) * 2004-03-18 2006-07-05 株式会社東芝 Ferroelectric memory device and manufacturing method thereof
JP2005327989A (en) * 2004-05-17 2005-11-24 Toshiba Corp Semiconductor device and method of manufacturing the same
JP4803995B2 (en) * 2004-06-28 2011-10-26 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
JP2006222389A (en) * 2005-02-14 2006-08-24 Toshiba Corp Semiconductor storage device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008135618A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP4453846B2 (en) Ferroelectric memory device and manufacturing method thereof
US20040183112A1 (en) Semiconductor device and method of manufacturing the same
JP2003347517A (en) Semiconductor device and method for manufacturing the same
US7550392B2 (en) Semiconductor device and method of manufacturing the same
US7279342B2 (en) Ferroelectric memory
JP5215552B2 (en) Method for manufacturing ferroelectric memory device
JP4580284B2 (en) Method for manufacturing ferroelectric element
JP2003086771A (en) Capacitive element, and semiconductor device and its manufacturing method
JP4578471B2 (en) Semiconductor device and manufacturing method thereof
JP4853057B2 (en) Method for manufacturing ferroelectric memory device
JP4661572B2 (en) Ferroelectric memory and manufacturing method of ferroelectric memory
JP5242044B2 (en) Ferroelectric memory device and manufacturing method thereof
JP5022679B2 (en) Method for manufacturing ferroelectric memory device
JP5239294B2 (en) Manufacturing method of semiconductor device
JP5028829B2 (en) Method for manufacturing ferroelectric memory device
JP4894843B2 (en) Semiconductor device and manufacturing method thereof
JP2007214353A (en) Manufacturing method of ferroelectric capacitor and of semiconductor memory
JP2013191664A (en) Semiconductor device and method of manufacturing the same
JP4467891B2 (en) Manufacturing method of semiconductor device
JP4809367B2 (en) Semiconductor device and manufacturing method thereof
JP2005327989A (en) Semiconductor device and method of manufacturing the same
KR100629692B1 (en) Method for manufacturing ferroelectric random access memory device
JP4515492B2 (en) Manufacturing method of semiconductor device
JP2006066796A (en) Ferroelectric memory and its manufacturing method
JP2007242930A (en) Ferroelectric memory device, and method of manufacturing ferroelectric memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090813

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

R150 Certificate of patent or registration of utility model

Ref document number: 5022679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees