JP2007242930A - Ferroelectric memory device, and method of manufacturing ferroelectric memory device - Google Patents

Ferroelectric memory device, and method of manufacturing ferroelectric memory device Download PDF

Info

Publication number
JP2007242930A
JP2007242930A JP2006064012A JP2006064012A JP2007242930A JP 2007242930 A JP2007242930 A JP 2007242930A JP 2006064012 A JP2006064012 A JP 2006064012A JP 2006064012 A JP2006064012 A JP 2006064012A JP 2007242930 A JP2007242930 A JP 2007242930A
Authority
JP
Japan
Prior art keywords
film
hydrogen barrier
barrier film
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006064012A
Other languages
Japanese (ja)
Inventor
Tsukasa Miyaji
主 宮治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006064012A priority Critical patent/JP2007242930A/en
Publication of JP2007242930A publication Critical patent/JP2007242930A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ferroelectric memory device for easily forming a contact hole when forming a deep contact hole and improving resistance against hydrogen. <P>SOLUTION: The ferroelectric memory device 1 comprises: a first interlayer insulating film 3; a ferroelectric capacitor 4; an insulating hydrogen barrier film 5; a second interlayer insulating film 6; and a contact hole 7 passing through the second interlayer insulating film 6, the insulating hydrogen barrier film 5, and the first interlayer insulating film 3. The insulating hydrogen barrier film 5 is made of a first insulating hydrogen barrier film 5a and a second insulating hydrogen barrier film 5b; the first insulating hydrogen barrier film 5a forms a first sidewall layer 19a at the sidewall section of the ferroelectric capacitor 4; and the second insulating hydrogen barrier film 5b forms a second sidewall layer 19b while being provided on the first sidewall layer 19a, and is formed by covering an upper electrode 16 and the first interlayer insulating film 3 in the ferroelectric capacitor 4. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法とこれによって得られる強誘電体メモリ装置に関する。   The present invention relates to a method of manufacturing a ferroelectric memory device having a ferroelectric capacitor and a ferroelectric memory device obtained thereby.

強誘電体メモリ装置を製造する過程においては、強誘電体膜の劣化防止が重要な課題となっている。すなわち、強誘電体メモリ装置の製造工程では、強誘電体膜を形成した後、層間絶縁膜の形成やドライエッチングなどの工程の際、水素雰囲気（還元雰囲気）下に曝されることがある。このように強誘電体膜が還元雰囲気、例えば水素（Ｈ２）や水（Ｈ２Ｏ）等に曝されると、強誘電体膜は一般に金属酸化物からなるため、強誘電体膜を構成する酸素が還元されてしまい、強誘電体キャパシタの電気特性が著しく低下してしまう。 In the process of manufacturing a ferroelectric memory device, prevention of deterioration of the ferroelectric film is an important issue. That is, in the manufacturing process of the ferroelectric memory device, after forming the ferroelectric film, it may be exposed to a hydrogen atmosphere (reducing atmosphere) in the process of forming an interlayer insulating film or dry etching. When the ferroelectric film is exposed to a reducing atmosphere such as hydrogen (H 2 ) or water (H 2 O) as described above, the ferroelectric film is generally made of a metal oxide. The oxygen to be reduced is reduced, and the electrical characteristics of the ferroelectric capacitor are significantly deteriorated.

そこで、従来では水素ダメージの防止策として、キャパシタ形成後に、該キャパシタを覆って水素バリア機能を有する絶縁膜（ＡｌＯｘ等）を、水素バリア膜として設けている（例えば、特許文献１参照）。また、このように水素バリア膜を設ける場合では、通常、層間膜中にもこの水素バリア膜を設け、強誘電体膜の劣化防止を図っている。
さらに、強誘電体型メモリでは、その他の拡散防止膜を設けることも知られている（例えば、特許文献２参照）。
特開２００４−１１９９７８号公報 特開２００４−１７２３３０号公報 Therefore, conventionally, as a measure for preventing hydrogen damage, an insulating film (AlOx or the like) having a hydrogen barrier function covering the capacitor is provided as a hydrogen barrier film after the capacitor is formed (see, for example, Patent Document 1). When the hydrogen barrier film is provided as described above, this hydrogen barrier film is usually provided also in the interlayer film to prevent the deterioration of the ferroelectric film.
Furthermore, it is also known that a ferroelectric memory is provided with other diffusion preventing films (for example, see Patent Document 2).
JP 2004-119978 A JP 2004-172330 A

ところで、特に水素バリア膜が層間絶縁膜の中間に形成されている構造において、これら水素バリア膜と層間絶縁膜とからなる積層膜に深いコンタクトホールを形成する場合に、積層膜を一括してエッチング処理し、コンタクトホールを形成しようとしても、コンタクトホールが正常に形成できないことがある。すなわち、一般に層間絶縁膜としてはＳｉＯ２が使用され、このＳｉＯ２に対するエッチャントとしては通常フッ素系のガスが用いられるが、例えばＡｌＯｘからなる水素バリア膜は、フッ素系のガスによるエッチングレートが格段に低い。したがって、このエッチングによるコンタクトホールの形成が著しく遅くなり、あるいはこの水素バリア膜の下層のエッチング性が低下し、ホール形状が先細りになってしまうことにより、このコンタクトホールに埋設されるプラグの抵抗異常が生じていた。 By the way, especially in the structure in which the hydrogen barrier film is formed in the middle of the interlayer insulating film, when forming a deep contact hole in the laminated film composed of the hydrogen barrier film and the interlayer insulating film, the laminated film is etched all at once. Even if an attempt is made to form a contact hole by processing, the contact hole may not be formed normally. That is, generally, SiO 2 is used as an interlayer insulating film, and a fluorine-based gas is usually used as an etchant for this SiO 2. For example, a hydrogen barrier film made of AlOx has a remarkably high etching rate with a fluorine-based gas. Low. Therefore, contact hole formation by this etching is remarkably slow, or the etching property of the lower layer of this hydrogen barrier film is lowered, and the hole shape becomes tapered, resulting in abnormal resistance of the plug embedded in this contact hole. Has occurred.

このような不都合を回避するため、特に水素バリア膜を成膜した後、この上に層間絶縁膜を形成する前に水素バリア膜のみを選択的にエッチングし、この水素バリア膜にコンタクトホールを形成することが考えられる。水素バリア膜にコンタクトホールを形成する場合、後に層間絶縁膜に形成するコンタクトホールとの位置ずれ（合わせずれ）を回避するため、十分にマージンをとって大径に形成する必要がある。   In order to avoid such inconvenience, especially after forming a hydrogen barrier film, only the hydrogen barrier film is selectively etched before forming an interlayer insulating film thereon, and a contact hole is formed in the hydrogen barrier film. It is possible to do. When a contact hole is formed in the hydrogen barrier film, it is necessary to form a large diameter with a sufficient margin in order to avoid a positional shift (alignment shift) with a contact hole formed later in the interlayer insulating film.

ところが、このように水素バリア膜に大径のコンタクトホールを形成しようとすると、これを形成するためのレジストマスクの位置ずれ（合わせずれ）などによって強誘電体キャパシタの側壁部までエッチングしてしまい、強誘電体キャパシタの側壁部に形成された水素バリア膜を除去してこの強誘電体キャパシタの側壁面を露出させてしまうことがある。しかし、このように強誘電体キャパシタの側壁面を露出させてしまうと、強誘電体キャパシタの水素に対する耐性が十分に確保されなくなり、したがって強誘電体キャパシタ形成後の工程で水素雰囲気（還元雰囲気）下に曝された際、強誘電体膜を構成する酸素が還元されてしまい、強誘電体キャパシタの電気特性が著しく低下してしまう。   However, when trying to form a large-diameter contact hole in the hydrogen barrier film in this way, etching is performed up to the side wall portion of the ferroelectric capacitor due to misalignment (alignment misalignment) of the resist mask for forming this, The hydrogen barrier film formed on the side wall portion of the ferroelectric capacitor may be removed to expose the side wall surface of the ferroelectric capacitor. However, if the side wall surface of the ferroelectric capacitor is exposed in this manner, the ferroelectric capacitor is not sufficiently resistant to hydrogen, and therefore a hydrogen atmosphere (reducing atmosphere) is formed in the process after the ferroelectric capacitor is formed. When exposed to the lower side, oxygen constituting the ferroelectric film is reduced, and the electrical characteristics of the ferroelectric capacitor are significantly deteriorated.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に層間絶縁膜と絶縁性水素バリア膜とからなる積層膜に深いコンタクトホールを形成する場合に、このコンタクトホールの形成を容易にし、また強誘電体キャパシタの水素に対する耐性を良好に確保した強誘電体メモリ装置の製造方法と、これによって得られる強誘電体メモリ装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to form a contact hole particularly when a deep contact hole is formed in a laminated film composed of an interlayer insulating film and an insulating hydrogen barrier film. It is another object of the present invention to provide a method for manufacturing a ferroelectric memory device in which the ferroelectric capacitor has good resistance to hydrogen and a ferroelectric memory device obtained thereby.

本発明の強誘電体メモリ装置の製造方法は、基体上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に絶縁性水素バリア膜を形成する工程と、
前記絶縁性水素バリア膜上に第２層間絶縁膜を形成する工程と、
前記強誘電体キャパシタの側方にて、前記第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを一括してエッチングし、これら第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを貫通するコンタクトホールを形成する工程と、を備えた強誘電体メモリ装置の製造方法において、
前記絶縁性水素バリア膜の形成工程が、
前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に第１絶縁性水素バリア膜を形成する工程と、
前記第１絶縁性水素バリア膜をエッチバックして前記第１層間絶縁膜上から第１絶縁性水素バリア膜を除去するとともに、前記強誘電体キャパシタの側壁部に第１サイドウォール層を形成する工程と、
前記エッチバック後、前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に第２絶縁性水素バリア膜を形成し、前記強誘電体キャパシタの側壁部の前記第１サイドウォール層上に前記第２絶縁性水素バリア膜からなる第２サイドウォール層を形成し、該第１サイドウォール層と第２サイドウォール層とからなる水素バリアサイドウォールを形成する工程と、を有してなることを特徴としている。 A method for manufacturing a ferroelectric memory device according to the present invention includes a step of forming a first interlayer insulating film on a substrate,
Forming a ferroelectric capacitor comprising a lower electrode, a ferroelectric film and an upper electrode on the first interlayer insulating film;
Forming an insulating hydrogen barrier film on the first interlayer insulating film so as to cover the ferroelectric capacitor;
Forming a second interlayer insulating film on the insulating hydrogen barrier film;
The second interlayer insulating film, the insulating hydrogen barrier film, and the first interlayer insulating film are etched together at a side of the ferroelectric capacitor, and the second interlayer insulating film, the insulating hydrogen barrier film, Forming a contact hole penetrating the first interlayer insulating film, and a method for manufacturing a ferroelectric memory device,
Forming the insulating hydrogen barrier film,
Forming a first insulating hydrogen barrier film on the first interlayer insulating film so as to cover the ferroelectric capacitor;
The first insulating hydrogen barrier film is etched back to remove the first insulating hydrogen barrier film from on the first interlayer insulating film, and a first sidewall layer is formed on the side wall portion of the ferroelectric capacitor. Process,
After the etch back, a second insulating hydrogen barrier film is formed on the first interlayer insulating film so as to cover the ferroelectric capacitor, and the first sidewall layer on the side wall of the ferroelectric capacitor is formed on the first sidewall layer. Forming a second sidewall layer composed of a second insulating hydrogen barrier film, and forming a hydrogen barrier sidewall composed of the first sidewall layer and the second sidewall layer. It is a feature.

この強誘電体メモリ装置の製造方法によれば、第１絶縁性水素バリア膜の形成後、この第１絶縁性水素バリア膜をエッチバックして第１層間絶縁膜上から第１絶縁性水素バリア膜を除去し、これによって強誘電体キャパシタの側壁部にのみ選択的に第１サイドウォール層を形成した後、第２絶縁性水素バリア膜を形成するので、強誘電体キャパシタの側壁部には前記第１サイドウォール層とこれの上に形成された第２絶縁性水素バリア膜からなる第２サイドウォール層とによって積層構造の水素バリアサイドウォールが形成される。したがって、これら第１絶縁性水素バリア膜と第２絶縁性水素バリア膜とを予め設定した厚さに形成し、得られる積層構造の水素バリアサイドウォールの膜厚を、水素に対して十分な耐性が得られる厚さにすることにより、強誘電体キャパシタの水素に対する耐性を良好に確保することができる。したがって、強誘電体キャパシタの水素による電気特性の低下を防止し、高い信頼性を得ることができる。   According to this method of manufacturing a ferroelectric memory device, after the first insulating hydrogen barrier film is formed, the first insulating hydrogen barrier film is etched back to form the first insulating hydrogen barrier from above the first interlayer insulating film. After the film is removed, the first sidewall layer is selectively formed only on the sidewall portion of the ferroelectric capacitor, and then the second insulating hydrogen barrier film is formed. Therefore, the sidewall portion of the ferroelectric capacitor is formed on the sidewall portion of the ferroelectric capacitor. A hydrogen barrier sidewall having a laminated structure is formed by the first sidewall layer and the second sidewall layer made of the second insulating hydrogen barrier film formed thereon. Therefore, the first insulating hydrogen barrier film and the second insulating hydrogen barrier film are formed to have a predetermined thickness, and the thickness of the resulting hydrogen barrier sidewall of the laminated structure is sufficiently resistant to hydrogen. By making the thickness such that the ferroelectric capacitor is resistant to hydrogen, the ferroelectric capacitor can be favorably secured. Therefore, it is possible to prevent deterioration of electrical characteristics due to hydrogen of the ferroelectric capacitor and to obtain high reliability.

また、第１層間絶縁膜上には第２絶縁性水素バリア膜のみが設けられることにより、この第２絶縁性水素バリア膜からなる絶縁性水素バリア膜は水素バリア膜としての一般的な厚さに比べて十分に薄く形成されることになる。したがって、前記第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを貫通する深いコンタクトホールを形成した際、前記絶縁性水素バリア膜が十分に薄いことから、結果的にコンタクトホールの形成が容易になり、またこのコンタクトホールを正常に形成することが可能になる。よって、生産性を向上し、さらにコンタクトホール内に埋設されるプラグの抵抗を安定化して良品率を高めることができる。   Further, since only the second insulating hydrogen barrier film is provided on the first interlayer insulating film, the insulating hydrogen barrier film made of the second insulating hydrogen barrier film has a general thickness as a hydrogen barrier film. It will be formed sufficiently thinner than the above. Therefore, when the deep contact hole penetrating the second interlayer insulating film, the insulating hydrogen barrier film, and the first interlayer insulating film is formed, the insulating hydrogen barrier film is sufficiently thin. The contact hole can be formed easily, and the contact hole can be formed normally. Therefore, productivity can be improved and the resistance of the plug embedded in the contact hole can be stabilized to increase the yield rate.

また、前記の製造方法においては、前記第１絶縁性水素バリア膜がアルミニウム酸化物であってもよい。
アルミニウム酸化物であるアルミナ（ＡｌＯｘ）は良好な水素バリ性を有するので、これが強誘電体キャパシタの側壁部にて第１サイドウォール層となることにより、強誘電体キャパシタの水素に対する耐性をより良好に確保することができる。 In the manufacturing method, the first insulating hydrogen barrier film may be an aluminum oxide.
Since alumina (AlOx), which is an aluminum oxide, has good hydrogen burr properties, it becomes a first sidewall layer at the side wall portion of the ferroelectric capacitor, so that the ferroelectric capacitor has better resistance to hydrogen. Can be secured.

また、前記の製造方法においては、前記第１層間絶縁膜にコンタクトホールを形成し、該コンタクトホール内にプラグを埋設する工程を備え、
前記強誘電体キャパシタを形成する工程は、前記下部電極の下に、前記プラグを覆って酸素バリア膜を形成する工程を有しているのが好ましい。
このようにすれば、下部電極とプラグとの間に酸素バリア膜が形成されることにより、例えば後の工程である酸素雰囲気下での熱処理（強誘電体膜の特性回復のためのリカバリーアニール）でプラグが酸化し、抵抗が大幅に上昇してしまうのを防止することができる。したがって、プラグと下部電極との間の導通を良好に確保することができる。 Further, the manufacturing method includes a step of forming a contact hole in the first interlayer insulating film and embedding a plug in the contact hole,
The step of forming the ferroelectric capacitor preferably includes a step of forming an oxygen barrier film under the lower electrode so as to cover the plug.
In this way, by forming an oxygen barrier film between the lower electrode and the plug, for example, heat treatment in an oxygen atmosphere, which is a later process (recovery annealing for recovering the characteristics of the ferroelectric film) Therefore, it is possible to prevent the plug from being oxidized and the resistance from being significantly increased. Therefore, it is possible to ensure good conduction between the plug and the lower electrode.

本発明の強誘電体メモリ装置は、基体と、
前記基体上に設けられた第１層間絶縁膜と、
前記第１層間絶縁膜上に設けられた下部電極、強誘電体膜及び上部電極からなる強誘電体キャパシタと、
前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に設けられた絶縁性水素バリア膜と、
前記絶縁性水素バリア膜上に設けられた第２層間絶縁膜と、
前記強誘電体キャパシタの側方にて、前記第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを貫通して形成されたコンタクトホールと、を備えた強誘電体メモリ装置において、
前記絶縁性水素バリア膜は、第１絶縁性水素バリア膜と第２絶縁性水素バリア膜とからなり、前記第１絶縁性水素バリア膜は、前記強誘電体キャパシタの側壁部に選択的に形成されて第１サイドウォール層を形成し、前記第２絶縁性水素バリア膜は、前記第１サイドウォール層上に設けられて第２サイドウォール層を形成するとともに、前記強誘電体キャパシタの上部電極上及び前記第１層間絶縁膜上を覆って形成されていることを特徴としている。 The ferroelectric memory device of the present invention includes a base,
A first interlayer insulating film provided on the substrate;
A ferroelectric capacitor comprising a lower electrode, a ferroelectric film and an upper electrode provided on the first interlayer insulating film;
An insulating hydrogen barrier film provided on the first interlayer insulating film so as to cover the ferroelectric capacitor;
A second interlayer insulating film provided on the insulating hydrogen barrier film;
In a ferroelectric memory device, comprising a contact hole formed through the second interlayer insulating film, the insulating hydrogen barrier film, and the first interlayer insulating film on a side of the ferroelectric capacitor. ,
The insulating hydrogen barrier film includes a first insulating hydrogen barrier film and a second insulating hydrogen barrier film, and the first insulating hydrogen barrier film is selectively formed on a side wall portion of the ferroelectric capacitor. Forming a first sidewall layer, and the second insulating hydrogen barrier film is provided on the first sidewall layer to form a second sidewall layer and an upper electrode of the ferroelectric capacitor. It is formed so as to cover the top and the first interlayer insulating film.

この強誘電体メモリ装置によれば、強誘電体キャパシタの側壁部には第１サイドウォール層とこれの上に設けられて第２サイドウォール層とからなる積層構造のサイドウォールが形成され、第１層間絶縁膜上には第２絶縁性水素バリア膜からなる単一層の絶縁性水素バリア膜が形成されている。したがって、第１サイドウォール層となる第１絶縁性水素バリア膜と第２サイドウォール層となる第２絶縁性水素バリア膜とが予め設定した厚さに形成され、得られる積層構造のサイドウォールの膜厚が、水素に対して十分な耐性が得られる厚さとなることにより、強誘電体キャパシタの水素に対する耐性が良好に確保される。したがって、強誘電体キャパシタの水素による電気特性の低下が防止され、高い信頼性が得られるものとなる。   According to this ferroelectric memory device, the sidewall of the ferroelectric capacitor is formed with a sidewall having a laminated structure including the first sidewall layer and the second sidewall layer provided on the sidewall. A single-layer insulating hydrogen barrier film made of the second insulating hydrogen barrier film is formed on the one interlayer insulating film. Therefore, the first insulating hydrogen barrier film serving as the first sidewall layer and the second insulating hydrogen barrier film serving as the second sidewall layer are formed to have a predetermined thickness, and the sidewalls of the resulting laminated structure are formed. When the film thickness is such that sufficient resistance to hydrogen is obtained, the ferroelectric capacitor can be sufficiently resistant to hydrogen. Accordingly, the electrical characteristics of the ferroelectric capacitor are prevented from being deteriorated by hydrogen, and high reliability can be obtained.

また、第１層間絶縁膜上には第２絶縁性水素バリア膜のみが設けられたことにより、この第２絶縁性水素バリア膜からなる絶縁性水素バリア膜は水素バリア膜としての一般的な厚さに比べて十分に薄く形成されたものとなる。したがって、前記第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを貫通する深いコンタクトホールを形成した際、前記絶縁性水素バリア膜が十分に薄いことから、結果的にコンタクトホールの形成が容易になってこのコンタクトホールを一括して連続的に形成することが可能になるとともに、このコンタクトホールを正常に形成することが可能になる。よって、生産性が向上し、さらにコンタクトホール内に埋設されるプラグの抵抗が安定化して良品率が高められたものとなる。   Further, since only the second insulating hydrogen barrier film is provided on the first interlayer insulating film, the insulating hydrogen barrier film made of the second insulating hydrogen barrier film has a general thickness as a hydrogen barrier film. Compared to this, it is formed sufficiently thin. Therefore, when the deep contact hole penetrating the second interlayer insulating film, the insulating hydrogen barrier film, and the first interlayer insulating film is formed, the insulating hydrogen barrier film is sufficiently thin. As a result, the contact holes can be formed in a lump and continuously, and the contact holes can be formed normally. Therefore, productivity is improved, and resistance of the plug embedded in the contact hole is stabilized and the yield rate is increased.

また、前記強誘電体メモリ装置においては、第１絶縁性水素バリア膜がアルミニウム酸化物であってもよい。
アルミニウム酸化物であるアルミナ（ＡｌＯｘ）は良好な水素バリ性を有するので、これが強誘電体キャパシタの側壁部にて第１サイドウォール層となることにより、強誘電体キャパシタの水素に対する耐性をより良好に確保することができる。 In the ferroelectric memory device, the first insulating hydrogen barrier film may be aluminum oxide.
Since alumina (AlOx), which is an aluminum oxide, has good hydrogen burr properties, it becomes a first sidewall layer at the side wall portion of the ferroelectric capacitor, so that the ferroelectric capacitor has better resistance to hydrogen. Can be secured.

また、前記強誘電体メモリ装置においては、前記第１層間絶縁膜にコンタクトホールが形成され、該コンタクトホール内にプラグが埋設されてなり、
前記強誘電体キャパシタは、前記下部電極の下に、前記プラグを覆う酸素バリア膜を有しているのが好ましい。
このようにすれば、下部電極とプラグとの間に酸素バリア膜が形成されていることにより、例えば強誘電体キャパシタ形成後の工程である酸素雰囲気下での熱処理（強誘電体膜の特性回復のためのリカバリーアニール）でプラグが酸化し、抵抗が大幅に上昇してしまうのを防止することができる。したがって、プラグと下部電極との間の導通を良好に確保することができる。 In the ferroelectric memory device, a contact hole is formed in the first interlayer insulating film, and a plug is embedded in the contact hole.
The ferroelectric capacitor preferably has an oxygen barrier film covering the plug below the lower electrode.
In this way, since the oxygen barrier film is formed between the lower electrode and the plug, for example, heat treatment in an oxygen atmosphere (recovery of characteristics of the ferroelectric film), which is a process after formation of the ferroelectric capacitor. It is possible to prevent the plug from being oxidized by the recovery annealing) and the resistance from being significantly increased. Therefore, it is possible to ensure good conduction between the plug and the lower electrode.

以下、本発明を詳しく説明する。
図１は、本発明の強誘電体メモリ装置の一実施形態を示す要部断面図であり、図１中符号１は強誘電体メモリ装置である。この強誘電体メモリ装置１は、１Ｔ／１Ｃ型のメモリセル構造を有したスタック型のもので、基体２と、この基体２上に形成された第１層間絶縁膜３と、第１層間絶縁膜３上に形成された強誘電体キャパシタ４と、強誘電体キャパシタ４を覆って前記第１層間絶縁膜３上に形成された絶縁性水素バリア膜５と、絶縁性水素バリア膜５上に形成された第２層間絶縁膜６と、を備えてなるもので、前記強誘電体キャパシタ４の側方に、前記第２層間絶縁膜６と絶縁性水素バリア膜５と第１層間絶縁膜３とを貫通してコンタクトホール７を形成し、このコンタクトホール７内にプラグ８を埋設して構成されたものである。 Hereinafter, the present invention will be described in detail.
FIG. 1 is a cross-sectional view of a principal part showing an embodiment of a ferroelectric memory device according to the present invention. Reference numeral 1 in FIG. 1 denotes a ferroelectric memory device. The ferroelectric memory device 1 is of a stack type having a 1T / 1C type memory cell structure, and includes a base body 2, a first interlayer insulating film 3 formed on the base body 2, and a first interlayer insulating film. A ferroelectric capacitor 4 formed on the film 3, an insulating hydrogen barrier film 5 formed on the first interlayer insulating film 3 so as to cover the ferroelectric capacitor 4, and an insulating hydrogen barrier film 5 A second interlayer insulating film 6 formed on the side of the ferroelectric capacitor 4, the second interlayer insulating film 6, the insulating hydrogen barrier film 5, and the first interlayer insulating film 3. And a contact hole 7 is formed, and a plug 8 is embedded in the contact hole 7.

基体２は、シリコン基板（半導体基板）９を備えて構成されたもので、シリコン基板９の表層部に、前記強誘電体キャパシタ４を動作させるための駆動トランジスタ１０を形成し、さらにこの駆動トランジスタ１０を覆ってシリコン基板９上に下地絶縁膜１１を形成したものである。シリコン基板９には、前記駆動トランジスタ１０を構成するソース／ドレイン領域（図示せず）とチャネル領域（図示せず）とが形成され、さらにチャネル領域上にはゲート絶縁膜（図示せず）が形成されている。そして、このゲート絶縁膜上にゲート電極１０ａが形成されたことにより、前記駆動トランジスタ１０が構成されている。なお、各強誘電体キャパシタ４に対応する駆動トランジスタ１０は、シリコン基板９に形成された埋め込み分離領域（図示せず）によってそれぞれ電気的に分離されている。   The substrate 2 includes a silicon substrate (semiconductor substrate) 9. A driving transistor 10 for operating the ferroelectric capacitor 4 is formed on the surface layer of the silicon substrate 9, and this driving transistor is further formed. 10, a base insulating film 11 is formed on a silicon substrate 9. A source / drain region (not shown) and a channel region (not shown) constituting the driving transistor 10 are formed on the silicon substrate 9, and a gate insulating film (not shown) is formed on the channel region. Is formed. The drive transistor 10 is configured by forming the gate electrode 10a on the gate insulating film. The drive transistors 10 corresponding to the ferroelectric capacitors 4 are electrically isolated from each other by a buried isolation region (not shown) formed in the silicon substrate 9.

下地絶縁膜１１上には、絶縁性の酸化防止膜としてＳｉＯＮ膜１２が形成されており、さらにこのＳｉＯＮ膜１２上には前記の第１層間絶縁膜３が形成されている。下地絶縁膜１１及び第１層間絶縁膜３は、酸化珪素（ＳｉＯ２）によって形成されたもので、ＣＭＰ（化学機械研磨）法等で平坦化されたものである。なお、下地層間膜１１と第１層間絶縁膜３とを分けているのは、駆動トランジスタ１０上に形成される層間絶縁膜の要求される膜厚が比較的厚く、したがって単一層で形成した場合、ここに形成するコンタクトホールの深さが深くなりすぎ、プラグの埋設などが困難になるからである。よって、特に駆動トランジスタ１０上に形成する層間絶縁膜の要求される膜厚が比較的薄い場合には、二層に分けることなく、単一層で層間絶縁膜を形成することもできる。その場合に、この層間絶縁膜が本発明における第１層間絶縁膜となり、この第１層間絶縁膜の下地となる部分が本発明における基体となる。 A SiON film 12 is formed as an insulating antioxidant film on the base insulating film 11, and the first interlayer insulating film 3 is formed on the SiON film 12. The base insulating film 11 and the first interlayer insulating film 3 are formed of silicon oxide (SiO 2 ) and are flattened by a CMP (chemical mechanical polishing) method or the like. The underlying interlayer film 11 and the first interlayer insulating film 3 are separated from each other when the required film thickness of the interlayer insulating film formed on the driving transistor 10 is relatively thick, and therefore when formed as a single layer. This is because the depth of the contact hole formed here becomes too deep and it becomes difficult to embed a plug. Therefore, in particular, when the required film thickness of the interlayer insulating film formed on the driving transistor 10 is relatively thin, the interlayer insulating film can be formed as a single layer without being divided into two layers. In this case, this interlayer insulating film becomes the first interlayer insulating film in the present invention, and the portion that becomes the base of the first interlayer insulating film becomes the base in the present invention.

このようにシリコン基板９に駆動トランジスタ３を形成し、さらに下地絶縁膜１１、ＳｉＯＮ膜１２を形成してなる基体４の上には、前記第１層間絶縁膜３を介して、前記強誘電体キャパシタ４が形成されている。強誘電体キャパシタ４は、前記第１層間絶縁膜３上に形成された酸素バリア膜１３と、この酸素バリア膜１３上に形成された下部電極１４と、下部電極１４上に形成された強誘電体膜１５と、強誘電体膜１５上に形成された上部電極１６と、からなるものである。   In this way, the driving transistor 3 is formed on the silicon substrate 9, and the base insulating film 11 and the SiON film 12 are formed on the base 4, and the ferroelectric material is interposed via the first interlayer insulating film 3. A capacitor 4 is formed. The ferroelectric capacitor 4 includes an oxygen barrier film 13 formed on the first interlayer insulating film 3, a lower electrode 14 formed on the oxygen barrier film 13, and a ferroelectric formed on the lower electrode 14. The body film 15 and the upper electrode 16 formed on the ferroelectric film 15 are included.

酸素バリア膜１３は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等からなるもので、中でもチタン、アルミニウム、窒素を含むＴｉＡｌＮが好適とされ、したがって本実施形態ではＴｉＡｌＮによって酸素バリア膜１３が形成されている。
下部電極１４及び上部電極１６は、イリジウム（Ｉｒ）や、酸化イリジウム（ＩｒＯ２）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）等からなるもので、本実施形態では特にイリジウムによって形成されている。
強誘電体膜１５は、ペロブスカイト型の結晶構造を有し、ＡＢＸＯ３の一般式で示されるもので、具体的には、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）や（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３（ＰＬＺＴ）、さらに、これら材料にニオブ（Ｎｂ）等の金属が加えられたものなどによって形成されたものである。本実施形態では、特にＰＺＴによって形成されている。 The oxygen barrier film 13 is made of, for example, TiAlN, TiAl, TiSiN, TiN, TaN, TaSiN, etc., and TiAlN containing titanium, aluminum, and nitrogen is preferable. Therefore, in this embodiment, the oxygen barrier film 13 is formed of TiAlN. Is formed.
The lower electrode 14 and the upper electrode 16 are made of iridium (Ir), iridium oxide (IrO 2 ), platinum (Pt), ruthenium (Ru), ruthenium oxide (RuO 2 ), or the like. Is formed by.
The ferroelectric film 15 has a perovskite crystal structure and is represented by a general formula of ABXO 3. Specifically, the ferroelectric film 15 includes Pb (Zr, Ti) O 3 (PZT) and (Pb, La) ( Zr, Ti) O 3 (PLZT) and those obtained by adding a metal such as niobium (Nb) to these materials. In the present embodiment, it is particularly formed of PZT.

ここで、酸素バリア膜１３の底部には、前記第１層間絶縁膜３、ＳｉＯＮ膜１２、下地絶縁膜１１を貫通して形成されたコンタクトホール１７が通じている。そして、このような構成によって酸素バリア膜１３上の下部電極１４は、コンタクトホール１７内に形成されたプラグ１８に接続し導通している。このプラグ１８は、前記駆動トランジスタ１０の一方のソース／ドレイン領域に接続しており、これによって強誘電体キャパシタ４は、前述したように駆動トランジスタ１０によって動作させられるようになっている。
なお、コンタクトホール１７に埋設されたプラグ１８は、本実施形態ではタングステン（Ｗ）によって形成されている。 Here, a contact hole 17 formed through the first interlayer insulating film 3, the SiON film 12 and the base insulating film 11 passes through the bottom of the oxygen barrier film 13. With such a configuration, the lower electrode 14 on the oxygen barrier film 13 is connected and connected to the plug 18 formed in the contact hole 17. The plug 18 is connected to one source / drain region of the driving transistor 10 so that the ferroelectric capacitor 4 can be operated by the driving transistor 10 as described above.
Note that the plug 18 embedded in the contact hole 17 is formed of tungsten (W) in this embodiment.

また、前記第１層間絶縁膜３上には、強誘電体キャパシタ４を覆って絶縁性水素バリア膜５が形成されている。この絶縁性水素バリア膜５は、第１絶縁性水素バリア膜５ａと第２絶縁性水素バリア膜５ｂとによって形成されたものである。第１絶縁性水素バリア膜５ａは、前記強誘電体キャパシタ４の側壁部に選択的に形成されたもので、これによって第１サイドウォール層１９ａを形成している。第２絶縁性水素バリア膜５ｂは、強誘電体キャパシタ４上、及び該強誘電体キャパシタ４の形成位置を除く第１層間絶縁膜３上のほぼ全面に形成されたもので、特に強誘電体キャパシタ４の側壁部において、前記第１サイドウォール層１９ａ上に設けられた部分が第２サイドウォール層１９ｂとなっている。   An insulating hydrogen barrier film 5 is formed on the first interlayer insulating film 3 so as to cover the ferroelectric capacitor 4. This insulating hydrogen barrier film 5 is formed of a first insulating hydrogen barrier film 5a and a second insulating hydrogen barrier film 5b. The first insulating hydrogen barrier film 5a is selectively formed on the side wall portion of the ferroelectric capacitor 4, thereby forming a first side wall layer 19a. The second insulating hydrogen barrier film 5b is formed on the ferroelectric capacitor 4 and almost the entire surface of the first interlayer insulating film 3 except for the position where the ferroelectric capacitor 4 is formed. In the side wall portion of the capacitor 4, a portion provided on the first sidewall layer 19a is a second sidewall layer 19b.

このような構成のもとに、強誘電体キャパシタ４の側壁部においては、第１サイドウォール層１９ａと第２サイドウォール層１９ｂとからなる、積層構造の水素バリアサイドウォール１９が形成されている。ここで、前記の水素バリアサイドウォール１９は、特に水素による還元作用によって電気特性の低下が起こり易い強誘電体膜１５の側壁を覆うことから、この強誘電体膜１５を保護する必要上、水素バリア膜として水素バリア機能を発揮するのに必要な厚さを有したものとなっている。具体的には、３０〜６０ｎｍ程度の厚さを有したものとなっている。   Under such a configuration, in the side wall portion of the ferroelectric capacitor 4, the hydrogen barrier sidewall 19 having a laminated structure including the first sidewall layer 19a and the second sidewall layer 19b is formed. . Here, the hydrogen barrier side wall 19 covers the side wall of the ferroelectric film 15, which tends to be deteriorated in electrical characteristics due to the reduction action by hydrogen. Therefore, it is necessary to protect the ferroelectric film 15 in order to protect the ferroelectric film 15. The barrier film has a thickness necessary to exert a hydrogen barrier function. Specifically, it has a thickness of about 30 to 60 nm.

一方、強誘電体キャパシタ４の上面部、すなわち上部電極１６の上面側と、第１層間絶縁膜３上においては、前記絶縁性水素バリア膜５は、第２絶縁性水素バリア膜５ｂのみからなる単層の膜となっている。したがって、この単層膜、特に第１層間絶縁膜３上の絶縁性水素バリア膜５は、前記の水素バリアサイドウォール１９に比べ、十分薄い膜厚となっている。具体的には、１０〜２０ｎｍ程度の厚さとなっている。よって、従来では、この第１層間絶縁膜上に形成される絶縁性水素バリア膜も、強誘電体キャパシタの側壁を覆う部分と同じ厚さに形成されることから、水素バリア機能を発揮するのに必要な厚さである３０〜６０ｎｍ程度の厚さに形成されるのに対し、本実施形態（本発明）においては、第１層間絶縁膜３上の絶縁性水素バリア膜５は十分に薄い膜厚に形成されたものとなっているのである。   On the other hand, on the upper surface portion of the ferroelectric capacitor 4, that is, on the upper surface side of the upper electrode 16 and on the first interlayer insulating film 3, the insulating hydrogen barrier film 5 is composed only of the second insulating hydrogen barrier film 5 b. It is a single layer film. Therefore, this single-layer film, particularly the insulating hydrogen barrier film 5 on the first interlayer insulating film 3, has a sufficiently thin film thickness as compared with the hydrogen barrier sidewall 19. Specifically, the thickness is about 10 to 20 nm. Therefore, conventionally, the insulating hydrogen barrier film formed on the first interlayer insulating film is also formed to the same thickness as the portion covering the side wall of the ferroelectric capacitor, so that the hydrogen barrier function is exhibited. In contrast, the insulating hydrogen barrier film 5 on the first interlayer insulating film 3 is sufficiently thin in the present embodiment (the present invention). It is formed in a film thickness.

なお、上部電極１６の上面側においても、絶縁性水素バリア膜５はその膜厚が薄くなるが、この上部電極１６の上面側では強誘電体膜１５が直接露出しないことから、前述したように水素バリアサイドウォール１９に比べて薄い膜厚でも、その保護機能（水素バリア機能）が十分に確保されるのである。   Note that the insulating hydrogen barrier film 5 is also thin on the upper surface side of the upper electrode 16, but the ferroelectric film 15 is not directly exposed on the upper surface side of the upper electrode 16, as described above. Even if the film thickness is smaller than that of the hydrogen barrier sidewall 19, the protective function (hydrogen barrier function) is sufficiently ensured.

ここで、絶縁性水素バリア膜５を構成する第１絶縁性水素バリア膜５ａ（第１サイドウォール層１９ａ）や第２絶縁性水素バリア膜５ｂとしては、アルミニウム酸化物であるアルミナ（ＡｌＯｘ）や、チタン酸化物であるチタニア（ＴｉＯｘ）、ジルコニア酸化物であるジルコニア（ＺｒＯｘ）などが用いられ、特にアルミナ（ＡｌＯｘ）が好適に用いられる。したがって、本実施形態では、第１絶縁性水素バリア膜５ａ及び第２絶縁性水素バリア膜５ｂはいずれもアルミナ（ＡｌＯｘ）からなっているものとする。ただし、これら各水素バリア膜５ａ、５ｂについては、必ずしも同じ材料を用いる必要がなく、絶縁性水素バリア材料であれば異なる材料を用いることも可能である。   Here, as the first insulating hydrogen barrier film 5a (first sidewall layer 19a) and the second insulating hydrogen barrier film 5b constituting the insulating hydrogen barrier film 5, alumina (AlOx) which is an aluminum oxide, In addition, titania (TiOx) which is a titanium oxide, zirconia (ZrOx) which is a zirconia oxide, or the like is used, and alumina (AlOx) is particularly preferably used. Therefore, in this embodiment, both the first insulating hydrogen barrier film 5a and the second insulating hydrogen barrier film 5b are made of alumina (AlOx). However, it is not always necessary to use the same material for these hydrogen barrier films 5a and 5b, and different materials can be used as long as they are insulating hydrogen barrier materials.

絶縁性水素バリア膜５上には、第２層間絶縁膜６が形成されている。この第２層間絶縁膜６は、前記下地絶縁膜１１や第１層間絶縁膜３と同様に、酸化珪素（ＳｉＯ２）によって形成されたもので、ＣＭＰ（化学機械研磨）法等で平坦化されたものである。第２層間絶縁膜６には、前述したように、前記強誘電体キャパシタの側方にてコンタクトホール７が形成されている。コンタクトホール７は、第２層間絶縁膜６と前記絶縁性水素バリア膜５と第１層間絶縁膜３とＳｉＯＮ膜１２と下地絶縁膜１１とを貫通し、前記シリコン基板９に到達して形成されたものである。 A second interlayer insulating film 6 is formed on the insulating hydrogen barrier film 5. The second interlayer insulating film 6 is formed of silicon oxide (SiO 2 ), like the base insulating film 11 and the first interlayer insulating film 3, and is planarized by a CMP (Chemical Mechanical Polishing) method or the like. It is a thing. As described above, the contact hole 7 is formed in the second interlayer insulating film 6 on the side of the ferroelectric capacitor. The contact hole 7 penetrates the second interlayer insulating film 6, the insulating hydrogen barrier film 5, the first interlayer insulating film 3, the SiON film 12, and the base insulating film 11, and reaches the silicon substrate 9. It is a thing.

このコンタクトホール７には、タングステン（Ｗ）等からなるプラグ８が埋設されている。プラグ８は、シリコン基板９上に形成された配線（図示せず）、あるいは前記駆動トランジスタ１０の他方のソース／ドレイン領域など（図示せず）に接続・導通し、かつ、第２層間絶縁膜６上に形成された引き回し配線などの導電部（図示せず）に接続・導通したものである。このような構成によってプラグ８は、シリコン基板９上の導電部と第２層間絶縁膜６上の導電部との間を電気的に接続したものとなっている。   A plug 8 made of tungsten (W) or the like is embedded in the contact hole 7. The plug 8 is connected / conductive to a wiring (not shown) formed on the silicon substrate 9 or the other source / drain region (not shown) of the driving transistor 10 and the second interlayer insulating film. 6 is connected and conducted to a conductive portion (not shown) such as a lead wiring formed on 6. With this configuration, the plug 8 electrically connects the conductive portion on the silicon substrate 9 and the conductive portion on the second interlayer insulating film 6.

また、第２層間絶縁膜６には、前記上部電極１６に通じるコンタクトホール（図示せず）が形成され、このコンタクトホール内にはプラグ（図示せず）が埋設されている。このような構成のもとに、前記強誘電体キャパシタ４は、前記駆動トランジスタ１０と前記プラグに接続する導電部（図示せず）とによって駆動させられるようになっている。
さらに、第２層間絶縁膜６上には、前記導電部等を覆って第３層間絶縁膜（図示せず）が形成されている。 Further, a contact hole (not shown) leading to the upper electrode 16 is formed in the second interlayer insulating film 6, and a plug (not shown) is buried in this contact hole. Based on such a configuration, the ferroelectric capacitor 4 is driven by the driving transistor 10 and a conductive portion (not shown) connected to the plug.
Further, a third interlayer insulating film (not shown) is formed on the second interlayer insulating film 6 so as to cover the conductive portion and the like.

次に、このような構成の強誘電体メモリ装置１の製造方法を基に、本発明の強誘電体メモリ装置の製造方法の一実施形態を説明する。
まず、図２（ａ）に示すように、予め公知の手法によってシリコン基板９に駆動トランジスタ１０を形成し、続いてＣＶＤ法等により酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、下地絶縁膜１１を形成する。ここで、本実施形態では、駆動トランジスタ１０上に形成される層間絶縁膜の要求される膜厚が比較的厚いことから、前述したように駆動トランジスタ１０上の層間絶縁膜を下地層間膜１１と第１層間絶縁膜３との積層構造とし、それぞれにコンタクトホール、プラグを形成することで、これら下地層間膜１１及び第１層間絶縁膜３を貫通するコンタクトホール７、１７を形成するようにしている。 Next, an embodiment of a method for manufacturing a ferroelectric memory device according to the present invention will be described based on the method for manufacturing the ferroelectric memory device 1 having such a configuration.
First, as shown in FIG. 2A, a driving transistor 10 is formed on a silicon substrate 9 by a known method in advance, and then silicon oxide (SiO 2 ) is formed by a CVD method or the like. The base insulating film 11 is formed by flattening using a method such as that described above. In this embodiment, since the required film thickness of the interlayer insulating film formed on the driving transistor 10 is relatively thick, the interlayer insulating film on the driving transistor 10 and the underlying interlayer film 11 are used as described above. A stacked structure with the first interlayer insulating film 3 is formed, and contact holes 7 and 17 penetrating the base interlayer film 11 and the first interlayer insulating film 3 are formed by forming contact holes and plugs respectively. Yes.

したがって、下地絶縁膜１１を形成した後、該下地絶縁膜１１上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてエッチングすることにより、図２（ｂ）に示すようにコンタクトホール１７の下部１７ａ、及びコンタクトホール７の下部７ａをそれぞれ形成する。   Therefore, after forming the base insulating film 11, a resist pattern (not shown) is formed on the base insulating film 11 by a known resist technique, exposure / development technique, and etching is performed using this resist pattern as a mask. As a result, a lower portion 17a of the contact hole 17 and a lower portion 7a of the contact hole 7 are formed as shown in FIG.

次いで、プラグ材料としてタングステン（Ｗ）をスパッタ法等で成膜し、前記のコンタクトホール１７の下部１７ａ、及びコンタクトホール７の下部７ａにそれぞれタングステンを埋め込む。続いて、ＣＭＰ法等によって下地絶縁膜１１上のタングステンを除去し、図２（ｃ）に示すように前記コンタクトホール１７の下部１７ａにタングステンからなるプラグ１８の下部１８ａを、またコンタクトホール７の下部７ａにプラグ８の下部８ａを埋設する。なお、このようなプラグ下部１８ａ、８ａの形成に際しては、タングステンの埋め込みに先立ち、ＴｉＮ（窒化チタン）等の密着層をコンタクトホール７、１７の下部７ａ、１７ａの内壁面に薄く成膜しておき、その後、前記したようにタングステンを埋め込むのが好ましい。   Next, tungsten (W) is deposited as a plug material by sputtering or the like, and tungsten is buried in the lower portion 17a of the contact hole 17 and the lower portion 7a of the contact hole 7, respectively. Subsequently, the tungsten on the base insulating film 11 is removed by CMP or the like, and the lower portion 18a of the plug 18 made of tungsten is formed on the lower portion 17a of the contact hole 17 as shown in FIG. The lower part 8a of the plug 8 is embedded in the lower part 7a. In forming the plug lower portions 18a and 8a, an adhesion layer such as TiN (titanium nitride) is thinly formed on the inner wall surfaces of the lower portions 7a and 17a of the contact holes 7 and 17 before the tungsten is buried. After that, it is preferable to embed tungsten as described above.

このようにして各プラグの下部１８ａ、８ａを形成したら、第１層間絶縁膜３の形成に先立ち、これらプラグ下部１８ａ、８ａの酸化を防止するため、ＣＶＤ法等によって下地絶縁膜１１上にＳｉＯＮを成膜し、図３（ａ）に示すようにＳｉＯＮ膜１２を形成する。
次いで、このＳｉＯＮ膜１２上に、ＣＶＤ法等によって酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第１層間絶縁膜３を形成する。 When the lower portions 18a and 8a of the plugs are formed in this manner, prior to the formation of the first interlayer insulating film 3, in order to prevent the oxidation of the lower plug portions 18a and 8a, the SiON is formed on the underlying insulating film 11 by CVD or the like. As shown in FIG. 3A, a SiON film 12 is formed.
Next, silicon oxide (SiO 2 ) is formed on the SiON film 12 by a CVD method or the like, and further planarized by a CMP method or the like, thereby forming the first interlayer insulating film 3.

次いで、このようにして形成した第１層間絶縁膜３上に強誘電体キャパシタ４を形成するべく、これに先立ち、強誘電体キャパシタ４に接続・導通するコンタクトホール１７及びプラグ１８を完成させる。すなわち、第１層間絶縁膜３上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして、第１層間絶縁膜３及びＳｉＯＮ膜１２の、前記コンタクトホール１７の下部１７ａの直上部をエッチングする。これにより、図３（ｂ）に示すようにコンタクトホール１７の上部１７ｂが形成され、下部１７ａと上部１７ｂとが連続してなるコンタクトホール１７が得られる。このとき、コンタクトホール１７の下部１７ａ内のプラグ１８ａがエッチングストッパ層として機能する。   Next, in order to form the ferroelectric capacitor 4 on the first interlayer insulating film 3 formed in this way, the contact hole 17 and the plug 18 connected to and connected to the ferroelectric capacitor 4 are completed prior to this. That is, a resist pattern (not shown) is formed on the first interlayer insulating film 3 by a known resist technique, exposure / development technique, and the first interlayer insulating film 3 and the SiON film 12 are formed using this resist pattern as a mask. The upper portion of the lower portion 17a of the contact hole 17 is etched. As a result, as shown in FIG. 3B, the upper portion 17b of the contact hole 17 is formed, and the contact hole 17 in which the lower portion 17a and the upper portion 17b are continuous is obtained. At this time, the plug 18a in the lower portion 17a of the contact hole 17 functions as an etching stopper layer.

次いで、前記プラグ下部１８ａ、８ａの埋設工程と同様にして、図３（ｃ）に示すようにコンタクトホール１７の上部１７ｂにプラグ１８の上部１８ａを埋設し、これによって連続したプラグ１８を得る。このプラグ上部１８ａの形成に際しても、前述したようにＴｉＮ（窒化チタン）等の密着層を、予めコンタクトホール１７の上部１７ｂの内壁面に成膜しておくのが好ましい。   Next, in the same manner as in the process of burying the plug lower portions 18a and 8a, the upper portion 18a of the plug 18 is buried in the upper portion 17b of the contact hole 17 as shown in FIG. Also in forming the plug upper portion 18a, it is preferable to form an adhesion layer such as TiN (titanium nitride) on the inner wall surface of the upper portion 17b of the contact hole 17 in advance as described above.

次いで、前記第１層間絶縁膜３上に強誘電体キャパシタ４を形成するべく、まず、前記プラグ１８の上面を覆って、第１層間絶縁膜３上に酸素バリア膜１３の形成材料を成膜する。具体的には、ＴｉＡｌＮをスパッタ法等で成膜することにより、図４（ａ）に示すように酸素バリア層１３ａを形成する。
次に、この酸素バリア層１３ａ上に、下部電極１４の形成材料であるイリジウムをスパッタ法等によって成膜し、下部電極層１４ａを形成する。 Next, in order to form the ferroelectric capacitor 4 on the first interlayer insulating film 3, first, a material for forming the oxygen barrier film 13 is formed on the first interlayer insulating film 3 so as to cover the upper surface of the plug 18. To do. Specifically, TiAlN is formed by sputtering or the like to form the oxygen barrier layer 13a as shown in FIG.
Next, iridium, which is a material for forming the lower electrode 14, is formed on the oxygen barrier layer 13a by a sputtering method or the like to form the lower electrode layer 14a.

続いて、この下部電極層１４ａ上に、強誘電体膜１５の形成材料であるＰＺＴを、例えばスパッタ法、スピンオン法、ＭＯＣＶＤ法、ゾルゲル法等によって成膜し、強誘電体層１５ａを形成する。
次いで、この強誘電体層１５ａ上に、上部電極１６の形成材料であるイリジウムをスパッタ法等によって成膜し、上部電極層１６ａを形成する。 Subsequently, PZT, which is a material for forming the ferroelectric film 15, is formed on the lower electrode layer 14a by, for example, sputtering, spin-on, MOCVD, sol-gel, or the like to form the ferroelectric layer 15a. .
Next, iridium, which is a material for forming the upper electrode 16, is formed on the ferroelectric layer 15a by a sputtering method or the like to form the upper electrode layer 16a.

その後、公知のレジスト技術、露光・現像技術によって上部電極層１６ａ上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして前記上部電極層１６ａ、強誘電体層１５ａ、下部電極層１４ａ、酸素バリア層１３ａを一括してエッチングし、パターニングすることにより、図４（ｂ）に示すように、酸素バリア膜１３、下部電極１４、強誘電体膜１５、上部電極１６からなる強誘電体キャパシタ４を得る。   Thereafter, a resist pattern (not shown) is formed on the upper electrode layer 16a by a known resist technique, exposure / development technique, and further using the resist pattern as a mask, the upper electrode layer 16a, the ferroelectric layer 15a, the lower part The electrode layer 14a and the oxygen barrier layer 13a are collectively etched and patterned to form an oxygen barrier film 13, a lower electrode 14, a ferroelectric film 15, and an upper electrode 16 as shown in FIG. 4B. A ferroelectric capacitor 4 is obtained.

このようにして強誘電体キャパシタ４を形成したら、図４（ｃ）に示すようにこの強誘電体キャパシタ４を覆って、スパッタ法やＣＶＤ法等により前記第１層間絶縁膜３上にＡｌＯｘを成膜し、第１絶縁性水素バリア膜５ａを形成する。この第１絶縁性水素バリア膜５ａの膜厚については、特に限定されないものの、例えば３０〜５０ｎｍ程度とされる。   When the ferroelectric capacitor 4 is formed in this way, as shown in FIG. 4C, the ferroelectric capacitor 4 is covered, and AlOx is deposited on the first interlayer insulating film 3 by a sputtering method, a CVD method or the like. A first insulating hydrogen barrier film 5a is formed by film formation. The thickness of the first insulating hydrogen barrier film 5a is not particularly limited, but is, for example, about 30 to 50 nm.

次いで、形成した第１絶縁性水素バリア膜５ａをエッチバックし、図５（ａ）に示すように、第１層間絶縁膜３上及び上部電極１６からそれぞれ第１絶縁性水素バリア膜５ａを除去するとともに、強誘電体キャパシタ４の側壁部に第１絶縁性水素バリア膜５ａからなる第１サイドウォール層１９ａを形成する。このようにして形成された第１サイドウォール層１９ａは、エッチングにより多少膜減りし、その厚さが例えば２０〜４０ｎｍ程度となる。   Next, the formed first insulating hydrogen barrier film 5a is etched back, and the first insulating hydrogen barrier film 5a is removed from the first interlayer insulating film 3 and the upper electrode 16 as shown in FIG. 5A. At the same time, a first sidewall layer 19 a made of the first insulating hydrogen barrier film 5 a is formed on the sidewall portion of the ferroelectric capacitor 4. The first sidewall layer 19a formed in this way is slightly reduced in thickness by etching, and the thickness becomes, for example, about 20 to 40 nm.

次いで、図５（ｂ）に示すように強誘電体キャパシタ４を覆って、スパッタ法やＣＶＤ法等により前記第１層間絶縁膜３上に再度ＡｌＯｘを成膜し、第２絶縁性水素バリア膜５ｂを形成する。これにより、第１絶縁性水素バリア膜５ａ（第１サイドウォール層１９ａ）と第２絶縁性水素バリア膜５ｂとからなる絶縁性水素バリア膜５が得られ、特に強誘電体キャパシタ４の側壁部においては、第１サイドウォール層１９ａと第２サイドウォール層１９ｂ（第２絶縁性水素バリア膜５ｂ）とからなる水素バリアサイドウォール１９が得られる。   Next, as shown in FIG. 5B, the ferroelectric capacitor 4 is covered, and AlOx is formed again on the first interlayer insulating film 3 by a sputtering method, a CVD method or the like, and a second insulating hydrogen barrier film is formed. 5b is formed. As a result, an insulating hydrogen barrier film 5 composed of the first insulating hydrogen barrier film 5a (first sidewall layer 19a) and the second insulating hydrogen barrier film 5b is obtained. In particular, the side wall portion of the ferroelectric capacitor 4 is obtained. In this case, the hydrogen barrier sidewall 19 including the first sidewall layer 19a and the second sidewall layer 19b (second insulating hydrogen barrier film 5b) is obtained.

ここで、第２絶縁性水素バリア膜５ｂの膜厚については、特に、後述するコンタクトホール７の形成時のエッチングを妨げない膜厚、例えば１０〜２０ｎｍ程度とする。したがって、前記水素バリアサイドウォール１９については、その膜厚が積層構造の合計で３０〜６０ｎｍ程度となり、前述したように水素バリア機能を良好に発揮し、特に強誘電体膜１５を十分に保護するものとなっている。   Here, the film thickness of the second insulating hydrogen barrier film 5b is particularly set to a film thickness that does not hinder etching at the time of forming a contact hole 7 described later, for example, about 10 to 20 nm. Therefore, the film thickness of the hydrogen barrier sidewall 19 is about 30 to 60 nm in total of the laminated structure, and as described above, the hydrogen barrier function is satisfactorily exhibited, and particularly the ferroelectric film 15 is sufficiently protected. It has become a thing.

次いで、前記絶縁性水素バリア膜５上に、ＣＶＤ法等によって酸化珪素（ＳｉＯ２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、図５（ｃ）に示すように第２層間絶縁膜６を形成する。 Next, a silicon oxide (SiO 2 ) film is formed on the insulating hydrogen barrier film 5 by a CVD method or the like, and is further flattened by a CMP method or the like, thereby forming a first film as shown in FIG. A two-layer insulating film 6 is formed.

次いで、前記強誘電体キャパシタの側方に形成したコンタクトホール７の下部７ａに対し、これに連続させてコンタクトホール７の上部７ｂを形成するべく、第２層間絶縁膜６上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクにして、第２層間絶縁膜６と絶縁性水素バリア膜５と第１層間絶縁膜３とＳｉＯＮ膜１２の、前記コンタクトホール７の下部１７ａの直上部を一括してエッチングする。これにより、図６（ａ）に示すようにコンタクトホール７の上部７ｂが形成され、下部７ａと上部７ｂとが連続してなるコンタクトホール７が得られる。   Next, a known resist technique is formed on the second interlayer insulating film 6 in order to form an upper portion 7b of the contact hole 7 in succession to the lower portion 7a of the contact hole 7 formed on the side of the ferroelectric capacitor. Then, a resist pattern (not shown) is formed by an exposure / development technique. Then, using this resist pattern as a mask, the second interlayer insulating film 6, the insulating hydrogen barrier film 5, the first interlayer insulating film 3, and the SiON film 12 are directly above the lower portion 17a of the contact hole 7. Etch. Thereby, as shown in FIG. 6A, the upper portion 7b of the contact hole 7 is formed, and the contact hole 7 in which the lower portion 7a and the upper portion 7b are continuous is obtained.

前記のエッチング法としては、フッ素系のガスなどをエッチャントとするＲＩＥ法（反応性イオンエッチング法）や、ＩＣＰ（誘導結合プラズマ）によるエッチング法、ＥＣＲ（電子サイクロトロン共鳴）プラズマによるエッチング法などが採用可能である。
このようにしてエッチングを行うと、従来であれば絶縁性水素バリア膜が厚く、したがってエッチングが良好に行えず、コンタクトホールが正常に形成できなかったものの、本実施形態では、前述したように第１層間絶縁膜３上の絶縁性水素バリア膜５が第２絶縁性水素バリア膜５ｂのみからなることで、その膜厚が十分に薄く形成されているため、コンタクトホール７の上部７ｂの形成が容易になる。 As the etching method, an RIE method (reactive ion etching method) using a fluorine-based gas as an etchant, an etching method using ICP (inductively coupled plasma), an etching method using ECR (electron cyclotron resonance) plasma, or the like is adopted. Is possible.
When etching is performed in this manner, conventionally, the insulating hydrogen barrier film is thick, and therefore etching cannot be performed satisfactorily and contact holes cannot be formed normally. Since the insulating hydrogen barrier film 5 on the first interlayer insulating film 3 is composed of only the second insulating hydrogen barrier film 5b, the film thickness thereof is sufficiently thin, so that the upper portion 7b of the contact hole 7 is formed. It becomes easy.

したがって、コンタクトホール７の上部７ｂを一括して連続的に形成することが容易になることから、このコンタクトホール７の上部７ｂを、ホール形状が極端に先細りしてしまうなどの異常を生じることなく正常に形成することができる。   Therefore, since it becomes easy to form the upper part 7b of the contact hole 7 collectively and continuously, the upper part 7b of the contact hole 7 does not cause an abnormality such as an extremely tapered hole shape. It can be formed normally.

次いで、前記プラグ下部１８ａ、８ａやプラグ上部１８ｂの埋設工程と同様にして、図６（ｂ）に示すようにコンタクトホール７の上部７ｂにプラグ８の上部８ｂを埋設し、これによって連続したプラグ８を得る。このプラグ上部８ｂの形成に際しても、前述したように、ＴｉＮ（窒化チタン）等の密着層を予めコンタクトホール７の上部７ｂの内壁面に成膜しておくのが好ましい。   Next, as shown in FIG. 6B, the upper portion 8b of the plug 8 is embedded in the upper portion 7b of the contact hole 7 as shown in FIG. 6 (b) in the same manner as the plug lower portion 18a, 8a and the plug upper portion 18b. Get 8. Also in forming the plug upper portion 8b, it is preferable to form an adhesion layer such as TiN (titanium nitride) on the inner wall surface of the upper portion 7b of the contact hole 7 in advance as described above.

その後、前記上部電極１６に通じるコンタクトホール（図示せず）を第２層間絶縁膜６に形成し、さらにこのコンタクトホール内にプラグ（図示せず）を埋設する。そして、第２層間絶縁膜６上に第３層間絶縁膜（図示せず）を形成することにより、本発明の強誘電体メモリ装置１を得る。   Thereafter, a contact hole (not shown) leading to the upper electrode 16 is formed in the second interlayer insulating film 6, and a plug (not shown) is buried in the contact hole. Then, by forming a third interlayer insulating film (not shown) on the second interlayer insulating film 6, the ferroelectric memory device 1 of the present invention is obtained.

このような強誘電体メモリ装置１の製造方法にあっては、第１絶縁性水素バリア膜５ａの形成後、この第１絶縁性水素バリア膜５ａをエッチバックして第１層間絶縁膜３上から第１絶縁性水素バリア膜５ａを除去し、これによって強誘電体キャパシタ４の側壁部にのみ選択的に第１サイドウォール層１９ａを形成した後、第２絶縁性水素バリア膜５ｂを形成するので、強誘電体キャパシタ４の側壁部に前記第１サイドウォール層１９ａとこれの上に形成された第２絶縁性水素バリア膜５ｂからなる第２サイドウォール層１９ｂとによって積層構造の水素バリアサイドウォール１９を形成することができる。したがって、これら第１絶縁性水素バリア膜５ａと第２絶縁性水素バリア膜５ｂとを予め設定した厚さに形成し、得られる積層構造の水素バリアサイドウォール１９の膜厚を、水素に対して十分な耐性が得られる厚さにすることにより、強誘電体キャパシタ４の水素に対する耐性を良好に確保することができる。したがって、強誘電体キャパシタ４の水素による電気特性の低下を防止し、高い信頼性を得ることができる。   In such a method of manufacturing the ferroelectric memory device 1, after the formation of the first insulating hydrogen barrier film 5 a, the first insulating hydrogen barrier film 5 a is etched back to form a top surface on the first interlayer insulating film 3. After removing the first insulating hydrogen barrier film 5a from the first insulating film, the first sidewall layer 19a is selectively formed only on the side wall portion of the ferroelectric capacitor 4, and then the second insulating hydrogen barrier film 5b is formed. Therefore, a hydrogen barrier side having a multilayer structure is formed on the side wall portion of the ferroelectric capacitor 4 by the first side wall layer 19a and the second side wall layer 19b made of the second insulating hydrogen barrier film 5b formed thereon. A wall 19 can be formed. Therefore, the first insulating hydrogen barrier film 5a and the second insulating hydrogen barrier film 5b are formed to have a predetermined thickness, and the film thickness of the hydrogen barrier sidewall 19 of the resulting laminated structure is set to the hydrogen. By setting the thickness so that sufficient resistance can be obtained, it is possible to satisfactorily ensure the resistance of the ferroelectric capacitor 4 to hydrogen. Therefore, it is possible to prevent deterioration of the electrical characteristics due to hydrogen of the ferroelectric capacitor 4 and to obtain high reliability.

また、第１層間絶縁膜３上には第２絶縁性水素バリア膜５ｂのみが設けられることにより、この第２絶縁性水素バリア膜５ｂからなる絶縁性水素バリア膜５は水素バリア膜としての一般的な厚さに比べて十分に薄く形成されることになる。したがって、前記第２層間絶縁膜６と絶縁性水素バリア膜５（第２絶縁性水素バリア膜５ｂ）と第１層間絶縁膜３とＳｉＯＮ膜１２とを貫通する深いコンタクトホール７（７ｂ）を形成した際、前記絶縁性水素バリア膜５が十分に薄いことから、結果的にコンタクトホール７（７ｂ）の形成が容易になり、またこのコンタクトホール７（７ｂ）を正常に形成することができる。よって、生産性を向上し、さらにコンタクトホール内に埋設されるプラグの抵抗を安定化して良品率を高めることができる。   In addition, since only the second insulating hydrogen barrier film 5b is provided on the first interlayer insulating film 3, the insulating hydrogen barrier film 5 made of the second insulating hydrogen barrier film 5b is generally used as a hydrogen barrier film. It is formed sufficiently thinner than the typical thickness. Therefore, a deep contact hole 7 (7b) penetrating the second interlayer insulating film 6, the insulating hydrogen barrier film 5 (second insulating hydrogen barrier film 5b), the first interlayer insulating film 3 and the SiON film 12 is formed. In this case, since the insulating hydrogen barrier film 5 is sufficiently thin, the contact hole 7 (7b) can be easily formed as a result, and the contact hole 7 (7b) can be formed normally. Therefore, productivity can be improved and the resistance of the plug embedded in the contact hole can be stabilized to increase the yield rate.

このような製造方法によって得られた強誘電体メモリ装置１にあっては、強誘電体キャパシタ４の側壁部に第１サイドウォール層１９ａと第２サイドウォール層１９ｂとからなる積層構造の水素バリアサイドウォール１９が形成され、第１層間絶縁膜上に第２絶縁性水素バリア膜５ｂからなる単一層の絶縁性水素バリア膜５が形成されている。したがって、第１サイドウォール層１９ａとなる第１絶縁性水素バリア膜５ａと第２サイドウォール層１９ｂとなる第２絶縁性水素バリア膜５ｂとを予め設定した厚さに形成し、得られる積層構造の水素バリアサイドウォール１９の膜厚を、水素に対して十分な耐性が得られる厚さにすることにより、強誘電体キャパシタ４の水素に対する耐性を良好に確保することができる。したがって、強誘電体キャパシタの水素による電気特性の低下を防止し、高い信頼性を得ることができる。   In the ferroelectric memory device 1 obtained by such a manufacturing method, a hydrogen barrier having a laminated structure including the first sidewall layer 19a and the second sidewall layer 19b is formed on the sidewall of the ferroelectric capacitor 4. Sidewalls 19 are formed, and a single-layer insulating hydrogen barrier film 5 made of the second insulating hydrogen barrier film 5b is formed on the first interlayer insulating film. Therefore, the first insulating hydrogen barrier film 5a to be the first sidewall layer 19a and the second insulating hydrogen barrier film 5b to be the second sidewall layer 19b are formed to have a preset thickness, and the resulting laminated structure By setting the thickness of the hydrogen barrier sidewall 19 to such a thickness that sufficient resistance to hydrogen can be obtained, the ferroelectric capacitor 4 can be favorably secured to hydrogen. Therefore, it is possible to prevent deterioration of electrical characteristics due to hydrogen of the ferroelectric capacitor and to obtain high reliability.

また、第１層間絶縁膜３上には第２絶縁性水素バリア膜５ｂのみが設けられたことにより、この第２絶縁性水素バリア膜５ｂからなる絶縁性水素バリア膜５は水素バリア膜としての一般的な厚さに比べて十分に薄く形成されたものとなる。したがって、深いコンタクトホール７（７ｂ）を形成した際、前記絶縁性水素バリア膜が十分に薄いことから、結果的にコンタクトホールの形成が容易になってこのコンタクトホールを一括して連続的に形成することができるとともに、このコンタクトホールを正常に形成することができる。よって、生産性を向上し、さらにコンタクトホール内に埋設されるプラグの抵抗を安定化して良品率を高めることができる。   Further, since only the second insulating hydrogen barrier film 5b is provided on the first interlayer insulating film 3, the insulating hydrogen barrier film 5 made of the second insulating hydrogen barrier film 5b serves as a hydrogen barrier film. It is formed to be sufficiently thinner than a general thickness. Therefore, when the deep contact hole 7 (7b) is formed, the insulating hydrogen barrier film is sufficiently thin. As a result, the contact hole is easily formed, and the contact holes are formed continuously in a lump. This contact hole can be formed normally. Therefore, productivity can be improved and the resistance of the plug embedded in the contact hole can be stabilized to increase the yield rate.

そして、このような強誘電体メモリ装置１は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、およびエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。   Such a ferroelectric memory device 1 includes a mobile phone, a personal computer, a liquid crystal device, an electronic notebook, a pager, a POS terminal, an IC card, a mini-disc player, a liquid crystal projector, an engineering workstation (EWS), a word processor. The present invention can be applied to various electronic devices such as a television, a viewfinder type or a monitor direct-view type video tape recorder, an electronic desk calculator, a car navigation device, a device equipped with a touch panel, a watch, a game device, and an electrophoresis device.

なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。例えば、前記実施形態ではシリコン基板９上に下地絶縁膜１１と第１層間絶縁膜３とを形成し、これらの間にＳｉＯＮ膜１２を形成したが、ここに形成する層間絶縁膜の膜厚を薄くできる場合には、絶縁膜を二層に分けることなく単一層で形成し、ＳｉＯＮ膜１２の形成も省略することができる。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above embodiment, the base insulating film 11 and the first interlayer insulating film 3 are formed on the silicon substrate 9 and the SiON film 12 is formed between them, but the thickness of the interlayer insulating film formed here is When the thickness can be reduced, the insulating film is formed as a single layer without being divided into two layers, and the formation of the SiON film 12 can be omitted.

本発明の強誘電体メモリ装置の一実施形態を示す要部断面図である。1 is a cross-sectional view of an essential part showing an embodiment of a ferroelectric memory device of the present invention. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。(A)-(c) is explanatory drawing of the manufacturing method of the apparatus shown in FIG. （ａ）、（ｂ）は図１に示した装置の製造方法説明図である。(A), (b) is explanatory drawing of the manufacturing method of the apparatus shown in FIG.

符号の説明Explanation of symbols

１…強誘電体メモリ装置、２…基体、３…第１層間絶縁膜、４…強誘電体キャパシタ、５…絶縁性水素バリア膜、５ａ…第１絶縁性水素バリア膜、５ｂ…第２絶縁性水素バリア膜、６…第２層間絶縁膜、７…コンタクトホール、８…プラグ、１３…酸素バリア膜、１４…下部電極、１５…強誘電体膜、１６…上部電極、１９…水素バリアサイドウォール、１９ａ…第１サイドウォール層、１９ｂ…第２サイドウォール層
DESCRIPTION OF SYMBOLS 1 ... Ferroelectric memory device, 2 ... Base | substrate, 3 ... 1st interlayer insulation film, 4 ... Ferroelectric capacitor, 5 ... Insulating hydrogen barrier film, 5a ... 1st insulating hydrogen barrier film, 5b ... 2nd insulation Reactive hydrogen barrier film, 6 ... second interlayer insulating film, 7 ... contact hole, 8 ... plug, 13 ... oxygen barrier film, 14 ... lower electrode, 15 ... ferroelectric film, 16 ... upper electrode, 19 ... hydrogen barrier side Wall, 19a ... first sidewall layer, 19b ... second sidewall layer

Claims (6)

基体上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に絶縁性水素バリア膜を形成する工程と、
前記絶縁性水素バリア膜上に第２層間絶縁膜を形成する工程と、
前記強誘電体キャパシタの側方にて、前記第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを一括してエッチングし、これら第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを貫通するコンタクトホールを形成する工程と、を備えた強誘電体メモリ装置の製造方法において、
前記絶縁性水素バリア膜の形成工程が、
前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に第１絶縁性水素バリア膜を形成する工程と、
前記第１絶縁性水素バリア膜をエッチバックして前記第１層間絶縁膜上から第１絶縁性水素バリア膜を除去するとともに、前記強誘電体キャパシタの側壁部に第１サイドウォール層を形成する工程と、
前記エッチバック後、前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に第２絶縁性水素バリア膜を形成し、前記強誘電体キャパシタの側壁部の前記第１サイドウォール層上に前記第２絶縁性水素バリア膜からなる第２サイドウォール層を形成し、該第１サイドウォール層と第２サイドウォール層とからなる水素バリアサイドウォールを形成する工程と、を有してなることを特徴とする強誘電体メモリ装置の製造方法。 Forming a first interlayer insulating film on the substrate;
Forming a ferroelectric capacitor comprising a lower electrode, a ferroelectric film and an upper electrode on the first interlayer insulating film;
Forming an insulating hydrogen barrier film on the first interlayer insulating film so as to cover the ferroelectric capacitor;
Forming a second interlayer insulating film on the insulating hydrogen barrier film;
The second interlayer insulating film, the insulating hydrogen barrier film, and the first interlayer insulating film are etched together at a side of the ferroelectric capacitor, and the second interlayer insulating film, the insulating hydrogen barrier film, Forming a contact hole penetrating the first interlayer insulating film, and a method for manufacturing a ferroelectric memory device,
Forming the insulating hydrogen barrier film,
Forming a first insulating hydrogen barrier film on the first interlayer insulating film so as to cover the ferroelectric capacitor;
The first insulating hydrogen barrier film is etched back to remove the first insulating hydrogen barrier film from on the first interlayer insulating film, and a first sidewall layer is formed on the side wall portion of the ferroelectric capacitor. Process,
After the etch back, a second insulating hydrogen barrier film is formed on the first interlayer insulating film so as to cover the ferroelectric capacitor, and the first sidewall layer on the side wall of the ferroelectric capacitor is formed on the first sidewall layer. Forming a second sidewall layer composed of a second insulating hydrogen barrier film, and forming a hydrogen barrier sidewall composed of the first sidewall layer and the second sidewall layer. A method of manufacturing a ferroelectric memory device characterized by the following. 前記第１絶縁性水素バリア膜がアルミニウム酸化物であることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法。   2. The method of manufacturing a ferroelectric memory device according to claim 1, wherein the first insulating hydrogen barrier film is aluminum oxide. 前記第１層間絶縁膜にコンタクトホールを形成し、該コンタクトホール内にプラグを埋設する工程を備え、
前記強誘電体キャパシタを形成する工程は、前記下部電極の下に、前記プラグを覆って酸素バリア膜を形成する工程を有していることを特徴とする請求項１又は２に記載の強誘電体メモリ装置の製造方法。 Forming a contact hole in the first interlayer insulating film, and embedding a plug in the contact hole;
3. The ferroelectric according to claim 1, wherein the step of forming the ferroelectric capacitor includes a step of forming an oxygen barrier film covering the plug under the lower electrode. Method for manufacturing a body memory device. 基体と、
前記基体上に設けられた第１層間絶縁膜と、
前記第１層間絶縁膜上に設けられた下部電極、強誘電体膜及び上部電極からなる強誘電体キャパシタと、
前記強誘電体キャパシタを覆って前記第１層間絶縁膜上に設けられた絶縁性水素バリア膜と、
前記絶縁性水素バリア膜上に設けられた第２層間絶縁膜と、
前記強誘電体キャパシタの側方にて、前記第２層間絶縁膜と絶縁性水素バリア膜と第１層間絶縁膜とを貫通して形成されたコンタクトホールと、を備えた強誘電体メモリ装置において、
前記絶縁性水素バリア膜は、第１絶縁性水素バリア膜と第２絶縁性水素バリア膜とからなり、前記第１絶縁性水素バリア膜は、前記強誘電体キャパシタの側壁部に選択的に形成されて第１サイドウォール層を形成し、前記第２絶縁性水素バリア膜は、前記第１サイドウォール層上に設けられて第２サイドウォール層を形成するとともに、前記強誘電体キャパシタの上部電極上及び前記第１層間絶縁膜上を覆って形成されていることを特徴とする強誘電体メモリ装置。 A substrate;
A first interlayer insulating film provided on the substrate;
A ferroelectric capacitor comprising a lower electrode, a ferroelectric film and an upper electrode provided on the first interlayer insulating film;
An insulating hydrogen barrier film provided on the first interlayer insulating film so as to cover the ferroelectric capacitor;
A second interlayer insulating film provided on the insulating hydrogen barrier film;
In a ferroelectric memory device, comprising a contact hole formed through the second interlayer insulating film, the insulating hydrogen barrier film, and the first interlayer insulating film on a side of the ferroelectric capacitor. ,
The insulating hydrogen barrier film includes a first insulating hydrogen barrier film and a second insulating hydrogen barrier film, and the first insulating hydrogen barrier film is selectively formed on a side wall portion of the ferroelectric capacitor. Forming a first sidewall layer, and the second insulating hydrogen barrier film is provided on the first sidewall layer to form a second sidewall layer and an upper electrode of the ferroelectric capacitor. A ferroelectric memory device formed over and over the first interlayer insulating film. 前記第１絶縁性水素バリア膜がアルミニウム酸化物であることを特徴とする請求項４記載の強誘電体メモリ装置。   5. The ferroelectric memory device according to claim 4, wherein the first insulating hydrogen barrier film is aluminum oxide. 前記第１層間絶縁膜にコンタクトホールが形成され、該コンタクトホール内にプラグが埋設されてなり、
前記強誘電体キャパシタは、前記下部電極の下に、前記プラグを覆う酸素バリア膜を有していることを特徴とする請求項４又は５に記載の強誘電体メモリ装置。


A contact hole is formed in the first interlayer insulating film, and a plug is embedded in the contact hole;
6. The ferroelectric memory device according to claim 4, wherein the ferroelectric capacitor includes an oxygen barrier film that covers the plug under the lower electrode.


JP2006064012A 2006-03-09 2006-03-09 Ferroelectric memory device, and method of manufacturing ferroelectric memory device Pending JP2007242930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006064012A JP2007242930A (en) 2006-03-09 2006-03-09 Ferroelectric memory device, and method of manufacturing ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064012A JP2007242930A (en) 2006-03-09 2006-03-09 Ferroelectric memory device, and method of manufacturing ferroelectric memory device

Publications (1)

Publication Number Publication Date
JP2007242930A true JP2007242930A (en) 2007-09-20

Family

ID=38588171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064012A Pending JP2007242930A (en) 2006-03-09 2006-03-09 Ferroelectric memory device, and method of manufacturing ferroelectric memory device

Country Status (1)

Country Link
JP (1) JP2007242930A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214544A (en) * 2003-01-08 2004-07-29 Fujitsu Ltd Manufacturing method of semiconductor device
JP2004356464A (en) * 2003-05-30 2004-12-16 Oki Electric Ind Co Ltd MANUFACTURING METHOD OF FERROELECTRIC ELEMENT, FERROELECTRIC ELEMENT AND FeRAM
JP2005268288A (en) * 2004-03-16 2005-09-29 Toshiba Corp Semiconductor device and its manufacturing method
WO2005106956A1 (en) * 2004-04-28 2005-11-10 Fujitsu Limited Semiconductor device and production method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214544A (en) * 2003-01-08 2004-07-29 Fujitsu Ltd Manufacturing method of semiconductor device
JP2004356464A (en) * 2003-05-30 2004-12-16 Oki Electric Ind Co Ltd MANUFACTURING METHOD OF FERROELECTRIC ELEMENT, FERROELECTRIC ELEMENT AND FeRAM
JP2005268288A (en) * 2004-03-16 2005-09-29 Toshiba Corp Semiconductor device and its manufacturing method
WO2005106956A1 (en) * 2004-04-28 2005-11-10 Fujitsu Limited Semiconductor device and production method therefor

Similar Documents

Publication Publication Date Title
JP2007150025A (en) Method for manufacturing ferroelectric memory
JP2009129972A (en) Ferroelectric memory device and its fabrication process
JP2008205239A (en) Semiconductor device and its manufacturing method
JP2009065089A (en) Semiconductor device and method of manufacturing the same
JP2010080771A (en) Semiconductor device and method of manufacturing the same
KR20020073443A (en) Semiconductor memory and process for fabricating the same
JP2008198885A (en) Semiconductor device and its manufacturing method
EP1387405A2 (en) Semiconductor memory device and method for manufacturing the same
JP5215552B2 (en) Method for manufacturing ferroelectric memory device
JP2006352016A (en) Manufacturing method of ferroelectric device
JP4853057B2 (en) Method for manufacturing ferroelectric memory device
JP4661572B2 (en) Ferroelectric memory and manufacturing method of ferroelectric memory
JP4621081B2 (en) Manufacturing method of semiconductor device
JP5242044B2 (en) Ferroelectric memory device and manufacturing method thereof
JP5028829B2 (en) Method for manufacturing ferroelectric memory device
JP5022679B2 (en) Method for manufacturing ferroelectric memory device
JP4445445B2 (en) Semiconductor device and manufacturing method thereof
JP4894843B2 (en) Semiconductor device and manufacturing method thereof
JP2007242930A (en) Ferroelectric memory device, and method of manufacturing ferroelectric memory device
JP2007150141A (en) Manufacturing method of ferroelectric memory, and ferroelectric memory
JP2005327989A (en) Semiconductor device and method of manufacturing the same
JP4718193B2 (en) Manufacturing method of semiconductor device
JP2006066796A (en) Ferroelectric memory and its manufacturing method
JP4332119B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2009010194A (en) Ferroelectric memory and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712