JP5016207B2 - Piezoelectric thin film transformer and manufacturing method thereof - Google Patents

Piezoelectric thin film transformer and manufacturing method thereof Download PDF

Info

Publication number
JP5016207B2
JP5016207B2 JP2005196547A JP2005196547A JP5016207B2 JP 5016207 B2 JP5016207 B2 JP 5016207B2 JP 2005196547 A JP2005196547 A JP 2005196547A JP 2005196547 A JP2005196547 A JP 2005196547A JP 5016207 B2 JP5016207 B2 JP 5016207B2
Authority
JP
Japan
Prior art keywords
thin film
piezoelectric
transformer
input
power generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005196547A
Other languages
Japanese (ja)
Other versions
JP2007019097A5 (en
JP2007019097A (en
Inventor
博 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005196547A priority Critical patent/JP5016207B2/en
Publication of JP2007019097A publication Critical patent/JP2007019097A/en
Publication of JP2007019097A5 publication Critical patent/JP2007019097A5/ja
Application granted granted Critical
Publication of JP5016207B2 publication Critical patent/JP5016207B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、各種の高電圧発生用電源装置に用いられる圧電薄膜トランスに関し、特に、小型化、薄型化が可能な圧電薄膜トランスに関する。   The present invention relates to a piezoelectric thin film transformer used for various high voltage generating power supply devices, and more particularly to a piezoelectric thin film transformer that can be reduced in size and thickness.

従来、各種の家電機器、AV機器等の電子機器に用いられる変圧素子として巻線型の電磁トランスが用いられてきた。この電磁トランスは磁性体のコアに導線を巻き付ける構造を有しており、高い変成比を実現するためには巻き付ける導線の数を多くする必要がある。そのため、小型、薄型の電磁トランスを実現するのは非常に困難であった。   Conventionally, wound-type electromagnetic transformers have been used as transformer elements used in various home appliances, AV equipment and other electronic equipment. This electromagnetic transformer has a structure in which a conducting wire is wound around a magnetic core. In order to realize a high transformation ratio, it is necessary to increase the number of conducting wires to be wound. For this reason, it has been very difficult to realize a small and thin electromagnetic transformer.

このような電磁式巻線トランスに対して、圧電トランスが提案された(特許文献1参照)。この圧電トランスは、従来の電磁トランスと全く異なる動作原理を有するものである。図5は、単板タイプの圧電トランス、いわゆるローゼン型圧電トランスの構成を示す斜視図である。以下に、この図を用いて、圧電トランスの構成を説明する。   For such an electromagnetic winding transformer, a piezoelectric transformer has been proposed (see Patent Document 1). This piezoelectric transformer has a completely different operating principle from a conventional electromagnetic transformer. FIG. 5 is a perspective view showing a configuration of a single plate type piezoelectric transformer, a so-called Rosen type piezoelectric transformer. Hereinafter, the configuration of the piezoelectric transformer will be described with reference to FIG.

圧電体Aの上面と下面とに平面状電極14、10を設けた部分が駆動部11であり、圧電体Aは厚み方向に分極されている。また、圧電体Aの端部に設けられた端面電極26と駆動部11とにより挟まれた部分が発電部12であり、圧電体Aは長さ方向に分極されている。このような構造の圧電トランスは、長さ方向の縦振動の共振時の節点に例えば三角柱の頂点のうちの1つが圧電トランスの下面と接触する位置に設けられた支持具27を装着して、トランスの基体(図示せず)に固定する。この状態で、上部平面状電極14、下部平面状電極10に接続した外部入力電気端子6及び21を介して圧電体の長さ方向の縦振動の共振周波数を有する交流電圧を印加すると、外部入力電気端子6と、端面出力電極26に接続した外部出力電気端子23との間に電圧が発生する。   The portion where the planar electrodes 14 and 10 are provided on the upper and lower surfaces of the piezoelectric body A is the drive unit 11, and the piezoelectric body A is polarized in the thickness direction. A portion sandwiched between the end face electrode 26 provided at the end of the piezoelectric body A and the drive unit 11 is the power generation unit 12, and the piezoelectric body A is polarized in the length direction. The piezoelectric transformer having such a structure is provided with a support 27 provided at a position where one of the apexes of the triangular prism contacts the lower surface of the piezoelectric transformer, for example, at a node at the time of resonance of longitudinal vibration in the longitudinal direction, Fix to a transformer base (not shown). In this state, when an AC voltage having a resonance frequency of longitudinal vibration in the longitudinal direction of the piezoelectric body is applied via the external input electrical terminals 6 and 21 connected to the upper planar electrode 14 and the lower planar electrode 10, the external input A voltage is generated between the electrical terminal 6 and the external output electrical terminal 23 connected to the end face output electrode 26.

しかしながら、図5に示すように、駆動部及び発電部ともに外部入出力電気端子の接続位置が振動の節点とは異なる位置であることから、効率及び信頼性が低下するという問題点があった。また、図5に示した圧電トランスは、単板構造であることから、昇圧比が十分大きくできないという問題もあった。   However, as shown in FIG. 5, since the connection position of the external input / output electrical terminal is different from the vibration node in both the drive unit and the power generation unit, there is a problem that efficiency and reliability are lowered. Further, since the piezoelectric transformer shown in FIG. 5 has a single plate structure, there is a problem that the step-up ratio cannot be sufficiently increased.

これらの問題点を解決するために、積層セラミックを用いた積層型圧電トランスが提案されている。特許文献2によれば、積層型圧電トランスは、低インピーダンスの駆動部と高インピーダンスの発電部とから構成されている。低インピーダンスの駆動部は平面状の内部電極と圧電体(厚み方向に分極)が交互に複数積層され、上下の表面に平面状電極が設けられており、内部電極の接続用として、外部電極が側面上に形成されている。また、高インピーダンスの発電部は、短冊状の内部電極と圧電体(長さ方向に分極)が交互に積層され、上下の表面に短冊状電極が設けられ、内部電極の接続用として外部電極が側面上に形成されている。このような構造の圧電トランスは、長さ方向の縦振動の節点で外部入出力電気端子をそれぞれ接続できるため、ローゼン型圧電トランスで説明したような効率及び信頼性の低下は起こらず、昇圧比も大きくとれる。   In order to solve these problems, a multilayer piezoelectric transformer using a multilayer ceramic has been proposed. According to Patent Document 2, the multilayer piezoelectric transformer is composed of a low-impedance driving unit and a high-impedance power generation unit. The low-impedance drive unit has a plurality of alternately laminated planar internal electrodes and piezoelectric bodies (polarized in the thickness direction), and planar electrodes are provided on the upper and lower surfaces. It is formed on the side. In addition, the high-impedance power generation unit is configured by alternately laminating strip-shaped internal electrodes and piezoelectric bodies (polarized in the length direction), providing strip-shaped electrodes on the upper and lower surfaces, and connecting external electrodes to connect the internal electrodes. It is formed on the side. Since the piezoelectric transformer with such a structure can connect external input / output electrical terminals at the nodes of longitudinal vibration in the longitudinal direction, the efficiency and reliability are not lowered as described for the Rosen piezoelectric transformer, and the boost ratio is Can also be taken big.

これらのローゼン型(特許文献1)及び積層型(特許文献2)に記載の圧電トランスは、デバイス構造が単板構造、積層構造と異なるものの、いずれもセラミックを用いている。このようなセラミックは、通常、1000℃以上の高温度プロセスで焼成され、別途、トランス基体に配設される。
米国特許第2,830,274号明細書 特許第2508575号公報
These piezoelectric transformers described in the Rosen type (Patent Document 1) and the laminated type (Patent Document 2) use ceramics, although the device structure is different from the single plate structure and the laminated structure. Such a ceramic is usually fired by a high-temperature process of 1000 ° C. or higher and separately disposed on a transformer substrate.
US Pat. No. 2,830,274 Japanese Patent No. 2508575

しかしながら、上記2つの圧電トランスには下記のような問題点がある。
従来のローゼン型圧電トランス(特許文献1)及び積層型圧電トランス(特許文献2)で開示される圧電トランスは、トランス基体にトランス本体を後付けする構造を有しており、小型化、薄型化が難しいという問題があった。
However, the two piezoelectric transformers have the following problems.
The piezoelectric transformers disclosed in the conventional Rosen-type piezoelectric transformer (Patent Document 1) and multilayer piezoelectric transformer (Patent Document 2) have a structure in which a transformer body is retrofitted to a transformer base, and can be reduced in size and thickness. There was a problem that it was difficult.

また圧電トランスを後付けする構成は、デバイス構造を複雑化するため、圧電トランスの部品数が増加し、プロセスの複雑化を招き、製造コストが高くなるという問題があった。尚、予め圧電トランスをトランスの基体に設けようとすると、セラミック形成プロセスが1000℃以上の高温度で行われるため、トランス基体の熱ダメージを招く。   Further, the configuration in which the piezoelectric transformer is retrofitted complicates the device structure, which increases the number of parts of the piezoelectric transformer, complicates the process, and increases the manufacturing cost. If the piezoelectric transformer is previously provided on the base of the transformer, the ceramic forming process is performed at a high temperature of 1000 ° C. or higher, which causes thermal damage to the transformer base.

また、圧電トランスと周辺回路等とを一体化しようとした場合にも、セラミックに対する配線形成は可能であるものの、ミクロンレベルの微細化には限界があり、機能集積化(機能一体化)が難しかった。   In addition, when trying to integrate a piezoelectric transformer and peripheral circuits, wiring to ceramics is possible, but there is a limit to micron-level miniaturization, and functional integration (functional integration) is difficult. It was.

本発明は、上記の課題を解決するためになされたものであり、小型化、薄型化、周辺回路等の機能集積化、低コスト化、更には低温プロセス化の少なくともいずれかを可能にする圧電薄膜トランスを提供することを目的とする。   The present invention has been made to solve the above-described problems, and is a piezoelectric device that enables at least one of downsizing, thinning, functional integration of peripheral circuits and the like, cost reduction, and further low temperature processing. An object is to provide a thin film transformer.

上記目的を達成するために、本発明の圧電薄膜トランスは、半導体基板上に、圧電体材料、電極材料、配線材料、絶縁材料等を堆積し、それぞれを所望の形状に加工し、溝部を形成することにより、トランスの機能構造を構築する。   In order to achieve the above object, the piezoelectric thin film transformer of the present invention deposits a piezoelectric material, an electrode material, a wiring material, an insulating material, etc. on a semiconductor substrate, and processes each into a desired shape to form a groove. By doing so, the functional structure of the transformer is constructed.

本発明の圧電薄膜トランスは、半導体基板の溝部に圧電体をブリッジし、該圧電体が機械共振の節で入力側下部電極配線構造のビアを用いて支持され、同時に、該圧電体が端部で出力側電極配線により物理的に吊り下げられる。また、堆積膜を用いた薄膜(一般的に用いられるセラミックとは異なる)で構成され、その下地となる半導体基板には、予め駆動回路、制御回路等が形成されている。   In the piezoelectric thin film transformer of the present invention, a piezoelectric body is bridged in a groove portion of a semiconductor substrate, and the piezoelectric body is supported by using a via of the lower electrode wiring structure on the input side at the node of mechanical resonance. Is physically suspended by the output side electrode wiring. In addition, a driving circuit, a control circuit, and the like are formed in advance on a semiconductor substrate that is a thin film using a deposited film (different from ceramics that are generally used).

このような圧電薄膜トランスを製造する方法は、半導体基板に入力側下部電極構造を形成する工程と、該入力側電極上に圧電体を形成する工程と、該圧電体に入力側上部電極配線構造、出力側左部及び右部電極配線構造を形成する工程と、該圧電体を中空にする工程とを含む。好ましくは、該入力側電極上に圧電体を形成する工程には、配向制御を含む。更に好ましくは、該入力側電極上に圧電体を形成する工程に対して、MOCVD(Metal Organic Chemical Vaper Deposition)法、MBE(Molecular Beam Epitaxy)法を用いる。   A method of manufacturing such a piezoelectric thin film transformer includes a step of forming an input-side lower electrode structure on a semiconductor substrate, a step of forming a piezoelectric body on the input-side electrode, and an input-side upper electrode wiring structure on the piezoelectric body. A step of forming the output side left and right electrode wiring structures and a step of hollowing the piezoelectric body. Preferably, the step of forming the piezoelectric body on the input side electrode includes orientation control. More preferably, an MOCVD (Metal Organic Chemical Deposition) method or an MBE (Molecular Beam Epitaxy) method is used for the step of forming a piezoelectric body on the input side electrode.

本発明によれば、小型、薄型化可能な圧電薄膜トランスを製造することができる。圧電薄膜トランスは、従来のセラミックを用いた圧電トランスと比較すると、デバイス構造が簡略化され、部品点数が減少するばかりではなく、簡単な工程を用いて製造可能なため、コストを大幅に削減することができる。低温において工程を進めることができる上に、周辺回路等との一体化製造も可能となる。また、堆積される薄膜の配向制御が異なる下地を用いることで容易になる。   According to the present invention, a piezoelectric thin film transformer that can be reduced in size and thickness can be manufactured. Compared with conventional piezoelectric transformers using ceramics, the piezoelectric thin film transformer not only reduces the device structure and reduces the number of parts, but also can be manufactured using simple processes, greatly reducing costs. be able to. In addition to being able to proceed with the process at a low temperature, it is possible to manufacture the integrated circuit with a peripheral circuit or the like. Moreover, it becomes easy by using the base | substrate from which the orientation control of the thin film to deposit differs.

以下に、本発明の第1の実施の形態による圧電薄膜トランスについて説明する。図1は、本実施の形態による圧電薄膜トランスの外観及び構成を示す斜視図である。本実施の形態による圧電薄膜トランスは、圧電体として堆積膜を用いている点で、セラミックスを用いた従来の圧電トランスと比較すると、そのデバイス構成、製造方法が大きく異なる。   The piezoelectric thin film transformer according to the first embodiment of the present invention will be described below. FIG. 1 is a perspective view showing the appearance and configuration of a piezoelectric thin film transformer according to the present embodiment. The piezoelectric thin film transformer according to the present embodiment is greatly different in device configuration and manufacturing method from the conventional piezoelectric transformer using ceramics in that a deposited film is used as a piezoelectric body.

圧電薄膜トランスの駆動部11と発電部12とは、MOCVD(Metal Organic Chemical Vaper Deposition)法、MBE(Molecular Beam Epitaxy)法等により配向を制御して形成する。   The driving unit 11 and the power generation unit 12 of the piezoelectric thin film transformer are formed by controlling the orientation by a MOCVD (Metal Organic Chemical Deposition) method, an MBE (Molecular Beam Epitaxy) method, or the like.

このように精密に配向を制御することにより、分極方向に対して、ほぼ100%の配向制御が実現できるため、膜厚を薄くしても圧電特性の劣化が抑制できる。一方、従来のセラミックスの場合には、30%程度の配向しか実現できないため薄くしにくい。このように、圧電トランスに関して薄膜を用いると、セラミックと比較して約1/3程度の薄膜化が可能となり、圧電トランスの小型、薄型化に向いている。   By precisely controlling the orientation in this way, almost 100% orientation control can be realized with respect to the polarization direction, so that deterioration of the piezoelectric characteristics can be suppressed even if the film thickness is reduced. On the other hand, in the case of conventional ceramics, it is difficult to reduce the thickness because only about 30% orientation can be realized. As described above, when a thin film is used for the piezoelectric transformer, it is possible to reduce the film thickness to about 1/3 compared to ceramic, which is suitable for making the piezoelectric transformer small and thin.

圧電薄膜の配向制御技術は、例えば、圧電薄膜の下地である下部電極に工夫を加えることにより可能となる。すなわち、圧電薄膜の配向性の下地依存性を用いる。例えば、公知の圧電材料であるチタン酸鉛(PbTiO:PTO)は、酸化マグネシュームMgO(100)上又は白金Pt(100)/Mg(100)上ではC軸配向になり、Pt(111)/Mg(100)上ではA軸配向になる。従って、圧電薄膜トランスの駆動部と、発電部とに、異なる下地材料を設けることにより、圧電膜を同時に堆積した場合でも、異なる配向性を有する2種類の圧電薄膜を選択的に形成することができる。 The orientation control technique of the piezoelectric thin film can be achieved by, for example, modifying the lower electrode that is the base of the piezoelectric thin film. That is, the substrate dependency of the orientation of the piezoelectric thin film is used. For example, lead titanate (PbTiO 3 : PTO), which is a known piezoelectric material, is C-axis oriented on magnesium oxide MgO (100) or platinum Pt (100) / Mg (100), and Pt (111) / On Mg (100), the A-axis orientation is obtained. Therefore, by providing different base materials for the drive unit and the power generation unit of the piezoelectric thin film transformer, two types of piezoelectric thin films having different orientations can be selectively formed even when the piezoelectric films are deposited simultaneously. it can.

このような圧電薄膜は、その駆動部11の上下面に平面電極10及び14を有し、その平面電極10・14を上下面に有する圧電薄膜は、入力側上部配線21と入力側下部配線6とに電気的に接続するビア9a・9bに挟まれて支持されている。このビア9a・9bは、機械共振の節に設けられ、結果的に効率低下が最大限に抑制される。さらに、圧電薄膜は、端面電極15及び16がその長手方向の両端に設けられ、これらの端面電極15及び16とビア9c・9dを介して電気的に接続される出力側左部配線22及び出力側右部配線23とにより、半導体基板1上に設けられた溝部Gに物理的に吊り下げられている。このような吊り下げ構造は、出力配線の一方、または、両方のいずれを用いても良い。また、出力側配線22及び23と入力側下部配線6を電気的に絶縁するために、層間絶縁膜7及び17が設けられている。図では、溝部Gは、層間絶縁膜7及び17に開口を形成することにより形成されている。   Such a piezoelectric thin film has the planar electrodes 10 and 14 on the upper and lower surfaces of the drive unit 11, and the piezoelectric thin film having the planar electrodes 10 and 14 on the upper and lower surfaces is composed of the input side upper wiring 21 and the input side lower wiring 6. Are supported by being sandwiched between vias 9a and 9b that are electrically connected to each other. The vias 9a and 9b are provided at the node of mechanical resonance, and as a result, the efficiency reduction is suppressed to the maximum. Further, the piezoelectric thin film is provided with end face electrodes 15 and 16 at both ends in the longitudinal direction, and the output side left wiring 22 and the output are electrically connected to these end face electrodes 15 and 16 via vias 9c and 9d. The side right wiring 23 is physically suspended in the groove G provided on the semiconductor substrate 1. Such a hanging structure may use either one or both of the output wirings. Further, in order to electrically insulate the output side wirings 22 and 23 and the input side lower wiring 6, interlayer insulating films 7 and 17 are provided. In the figure, the groove G is formed by forming openings in the interlayer insulating films 7 and 17.

圧電薄膜は、チタン酸ジルコン酸鉛系圧電材料(k31=35%、k33=65%、Qm=2000前後)を用い、その寸法は、長さ32mm、幅4.5mm、膜厚0.5mmとした。駆動部11を膜厚方向に分極し、発電部12を長手方向に分極すると、0.2Wの入力電力で、昇圧比(出力電圧/入力電圧)が約8程度、効率が85〜90%程度の圧電トランス特性が得られた。   As the piezoelectric thin film, a lead zirconate titanate piezoelectric material (k31 = 35%, k33 = 65%, Qm = around 2000) is used. The dimensions are 32 mm in length, 4.5 mm in width, and 0.5 mm in film thickness. did. When the drive unit 11 is polarized in the film thickness direction and the power generation unit 12 is polarized in the longitudinal direction, the step-up ratio (output voltage / input voltage) is about 8 and the efficiency is about 85 to 90% with an input power of 0.2 W. The piezoelectric transformer characteristics were obtained.

次に、図2〜図4までを参照しつつ本実施の形態による圧電薄膜トランスの製造方法の一例について説明する。   Next, an example of a method for manufacturing the piezoelectric thin film transformer according to the present embodiment will be described with reference to FIGS.

図2(a)は、半導体基板1に駆動回路、制御回路等を形成した後における圧電薄膜トランスの製造工程を説明するための構造断面図である。半導体基板1は、シリコン(Si)基板を用い、その半導体基板1上に公知のロコス(LOCOS)法による素子分離領域2と、ゲート電極3と、拡散層(ソース・ドレイン)4と、層間絶縁膜5とが形成される。層間絶縁膜5の平坦性が要求される場合には、適宜、CMP(Chemical Mechanical Polishing)工程を用い、層間絶縁膜5を研磨して平坦化することができる。   FIG. 2A is a structural cross-sectional view for explaining a manufacturing process of the piezoelectric thin film transformer after forming a drive circuit, a control circuit, and the like on the semiconductor substrate 1. The semiconductor substrate 1 uses a silicon (Si) substrate. On the semiconductor substrate 1, an element isolation region 2 by a known LOCOS method, a gate electrode 3, a diffusion layer (source / drain) 4, and an interlayer insulation are used. A film 5 is formed. When flatness of the interlayer insulating film 5 is required, the interlayer insulating film 5 can be polished and flattened appropriately using a CMP (Chemical Mechanical Polishing) process.

さらに、このような集積回路の上層に形成する圧電トランス部に対する電気的接続のためのコンタクト及び配線を予め形成しておくことが好ましい。このようなシリコン基板に上に、駆動回路、制御回路を形成せずに、シリコン基板を単なるトランス支持基体として用い、他の基板に駆動回路、制御回路を形成することもできる。   Furthermore, it is preferable to previously form contacts and wirings for electrical connection to the piezoelectric transformer portion formed in the upper layer of such an integrated circuit. Instead of forming a drive circuit and a control circuit on such a silicon substrate, it is also possible to use the silicon substrate as a simple transformer support base and to form a drive circuit and a control circuit on another substrate.

図2(b)は、図2(a)に続く工程を示す図であり、入力側下部電極配線構造を形成した後の圧電薄膜トランスの断面図である。図2(b)に示すように、層間絶縁膜5上に、入力側下部配線材料を堆積し、フォトリソグラフィー及びエッチングで所望のパターンに加工し、第1の入力側下部配線6を形成する。次いで、層間絶縁膜7を堆積し、引き続き、配向制御層8を堆積する。図2(c)に示すように、第1の入力側下部配線6上に第2の入力側下部電極用のパターンを形成した後に、入力側下部ビアパターンを加工し、デュアルダマシン(配線とビアを同時に導通形成する工程)により第2の入力側下部電極10及び入力側下部ビア9を形成する。   FIG. 2B is a diagram illustrating a process following FIG. 2A, and is a cross-sectional view of the piezoelectric thin film transformer after the input side lower electrode wiring structure is formed. As shown in FIG. 2B, an input-side lower wiring material is deposited on the interlayer insulating film 5 and processed into a desired pattern by photolithography and etching to form a first input-side lower wiring 6. Next, an interlayer insulating film 7 is deposited, and subsequently an orientation control layer 8 is deposited. As shown in FIG. 2C, after the pattern for the second input side lower electrode is formed on the first input side lower wiring 6, the input side lower via pattern is processed to obtain a dual damascene (wiring and via). The second input-side lower electrode 10 and the input-side lower via 9 are formed by the step of forming a conductive layer simultaneously.

図3(a)は、圧電薄膜上に電極配線材料を堆積した後に於ける圧電薄膜トランスの断面図である。圧電薄膜は、要求される膜質、膜厚により種々の方法で堆積することができる。堆積する圧電薄膜に対して高品質化の要求がある場合には、MOCVD法、MBE法を用い、緻密且つ配向性良く、圧電薄膜を数100℃程度で堆積するのが好ましい。この場合、堆積レートが遅いため、数十μm程度の堆積を行う必要がある場合には生産性が悪くなるが圧電薄膜の膜厚方向に対する配向率はほぼ100%にできる。堆積する圧電薄膜に対して厚膜化の要求が強い場合には、AD(Aerosol Deposition)法を用いることにより、圧電薄膜の配向性はあまり好ましくなく、MOCVD法、MBE法で堆積した薄膜の膜質を再現することが難しいが、数十μm程度の膜厚の圧電薄膜を室温で堆積することができる。   FIG. 3A is a cross-sectional view of the piezoelectric thin film transformer after electrode wiring material is deposited on the piezoelectric thin film. The piezoelectric thin film can be deposited by various methods depending on the required film quality and film thickness. When there is a demand for higher quality for the piezoelectric thin film to be deposited, it is preferable to deposit the piezoelectric thin film at about several hundred degrees Celsius using the MOCVD method or the MBE method with high density and good orientation. In this case, since the deposition rate is slow, the productivity is deteriorated when it is necessary to deposit several tens of μm, but the orientation rate in the film thickness direction of the piezoelectric thin film can be made almost 100%. When there is a strong demand for thickening the piezoelectric thin film to be deposited, the orientation of the piezoelectric thin film is not so favorable by using the AD (Aerosol Deposition) method, and the film quality of the thin film deposited by the MOCVD method or MBE method. Is difficult to reproduce, but a piezoelectric thin film having a film thickness of about several tens of μm can be deposited at room temperature.

これらの中間的な堆積手法として、ゾルゲル法を用いることができる。ゾルゲル法で堆積した圧電薄膜の配向率は比較的高い上に、数十μm程度の膜厚の堆積が数百℃程度の低温で比較的容易にできるという利点がある。いずれの堆積方法を用いた場合でも、下地の特性、例えば、本実施の形態では、第2の入力側下部電極10(例えば、Pt(111))と配向制御層8(例えば、MgO)であるが、このように材料種を変えることにより、異なる配向方向を有する圧電薄膜を形成することができる。また、駆動層11と発電層12との境界部にシリコン等の物質を大量にドーピングし、600℃程度の酸素雰囲気下のアニールを行うことにより、絶縁領域を形成しておくことが必要である。このようにして、それぞれの配向方向を変えた駆動部11と発電部12を有する圧電薄膜をパターニングした後、その上に電極配線材料13を堆積する。   As an intermediate deposition method, a sol-gel method can be used. The piezoelectric thin film deposited by the sol-gel method has an advantage that the orientation rate is relatively high and deposition of a film thickness of about several tens of μm can be relatively easily performed at a low temperature of about several hundred degrees Celsius. Whichever deposition method is used, the characteristics of the base, for example, in this embodiment, the second input side lower electrode 10 (for example, Pt (111)) and the orientation control layer 8 (for example, MgO) are used. However, by changing the material type in this way, piezoelectric thin films having different orientation directions can be formed. Further, it is necessary to form an insulating region by doping a large amount of a substance such as silicon at the boundary between the drive layer 11 and the power generation layer 12 and performing annealing in an oxygen atmosphere at about 600 ° C. . In this way, after patterning the piezoelectric thin film having the drive unit 11 and the power generation unit 12 having different orientation directions, the electrode wiring material 13 is deposited thereon.

図3(b)は、入力側上部平面電極14、出力側端面電極15・16を形成した後に、その上に層間絶縁膜17を堆積した状態を示す圧電薄膜トランスの構造断面図である。入力側上部平面電極パターン、出力側左部端面電極パターン、出力側右部端面電極パターンのマスクを用いて、フォトリソグラフィー技術とエッチング技術により加工することが好ましい。このようにすれば、入力側上部平面電極14、出力側左部端面電極15、出力側右部端面電極16をそれぞれ精度良く形成することができる。この場合、入力側上部平面電極14と出力側左部端面電極15との電気的絶縁を確保するためのスペースを設けることが、設計上重要なポイントとなる。引き続き、入力側上部平面電極14、出力側左部端面電極15、出力側右部端面電極16上に層間絶縁膜17を堆積する。   FIG. 3B is a structural cross-sectional view of the piezoelectric thin film transformer showing a state in which the interlayer insulating film 17 is deposited thereon after the input-side upper planar electrode 14 and the output-side end face electrodes 15 and 16 are formed. It is preferable to process by a photolithography technique and an etching technique using a mask of an input side upper plane electrode pattern, an output side left end face electrode pattern, and an output side right end face electrode pattern. In this way, the input-side upper flat electrode 14, the output-side left end face electrode 15, and the output-side right end face electrode 16 can be formed with high accuracy. In this case, it is an important design point to provide a space for ensuring electrical insulation between the input-side upper flat electrode 14 and the output-side left end face electrode 15. Subsequently, an interlayer insulating film 17 is deposited on the input-side upper flat electrode 14, the output-side left end face electrode 15, and the output-side right end face electrode 16.

図4(a)は、圧電薄膜に対して吊り下げ構造(ブリッジ構造)を形成した様子を示す圧電薄膜トランスの断面図である。まず、図2(c)の場合と同様に、デュアルダマシン法を用いて入力側上部平面電極14に対して入力側上部ビア18及び入力側上部配線21、出力側左部端面電極15に対して出力側左部ビア19及び出力側左部配線22、出力側右部端面電極16に対して出力側右部ビア20及び出力側右部配線23を形成する。圧電薄膜を吊り下げ構造(ブリッジ構造)にするために、所望領域の層間絶縁膜7及び17をエッチングにより除去し、層間絶縁膜7・17に対する空隙(エッチング領域)24を形成する。この際、層間絶縁膜7・17と圧電薄膜とのエッチング選択率の高いエッチャントを用いることが重要なポイントである。尚、エッチング選択比を確保することが難しい場合には、圧電薄膜をエッチング保護層で覆うようにして、極力、圧電薄膜へのプロセスダメージを低減することが好ましい。   FIG. 4A is a cross-sectional view of a piezoelectric thin film transformer showing a state in which a suspended structure (bridge structure) is formed on the piezoelectric thin film. First, as in the case of FIG. 2C, the input-side upper via 18 and the input-side upper wiring 21 and the output-side left end face electrode 15 are formed with respect to the input-side upper planar electrode 14 using the dual damascene method. An output-side right via 20 and an output-side right wiring 23 are formed on the output-side left via 19, the output-side left wiring 22, and the output-side right end face electrode 16. In order to make the piezoelectric thin film into a suspended structure (bridge structure), the interlayer insulating films 7 and 17 in a desired region are removed by etching to form a gap (etching region) 24 with respect to the interlayer insulating films 7 and 17. At this time, it is important to use an etchant having a high etching selectivity between the interlayer insulating films 7 and 17 and the piezoelectric thin film. If it is difficult to ensure the etching selectivity, it is preferable to reduce the process damage to the piezoelectric thin film as much as possible by covering the piezoelectric thin film with an etching protective layer.

図4(b)は、圧電薄膜トランス製造工程完了後の工程断面図である。図から明らかなように、配向制御層8をエッチングにより除去することで、圧電薄膜がブリッジのように吊り下げられた構造にすることができる。本実施の形態では、出力側右部端面電極配線構造だけが吊り下げられた構造を有しているが、同様の工程を用いることにより、出力側左部端面電極配線構造も吊り下げ構造にすることも可能である。   FIG. 4B is a process cross-sectional view after the piezoelectric thin film transformer manufacturing process is completed. As is apparent from the figure, the orientation control layer 8 is removed by etching, whereby the piezoelectric thin film can be suspended like a bridge. In the present embodiment, only the output side right end face electrode wiring structure is suspended, but the output side left end face electrode wiring structure is also suspended by using the same process. It is also possible.

以上のような工程を経て、小型、薄型化可能な圧電薄膜トランスを製造することができる。本実施の形態による圧電薄膜トランスは、従来のセラミックを用いた圧電トランスと比較すると、デバイス構造が簡略化され、部品点数が減少するばかりではなく、簡単な工程を用いて製造可能なため、コストを大幅に削減することができる。また、セラミックを用いないため、1000℃以上の超高温度工程が不要となり、周辺回路等との一体化製造も可能となる。更に、周辺回路を一体化する場合でも、半導体製造工程が使用可能なため、高集積化デバイスの提供が可能である。   Through the steps described above, a piezoelectric thin film transformer that can be reduced in size and thickness can be manufactured. The piezoelectric thin film transformer according to the present embodiment has a simplified device structure and a reduced number of parts as compared to a conventional piezoelectric transformer using ceramics, and can be manufactured using a simple process. Can be greatly reduced. In addition, since no ceramic is used, an ultrahigh temperature process of 1000 ° C. or higher is not required, and integrated manufacturing with peripheral circuits and the like is possible. Furthermore, even when peripheral circuits are integrated, a semiconductor manufacturing process can be used, and thus a highly integrated device can be provided.

尚、上記実施の形態では、半導体基板に圧電薄膜トランスを作成した例について説明したが、基板は、絶縁体基板などを用いても良い。また、例えば半導体基板上に絶縁体を堆積した構造も基板と称する。   In the above embodiment, an example in which a piezoelectric thin film transformer is formed on a semiconductor substrate has been described. However, an insulator substrate or the like may be used as the substrate. For example, a structure in which an insulator is deposited on a semiconductor substrate is also referred to as a substrate.

本発明は、圧電トランスとして利用可能である。   The present invention can be used as a piezoelectric transformer.

本発明の一実施の形態による圧電薄膜トランスの斜視図である。1 is a perspective view of a piezoelectric thin film transformer according to an embodiment of the present invention. 本実施の形態による圧電薄膜トランスの断面図である。It is sectional drawing of the piezoelectric thin film transformer by this Embodiment. 本実施の形態による圧電薄膜トランスの断面図である。It is sectional drawing of the piezoelectric thin film transformer by this Embodiment. 本実施の形態による圧電薄膜トランスの断面図である。It is sectional drawing of the piezoelectric thin film transformer by this Embodiment. 従来の圧電トランスの斜視図である。It is a perspective view of the conventional piezoelectric transformer.

符号の説明Explanation of symbols

G 溝部
1 シリコン基板
2 ロコス(素子分離領域)
3 ゲート電極
4 拡散層
5 層間絶縁膜
6 入力側下部配線
7 層間絶縁膜
8 配向制御層
9 入力側下部ビア
10 下部平面電極
11 駆動部側圧電薄膜
12 発電部側圧電薄膜
13 配線材料層
14 上部平面電極
15 左部端面電極
16 右部端面電極
17 層間絶縁膜
18 入力側上部ビア
19 出力側左部ビア
20 出力側右部ビア
21 入力側上部配線
22 出力側左部配線
23 出力側右部配線
24 層間絶縁膜に対する空隙(非エッチング領域)
25 保護層に対する空隙(非エッチング領域)
26 端面出力電極
27 支持具
G groove
1 Silicon substrate
2 Locos (element isolation region)
3 Gate electrode
4 Diffusion layer
5 Interlayer insulation film
6 Input side lower wiring
7 Interlayer insulation film
8 Orientation control layer
9 Input side lower via
10 Lower planar electrode
11 Drive unit side piezoelectric thin film
12 Power generation unit side piezoelectric thin film
13 Wiring material layer
14 Upper planar electrode
15 Left end electrode
16 Right end electrode
17 Interlayer insulation film
18 Input side upper via
19 Output side left via
20 Output side right via
21 Input side upper wiring
22 Output side left wiring
23 Output side right wiring
24 Air gap to the interlayer insulation film
25 Air gap to the protective layer (non-etched area)
26 End face output electrode
27 Support

Claims (6)

駆動部と発電部とを有する圧電トランスであって、
基板と、
該基板に形成された入力側下部電極構造と、
該入力側下部電極上に前記駆動部が形成され前記発電部と基板との間に形成された下地材料が除去された片持ち梁状のブリッジ構造をとる圧電体と、
該圧電体に形成された入力側上部電極配線構造、出力側左部及び右部電極配線構造と、
を有し、
記圧電体となる薄膜は、形成する際に前記圧電トランスの駆動部と発電部とで異なる配向を有するように配向制御されており、
前記配向制御は、前記薄膜の配向性が前記入力側下部電極と異なる前記下地材料を前記発電部が形成される領域に設け、前記薄膜の配向性の下地依存性を利用して行われることを特徴とする圧電薄膜トランス。
A piezoelectric transformer having a drive unit and a power generation unit,
A substrate,
An input-side lower electrode structure formed on the substrate;
A piezoelectric body having a cantilever-like bridge structure in which the drive unit is formed on the input-side lower electrode and a base material formed between the power generation unit and the substrate is removed;
An input side upper electrode wiring structure formed on the piezoelectric body, an output side left and right electrode wiring structure, and
Have
Before thin film to be the Ki圧 collector, the are oriented controlled to have a different orientation in the power generation unit and the piezoelectric transformer drive portion in forming,
The orientation control is performed by providing the base material having a different orientation of the thin film from that of the lower electrode on the input side in a region where the power generation unit is formed , and utilizing the base dependency of the orientation of the thin film. A featured piezoelectric thin film transformer.
前記圧電体が、前記基板に形成された前記入力側下部電極上及び前記下地材料上に堆積された堆積膜により形成され、前記下地材料を除去することにより設けられた溝部を渡るようにブリッジされた構造を有することを特徴とする請求項1に記載の圧電薄膜トランス。 The piezoelectric body is formed by a deposited film deposited on the input-side lower electrode and the base material formed on the substrate, and is bridged so as to cross a groove provided by removing the base material. 2. The piezoelectric thin film transformer according to claim 1, wherein the piezoelectric thin film transformer has the structure described above. 前記駆動部の上方及び下方にそれぞれ形成された入力側電極及び入力側電極と前記駆動部の上面及び下面とをそれぞれ電気的に接続する第1及び第2のビアが前記圧電体の機械共振の節に設けられることを特徴とする請求項1に記載の圧電薄膜トランス。   The first and second vias that electrically connect the input side electrode and the input side electrode respectively formed above and below the driving unit and the upper and lower surfaces of the driving unit are mechanical resonance of the piezoelectric body. The piezoelectric thin film transformer according to claim 1, wherein the piezoelectric thin film transformer is provided at a node. 前記発電部の側端部にそれぞれ形成された出力側電極とビアを介して電気的に接続された出力側配線が、前記圧電体を上方から物理的に吊り下げる構造を有することを特徴とする請求項1からまでのいずれか1項に記載の圧電薄膜トランス。 The output-side wiring electrically connected to the output-side electrodes formed on the side end portions of the power generation unit through vias has a structure in which the piezoelectric body is physically suspended from above. The piezoelectric thin film transformer according to any one of claims 1 to 3 . 前記基板に、圧電体を駆動する駆動回路又は駆動の制御を行う制御回路の少なくとも一方を含む周辺回路が形成されていることを特徴とする請求項1からまでのいずれか1項に記載の圧電薄膜トランス。 The substrate, as claimed in any one of claims 1, wherein a peripheral circuit including at least one control circuit for controlling the drive circuit or drive to drive the piezoelectric element is formed to the 4 Piezoelectric thin film transformer. 駆動部と発電部とを有する圧電トランスの製造方法であって、
前記駆動部が形成される領域の基板に入力側下部電極構造を形成する工程と、
前記発電部が形成される領域の基板に下地材料を形成する工程と、
該入力側下部電極及び下地材料上に圧電体となる薄膜を堆積する工程と、
該薄膜を加工して圧電体を形成する工程と、
該圧電体に入力側上部電極配線構造、出力側左部及び右部電極配線構造を形成する工程と、
該圧電体の下方の下地材料を除去して片持ち梁状のブリッジ構造を形成する工程とを含み、
前記入力側下部電極及び下地材料上に圧電体となる薄膜を堆積する工程、前記駆動部と前記発電部とで異なる配向を有するように配向制御する工程であり、
前記配向制御は、前記薄膜の配向性が前記入力側下部電極と異なる前記下地材料を前記発電部が形成される領域に設け、前記薄膜の配向性の下地依存性を利用して行われることを特徴とする圧電薄膜トランスの製造方法。
A method of manufacturing a piezoelectric transformer having a drive unit and a power generation unit,
Forming an input-side lower electrode structure on a substrate in a region where the driving unit is formed ;
Forming a base material on a substrate in a region where the power generation unit is formed;
Depositing a thin film to be a piezoelectric body on the lower electrode on the input side and the base material ;
Processing the thin film to form a piezoelectric body;
Forming an input-side upper electrode wiring structure, an output-side left and right-side electrode wiring structure in the piezoelectric body;
Removing the underlying material below the piezoelectric body to form a cantilever bridge structure,
Depositing a thin film comprising the piezoelectric to the input side lower electrode and the base material, a step of orienting controlled to have a different orientation between the driving unit and the power generating unit,
The orientation control is performed by providing the base material having a different orientation of the thin film from that of the lower electrode on the input side in a region where the power generation unit is formed , and utilizing the base dependency of the orientation of the thin film. A method of manufacturing a piezoelectric thin film transformer, which is characterized.
JP2005196547A 2005-07-05 2005-07-05 Piezoelectric thin film transformer and manufacturing method thereof Expired - Fee Related JP5016207B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005196547A JP5016207B2 (en) 2005-07-05 2005-07-05 Piezoelectric thin film transformer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005196547A JP5016207B2 (en) 2005-07-05 2005-07-05 Piezoelectric thin film transformer and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2007019097A JP2007019097A (en) 2007-01-25
JP2007019097A5 JP2007019097A5 (en) 2008-01-17
JP5016207B2 true JP5016207B2 (en) 2012-09-05

Family

ID=37756028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005196547A Expired - Fee Related JP5016207B2 (en) 2005-07-05 2005-07-05 Piezoelectric thin film transformer and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5016207B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509152B2 (en) 2007-08-28 2010-07-21 シャープ株式会社 Thin film piezoelectric transformer and manufacturing method thereof
JP2015146389A (en) * 2014-02-03 2015-08-13 株式会社リコー Oxide crystal film and manufacturing method of the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353834A (en) * 1999-06-11 2000-12-19 Taiyo Yuden Co Ltd Method and structure for mounting piezoelectric transformer, and electronic apparatus
JP2003188433A (en) * 2001-12-18 2003-07-04 Matsushita Electric Ind Co Ltd Piezo-electric device, ink jet head and method for manufacturing them and ink jet recording device
JP4053958B2 (en) * 2003-09-19 2008-02-27 株式会社東芝 Voltage controlled oscillator

Also Published As

Publication number Publication date
JP2007019097A (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP5463908B2 (en) Capacitor-mounted interposer and manufacturing method thereof
US6849166B2 (en) Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same
JP5394451B2 (en) Actuator manufacturing method, switch device, transmission path switching device, and test device
WO2011065185A1 (en) Thermoelectric conversion module and method for manufacturing same
US20090141426A1 (en) Thin film multi-layered ceramic capacitor and method of fabricating the same
US8315030B2 (en) MEMS device and method of manufacturing the same
CN104507854A (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices
JP2004266009A (en) Semiconductor device and its manufacturing method
WO2019201521A1 (en) Bulk acoustic wave resonator and method for manufacturing the same
JPS63266809A (en) Integrated thin film capacitor
JP5016207B2 (en) Piezoelectric thin film transformer and manufacturing method thereof
KR100828846B1 (en) Piezoelectric transformer and the method for manufacturing the same
JP2001210789A (en) Electronic circuit with built-in thin-film capacitor and manufacturing method therefor
JP2004095638A (en) Thin film decoupling capacitor and its manufacturing method
JP5016210B2 (en) Piezoelectric thin film laminated transformer and manufacturing method thereof
US11037717B2 (en) Integrated magnetic device with variable inductance and method for making such a device
JP2007123494A (en) Variable capacitance capacitor
JPH09213894A (en) Smoothing circuit element
JP2008277425A (en) Capacitor
JP2004253488A (en) Semiconductor device and its fabricating process
JP2727969B2 (en) Method of manufacturing piezoelectric ceramic transformer having comb-shaped electrode
JP2002299572A (en) Semiconductor device and its fabricating method
JPH11354723A (en) Ferroelectric capacitor and its manufacture
JP5466674B2 (en) Switch device, transmission line switching device, and test device
JP4831859B2 (en) Piezoelectric transformer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees