JP5015711B2 - Semiconductor device driving apparatus - Google Patents
Semiconductor device driving apparatus Download PDFInfo
- Publication number
- JP5015711B2 JP5015711B2 JP2007255359A JP2007255359A JP5015711B2 JP 5015711 B2 JP5015711 B2 JP 5015711B2 JP 2007255359 A JP2007255359 A JP 2007255359A JP 2007255359 A JP2007255359 A JP 2007255359A JP 5015711 B2 JP5015711 B2 JP 5015711B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- drive
- power
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、半導体素子の駆動装置に係り、特にそれを利用する装置内での実装の容易化に関する。 The present invention relates to a drive device for a semiconductor element, and more particularly to facilitation of mounting in a device using the drive device.
高速にスイッチングが可能で、かつ大電力を制御できるIGBT(Insulated Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)が、近年、家電用の小容量インバータから鉄道等で用いられる大容量のインバータまで、幅広く利用されている。 Insulated Bipolar Transistors (IGBTs) that can be switched at high speed and control large power are widely used in recent years, ranging from small-capacity inverters for home appliances to large-capacity inverters used in railways, etc. ing.
このIGBTを駆動する回路(ゲートドライバ)は、IGBTのエミッタ電圧を基準電位として動作する。すなわち、インバータの上アームにおけるIGBTのエミッタ電圧は、上下アームの動作状態によって、接地電位近傍(≒0V)から、高圧側の電源電位まで変化し得る。このため、ゲートドライバをインバータの上アームに使う場合、接地電位から絶縁しておく必要がある。 A circuit (gate driver) for driving the IGBT operates with the emitter voltage of the IGBT as a reference potential. That is, the emitter voltage of the IGBT in the upper arm of the inverter can change from the vicinity of the ground potential (≈0 V) to the power supply potential on the high voltage side depending on the operating state of the upper and lower arms. For this reason, when the gate driver is used for the upper arm of the inverter, it is necessary to insulate it from the ground potential.
そこで従来のゲートドライバでは、駆動指令等の信号についてはフォトカプラなどを用いて絶縁して、上アームのゲートドライバに入力することとしており、また電源は、絶縁トランスを用いて伝達することとしている。
しかしながら、上記従来のゲートドライバを基板上に実装する場合、各アーム毎に絶縁トランスを設ける必要があって、その設置面積が大きくなってしまうため、駆動装置を含む装置全体の中で、駆動装置の配置に自由度が低く、駆動装置を利用する装置内での実装が困難となっている場合がある。 However, when the conventional gate driver is mounted on the substrate, it is necessary to provide an insulating transformer for each arm, and the installation area becomes large. Therefore, the driving device is included in the entire device including the driving device. There are cases where the degree of freedom of the arrangement is low, and it is difficult to mount the device in a device that uses the drive device.
また、絶縁トランスやフォトカプラ等、各絶縁のための回路のそれぞれを搭載するための絶縁スペースが必須であり、この絶縁のためのスペースを置くために、ゲートドライバのサイズはさらに大きくなっているのが現状である。 In addition, an insulation space for mounting each circuit for insulation, such as an insulation transformer and a photocoupler, is indispensable, and the size of the gate driver is further increased to make room for this insulation. is the current situation.
本発明は、上記実情に鑑みて為されたもので、それを利用する装置内での実装を容易にできる半導体素子の駆動装置を提供することを、その目的の一つとする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device driving device that can be easily mounted in a device using the same.
上記従来例の問題点を解決するための本発明は、半導体素子の駆動装置であって、半導体スイッチング素子を駆動する駆動回路と、前記駆動回路に対して駆動指令を入力する入力回路と、第一の基板上に配置され、前記駆動指令を入力回路から前記駆動回路へ伝達する絶縁伝達回路と、前記第一の基板とは異なる第二の基板上に配置され、前記駆動回路と入力回路とに電力を供給する電源回路と、を含み、前記第一の基板と第二の基板とが、予め規定された間隔閾値より広い間隔をおいて配置されていることとしたものである。 The present invention for solving the problems of the above conventional example is a semiconductor device driving apparatus, a driving circuit for driving a semiconductor switching element, an input circuit for inputting a driving command to the driving circuit, An insulating transmission circuit that is disposed on one substrate and transmits the drive command from the input circuit to the drive circuit, and is disposed on a second substrate different from the first substrate, the drive circuit and the input circuit, And the first substrate and the second substrate are arranged with an interval wider than a predetermined interval threshold.
ここで前記第一の基板と第二の基板とは、一方が他方の上方に予め規定された間隔閾値より広い間隔をおいて配置してもよい。このとき、前記絶縁伝達回路は、前記入力回路と、前記駆動回路の少なくとも一つとの間に配され、前記第二の基板は、前記第一の基板のうち、前記絶縁伝達回路が配置されている部分の上方に予め規定された間隔閾値より広い間隔をおいて配置されていてもよい。 Here, the first substrate and the second substrate may be arranged such that one of the first substrate and the second substrate is disposed above the other with a wider interval than a predetermined interval threshold. At this time, the insulation transmission circuit is disposed between the input circuit and at least one of the drive circuits, and the second substrate includes the insulation transmission circuit of the first substrate. It may be arranged above the existing portion with an interval wider than a predetermined interval threshold.
さらに前記駆動回路と、前記入力回路とは第一の基板に配置され、前記第二の基板には、前記電源回路が供給する電源から、交流成分を除去する整流回路をさらに設けてもよい。 Furthermore, the drive circuit and the input circuit may be arranged on a first substrate, and a rectifier circuit for removing an AC component from the power supplied from the power circuit may be further provided on the second substrate.
また、前記駆動回路が、前記第一の基板上に複数設けられてもよい。さらに前記半導体スイッチング素子は、IGBTであってもよい。 A plurality of the drive circuits may be provided on the first substrate. Further, the semiconductor switching element may be an IGBT.
電源回路と絶縁伝達回路とを別基板に配したことで、本発明の半導体素子の駆動装置を利用する装置全体内での実装を容易にできる。 By disposing the power supply circuit and the insulation transmission circuit on separate substrates, mounting in the entire apparatus using the semiconductor element driving apparatus of the present invention can be facilitated.
本発明の実施の形態について図面を参照しながら説明する。本発明の実施の形態に係る半導体素子の駆動装置は、図1に例示するように、電源トランス1と、入力回路2と、下アーム駆動回路3と、上アーム駆動回路4と、絶縁通信素子5と、第1、第2の整流素子6a,6bと、下アームフィルタ回路7と、上アームフィルタ回路8とを含んで構成される。また、図2,図3に例示するように、入力回路2と、下アーム駆動回路3と、上アーム駆動回路4と、絶縁通信素子5と、第1、第2の整流素子6a,6bと、下アームフィルタ回路7と、上アームフィルタ回路8とは、第一の基板10に配され、電源トランス1は第二の基板20に配されている。
Embodiments of the present invention will be described with reference to the drawings. As illustrated in FIG. 1, the semiconductor element driving apparatus according to the embodiment of the present invention includes a
本実施の形態では、第一の基板10は、図3にその平面図を例示するように、下アーム回路形成部11と、上アーム回路形成部12と、これら下アーム回路形成部11と上アーム回路形成部12との間に挟まれた絶縁部13とを含む。ここでは、上アーム回路と下アーム回路の間に数百ボルトないし数千ボルトの電位差が生じるために、中央の絶縁部13で両者を絶縁したものである。
In the present embodiment, the
ここで入力回路2、下アーム駆動回路3、第1の整流素子6a、及び下アームフィルタ回路7が、下アーム回路形成部11に配される。また、上アーム駆動回路4と第2の整流素子6bと上アームフィルタ回路8とは、上アーム回路形成部12に配される。絶縁通信素子5は、絶縁部13に配される。ここに絶縁部13の絶縁通信素子5が配される部分には、穴Hが形成される。すなわち絶縁通信素子5は、この穴Hを跨ぐように配される。
Here, the
さらに第二の基板20は、第一の基板10の絶縁部13と略同じサイズの基板であり、第一の基板10の絶縁部13の上部に、予め規定された空隙をおいて配される。一例として第二の基板20は、支柱により、第一の基板10から絶縁された状態で、第一の基板10の上側に配されてもよい。この第二の基板20上の電源トランス1は、電源コネクタ(C)を備えて、この電源コネクタを介して接続されたゲートドライバ電源から供給される電力を変圧し、各部へ供給している。この電源トランス1からは、第一の基板10上の整流素子6a,6bへ配線が延設されており、この整流素子6a,6bを介して、入力回路2や下アーム駆動回路3、上アーム駆動回路4等に対し、IGBTのゲートを駆動する電力を供給する。
Further, the
入力回路2は、外部から入力される駆動指令信号を受け入れる。そしてこの入力回路2は、下アーム駆動回路3及び上アーム駆動回路4に対してそれぞれ、駆動指令信号を入力する。下アーム駆動回路3と、上アーム駆動回路4とは、それぞれIGBTなどを駆動する回路であり、駆動指令信号によって駆動される。絶縁通信素子5は、例えばフォトカプラや光ファイバなどの光通信素子や、高耐圧の半導体スイッチング素子を用いて形成したレベルシフト回路、またはパルストランス等である。
The
図4は、本実施の形態の半導体素子の駆動装置の側面図である。図4を参照すると、電源トランス1を配した第二の基板20が、支柱(スペーサ)を介して第一の基板10から絶縁された状態となっており、第一の基板10と、第二の基板20とが二層の構造をなしている。
FIG. 4 is a side view of the semiconductor element driving apparatus of the present embodiment. Referring to FIG. 4, the
このように本実施の形態のある例は、上下アームを一体の基板(第一の基板10)上に配する装置であって、電源トランス1を、この第一の基板10とは別体の基板(第二の基板20)に搭載し、この第二の基板20を、第一の基板10上に配した絶縁通信素子5の上方に予め定められた間隔閾値を超えて配置したものである。この間隔閾値は、絶縁通信素子5が伝達する信号と、電源トランス1が供給する電力とが、互いに絶縁される程度であればよく、実験的に定めることができる。
Thus, an example of this embodiment is an apparatus in which upper and lower arms are arranged on an integrated substrate (first substrate 10), and the
本実施の形態の半導体素子の駆動装置は、以上の構成を備えており、次のように動作する。この駆動装置では、入力回路2が外部からの駆動指令信号を受け入れる。入力回路2は上アーム駆動回路4への駆動指令信号(上アーム制御信号)を、下アームフィルタ回路7と、絶縁通信素子5と、上アームフィルタ回路8とを介して上アーム駆動回路4へ伝達する。そしてこの上アーム制御信号に基づいて、上アーム駆動回路4が、上アーム側のIGBT等を駆動する。
The semiconductor device driving apparatus of the present embodiment has the above-described configuration and operates as follows. In this drive device, the
このとき、ゲートドライバを駆動する電力は、電源トランス1によって供給される。この電源トランス1から供給される交流電力は、上アーム側の第2の整流素子6bによって直流に変換されて、上アーム駆動回路4や上アームフィルタ回路8に伝達されている。
At this time, power for driving the gate driver is supplied by the
また、この電源トランス1は、下アーム側のIGBTのゲート駆動電力も供給している。この電源トランス1から供給される交流電力は、下アーム側の第1の整流素子6aによって直流に変換されて、下アーム駆動回路3や下アームフィルタ回路7に伝達されている。
The
このように配した半導体素子の駆動装置によると、従来、電源トランス1と絶縁通信素子5とのそれぞれに個別に必要であった絶縁領域を別体の基板に設けることでレイアウトを自由にでき、それを利用する装置内での実装を容易にできる。例えばここで示したように二層に設ければ、ゲートドライバの小型化を図ることができ、ゲートドライバのサイズの増加を最小限に抑制しながら、上下アームを一体化できる。
According to the semiconductor element driving device arranged in this way, the layout can be freely set by providing the insulating regions, which are conventionally required for the
さらに、上下アームのそれぞれの駆動回路を搭載した基板とは別の基板に電源配線を直接接続できるために、電源配線間の浮遊容量を介して漏れるノイズを除去でき、インバータの信頼性を向上できる。また発熱の大きい電源回路を別基板としているので、発熱により誤動作しやすい駆動回路などへの熱の影響を抑制できる。また異なる電源電圧の回路に適用する場合には、電源基板のみ変更すればよい。 Furthermore, since the power supply wiring can be directly connected to a board different from the board on which the drive circuits of the upper and lower arms are mounted, noise leaking through the stray capacitance between the power supply wiring can be removed, and the reliability of the inverter can be improved. . In addition, since the power supply circuit that generates a large amount of heat is used as a separate substrate, it is possible to suppress the influence of heat on a drive circuit that is likely to malfunction due to heat generation. In addition, when applied to a circuit having a different power supply voltage, only the power supply board needs to be changed.
さらに、ここまでの説明においては、整流素子6a,6bを第一の基板10上に搭載していたが、これに限られない。例えば、図5にその平面図を、図6に第一の基板10の別の例を表す平面図を、図7にその側面図を例示するように、整流素子6a,6bを第二の基板20上に搭載してもよい。この場合、第二の基板20上に搭載された整流素子6aから、直流に変換された電力が、下アーム駆動回路3や、下アームフィルタ回路7などへ供給される。また、第二の基板20上に搭載された整流素子6bから、直流に変換された電力が上アーム駆動回路4や、上アームフィルタ回路8などへ供給される。
Further, in the above description, the rectifying
このようにすると、第一の基板10へは、直流電力が供給されることとなるので、電源トランス1から整流素子6a,6bまでの配線と、基板の間の浮遊容量を介して基板に寄生電流が漏れることがなくなり、上アーム駆動回路4や下アーム駆動回路3の動作の安定性を向上できる。
In this case, since direct-current power is supplied to the
また、電源トランス1や整流素子6a,6bなど発熱の大きい部品を別基板としているため、発熱により誤動作しやすい駆動回路などへの熱の影響を抑制でき、冷却効率も向上できる。
In addition, since components that generate large amounts of heat, such as the
さらに、インバータのUVW各相の複数の駆動回路を第一の基板10上に集積してもよい。この場合、図8はこの場合の平面図の例であり、図9は第一基板10のレイアウト例である。図9に例示するように、この例では、各相に対応する下アーム回路形成部11u,v,wと、各相に対応する上アーム回路形成部12u,v,wと、絶縁部13とが形成されている。
Further, a plurality of drive circuits for each UVW phase of the inverter may be integrated on the
下アームの各相では電位差が比較的小さいので、各相の下アーム回路形成部11u,v,wの間は、基板に切り込みなどを設けて絶縁をする必要が必ずしもない。 Since the potential difference is relatively small in each phase of the lower arm, it is not always necessary to provide insulation between the lower arm circuit forming portions 11u, v, w of each phase by providing a cut or the like in the substrate.
一方、各相の上アーム回路形成部12u,v,wの間は、基板に切り込みを入れることで絶縁部13を形成する。また、絶縁部13のうち、各相の絶縁通信素子5が配される部分には、穴Hが形成される。すなわちそれぞれの絶縁通信素子5は、この穴Hを跨ぐように配される。
On the other hand, between the upper arm circuit forming portions 12u, v, w of each phase, the insulating
また、電源トランス1を搭載した第二の基板20は絶縁通信素子5の上を跨ぐように配されており、この電源トランス1から供給する電力は、各アームの駆動回路に直接された配線を介して供給される。
The
この例によれば、6アームを一枚の基板に搭載しても電源トランスのための絶縁領域を確保する必要がないために、従来に比べてゲートドライバの面積を縮小できる。また、各駆動回路に電源トランスの出力を直接接続できるために、電源配線を介してノイズが漏れるのを防止できる。 According to this example, since it is not necessary to secure an insulating region for the power transformer even if 6 arms are mounted on a single substrate, the area of the gate driver can be reduced as compared with the conventional case. Further, since the output of the power transformer can be directly connected to each drive circuit, it is possible to prevent noise from leaking through the power wiring.
また、この例においても、第一基板10ではなく、第二基板20上に、各相、各アームへの電力を直流に変換する整流素子6a,6bを配してもよい。
Also in this example, the rectifying
さらにここまでの説明では、IGBTを駆動する装置を例として説明したが、これに限らず、半導体回路としてMOSFETやバイポーラトランジスタを駆動することとしてもよい。 Further, in the above description, the device for driving the IGBT has been described as an example. However, the present invention is not limited to this, and a MOSFET or a bipolar transistor may be driven as a semiconductor circuit.
なお、本実施の形態においては、第1の基板10と第2の基板20とは必ずしも二層に配置されなくてもよく、絶縁通信素子5が伝達する信号と、電源トランス1が供給する電力とが、互いに絶縁される程度の間隔閾値だけ離隔していれば、どのように配されてもよい。
In the present embodiment, the
1 電源トランス、2 入力回路、3 下アーム駆動回路、4 上アーム駆動回路、5 絶縁通信素子、6 整流素子、7 下アームフィルタ回路、8 上アームフィルタ回路、10 第一基板、11 下アーム回路形成部、12 上アーム回路形成部、13 絶縁部、20 第二基板。 1 power transformer, 2 input circuit, 3 lower arm drive circuit, 4 upper arm drive circuit, 5 insulation communication element, 6 rectifier, 7 lower arm filter circuit, 8 upper arm filter circuit, 10 first substrate, 11 lower arm circuit Forming part, 12 upper arm circuit forming part, 13 insulating part, 20 second substrate.
Claims (4)
前記駆動回路に対して駆動指令を入力する入力回路と、
第一の基板上に配置され、前記駆動指令を入力回路から前記駆動回路へ伝達する絶縁伝達回路と、
前記第一の基板とは異なる第二の基板上に配置され、前記駆動回路と入力回路とに電力を供給する電源回路と、
を含み、
前記絶縁伝達回路は、前記入力回路と前記駆動回路との間に配され、
前記第二の基板上に配置された前記電源回路は、前記絶縁伝達回路が配置されている部分の上方に予め規定された間隔閾値より広い間隔をおいて配置されていることを特徴とする半導体素子の駆動装置。 A drive circuit for driving the semiconductor switching element;
An input circuit for inputting a drive command to the drive circuit;
An insulation transmission circuit disposed on the first substrate and transmitting the drive command from the input circuit to the drive circuit;
A power supply circuit disposed on a second substrate different from the first substrate and supplying power to the drive circuit and the input circuit;
Including
The insulation transmission circuit is arranged between the input circuit and the drive circuit,
The semiconductor device, wherein the power supply circuit disposed on the second substrate is disposed above a portion where the insulation transmission circuit is disposed at an interval wider than a predetermined interval threshold. Device drive device.
前記駆動回路と、前記入力回路とは第一の基板に配置され、
前記第二の基板には、前記電源回路が供給する電源から、交流成分を除去する整流回路をさらに設けたことを特徴とする半導体素子の駆動装置。 A driving device for a semiconductor device according to claim 1,
The drive circuit and the input circuit are disposed on a first substrate,
2. The semiconductor element driving device according to claim 1, wherein the second substrate further includes a rectifier circuit for removing an AC component from the power supplied from the power circuit.
前記駆動回路が、前記第一の基板上に複数設けられることを特徴とする半導体素子の駆動装置。 A drive device for a semiconductor device according to claim 1 or 2 ,
A drive device for a semiconductor element, wherein a plurality of the drive circuits are provided on the first substrate.
前記半導体スイッチング素子は、IGBTであることを特徴とする半導体素子の駆動装置。
A driving device for a semiconductor element according to any one of claims 1 to 3 ,
The semiconductor switching device is an IGBT, wherein the semiconductor switching device is an IGBT.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255359A JP5015711B2 (en) | 2007-09-28 | 2007-09-28 | Semiconductor device driving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255359A JP5015711B2 (en) | 2007-09-28 | 2007-09-28 | Semiconductor device driving apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009089512A JP2009089512A (en) | 2009-04-23 |
JP5015711B2 true JP5015711B2 (en) | 2012-08-29 |
Family
ID=40662168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007255359A Expired - Fee Related JP5015711B2 (en) | 2007-09-28 | 2007-09-28 | Semiconductor device driving apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5015711B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5594242B2 (en) * | 2011-07-11 | 2014-09-24 | 株式会社デンソー | Switching element drive circuit |
JP2014033552A (en) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | Power circuit and power conditioner |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172772A (en) * | 1994-12-19 | 1996-07-02 | Fanuc Ltd | Transistor driving floating power supply |
JP4696554B2 (en) * | 2004-09-07 | 2011-06-08 | 富士電機ホールディングス株式会社 | Signal transmission method to gate drive circuit |
WO2006030606A1 (en) * | 2004-09-17 | 2006-03-23 | Kabushiki Kaisha Yaskawa Denki | Motor control device and method for assembling motor control device |
JP2006109605A (en) * | 2004-10-05 | 2006-04-20 | Seiko Epson Corp | Control device and control method of power supply device, power supply device equipped with the control device, electronic apparatus equipped with the power supply device, and projector |
-
2007
- 2007-09-28 JP JP2007255359A patent/JP5015711B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009089512A (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105390489B (en) | Integrated circuit device and electronic apparatus | |
JP4339872B2 (en) | Semiconductor element driving device, power conversion device, motor driving device, semiconductor element driving method, power conversion method, and motor driving method | |
JP6337394B2 (en) | Semiconductor device | |
JP6184137B2 (en) | Power management chip and power management apparatus including the same | |
JP6237554B2 (en) | Power conversion device control board | |
WO2017047345A1 (en) | Semiconductor module | |
JP7070149B2 (en) | Switching circuit | |
JP4442348B2 (en) | Power converter | |
JP2019161804A (en) | Motor drive device | |
JP5015711B2 (en) | Semiconductor device driving apparatus | |
US10418893B2 (en) | Fast-switching circuit assembly for a converter | |
JP2007189801A (en) | Wiring board for inverter device | |
JP5413307B2 (en) | Inverter circuit | |
JP5359264B2 (en) | Semiconductor device | |
WO2018109884A1 (en) | Power conversion device | |
JP2012190998A (en) | Power supply controller | |
US20140167665A1 (en) | Safety Circuit and Emergency Power Supply for Gate Control Circuit | |
JP2019022253A (en) | Semiconductor driving device, and three-phase ac inverter mounted with the same | |
JP6483963B2 (en) | Power converter | |
JP2018182860A (en) | Motor drive device | |
JP2015117119A (en) | Elevator controller and elevator using the same | |
JP2008263675A (en) | Drive circuit of power semiconductor element and power semiconductor element circuit | |
KR102398122B1 (en) | Power converting apparatus capable of integrated controlling of electric oil pump | |
JP6045992B2 (en) | Power switching equipment | |
JP2010027030A (en) | Constant current control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |