JP5014749B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP5014749B2 JP5014749B2 JP2006318551A JP2006318551A JP5014749B2 JP 5014749 B2 JP5014749 B2 JP 5014749B2 JP 2006318551 A JP2006318551 A JP 2006318551A JP 2006318551 A JP2006318551 A JP 2006318551A JP 5014749 B2 JP5014749 B2 JP 5014749B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor layer
- alloy
- silicon carbide
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 70
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 119
- 229910045601 alloy Inorganic materials 0.000 claims description 81
- 239000000956 alloy Substances 0.000 claims description 81
- 229910052751 metal Inorganic materials 0.000 claims description 81
- 239000002184 metal Substances 0.000 claims description 81
- 239000002923 metal particle Substances 0.000 claims description 25
- 239000002131 composite material Substances 0.000 claims description 21
- 239000002245 particle Substances 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 27
- 239000000758 substrate Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004871 chemical beam epitaxy Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000030944 contact inhibition Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明は、炭化珪素半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device.
炭化珪素半導体を用いたMOSFET(電界効果型トランジスタ)では、半導体素子と外部回路とのコンタクトを形成する際に、第1導電型領域と第2導電型領域とで、接触抵抗が低いオーミックコンタクトを形成する金属が異なる。そのため、導通時の損失を小さくするには、第1導電型領域と第2導電型領域に異なる金属を用いてオーミックコンタクトを形成することが望ましい。しかし、領域ごとに異なる金属を用いてオーミックコンタクトを形成すると単位トランジスタの繰り返しピッチの拡張による装置の大型化や、工程数の増大等の不具合が生じる。そこで、複数の金属を層状に積層して、第1導電型領域と第2導電型領域に共通の組成の金属を使用してオーミックコンタクトを形成する方法が提案されている。(例えば特許文献1参照。)
In a MOSFET (field effect transistor) using a silicon carbide semiconductor, when forming a contact between a semiconductor element and an external circuit, an ohmic contact having a low contact resistance is provided between the first conductivity type region and the second conductivity type region. The metal to be formed is different. Therefore, in order to reduce the loss during conduction, it is desirable to form ohmic contacts using different metals for the first conductivity type region and the second conductivity type region. However, when an ohmic contact is formed using a different metal for each region, problems such as an increase in the size of the device due to the repetition pitch expansion of the unit transistors and an increase in the number of processes occur. Therefore, a method has been proposed in which a plurality of metals are stacked in layers and an ohmic contact is formed using a metal having a common composition in the first conductivity type region and the second conductivity type region. (For example, refer to
上記のような層状の金属を使用して、第1導電型領域と第2導電型領域の両者に対して低抵抗なオーミックコンタクトを形成する方法では、各金属の膜厚や熱処理温度等の調整が必要であり、しかもその最適範囲は狭いものとなる。一方、実際の工程では、第1導電型領域や第2導電型領域の表面粗さや不純物濃度等の条件にはばらつきがあり、その条件に対してオーミックコンタクトを形成可能な最適範囲が変化するため、均一な特性をもった半導体装置を再現性よく製造することが困難であった。 In the method of forming a low-resistance ohmic contact to both the first conductivity type region and the second conductivity type region using the layered metal as described above, the film thickness of each metal, the heat treatment temperature, etc. are adjusted. However, the optimum range is narrow. On the other hand, in the actual process, conditions such as the surface roughness and impurity concentration of the first conductivity type region and the second conductivity type region vary, and the optimum range in which an ohmic contact can be formed changes depending on the conditions. Therefore, it has been difficult to manufacture a semiconductor device having uniform characteristics with good reproducibility.
この発明は、上記のような問題点を解決するためになされたものであり、装置の大型化を招くことなく、導通時の損失が少ない炭化珪素半導体装置を再現性よく得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a silicon carbide semiconductor device with low loss during conduction with good reproducibility without causing an increase in size of the device. .
炭化珪素半導体装置の製造方法は、第1導電型領域とオーミックコンタクトを形成する第1の金属の粒子を互いに隙間をあけて半導体層の表面に配置する第1金属粒子配置工程と、前記第1の金属を前記半導体層と反応させて第1合金を生成する第1金属合金化工程と、第2導電型領域とオーミックコンタクトを形成する第2の金属の膜を前記半導体層の表面に形成する第2金属膜形成工程と、前記第2の金属を前記半導体層と反応させて第2合金を生成し、前記第1合金と前記第2合金とが前記半導体層の表面に混在する複合合金層を形成する複合合金層形成工程と、を含んでなる。 The method for manufacturing the silicon carbide semiconductor device includes a first metal particle arrangement step in which to place the surface of the semiconductor layer by a first metal particles forming the first conductivity type region and the ohmic contact with a gap to each other, the first A first metal alloying step in which a first metal is reacted with the semiconductor layer to form a first alloy, and a second metal film forming an ohmic contact with the second conductivity type region is formed on the surface of the semiconductor layer and the second metal film forming step you, the second metal to produce a second alloy is reacted with the semiconductor layer, the first alloy and the second alloy are mixed in the surface of the semiconductor layer composite a composite alloy layer forming step of forming an alloy layer, ing contains.
上記の製造方法によれば、第1導電型領域と第2導電型領域に対して共通の工程によって、第1導電型領域とオーミックコンタクトを形成する第1の金属と、第2導電型領域とオーミックコンタクトを形成する第2の金属とを直接接触させてオーミックコンタクトを形成できるので、装置の大型化を招くことなく、導通時の損失が少ない炭化珪素半導体装置を再現性よく得ることができる。 According to the manufacturing method described above, the first metal that forms an ohmic contact with the first conductivity type region, the second conductivity type region, and the second conductivity type region through a process common to the first conductivity type region and the second conductivity type region. Since the ohmic contact can be formed by directly contacting the second metal that forms the ohmic contact, a silicon carbide semiconductor device with little loss during conduction can be obtained with good reproducibility without causing an increase in size of the device.
実施の形態1.
本発明の実施の形態1の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図1に示す。炭化珪素半導体装置の一例として、第1導電型領域をn型、第2導電型領域をp型にて形成した炭化珪素MOSFETの断面構造を示す。また、本発明の実施の形態1の炭化珪素半導体装置の製造方法を図2に示す。
FIG. 1 shows an element structure of a silicon carbide semiconductor device manufactured by the method for manufacturing a silicon carbide semiconductor device of the first embodiment of the present invention. As an example of a silicon carbide semiconductor device, a cross-sectional structure of a silicon carbide MOSFET in which a first conductivity type region is n-type and a second conductivity type region is p-type is shown. 2 shows a method for manufacturing the silicon carbide semiconductor device of the first embodiment of the present invention.
図中、1は高濃度のn型(以下n+型と示す。)炭化珪素基板(第1導電型の炭化珪素基板)、2は低濃度のn型(以下n-型と示す。)ドリフト領域(第1導電型の炭化珪素ドリフト領域)、3はp型ベース領域(第2導電型の炭化珪素ベース領域)、4はn+型ソース領域(第1導電型の炭化珪素ソース領域)、5はp+型コンタクト領域(第2導電型の炭化珪素コンタクト領域)、6はゲート酸化膜、7はゲート電極、8は層間絶縁膜、9は複合合金層、10は配線層、11はドレイン電極、12は裏面配線層、20は半導体層、22Mは第2の金属の膜、をそれぞれ示す。 In the figure, 1 is a high concentration n-type (hereinafter referred to as n + type) silicon carbide substrate (first conductivity type silicon carbide substrate), and 2 is a low concentration n-type (hereinafter referred to as n − type) drift. Region (first conductivity type silicon carbide drift region), 3 is a p-type base region (second conductivity type silicon carbide base region), 4 is an n + type source region (first conductivity type silicon carbide source region), 5 is a p + -type contact region (second conductivity type silicon carbide contact region), 6 is a gate oxide film, 7 is a gate electrode, 8 is an interlayer insulating film, 9 is a composite alloy layer, 10 is a wiring layer, and 11 is a drain. An electrode, 12 is a back surface wiring layer, 20 is a semiconductor layer, and 22M is a second metal film.
本発明の実施の形態1の炭化珪素半導体装置の製造方法を図2(a)〜図2(c)に基づき説明する。
まず、半導体ウェハに図2(a)に示すような上部にコンタクトホール30を形成する段階までを説明する。図中最下層に示すn+型炭化珪素基板1のウェハ上に、エピタキシャル結晶成長法により、n型の炭化珪素からなるドリフト領域2を形成する。エピタキシャル結晶成長後、ドリフト領域2の表層部の所定領域にレジストをマスクとして不純物イオンを注入して、p型ベース領域3を形成する。p型となる不純物としては、例えばアルミニウム(Al)が挙げられる。
A method for manufacturing the silicon carbide semiconductor device of the first embodiment of the present invention will be described with reference to FIGS. 2 (a) to 2 (c).
First, the process up to the step of forming the
次に、前記p型ベース領域3の中に、レジストをマスクとして不純物イオンを注入し、前記p型ベース領域3の表層部にn+型ソース領域4を形成する。前記n+型ソース領域4は深さ0.1〜1μmとし、n型となる不純物としては、例えば窒素(N)挙げられ、1×1018〜1×1021cm−3の濃度範囲に入ることが望ましい。不純物濃度は深さ方向に均一であっても、表面近傍で高くなるよう分布してもよく、このように高濃度の不純物濃度に制御することにより、n+型ソース領域4は第1の金属となるニッケル(Ni)と接触抵抗の低いオーミックコンタクトを形成することが可能となる。
Next, impurity ions are implanted into the p-
さらにレジストをマスクとして前記p型ベース領域3の中に不純物イオンを注入し、前記p型ベース領域3の表層部で前記n+型ソース領域4の中央部にp+型コンタクト領域5を形成する。不純物の濃度は、1×1018〜1×1021cm−3の範囲に入ることが望ましく、深さ方向に均一であっても、表面近傍で高くなるよう分布してもよい。このように高濃度の不純物濃度に制御することにより、p+型コンタクト領域5は第2の金属となるアルミニウム(Al)、チタン(Ti)、又はコバルト(Co)等と接触抵抗の低いオーミックコンタクトを形成することが可能となる。また、これにより、半導体層20の表層部には、第1導電型領域(n型)と第2導電型領域(p型)の両領域が形成される。
Further, impurity ions are implanted into the p-
その後、1500℃以上の高温でアニール処理を行い、注入したイオンを活性化させる。 Thereafter, an annealing process is performed at a high temperature of 1500 ° C. or higher to activate the implanted ions.
次に、熱酸化によって半導体層20の上部全面にSiO2からなるゲート酸化膜6を成膜し、さらにその上からポリシリコン膜のゲート電極7を成膜する。その後、前記ソース領域4と前記コンタクト領域5の表面を覆うゲート酸化膜6とゲート電極7をエッチングにより除去し、その上に層間絶縁膜8を形成する。
Next, a
次に、前記ソース領域4と前記コンタクト領域5の上の層間絶縁膜8をエッチング除去してコンタクトホール30を開口する。すると、図2(a)のように、前記半導体層20の内、前記ソース領域4と前記コンタクト領域5がコンタクトホール30の底部から露出した状態となる。
Next, the
次に、図2(b)に示すように、第1金属配置工程として、前記コンタクトホール30の底部から露出した前記半導体層20の表面に第1の金属の粒子21Pを配置させる。第1の金属としては、第1導電型領域をn型(第2導電型領域はp型となる)としたので、上述したニッケル(Ni)を使用し、本実施の形態では直径が数百nmのNiの粒子を用いる。粒子の配置方法としては、Ni粒子を分散させた液体をウェハ上に、例えばスピンコート等を用いて塗布した後に乾燥させることで半導体層20の表面に配置することができる。この場合、第1の金属であるNiの粒子21Pは前記半導体層20の表面を完全に覆わず、上面から見て隙間がある程度に配置させることが望ましい。第1の金属の粒子21Pの直径としては、ソース領域4及びコンタクト領域5の表面に偏りなく分散させるために、コンタクトホール30の大きさの数10〜100分の1以下の大きさが望ましい。本実施の形態におけるMOSFETのコンタクトホール30の開口の大きさは数μm角程度であり、望ましい粒子径は数百nm以下となる。また、粒子の直径の下限は、液中で容易に分散可能で、かつ後述する工程で配置される第2の金属との影響が少なくなる数nm以上に保つことが望ましい。また、後述する未反応Niを除去する工程があるので、Ni粒子が半導体層20以外の層間絶縁膜8等に付着していても支障はない。
Next, as shown in FIG. 2B, as the first metal arranging step, first metal particles 21 </ b> P are arranged on the surface of the
また、n型である炭化珪素基板1の裏側には、第1の金属であるNiの膜31を形成する。本実施の形態では、スパッタリングによりNi膜31を形成した。
Further, a Ni film 31 which is a first metal is formed on the back side of the n-type
次に、第1金属合金化工程として、ウェハ全体を600℃〜1200℃程度の処理温度で真空中または不活性ガス中で10秒〜30分間熱処理する。この温度で熱処理することにより、ウェハと接しているNiは炭化珪素部分と反応して合金(ニッケルシリサイド)化する。本実施の形態では、前記半導体層20の表面の内、Niの粒子が接触している部分に半導体層20と第1の金属との合金による第1合金9aが形成されるとともに、前記炭化珪素基板1の表面(図中下側)にもNi膜31との反応による合金層が形成される。
Next, as the first metal alloying step, the entire wafer is heat-treated at a processing temperature of about 600 ° C. to 1200 ° C. in vacuum or in an inert gas for 10 seconds to 30 minutes. By performing the heat treatment at this temperature, Ni in contact with the wafer reacts with the silicon carbide portion to form an alloy (nickel silicide). In the present embodiment, a
上記第1合金9aの内、第1導電型であるn型のソース領域4部分に形成された部分がオーミックコンタクトを形成する。同時に、n型の炭化珪素基板1と第1の金属であるNiの膜31との反応により形成された合金層は全面でオーミックコンタクトを形成し、ドレイン電極11として機能する。
Of the
そして、ウェハを硫酸やリン酸などの酸によって洗浄し、炭化珪素部分と接触せず合金化しなかった未反応のNiの粒子21Pを除去する。
Then, the wafer is washed with an acid such as sulfuric acid or phosphoric acid to remove
次に、第2金属膜形成工程として、図2(c)に示すように、第2の金属の膜22Mをウェハの表面に蒸着法によって形成する。第2の金属としては、第2導電型領域がp型なので、上述したようにアルミニウム(Al)やチタン(Ti)またはコバルト(Co)を使用する。このとき、第2の金属の膜22Mは、前記半導体層20の表面の内、前記第1合金9aが形成されていない部分については、半導体層20の表面上に直接形成され、第1合金9aが形成されている部分については、第1合金9a上に形成される。つまり第2の金属の膜22Mは、第1合金9aの隙間部分を埋めるように前記半導体層20の表面および第1合金9aの上に形成されるとともに、コンタクトホール30内部を含めたウェハ上部全面に形成される。
Next, as a second metal film forming step, as shown in FIG. 2C, a
なお、上記第2の金属の膜22Mを形成するには、蒸着法以外にスパッタ法、ICB(Ion Cluster Beam)法、MBE(Molecular Beam Epitaxy)法、CBE(Chemical Beam Epitaxy)法、CVD(Chemical Vapor Deposition)法などを用いることができる。
The
次に、複合合金層形成工程として、ウェハ全体を再び600℃〜1200℃程度の処理温度で真空中または不活性ガス中で10秒〜30分間熱処理する。この温度で熱処理することにより、ウェハの炭化珪素部分と接しているアルミニウムやチタンまたはコバルトは炭化珪素と反応して合金(金属シリサイド)化する。このとき、既に第1合金9aが形成された部分では第2の金属は合金化せず、半導体層20の表面の内、第2の金属の膜22Mが直接接している部分、つまり、第1合金9aの隙間部分に半導体層20と第2の金属との合金による第2合金9bが形成され、上記第2合金9bの内、第2導電型領域であるp型のコンタクト領域5部分に形成された部分がオーミックコンタクトを形成する。そして、コンタクトホール30の底部から露出する半導体層20の表面には、第1合金9aと第2合金9bとが半導体層20の表面に斑状に混在する複合合金層9が形成されることになる。なお、第2の金属の膜22Mの未反応の部分は、第2合金9bを形成する熱処理の後に酸によって除去してもよいし、そのまま残してもよい。
Next, as a composite alloy layer forming step, the entire wafer is again heat-treated at a processing temperature of about 600 ° C. to 1200 ° C. in vacuum or in an inert gas for 10 seconds to 30 minutes. By heat treatment at this temperature, aluminum, titanium, or cobalt in contact with the silicon carbide portion of the wafer reacts with silicon carbide to form an alloy (metal silicide). At this time, the second metal is not alloyed in the portion where the
なお、第1合金9aと第2合金9bは半導体層20の面方向に混在していればよいのであって、前記第1の金属を配置する際の条件を変化させて、各合金が縞状や格子状に分散するようにしてもよい。
The
上記第2の金属の膜22Mの形成から熱処理の間は、第1の金属や第2の金属または半導体層20の空気中の水分や酸素による酸化、又は水分や酸素の吸着が生じないように、ウェハを外気に触れさせないようにすることが望ましい。その後、酸素プラズマなどのドライプロセスによって熱処理に伴い析出するグラファイト層を除去すれば、さらに信頼性の高いオーミックコンタクトを形成することができる。
Between the formation of the
最後に、配線層形成工程として、ウェハ上部に外部回路と接続される配線層10を、ウェハ下部のドレイン電極11上に裏面接続配線12を形成して、図1に示す炭化珪素半導体装置が得られる。配線層10はアルミニウム膜をスパッタリングしてパターニングし、電流を取出すために十分な断面積が得られるようウェハの上面を埋めるように形成され、複合合金層9と直接接続される。つまり、配線層10は複合合金層9を介して、第1導電型であるn型のソース領域4及び第2導電型であるp型のコンタクト領域5に接続されることになる。裏面接続配線12は、Niや金(Au)などをスパッタリングして形成することができる。
Finally, as a wiring layer forming step, the
次に、上記実施の形態による製造方法で得られた炭化珪素半導体の動作について説明する。
ゲート電極7に電圧を印加していない場合は、ゲート電極7の直下にあるベース領域3にチャネルが形成されないので、配線層10と裏面接続配線12間に高電圧を印加しても、配線層10と裏面接続配線12間に電流が流れることはなく、いわゆるオフ状態となる。
Next, the operation of the silicon carbide semiconductor obtained by the manufacturing method according to the above embodiment will be described.
When no voltage is applied to the
一方、ゲート電極7に正の電圧を印加すると、ゲート電極7の直下にあるベース領域3にチャネルが形成されてソース領域4からドリフト領域2間に電子が流れるように、いわゆるオン状態になるので、配線層10と裏面接続配線12間に電圧を印加すると、複合合金層9−ソース領域4−ベース領域3−ドリフト領域2−炭化珪素基板1−ドレイン電極11の経路で電流が流れるようになる。
On the other hand, when a positive voltage is applied to the
このとき、配線層10と裏面接続配線12間のオン抵抗は、配線層10−半導体素子間のコンタクト抵抗(配線層10〜ソース領域4間、炭化珪素半導体基板1〜裏面接続配線12間)と、半導体素子内部の抵抗(ソース領域4−ベース領域3−ドリフト領域2−炭化珪素基板1)で規定される。
At this time, the ON resistance between the
半導体素子内部の抵抗については、炭化珪素半導体を用いることによって、珪素半導体に比較して低抵抗を実現することができる。 As for the resistance inside the semiconductor element, by using a silicon carbide semiconductor, a low resistance can be realized as compared with a silicon semiconductor.
配線層10−半導体素子間のコンタクト抵抗については、上述したように炭化珪素半導体と接触する金属によって異なる。本実施の形態によれば、第1導電型であるソース領域4と配線層10は、複合合金層9を介して接続されているので、ソース領域4と配線層10との界面に混在した第1合金9aによるオーミックコンタクトにより、ソース領域4と配線層10との接触抵抗が低減され、導通時の損失を低く保つことができる。
As described above, the contact resistance between
一方、第2導電型であるコンタクト領域5と配線層10も複合合金層9を介して接続されているので、コンタクト領域5と配線層10との界面に混在した第2合金9bによるオーミックコンタクトにより、コンタクト領域5と配線層10との接触抵抗も低減され、導通時の損失を低く保つことができる。
On the other hand, since the
さらに、本実施の形態によれば、第1導電型であるn型ソース領域4と配線層10との界面では、n型炭化珪素とオ−ミックコンタクトを形成できる第1の金属が直接n型ソース領域4と接触し、第2導電型であるp型コンタクト領域5と配線層10との界面でもp型炭化珪素とオ−ミックコンタクトを形成できる第2の金属が直接p型コンタクト領域と接触している。そのため、オーミックコンタクトを形成させるための熱処理条件や合金層厚み等の許容範囲が広くなり、実際のプロセスで処理するウェハの表面状態の粗さ(ラフネス)や酸化膜等のコンタクト阻害膜の残渣状況にばらつきがあっても、均質なオーミックコンタクトを形成できるので、安定した低抵抗を実現し、歩留まりや品質の安定性を向上させることができる。
Further, according to the present embodiment, the first metal capable of forming an ohmic contact with the n-type silicon carbide is directly n-type at the interface between the n-
また、外部回路と接続される配線層10と、第1導電型領域及び第2導電型領域とのオーミックコンタクトを共通の工程により形成できるので、単位素子を小さく形成して装置の大型化を招くことなく導通時の損失を低減することが容易となる。
In addition, since the ohmic contact between the
なお、本実施の形態では、膜状に形成した第2の金属の膜22Mが未反応のまま残留する場合もあるが、単なる導体の膜として配線層10と一体となって機能し、上記動作に支障をきたすことはない。また、第1導電型領域に対してオーミックコンタクトを形成できる第1の金属の粒子21Pを配置させた後に、第2導電型領域に対してオーミックコンタクトを形成できる第2の金属の膜22Mを形成したが、その逆でもよい。つまり、第2導電型領域に対してオーミックコンタクトを形成できる第2の金属を粒子として配置させた後に、第1導電型領域に対してオーミックコンタクトを形成できる第1の金属の膜を形成しても同様の効果を得ることができる。
In the present embodiment, the
また、粒子として第1の金属を配置させた後、熱処理を行わずに第2の金属の膜を形成し、第1の金属と第2の金属を同時に熱処理して複合合金層9を形成するようにしてもよい。 Further, after the first metal is arranged as particles, a second metal film is formed without performing heat treatment, and the first metal and the second metal are simultaneously heat treated to form the composite alloy layer 9. You may do it.
実施の形態2.
本発明の実施の形態2の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造を図3に示す。本実施の形態でも第1導電型領域をn型、第2導電型領域をp型にて形成した炭化珪素MOSFETの断面構造を示す。また、本発明の実施の形態2の炭化珪素半導体装置の製造方法を図4に示す。図中、図1または図2と同一の符号を付したものは、同一またはこれに相当するものである。
FIG. 3 shows an element structure of the silicon carbide semiconductor device manufactured by the method for manufacturing the silicon carbide semiconductor device of the second embodiment of the present invention. This embodiment also shows a cross-sectional structure of a silicon carbide MOSFET in which the first conductivity type region is n-type and the second conductivity type region is p-type. FIG. 4 shows a method for manufacturing the silicon carbide semiconductor device of the second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 or 2 denote the same or corresponding parts.
本発明の実施の形態2の炭化珪素半導体装置の製造方法は、実施の形態1の製造方法における複合合金層9の形成方法が異なるものであり、図4(a)に示すコンタクトホール30を形成する工程までは同様であるので説明を省略し、図4(b)〜図4(c)に基づき説明する。
The method for manufacturing the silicon carbide semiconductor device of the second embodiment of the present invention differs from the method of forming the composite alloy layer 9 in the manufacturing method of the first embodiment, and forms the
図4(a)のようにコンタクトホール30が形成された後、図4(b)に示すように、金属粒子配置工程として、前記コンタクトホール30の底部から露出した半導体層20の表面に第1の金属の粒子21Pと第2の金属の粒子22Pを配置する。第1の金属としては、第1の実施の形態と同様に、ニッケル(Ni)を使用し、第2の金属としては、アルミニウム(Al)やチタン(Ti)またはコバルト(Co)を使用する。第1の金属の粒子21P及び第2の金属の粒子22Pも、第1の実施の形態と同様に直径が数百nmの粒子を用いる。
After the
粒子の配置方法としては、第1の金属の粒子21P及び第2の金属の粒子22Pを分散させた液体をスピンコートにより、ウェハ上に塗布した後に乾燥させることで配置することができる。この場合、後述する未反応金属を除去する工程があるので、各金属粒子が半導体層20以外の層間絶縁膜8等に付着していても支障はない。
As a method for arranging the particles, the liquid in which the
また、n型である炭化珪素基板1の裏側には、第1の金属であるNiの膜31を形成する。本実施の形態では、スパッタリングによりNi膜31を形成した。
Further, a Ni film 31 which is a first metal is formed on the back side of the n-type
次に、複合合金層形成工程として、ウェハ全体を600℃〜1200℃程度の処理温度で真空中または不活性ガス中で10秒〜30分間熱処理する。この温度で熱処理することにより、ウェハと接している第1の金属であるNiは炭化珪素部分と反応して合金(ニッケルシリサイド)化し、ウェハと接している第2の金属も炭化珪素部分と反応して合金(各金属シリサイド)化する。本実施の形態では、半導体層20と直接接している第1の金属の粒子21Pが半導体層20と反応して第1合金9aを生成し、半導体層20と直接接している第2の金属の粒子22Pが半導体層20と反応して第2合金9bとが生成され、第1合金9aと第2合金9bが前記半導体層20の表面に斑状に混在した複合合金層9が形成される。また、前記炭化珪素基板1の表面(図中下側)にもNi膜31との合金層が形成される。
Next, as a composite alloy layer forming step, the entire wafer is heat-treated at a processing temperature of about 600 ° C. to 1200 ° C. in vacuum or in an inert gas for 10 seconds to 30 minutes. By performing heat treatment at this temperature, Ni, which is the first metal in contact with the wafer, reacts with the silicon carbide portion to form an alloy (nickel silicide), and the second metal in contact with the wafer also reacts with the silicon carbide portion. Thus, an alloy (each metal silicide) is formed. In the present embodiment, the
なお、本実施の形態でも、第1合金9aと第2合金9bは半導体層20の面方向に混在していればよいのであって、粒子の塗布条件等を変化させて、各合金が縞状や格子状に分散するようにしてもよい。
In the present embodiment, the
上記第1合金9aの内、第1導電型であるn型のソース領域4部分に形成された部分がオーミックコンタクトを形成する。そして、上記第2合金9bの内、第2導電型領域であるp型のコンタクト領域5部分に形成された部分がオーミックコンタクトを形成する。また、n型である炭化珪素基板1と第1の金属であるNiの膜31とで形成された合金層は全面でオーミックコンタクトを形成し、ドレイン電極11として機能する。
Of the
そして、ウェハを硫酸やリン酸などの酸によって洗浄し、炭化珪素部分に接触せず合金化しなかった未反応の粒子21P、22Pを除去する。さらに、酸素プラズマなどのドライプロセスによって熱処理に伴い析出するグラファイト層を除去することにより、信頼性の高いオーミックコンタクトを形成することができる。
Then, the wafer is washed with an acid such as sulfuric acid or phosphoric acid to remove the
最後に、配線層形成工程として、ウェハ上部に外部回路と接続される配線層10を、ウェハ下部のドレイン電極11上に裏面接続配線12を形成して、図3に示す炭化珪素半導体装置が得られる。本実施の形態では、第2の金属にも粒子22Pを用いたので、得られた炭化珪素半導体装置に、未反応の金属膜22Mが残留していない点以外は実施の形態1と同様である。
Finally, as a wiring layer forming step, the
実施の形態1で説明したように残留した金属膜22Mは炭化珪素半導体装置としての動作や効果に多いな影響を与えるものではない。そのため、本実施の形態2の製造方法で得られた炭化珪素半導体装置も、実施の形態1の製造方法で得られた炭化珪素半導体装置と同様に動作する。
As described in the first embodiment, the remaining
つまり、本実施の形態によれば、第1導電型であるn型ソース領域4と配線層10との界面では、n型炭化珪素とオ−ミックコンタクトを形成できる第1の金属が直接n型ソース領域4と接触し、第2導電型であるp型コンタクト領域5と配線層10との界面でもp型炭化珪素とオ−ミックコンタクトを形成できる第2の金属が直接p型コンタクト領域と接触している。そのため、オーミックコンタクトを形成させるための熱処理条件や合金層厚み等の許容範囲が広くなり、実際のプロセスで処理するウェハの表面状態の粗さ(ラフネス)や酸化膜等のコンタクト阻害膜の残渣状況にばらつきがあっても、均質なオーミックコンタクトを形成できるので、安定した低抵抗を実現し、歩留まりや品質の安定性を向上させることができる。
That is, according to the present embodiment, the first metal capable of forming an ohmic contact with the n-type silicon carbide is directly n-type at the interface between the n-
また、外部回路と接続される配線層10と、第1導電型領域及び第2導電型領域とのオーミックコンタクトを共通の工程により形成できるので、単位素子を小さく形成し、装置を小型化することが容易となる。
In addition, since the ohmic contact between the
なお、上記各実施の形態では、第1導電型領域、第2導電型領域との接触抵抗は低いほど望ましいが、実際の半導体装置では、それぞれの領域での抵抗の寄与が異なる場合があり、必ずしも両者の抵抗が同様の低抵抗である必要はない。例えば、本実施の形態におけるMOSFETにおいて、ソース領域4への接触抵抗は、導通時の損失に影響を与えるので、接触抵抗を低減したときの効果が大きい。一方、コンタクト領域5では、ベース領域3の電位をアースに固定する程度のオーミックコンタクトであればよい。このような場合、本実施の形態によれば、第1合金9aの面積と第2合金9bの面積の割合を制御し、ソース領域4と配線層10との抵抗を優先して低減させて導通時の損失をより効率的に低減することが可能となる。
In each of the above embodiments, the lower the contact resistance with the first conductivity type region and the second conductivity type region, the better. However, in an actual semiconductor device, the contribution of the resistance in each region may be different. Both resistances do not necessarily have the same low resistance. For example, in the MOSFET according to the present embodiment, the contact resistance to the
なお、上記各実施の形態では第1導電型領域としてn型、第2導電型領域としてp型を用いる例について説明したが、逆に第1導電型領域としてp型、第2導電型領域としてn型を用いても同様の効果を得ることができる。 In each of the above embodiments, an example in which n-type is used as the first conductivity type region and p-type is used as the second conductivity type region has been described. Conversely, p-type is used as the first conductivity type region and Even if n-type is used, the same effect can be obtained.
1 炭化珪素半導体基板、 2 ドリフト領域、 3 ベース領域、 4 ソース領域(第1導電型)、 5 コンタクト領域(第2導電型)、 9 複合合金層、 9a 第1合金、 9b 第2合金、 10 配線層、 20 半導体層、 21P 第1の金属の粒子、 22M 第2の金属の膜、 22P 第2の金属の粒子、 1 silicon carbide semiconductor substrate, 2 drift region, 3 base region, 4 source region (first conductivity type), 5 contact region (second conductivity type), 9 composite alloy layer, 9a first alloy, 9b second alloy, 10 Wiring layer, 20 semiconductor layer, 21P first metal particles, 22M second metal film, 22P second metal particles,
Claims (6)
前記第1導電型領域とオーミックコンタクトを形成する第1の金属の粒子を互いに隙間をあけて前記半導体層の表面に配置する第1金属粒子配置工程と、
所定温度で熱処理し、前記半導体層と接する前記第1の金属を前記半導体層と反応させて第1合金を生成する第1金属合金化工程と、
前記第2導電型領域とオーミックコンタクトを形成する第2の金属の膜を、前記半導体層の表面に形成する第2金属膜形成工程と、
所定温度で熱処理し、前記半導体層と接する前記第2の金属を前記半導体層と反応させて第2合金を生成し、前記第1合金と前記第2合金とが前記半導体層の表面に混在する複合合金層を形成する複合合金層形成工程と、
を含んでなる炭化珪素半導体装置の製造方法。 A method of manufacturing a silicon carbide semiconductor device having a semiconductor layer in which a first conductivity type region and a second conductivity type region are formed in a surface layer portion,
A first metal particle disposing step of disposing a first metal particle forming an ohmic contact with the first conductivity type region on the surface of the semiconductor layer with a gap therebetween;
A first metal alloying step of heat-treating at a predetermined temperature and reacting the first metal in contact with the semiconductor layer with the semiconductor layer to form a first alloy;
A second metal film forming step of forming, on the surface of the semiconductor layer, a second metal film that forms an ohmic contact with the second conductivity type region;
Heat treatment is performed at a predetermined temperature, the second metal in contact with the semiconductor layer is reacted with the semiconductor layer to form a second alloy, and the first alloy and the second alloy are mixed on the surface of the semiconductor layer. A composite alloy layer forming step of forming a composite alloy layer;
A method for manufacturing a silicon carbide semiconductor device comprising:
前記第1導電型領域とオーミックコンタクトを形成する第1の金属の粒子を互いに隙間をあけて前記半導体層の表面に配置する第1金属粒子配置工程と、
前記第2導電型領域とオーミックコンタクトを形成する第2の金属の膜を、前記半導体層の表面に形成する第2金属膜形成工程と、
所定温度で熱処理し、前記半導体層と接する前記第1の金属を前記半導体層と反応させて第1合金を生成するとともに、前記半導体層と接する前記第2の金属を前記半導体層と反応させて第2合金を生成し、前記第1合金と前記第2合金とが前記半導体層の表面に混在する複合合金層を形成する複合合金層形成工程と、
を含んでなる炭化珪素半導体装置の製造方法。 A method of manufacturing a silicon carbide semiconductor device having a semiconductor layer in which a first conductivity type region and a second conductivity type region are formed in a surface layer portion,
A first metal particle disposing step of disposing a first metal particle forming an ohmic contact with the first conductivity type region on the surface of the semiconductor layer with a gap therebetween;
A second metal film forming step of forming, on the surface of the semiconductor layer, a second metal film that forms an ohmic contact with the second conductivity type region;
Heat-treating at a predetermined temperature, reacting the first metal in contact with the semiconductor layer with the semiconductor layer to form a first alloy, and reacting the second metal in contact with the semiconductor layer with the semiconductor layer. A composite alloy layer forming step of forming a second alloy and forming a composite alloy layer in which the first alloy and the second alloy are mixed on the surface of the semiconductor layer;
A method for manufacturing a silicon carbide semiconductor device comprising:
前記第1導電型領域とオーミックコンタクトを形成する第1の金属の粒子を互いに隙間をあけて前記半導体層の表面に配置するとともに、前記第2導電型領域とオーミックコンタクトを形成する第2の金属の粒子を前記半導体層の表面に配置する金属粒子配置工程と、
所定温度で熱処理し、前記半導体層と接する前記第1の金属を前記半導体層と反応させて第1合金を生成するとともに、前記半導体層と接する前記第2の金属を前記半導体層と反応させて第2合金を生成し、前記第1合金と前記第2合金とが前記半導体層の表面に混在する複合合金層を形成する複合合金層形成工程と、
を含んでなる炭化珪素半導体装置の製造方法。 A method of manufacturing a silicon carbide semiconductor device having a semiconductor layer in which a first conductivity type region and a second conductivity type region are formed in a surface layer portion,
A first metal particle that forms an ohmic contact with the first conductivity type region is disposed on the surface of the semiconductor layer with a gap therebetween, and a second metal that forms an ohmic contact with the second conductivity type region A metal particle disposing step of disposing the particles on the surface of the semiconductor layer;
Heat-treating at a predetermined temperature, reacting the first metal in contact with the semiconductor layer with the semiconductor layer to form a first alloy, and reacting the second metal in contact with the semiconductor layer with the semiconductor layer. A composite alloy layer forming step of forming a second alloy and forming a composite alloy layer in which the first alloy and the second alloy are mixed on the surface of the semiconductor layer;
A method for manufacturing a silicon carbide semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318551A JP5014749B2 (en) | 2006-11-27 | 2006-11-27 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318551A JP5014749B2 (en) | 2006-11-27 | 2006-11-27 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135447A JP2008135447A (en) | 2008-06-12 |
JP5014749B2 true JP5014749B2 (en) | 2012-08-29 |
Family
ID=39560113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006318551A Active JP5014749B2 (en) | 2006-11-27 | 2006-11-27 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5014749B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2698807B1 (en) * | 2011-04-11 | 2015-09-23 | Shindengen Electric Manufacturing Co., Ltd. | Method for producing silicon carbide semiconductor device |
US9666482B1 (en) * | 2016-09-14 | 2017-05-30 | Infineon Technologies Ag | Self aligned silicon carbide contact formation using protective layer |
CN108063088B (en) * | 2017-10-30 | 2020-06-19 | 中国科学院微电子研究所 | Patterning method of SiC substrate |
CN111785620A (en) * | 2020-07-13 | 2020-10-16 | 同辉电子科技股份有限公司 | Method for manufacturing P-type SiC ohmic contact electrode |
CN117650051A (en) * | 2023-12-22 | 2024-03-05 | 芯联集成电路制造股份有限公司 | Silicon carbide power device and method for manufacturing same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08306782A (en) * | 1995-04-28 | 1996-11-22 | Sony Corp | Fabrication of semiconductor device |
JP4003296B2 (en) * | 1998-06-22 | 2007-11-07 | 株式会社デンソー | Silicon carbide semiconductor device and manufacturing method thereof |
JP4026339B2 (en) * | 2001-09-06 | 2007-12-26 | 豊田合成株式会社 | SiC electrode and manufacturing method thereof |
JP2003303786A (en) * | 2002-04-10 | 2003-10-24 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP4619050B2 (en) * | 2003-06-30 | 2011-01-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
JP4501488B2 (en) * | 2004-03-26 | 2010-07-14 | 豊田合成株式会社 | Silicon carbide semiconductor ohmic electrode and method of manufacturing the same |
JP2007134481A (en) * | 2005-11-10 | 2007-05-31 | Sony Corp | Method for manufacturing semiconductor device |
-
2006
- 2006-11-27 JP JP2006318551A patent/JP5014749B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008135447A (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US7829416B2 (en) | Silicon carbide semiconductor device and method for producing the same | |
JP4140648B2 (en) | Ohmic electrode for SiC semiconductor, method for producing ohmic electrode for SiC semiconductor, semiconductor device, and method for producing semiconductor device | |
US20100273324A1 (en) | Methods of manufacturing metal-silicide features | |
JP2006024880A (en) | Semiconductor device and its manufacturing method | |
JP5014749B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2013055214A (en) | Semiconductor device and manufacturing method therefor | |
JP2012160485A (en) | Semiconductor device and manufacturing method of the same | |
WO2010095544A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP7241737B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6296970B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010503994A (en) | Field effect heterostructure transistor | |
JP2009188100A (en) | Method for manufacturing silicon carbide semiconductor device | |
US10192970B1 (en) | Simultaneous ohmic contact to silicon carbide | |
JP5037095B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JP2017168673A (en) | Silicon carbide semiconductor element and manufacturing method of silicon carbide semiconductor element | |
US10032894B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP5091063B2 (en) | Manufacturing method of semiconductor device | |
JP2006073923A (en) | SiC SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SiC SEMICONDUCTOR DEVICE | |
US20230009078A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
WO2019198167A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP4972822B2 (en) | Method for manufacturing field effect semiconductor device | |
JP2002261044A (en) | Semiconductor device and method of manufacturing the same | |
JP2017168681A (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR20200016585A (en) | SiC semiconductor device and making method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014749 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |