JP5013183B2

JP5013183B2 - Manufacturing method of tape carrier for semiconductor device

Info

Publication number: JP5013183B2
Application number: JP2007165162A
Authority: JP
Inventors: 久則秋野; 雅裕水野; 史隆柏原; 孝山下; 宣明宮本; 寛司田仲
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2007-06-22
Filing date: 2007-06-22
Publication date: 2012-08-29
Anticipated expiration: 2027-06-22
Also published as: JP2009004621A

Description

本発明は、例えば液晶表示装置駆動用ＩＣ（集積回路）チップのような各種半導体装置の実装に用いられる半導体装置用テープキャリアの製造方法に関する。
The invention, for example, relates to a liquid crystal display device driving IC (integrated circuit) manufacturing how the tape carrier semiconductor device to be used in the implementation of various semiconductor devices, such as a chip.

従来、液晶表示装置駆動用ＩＣチップのような各種半導体装置の実装に用いられる半導体装置用テープキャリアでは、ポリイミド樹脂フィルム基板上に、接着剤層等を介して貼り合わされた銅箔をフォトエッチング法などによりパターニングして、配線パターンが形成されている。その配線パターンのうち、特にリードの部分に安定した接合性を付与することが要請されるので、少なくともそのリード部分を含めた配線パターンの表面に、錫めっき等によるめっき層が形成される（特許文献１、２参照）。
このような半導体装置用テープキャリアにおける、ＩＣチップなどの半導体装置の実装は、例えば、半導体装置をデバイスホールに配置し、そのデバイスホールに突出するように設けられたインナーリードと半導体装置の接続用電極（接続用パッド等とも言う）とを位置合わせして、両者をボンディングツールにより圧着する。半導体装置の接続用電極には一般に金バンプが設けられている場合が多く、圧着時に加熱された状態になると、錫めっきが溶融して金−錫合金が形成されることで、インナーリードと接続用電極とが確実に接続されるように設定されている。 Conventionally, in a tape carrier for a semiconductor device used for mounting various semiconductor devices such as an IC chip for driving a liquid crystal display device, a copper foil bonded on a polyimide resin film substrate via an adhesive layer or the like is photoetched. A wiring pattern is formed by patterning with the above. Among the wiring patterns, it is particularly required to provide a stable bonding property to the lead portion, so that a plating layer such as tin plating is formed on the surface of the wiring pattern including at least the lead portion (patent) References 1 and 2).
For mounting a semiconductor device such as an IC chip on such a tape carrier for a semiconductor device, for example, the semiconductor device is disposed in a device hole, and an inner lead provided so as to protrude into the device hole is connected to the semiconductor device. The electrodes (also referred to as connection pads or the like) are aligned, and both are crimped by a bonding tool. In general, gold bumps are often provided on connection electrodes of semiconductor devices, and when heated during crimping, the tin plating melts to form a gold-tin alloy, thereby connecting the inner leads. It is set so that the electrode for use is securely connected.

錫めっきによりめっき層を形成する場合、錫のいわゆるウィスカや針状結晶が発生する場合があるので、それらを抑制するための種々の技術および発明が提案されている。
特許文献３には、錫めっきを行った後に、濃度１．５〜３Ｗ／Ｖ（Ｗ＝重量（ｇ）／Ｖ＝容積（Ｌ；リットル）、以下同様）％のリン酸三ナトリウム溶液を用いて、溶液温度５０〜６０℃、処理時間３０〜６０秒の条件設定で、錫析出結晶等の除去処理を行う、という技術が提案されている。
特許文献４では、錫めっきを行った後、濃度５〜１０Ｗ／Ｖ％のリン酸三ナトリウム溶液を用いて、溶液温度４０〜６０℃、処理時間６０〜１２０秒の処理を施す、という発明が提案されている。 When a plating layer is formed by tin plating, so-called whisker or needle-like crystals of tin may be generated, and various techniques and inventions for suppressing them have been proposed.
Patent Document 3 uses a trisodium phosphate solution having a concentration of 1.5 to 3 W / V (W = weight (g) / V = volume (L; liter), the same applies hereinafter) after tin plating. In addition, a technique has been proposed in which the removal treatment of tin precipitate crystals and the like is performed under the condition settings of a solution temperature of 50 to 60 ° C. and a treatment time of 30 to 60 seconds.
In patent document 4, after tin-plating, the invention of performing the process of solution temperature 40-60 degreeC and processing time 60-120 second is performed using the trisodium phosphate solution with a density | concentration of 5-10 W / V%. Proposed.

ところで、近年では、実装密度のさらなる高密度化、配線パターンおよび配線間スペースのさらなる微細化ならびにテープキャリア全体のさらなる薄型・軽量化が要請され、それに対応するために、薄型のポリイミド樹脂フィルム基板上に、ニッケルまたはニッケル−クロムのスパッタ膜からなるシード層を形成し、その上に電解めっき法により銅めっき層を形成してなるキャリアテープ素材が開発されて、半導体装置用テープキャリアのさらなる薄型化、軽量化等を達成可能とする諸条件が整いつつある（特許文献５参照）。 By the way, in recent years, further increases in mounting density, further miniaturization of wiring patterns and inter-wiring spaces, and further reduction in thickness and weight of the entire tape carrier have been demanded. In addition, a carrier tape material has been developed in which a seed layer made of a sputtered film of nickel or nickel-chromium is formed, and a copper plating layer is formed on the seed layer by electrolytic plating, thereby further thinning the tape carrier for semiconductor devices In addition, various conditions for enabling weight reduction and the like are being established (see Patent Document 5).

特許第３０７６３４２号Patent No. 3076342 特開２０００−３３２０６４号公報JP 2000-332064 A 特開平１０−５０７７４号公報Japanese Patent Laid-Open No. 10-50774 特許第３７４３２１５号Japanese Patent No. 3743215 特開平１０−１２５７２２号公報JP-A-10-125722

しかしながら、さらなる微細ピッチ化（ファインピッチ化とも言う）が進むにつれて、ニッケル−クロムスパッタ膜からなるシード層の形成等に起因して、ポリイミド樹脂フィルムの皺やソルダーレジスト層（絶縁性保護層）の剥れなどが発生するという問題や、微量な金属イオン等の残渣に起因して、耐マイグレーション性が低下するという問題が、新たに浮上してきた。これらの問題は、特に配線間スペース（隣り合う配線パターン同士の間の間隔）が１５μｍ以下になると、益々顕著なものとなる傾向にある。 However, as finer pitches (also referred to as fine pitches) progress, due to the formation of a seed layer made of a nickel-chromium sputtered film, polyimide resin film wrinkles and solder resist layers (insulating protective layers) A problem that peeling occurs and a problem that migration resistance is lowered due to a residue such as a minute amount of metal ions have newly emerged. These problems tend to become more prominent especially when the inter-wiring space (interval between adjacent wiring patterns) is 15 μm or less.

すなわち、例えばＣＯＦ（Chip On Film）型のテープキャリアでは、近年、配線間スペースが益々狭くなってきており、特に１５μｍ以下になると、その極めて狭隘な配線間スペースに残存するニッケル、クロム、銅などの各種金属イオンや薬液等を除去することがさらに困難なものとなる。そのような残渣の残存に起因して、製品として完成した半導体装置用テープキャリアにおける耐マイグレーション性が低下する虞が高くなってきた。
従来の技術では、過マンガン酸ナトリウムまたはカリウムを含有する処理液を用いて残渣除去を行うようにしていた。しかし、特に上記のようなニッケルまたはニッケルクロムのスパッタ膜からなるシード層上に形成された１５μｍ以下のような微細な配線間スペースの配線パターンを有する半導体装置用テープキャリアにおいては、従来の技術では十分な残渣除去を実現することが困難になってきている。 That is, for example, in a COF (Chip On Film) type tape carrier, the space between wirings is becoming increasingly narrow in recent years. Especially when the thickness is 15 μm or less, nickel, chromium, copper, etc. remaining in the extremely narrow space between wirings. It is more difficult to remove various metal ions, chemical solutions, and the like. Due to such residual residues, there is a high possibility that the migration resistance of the tape carrier for a semiconductor device completed as a product is lowered.
In the prior art, residue removal is performed using a treatment liquid containing sodium or potassium permanganate. However, in the case of a tape carrier for a semiconductor device having a wiring pattern with a fine inter-wiring space of 15 μm or less formed on a seed layer made of a sputtering film of nickel or nickel chrome as described above, It has become difficult to achieve sufficient residue removal.

あるいは、例えば金属蝕刻性の高い薬液を用いるなどして、金属イオンの残渣等を完全に除去するようにすればよいとも考えられる。ところが、そのようにすると、確かに金属イオン等の残渣は除去できたとしても、その残渣除去処理に起因して、配線パターンやリード上のめっき層の表面までもが荒れてしまったり結晶変質したりすることとなり、完成したテープキャリアの配線パターンおよびリードの耐久性やリードと半導体装置の接続用電極との接続面における信頼性が損われてしまうという、別の新たな問題が生じてしまう虞がある。特に、１５μｍ以下のような狭隘な配線間スペースの配線パターンを有する半導体装置用テープキャリアの場合には、配線パターン自体の線幅やその上に被着形成されるめっき層の厚さも、さらに微細で薄いものとなる傾向にあるので、上記のような従来の薬液および処理方法を用いた残渣除去処理を行うと、配線パターンやリードやそれらを覆うめっき層の耐久性や信頼性の低下が、さらに著しいものとなる虞がある。 Alternatively, it is considered that the metal ion residue or the like may be completely removed by using, for example, a chemical solution having high metal etchability. However, even if residues such as metal ions can be removed, the wiring pattern and even the surface of the plating layer on the leads may be roughened or the crystal may be deteriorated. As a result, the wiring pattern of the completed tape carrier and the durability of the lead and the reliability of the connection surface between the lead and the connection electrode of the semiconductor device may be impaired. There is. In particular, in the case of a tape carrier for a semiconductor device having a wiring pattern with a narrow inter-wiring space of 15 μm or less, the line width of the wiring pattern itself and the thickness of the plating layer deposited thereon are further finer. Therefore, when the residue removal process using the conventional chemicals and processing methods as described above is performed, the durability and reliability of the wiring pattern and leads and the plating layer covering them will decrease. There is a possibility that it will become more remarkable.

本発明は、このような問題に鑑みて成されたもので、その目的は、配線パターンやリードやそれらを覆うめっき層の耐久性や信頼性の低下を引き起こすことなく、確実に金属イオンや薬液等の残渣を除去して耐マイグレーション性を確保することを可能とした半導体装置用テープキャリアの製造方法を提供することにある。
The present invention has been made in view of such problems, and its purpose is to ensure that metal ions and chemicals are used without causing deterioration in durability and reliability of wiring patterns, leads, and plating layers covering them. It is to provide the possibility and the prepared how the tape carrier semiconductor device to ensure the migration resistance of a residue equal removed.

本発明の第１の半導体装置用テープキャリアの製造方法は、ポリイミド樹脂からなる絶縁性基板上に、前記絶縁性基板上にニッケルまたはニッケル−クロムスパッタ膜からなるシード層を介して設けられた配線パターンを形成する工程と、前記配線パターン上に錫めっき層を形成する工程と、前記配線パターンおよび前記錫めっき層が形成された前記絶縁性基板上に絶縁性保護層を形成する工程とを有する半導体装置用テープキャリアの製造方法であって、前記配線パターンおよび前記錫めっき層を形成した後、前記絶縁性基板における前記配線パターンおよび前記錫めっき層が形成されておらずに露出している部分のポリイミド樹脂表面に、リン酸三ナトリウム溶液を用いて粗面化処理を施す工程を含み、前記粗面化処理における、前記リン酸三ナトリウム溶液の濃度を０．１〜３Ｗ／Ｖ％、処理溶液の温度を２０〜５０℃、処理時間を５〜３０秒とすることを特徴としている。
According to the first method of manufacturing a tape carrier for a semiconductor device of the present invention, a wiring provided on an insulating substrate made of polyimide resin via a seed layer made of a nickel or nickel-chrome sputtered film on the insulating substrate. Forming a pattern, forming a tin plating layer on the wiring pattern, and forming an insulating protective layer on the insulating substrate on which the wiring pattern and the tin plating layer are formed. a method of manufacturing a tape carrier semiconductor device, wherein after forming the wiring pattern and the tin-plated layer, portion where the wiring pattern and the tin-plated layer in the insulating substrate is exposed to not formed of the polyimide resin surface, it viewed including the step of applying a roughening treatment with trisodium phosphate solution, in the roughening treatment, the Li Concentration 0.1~3W / V% of trisodium solution, temperature 20 to 50 ° C. processing solution, the processing time is characterized in that 5 to 30 seconds.

本発明の第２の半導体装置用テープキャリアの製造方法は、上記第１の半導体装置用テープキャリアの製造方法において、前記配線パターン同士の隣り合う配線間スペースの最小値を１５μｍ以下としたことを特徴としている。
According to a second method for manufacturing a tape carrier for a semiconductor device of the present invention, in the first method for manufacturing a tape carrier for a semiconductor device, the minimum value of the space between adjacent wiring patterns is set to 15 μm or less. It is a feature.

本発明の半導体装置用テープキャリアの製造方法により製造された半導体装置用テープキャリアは、ポリイミド樹脂からなる絶縁性基板上にニッケルまたはニッケル−クロムスパッタ膜からなるシード層を介して配線パターンを形成し、前記配線パターン上に錫めっき層を形成し、当該配線パターンおよび錫めっき層が形成された絶縁性基板上に絶縁性保護層を形成してなる半導体装置用テープキャリアであって、前記絶縁性基板における、前記配線パターンおよび前記錫めっき層が形成されておらずに露出している部分のポリイミド樹脂表面が粗面化処理が施されて、少なくとも当該ポリイミド樹脂表面上に前記絶縁性保護層が設けられていることを特徴としている。
The semiconductor device tape carrier manufactured by the semiconductor device tape carrier manufacturing method of the present invention forms a wiring pattern on an insulating substrate made of polyimide resin through a seed layer made of nickel or a nickel-chromium sputtered film. A tape carrier for a semiconductor device, wherein a tin plating layer is formed on the wiring pattern, and an insulating protective layer is formed on an insulating substrate on which the wiring pattern and the tin plating layer are formed. In the substrate, the polyimide resin surface of the exposed portion of the wiring pattern and the tin plating layer that is not formed is subjected to a roughening treatment, and at least the insulating protective layer is formed on the polyimide resin surface. It is characterized by being provided.

また、本発明の半導体装置用テープキャリアの製造方法により製造された半導体装置用テープキャリアは、上記の半導体装置用テープキャリアにおいて、前記配線パターン同士の隣り合う配線間スペースの最小値が１５μｍ以下であることを特徴としている。
The semiconductor device tape carrier produced by the method of manufacturing a semiconductor device tape carrier of the present invention is a tape carrier for the upper Symbol semiconductor device, the minimum value of the space between the wirings adjacent between the wiring pattern is 15μm or less It is characterized by being.

本発明によれば、配線パターンおよびめっき層を形成した後、絶縁性基板における配線パターンおよびめっき層が形成されておらずに露出している部分のポリイミド樹脂表面に対して、粗面化処理を施すようにしたので、配線パターンやリードやそれらを覆うめっき層の耐久性や信頼性の低下を引き起こすことなく、確実に絶縁性基板のポリイミド表面における金属イオンや薬液等の残渣を除去すると共に、ソルダーレジスト層のような絶縁性保護層との密着性をさらに確実なものにして、絶縁性保護層形成後の完成した（製品の）半導体装置用テープキャリアとしての耐マイグレーション性を確保することが可能となる。 According to the present invention, after forming the wiring pattern and the plating layer, the surface of the polyimide resin surface exposed without the wiring pattern and the plating layer formed on the insulating substrate is subjected to a roughening treatment. Because it was applied, without causing deterioration of durability and reliability of the wiring pattern and leads and the plating layer covering them, it was possible to reliably remove residues such as metal ions and chemicals on the polyimide surface of the insulating substrate, It is possible to secure adhesion to an insulating protective layer such as a solder resist layer to ensure migration resistance as a tape carrier for a completed (product) semiconductor device after forming the insulating protective layer. It becomes possible.

また、特に、リン酸三ナトリウム溶液を用いて、絶縁性基板における露出している部分のポリイミド樹脂表面に対して粗面化処理を施すようにしたので、従来提案されていた各種薬液を用いる場合よりも確実に、金属イオンや薬液等の残渣を除去すると共に絶縁性保護層との密着性をさらに確実なものにして、耐マイグレーション性を確保することが可能となる。 In addition, since the surface of the exposed polyimide resin surface of the insulating substrate is particularly roughened using a trisodium phosphate solution, when using various conventionally proposed chemical solutions More reliably, residues such as metal ions and chemicals can be removed, and adhesion with the insulating protective layer can be further ensured to ensure migration resistance.

また、特にめっき層が錫めっきからなるものである場合、粗面化処理におけるリン酸三ナトリウム溶液の濃度を０．１〜３Ｗ／Ｖ％、処理溶液の温度を２０〜５０℃、処理時間を５〜３０秒とすることにより、さらに確実に、配線パターンやリードやそれらを覆うめっき層の耐久性や信頼性の低下を引き起こすことを回避しつつ、金属イオンや薬液等の残渣を除去すると共に絶縁性保護層との密着性を良好なものにして、耐マイグレーション性を確保することが可能となる。 In particular, when the plating layer is made of tin plating, the concentration of the trisodium phosphate solution in the roughening treatment is 0.1 to 3 W / V%, the temperature of the treatment solution is 20 to 50 ° C., and the treatment time is set. By making it 5 to 30 seconds, it is possible to more reliably remove residues such as metal ions and chemicals while avoiding the deterioration of durability and reliability of the wiring pattern and leads and the plating layer covering them. It becomes possible to secure the migration resistance by improving the adhesion with the insulating protective layer.

上記のような本発明の半導体装置用テープキャリアの製造方法によれば、配線パターン同士の隣り合う配線間スペースの最小値が１５μｍ以下と極めて狭隘である場合に、従来の技術では極めて困難であった、金属イオンや薬液等の残渣の除去および絶縁性保護層との密着性の向上を、確実に行うことができ、延いてはそれによって製造された半導体装置用テープキャリアの耐マイグレーション性を確保することが可能となる。 According to the method for manufacturing a tape carrier for a semiconductor device of the present invention as described above, when the minimum value of the space between adjacent wiring patterns is as narrow as 15 μm or less, it is extremely difficult with the conventional technique. In addition, the removal of residues such as metal ions and chemicals and the improvement of adhesion with the insulating protective layer can be reliably performed, and as a result, the migration resistance of the tape carrier for semiconductor devices manufactured thereby is ensured. It becomes possible to do.

以下、本実施の形態に係る半導体装置用テープキャリアおよびその製造方法について、図面を参照して説明する。
図１は、本実施の形態に係る半導体装置用テープキャリアの主要部の構成を示す図、図２は、その主要な製造工程の流れを示す図である。 Hereinafter, a tape carrier for a semiconductor device and a manufacturing method thereof according to the present embodiment will be described with reference to the drawings.
FIG. 1 is a diagram showing a configuration of a main part of a tape carrier for a semiconductor device according to the present embodiment, and FIG. 2 is a diagram showing a flow of the main manufacturing process.

この半導体装置用テープキャリアは、ポリイミド樹脂からなる絶縁性基板１と、その上にニッケルまたはニッケル−クロムスパッタ膜からなるシード層２を介して設けられた配線パターン３と、配線パターン３上に形成された錫めっき層４と、それら配線パターン３および錫めっき層４が形成された絶縁性基板１の表面上に、配線パターン３における接続用のリードの部分等（図示省略）を避けて（つまりリードの部分は半導体装置の接続電極等に対して接続可能とするべく露出させるようにして）形成された絶縁性保護層であるソルダーレジスト層５とから、その主要部が構成されている。
そして、絶縁性基板１における、配線パターン３（およびその上の錫めっき層４）が形成されておらずに露出している部分６（以下、露出部分６とも呼ぶ）のポリイミド樹脂の表面、換言すれば、主に隣り合う配線パターン３同士の間の配線間スペースの部分であるポリイミド樹脂の表面の露出部分６が、粗面化処理されており、この露出部分６の絶縁性基板１のポリイミド樹脂表面に対するソルダーレジスト層５の密着性（いわゆる食い付き性）が極めて良好なものとなっていると共に、この露出部分６における耐マイグレーション性が極めて良好なものとなっている。他方、錫めっき層４や配線パターン３のリードの表面は、錫の結晶変質や荒れた状態の発生などが回避されている。
配線パターン３は、いわゆるファインパターン対応として、最小の配線間スペースを１５μｍ以下に設定されている。 This tape carrier for a semiconductor device is formed on an insulating substrate 1 made of polyimide resin, a wiring pattern 3 provided thereon via a seed layer 2 made of a nickel or nickel-chrome sputtered film, and the wiring pattern 3. On the surface of the tin-plated layer 4 and the surface of the insulating substrate 1 on which the wiring pattern 3 and the tin-plated layer 4 are formed, avoid connecting lead portions (not shown) in the wiring pattern 3 (that is, not shown). The main part is composed of a solder resist layer 5 which is an insulating protective layer formed so that the lead portion is exposed so as to be connectable to a connection electrode or the like of the semiconductor device.
Then, the polyimide resin surface of the insulating substrate 1 where the wiring pattern 3 (and the tin plating layer 4 thereon) is exposed without being formed (hereinafter also referred to as the exposed portion 6), in other words, In this case, the exposed portion 6 on the surface of the polyimide resin, which is mainly the portion of the inter-wiring space between the adjacent wiring patterns 3, has been roughened, and the polyimide of the insulating substrate 1 in the exposed portion 6. The adhesion (so-called biting property) of the solder resist layer 5 to the resin surface is very good, and the migration resistance in the exposed portion 6 is very good. On the other hand, the surface of the lead of the tin plating layer 4 and the wiring pattern 3 is prevented from the occurrence of tin crystal alteration or rough state.
In the wiring pattern 3, the minimum inter-wiring space is set to 15 μm or less in correspondence with so-called fine patterns.

このような本実施の形態に係る半導体装置用テープキャリアは、次のようにして製造される。
まず、図２（ａ）に示したような、ポリイミド樹脂からなる絶縁性基板１上に、ニッケルまたはニッケル−クロムスパッタ膜からなるシード層２を介して金属材料層である銅めっき層７が、例えば無電解銅めっきにより設けられた、キャリアテープ素材８を用意する。
そして、図２（ｂ）に示したように、このキャリアテープ素材８の銅めっき層７上にフォトレジスト９を塗付した後、乾燥させる。引き続いて、図２（ｃ）に示したように、フォトマスクおよび露光装置（いずれも図示省略）を用いて所定のパターンの露光・現像を行って、レジストパターン１０を得る。
続いて、図２（ｄ）に示したように、レジストパターン１０をエッチングマスクとして用いて、エッチング法により銅めっき層７をパターニングし、最小の配線間スペースが１５μｍ以下に設定された所定の配線パターン３を形成する。配線パターン３を形成した後、その配線パターン３で覆われておらずに露出している部分のシード層２を除去する。その後、図２（ｅ）に示したように、レジストパターン１０を剥離する。 Such a tape carrier for a semiconductor device according to this embodiment is manufactured as follows.
First, a copper plating layer 7 which is a metal material layer is formed on an insulating substrate 1 made of polyimide resin as shown in FIG. 2A through a seed layer 2 made of nickel or a nickel-chrome sputtered film. For example, a carrier tape material 8 provided by electroless copper plating is prepared.
And as shown in FIG.2 (b), after apply | coating the photoresist 9 on the copper plating layer 7 of this carrier tape raw material 8, it is made to dry. Subsequently, as shown in FIG. 2C, a predetermined pattern is exposed and developed using a photomask and an exposure apparatus (both not shown) to obtain a resist pattern 10.
Subsequently, as shown in FIG. 2D, the copper plating layer 7 is patterned by an etching method using the resist pattern 10 as an etching mask, and a predetermined wiring whose minimum wiring space is set to 15 μm or less. Pattern 3 is formed. After the wiring pattern 3 is formed, the portion of the seed layer 2 that is exposed without being covered with the wiring pattern 3 is removed. Thereafter, as shown in FIG. 2E, the resist pattern 10 is peeled off.

続いて、図２（ｆ）に示したように、めっき前処理として脱脂・酸洗を行って、配線パターン３の表面を清浄化する。その後、図２（ｇ）に示したように、無電解めっき法により、例えば０．５μｍ程度の厚さの錫めっき層４を形成する。錫めっき層４の厚さは、高い自由度を以て、この半導体装置用テープキャリアに要求される配線幅および配線間スペースならびに耐久性や外部の電極等との接続性などの諸条件に適合するような設定とすることができる。何故なら、本実施の形態に係る製造方法によれば、後述するように、絶縁性基板１のポリイミド樹脂表面を粗面化する際に錫めっき層４の表面が荒らされたり厚さが削減されたりする虞がないので、そのような煩雑さがさらに助長されてしまうようなファクタを考慮することなしに、より高い自由度を以て、種々の設定に対して最適な厚さに設定することが可能だからである。 Subsequently, as shown in FIG. 2F, degreasing and pickling are performed as plating pretreatment to clean the surface of the wiring pattern 3. Thereafter, as shown in FIG. 2G, a tin plating layer 4 having a thickness of, for example, about 0.5 μm is formed by an electroless plating method. The thickness of the tin plating layer 4 is adapted to various conditions such as wiring width and inter-wiring space required for the tape carrier for semiconductor devices, durability, connectivity with external electrodes, etc. with a high degree of freedom. Setting. This is because, according to the manufacturing method according to the present embodiment, the surface of the tin plating layer 4 is roughened or the thickness is reduced when the polyimide resin surface of the insulating substrate 1 is roughened, as will be described later. It is possible to set the optimum thickness for various settings with a higher degree of freedom without considering factors that would further facilitate such complications. That's why.

続いて、図２（ｈ）に示したように、濃度０．１〜３Ｗ／Ｖ％のリン酸三ナトリウム溶液中に、この錫めっき層４が形成された状態の半導体装置用テープキャリアを浸潤させ、液温（処理溶液の温度）２０〜５０℃、処理時間５〜３０秒のプロセス条件で、絶縁性基板１における露出部分６のポリイミド樹脂の表面に粗面化処理を施す。このとき、上記のプロセス条件に設定することにより、絶縁性基板１における露出部分６のポリイミド樹脂の表面に対しては、必要十分な粗面化処理を施して、この露出部分６に残存していた錫、銅、ニッケル、クロムあるいはさらにそれらの化合物の金属イオンや、製造プロセスで用いられて残存していた薬液等を、確実に除去することができると共に、ソルダーレジスト５に対する密着性を確実に高めることができる。しかも他方、錫めっき層４の表面に対しては、荒れや結晶変質が発生することを回避することができる。 Subsequently, as shown in FIG. 2 (h), the tape carrier for a semiconductor device in which the tin plating layer 4 is formed is infiltrated into a trisodium phosphate solution having a concentration of 0.1 to 3 W / V%. Then, the surface of the polyimide resin of the exposed portion 6 in the insulating substrate 1 is roughened under the process conditions of a liquid temperature (temperature of the treatment solution) of 20 to 50 ° C. and a treatment time of 5 to 30 seconds. At this time, by setting the above process conditions, the surface of the polyimide resin of the exposed portion 6 in the insulating substrate 1 is subjected to a necessary and sufficient roughening treatment and remains on the exposed portion 6. It is possible to reliably remove metal ions of tin, copper, nickel, chromium or their compounds, chemicals remaining in the manufacturing process, etc., and to ensure adhesion to the solder resist 5 Can be increased. On the other hand, it is possible to avoid the occurrence of roughness or crystal alteration on the surface of the tin plating layer 4.

その後、ソルダーレジスト層５を、例えば印刷法により形成する。より具体的には、配線パターン３および錫めっき層４が形成された絶縁性基板１の表面上に、その配線パターン３における外部接続用のリードの部分等は露出させ、その他の電気的絶縁性および熱的絶縁性ならびに機械的耐久性等の確保が必要とされる部分を十分に覆うことができるようにソルダーレジスト層５を設ける。
このようにして、図１に示したような本実施の形態に係る半導体装置用テープキャリアの主要部が完成する。 Thereafter, the solder resist layer 5 is formed by, for example, a printing method. More specifically, on the surface of the insulating substrate 1 on which the wiring pattern 3 and the tin plating layer 4 are formed, the lead portion for external connection in the wiring pattern 3 is exposed, and other electrical insulation properties are obtained. In addition, the solder resist layer 5 is provided so as to sufficiently cover a portion where it is necessary to ensure thermal insulation and mechanical durability.
In this way, the main part of the tape carrier for a semiconductor device according to the present embodiment as shown in FIG. 1 is completed.

上記のように濃度０．１〜３Ｗ／Ｖ％のリン酸三ナトリウム溶液を用いて、プロセス条件を処理溶液の温度２０〜５０℃、処理時間５〜３０秒に設定して粗面化処理を施すことにより、その粗面化の際に、絶縁性基板１における露出部分６のポリイミド樹脂の最表面が微量に除去される。このとき、露出部分６のポリイミド樹脂の最表面上に残存していた各種の金属イオンや薬液等も除去される。これにより、従来は特に１５μｍ以下のような微細な（狭隘な）配線間スペースに残存していて除去することが極めて困難であった各種の金属イオンや薬液の残渣等に起因して発生する虞のあった耐マイグレーション性の低下の問題を、解消することができる。
また、それと共に、粗面化された絶縁性基板１の露出部分６の表面は、ソルダーレジスト層５に対する密着性が良好なものとなるため、それら両者の間に隙間が生じることを防ぐことができる。これにより、絶縁性基板１とソルダーレジスト層５との間に水分等が浸透することを防ぐことが可能となり、延いては配線パターン３からの銅イオン溶出や析出が抑制ないしは解消されて、配線パターン３同士の間での絶縁性を長期間に亘って保つことができる。その結果、耐マイグレーション性の低下の問題を解消して、長期信頼性に優れた半導体装置用テープキャリアを実現することが可能となる。 Using a trisodium phosphate solution having a concentration of 0.1 to 3 W / V% as described above, the process conditions are set to a treatment solution temperature of 20 to 50 ° C., and a treatment time of 5 to 30 seconds. By applying, the outermost surface of the polyimide resin of the exposed portion 6 in the insulating substrate 1 is removed in a minute amount during the roughening. At this time, various metal ions and chemicals remaining on the outermost surface of the polyimide resin in the exposed portion 6 are also removed. As a result, it may occur due to various metal ions, chemical residues, etc. that have been extremely difficult to remove because they remain in a fine (narrow) inter-wiring space of 15 μm or less. The problem of deterioration in migration resistance can be solved.
At the same time, since the surface of the exposed portion 6 of the roughened insulating substrate 1 has good adhesion to the solder resist layer 5, it is possible to prevent a gap from being formed between them. it can. As a result, it is possible to prevent moisture and the like from permeating between the insulating substrate 1 and the solder resist layer 5, and as a result, elution and precipitation of copper ions from the wiring pattern 3 are suppressed or eliminated, and the wiring The insulation between the patterns 3 can be maintained over a long period of time. As a result, it is possible to solve the problem of deterioration in migration resistance and to realize a semiconductor device tape carrier having excellent long-term reliability.

ここで、上記のような濃度よりも低い濃度のリン酸三ナトリウム溶液を用いた場合には、確実な粗面化を達成することが困難になる傾向がある。逆に、上記のような濃度よりも高い濃度のリン酸三ナトリウム溶液を用いると共に、上記のプロセス条件よりも高い温度および長い処理時間の設定を用いると、錫めっき層４の表面が荒れたり結晶変質を生じたりする虞が高くなる傾向にある。従って、リン酸三ナトリウム溶液の濃度は上記のように０．１〜３Ｗ／Ｖ％とし、かつプロセス条件は上記のように処理溶液の温度２０〜５０℃、処理時間５〜３０秒とすることが望ましいのである。 Here, when a trisodium phosphate solution having a concentration lower than the above concentration is used, it is difficult to achieve reliable roughening. On the contrary, when a trisodium phosphate solution having a concentration higher than the above concentration is used and a temperature and a long treatment time set higher than the above process conditions are used, the surface of the tin plating layer 4 becomes rough or crystallized. There is a tendency to increase the risk of alteration. Therefore, the concentration of the trisodium phosphate solution is 0.1 to 3 W / V% as described above, and the process conditions are 20 to 50 ° C. and the treatment time is 5 to 30 seconds as described above. Is desirable.

以上説明したように、本実施の形態に係る半導体装置用テープキャリアおよびその製造方法によれば、濃度０．１〜３Ｗ／Ｖ％のリン酸三ナトリウム溶液を用いて、処理溶液の温度２０〜５０℃、処理時間５〜３０秒という低温・短時間のプロセス条件で粗面化処理プロセスを行うことにより、錫めっき層４の表面を荒らしたり結晶変質を生じたりすることなく、絶縁性基板１における露出部分６のポリイミド樹脂の表面を確実に粗面化することができ、その結果、錫めっき層４や配線パターン３のリード等の信頼性や耐久性を損なうことなく、ソルダーレジスト層５を形成した後の（そしてさらには完成した後の製品としての）、特に１５μｍ以下の配線間スペースを有するようなファインパターン対応の半導体装置用テープキャリアにおける耐マイグレーション性を確保することが可能となる。
また、粗面化処理工程の処理時間が５〜３０秒と短時間で済むので、その粗面化処理工程を付加することに起因したスループットの低下の虞が極めて小さいという利点もある。 As described above, according to the tape carrier for a semiconductor device and the manufacturing method thereof according to the present embodiment, the temperature of the treatment solution is 20 to 30 using a trisodium phosphate solution having a concentration of 0.1 to 3 W / V%. By performing the surface roughening process under low temperature and short time process conditions of 50 ° C. and a processing time of 5 to 30 seconds, the surface of the tin plating layer 4 is not roughened and the insulating substrate 1 is not deteriorated. The surface of the polyimide resin of the exposed portion 6 can be surely roughened, and as a result, the solder resist layer 5 can be formed without impairing the reliability and durability of the lead of the tin plating layer 4 and the wiring pattern 3. In a tape carrier for a semiconductor device corresponding to a fine pattern having an inter-wiring space of 15 μm or less after being formed (and further as a finished product). It is possible to ensure the migration resistance that.
In addition, since the processing time of the roughening process is as short as 5 to 30 seconds, there is an advantage that there is very little possibility of a decrease in throughput due to the addition of the roughening process.

上記の実施の形態で説明したような半導体装置用テープキャリアを試験的に作製し、信頼性試験を実施して、耐マイグレーション性を主体とする長期信頼性について確認した。また、比較例として、従来の製造方法によって従来の構成の半導体装置用テープキャリアを作製し、本実施例の半導体装置用テープキャリアの場合と同等の信頼性試験を行って、両者の結果を比較・検討した。
図３は、本実施例に係る半導体装置用テープキャリアと比較例に係る半導体装置用テープキャリアとの、信頼性試験の結果を纏めて示す図、図４は、比較例に係る半導体装置用テープキャリアの主要部の構成を示す図、図５は、比較例に係る半導体装置用テープキャリアの主要な製造工程を示す図である。 A tape carrier for a semiconductor device as described in the above embodiment was manufactured on a trial basis and a reliability test was performed to confirm long-term reliability mainly including migration resistance. In addition, as a comparative example, a tape carrier for a semiconductor device having a conventional configuration is manufactured by a conventional manufacturing method, and a reliability test equivalent to the case of the tape carrier for a semiconductor device of this example is performed, and the results of both are compared. ·investigated.
FIG. 3 is a diagram collectively showing the results of reliability tests of the semiconductor device tape carrier according to this example and the semiconductor device tape carrier according to the comparative example, and FIG. 4 is a semiconductor device tape according to the comparative example. The figure which shows the structure of the principal part of a carrier, FIG. 5 is a figure which shows the main manufacturing processes of the tape carrier for semiconductor devices which concerns on a comparative example.

本実施例に係る半導体装置用テープキャリアについては、まず、ポリイミド樹脂からなる絶縁性基板１上にニッケル−クロムスパッタ膜からなるシード層２を介して電解銅めっき法により設けられた銅めっき層７をフォトエッチング法によりパターニングして、配線間スペースが１５μｍ以下に設定された所定のファインパターン対応の配線パターン３を形成した。その形状は、より具体的には、信頼性試験用に好適なパターンとして櫛歯状のリードを形成してなるパターンとした。 For the tape carrier for a semiconductor device according to this example, first, a copper plating layer 7 provided by an electrolytic copper plating method on an insulating substrate 1 made of polyimide resin through a seed layer 2 made of a nickel-chromium sputtered film. Was patterned by a photo-etching method to form a wiring pattern 3 corresponding to a predetermined fine pattern in which the space between the wirings was set to 15 μm or less. More specifically, the shape is a pattern formed by forming comb-like leads as a pattern suitable for a reliability test.

続いて、配線パターン３が形成されておらずに露出している部分のシード層２を、塩酸と５〜３０Ｗ／Ｖ％の硫酸、ニトロベンゼンスルホン酸ナトリウム５〜５０Ｗ／Ｖ％、ノニオン系界面活性剤の組成で建浴した溶液を用いて、液温５０℃、処理時間６０秒の設定で除去した。
続いて、めっき前処理として脱脂・酸洗を施した後、配線パターン３の表面に、無電解めっき法により、０．５〜０．６μｍの厚さの錫めっき層４を形成した。このときの無電解錫めっきプロセスは、石原薬品（社名）製の５８０Ｍ（製品名）を用いて、液温６５℃、処理時間３分４０秒の設定で行った。 Subsequently, the exposed portion of the seed layer 2 where the wiring pattern 3 is not formed is formed using hydrochloric acid, 5 to 30 W / V% sulfuric acid, sodium nitrobenzenesulfonate 5 to 50 W / V%, nonionic surface activity. Using the solution that was erected with the composition of the agent, the solution was removed at a liquid temperature of 50 ° C. and a treatment time of 60 seconds.
Subsequently, after degreasing and pickling as a pretreatment for plating, a tin plating layer 4 having a thickness of 0.5 to 0.6 μm was formed on the surface of the wiring pattern 3 by an electroless plating method. The electroless tin plating process at this time was performed by using 580M (product name) manufactured by Ishihara Yakuhin Co., Ltd. (product name) at a liquid temperature of 65 ° C. and a processing time of 3 minutes and 40 seconds.

そして、錫めっき層４の形成後、リン酸三ナトリウム溶液を添加した洗浄槽内に製造途中の半導体装置用テープキャリアを浸潤させ、液温２０〜５０℃、処理時間５〜３０秒のプロセス条件で、絶縁性基板１の露出部分６のポリイミド樹脂表面に対する粗面化処理を行った。このときのリン酸三ナトリウム溶液の濃度は、図３に示したように、０．０５Ｗ／Ｖ％（Ｎｏ．１）、０．１Ｗ／Ｖ％（Ｎｏ．２）、１Ｗ／Ｖ％（Ｎｏ．３）、３Ｗ／Ｖ％（Ｎｏ．４）の４通りとした。
その後、ソルダーレジスト層５を、配線パターン３における外部接続用のリードの部分等を除く配線パターン３の表面の錫めっき層４上を含む絶縁性基板１のほぼ全面に亘って、ソルダーレジスト層５を一般的な印刷法により設けた。 And after formation of the tin plating layer 4, the tape carrier for semiconductor devices in the middle of manufacture is infiltrated into the washing tank to which the trisodium phosphate solution is added, and the process conditions are a liquid temperature of 20 to 50 ° C. and a processing time of 5 to 30 seconds. Then, a roughening treatment was performed on the polyimide resin surface of the exposed portion 6 of the insulating substrate 1. The concentration of the trisodium phosphate solution at this time was 0.05 W / V% (No. 1), 0.1 W / V% (No.2), 1 W / V% (No .3) 4 types of 3 W / V% (No. 4) were used.
Thereafter, the solder resist layer 5 is applied over almost the entire surface of the insulating substrate 1 including the tin plating layer 4 on the surface of the wiring pattern 3 excluding the lead portion for external connection in the wiring pattern 3. Was provided by a general printing method.

他方、比較例に係る半導体装置用テープキャリアについては、リン酸三ナトリウム溶液を用いた粗面化処理は全く行わないようにした。すなわち、比較例に係る半導体装置用テープキャリアは、まず、配線パターン３の形成までは上記の本実施例に係る製造方法と同様の工程（すなわち図２の（ａ）〜（ｄ）に示した工程と同様の工程）により製造した。そして、図５（ａ）に示したように、配線パターン３上のレジストパターン１０を剥離除去した後、図５（ｂ）に示したように、錫めっき層４を被着形成し、その後、粗面化処理を行うことなく、そのままソルダーレジスト層５を本実施例と同様の一般的な印刷法により形成して、図４に示したような主要部を完成させた。 On the other hand, the surface roughening treatment using a trisodium phosphate solution was not performed at all for the tape carrier for a semiconductor device according to the comparative example. That is, the tape carrier for a semiconductor device according to the comparative example is first shown in the same steps as the manufacturing method according to the above-described embodiment (that is, (a) to (d) in FIG. 2) until the wiring pattern 3 is formed. The same process as in the process). Then, as shown in FIG. 5A, the resist pattern 10 on the wiring pattern 3 is peeled and removed, and then the tin plating layer 4 is deposited as shown in FIG. The solder resist layer 5 was formed as it was by the same general printing method as in the present example without performing the roughening process, and the main part as shown in FIG. 4 was completed.

このようにして作製した本実施例に係る４つの半導体装置用テープキャリアおよび比較例に係る１つの半導体装置用テープキャリアのそれぞれについて、試験チャンバ内雰囲気の温度を８５℃、湿度を８５％とし、負荷電圧を６０Ｖに設定して、ＴＨＢ（Temperature Humidity Bias）信頼性試験を行った。
その結果、図４に纏めて示したように、リン酸三ナトリウム溶液の濃度を０．１Ｗ／Ｖ％〜３Ｗ／Ｖ％（Ｎｏ．２、Ｎｏ．３、Ｎｏ．４）としたものについては、いずれも、絶縁抵抗１ＭΩ以上となり、良好な耐マイグレーション性が確保されていることが確認された。また、錫めっき層４の表面に荒れや結晶変質等の発生は全く見受けられなかった。但し、リン酸三ナトリウム溶液の濃度を０．０５Ｗ／Ｖ％としたＮｏ．１の半導体装置用テープキャリアについては、一部に若干の絶縁性劣化が発生することが確認された。 With respect to each of the four semiconductor device tape carriers according to this example and the one semiconductor device tape carrier according to the comparative example thus manufactured, the temperature in the test chamber atmosphere was 85 ° C. and the humidity was 85%. The load voltage was set to 60V, and a THB (Temperature Humidity Bias) reliability test was performed.
As a result, as summarized in FIG. 4, the concentration of the trisodium phosphate solution was set to 0.1 W / V% to 3 W / V% (No. 2, No. 3, No. 4). In either case, the insulation resistance was 1 MΩ or more, and it was confirmed that good migration resistance was ensured. Moreover, the generation | occurrence | production of the roughness, the crystal alteration, etc. was not seen at all on the surface of the tin plating layer 4. However, No. 3 in which the concentration of the trisodium phosphate solution was 0.05 W / V%. Regarding the semiconductor device tape carrier No. 1, it was confirmed that some insulating deterioration occurred.

他方、粗面化を全く行わなかった、比較例に係る半導体装置用テープキャリアでは、絶縁性基板１のポリイミド樹脂表面に残存している金属イオンや薬液や銅めっき層等の残渣２０およびそれらに因って発生したソルダーレジスト層５の剥れや隙間２２等に起因して、短絡および絶縁抵抗が１ＭΩ未満であるような絶縁性の劣化が発生し、本実施例に係る半導体装置用テープキャリアと比較して、耐マイグレーション性が明らかに低くなることが確認された。
また、具体的な実験結果の説明および図示は省略するが、粗面化処理に３Ｗ／Ｖ％以上の濃度のリン酸三ナトリウム溶液を用いた場合には、錫めっき層４の表面に荒れや結晶変質等が発生する虞が高くなることが確認されている。 On the other hand, in the tape carrier for a semiconductor device according to the comparative example that was not roughened at all, the residue 20 such as metal ions, chemicals, or copper plating layer remaining on the polyimide resin surface of the insulating substrate 1 and the remaining parts 20 As a result, due to the peeling of the solder resist layer 5 and the gaps 22 and the like, a short circuit and insulation deterioration such that the insulation resistance is less than 1 MΩ occur, and the tape carrier for a semiconductor device according to this embodiment It was confirmed that the migration resistance is clearly lower than that.
In addition, although explanation and illustration of specific experimental results are omitted, when a trisodium phosphate solution having a concentration of 3 W / V% or more is used for the roughening treatment, the surface of the tin plating layer 4 may be roughened. It has been confirmed that there is an increased risk of crystal alteration and the like.

上記のような信頼性試験および実験の結果から、本実施例に係る半導体装置用テープキャリアおよびその製造方法によれば、錫めっき層４の耐久性や信頼性の低下を引き起こすことなく、絶縁性基板１のポリイミド樹脂表面における金属イオンや薬液等の残渣を確実に除去すると共にソルダーレジスト層５との密着性をさらに確実なものにして、ソルダーレジスト層５形成後の完成した（製品としての）半導体装置用テープキャリアとしての耐マイグレーション性を確保することが可能となることが確認された。
また、リン酸三ナトリウム溶液の濃度を０．１〜３Ｗ／Ｖ％とすることが望ましいことが確認された。 From the results of the reliability test and experiment as described above, according to the tape carrier for a semiconductor device and the method for manufacturing the same according to the present example, the insulating property is maintained without causing deterioration of the durability and reliability of the tin plating layer 4. Completely after forming the solder resist layer 5 by reliably removing residues such as metal ions and chemicals on the surface of the polyimide resin of the substrate 1 and further ensuring adhesion with the solder resist layer 5 It was confirmed that it was possible to ensure migration resistance as a tape carrier for semiconductor devices.
It was also confirmed that the concentration of the trisodium phosphate solution is preferably 0.1 to 3 W / V%.

なお、錫めっき層４の形成に伴う錫結晶の針状析出や異常析出については、その錫めっき層４を形成する際の無電解めっき液自体の組成を最適化することなどにより、回避することが可能である。
また、上記ではソルダーレジスト層５を絶縁性保護層として用いる場合について説明したが、絶縁性保護層としては、これ以外にも、例えばエポキシ樹脂からなるパッシベーション層を用いることなども可能であることは勿論である。
また、粗面化処理で用いる溶液（薬液）としては、上記のリン酸三ナトリウム溶液のみには限定されないことは言うまでもない。その他にも、例えばＫＯＨ（水酸化カリウム）溶液やＮａＯＨ（水酸化ナトリウム）溶液などのようにＰＨが９〜１１程度の弱アルカリ系の薬液で、上記のリン酸三ナトリウム溶液と同様に錫めっき層４の耐久性や信頼性の低下を引き起こすことなく絶縁性基板１のポリイミド樹脂表面における金属イオンや薬液等の残渣を確実に除去すると共にソルダーレジスト層５との密着性をさらに確実なものとすることができるような化学的粗面化処理性能を有するものを、好適に用いることが可能である。
その他、本発明の主旨を逸脱しない範囲内で種々の技術を併せ用いるなどして、製品としての半導体装置用テープキャリアの信頼性や耐久性のさらなる向上を達成することも可能であることは言うまでもない。 In addition, needle-like or abnormal precipitation of tin crystals accompanying the formation of the tin plating layer 4 should be avoided by optimizing the composition of the electroless plating solution itself when forming the tin plating layer 4. Is possible.
In addition, the case where the solder resist layer 5 is used as an insulating protective layer has been described above, but it is also possible to use a passivation layer made of, for example, an epoxy resin as the insulating protective layer. Of course.
Needless to say, the solution (chemical solution) used in the roughening treatment is not limited to the above-mentioned trisodium phosphate solution. In addition, it is a weak alkaline chemical solution having a pH of about 9 to 11, such as KOH (potassium hydroxide) solution or NaOH (sodium hydroxide) solution, and tin-plated in the same manner as the above-mentioned trisodium phosphate solution. It is possible to surely remove residues such as metal ions and chemicals on the surface of the polyimide resin of the insulating substrate 1 without causing deterioration of durability and reliability of the layer 4 and further ensure adhesion with the solder resist layer 5. It is possible to suitably use those having a chemical roughening treatment performance that can be performed.
In addition, it is needless to say that the reliability and durability of the semiconductor device tape carrier as a product can be further improved by using various techniques within the scope not departing from the gist of the present invention. Yes.

本実施の形態に係る半導体装置用テープキャリアの主要部の構成を示す図である。It is a figure which shows the structure of the principal part of the tape carrier for semiconductor devices which concerns on this Embodiment. 本実施の形態に係る半導体装置用テープキャリアの製造工程の主要な流れを示す図である。It is a figure which shows the main flows of the manufacturing process of the tape carrier for semiconductor devices which concerns on this Embodiment. 本実施例に係る半導体装置用テープキャリアと比較例に係る半導体装置用テープキャリアとの、信頼性試験結果を纏めて示す図である。It is a figure which shows collectively the reliability test result of the tape carrier for semiconductor devices which concerns on a present Example, and the tape carrier for semiconductor devices which concerns on a comparative example. 比較例に係る半導体装置用テープキャリアの主要部の構成を示す図である。It is a figure which shows the structure of the principal part of the tape carrier for semiconductor devices which concerns on a comparative example. 比較例に係る半導体装置用テープキャリアの主要な製造工程を示す図である。It is a figure which shows the main manufacturing processes of the tape carrier for semiconductor devices which concerns on a comparative example.

１絶縁性基板
２シード層
３配線パターン
４錫めっき層
５ソルダーレジスト層
６露出部分（粗面化処理が施される部分）
７銅めっき層
８キャリアテープ素材
９フォトレジスト
１０レジストパターン
DESCRIPTION OF SYMBOLS 1 Insulating board | substrate 2 Seed layer 3 Wiring pattern 4 Tin plating layer 5 Solder resist layer 6 Exposed part (part to which roughening process is performed)
7 Copper plating layer 8 Carrier tape material 9 Photoresist 10 Resist pattern

Claims

Forming a wiring pattern provided on the insulating substrate made of polyimide resin via a seed layer made of nickel or a nickel-chromium sputtered film on the insulating substrate; and forming a tin plating layer on the wiring pattern. A method of manufacturing a tape carrier for a semiconductor device, comprising: a step of forming; and a step of forming an insulating protective layer on the insulating substrate on which the wiring pattern and the tin plating layer are formed,
After forming the wiring pattern and the tin-plated layer, the polyimide resin surface of the portion where the wiring pattern and the tin-plated layer in the insulating substrate is exposed to not formed, trisodium phosphate solution a step of roughening treatment is performed by using look-containing,
In the roughening treatment, the concentration of the trisodium phosphate solution is 0.1 to 3 W / V%, the temperature of the treatment solution is 20 to 50C, and the treatment time is 5 to 30 seconds. A manufacturing method of a tape carrier for a semiconductor device.

In the manufacturing method of the tape carrier for semiconductor devices according to claim 1 ,
A manufacturing method of a tape carrier for a semiconductor device, wherein a minimum value of a space between adjacent wiring patterns is 15 μm or less.