JP5008632B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP5008632B2 JP5008632B2 JP2008266276A JP2008266276A JP5008632B2 JP 5008632 B2 JP5008632 B2 JP 5008632B2 JP 2008266276 A JP2008266276 A JP 2008266276A JP 2008266276 A JP2008266276 A JP 2008266276A JP 5008632 B2 JP5008632 B2 JP 5008632B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- switching
- mosfet
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、電子機器の内部に設置されるスイッチング電源装置に関するものである。 The present invention relates to a switching power supply device installed inside an electronic device.
近年、スイッチング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、より小型で高効率なものが強く求められている。スイッチング電源装置の入力としては、商用電源を整流平滑して直流電圧を出力する回路や、電池が用いられている。特に、電池を入力として用いた場合、電池には電圧変動範囲が有って、その電圧変動範囲を有する入力直流電源から入力電圧より高い直流安定化電圧を負荷に安定して供給することが要求される。 In recent years, switching power supplies have been strongly demanded to be smaller and more efficient with the reduction in price, size, performance and energy saving of electronic devices. As an input of the switching power supply device, a circuit that rectifies and smoothes a commercial power supply and outputs a DC voltage, or a battery is used. In particular, when a battery is used as an input, the battery has a voltage fluctuation range, and it is required to stably supply a DC stabilizing voltage higher than the input voltage to the load from an input DC power supply having the voltage fluctuation range. Is done.
従来のスイッチング電源装置については、例えば、特開2004−147436号公報(以下、特許文献1という。)に開示されるような回路構成がとられている。特許文献1には、一対の直流端子1a、1b間に、第1のインダクタL1とトランスTの一次巻線N1の第1部分N1aとを介して第1のスイッチQ1を接続し、第1のインダクタL1と一次巻線N1の第2部分N1bとを介して第2のスイッチQ2を接続する。更に、トランスTの二次巻線N2に全波全整流回路2を接続すると共に、この全波全整流回路2の出力端子間に平滑コンデンサCと、平滑コンデンサCに並列に逆流阻止用ダイオードD5を介して、第1のインダクタL1に電磁結合される第2のインダクタL2を接続したDC−DCコンバータが開示されている。なお、上記説明における符号は、特許文献1で使用されている符号を用いている。 A conventional switching power supply device has a circuit configuration as disclosed in, for example, Japanese Patent Application Laid-Open No. 2004-147436 (hereinafter referred to as Patent Document 1). In Patent Document 1, a first switch Q1 is connected between a pair of DC terminals 1a and 1b via a first inductor L1 and a first portion N1a of a primary winding N1 of a transformer T. The second switch Q2 is connected via the inductor L1 and the second portion N1b of the primary winding N1. Further, the full-wave full rectifier circuit 2 is connected to the secondary winding N2 of the transformer T, and a smoothing capacitor C is connected between the output terminals of the full-wave full rectifier circuit 2, and a backflow prevention diode D5 is connected in parallel to the smoothing capacitor C. A DC-DC converter in which a second inductor L2 that is electromagnetically coupled to the first inductor L1 is connected is disclosed. In addition, the code | symbol used in the patent document 1 is used for the code | symbol in the said description.
上記特許文献1に開示された回路構成をとることにより、第1のスイッチQ1および第2のスイッチQ2がオフする際に、第1のインダクタL1および第2のインダクタL2やトランスTの漏れインダクタンスの影響により、スパイク状の過大なサージ電圧が第1のスイッチQ1および第2のスイッチQ2のドレイン・ソース間に発生する。つまり、第1のスイッチQ1および第2のスイッチQ2への素子ストレスが大きく、それぞれのスイッチQ1、Q2は、上記サージ電圧に耐えうる耐電圧を有するものを必要とするため、スイッチQ1、Q2の耐電圧を高めることになる。この耐電圧を高めることにより、スイッチQ1、Q2の導通抵抗が大きくなって導通損失が増大すると共に、過大なサージ電圧によりスイッチング損失が増大し、効率を高めることができない課題があった。 By adopting the circuit configuration disclosed in Patent Document 1, when the first switch Q1 and the second switch Q2 are turned off, the leakage inductances of the first inductor L1, the second inductor L2, and the transformer T are reduced. Due to the influence, a spike-like excessive surge voltage is generated between the drain and source of the first switch Q1 and the second switch Q2. That is, the element stress on the first switch Q1 and the second switch Q2 is large, and the switches Q1 and Q2 need to have a withstand voltage that can withstand the surge voltage. This will increase the withstand voltage. Increasing this withstand voltage increases the conduction resistance of the switches Q1 and Q2 and increases the conduction loss, and the switching loss increases due to an excessive surge voltage, and there is a problem that the efficiency cannot be increased.
この発明は上記の課題を解決するためになされたものであり、スイッチのターンオフ時に発生する過大なサージ電圧を除去することができるスイッチング電源装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a switching power supply device capable of removing an excessive surge voltage generated when a switch is turned off.
上記課題を解決するために、この発明に係るスイッチング電源装置は、第1巻線および第2巻線を有するチョークコイルと、上記チョークコイルの第1巻線に直列に接続され第1巻線および第2巻線を有するトランスと、上記トランスの第1巻線に直列に接続される第1のスイッチング手段および上記トランスの第2巻線に直列に接続される第2のスイッチング手段を有し、入力される直流電圧をオンオフして上記チョークコイルおよび上記トランスに電圧を印加するスイッチング回路と、上記トランスと上記第1のスイッチング手段との接続点に接続される第1の整流手段および上記トランスと上記第2のスイッチング手段との接続点に接続される第2の整流手段を有し、上記第1のスイッチング手段または上記第2のスイッチング手段の一方がオン状態でかつ他方がオフ状態の時に、上記チョークコイルおよび上記トランスを介して出力される電圧を整流する整流回路と、上記チョークコイルの第2巻線に直列に接続され、上記第1のスイッチング手段および上記第2のスイッチング手段が共にオフ状態の時に、上記チョークコイルを介して出力へ供給される電圧を整流する第3の整流手段と、上記第1の整流手段、上記第2の整流手段、および上記第3の整流手段により整流された電圧を平滑する平滑手段と、上記平滑手段の出力電圧を所定値に維持するように上記第1のスイッチング手段および上記第2のスイッチング手段をオンオフ制御する制御回路と、を備えたものである。 In order to solve the above problems, a switching power supply according to the present invention includes a choke coil having a first winding and a second winding, a first winding connected in series to the first winding of the choke coil, A transformer having a second winding; first switching means connected in series to the first winding of the transformer; and second switching means connected in series to the second winding of the transformer; A switching circuit for applying a voltage to the choke coil and the transformer by turning on and off the input DC voltage, a first rectifier means and a transformer connected to a connection point between the transformer and the first switching means; A second rectifying means connected to a connection point with the second switching means, the first switching means or the second switching means; A rectifier circuit for rectifying a voltage output via the choke coil and the transformer and a second winding of the choke coil when the one is on and the other is off; The third rectifying means for rectifying the voltage supplied to the output through the choke coil, the first rectifying means, and the second rectifying means when both the switching means and the second switching means are in an OFF state. Rectifying means, smoothing means for smoothing the voltage rectified by the third rectifying means, and the first switching means and the second switching means so as to maintain the output voltage of the smoothing means at a predetermined value. And a control circuit for on / off control.
この発明に係るスイッチング電源装置によれば、スイッチング素子のターンオフ時に発生する過大なサージ電圧を除去することができるスイッチング電源装置が得られる。 According to the switching power supply according to the present invention, a switching power supply capable of removing an excessive surge voltage generated when the switching element is turned off can be obtained.
以下、添付の図面を参照して、この発明に係るスイッチング電源装置について好適な実施の形態を説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。 Preferred embodiments of a switching power supply device according to the present invention will be described below with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments.
実施の形態1.
まず、この発明の実施の形態1に係るスイッチング電源装置の回路構成について、図1に基づいて説明する。
図1に示すように、入力直流電源1は、直流電圧をスイッチング電源装置100に供給するために、スイッチング電源装置100の直流入力端子2aおよび2bに接続されている。チョークコイル3の第1巻線3aの一方の端子は、第2巻線3bの一方の端子に接続されており、チョークコイル3の第1巻線3aの他方の端子は、トランス4の第1巻線4aの一方の端子および第2巻線4bの一方の端子に接続されている。なお、符号3cはチョークコイル3のコアを示しており、符号4cはトランス4のコアを示している。
Embodiment 1 FIG.
First, the circuit configuration of the switching power supply according to Embodiment 1 of the present invention will be described with reference to FIG.
As shown in FIG. 1, the input DC power supply 1 is connected to
トランス4の第1巻線4aの他方の端子は、第1のスイッチング手段である第1のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)5aのドレイン端子および第1の整流手段である第1の整流ダイオード6aのアノード端子に接続されている。また、トランス4の第2巻線4bの他方の端子は、第2のスイッチング手段である第2のMOSFET5bのドレイン端子および第2の整流手段である第2の整流ダイオード6bのアノード端子に接続されている。第1のMOSFET5aおよび第2のMOSFET5bは、入力される直流電圧をオンオフしてチョークコイル3およびトランス4に電圧を印加するスイッチング回路である。第1の整流ダイオード6aおよび第2の整流ダイオード6bは、第1のMOSFET5aまたは第2のMOSFET5bの一方がオン状態でかつ他方がオフ状態の時に、チョークコイル3およびトランス4を介して出力される電圧を整流する整流回路である。
The other terminal of the
チョークコイル3の第2巻線3bの他方の端子は、第3の整流手段である第3の整流ダイオード6cのアノード端子に接続されている。第1の整流ダイオード6a、第2の整流ダイオード6b、および第3の整流ダイオード6cのカソード端子は共に接続されており、その接続点は平滑手段である出力平滑コンデンサ7の一方の端子およびスイッチング電源装置100の出力端子8aに接続されている。
The other terminal of the second winding 3b of the choke coil 3 is connected to an anode terminal of a
直流入力端子2bと第1のMOSFET5aのソース端子および第2のMOSFET5bのソース端子は共に接続されており、その接続点は出力平滑コンデンサ7の他方の端子およびスイッチング電源装置100の出力端子8bに接続されている。出力端子8aおよび8bは負荷9に接続されている。なお、第1のMOSFET5aおよび第2のMOSFET5bは、制御回路10によりオンオフ制御される。
The
実施の形態1に係るスイッチング電源装置100は上記のように構成されており、次に、その動作について図1および図2を用いて説明する。
ここで、図2は、スイッチング電源装置100における各端子の電圧波形の経時的な変化を模式的に示す波形図であり、(a)は第1のMOSFET5aのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、(b)は第2のMOSFET5bのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、(c)は第1の整流ダイオード6a、第2の整流ダイオード6b、および第3の整流ダイオード6cの合流後の電流波形の経時的な変化を模式的に示す電流波形図を、(d)は入力電流波形の経時的な変化を模式的に示す電流波形図をそれぞれ示している。
The switching
Here, FIG. 2 is a waveform diagram schematically showing a change over time in the voltage waveform of each terminal in the switching
入力直流電源1がスイッチング電源装置100の直流入力端子2aおよび2bに印加されると、制御回路10から出力平滑コンデンサ7の両端電圧である出力電圧を所定値に維持するように、第1のMOSFET5aおよび第2のMOSFET5bのゲート・ソース間に交互にオンオフする制御信号を発生する。ここで、第1のMOSFET5aおよび第2のMOSFET5bのオン時間は同一になるように、また、第1のMOSFET5aおよび第2のMOSFET5bは必ず共にオフになる期間を有するように制御されている。
When the input DC power supply 1 is applied to the
スイッチング電源装置100の動作状態としては大きく2つに分けられ、第1の動作状態は、第1のMOSFET5aがオンで第2のMOSFET5bがオフの状態である。第1のMOSFET5aがオフで第2のMOSFET5bがオンの状態も回路全体の動作としては同一である。また、第2の動作状態は、第1のMOSFET5aおよび第2のMOSFET5bが共にオフの状態である。
The operation state of the switching
第1の動作状態、即ち、第1のMOSFET5aがオンで第2のMOSFET5bがオフの動作状態においては、入力直流電源1、チョークコイル3の第1巻線3a、トランス4の第2巻線4b、第2の整流ダイオード6bを経由して出力に電流が供給される。この時、入力直流電源1、チョークコイル3の第1巻線3a、トランス4の第1巻線4a、第1のMOSFET5aを介して、チョークコイル3にエネルギーが蓄積される。また、第1整流ダイオード6aおよび第3の整流ダイオード6cは逆バイアスされている。
In the first operation state, that is, in the operation state in which the
また、第2の動作状態、即ち、第1のMOSFET5aおよび第2のMOSFET5bが共にオフの動作状態においては、上記第1の動作状態でチョークコイル3に蓄積されたエネルギーを放出することにより、入力直流電源1、チョークコイル3の第2巻線3b、第3の整流ダイオード6cを経由して出力に電流が供給される。
Further, in the second operation state, that is, in the operation state in which both the
上記説明のように、実施の形態1に係るスイッチング電源装置100によれば、第1のMOSFET5aがオンおよび第2のMOSFET5bがオフの状態の時、第2のMOSFET5bのドレイン・ソース間は、出力電圧に第2の整流ダイオード6bの順方向電圧降下分の電圧を加算したものでクランプされ、それ以上の電圧が印加されることがない。また、第1のMOSFET5aがオフおよび第2のMOSFET5bがオンの状態の時、第1のMOSFET5aのドレイン・ソース間は、出力電圧に第1の整流ダイオード6aの順方向電圧降下分の電圧を加算したものでクランプされ、それ以上の電圧が印加されることがない。つまり、第1のMOSFET5aおよび第2のMOSFET5bのドレイン・ソース間には出力電圧に第1の整流ダイオード6aまたは第2の整流ダイオード6bの順方向電圧降下分の電圧を加算した電圧以上は印加されることがない。従って、第1のMOSFET5aおよび第2のMOSFET5bとしては、サージ電圧が発生する場合のMOSFETの選定に対して大幅に耐電圧の低いMOSFETを選定することができ、その結果、MOSFETの導通抵抗が小さくなり導通損失を低減できる。
As described above, according to the switching
また、過大なサージ電圧を除去できるためスイッチング損失低減も実現でき、高効率なスイッチング電源装置を提供することができる。 Further, since excessive surge voltage can be removed, switching loss can be reduced, and a highly efficient switching power supply device can be provided.
更に、MOSFETに発生する過大なサージ電圧を除去できることにより、MOSFETにかかる素子ストレスが小さいため、低ノイズのスイッチング電源装置を提供できるという効果も得られる。 Further, since an excessive surge voltage generated in the MOSFET can be removed, an element stress applied to the MOSFET is small, so that an effect of providing a low-noise switching power supply device can be obtained.
なお、実施の形態1では、スイッチング素子としてMOSFETを用いて説明したが、バイポーラトランジスタ、または絶縁ゲート型バイポーラトランジスタ(IGBT=Insulated Gate Bipolar Transistor)、またはシリコンカーバイド(Sic)トランジスタ、あるいはシリコンカーバイドMOSFETを用いても同様の効果が得られる。また、実施の形態1の説明では、整流素子としてシリコンダイオードを用いて説明したが、シリコンカーバイドダイオードを用いても同様の効果が得られる。 Note that although a MOSFET is used as a switching element in Embodiment 1, a bipolar transistor, an insulated gate bipolar transistor (IGBT = Insulated Gate Bipolar Transistor), a silicon carbide (Sic) transistor, or a silicon carbide MOSFET is used. Even if it is used, the same effect can be obtained. In the description of the first embodiment, the silicon diode is used as the rectifying element. However, the same effect can be obtained by using the silicon carbide diode.
実施の形態2.
次に、この発明の実施の形態2に係るスイッチング電源装置について説明する。図3は、実施の形態2に係るスイッチング電源装置200の回路構成を示す図である。この図3から明らかなように、実施の形態2に係るスイッチング電源装置200は、実施の形態1で示したスイッチング電源装置100の構成と次の点が相違している。
Embodiment 2. FIG.
Next, a switching power supply device according to Embodiment 2 of the present invention will be described. FIG. 3 is a diagram illustrating a circuit configuration of the switching
即ち、実施の形態2に係るスイッチング電源装置200では、整流回路(第1〜第3の整流手段)が第3のMOSFET11a、第4のMOSFET11b、第5のMOSFET11cで構成されている。そして、第3のMOSFET11a、第4のMOSFET11b、第5のMOSFET11cは、第1のMOSFET5aおよび第2のMOSFET5bのオンオフのタイミングと同期をとるような同期整流回路で構成されている。なお、その他の構成については実施の形態1と同様であり、同一符号を付すことによって重複説明を省略する。
That is, in the switching
図4は、スイッチング電源装置200における各端子の電圧波形の経時的な変化を模式的に示す波形図であり、(a)は第1のMOSFET5aのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、(b)は第2のMOSFET5bのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を示している。また、(c)は第3のMOSFET11aのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、(d)は第4のMOSFET11bのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、(e)は第5のMOSFET11cのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を示している。更に、(f)は第3のMOSFET11a、第4のMOSFET11bおよび第5のMOSFET11cによる整流後の電流波形の経時的な変化を模式的に示す電流波形図を、(g)は入力電流波形の経時的な変化を模式的に示す電流波形図を示している。
FIG. 4 is a waveform diagram schematically showing a change over time in the voltage waveform at each terminal in the switching
この図4からも明らかなように、第1のMOSFET5aと第4のMOSFET11bが同じタイミングでオンオフ動作を行い、第2のMOSFET5bと第3のMOSFET11aが同じタイミングでオンオフ動作を行う。また、第1のMOSFET5aと第2のMOSFET5bが共にオフの時に、第5のMOSFET11cがオン動作を行う。
As apparent from FIG. 4, the
実施の形態2に係るスイッチング電源装置200は、上記のように構成されており、この構成においても、実施の形態1のスイッチング電源装置100と同様にMOSFETのターンオフ時に発生する過大なサージ電圧を除去できるという効果を得ることができる。
The switching
また、整流素子としてMOSFETによる同期整流回路で構成することにより、整流ダイオードで構成される実施の形態1のスイッチング電源装置に比べて損失を大幅に低減することができ、より高効率なスイッチング電源装置を提供することができる。 Further, by configuring the rectifying element with a synchronous rectifier circuit using a MOSFET, the loss can be greatly reduced as compared with the switching power supply apparatus of the first embodiment configured with a rectifier diode, and a more efficient switching power supply apparatus. Can be provided.
なお、実施の形態2では、スイッチング素子および整流素子としてMOSFETを用いて説明したが、バイポーラトランジスタ、または絶縁ゲート型バイポーラトランジスタ(IGBT)、またはシリコンカーバイドトランジスタ、あるいはシリコンカーバイドMOSFETを用いても同様の効果が得られる。 In the second embodiment, the MOSFET is used as the switching element and the rectifying element. However, the same applies even when a bipolar transistor, an insulated gate bipolar transistor (IGBT), a silicon carbide transistor, or a silicon carbide MOSFET is used. An effect is obtained.
実施の形態3.
次に、この発明の実施の形態3に係るスイッチング電源装置について説明する。実施の形態3に係るスイッチング電源装置の回路構成および回路動作については実施の形態1と同様であり、構成並びにその動作説明を省略する。実施の形態3においては、図1に示すスイッチング電源装置100を構成する磁性部品であるチョークコイル3におけるインダクタンス設定方法について、以下に詳細を説明する。
Embodiment 3 FIG.
Next, a switching power supply device according to Embodiment 3 of the present invention will be described. The circuit configuration and circuit operation of the switching power supply according to Embodiment 3 are the same as those of Embodiment 1, and the description of the configuration and operation thereof is omitted. In the third embodiment, an inductance setting method in the choke coil 3 that is a magnetic component constituting the switching
入力直流電源1の電圧をVin、出力平滑コンデンサ7の電圧をVo、第1の整流ダイオード6a、第2の整流ダイオード6bおよび第3の整流ダイオード6cの順方向電圧降下をVF、第1のMOSFET5aおよび第2のMOSFET5bのスイッチング周波数をFswとする。また、第1の整流ダイオード6a、第2の整流ダイオード6bおよび第3の整流ダイオード6cの合流後の電流は、直流電流(負荷電流)に交流成分が重畳された電流波形であり、その交流成分の振幅値あるいは臨界モード時の電流振幅値である出力電流リプルをΔIo、チョークコイル3の第2巻線3bのインダクタンスをL2とすると式(1)に示すような関係が導出される。
The voltage of the input DC power supply 1 is Vin, the voltage of the output smoothing capacitor 7 is Vo, the forward voltage drop of the
式(1)は出力電圧Vo、整流ダイオードの順方向電圧降下VF、スイッチング周波数Fsw、所望の出力電流リプルΔIoを固定値とすると、チョークコイル3における第2巻線3bのインダクタンスL2は入力電圧Vinの関数となり、入力電圧Vinの範囲内において極大値を有する。入力電圧VinとインダクタンスL2の関係を模式的に示すと図5のようになる。また、式(2)にインダクタンスL2の極大値であるL2maxを示す。 When the output voltage Vo, the forward voltage drop V F of the rectifier diode, the switching frequency Fsw, and the desired output current ripple ΔIo are fixed values, the equation (1) represents the inductance L2 of the second winding 3b in the choke coil 3 as the input voltage. It is a function of Vin and has a maximum value within the range of the input voltage Vin. The relationship between the input voltage Vin and the inductance L2 is schematically shown in FIG. Moreover, L2max which is the maximum value of the inductance L2 is shown in Formula (2).
つまり、出力電流リプルΔIoを所定値以内に収めるには式(3)を満足すればよい。 That is, the expression (3) may be satisfied to keep the output current ripple ΔIo within a predetermined value.
また、インダクタンスL2と効率の関係を模式的に示すと図6のようになる。インダクタンスL2を大きくするとチョークコイル3の大型化につながり、また、損失増大に伴う効率低下が発生するので、インダクタンスL2は式(2)で導出されるL2maxの2倍までが望ましい。 Further, the relationship between the inductance L2 and the efficiency is schematically shown in FIG. Increasing the inductance L2 leads to an increase in the size of the choke coil 3 and a reduction in efficiency due to an increase in loss. Therefore, the inductance L2 is desirably up to twice the L2max derived from the equation (2).
また、チョークコイル3の第1巻線3aと第2巻線3bの巻数比については、出力電流リプル波形の連続性より、チョークコイル3の第1巻線3aの巻数をN1、インダクタンスをL1とし、第2巻線3bの巻数をN2、インダクタンスをL2とした場合、式(4)および式(5)の関係を満足する必要がある。
N1:N2=1:2・・・・・(4)
L1:L2=1:4・・・・・(5)
なお、上記においては代表値として式(4)および式(5)の関係を挙げているが、チョークコイル3の第1巻線3aと第2巻線3bとの巻数比N1:N2はほぼ1:2であればよい。また、インダクタンスL1とインダクタンスL2の比L1:L2はほぼ1:4であればよい。
Further, regarding the turns ratio of the first winding 3a and the second winding 3b of the choke coil 3, the number of turns of the first winding 3a of the choke coil 3 is N1 and the inductance is L1 due to the continuity of the output current ripple waveform. When the number of turns of the second winding 3b is N2 and the inductance is L2, it is necessary to satisfy the relationship of Expression (4) and Expression (5).
N1: N2 = 1: 2 (4)
L1: L2 = 1: 4 (5)
In the above description, the relations of the expressions (4) and (5) are given as representative values, but the turns ratio N1: N2 between the first winding 3a and the second winding 3b of the choke coil 3 is approximately 1. : 2 is sufficient. Further, the ratio L1: L2 between the inductance L1 and the inductance L2 may be approximately 1: 4.
つまり、式(3)に示すL2をチョークコイル3の第2巻線3bのインダクタンスとし、かつ、式(4)および式(5)から求められるチョークコイル3の第1巻線3aのインダクタンスL1で構成されるチョークコイル3を用いると、入力電圧Vinの範囲内において所望の出力電流リプルΔIoを実現することができ、出力平滑コンデンサ7に必要な耐リプル電流を小さくすることができるので出力平滑コンデンサ7を小型化できる効果が得られる。 That is, L2 shown in Expression (3) is the inductance of the second winding 3b of the choke coil 3, and the inductance L1 of the first winding 3a of the choke coil 3 obtained from Expression (4) and Expression (5). When the constituted choke coil 3 is used, a desired output current ripple ΔIo can be realized within the range of the input voltage Vin, and the ripple resistance current required for the output smoothing capacitor 7 can be reduced. The effect that 7 can be reduced in size is acquired.
また、実施の形態1と同様にスイッチング素子に印加される過大なサージ電圧を除去できるためスイッチング損失低減も実現でき、高効率なスイッチング電源装置を提供できる効果が得られる。 Moreover, since the excessive surge voltage applied to the switching element can be removed as in the first embodiment, the switching loss can be reduced, and an effect of providing a highly efficient switching power supply device can be obtained.
更に、MOSFETに発生する過大なサージ電圧を除去できることにより、MOSFETにかかる素子ストレスが小さいため、低ノイズのスイッチング電源装置を提供できる効果も得られる。 Furthermore, since an excessive surge voltage generated in the MOSFET can be removed, an element stress applied to the MOSFET is small, so that an effect of providing a low noise switching power supply device can be obtained.
なお、実施の形態3では、整流素子をダイオードで構成した場合について説明したが、整流素子としてMOSFETによる同期整流回路で構成されても同様の効果が得られる。この場合の順方向電圧降下VFはMOSFETのオン抵抗での電圧降下になる。 In the third embodiment, the case where the rectifying element is configured by a diode has been described. However, the same effect can be obtained even when the rectifying element is configured by a synchronous rectifier circuit using MOSFET. The forward voltage drop V F in this case is a voltage drop across the on-resistance of the MOSFET.
また、実施の形態3では、スイッチング素子としてMOSFETを用いて説明したが、バイポーラトランジスタ、または絶縁ゲート型バイポーラトランジスタ(IGBT)、またはシリコンカーバイドトランジスタ、またはシリコンカーバイドMOSFETを用いても同様の効果が得られる。 In the third embodiment, the MOSFET is described as the switching element. However, the same effect can be obtained by using a bipolar transistor, an insulated gate bipolar transistor (IGBT), a silicon carbide transistor, or a silicon carbide MOSFET. It is done.
また、実施の形態3では、整流素子としてシリコンダイオードを用いて説明したが、シリコンカーバイドダイオードを用いても同様の効果が得られる。 In the third embodiment, the silicon diode is used as the rectifying element. However, the same effect can be obtained by using a silicon carbide diode.
この発明に係るスイッチング電源装置は、特に、小型化・高性能化・省エネルギー化が要求される電子機器用電源に適用できる。 The switching power supply device according to the present invention is particularly applicable to power supplies for electronic devices that are required to be downsized, high performance, and energy saving.
1 入力直流電源
2a、2b 入力端子
3 チョークコイル
3a 第1巻線
3b 第2巻線
3c チョークコイルのコア
4 トランス
4a 第1巻線
4b 第2巻線
4c トランスのコア
5a 第1のMOSFET
5b 第2のMOSFET
6a 第1の整流ダイオード
6b 第2の整流ダイオード
6c 第3の整流ダイオード
7 出力平滑コンデンサ
8a、8b 出力端子
9 負荷
10 制御回路
11a 第3のMOSFET
11b 第4のMOSFET
11c 第5のMOSFET
100、200 スイッチング電源装置
1 input
5b Second MOSFET
6a
11b Fourth MOSFET
11c fifth MOSFET
100, 200 switching power supply
Claims (3)
上記チョークコイルの第1巻線に直列に接続され、第1巻線および第2巻線を有するトランスと、
上記トランスの第1巻線に直列に接続される第1のスイッチング手段および上記トランスの第2巻線に直列に接続される第2のスイッチング手段を有し、入力される直流電圧をオンオフして上記チョークコイルおよび上記トランスに電圧を印加するスイッチング回路と、
上記トランスと上記第1のスイッチング手段との接続点に接続される第1の整流手段および上記トランスと上記第2のスイッチング手段との接続点に接続される第2の整流手段を有し、上記第1のスイッチング手段または上記第2のスイッチング手段の一方がオン状態でかつ他方がオフ状態の時に、上記チョークコイルおよび上記トランスを介して出力される電圧を整流する整流回路と、
上記チョークコイルの第2巻線に直列に接続され、上記第1のスイッチング手段および上記第2のスイッチング手段が共にオフ状態の時に、上記チョークコイルを介して出力へ供給される電圧を整流する第3の整流手段と、
上記第1の整流手段、上記第2の整流手段、および上記第3の整流手段により整流された電圧を平滑する平滑手段と、
上記平滑手段の出力電圧を所定値に維持するように上記第1のスイッチング手段および上記第2のスイッチング手段をオンオフ制御する制御回路と、
を備えたことを特徴とするスイッチング電源装置。 A choke coil having a first winding and a second winding;
A transformer connected in series to the first winding of the choke coil and having a first winding and a second winding;
A first switching means connected in series to the first winding of the transformer and a second switching means connected in series to the second winding of the transformer; A switching circuit for applying a voltage to the choke coil and the transformer;
A first rectifying means connected to a connection point between the transformer and the first switching means; a second rectifying means connected to a connection point between the transformer and the second switching means; A rectifier circuit for rectifying a voltage output via the choke coil and the transformer when one of the first switching means or the second switching means is in an on state and the other is in an off state;
A second circuit connected in series to the second winding of the choke coil and rectifies a voltage supplied to the output via the choke coil when both the first switching means and the second switching means are in an off state. 3 rectifying means;
Smoothing means for smoothing the voltage rectified by the first rectifying means, the second rectifying means, and the third rectifying means;
A control circuit for on / off controlling the first switching means and the second switching means so as to maintain the output voltage of the smoothing means at a predetermined value;
A switching power supply device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266276A JP5008632B2 (en) | 2008-10-15 | 2008-10-15 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266276A JP5008632B2 (en) | 2008-10-15 | 2008-10-15 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098806A JP2010098806A (en) | 2010-04-30 |
JP5008632B2 true JP5008632B2 (en) | 2012-08-22 |
Family
ID=42260091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008266276A Expired - Fee Related JP5008632B2 (en) | 2008-10-15 | 2008-10-15 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5008632B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6066671B2 (en) * | 2012-11-05 | 2017-01-25 | 三菱電機株式会社 | Power system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488554A (en) * | 1994-08-23 | 1996-01-30 | Acme Electric Corporation | Low-loss clamp circuit |
JP4172569B2 (en) * | 2001-04-24 | 2008-10-29 | Tdk株式会社 | Switching power supply |
JP2004147436A (en) * | 2002-10-24 | 2004-05-20 | Sanken Electric Co Ltd | Dc-dc converter |
US7872454B2 (en) * | 2003-08-21 | 2011-01-18 | Marvell World Trade Ltd. | Digital low dropout regulator |
JP2007185072A (en) * | 2006-01-10 | 2007-07-19 | Minebea Co Ltd | Dc-dc converter |
JP4746459B2 (en) * | 2006-03-29 | 2011-08-10 | 本田技研工業株式会社 | Booster circuit |
-
2008
- 2008-10-15 JP JP2008266276A patent/JP5008632B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010098806A (en) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3861871B2 (en) | Switching power supply | |
US7375984B2 (en) | Zero voltage zero current switching converter | |
JP6220980B2 (en) | Power factor improving converter and power supply device including power factor improving converter | |
JP4649299B2 (en) | DC-DC converter | |
JP6021972B2 (en) | Power converter | |
JP5006863B2 (en) | Switching power supply | |
US20140334188A1 (en) | Soft Switching Converter by Steering the Magnetizing Current | |
JP2007185072A (en) | Dc-dc converter | |
JP2003088114A (en) | Dc-dc converter | |
JP2006129548A (en) | Power converter | |
JP4806455B2 (en) | Switching power supply and switching method | |
JP4543174B2 (en) | Tap inductor step-down converter | |
JP4439979B2 (en) | Power supply | |
JP4434011B2 (en) | DC converter | |
JP2007060890A (en) | Switching power supply device | |
JP5008632B2 (en) | Switching power supply | |
JP4434010B2 (en) | DC converter | |
JP3882809B2 (en) | Switching power supply | |
JP7329972B2 (en) | Converter and converter control method | |
JP6829220B2 (en) | Switching power supply and its control method | |
US20140268910A1 (en) | Coupled inductor dc step down converter | |
JP5116160B2 (en) | Snubber circuit | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
JP4329450B2 (en) | DC converter | |
JP2006211877A (en) | Switching power unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120529 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5008632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |