JP5008076B2 - Optical device manufacturing method - Google Patents

Optical device manufacturing method Download PDF

Info

Publication number
JP5008076B2
JP5008076B2 JP2007220692A JP2007220692A JP5008076B2 JP 5008076 B2 JP5008076 B2 JP 5008076B2 JP 2007220692 A JP2007220692 A JP 2007220692A JP 2007220692 A JP2007220692 A JP 2007220692A JP 5008076 B2 JP5008076 B2 JP 5008076B2
Authority
JP
Japan
Prior art keywords
substrate
optical device
core layer
refractive index
low refractive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007220692A
Other languages
Japanese (ja)
Other versions
JP2008122926A (en
Inventor
誠 岡野
宗継 山本
和弘 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007220692A priority Critical patent/JP5008076B2/en
Publication of JP2008122926A publication Critical patent/JP2008122926A/en
Application granted granted Critical
Publication of JP5008076B2 publication Critical patent/JP5008076B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光デバイスの製造方法に係り、特に、2次元フォトニック結晶スラブ光デバイスに代表される薄膜スラブ構造を有する光デバイスの電極製造方法に関する。   The present invention relates to an optical device manufacturing method, and more particularly to an optical device electrode manufacturing method having a thin film slab structure represented by a two-dimensional photonic crystal slab optical device.

屈折率の高いコア層と屈折率の低いクラッド層の屈折率差を大きくとった場合、強い光閉じ込め効果が生じ、光はコア層に閉じ込められる。コア層を薄い板状とした構造(スラブ構造)を用いると、光はコア層に閉じ込められ、かつ、面内に伝搬する(図20)。さらに、スラブ構造に適切な屈折率分布を導入することで、様々な機能を付加することができる。   When the difference in refractive index between the core layer having a high refractive index and the cladding layer having a low refractive index is made large, a strong light confinement effect occurs, and light is confined in the core layer. When a structure in which the core layer is a thin plate (slab structure) is used, light is confined in the core layer and propagates in the plane (FIG. 20). Furthermore, various functions can be added by introducing an appropriate refractive index profile into the slab structure.

特に、スラブ構造に周期的な屈折率分布を導入した2次元フォトニック結晶(2−Dimensional Photonic Crystal:2DPC)スラブ構造は、光集積回路を実現するための有力な手段として注目されている。2DPCスラブ構造は、周期的な屈折率分布を乱すための種々の構造を導入することで、光共振器、光導波路等の機能性素子の実現が可能である(図21)。周期的な屈折率分布を乱す構造として、様々な方法が考えられるため、設計自由度が非常に高いという利点をもつ。   In particular, a two-dimensional photonic crystal (2-DPC) slab structure in which a periodic refractive index distribution is introduced into the slab structure has attracted attention as an effective means for realizing an optical integrated circuit. The 2DPC slab structure can realize functional elements such as an optical resonator and an optical waveguide by introducing various structures for disturbing the periodic refractive index distribution (FIG. 21). Since various methods can be considered as a structure that disturbs the periodic refractive index distribution, there is an advantage that the degree of freedom in design is very high.

2DPCスラブ構造のクラッド層としては、低屈折率絶縁性材料である空気、SiO等が使用される。また、伝搬モードのシングルモード条件より、コア層は光の波長の数分の一程度まで薄い形状となる。 As the cladding layer of the 2DPC slab structure, air, SiO 2 or the like, which is a low refractive index insulating material, is used. Further, the core layer has a thin shape up to about a fraction of the wavelength of light due to the single mode condition of the propagation mode.

2DPCスラブ構造は、高い光閉じ込め効果、高い設計自由度等の利点をもつことから、光デバイスの大幅な小型化、低消費電力化、高機能化、高集積化が期待される。   Since the 2DPC slab structure has advantages such as a high light confinement effect and a high degree of design freedom, it is expected that the optical device will be greatly reduced in size, reduced in power consumption, improved in function, and highly integrated.

近年、光・電子集積回路の実現において、光デバイスとSi電子デバイスとのサイズミスマッチが問題となっている。2DPCスラブ光デバイスは、光デバイスの大幅な小型化が可能であり、Si電子デバイスとのサイズミスマッチを最小限に抑えられることから、光・電子集積回路実現のためのキーデバイスとしても注目されている。   In recent years, in the realization of optical / electronic integrated circuits, size mismatch between optical devices and Si electronic devices has become a problem. 2DPC slab optical devices can be significantly reduced in size and can be minimized in size mismatch with Si electronic devices. Therefore, 2DPC slab optical devices are attracting attention as key devices for realizing optical and electronic integrated circuits. Yes.

光デバイスの動的制御として、電界印加による制御が広く用いられている。従来の電界制御型光デバイスの実用例としては、半導体基板の両面に電極を配置する方法、半導体基板の上面に2つの電極を配置する方法が一般的である(非特許文献1)。   As dynamic control of optical devices, control by applying an electric field is widely used. As a practical example of a conventional electric field control type optical device, a method of arranging electrodes on both sides of a semiconductor substrate and a method of arranging two electrodes on the upper surface of a semiconductor substrate are generally used (Non-Patent Document 1).

従来法を2DPCスラブ構造に適用した例を図22、23に示す。ここでは、主に、スラブ構造に垂直に電界を印加する場合に関して説明を行う。例えば、化合物半導体多重量子井戸を用いた電界制御型光デバイスでは、通常、量子井戸の垂直方向(スラブ垂直方向)への電界印加が求められる。   An example in which the conventional method is applied to a 2DPC slab structure is shown in FIGS. Here, the case where an electric field is applied perpendicularly to the slab structure will be mainly described. For example, in an electric field control type optical device using a compound semiconductor multiple quantum well, it is usually required to apply an electric field in the vertical direction (slab vertical direction) of the quantum well.

図22の構造では、基板底面に電極を配置するため、電極間の距離が大きくなる。そこで、不純物濃度の高い(導電性の高い)基板を利用することで、強い電界強度を実現する。2DPCスラブ構造に印加する電界分布は、上面の電極構造によって決定される。本方法では、導電性の高い基板を用いていることから、基板全体がほぼ等電位に保たれる。そのため、基板底面の電極構造により2DPCスラブ構造に印加する電界分布を制御できないという欠点がある。高密度な光集積回路の実現を考えた場合、2DPCスラブ構造の上下に存在する電極構造により、印加する電界分布を効率よく制御することが望まれる。   In the structure of FIG. 22, since the electrodes are arranged on the bottom surface of the substrate, the distance between the electrodes is increased. Therefore, a strong electric field strength is realized by using a substrate having a high impurity concentration (high conductivity). The electric field distribution applied to the 2DPC slab structure is determined by the upper electrode structure. In this method, since a highly conductive substrate is used, the entire substrate is maintained at substantially the same potential. Therefore, there is a drawback that the electric field distribution applied to the 2DPC slab structure cannot be controlled by the electrode structure on the bottom surface of the substrate. Considering the realization of a high-density optical integrated circuit, it is desired to efficiently control the applied electric field distribution by the electrode structures existing above and below the 2DPC slab structure.

ここで、光デバイスの異なる基板上へのハイブリッド集積を考える。異なる基板上に下部電極を配置することで、本デバイスの異なる基板上へのハイブリッド集積が可能である。例えば、化合物半導体を用いて作製した2DPCスラブ光デバイスのSi基板上へのハイブリッド集積が可能である。しかしながら、本デバイスは、基板を有するので高さ方向の厚みが大きい(通常、数十〜数百μm程度)。そのため、2DPCスラブ構造とSi電子デバイスのサイズミスマッチは小さいものの、図22で示した光デバイス全体とSi電子デバイスのサイズミスマッチが非常に大きくなってしまうという重大な問題がある。   Here, consider hybrid integration of optical devices on different substrates. By disposing the lower electrode on a different substrate, the device can be hybrid-integrated on a different substrate. For example, hybrid integration on a Si substrate of a 2DPC slab optical device manufactured using a compound semiconductor is possible. However, since this device has a substrate, the thickness in the height direction is large (usually about several tens to several hundreds μm). Therefore, although the size mismatch between the 2DPC slab structure and the Si electronic device is small, there is a serious problem that the size mismatch between the entire optical device and the Si electronic device shown in FIG. 22 becomes very large.

図23の構造では、基板上面に2つの電極を配置することで、電界を印加する。一般に、片方の電極直下に光デバイスを配置するという工夫を行うことで、垂直方向に対して電界を印加する。2つの電極の大きさ、形状、配置により、電極下の電界分布を制御することが可能である。   In the structure of FIG. 23, an electric field is applied by disposing two electrodes on the upper surface of the substrate. In general, an electric field is applied in the vertical direction by devising that an optical device is arranged directly under one of the electrodes. The electric field distribution under the electrodes can be controlled by the size, shape, and arrangement of the two electrodes.

ここで、光集積回路の高集積化実現のために、小さな電極構造を導入した場合を考える。本方法は、元来、横方向への電界印加に適する構造であり、小さな電極構造を用いた場合、垂直方向へ効率良く電界を印加することは難しい。
さらに、本電極構造は、平板電極の場合と比較して電界分布が複雑であり、そのため、電界分布の電極構造依存性も大きい。特に、電極構造が小さい場合には、許容される製造誤差が小さくなるので、歩留まりが問題となる。
また、各電極が制御する光デバイスが1個である場合、一方の電極下には、光デバイスを配置しないことになり、余分な面積を消費してしまうので、高集積化という観点からは不利な構造と言える。
Here, consider a case where a small electrode structure is introduced in order to realize high integration of an optical integrated circuit. This method is originally a structure suitable for applying an electric field in the lateral direction, and it is difficult to efficiently apply an electric field in the vertical direction when a small electrode structure is used.
Furthermore, this electrode structure has a more complicated electric field distribution as compared with the case of a flat plate electrode, and therefore, the electric field distribution is highly dependent on the electrode structure. In particular, when the electrode structure is small, the allowable manufacturing error is small, and thus yield is a problem.
In addition, when one electrode is controlled by each electrode, no optical device is disposed under one electrode, which consumes an extra area, which is disadvantageous from the viewpoint of high integration. It can be said that it is a structure.

2DPCスラブ構造は、光集積回路を実現するための有力な手段として注目されている。しかしながら、上述したように、従来の電極製造法は、2DPCスラブ構造を用いた光集積回路実現に適しているとは言えない。特に、現在注目を集めている光・電子集積回路(例えば、化合物半導体2DPCスラブ光集積回路とSi電子集積回路/光集積回路のハイブリッド集積)の実現を考えた場合、従来法の適用では多くの困難が伴う。
齋藤冨士郎、超高速光デバイス、共立出版株式会社、p.115、p.125。
The 2DPC slab structure has attracted attention as an effective means for realizing an optical integrated circuit. However, as described above, the conventional electrode manufacturing method is not suitable for realizing an optical integrated circuit using a 2DPC slab structure. In particular, considering the realization of optical / electronic integrated circuits (for example, compound semiconductor 2DPC slab optical integrated circuit and Si electronic integrated circuit / optical integrated circuit hybrid integration) that are currently attracting attention, There are difficulties.
Shiro Saito, Ultrafast Optical Device, Kyoritsu Publishing Co., Ltd., p. 115, p. 125.

本発明は、2DPCスラブ構造に代表される薄膜スラブ構造に適した、信頼性の高い電極製造方法を提供することを課題とする。   An object of the present invention is to provide a highly reliable electrode manufacturing method suitable for a thin film slab structure typified by a 2DPC slab structure.

上記課題は次のような手段により解決される。
(1)光デバイスのコア層を構成する材料からなる部位を有する第1の基板と光デバイスを集積させるための第2の基板を用意する工程と、
第2の基板上の一部に第1の電極配線を形成する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板のコア層を構成する材料からなる部位が形成された側と第2の基板の第1の電極配線が形成された側とを接合する工程と、
接合した基板を加熱する工程と、
コア層を構成する材料からなる部位を残して第1の基板を除去する工程と、
コア層を構成する材料からなる部位に所望の加工を施して、2次元フォトニック結晶スラブ構造であるコア層とする工程と、
コア層上に低屈折率絶縁膜を形成する工程と、
コア層上の低屈折率絶縁膜上の一部に第2の電極配線を形成する工程
とを含む、光デバイスの製造方法。
(2)光デバイスのコア層を構成する材料からなる部位を有する第1の基板と光デバイスを集積させるための第2の基板を用意する工程と、
第1の基板の光デバイスのコア層を構成する材料からなる部位上に低屈折率絶縁膜を形成する工程と、
上記低屈折率絶縁膜上の一部に第1の電極配線を形成する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板の第1の電極配線が形成された側と第2の基板とを接合する工程と、
接合した基板を加熱する工程と、
コア層を構成する材料からなる部位を残して第1の基板を除去する工程と、
コア層を構成する材料からなる部位に所望の加工を施して、2次元フォトニック結晶スラブ構造であるコア層とする工程と、
コア層上に低屈折率絶縁膜を形成する工程と、
コア層上の低屈折率絶縁膜上の一部に第2の電極配線を形成する工程
とを含む、光デバイスの製造方法。
(3)上記コア層上に低屈折率絶縁膜を形成する工程において、SODを塗布する工程が含まれることを特徴とする上記(1)又は(2)に記載の光デバイスの製造方法。
(4)上記第2の基板には、電子回路が形成されていることを特徴とする上記(1)乃至(3)のいずれかに記載の光デバイスの製造方法。
(5)上記第2の基板には、光回路が形成されていることを特徴とする上記(1)乃至(4)のいずれかに記載の光デバイスの製造方法。
(6)上記第2の基板が、Si基板又はSOI基板であることを特徴とする上記(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(7)上記第1の基板が有する光デバイスのコア層を構成する材料からなる部位が、化合物半導体からなることを特徴とする上記(1)乃至(6)のいずれかに記載の光デバイスの製造方法。
(8)コア層を覆う低屈折率絶縁膜の一部に、低屈折率絶縁膜とは異なる材料を導入する工程を含むことを特徴とする上記(1)乃至(7)のいずれかに記載の光デバイスの製造方法。
(9)上記光デバイス上に光素子を1つ以上積層する工程を含むことを特徴とする上記(1)乃至(8)のいずれかに記載の光デバイスの製造方法。
The above problem is solved by the following means.
(1) preparing a first substrate having a portion made of a material constituting the core layer of the optical device and a second substrate for integrating the optical device;
Forming a first electrode wiring on a part of the second substrate;
Applying SOD to the upper surface of at least one of the first and second substrates;
Bonding the side on which the portion made of the material constituting the core layer of the first substrate is formed and the side on which the first electrode wiring of the second substrate is formed;
Heating the bonded substrates;
Removing the first substrate leaving a portion made of a material constituting the core layer;
A step of performing desired processing on a portion made of a material constituting the core layer to form a core layer having a two-dimensional photonic crystal slab structure ;
Forming a low refractive index insulating film on the core layer;
Forming a second electrode wiring on a part of the low refractive index insulating film on the core layer.
(2) preparing a first substrate having a portion made of a material constituting the core layer of the optical device and a second substrate for integrating the optical device;
Forming a low refractive index insulating film on a portion made of a material constituting the core layer of the optical device of the first substrate;
Forming a first electrode wiring on a part of the low refractive index insulating film;
Applying SOD to the upper surface of at least one of the first and second substrates;
Bonding the side of the first substrate on which the first electrode wiring is formed and the second substrate;
Heating the bonded substrates;
Removing the first substrate leaving a portion made of a material constituting the core layer;
A step of performing desired processing on a portion made of a material constituting the core layer to form a core layer having a two-dimensional photonic crystal slab structure ;
Forming a low refractive index insulating film on the core layer;
Forming a second electrode wiring on a part of the low refractive index insulating film on the core layer.
(3) The method of manufacturing an optical device according to (1) or (2) , wherein the step of forming a low refractive index insulating film on the core layer includes a step of applying SOD.
(4) The method for manufacturing an optical device according to any one of (1) to (3) , wherein an electronic circuit is formed on the second substrate.
(5) The method of manufacturing an optical device according to any one of (1) to (4) , wherein an optical circuit is formed on the second substrate.
(6) The method for manufacturing an optical device according to any one of (1) to (5) , wherein the second substrate is a Si substrate or an SOI substrate.
(7) The optical device according to any one of (1) to (6) , wherein the portion made of a material constituting the core layer of the optical device included in the first substrate is made of a compound semiconductor. Production method.
(8) The method according to any one of (1) to (7) , further including a step of introducing a material different from the low refractive index insulating film into a part of the low refractive index insulating film covering the core layer. Optical device manufacturing method.
(9) The method for manufacturing an optical device according to any one of (1) to (8) , including a step of laminating one or more optical elements on the optical device.

本発明によれば、複雑な工程を用いることなく、2DPCスラブ構造に代表される薄膜スラブ構造の上下に、高密度の集積化に適した効果的な電極構造を導入することが可能となる。また、本発明によれば、電極の製造と同時に、光デバイスを異なる基板上にハイブリッド集積させることが可能となる。   According to the present invention, it is possible to introduce an effective electrode structure suitable for high-density integration above and below a thin film slab structure typified by a 2DPC slab structure without using a complicated process. Further, according to the present invention, it is possible to hybrid-integrate optical devices on different substrates simultaneously with the manufacture of the electrodes.

請求項に係る発明では、塗布法による低屈折率絶縁膜の形成を行っており、非常に簡単な装置で、短時間のうちにデバイスを作製することが可能となる。また、SODを塗布する工程は、ウエハ接合前にも行っており、異なる工程での装置の共有化が図れるという利点もある。 In the invention according to claim 3 , the low refractive index insulating film is formed by a coating method, and it becomes possible to manufacture the device in a short time with a very simple apparatus. Further, the step of applying SOD is also performed before wafer bonding, and there is an advantage that the apparatus can be shared in different steps.

請求項に係る発明では、第2の基板上に電子回路が形成されているから、電極の製造と同時に、さらに光・電子デバイスの集積が可能となる。 In the invention according to claim 4 , since the electronic circuit is formed on the second substrate, it is possible to further integrate the optical / electronic device simultaneously with the manufacture of the electrode.

請求項に係る発明では、第2の基板上に光回路が形成されているから、電極の製造と同時に、さらに光デバイスの集積が可能となる。 In the invention according to claim 5 , since the optical circuit is formed on the second substrate, the optical device can be further integrated simultaneously with the manufacture of the electrode.

以下、実施例に基づいて本発明を詳細に説明する。
まず、光デバイス作製のための化合物半導体基板(例えば、InP基板)を用意する。ここで、コア層には大きな電界吸収効果が期待できる量子井戸構造(例えば、InGaAs/InAlAs多重量子井戸)を導入しておく。化合物半導体基板には基板剥離のためのエッチストップ層(例えば、InGaAsP層)を導入しておく。また、光デバイスを集積するためのSi基板を用意する(図1)。
Hereinafter, the present invention will be described in detail based on examples.
First, a compound semiconductor substrate (for example, an InP substrate) for manufacturing an optical device is prepared. Here, a quantum well structure (for example, an InGaAs / InAlAs multiple quantum well) that can be expected to have a large electroabsorption effect is introduced into the core layer. An etch stop layer (for example, an InGaAsP layer) for removing the substrate is introduced into the compound semiconductor substrate. In addition, a Si substrate for integrating optical devices is prepared (FIG. 1).

次に、Si基板上に、第1の電極配線を形成する(図2)。
そして、低屈折率絶縁性材料の原料を含有する溶液を用いて、電極配線が形成されたSi基板と化合物半導体基板のウエハ接合を行う(図3)。
本明細書においては、低屈折率絶縁性材料の原料を含有する溶液のことを、SOD(Spin On Dielectric)と略称する。
Next, a first electrode wiring is formed on the Si substrate (FIG. 2).
Then, using a solution containing the raw material of the low refractive index insulating material, wafer bonding of the Si substrate on which the electrode wiring is formed and the compound semiconductor substrate is performed (FIG. 3).
In the present specification, a solution containing a raw material of a low refractive index insulating material is abbreviated as SOD (Spin On Dielectric).

SODは、加熱を行うことにより硬化し、良好な低屈折率絶縁膜を形成する。化合物半導体基板、Si基板の少なくとも一方にSODを塗布した後、ウエハ接合、加熱を行うと、SODは接着剤のように働き2枚の基板は強く接合する。ここで、SODを接着剤として利用しているため、異なる2種類の基板の接合も容易に実現できる。   The SOD is cured by heating and forms a good low refractive index insulating film. When SOD is applied to at least one of the compound semiconductor substrate and the Si substrate, and then wafer bonding and heating are performed, the SOD acts like an adhesive and strongly bonds the two substrates. Here, since SOD is used as an adhesive, bonding of two different types of substrates can be easily realized.

本発明は、光デバイスを作製するための基板と、光デバイスを集積するための基板のウエハ接合にSODを使用することを大きな特徴とする。ウエハ接合では、一般に、基板表面の凹凸が問題となる。本発明では、第1電極配線を基板表面に作製した後、ウエハ接合を行うので、電極構造に基づく凹凸への対策が必要である。SODは、粘性が低く、表面の凹凸を埋める働きがあるので、基板表面に凹凸が存在する場合にも、気にすることなく、ウエハ接合を行えるという利点がある。つまり、信頼性の高い製造が可能となる。   The present invention is greatly characterized in that SOD is used for wafer bonding of a substrate for manufacturing an optical device and a substrate for integrating the optical device. In wafer bonding, unevenness of the substrate surface is generally a problem. In the present invention, since the first electrode wiring is formed on the substrate surface and then wafer bonding is performed, it is necessary to take measures against unevenness based on the electrode structure. Since SOD has a low viscosity and has a function of filling the unevenness of the surface, there is an advantage that even when unevenness exists on the surface of the substrate, wafer bonding can be performed without concern. That is, highly reliable production is possible.

SODは、上記ウエハ接合における接着剤としての役割以外に、光デバイスのクラッド層としての役割も要求されるので、光デバイスの動作波長に対して低い屈折率をもたなければならない。SODとしては、例えば、近赤外域において屈折率が1.4程度と非常に小さいSOG(Spin On Glass)、屈折率が2以下と小さい有機ポリマー等が挙げられる。   The SOD is required to have a role as a cladding layer of the optical device in addition to the role as an adhesive in the wafer bonding, and therefore has a low refractive index with respect to the operating wavelength of the optical device. Examples of the SOD include SOG (Spin On Glass) having a very low refractive index of about 1.4 in the near infrared region, and an organic polymer having a low refractive index of 2 or less.

SOG、有機ポリマーは、LSI(Large Scale Integration)の層間絶縁膜(配線間用の絶縁膜)として広く利用されており、光デバイスにおいても同様に配線間絶縁膜として良好に機能する。   SOG and organic polymers are widely used as an interlayer insulating film (insulating film for wiring) of LSI (Large Scale Integration), and similarly function well as an insulating film between wirings in an optical device.

ここで、SOD(例えば、SOG、有機ポリマー)を用いたウエハ接合法自体は、既存の方法であり、既に報告が成されている。本発明は、ウエハ接合法自体に関する発明ではなく、SODを用いたウエハ接合法を用いることで、「2DPCスラブ構造に代表される薄膜スラブ構造に適した、従来にない信頼性の高い電極製造方法」を提供するものである。   Here, the wafer bonding method itself using SOD (for example, SOG, organic polymer) is an existing method and has already been reported. The present invention is not an invention related to the wafer bonding method itself, but by using a wafer bonding method using SOD, “an unprecedented highly reliable electrode manufacturing method suitable for a thin film slab structure represented by a 2DPC slab structure” Is provided.

次に、化合物半導体コア層を残して、化合物半導体基板を研磨、エッチング等を用いて除去する(図4)。
そして露出した化合物半導体コア層に、エッチング等を用いて2DPC構造を形成させる(図5)。
次に2DPC構造の形成されたコア層上に低屈折率絶縁性材料を被着させ、クラッド層を形成させる(図6)。
Next, the compound semiconductor substrate is removed by polishing, etching or the like while leaving the compound semiconductor core layer (FIG. 4).
Then, a 2DPC structure is formed on the exposed compound semiconductor core layer using etching or the like (FIG. 5).
Next, a low refractive index insulating material is deposited on the core layer on which the 2DPC structure is formed to form a cladding layer (FIG. 6).

クラッド層上に、第2の電極配線を形成させる(図7)。電極配線は、例えば、Si基板上のLSI配線と接続される。Si基板上に形成された光デバイスの厚さは、数μm以下であり、LSIとのサイズミスマッチも小さいことから、配線の接続は容易に行うことができる。   A second electrode wiring is formed on the cladding layer (FIG. 7). The electrode wiring is connected to, for example, an LSI wiring on the Si substrate. Since the thickness of the optical device formed on the Si substrate is several μm or less and the size mismatch with the LSI is small, the wiring can be easily connected.

以上の工程を用いることにより、化合物半導体からなる電界制御型2DPCスラブ光デバイスの作製、Si基板上へのハイブリッド集積、及び、電界制御型2DPCスラブ光デバイスとSi−LSIの接続が容易に実現できる。
また、2DPCスラブの上下に存在する電極の構造は、簡単に変えることができるので、電界分布を効率よく制御することが可能である。
By using the above steps, the fabrication of an electric field control type 2DPC slab optical device made of a compound semiconductor, the hybrid integration on the Si substrate, and the connection between the electric field control type 2DPC slab optical device and the Si-LSI can be easily realized. .
Moreover, since the structure of the electrodes existing above and below the 2DPC slab can be easily changed, the electric field distribution can be controlled efficiently.

図2の工程においては、Si基板上に第1電極配線を形成させるとした。ここで、化合物半導体コア層上に、低屈折率絶縁性材料を被着させクラッド層を形成させた後、クラッド層上に第1電極配線を形成してもよい。ウエハ接合後は、図3右に示した構造とほぼ同様の構造が実現されることになる。   In the process of FIG. 2, the first electrode wiring is formed on the Si substrate. Here, after forming a clad layer by depositing a low refractive index insulating material on the compound semiconductor core layer, the first electrode wiring may be formed on the clad layer. After the wafer bonding, a structure substantially similar to the structure shown on the right side of FIG. 3 is realized.

また、第1の電極配線に対するビアプラグを導入し、配線を行うことも可能である。
図5の工程において、コア層にビアプラグ用貫通孔を形成させる(図8)。次に、基板上に低屈折率絶縁性材料を被着させ、クラッド層を形成させる(図9)。クラッド層の一部を選択的に除去し、第1の電極配線に対するビアプラグを導入する。また、第2の電極配線を形成させる(図10)。第1、第2の電極配線は、例えば、Si基板上のLSI配線と接続される。
It is also possible to perform wiring by introducing a via plug for the first electrode wiring.
In the step of FIG. 5, a via plug through hole is formed in the core layer (FIG. 8). Next, a low refractive index insulating material is deposited on the substrate to form a cladding layer (FIG. 9). A part of the cladding layer is selectively removed, and a via plug for the first electrode wiring is introduced. Further, the second electrode wiring is formed (FIG. 10). The first and second electrode wirings are connected to, for example, LSI wirings on the Si substrate.

さらに、上記で示した工程を繰り返すことで、電極構造を有する2DPCスラブ光デバイスの多層構造を容易に実現できる(図11)。本発明における電極製造方法は、ハイブリッド集積に加え、光デバイスの多層化を容易とする。   Furthermore, by repeating the above-described steps, a multilayer structure of a 2DPC slab optical device having an electrode structure can be easily realized (FIG. 11). The electrode manufacturing method of the present invention facilitates multilayering of optical devices in addition to hybrid integration.

本発明において、電極の作製法自体は、各工程時の基板表面に対して電極を導入するという従来法であり、歩留まりの高い作製法である。また、ウエハ接合法としても、SODを用いた信頼性の高い作製法を採用している。そのため、多層化に伴い工程数が増加した場合にも、歩留まりは大きな問題とはならない。   In the present invention, the electrode manufacturing method itself is a conventional method in which an electrode is introduced into the substrate surface at each step, and is a manufacturing method with a high yield. Further, as the wafer bonding method, a highly reliable manufacturing method using SOD is adopted. Therefore, the yield is not a big problem even when the number of processes increases with the increase in the number of layers.

図7、図10の工程の後に、低屈折率絶縁性クラッド層をウェットエッチング等により除去することも可能である。しかしながら、エアブリッジ構造(コア層、または電極配線の上下が空気)は、機械的強度が弱いため、一般に、実用化には向かない。よって、エアブリッジ構造は、本発明を用いることで容易に作製が可能であるが、一般に、利用は特殊な用途に限られることになる。   After the steps of FIGS. 7 and 10, the low refractive index insulating clad layer can be removed by wet etching or the like. However, the air bridge structure (air above and below the core layer or the electrode wiring) is generally not suitable for practical use because of its low mechanical strength. Therefore, the air bridge structure can be easily manufactured by using the present invention, but in general, the use is limited to special applications.

本発明における電極製造方法では、工程をわずかに変えるだけで(例えば、フォトリソグラフィパターンの変更)、容易に電極構造、電極の導入位置を変えることが可能である。図12に、フォトニック結晶光導波路、フォトニック結晶光共振器に対する電極配線構造の一例を示す。本発明は、様々な電極構造を有する光デバイスの集積に適しており、多機能な光集積回路を実現することが可能である。   In the electrode manufacturing method of the present invention, the electrode structure and the electrode introduction position can be easily changed by slightly changing the process (for example, changing the photolithography pattern). FIG. 12 shows an example of an electrode wiring structure for a photonic crystal optical waveguide and a photonic crystal optical resonator. The present invention is suitable for integration of optical devices having various electrode structures, and can realize a multifunctional optical integrated circuit.

上記実施例では、光デバイス作製のための基板を化合物半導体基板としたが、本発明では、光デバイスの作製に用いられる任意の基板(例えば、Si基板、サファイア基板)を用いることが可能である。
また、上記実施例では、コア層を、量子井戸構造を有する化合物半導体としたが、本発明では、光デバイスとして用いられる任意の材料(例えば、InAs量子ドットを有するGaAs、不純物を添加したSi)を用いることが可能である。但し、電界制御型光デバイスとしては、一般に、電気光学効果、電界吸収効果の大きな材料が望まれる。
ここで、化合物半導体(例えば、InP、GaAs)は、光デバイスを実現するための代表的な材料である。
In the above embodiments, the substrate for manufacturing the optical device is a compound semiconductor substrate. However, in the present invention, any substrate (for example, Si substrate, sapphire substrate) used for manufacturing the optical device can be used. .
In the above embodiment, the core layer is a compound semiconductor having a quantum well structure. However, in the present invention, any material used as an optical device (for example, GaAs having InAs quantum dots, Si doped with impurities) Can be used. However, as an electric field control type optical device, a material having a large electro-optic effect and electric field absorption effect is generally desired.
Here, a compound semiconductor (for example, InP, GaAs) is a typical material for realizing an optical device.

さらに、上記実施例では、光デバイスを集積するための基板をSi基板としたが、光デバイスを集積したい任意の基板(例えば、SOI(Silicon On Insulator)基板、化合物半導体基板)を用いることが可能である。また、光デバイスを集積するための基板上には、任意のデバイス(例えば、LSI)が形成されていてもよい。その場合には、デバイスに隣接するように、光デバイスを集積することも可能であるし、デバイス上に光デバイスを集積することも可能である。
ここで、Si基板及びSOI基板は、電子回路及び光回路を実現するための代表的な基板である。
Furthermore, in the above embodiment, the substrate for integrating the optical device is the Si substrate, but any substrate (for example, SOI (Silicon On Insulator) substrate, compound semiconductor substrate) on which the optical device is to be integrated can be used. It is. Further, an arbitrary device (for example, an LSI) may be formed on a substrate for integrating optical devices. In that case, the optical device can be integrated so as to be adjacent to the device, or the optical device can be integrated on the device.
Here, the Si substrate and the SOI substrate are representative substrates for realizing an electronic circuit and an optical circuit.

光デバイスを集積するための基板上に電子回路が形成されている場合、電極の製造と同時に、さらに光・電子デバイスの集積が可能となる。特に、LSI基板上への光デバイスの集積は、実用上、非常に重要である。
光集積回路と電子集積回路の同一基板上への集積は、デバイスの高機能化、高集積化を実現できることから、光ルータ等の複雑なシステムを構築するためのキーテクノロジーとして、現在、注目を集めている。
When an electronic circuit is formed on a substrate for integrating optical devices, it is possible to further integrate optical / electronic devices simultaneously with the manufacture of electrodes. In particular, the integration of optical devices on an LSI substrate is very important in practice.
Since the integration of optical integrated circuits and electronic integrated circuits on the same substrate can realize high functionality and high integration of devices, it is currently attracting attention as a key technology for building complex systems such as optical routers. Collecting.

光デバイスを集積するための基板上に光回路が形成されている場合、電極の製造と同時に、さらに光デバイスの集積が可能となる。特に、異種材料からなる光デバイスの集積は、実用上、重要である。例えば、光デバイス作製のための基板を化合物半導体基板、光デバイスを集積するための基板をSi基板とした場合、化合物半導体からなる電界制御型光デバイスと、Siからなる受動光デバイス(または、能動光デバイス)の集積が実現できる。   When an optical circuit is formed on a substrate on which optical devices are integrated, the optical devices can be further integrated simultaneously with the manufacture of the electrodes. In particular, the integration of optical devices made of different materials is important in practice. For example, when a substrate for optical device fabrication is a compound semiconductor substrate and a substrate for integrating optical devices is a Si substrate, an electric field control type optical device composed of a compound semiconductor and a passive optical device composed of Si (or active) Integration of optical devices can be realized.

ここで、光デバイスの集積は、電子回路及び光回路に隣接するように行ってもよいし、電子回路及び光回路上に行ってもよい。
また、本発明を用いて作製された電界制御型2DPCスラブ光デバイスの上に、様々な機能素子(例えば、光素子)を積層してもよい。
本発明は、光・電子デバイスの積層化に適した製造法である。積層化により、劇的な小型化の実現は勿論、従来にない複雑な機能を有する光デバイスの実現も可能となる。
Here, the integration of the optical device may be performed adjacent to the electronic circuit and the optical circuit, or may be performed on the electronic circuit and the optical circuit.
Various functional elements (for example, optical elements) may be stacked on the electric field control type 2DPC slab optical device manufactured by using the present invention.
The present invention is a manufacturing method suitable for stacking optical / electronic devices. Stacking makes it possible not only to realize dramatic miniaturization, but also to realize an optical device having a complicated function that has not been conventionally available.

上記実施例では、化合物半導体基板にエッチストップ層を導入し、研磨、エッチング等を行うことで、基板剥離を実現した(図4)。この方法は、基板剥離の一般的な方法である。
本発明においては、上記実施例で示した以外の基板剥離法を用いることも、勿論、可能である。その場合、必ずしもエッチストップ層を導入した基板を用意する必要はない。他の基板剥離法としては、例えば、CMP(Chemical Mechanical Polishing)法、水素イオン注入による剥離法、犠牲層を用いた剥離法が挙げられる。
In the above example, the substrate was peeled by introducing an etch stop layer into the compound semiconductor substrate and performing polishing, etching, and the like (FIG. 4). This method is a general method of substrate peeling.
In the present invention, it is of course possible to use substrate peeling methods other than those shown in the above embodiments. In that case, it is not always necessary to prepare a substrate into which an etch stop layer is introduced. Examples of other substrate peeling methods include a CMP (Chemical Mechanical Polishing) method, a peeling method using hydrogen ion implantation, and a peeling method using a sacrificial layer.

電極、配線用の材料としては、金属、ITO(Indium Tin Oxide)等任意の導電性材料が使用できる。   As a material for electrodes and wiring, any conductive material such as metal and ITO (Indium Tin Oxide) can be used.

上記実施例では、化合物半導体基板、Si基板の少なくとも一方にSODを塗布した後、ウエハ接合、加熱を行うとした。ここで、本発明では、SODを基板に塗布した後、直ちにウエハ接合を行ってもよいし、SODを基板に塗布した後、一旦、加熱処理を行ってからウエハ接合を行ってもよい。両者の方法とも、従来技術としてよく知られている。   In the above embodiment, the SOD is applied to at least one of the compound semiconductor substrate and the Si substrate, and then the wafer bonding and heating are performed. Here, in the present invention, the wafer bonding may be performed immediately after the SOD is applied to the substrate, or the wafer bonding may be performed after the heat treatment is once performed after the SOD is applied to the substrate. Both methods are well known as prior art.

ウエハ接合前に加熱処理を行った場合においても、ウエハ接合後の加熱処理は必要である。ウエハ接合後に加熱処理を行うことで、強い接合が実現される。ここで、ウエハ接合後の加熱処理は、何度行ってもよい。また、加熱処理は、任意の工程間で行うことが許される。例えば、図4に示すような一方の基板を剥離した状態で、加熱処理を行ってもよい。   Even when heat treatment is performed before wafer bonding, heat treatment after wafer bonding is necessary. By performing heat treatment after wafer bonding, strong bonding is realized. Here, the heat treatment after wafer bonding may be performed any number of times. Further, the heat treatment is allowed to be performed between arbitrary steps. For example, the heat treatment may be performed in a state where one substrate as illustrated in FIG. 4 is peeled off.

SODを塗布する方法としては、スピンコート法が最も一般的で効果的である。しかしながら、本発明においては、必ずしも、SODの塗布にスピンコート法を用いる必要はない。例えば、基板表面に単にSODを垂らした後、基板に圧力を加えながら加熱することでウエハ接合を行うといった方法も考えられる。圧力を加えることによって、基板全面にSODが行き渡ることになる。   As a method for applying SOD, a spin coating method is the most common and effective. However, in the present invention, it is not always necessary to use the spin coating method for coating the SOD. For example, a method is also conceivable in which wafer bonding is performed by simply applying SOD to the substrate surface and then heating the substrate while applying pressure. By applying pressure, the SOD is spread over the entire surface of the substrate.

SODを用いたウエハ接合前に、基板表面に、例えば、CVD(Chemical Vapor Deposition)法、スパッタ法、塗布法により、低屈折率絶縁性材料の被膜を施しておくことは有効である。例えば、電極構造を導入した基板に対して、ウエハ接合前に低屈折率絶縁性材料を被覆することは、基板表面の凹凸の低減につながるからである。   Prior to wafer bonding using SOD, it is effective to coat the surface of the substrate with a low refractive index insulating material by, for example, CVD (Chemical Vapor Deposition), sputtering, or coating. For example, coating a substrate with an electrode structure with a low refractive index insulating material before wafer bonding leads to reduction of unevenness on the substrate surface.

例えば、CVD法による被膜により、凹凸を完全に平坦化させることが可能であれば、基板同士を、SODを用いることなくウエハ接合させることが可能となる。しかしながら、通常、SODを用いない直接ウエハ接合法が要求する高いレベルまで表面を平坦化することは難しい。よって、本発明では、ウエハ接合前の各基板に低屈折率絶縁性材料を被覆した場合にも、最終的には、SODを少なくとも一方の基板表面に塗布し、ウエハ接合を行うことが望ましいと考える。これは、実用化の際の歩留まりを考えた場合、非常に重要である。   For example, if the unevenness can be completely flattened by a film formed by CVD, the substrates can be bonded to each other without using SOD. However, it is usually difficult to planarize the surface to the high level required by direct wafer bonding methods that do not use SOD. Therefore, in the present invention, even when each substrate before wafer bonding is coated with a low refractive index insulating material, it is desirable to finally apply SOD to at least one substrate surface and perform wafer bonding. Think. This is very important when considering the yield in practical use.

ここで、塗布法以外の方法(例えば、CVD法、スパッタ法)を用いて作製された低屈折率絶縁膜の表面にSODを塗布することは全く問題がない。例えば、CVD法は、一般に、塗布法に比べて良好な膜質を実現できることから、従来のLSIにおいて、SODの保護膜形成に利用されている。「CVD SiO/SOD/CVD SiO」等の構造が実際のデバイスにおいて用いられている。また、クラッド層の膜質向上、クラッド層厚さの増大等の利点がある。 Here, there is no problem in applying SOD to the surface of the low refractive index insulating film produced by a method other than the coating method (for example, CVD method, sputtering method). For example, the CVD method is generally used for forming an SOD protective film in a conventional LSI because it can achieve a better film quality than a coating method. Structures such as “CVD SiO 2 / SOD / CVD SiO 2 ” are used in actual devices. In addition, there are advantages such as improving the film quality of the cladding layer and increasing the thickness of the cladding layer.

第1電極配線の構造を変更した場合には、ウエハ接合の条件が変化することが心配される。しかし、事前に低屈折率絶縁性材料で被覆しておけば、電極構造の凹凸がある程度平坦化されるので、各電極配線構造に対して同様の条件でウエハ接合を行うことが可能となる。   When the structure of the first electrode wiring is changed, there is a concern that the wafer bonding condition changes. However, if it is previously coated with a low refractive index insulating material, the unevenness of the electrode structure is flattened to some extent, so that it is possible to perform wafer bonding under the same conditions for each electrode wiring structure.

2DPC構造を有する基板上にクラッド層を形成させるには(図6)、例えば、CVD法、スパッタ法、塗布法を用いて低屈折率絶縁性材料を被覆すればよい。ここで、2DPC構造は、周期が数百nm程度の微細構造であるので、一般に、CVD法、塗布法の使用が適している。特に、塗布法を用いた場合、短時間で簡単に被膜が形成できる。SODをウエハ接合、さらには、2DPC構造の被膜に使用した場合、非常に簡単な装置で、短時間のうちにデバイスを作製することが可能となる。   In order to form a clad layer on a substrate having a 2DPC structure (FIG. 6), for example, a low refractive index insulating material may be coated using a CVD method, a sputtering method, or a coating method. Here, since the 2DPC structure is a fine structure having a period of about several hundreds of nanometers, it is generally suitable to use a CVD method or a coating method. In particular, when a coating method is used, a film can be easily formed in a short time. When SOD is used for wafer bonding and further for coating with a 2DPC structure, a device can be manufactured in a short time with a very simple apparatus.

本発明では、電極配線の導入において、任意の電極、配線製造法を用いることが許される。特に、高集積化の観点からは、LSI配線技術を用いることが望ましい。本発明では、LSIの層間絶縁膜として広く利用されているSOD(例えば、SOG、有機ポリマー)を用いているため、LSI配線技術の導入に非常に適している。これは、実用上、重要な利点である。例えば、図10の第1電極配線用ビアプラグは、LSI配線技術におけるプラグ形成技術を用いることで、容易に実現される。
勿論、他の方法(例えば、ワイヤボンディング、リフトオフ法)を用いて電極配線を導入してもよい。
In the present invention, it is allowed to use any electrode and wiring manufacturing method in introducing the electrode wiring. In particular, from the viewpoint of high integration, it is desirable to use LSI wiring technology. In the present invention, since SOD (for example, SOG, organic polymer) widely used as an interlayer insulating film of LSI is used, it is very suitable for introduction of LSI wiring technology. This is an important advantage in practice. For example, the first electrode wiring via plug of FIG. 10 can be easily realized by using a plug forming technique in the LSI wiring technique.
Of course, the electrode wiring may be introduced using other methods (for example, wire bonding, lift-off method).

図13に、2DPCスラブの特定領域において、電極−コア層間の距離を非常に短くした電極配線構造の一例を示す。この場合、電極―コア層間の距離が短いため、効率よく電界を印加することが可能となる。但し、電極による光吸収は非常に大きいので、電極−コア層間の距離は、光吸収が動作上問題ない程度としなければならない。   FIG. 13 shows an example of an electrode wiring structure in which the distance between the electrode and the core layer is very short in a specific region of the 2DPC slab. In this case, since the distance between the electrode and the core layer is short, an electric field can be applied efficiently. However, since the light absorption by the electrode is very large, the distance between the electrode and the core layer must be such that the light absorption does not cause a problem in operation.

ここで、多数の光デバイスが高密度に集積されている場合を考える。このとき、設計によっては、電気配線が光導波路上(または、下)を横切る場合が生じる。図13のように、電極−コア層間の距離は短く、配線−コア層間の距離は十分長くなるよう電極配線を導入しておけば、配線による光吸収は無視できるので、光集積回路の設計が非常に容易となる。
このような、段差を有する電極配線構造は、LSI配線技術(例えば、プラグ形成技術、Cuシングルダマシン法、Cuデュアルダマシン法)を用いることで容易に実現できる。LSI配線技術に適応した材料をクラッド層として利用している利点は、実用上、非常に大きい。
Here, consider a case where a large number of optical devices are integrated with high density. At this time, depending on the design, the electrical wiring may cross over (or under) the optical waveguide. As shown in FIG. 13, if the electrode wiring is introduced so that the distance between the electrode and the core layer is short and the distance between the wiring and the core layer is sufficiently long, light absorption by the wiring can be ignored. It will be very easy.
Such an electrode wiring structure having a step can be easily realized by using an LSI wiring technology (for example, plug formation technology, Cu single damascene method, Cu dual damascene method). The advantage of using a material suitable for LSI wiring technology as a cladding layer is very large in practical use.

上記実施例では、コア層に導入する光デバイスの形態を2DPCスラブ構造としたが、他の薄膜スラブ構造を用いてもよい。例えば、1DPCスラブ構造、並進対称性をもたない擬結晶構造、CGSEL(Circular Grating coupled Surface−Emitting Laser)構造、細線導波路構造、リッジ導波路構造、リング共振器構造、マイクロディスク構造でもよい。また,特殊な構造をもたないバルクの薄膜スラブ構造であってもよい。本発明は、低屈折率絶縁性クラッド層を有する任意の薄膜スラブ構造に対して有効である。薄膜スラブに導入する構造としては、高い光閉じ込め効果、高い設計自由度をもつ2DPCスラブ構造が望ましいが、必ずしも2DPCスラブ構造である必要はない。   In the above embodiment, the optical device introduced into the core layer has a 2DPC slab structure, but other thin film slab structures may be used. For example, a 1DPC slab structure, a quasicrystal structure having no translational symmetry, a CGSEL (Circular Grating Coupled Surface-Emitting Laser) structure, a thin-line waveguide structure, a ridge waveguide structure, a ring resonator structure, and a microdisk structure may be used. Further, a bulk thin film slab structure having no special structure may be used. The present invention is effective for any thin film slab structure having a low refractive index insulating cladding layer. As a structure to be introduced into the thin film slab, a 2DPC slab structure having a high light confinement effect and a high degree of design freedom is desirable, but the 2DPC slab structure is not necessarily required.

最後に、低屈折率絶縁性クラッド層の一部に、クラッド層とは異なる材料(例えば、光学材料、電子材料、ドーピング)を導入することも可能である(図14)。ここで、導電性材料(例えば、導電性有機ポリマー)を導入した場合(図15)、電界制御型光デバイスではなく、電流制御型光デバイスが実現できる。但し、低屈折率絶縁性クラッド層の一部に、クラッド層とは異なる材料を付加することは、一般に容易ではないので、この方法の適用は、特殊な用途に限られるであろう。   Finally, it is possible to introduce a material (for example, optical material, electronic material, doping) different from the cladding layer into a part of the low refractive index insulating cladding layer (FIG. 14). Here, when a conductive material (for example, a conductive organic polymer) is introduced (FIG. 15), a current controlled optical device can be realized instead of an electric field controlled optical device. However, since it is generally not easy to add a material different from the cladding layer to a part of the low refractive index insulating cladding layer, the application of this method will be limited to special applications.

本発明は、電界制御型光デバイスだけでなく、電極構造を必要とする任意の光デバイスの製造に適用することが可能である。   The present invention can be applied not only to the electric field control type optical device but also to the manufacture of any optical device that requires an electrode structure.

本発明は、2次元フォトニック結晶スラブ光デバイスに代表される薄膜スラブ構造に対して、従来にない、制御性、信頼性の高い電極製造方法を提供するものである。   The present invention provides an unprecedented control method and highly reliable electrode manufacturing method for a thin film slab structure typified by a two-dimensional photonic crystal slab optical device.

最後に、SODによるウエハ接合法を用いて、実際に、2DPCスラブ構造の作製を行った例を示す。
図16は、実際に作製を行った2DPCスラブ構造の模式図である。光デバイスのコア層となるべき部位としては化合物半導体のGaAsを、第2の基板としてはSi基板を用いた。また、SODとしては有機ポリマー(CYCLOTENE樹脂)を用いた。
Finally, an example is shown in which a 2DPC slab structure is actually manufactured using a wafer bonding method by SOD.
FIG. 16 is a schematic diagram of a 2DPC slab structure actually manufactured. A compound semiconductor GaAs was used as the portion to be the core layer of the optical device, and a Si substrate was used as the second substrate. An organic polymer (CYCLOTENE resin) was used as the SOD.

図17は実際に作製された2DPCスラブ構造のSEM像である。図18は3点の円孔を埋めた2DPCスラブ光共振器のSEM像である。図19は一列の円孔を埋めた2DPCスラブ光導波路のSEM像である。
上記の構造に、電極構造を付加する工程を加えることで、図7で示した2DPCスラブ光デバイスが実現される。
FIG. 17 is an SEM image of a 2DPC slab structure actually produced. FIG. 18 is an SEM image of a 2DPC slab optical resonator in which three circular holes are filled. FIG. 19 is an SEM image of a 2DPC slab optical waveguide in which one row of circular holes is filled.
By adding a step of adding an electrode structure to the above structure, the 2DPC slab optical device shown in FIG. 7 is realized.

ここで、本発明では、ウエハ接合にSODを用いているため、光デバイスのコア層となるべき部位の材料と光デバイスを集積させるための第2の基板の材料が異なっていても容易にウエハ接合が実現される。   Here, in the present invention, since SOD is used for wafer bonding, even if the material of the portion to be the core layer of the optical device and the material of the second substrate for integrating the optical device are different, the wafer can be easily obtained. Joining is realized.

光デバイス用、光デバイス集積用基板の一例。An example of the substrate for optical devices and optical device integration. Si基板上への第1電極配線の作製例。The example of preparation of the 1st electrode wiring on Si substrate. SOD(Spin On Dielectric)を用いたウエハ接合の概念図。The conceptual diagram of the wafer bonding using SOD (Spin On Dielectric). 化合物半導体基板の剥離工程の模式図。The schematic diagram of the peeling process of a compound semiconductor substrate. エッチング工程(コア層への2次元フォトニック結晶構造の導入)の模式図。The schematic diagram of an etching process (introduction of the two-dimensional photonic crystal structure to a core layer). 基板上への低屈折率絶縁性クラッド層の導入例。An example of introducing a low refractive index insulating clad layer on a substrate. 低屈折率絶縁性クラッド層上への第2電極配線の作製例。A production example of the second electrode wiring on the low refractive index insulating clad layer. エッチング工程(コア層への2次元フォトニック結晶構造、ビアプラグ用貫通孔の導入)の模式図。The schematic diagram of an etching process (2D photonic crystal structure to core layer, introduction of through hole for via plug). 基板上への低屈折率絶縁性クラッド層の導入例。An example of introducing a low refractive index insulating clad layer on a substrate. 低屈折率絶縁性クラッド層上への第2電極配線、第1電極配線用ビアプラグの作製例。An example of manufacturing a second electrode wiring and a first electrode wiring via plug on the low refractive index insulating clad layer. 多層構造光デバイスの一例。An example of a multilayer optical device. フォトニック結晶光導波路、フォトニック結晶光共振器に対する電極配線構造の一例。An example of the electrode wiring structure with respect to a photonic crystal optical waveguide and a photonic crystal optical resonator. 電極配線構造の一例。An example of an electrode wiring structure. 低屈折率絶縁性クラッド層への異種材料導入例。An example of introducing different materials into the low refractive index insulating cladding layer. 電流制御型光デバイスの一例。An example of a current-controlled optical device. 作製した2DPCスラブ構造の模式図。The schematic diagram of the produced 2DPC slab structure. 作製した2DPCスラブ構造のSEM像。The SEM image of the produced 2DPC slab structure. 作製した2DPCスラブ光共振器のSEM像。The SEM image of the produced 2DPC slab optical resonator. 作製した2DPCスラブ光導波路のSEM像。The SEM image of the produced 2DPC slab optical waveguide. コア層を薄い板状とした構造(スラブ構造)の説明図。Explanatory drawing of the structure (slab structure) which made the core layer thin plate shape. 従来法による2次元フォトニック結晶スラブ構造の一例。An example of the two-dimensional photonic crystal slab structure by the conventional method. 従来法による電界制御型光デバイスの一例。An example of the electric field control type optical device by a conventional method. 従来法による電界制御型光デバイスの一例。An example of the electric field control type optical device by a conventional method.

Claims (9)

光デバイスのコア層を構成する材料からなる部位を有する第1の基板と光デバイスを集積させるための第2の基板を用意する工程と、
第2の基板上の一部に第1の電極配線を形成する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板のコア層を構成する材料からなる部位が形成された側と第2の基板の第1の電極配線が形成された側とを接合する工程と、
接合した基板を加熱する工程と、
コア層を構成する材料からなる部位を残して第1の基板を除去する工程と、
コア層を構成する材料からなる部位に所望の加工を施して、2次元フォトニック結晶スラブ構造であるコア層とする工程と、
コア層上に低屈折率絶縁膜を形成する工程と、
コア層上の低屈折率絶縁膜上の一部に第2の電極配線を形成する工程
とを含む、光デバイスの製造方法。
Providing a first substrate having a portion made of a material constituting the core layer of the optical device and a second substrate for integrating the optical device;
Forming a first electrode wiring on a part of the second substrate;
Applying SOD to the upper surface of at least one of the first and second substrates;
Bonding the side on which the portion made of the material constituting the core layer of the first substrate is formed and the side on which the first electrode wiring of the second substrate is formed;
Heating the bonded substrates;
Removing the first substrate leaving a portion made of a material constituting the core layer;
A step of performing desired processing on a portion made of a material constituting the core layer to form a core layer having a two-dimensional photonic crystal slab structure ;
Forming a low refractive index insulating film on the core layer;
Forming a second electrode wiring on a part of the low refractive index insulating film on the core layer.
光デバイスのコア層を構成する材料からなる部位を有する第1の基板と光デバイスを集積させるための第2の基板を用意する工程と、
第1の基板の光デバイスのコア層を構成する材料からなる部位上に低屈折率絶縁膜を形成する工程と、
上記低屈折率絶縁膜上の一部に第1の電極配線を形成する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板の第1の電極配線が形成された側と第2の基板とを接合する工程と、
接合した基板を加熱する工程と、
コア層を構成する材料からなる部位を残して第1の基板を除去する工程と、
コア層を構成する材料からなる部位に所望の加工を施して、2次元フォトニック結晶スラブ構造であるコア層とする工程と、
コア層上に低屈折率絶縁膜を形成する工程と、
コア層上の低屈折率絶縁膜上の一部に第2の電極配線を形成する工程
とを含む、光デバイスの製造方法。
Providing a first substrate having a portion made of a material constituting the core layer of the optical device and a second substrate for integrating the optical device;
Forming a low refractive index insulating film on a portion made of a material constituting the core layer of the optical device of the first substrate;
Forming a first electrode wiring on a part of the low refractive index insulating film;
Applying SOD to the upper surface of at least one of the first and second substrates;
Bonding the side of the first substrate on which the first electrode wiring is formed and the second substrate;
Heating the bonded substrates;
Removing the first substrate leaving a portion made of a material constituting the core layer;
A step of performing desired processing on a portion made of a material constituting the core layer to form a core layer having a two-dimensional photonic crystal slab structure ;
Forming a low refractive index insulating film on the core layer;
Forming a second electrode wiring on a part of the low refractive index insulating film on the core layer.
上記コア層上に低屈折率絶縁膜を形成する工程において、SODを塗布する工程が含まれることを特徴とする請求項1又は請求項2に記載の光デバイスの製造方法。 In the step of forming the low refractive index insulating film on the core layer, the manufacturing method of the optical device according to claim 1 or claim 2, characterized in that includes the step of applying the SOD. 上記第2の基板には、電子回路が形成されていることを特徴とする請求項1乃至のいずれかに記載の光デバイスの製造方法。 Above the second substrate, method of manufacturing an optical device according to any one of claims 1 to 3, characterized in that the electronic circuit is formed. 上記第2の基板には、光回路が形成されていることを特徴とする請求項1乃至のいずれかに記載の光デバイスの製造方法。 Above the second substrate, method of manufacturing an optical device according to any one of claims 1 to 4, characterized in that the optical circuit is formed. 上記第2の基板が、Si基板又はSOI基板であることを特徴とする請求項1乃至のいずれかに記載の光デバイスの製造方法。 Said second substrate, method of manufacturing an optical device according to any one of claims 1 to 5, characterized in that a Si substrate or SOI substrate. 上記第1の基板が有する光デバイスのコア層を構成する材料からなる部位が、化合物半導体からなることを特徴とする請求項1乃至のいずれかに記載の光デバイスの製造方法。 The site of a material constituting the core layer of the optical device having the first substrate, method of manufacturing an optical device according to any one of claims 1 to 6, characterized in that a compound semiconductor. コア層を覆う低屈折率絶縁膜の一部に、低屈折率絶縁膜とは異なる材料を導入する工程を含むことを特徴とする請求項1乃至のいずれかに記載の光デバイスの製造方法。 Some of the low refractive index insulating film covering the core layer, the manufacturing method of the optical device according to any one of claims 1 to 7, characterized in that it comprises the step of introducing a different material than the low-refractive-index dielectric film . 上記光デバイス上に光素子を1つ以上積層する工程を含むことを特徴とする請求項1乃至のいずれかに記載の光デバイスの製造方法。 The method of manufacturing an optical device as claimed in any one of claims 1 to 8, characterized in that it comprises a step of laminating the optical element 1 or more on the optical device.
JP2007220692A 2006-10-19 2007-08-28 Optical device manufacturing method Expired - Fee Related JP5008076B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007220692A JP5008076B2 (en) 2006-10-19 2007-08-28 Optical device manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006284724 2006-10-19
JP2006284724 2006-10-19
JP2007220692A JP5008076B2 (en) 2006-10-19 2007-08-28 Optical device manufacturing method

Publications (2)

Publication Number Publication Date
JP2008122926A JP2008122926A (en) 2008-05-29
JP5008076B2 true JP5008076B2 (en) 2012-08-22

Family

ID=39507685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007220692A Expired - Fee Related JP5008076B2 (en) 2006-10-19 2007-08-28 Optical device manufacturing method

Country Status (1)

Country Link
JP (1) JP5008076B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915945B2 (en) * 2006-08-10 2012-04-11 独立行政法人産業技術総合研究所 Optical device manufacturing method
JP2010054695A (en) * 2008-08-27 2010-03-11 National Institute Of Advanced Industrial Science & Technology Method of manufacturing optical device
JP5317122B2 (en) * 2009-09-02 2013-10-16 独立行政法人産業技術総合研究所 Single photon generator
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
US8222084B2 (en) * 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004294918A (en) * 2003-03-27 2004-10-21 Ngk Insulators Ltd Optical device
JP2006267224A (en) * 2005-03-22 2006-10-05 Sumitomo Osaka Cement Co Ltd Method of manufacturing optical modulator and optical modulator
JP2007212787A (en) * 2006-02-09 2007-08-23 Ricoh Co Ltd Optical control element, optical switching unit, and optical modulator

Also Published As

Publication number Publication date
JP2008122926A (en) 2008-05-29

Similar Documents

Publication Publication Date Title
US9523871B2 (en) Semiconductor optical modulator and method for manufacturing semiconductor optical modulator
JP5008076B2 (en) Optical device manufacturing method
KR102059891B1 (en) Integrated waveguide coupler
KR100958719B1 (en) Hybrid Laser Diode For Single Mode Operation And Method Of Fabricating The Same
JP2020519011A5 (en)
TWI779506B (en) Fabrication method for photonic devices
US9280004B2 (en) Method for manufacturing semiconductor modulator and semiconductor modulator
JP2010263153A (en) Semiconductor integrated optical device, and method of making the same
JP4915945B2 (en) Optical device manufacturing method
TWI792206B (en) Phase shifter employing electro-optic material sandwich
US8611392B2 (en) Semiconductor laser
JP5105471B2 (en) Optical device manufacturing method
CN104204917B (en) Optical waveguide components
TWI823061B (en) Phase shifter employing transparent electrodes
JP2016024409A (en) Modulator and manufacturing method of the same
JP2007165393A (en) Semiconductor optical element
JP2013197238A (en) Semiconductor optical element, optical module, optical transmission device, and manufacturing method therefor
DE602005004945T2 (en) Production of an optical connection layer on an electronic circuit
JP4653391B2 (en) Manufacturing method of light control element
JP2014219442A (en) Semiconductor optical element manufacturing method
JPH10275958A (en) Manufacture of distributed feedback semiconductor laser element and distributed feedback semiconductor laser element
JP2009070835A (en) Semiconductor element and manufacturing method thereof
US10754093B2 (en) Fabrication process of polymer based photonic apparatus and the apparatus
CN114114538A (en) Optical coupling structure, preparation method thereof and silicon-based chip comprising optical coupling structure
JPH03286567A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees