JP5004908B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5004908B2 JP5004908B2 JP2008228684A JP2008228684A JP5004908B2 JP 5004908 B2 JP5004908 B2 JP 5004908B2 JP 2008228684 A JP2008228684 A JP 2008228684A JP 2008228684 A JP2008228684 A JP 2008228684A JP 5004908 B2 JP5004908 B2 JP 5004908B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- line
- scanning
- video signal
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は表示装置に係り、特に工程において、配線等の不良が発生した場合の、修復を可能とする液晶表示装置の構造に関する。 The present invention relates to a display device, and more particularly to a structure of a liquid crystal display device that can be repaired when a defect such as wiring occurs in a process.
液晶表示装置はフラットで軽量であることから、TV等の大型表示装置から、携帯電話やDSC(Digital Still Camera)等、色々な分野で用途が広がっている。 Since the liquid crystal display device is flat and lightweight, the application is expanding in various fields such as a large display device such as a TV, a mobile phone, and a DSC (Digital Still Camera).
液晶表示装置では画素電極および薄膜トランジスタ(TFT)等がマトリクス状に形成されたTFT基板と、TFT基板に対向して、TFT基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。 In a liquid crystal display device, there are a TFT substrate in which pixel electrodes and thin film transistors (TFTs) are formed in a matrix, and a counter substrate in which color filters are formed at locations corresponding to the pixel electrodes of the TFT substrate, facing the TFT substrate. The liquid crystal is sandwiched between the TFT substrate and the counter substrate. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.
各画素には、薄膜トランジスタ(TFT)を介して映像信号線から映像信号が供給される。また、TFTのON、OFFは走査線から走査信号を供給することによって行われる。TFTが不良となると、対応する画素も不良となり、画面欠陥となる。画面欠陥が一定数を超えると液晶表示パネル自体が不良となる。 Each pixel is supplied with a video signal from a video signal line via a thin film transistor (TFT). The TFT is turned on and off by supplying a scanning signal from the scanning line. When a TFT becomes defective, the corresponding pixel also becomes defective, resulting in a screen defect. If the number of screen defects exceeds a certain number, the liquid crystal display panel itself becomes defective.
したがって、たとえ、TFTが不良となってもなんらかの方法でこれを補償する手段が存在すれば、液晶表示パネルの製造歩留まりが向上し、ひいては液晶表示装置のコストを削減することが出来る。「特許文献1」には、各画素に対して、主TFTに加えて予備のTFTを配置し、主TFTが不良となった場合は、予備トランジスタを使用する構成が記載されている。 Therefore, even if a TFT becomes defective, if there is a means for compensating for this in some way, the manufacturing yield of the liquid crystal display panel can be improved, and the cost of the liquid crystal display device can be reduced. “Patent Document 1” describes a configuration in which a spare TFT is arranged for each pixel in addition to the main TFT, and the spare transistor is used when the main TFT becomes defective.
「特許文献1」において、予備トランジスタを使用する場合は、まず、主TFTを画素電極から分離する。同時に画素電極とTFT、および、映像信号線とTFTを修正線を用いて接続する構成が記載されている。「特許文献1」において、修正線はレーザCVDによって形成されている。 In “Patent Document 1”, when a spare transistor is used, first, the main TFT is separated from the pixel electrode. At the same time, a configuration is described in which a pixel electrode and a TFT and a video signal line and a TFT are connected using a correction line. In “Patent Document 1”, the correction line is formed by laser CVD.
また、「特許文献2」には、走査線、あるいは、映像信号線が断線した場合に、画素電極の一部に重ねて形成した導電性金属層に、レーザを照射し、配線をレーザ溶接によって、走査線あるいは映像信号線の断線を修復する構成が記載されている。 Further, in “Patent Document 2”, when a scanning line or a video signal line is disconnected, a conductive metal layer formed over a part of a pixel electrode is irradiated with a laser, and the wiring is formed by laser welding. A configuration for repairing disconnection of a scanning line or a video signal line is described.
「特許文献1」に記載の技術では、個々の画素について、通常のTFTを分離し、予備TFTを映像信号線と画素電極に接続することが出来る、しかし、「特許文献1」に記載の技術では、修正線をレーザCVDによって形成する必要がある。レーザCVDは成膜速度が遅く、修正線の形成に時間がかかる。また、レーザCVDによる修正線は抵抗が高く、走査信号あるいは映像信号に対する応答が遅くなる。 In the technique described in “Patent Document 1”, it is possible to separate a normal TFT and connect a spare TFT to a video signal line and a pixel electrode for each pixel. However, the technique described in “Patent Document 1”. Then, it is necessary to form a correction line by laser CVD. Laser CVD has a slow film formation speed, and it takes time to form a correction line. Further, the correction line by laser CVD has high resistance, and the response to the scanning signal or the video signal becomes slow.
「特許文献2」に記載の技術は、断線が生じた映像信号線上の全ての画素、あるいは、断線が生じた走査線上の全ての画素が不良になることは回避することが出来る。しかし、映像信号線あるいは走査線の修復を画素電極上に形成された導電性金属層によって行うために、該当する画素電極は不良になる。また、導電性金属層を形成するプロセスも追加となる。 The technique described in “Patent Document 2” can avoid that all the pixels on the video signal line where the disconnection has occurred or all the pixels on the scanning line where the disconnection has occurred become defective. However, since the video signal line or the scanning line is repaired by the conductive metal layer formed on the pixel electrode, the corresponding pixel electrode becomes defective. In addition, a process for forming a conductive metal layer is added.
本発明は、以上のような問題点を克服し、各画素において、TFTが不良となっても、予備TFTを使用することによって該当画素を修復するにあたり、修復のための追加パターンの形成を不要とし、かつ、修復プロセスに時間がかからず、また、修復後の抵抗増加を抑えることが出来る手段を提供するものである。 The present invention overcomes the above-described problems, and even if a TFT becomes defective in each pixel, it is not necessary to form an additional pattern for repair when the corresponding pixel is repaired by using a spare TFT. In addition, there is provided a means that does not take a long time for the repair process and can suppress an increase in resistance after the repair.
本発明は上記問題を克服するものであり、通常使用する主TFTと主TFTが不良となったときに使用する予備TFTを配置する。主TFTが不良となったときに、主TFTを映像信号線および画素電極から切り離し、予備TFTを映像信号線および画素電極と接続する。 The present invention overcomes the above problems, and a main TFT that is normally used and a spare TFT that is used when the main TFT becomes defective are arranged. When the main TFT becomes defective, the main TFT is disconnected from the video signal line and the pixel electrode, and the spare TFT is connected to the video signal line and the pixel electrode.
本発明は、主TFTの構成および周辺構成、予備TFTの構成および周辺構成を新規な構成とすることによって、レーザ切断およびレーザ溶接を用いて、主TFTの切り離しと、予備TFTの接続を可能にするものである。 The present invention makes it possible to disconnect the main TFT and connect the spare TFT using laser cutting and laser welding by adopting a new configuration of the configuration and peripheral configuration of the main TFT and the configuration and peripheral configuration of the spare TFT. To do.
本発明によれば、画素部におけるTFTが不良となった場合であっても、予備TFTを予め形成しておくことにより、その画素が不良となることを防止することができ、液晶表示装置の歩留まりを向上させることが出来る。 According to the present invention, even when the TFT in the pixel portion becomes defective, it is possible to prevent the pixel from becoming defective by forming the spare TFT in advance. Yield can be improved.
また、本発明によれば、主TFTが不良となった場合、レーザ切断をもちいて主TFTを映像信号線および画素電極から絶縁し、予備のTFTに対し、レーザ溶接を用いて、予め形成されている配線と接続することによって、動作可能としているので、予備TFTを動作させるプロセスを容易に、かつ、短時間で行うことが出来る。 Further, according to the present invention, when the main TFT becomes defective, the main TFT is insulated from the video signal line and the pixel electrode by using laser cutting, and the spare TFT is formed in advance using laser welding. Since it is possible to operate by connecting to the wiring, the process of operating the spare TFT can be performed easily and in a short time.
本発明は、画素に形成されたTFTが不良となった場合に予備のTFTを用いることによって該画素を通常どおり動作させるための、効果的な構成を与えるものである。以下実施例にしたがって、本発明の内容を詳細に説明する。 The present invention provides an effective configuration for operating a pixel as usual by using a spare TFT when a TFT formed in the pixel becomes defective. The contents of the present invention will be described below in detail according to examples.
図1は本実施例の断面図であり、図2は本実施例の平面図である。図1は、IPS(In Plane Switching)方式の液晶表示装置の断面図である。本発明では、各画素に主TFTと予備TFTが配置されているが、基本的な構造は同じである。本実施例では、IPS方式を例にとって説明するが、他の駆動方式、例えば、TN(Twisted Nematic)、VA(Vertical Alignment)等についても同様に本発明を適用することが出来る。 FIG. 1 is a sectional view of the present embodiment, and FIG. 2 is a plan view of the present embodiment. FIG. 1 is a cross-sectional view of an IPS (In Plane Switching) type liquid crystal display device. In the present invention, a main TFT and a spare TFT are arranged in each pixel, but the basic structure is the same. In this embodiment, the IPS system will be described as an example. However, the present invention can be similarly applied to other driving systems such as TN (Twisted Nematic) and VA (Vertical Alignment).
図1は本発明が適用されるIPSのTFT付近の断面図であり、図2のA-A断面図に相当する。図1において、ガラスで形成されるTFT基板100の上に、走査線300が形成されている。走査線300はAl(アルミニウム)合金で形成されている。走査線にはスリットを介して第1走査分岐線と第2走査分岐線とが形成されている。この第1走査分岐線と第2走査分岐線は後で説明するように予備TFTを動作させる場合に使用される。
FIG. 1 is a cross-sectional view in the vicinity of a TFT of an IPS to which the present invention is applied, and corresponds to a cross-sectional view along AA in FIG. In FIG. 1, a
走査線300、第1走査分岐線301、第2走査分岐線302を覆って、ゲート絶縁膜102がSiNによって形成される。ゲート絶縁膜102の上に、走査線300と対向する位置に半導体層103がa−Siによって形成されている。a−SiはプラズマCVDによって形成される。a−SiはTFTのチャネル部を形成するが、チャネル部を挟んでa−Si上にn+Si層1031が形成される。ソース電極104およびドレイン電極105とオーミックコンタクトを取るためである。n+Si層1031の上にソース電極104とドレイン電極105が形成される。
A gate
ドレイン電極105は映像信号線200に接続され、ソース電極104は図示しないスルーホールを介して画素電極110と接続される。ソース電極104もドレイン電極105も同層で同時に形成される。本実施例では、ソース電極104あるいはドレイン電極105はAl合金で形成される。
The
TFTを覆って無機パッシベーション膜106がSiNによって形成される。無機パッシベーション膜106はTFTの、特にチャネル部を不純物から保護する。無機パッシベーション膜106の上には図示しない画素電極110が形成される。画素電極110は櫛歯状の電極であり、透明導電膜であるITOによって形成される。画素電極110に映像信号を印加すると、コモン電極108との間に電気力線を発生して、液晶分子を回転させ、液晶層を透過する光の量を制御する。画素電極110の上には配向膜120が形成される。
An
図2は本発明の第1の実施例を示す平面図である。図2において、映像信号線200が縦方向に延在し、走査線300が横方向に延在している。表示領域において、走査線300は、縦方向に等ピッチで配列し、また、映像信号線200は横方向に等ピッチで配列している。走査線300と映像信号線200の交差部には、走査線の孔310が存在している。映像信号線200と走査線300との容量を低減するためである。走査線300と映像信号線200とで囲まれた領域に画素電極110が存在している。
FIG. 2 is a plan view showing a first embodiment of the present invention. In FIG. 2, the
走査線300の上には主TFT10と予備TFT20が形成されている。したがって、走査線300が主TFT10および予備TFT20のゲート電極の役割を兼ねている。通常の状態では、主TFT10がスイッチングTFTとしての役割を持ち、予備TFT20は映像信号線200あるいは画素電極110とは接続されておらず、フロートの状態である。
A
図2において、主TFT10のドレイン電極105は映像信号線200から分岐して、半導体層103の上に延在したものであり、W型の形状となっている。ドレイン電極105に囲まれた位置にソース電極104が2個配置されている。したがって、主TFT10にはチャネル部が4箇所形成されている。
In FIG. 2, the
図2において、ソース電極104はスルーホール111を通して画素電極110と接続している。画素電極110の下側には、図示しない層間絶縁膜およびゲート絶縁膜102を介してコモン電極108が形成されている。
In FIG. 2, the
図2において、通常は使用されない予備TFT20が走査線300の上に形成されている。走査線300の上には、半導体層103が形成され、半導体層103の上に、U型のドレイン電極105が形成され、ドレイン電極105の内側にソース電極104が配置されている。予備TFT20のソース電極104の下側には、走査線300から分岐した第1走査分岐線301が配置されている。また、予備TFT20のドレイン電極105の下側には、走査線300から分岐した第2走査分岐線302が配置されている。
In FIG. 2, a
予備TFT20のソース電極104およびドレイン電極105は、通常は、画素電極110あるいは映像信号線200とは接続されておらず、予備TFT20はフロートの状態となっている。主TFT10が何らかの原因で不良となった場合、主TFT10を画素電極110あるいは映像信号線200と切り離してフロート状態とし、代わりに予備TFT20を画素電極110および映像信号線200と接続する。具体的には次のとおりである。
The
まず、図2の点線LSで示す切断線の位置にレーザを当てて、この部分を切断する。レーザによる切断は、主TFT10のドレイン電極105と映像信号線200との接続部、および、ソース電極104と画素電極110の接続部である。これによって主TFT10を画素電極110および映像信号線200と切り離して、主TFT10をフロート状態とする。
First, a laser is applied to the position of the cutting line indicated by the dotted line LS in FIG. 2 to cut this portion. Cutting by the laser is a connection portion between the
レーザによる切断線の他の部分は第1走査分岐線301と第2走査分岐線302の根元の部分である。これによって、第1走査分岐線301と第2走査分岐線302を走査線300から切り離す。
The other part of the cutting line by the laser is the base part of the first
その後、LWの位置で、予備TFT20のソース電極104と第1走査分岐線301、第1走査分岐線301と画素電極110をレーザ溶接をおこなって接続する。なお、画素電極110と第1走査分岐線301はソース電極104と同層で形成された接続電極1051とレーザ溶接によって接続し、接続電極1051はスルーホール111を介して画素電極110と接続する。このように、予備TFT20のソース電極104と画素電極110が第1走査分岐線301を介して接続する。
Thereafter, at the position of LW, the
同様に、予備TFT20のドレイン電極105と第2走査分岐線302、第2走査分岐線302と映像信号線200をレーザ溶接をおこなって接続する。そうすると、予備TFT20のドレイン電極105と映像信号線200が第2走査分岐線302を介して接続する。このようにして、予備TFT20が画素電極110に対するスイッチングTFTとして働くようになる。
Similarly, the
このように、本発明の特徴は、予備TFT20を動作させるときは、走査線300から分岐した第1走査分岐線301あるいは第2走査分岐線302を介して映像信号線200あるいは、画素電極110と接続するので、接続するための導電膜の形成のプロセスを設けなくとも良いことである。また、レーザ溶接はスピードが非常に速いので、修復のために時間は非常に少なくて済む。
As described above, the feature of the present invention is that when the
レーザ溶接の概略プロセスは図3に示すとおりである。図3(a)において、走査線300から分岐した第1走査分岐線301の上にはゲート絶縁膜102が形成され、ゲート絶縁膜102の上に、予備TFT20のドレイン電極105が形成されている。通常状態では、第1走査分岐線301と予備TFT20のドレイン電極105はゲート絶縁膜102によって絶縁されている。予備TFT20のソース電極104および第1走査分岐線301はAl合金で形成されている。
The general process of laser welding is as shown in FIG. In FIG. 3A, the
主TFT10が不良となって、予備TFT20を使用したい場合は、図3(a)に示すように、レーザLAを一部に照射する。このレーザパワーは、ゲート絶縁膜102は蒸発させるが、予備TFT20のソース電極104は溶断するようなパワーに選定しておく。そうすると、図3(b)に示すように、予備TFT20のソース電極104はレーザによって溶断し、レーザによって蒸発したゲート絶縁膜102の孔の部分に溶着する。したがって、予備TFT20のソース電極104と第1走査分岐線301とは導通することになる。ソース電極104はAl合金で形成されているので、このようなレーザ溶接を容易に行うことが出来る。
When the
図2における画素電極110から伸びた、ソース電極104と同層で形成され、Al合金で形成された接続電極1051と第1走査分岐線301との接続も図3と同様にして行われる。一方、第1走査分岐線301は、切断線によって走査線300から分離されているので、走査信号の影響を受けることは無い。
The connection between the
図2の予備TFT20のドレイン電極105と映像信号線200との接続も同様である。すなわち、予備TFT20のドレイン電極105と第2走査分岐線302とは図3に示すようなメカニズムによって接続し、第2走査分岐線302と映像信号線200との接続も図3に示すようなメカニズムによって行われる。ドレイン電極もAl合金で形成されているので、レーザ溶接を容易に行うことが出来る。また、第2走査分岐線302はレーザ切断によって走査線300から分離されているので、走査信号の影響を受けることは無い。
The connection between the
以上説明したように、本実施例は、レーザ溶接を用いて、第1走査分岐線301あるいは第2走査分岐線302を介して予備TFT20を映像信号線200および画素電極110と接続するので、接続プロセスは短時間で、かつ、接続の抵抗も小さく抑えることが出来る。また、画素毎に行うことが出来るので、画素欠陥の修復に非常に有効である。
As described above, in this embodiment, the
実施例1では、主TFT10を動作させているときも、映像信号線200と第2走査分岐線302とが交差している。したがって、映像信号線200と第2走査分岐線302との容量が増加する。この部分の容量が増加すると、スイッチングスピードが低下する。図4に示す本発明の第2の実施例は、映像信号線200と走査線300間の容量を抑えつつ、予備TFT20の動作を可能とするものである。
In the first embodiment, the
図4のB−B断面が図8に対応し、図4のC―C断面が図5に対応する。図4において、映像信号線200が縦方向に延在している。映像信号と交差して走査線300が横方向に延在している。表示領域において、走査線300は、縦方向に等ピッチで配列し、また、映像信号線200は横方向に等ピッチで配列している。走査線300と映像信号線200とで囲まれた領域に画素電極が存在している。主TFT10と予備TFT20が走査線300の上に設置されている。通常状態では、主TFT10が映像信号線200と接続している。図4において、画素電極110、および、画素電極110と主TFT10の接続は省略されている。
4 corresponds to FIG. 8, and the CC section of FIG. 4 corresponds to FIG. In FIG. 4, the
主TFT10に不良が生じた場合、主TFT10と映像信号線200との接続、および、主TFT10と画素電極110との接続をレーザ照射によって切断する。その代わりに、予備TFT20を映像信号線200と接続する必要がある。本実施例においては、予備TFT20と映像信号線200との接続は、予備TFT20のドレイン電極105とコモン配線1081を用いる。
When a defect occurs in the
通常は、図8に示すように、ドレイン電極105とコモン配線1081とは、ゲート絶縁膜102によって絶縁されている。予備TFT20を動作させたい場合は、図4におけるコモン配線1081を点線LSで示すようにレーザによって切断する。その後、予備TFT20のドレイン電極105が切断されたコモン配線1081と重なる部分にレーザを照射して、切断されたコモン配線1081と予備TFT20のソース電極104を接続する。接続のためにレーザを照射する部分は、図8の矢印の部分が対応する。
Normally, as shown in FIG. 8, the
切断されたコモン配線1081と映像信号線200の接続も同様にしてレーザ溶接によって行う。レーザ溶接による接続は図3で説明したのと同様である。なお、コモン配線1081が切断されると、その部分以後のコモン電極108にコモン電圧が印加されないように見えるが、実際には、コモン電極108はコモン配線1081を介して、図中右側のコモン電極108と接続しており、一箇所でコモン配線1081が切断しても、コモン電圧がコモン電極108に印加されなくなることはない。
Similarly, the cut
以上のように、本実施例では、予備TFT20を映像信号線200と接続する際、走査線300の一部を使用するのではなく、コモン配線1081を使用するため、走査線300を予め幅を広く作っておく必要がないので、映像信号線200と走査線300間の容量の増加を抑えることが出来る。
As described above, in this embodiment, when the
また、映像信号線200と走査線300が交差する部分において走査線300の一部を除去することによって容量を低減している。さらに、主TFT10のドレイン電極の下および予備TFT20のドレイン電極の下から走査線の一部を除去することによって容量を低減している。
In addition, the capacitance is reduced by removing a part of the
なお、予備TFTのソース電極と画素電極との関係は図4には図示していないが、実施例1のような構成としてもよいし、後で説明する実施例3のような構成としても良い。図4のB-B断面図である図8においては、予備TFTのソース電極と画素電極との接続は後で説明する実施例3のような構成をとることが出来る。 Although the relationship between the source electrode and the pixel electrode of the spare TFT is not shown in FIG. 4, it may be configured as in the first embodiment or may be configured as in the third embodiment described later. . In FIG. 8, which is a BB cross-sectional view of FIG. 4, the connection between the source electrode and the pixel electrode of the spare TFT can be configured as in Example 3 described later.
図5は図4のC-C断面図である。図5において、走査線300とコモン配線1081が所定の間隔をもって配列している。走査線300とコモン配線1081は同層で同時に形成される。TFT基板上に透明導電膜であるITOによってコモン電極108が形成され、コモン電極108はコモン配線1081と接続している。
5 is a cross-sectional view taken along the line CC of FIG. In FIG. 5, scanning
図8は図4のB-B断面図である。TFT基板上に走査線300が形成されている。走査線300はスリット介して分離しているが、これはゲート/ドレイン間容量を減少させるためであり、実施例1のような、予備TFT20を動作させるための物ではない。
8 is a cross-sectional view taken along the line BB in FIG.
図8において、予備TFT20を動作させる場合は、予備TFT20のドレイン電極105とコモン配線1081を矢印で示すレーザ溶接によって接続する。この点が実施例1と異なるところである。なお、予備TFT20の画素電極110との接続は、図8においては、例えば、実施例3において説明する画素電極接続部1101と予備TFT20のソース電極104とをレーザ溶接によって接続することが出来る。図8のその他の構成は図1で説明したのと同様であるので説明は省略する。
In FIG. 8, when operating the
このように、本実施例によれば、不良となった主TFT10を回路から切断し、予備TFT20を動作させることを、映像信号線200と走査線300間の容量の増加を抑えて実現することが出来る。
As described above, according to this embodiment, it is possible to disconnect the defective
図6は本発明の第3の実施例を示す平面図である。図6において、映像信号線200が縦方向に延在し、走査線300が横方向に延在している。走査線300の上には主TFT10と予備TFT20が形成されている。したがって、走査線300が主TFT10および予備TFT20のゲート電極101の役割を兼ねていることは実施例1の図2と同様である。
FIG. 6 is a plan view showing a third embodiment of the present invention. In FIG. 6, the
図6においては、図2に存在していた第1走査分岐線301が存在していない。本実施例においては、主TFT10に問題が生じたときに予備TFT20を画素電極110と接続する場合、画素電極110の一部を延在させて形成された画素電極接続部1101を用い、画素電極接続部1101と予備TFT20のソース電極104を接続する。なお、画素電極接続部1101は、画素電極110の一部であるから、画素電極110の形成と同時に形成される。
In FIG. 6, the first
画素電極接続部1101と予備TFT20のソース電極104はレーザ溶接によって接続される。この接続の様子を図7に示す。図7(a)では接続前の画素電極110と予備TFT20のソース電極104が無機パッシベーション膜106を介して絶縁されている。これに対して、図7(a)に示すように、レーザLAを照射する。そうすると、レーザが照射された部分のITOで形成された画素電極接続部1101および無機パッシベーション膜106は蒸発する。
The pixel
Al合金で形成された予備TFT20のソース電極104も溶融あるいは蒸発するが、Al合金の残渣が残り、レーザで形成されたホールの壁に付着し、画素電極接続部1101と予備TFT20のソース電極104が接続されることになる。すなわち、ソース電極がAl合金によって形成されていることによってこのようなレーザ溶接が可能となる。
The source electrode 104 of the
図6に戻り、画素電極110と予備TFT20のソース電極104とが直接接続されるので、実施例1における図2で示したような、第1走査分岐線301と画素に形成されたスルーホール111と接続する接続電極1051は不要になる。その分、主トランジスタが動作している通常の動作状態における、ゲートとドレインの容量の増加を抑えることが出来る。
Returning to FIG. 6, since the
本発明ではまた、映像信号線200と走査線300の交差部に形成された走査線の孔310を実施例1の場合よりも大きくしている。図6では、図2と異なり、第1走査分岐線301は不要である。言い換えれば、図2と異なり、図6では走査線300に形成されたスリットが不要である。したがって、その分、走査線300の抵抗を小さく出来る。つまり、走査線300と映像信号線200との交差部において、抵抗が若干増加しても、走査線300全体としては抵抗の増加を抑えることが出来る。そして、図6の構成では、走査線300に大きな孔が形成されて、走査線300と映像信号線200の重なる面積を小さく出来るので、走査線300と映像信号線200の間の容量を小さくすることが出来る。
In the present invention, the
図9は図6のD-D断面図である。図9において、TFT基板上に走査線300と第2走査分岐線302が形成されている。第2TFTを動作させるときは、図9の矢印で示すように、第2TFTのドレイン電極部分にレーザを当ててレーザ溶接を行う。また、画素電極110から延在している画素電極接続部1101にレーザを照射することによって、図7で説明したように、第2TFTのソース電極と画素電極接続部1101をレーザ溶接して接続する。図9のその他の構成は図1で説明したのと同様であるので説明を省略する。
9 is a cross-sectional view taken along the line DD of FIG. In FIG. 9, a
以上の説明における各実施例は、IPS方式の液晶表示装置を前提に説明した。しかし、本発明は、IPS方式に限ることなく、他の方式の液晶表示装置においても適用することが出来る。また、TFTの構造は、ゲート電極が半導体層よりも下にある、いわゆるボトムゲート型であるとして説明したが、TFT構造におけるゲート電極が半導体よりも上にあるいわゆるトップゲートの場合にも、本発明を適用することが出来る。また、ソース電極104、ドレイン電極105、および走査線300は、Al合金を用いる例で説明したが、Al合金以外でも、Cu(銅)合金、Mo(モリブデン)合金、W(タングステン)合金、Cr(クロム)合金のいずれかを用いても本発明を適用することが出来る。
Each embodiment in the above description has been described on the assumption of an IPS liquid crystal display device. However, the present invention is not limited to the IPS method, and can be applied to other types of liquid crystal display devices. Further, the TFT structure has been described as a so-called bottom gate type in which the gate electrode is below the semiconductor layer, but the present invention can be applied to a so-called top gate in which the gate electrode in the TFT structure is above the semiconductor. The invention can be applied. The
10…主TFT、 20…予備TFT、 100…TFT基板、 102…ゲート絶縁膜、 103…半導体層、 104…ソース電極、 105…ドレイン電極、 106…無機パッシベーション膜、 108…コモン電極、 110…画素電極、 111…スルーホール、 120…配向膜、 200…映像信号線、 300…走査線、 301…第1走査分岐線、 302…第2走査分岐線、 310…走査線の孔、 1031…n+Si層、 1051…接続電極、 1081…コモン配線、 1101…画素電極接続部。
DESCRIPTION OF
Claims (9)
前記走査線の上には第1のTFTと第2のTFTが配置され、
前記第1のTFTのドレイン電極は前記映像信号線と接続され、前記第1のTFTのソース電極は前記画素電極と接続し、
前記走査線は前記走査線の延在する方向に延在する第1のスリットによって第1の部分と第2の部分に分割され、前記走査線は前記走査線の延在する方向に延在する第2のスリットによって前記第2の部分と第3の部分に分割され、
前記走査線の前記第1の部分は前記画素電極と導通した接続電極の下にまで延在し、前記走査線の前記第1の部分と前記接続電極とは絶縁層を介して絶縁されており、
前記走査電極の第3の部分は前記映像信号線の下にまで延在し、前記走査線の前記第3の部分と前記映像信号線とは絶縁層を介して絶縁されており、
前記第2のTFTのチャネル部は前記走査線の前記第2の部分の上に存在し、
前記第2のTFTのソース電極は前記走査線の前記第1の部分の上に延在し、前記第2のTFTのソース電極と前記走査線の前記第1の部分は絶縁層を介して絶縁されており、
前記第2のTFTのドレイン電極は、前記走査線の前記第3の部分の上に延在し、前記第2のTFTのドレイン電極と前記走査線の前記第3の部分は絶縁層を介して絶縁されていることを特徴とする液晶表示装置。 The scanning lines extend in the first direction and are arranged in the second direction, the video signal lines extend in the second direction and are arranged in the first direction, and the scanning lines and the video signal lines A liquid crystal display device in which pixel electrodes are arranged in an enclosed area,
A first TFT and a second TFT are disposed on the scanning line,
The drain electrode of the first TFT is connected to the video signal line, the source electrode of the first TFT is connected to the pixel electrode,
The scanning line is divided into a first portion and a second portion by a first slit extending in a direction in which the scanning line extends, and the scanning line extends in a direction in which the scanning line extends. The second slit is divided into the second part and the third part,
The first portion of the scanning line extends under a connection electrode that is electrically connected to the pixel electrode, and the first portion of the scanning line and the connection electrode are insulated via an insulating layer. ,
A third portion of the scanning electrode extends below the video signal line, and the third portion of the scanning line and the video signal line are insulated via an insulating layer;
The channel portion of the second TFT is present on the second portion of the scan line;
The source electrode of the second TFT extends over the first portion of the scan line, and the source electrode of the second TFT and the first portion of the scan line are insulated via an insulating layer. Has been
The drain electrode of the second TFT extends over the third portion of the scan line, and the drain electrode of the second TFT and the third portion of the scan line are interposed via an insulating layer. A liquid crystal display device characterized by being insulated.
前記走査線の上には第1のTFTと第2のTFTが配置され、
前記第1のTFTのドレイン電極は前記映像信号線と接続され、前記第1のTFTのソース電極は前記画素電極と接続し、
コモン配線が前記走査線と平行に第1の方向に延在し、
前記第2のTFTのドレイン電極は前記コモン配線の上にまで延在し、前記コモン配線と前記第2のTFTのドレイン電極とは絶縁層を介して絶縁し、
前記第2のTFTはフロート状態であることを特徴とする液晶表示装置。 The scanning lines extend in the first direction and are arranged in the second direction, the video signal lines extend in the second direction and are arranged in the first direction, and the scanning lines and the video signal lines A liquid crystal display device in which pixel electrodes are arranged in an enclosed area,
A first TFT and a second TFT are disposed on the scanning line,
The drain electrode of the first TFT is connected to the video signal line, the source electrode of the first TFT is connected to the pixel electrode,
A common line extends in a first direction parallel to the scanning line;
The drain electrode of the second TFT extends over the common wiring, and the common wiring and the drain electrode of the second TFT are insulated via an insulating layer;
The liquid crystal display device, wherein the second TFT is in a float state.
前記走査線の上には第1のTFTと第2のTFTが配置され、
前記第1のTFTのドレイン電極は前記映像信号線と接続され、前記第1のTFTのソース電極は前記画素電極と接続し、
前記走査線は前記走査線の延在する方向に延在するスリットによって第1の部分と第2の部分に分割され、
前記走査線の前記第1の部分の上には前記第2のTFTのチャネル部が存在し、
前記走査線の前記第2の部分は前記映像信号線の下にまで延在し、前記走査線の前記第2の部分と前記映像信号線とは絶縁層を介して絶縁されており、
前記画素電極と導通した画素電極接続部が前記第2のTFTのソース電極の上にまで延在し、前記画素電極接続部と前記第2のTFTのソース電極とは絶縁層を介して絶縁されていることを特徴とする液晶表示装置。 The scanning lines extend in the first direction and are arranged in the second direction, the video signal lines extend in the second direction and are arranged in the first direction, and the scanning lines and the video signal lines A liquid crystal display device in which pixel electrodes are arranged in an enclosed area,
A first TFT and a second TFT are disposed on the scanning line,
The drain electrode of the first TFT is connected to the video signal line, the source electrode of the first TFT is connected to the pixel electrode,
The scanning line is divided into a first part and a second part by a slit extending in a direction in which the scanning line extends,
A channel portion of the second TFT is present on the first portion of the scan line;
The second portion of the scanning line extends below the video signal line, and the second portion of the scanning line and the video signal line are insulated via an insulating layer,
A pixel electrode connection portion that is electrically connected to the pixel electrode extends to above the source electrode of the second TFT, and the pixel electrode connection portion and the source electrode of the second TFT are insulated via an insulating layer. A liquid crystal display device.
前記走査線の上には第1のTFTと第2のTFTが配置され、
前記第1のTFTのドレイン電極は前記映像信号線と接続され、前記第1のTFTのソース電極は前記画素電極と接続し、
前記走査線は前記走査線の延在する方向に延在する第1のスリットによって第1の部分と第2の部分に分割され、前記走査線は前記走査線の延在する方向に延在する第2のスリットによって前記第2の部分と第3の部分に分割され、
前記走査線の前記第1の部分は前記画素電極と導通した接続電極の下にまで延在し、前記走査線の前記第1の部分と前記接続電極とは絶縁層を介して絶縁されており、
前記走査電極の第3の部分は前記映像信号線の下にまで延在し、前記走査線の前記第3の部分と前記映像信号線とは絶縁層を介して絶縁されており、
前記第2のTFTのチャネル部は前記走査線の前記第2の部分の上に存在し、
前記第2のTFTのソース電極は前記走査線の前記第1の部分の上に延在し、前記第2のTFTのソース電極と前記走査線の前記第1の部分は絶縁層を介して絶縁されており、
前記第2のTFTのドレイン電極は、前記走査線の前記第3の部分の上に延在し、前記第2のTFTのドレイン電極と前記走査線の前記第3の部分は絶縁層を介して絶縁されている液晶表示装置に対し、
前記第1のTFTのソース電極およびドレイン電極をレーザによって切断し、前記第2のTFTの前記ソース電極と前記走査線の前記第1の部分をレーザ溶接によって接続し、前記第2のTFTの前記ドレイン電極と前記走査線の前記第3の部分とをレーザ溶接によって接続し、かつ、前記走査線の前記第1の部分と前記走査線の前記第2の部分をレーザ切断によって絶縁し、前記走査線の前記第3の部分と前記走査線の前記第2の部分をレーザ切断によって絶縁することを特徴とする液晶表示装置の製造方法。 The scanning lines extend in the first direction and are arranged in the second direction, the video signal lines extend in the second direction and are arranged in the first direction, and the scanning lines and the video signal lines A liquid crystal display device in which pixel electrodes are arranged in an enclosed area,
A first TFT and a second TFT are disposed on the scanning line,
The drain electrode of the first TFT is connected to the video signal line, the source electrode of the first TFT is connected to the pixel electrode,
The scanning line is divided into a first portion and a second portion by a first slit extending in a direction in which the scanning line extends, and the scanning line extends in a direction in which the scanning line extends. The second slit is divided into the second part and the third part,
The first portion of the scanning line extends under a connection electrode that is electrically connected to the pixel electrode, and the first portion of the scanning line and the connection electrode are insulated via an insulating layer. ,
A third portion of the scanning electrode extends below the video signal line, and the third portion of the scanning line and the video signal line are insulated via an insulating layer;
The channel portion of the second TFT is present on the second portion of the scan line;
The source electrode of the second TFT extends over the first portion of the scan line, and the source electrode of the second TFT and the first portion of the scan line are insulated via an insulating layer. Has been
The drain electrode of the second TFT extends over the third portion of the scan line, and the drain electrode of the second TFT and the third portion of the scan line are interposed via an insulating layer. For insulated liquid crystal display devices
The source electrode and drain electrode of the first TFT are cut by a laser, the source electrode of the second TFT and the first portion of the scanning line are connected by laser welding, and the second TFT The drain electrode and the third portion of the scanning line are connected by laser welding, the first portion of the scanning line and the second portion of the scanning line are insulated by laser cutting, and the scanning A method of manufacturing a liquid crystal display device, wherein the third portion of the line and the second portion of the scanning line are insulated by laser cutting.
前記走査線の上には第1のTFTと第2のTFTが配置され、
前記第1のTFTのドレイン電極は前記映像信号線と接続され、前記第1のTFTのソース電極は前記画素電極と接続し、
コモン配線が前記走査線と平行に第1の方向に延在し、
前記第2のTFTのドレイン電極は前記コモン配線の上にまで延在し、前記コモン配線と前記第2のTFTのドレイン電極とは絶縁層を介して絶縁し、
前記第2のTFTはフロート状態である液晶表示装置に対し、
前記第1のTFTのドレイン電極をレーザによって切断し、前記第2のTFTのドレイン電極と前記コモン配線を第1の接続部においてレーザ溶接によって接続し、前記映像信号線と前記コモン配線を第2の接続部においてレーザ溶接によって接続し、
前記第1の接続部および前記第2の接続部よりも外側において、前記コモン配線をレーザによって切断することを特徴とする液晶表示装置の製造方法。 The scanning lines extend in the first direction and are arranged in the second direction, the video signal lines extend in the second direction and are arranged in the first direction, and the scanning lines and the video signal lines A liquid crystal display device in which pixel electrodes are arranged in an enclosed area,
A first TFT and a second TFT are disposed on the scanning line,
The drain electrode of the first TFT is connected to the video signal line, the source electrode of the first TFT is connected to the pixel electrode,
A common line extends in a first direction parallel to the scanning line;
The drain electrode of the second TFT extends over the common wiring, and the common wiring and the drain electrode of the second TFT are insulated via an insulating layer;
For the liquid crystal display device in which the second TFT is in a float state,
The drain electrode of the first TFT is cut by a laser, the drain electrode of the second TFT and the common wiring are connected by laser welding at a first connection portion, and the video signal line and the common wiring are connected to the second TFT. Connected by laser welding at the connection of
A method of manufacturing a liquid crystal display device, wherein the common wiring is cut by a laser outside of the first connection portion and the second connection portion.
前記走査線の上には第1のTFTと第2のTFTが配置され、
前記第1のTFTのドレイン電極は前記映像信号線と接続され、前記第1のTFTのソース電極は前記画素電極と接続し、
前記走査線は前記走査線の延在する方向に延在するスリットによって第1の部分と第2の部分に分割され、
前記走査線の前記第1の部分の上には前記第2のTFTのチャネル部が存在し、
前記走査線の前記第2の部分は前記映像信号線の下にまで延在し、前記走査線の前記第2の部分と前記映像信号線とは絶縁層を介して絶縁されており、
前記画素電極と導通した画素電極接続部が前記第2のTFTのソース電極の上にまで延在し、前記画素電極接続部と前記第2のTFTのソース電極とは絶縁層を介して絶縁されている液晶表示装置に対し、
前記第1のTFTの前記ドレイン電極と前記ソース電極をレーザによって切断し、前記第2のTFTの前記ソース電極と前記画素電極接続部をレーザ溶接によって接続し、前記第2のTFTのドレイン電極と前記走査線の前記第2の部分をレーザ溶接によって接続し、
前記走査線の前記第2の部分をレーザによって切断して前記走査線の前記第1の部分と前記走査線の前記第2の部分を絶縁することを特徴とする液晶表示装置の製造方法。 The scanning lines extend in the first direction and are arranged in the second direction, the video signal lines extend in the second direction and are arranged in the first direction, and the scanning lines and the video signal lines A liquid crystal display device in which pixel electrodes are arranged in an enclosed area,
A first TFT and a second TFT are disposed on the scanning line,
The drain electrode of the first TFT is connected to the video signal line, the source electrode of the first TFT is connected to the pixel electrode,
The scanning line is divided into a first part and a second part by a slit extending in a direction in which the scanning line extends,
A channel portion of the second TFT is present on the first portion of the scan line;
The second portion of the scanning line extends below the video signal line, and the second portion of the scanning line and the video signal line are insulated via an insulating layer,
A pixel electrode connection portion that is electrically connected to the pixel electrode extends to above the source electrode of the second TFT, and the pixel electrode connection portion and the source electrode of the second TFT are insulated via an insulating layer. For liquid crystal display devices
The drain electrode and the source electrode of the first TFT are cut by a laser, the source electrode of the second TFT and the pixel electrode connection portion are connected by laser welding, and the drain electrode of the second TFT Connecting the second portion of the scan line by laser welding;
A method of manufacturing a liquid crystal display device, wherein the second portion of the scanning line is cut by a laser to insulate the first portion of the scanning line from the second portion of the scanning line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008228684A JP5004908B2 (en) | 2008-09-05 | 2008-09-05 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008228684A JP5004908B2 (en) | 2008-09-05 | 2008-09-05 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010061025A JP2010061025A (en) | 2010-03-18 |
JP5004908B2 true JP5004908B2 (en) | 2012-08-22 |
Family
ID=42187860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008228684A Active JP5004908B2 (en) | 2008-09-05 | 2008-09-05 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004908B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI421829B (en) * | 2011-06-07 | 2014-01-01 | Au Optronics Corp | Display apparatus and display driving method thereof |
CN112419954A (en) * | 2019-08-21 | 2021-02-26 | 群创光电股份有限公司 | Electronic device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61153619A (en) * | 1984-12-27 | 1986-07-12 | Asahi Glass Co Ltd | Thin film transistor |
JPS61213880A (en) * | 1985-03-19 | 1986-09-22 | 旭硝子株式会社 | Display element |
JPH02165125A (en) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | Display device |
JPH0317614A (en) * | 1989-06-15 | 1991-01-25 | Sharp Corp | Production of active matrix display device |
JPH07199221A (en) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | Liquid crystal display device |
JP2002350901A (en) * | 2001-02-15 | 2002-12-04 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and its restoring method |
JP2007292878A (en) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | Liquid crystal display device and method for manufacturing the same |
JP2007292879A (en) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | Liquid crystal display device |
JP2007298791A (en) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | Liquid crystal display device and method for repairing its defect |
JP5004606B2 (en) * | 2006-05-31 | 2012-08-22 | 株式会社ジャパンディスプレイイースト | Display device |
-
2008
- 2008-09-05 JP JP2008228684A patent/JP5004908B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010061025A (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4105210B2 (en) | Active matrix substrate, display device, and pixel defect correction method | |
JP4693781B2 (en) | Active matrix substrate and display device | |
JP4627065B2 (en) | Active matrix substrate, pixel defect correcting method and manufacturing method thereof | |
JP4088619B2 (en) | Active matrix substrate and display device | |
US6833882B2 (en) | Liquid crystal display device and fabricating method thereof and method of repairing pixel using the same | |
US7224032B2 (en) | Electronic device, display device and production method thereof | |
US9678399B2 (en) | Array substrate, method of repairing the same, display panel and display device | |
US9076710B2 (en) | Array substrate of display panel | |
WO2007074556A1 (en) | Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate | |
JP2008096940A (en) | Pixel structure and repair method thereof | |
KR101761276B1 (en) | Liquid crystal display panel and repairing method thereof | |
JP6629441B2 (en) | Liquid crystal display | |
JP2003307748A (en) | Liquid crystal display device and manufacturing method thereof | |
JP5123788B2 (en) | Liquid crystal display | |
JP5004908B2 (en) | Liquid crystal display | |
US20080174713A1 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
JP2014017456A (en) | Display device and pixel defect correction method | |
US8174637B2 (en) | Thin-film transistor substrate comprising a repair pattern | |
US7532302B2 (en) | Method of repairing gate line on TFT array substrate | |
JP5080402B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP4627081B2 (en) | Active matrix substrate and display device | |
JP5536159B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2004021087A (en) | Liquid crystal display and its manufacturing method | |
JP2021117485A (en) | Liquid crystal display device | |
JP2006171410A (en) | Active matrix substrate, and display device, and its defect correcting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100812 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120412 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5004908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |