JP5004571B2 - 同報通信範囲を示す無効な整合状態を正確に形成するためのデータ処理システム、キャッシュ・システム、および方法 - Google Patents
同報通信範囲を示す無効な整合状態を正確に形成するためのデータ処理システム、キャッシュ・システム、および方法 Download PDFInfo
- Publication number
- JP5004571B2 JP5004571B2 JP2006341782A JP2006341782A JP5004571B2 JP 5004571 B2 JP5004571 B2 JP 5004571B2 JP 2006341782 A JP2006341782 A JP 2006341782A JP 2006341782 A JP2006341782 A JP 2006341782A JP 5004571 B2 JP5004571 B2 JP 5004571B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- memory
- domain
- matching
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図面を参照して、特に図1を参照すると、本発明に係るキャッシュ整合対称型マルチプロセッサ(SMP)データ処理システムの実施形態例の高レベルのブロック図が示されている。図示のように、データ処理システム100は、データおよび命令を処理するための複数の処理ノード102aおよび102bを含む。処理ノード102aおよび102bは、アドレス、データ、および制御情報を伝搬するためのシステム相互接続110に結合される。システム相互接続110は、例えば、バス相互接続、スイッチ相互接続、または混合相互接続として実施される。
図4を参照すると、図1のデータ処理システム100のローカルまたはシステム相互接続110および114上の動作例の時空間図が示されている。動作は、L2キャッシュ230のマスタ232(またはI/Oコントローラ214などの他のマスタ)がローカル相互接続114またはシステム相互接続110あるいはその両方の上に要求402を発すると開始する。要求402は、好ましくは、所望のアクセスの種類および要求によってアクセスされるべきリソースを示すリソース識別子(例えば、実アドレス)を含む。通常の種類の要求は、好ましくは、以下の表1に示すものを含む。
従来の同報通信ベースのデータ処理システムは、キャッシュ整合性および同報通信を通じたデータ配信の両方を扱っており、従来のシステムにおいては、同報通信は、システム相互接続上で、少なくともシステムないの全てのメモリ・コントローラおよびキャッシュ階層へ送られる。代替アーキテクチャおよび同規模のシステムと比較すると、同報通信ベースのシステムは、少ないアクセス待ち時間、よりよいデータ処理、および共有メモリ・ブロックの整合性管理を提供する傾向がある。
上述のデータ配信ドメインの実施は、データ・アクセス待ち時間を改良するものの、この拡張は、システムの拡大が増加するにつれてトラフィック量がm×nで乗法的に増加することには対処していない。同報通信ベースの整合機構を維持しつつ、トラフィック量を削減するためには、本発明の好ましい実施形態は、整合ドメインを追加的に実施する。整合ドメインは、上述したデータ配送ドメインと同様に、各処理ノード102が別個の整合ドメインを形成することによって好都合に実施できる(しかし、実施する必要があるわけではない)。データ配送ドメインおよび整合ドメインは、同時に存在しうるが、同時に存在する必要性はない。以後、データ処理システム100の動作例を説明する目的で、これらのドメインは、処理ノード102によって規定される境界線を有するものとする。
不必要なローカル動作の発生を制限して、それによって動作待ち時間を削減してローカル相互接続上のさらなる帯域幅を保護するために、本発明は、好ましくは、関連メモリ・ブロックのコピーがローカル整合ドメイン外部にキャッシュされるかどうかを示すドメイン・インジケータをメモリ・ブロック毎に実施する。例えば、図5は、本発明に係るドメイン・インジケータの第1の実施例を示す。図5に示すように、システム・メモリ108は、ダイナミック・ランダム・アクセス・メモリ(DRAM)内に実施されてもよく、複数のメモリ・ブロックを記憶する。システム・メモリ108は、メモリ・ブロック500およびドメイン・インジケータ504内にエラーがもしあればそれを訂正するために使用される関連エラー訂正コード(ECC)502を、各メモリ・ブロック500に関連付けて記憶する。本発明の実施形態によっては、ドメイン・インジケータ504は、特定の整合ドメインを識別(すなわち、整合ドメインまたはノード番号を指定)してもよいが、以後、ドメイン・インジケータ504は、メモリ・ブロック500に対するLPCの役割を果たすメモリ・コントローラ206と同一の制御ドメイン内にのみ、可能であれば関連メモリ・ブロック500がキャッシュされる場合に(例えば、「ローカル」を示すための「1」に)設定される、1ビットのインジケータであるものとする。ドメイン・インジケータ504は、違ったように(例えば、「グローバル」を示すための「0」に)再設定される。ドメイン・インジケータ504を設定して「ローカル」を示すことは、「グローバル」に間違って設定しても整合エラーは生じないという点で、不明確に実施される場合もあるが、不必要なグローバル同報通信動作を引き起こす場合もある。
本発明は、好ましくは、上述のように、データ配信および整合ドメインの実施を活用するように設計されたキャッシュ整合プロトコルを実施する。好ましい一実施形態において、プロトコル内のキャッシュ整合状態は、(1)キャッシュがメモリ・ブロックに対するHPCであるかどうかの示唆を提供するのに加えて、(2)キャッシュされたコピーが、当該メモリ階層レベルでのキャッシュのうちで固有かどうか(すなわち、システム全般に渡る唯一のキャッシュされたコピーか)、(3)メモリ・ブロックのコピーをメモリ・ブロックに対する要求のマスタへ提供できるか、およびいつ提供できるか、(4)メモリ・ブロックのキャッシュされた像が、LPC(システム・メモリ)における対応メモリ・ブロックと一致するかどうか、および(5)遠隔整合ドメイン内の他のキャッシュが、一致するアドレスを有するキャッシュ・エントリを(おそらく)保持するかどうかをも示す。これらの5つの属性は、例えば、以下の表にまとめた周知のMESI(修正、排他、共有、無効)プロトコルの変形例において表現できる。
LPCにアクセスしてメモリ・ブロックが可能であればローカルにだけキャッシュされたと知られているかどうかを判断する必要性を避けるために、Ig(無効グローバル)整合状態を使用して、整合ドメインにキャッシュされたメモリ・ブロックのコピーが残っていない場合のドメイン表示を維持する。Ig状態は、本明細書において、(1)キャッシュ・アレイ内の関連メモリ・ブロックが無効であること、(2)キャッシュ・ディレクトリ内のアドレス・タグが有効であること、および(3)アドレス・タグによって識別されたメモリ・ブロックのコピーは、ホーム整合ドメイン以外の整合ドメイン内にキャッシュされている可能性があることを示すキャッシュ整合状態として定義される。Igの表示は、不明確が好ましく、不明確とは、整合性違反のない不正確であってもよいことを意味する。
Igp(無効グローバル予測のみ)整合状態は、非ホーム整合ドメインにメモリ・ブロックのコピーがホーム整合ドメイン内にキャッシュされていないままの場合にキャッシュされたドメイン表示を維持するために使用される。Igp状態は、本明細書において、(1)キャッシュ・アレイ内の関連メモリ・ブロックが無効であること、(2)キャッシュ・ディレクトリ内のアドレス・タグが有効であること、(3)現在の整合ドメインが、ホーム整合ドメインでないこと、および(4)アドレス・タグによって識別されたメモリ・ブロックのコピーは、現在の非ホーム整合ドメイン以外の整合ドメイン内にキャッシュされている可能性があることを示すキャッシュ整合状態として定義される。明確に形成されていたとしても、Igp表示は、不明確が好ましく、不明確とは、整合性違反のない不正確であってもよいことを意味する。
In状態は、本明細書において、(1)キャッシュ・アレイ内の関連メモリ・ブロックが無効であること、(2)キャッシュ・ディレクトリ内のアドレス・タグが有効であること、および(3)アドレス・タグによって識別されたメモリ・ブロックのコピーは、キャッシュされている可能性があるが、たとえそうであっても、ローカル整合ドメイン内の1つ以上の他のキャッシュ階層によるものに過ぎないことを示すキャッシュ整合状態として定義される。Inの表示は、不明確が好ましく、不明確とは、整合性違反のない不正確であってもよいことを意味する。In状態は、排他的アクセス要求(例えば、バスRWITM動作)に応じて、要求されたメモリ・ブロックをキャッシュが同一の整合ドメイン内の要求者に対して提供することに応じて、より低レベルのキャッシュ内に形成される。
以下に説明する動作において、共有された要求されたメモリ・ブロックをSr整合状態で保持する低レベルのキャッシュが同一のドメイン内に要求マスタとして存在するかどうかを判断できれば有用である。一実施形態において、「ローカル」Srスヌーパが同一のドメイン内に要求マスタとして存在することは、要求されたメモリ・ブロックをSr整合状態で保持する低レベルのキャッシュにおけるスヌーパの応答の振舞いによって示すことができる。例えば、各バス動作は、バス動作がドメイン境界を横断したかどうかを示す範囲インジケータを含むとする(例えば、マスタの明示的なドメイン・インジケータまたは単一のローカル/非ローカルの範囲ビット)と、共有されたメモリ・ブロックをSr整合状態で保持する低レベルのキャッシュは、同一のデータ提供ドメイン内のマスタによる要求についてのみSr状態で要求を肯定する部分応答を提供でき、また、他の全ての要求についてはS状態を示す部分応答を提供することができる。そのような実施形態において、応答の振舞いは、表3に示すようにまとめられる。ここで、プライム符号(’)の表示を使用して、メモリ・ブロックの実際のキャッシュ状態とは異なる場合もある部分応答を指定している。
図6を参照すると、本発明に係るデータ処理システムにおけるプロセッサ(CPU)要求に対応する方法例の高レベルの論理フローチャートが示されている。本明細書に提示した他の論理フローチャートと同様に、図6に示すステップの少なくともいくつかは、図示とは異なる順序で行われてもよく、または同時に行われてもよい。
104a,104b,104c,104d 処理部
108a,108b,108c,108d システム・メモリ
Claims (18)
- 少なくとも第1および第2の整合ドメインを含むキャッシュ整合データ処理システムにおけるデータ処理の方法であって、
前記データ処理システムの前記第1の整合ドメイン内の第1のキャッシュ・メモリ内において、アドレス・タグおよび整合状態フィールドに関連した記憶位置にメモリ・ブロックを保持するステップと、
前記メモリ・ブロックに関連したアドレスが割り当てられたホーム・システム・メモリが前記第1の整合ドメイン内にあるかどうかを判断するステップと、
前記ホーム・システム・メモリが前記第1の整合ドメイン内にない場合には、前記アドレス・タグは有効であることと、前記記憶位置は有効なデータを含まないことと、前記第1の整合ドメインは前記ホーム・システム・メモリを含まないことと、前記メモリ・ブロックが前記第1の整合ドメインの外部にキャッシュされることとを示す整合状態に前記整合状態フィールドを設定するステップと
を含む、方法。 - 前記設定ステップは、前記データ処理システムの前記第2の整合ドメイン内の第2のキャッシュ・メモリによる排他的アクセス要求に応じて、前記整合状態フィールドを前記整合状態に設定するステップを含む、請求項1に記載の方法。
- 前記排他的アクセス要求は、修正目的の読み出し(RWITM)動作を含み、
前記方法は、前記第1のキャッシュ・メモリが、前記RWITM動作に応じて、前記第2の整合ドメイン内の前記第2のキャッシュ・メモリに前記メモリ・ブロックを提供するステップをさらに含む、請求項2に記載の方法。 - 前記設定ステップは、前記メモリ・ブロックの前記ホーム・システム・メモリへ前記メモリ・ブロックを最初にキャストアウトせずに、前記整合状態フィールドを前記整合状態に設定するステップを含む、請求項2に記載の方法。
- 前記整合状態は、第1の整合状態を含み、前記設定ステップは、前記メモリ・ブロックが有効であることと、前記ホーム・システム・メモリ内の対応メモリ・ブロックに対して修正されることとを示す第2の整合状態から、前記整合状態フィールドを前記第1の整合状態に更新するステップを含む、請求項2に記載の方法。
- 前記整合状態は、第1の整合状態を含み、前記方法は、
前記ホーム・システム・メモリが前記第1の整合ドメイン内にあると判断することに応じて、前記アドレス・タグは有効であることと、前記記憶位置は有効なデータを含まないことと、前記第1の整合ドメインは前記ホーム・システム・メモリを含むことと、前記メモリ・ブロックが前記第1の整合ドメインの外部にキャッシュされることとを示す第2の整合状態に前記整合状態フィールドを設定するステップをさらに含む、請求項1に記載の方法。 - 前記第1のキャッシュ・メモリが、前記整合状態を参照して、前記第2の整合ドメインを含む同報通信送信の範囲を予測するステップと、
前記第1のキャッシュ・メモリが、前記予測された範囲の同報通信動作を生じさせるステップとをさらに含む、請求項1に記載の方法。 - 前記第1のキャッシュ・メモリが、キャストアウト動作を行わずに、前記アドレス・タグを含むエントリを解除する、請求項1に記載の方法。
- 少なくとも1つの処理部をそれぞれ含む少なくとも第1および第2の整合ドメインを含むキャッシュ整合データ処理システムのためのキャッシュ・メモリであって、前記第1の整合ドメインは、前記キャッシュ・メモリを含み、前記第2の整合ドメインは、他の整合キャッシュ・メモリを含み、前記キャッシュ・メモリは、
キャッシュ・コントローラと、
メモリ・ブロックをキャッシュするためのキャッシュ・アレイと、
キャッシュ・ディレクトリとを含み、前記キャッシュ・ディレクトリは、
前記メモリ・ブロックに関連したアドレス・タグを記憶するためのタグ・フィールドと、
前記タグ・フィールドおよび前記キャッシュ・アレイに関連した整合状態フィールドとを含み、前記整合状態フィールドは、複数の予想整合状態を含み、前記複数の予想整合状態は、前記アドレス・タグは有効であることと、前記記憶位置は有効なデータを含まないことと、前記第1の整合ドメインはホーム・システム・メモリを含まないことと、前記メモリ・ブロックが前記第1の整合ドメインの外部にキャッシュされることとを示す整合状態を含む、キャッシュ・メモリ。 - 前記キャッシュ・コントローラは、前記データ処理システムの前記第2の整合ドメイン内の前記他のキャッシュ・メモリによる排他的アクセス要求と、前記ホーム・システム・メモリは前記第1の整合ドメイン内にないという示唆とに応じて、前記整合状態フィールドを前記整合状態に設定する、請求項9に記載のキャッシュ・メモリ。
- 前記排他的アクセス要求は、修正目的の読み出し(RWITM)動作を含み、
前記キャッシュ・メモリは、前記RWITM動作に応じて、前記第2の整合ドメイン内の前記他のキャッシュ・メモリに前記メモリ・ブロックを提供するステップをさらに含む、
請求項10に記載のキャッシュ・メモリ。 - 前記キャッシュ・コントローラは、前記ホーム・システム・メモリへ前記メモリ・ブロックを最初にキャストアウトせずに、前記整合状態フィールドを前記整合状態に設定する、請求項10に記載のキャッシュ・メモリ。
- 前記整合状態は、前記複数の予想整合状態のうちの第1の整合状態を含み、
前記複数の予想整合状態は、前記メモリ・ブロックが有効であることと、前記ホーム・システム・メモリ内の対応メモリ・ブロックに対して修正されることとを示す第2の整合状態を含み、
前記キャッシュ・コントローラは、前記整合状態フィールドを、前記第2の整合状態から前記第1の整合状態へ更新する請求項10に記載のキャッシュ・メモリ。 - 前記整合状態は、第1の整合状態を含み、
前記複数の予想整合状態は、前記アドレス・タグは有効であることと、前記記憶位置は有効なデータを含まないことと、前記第1の整合ドメインは前記ホーム・システム・メモリを含むことと、前記メモリ・ブロックが前記第1の整合ドメインの外部にキャッシュされることとを示す第2の整合状態を含み、
前記キャッシュ・コントローラは、前記第1の整合ドメイン外部の要求者からの排他的アクセス動作の受信と、前記ホーム・システム・メモリは前記第1の整合ドメイン外部にあるという示唆とに応じて、前記整合状態フィールドを前記第2の整合状態に設定する、請求項9に記載のキャッシュ・メモリ。 - 前記第1のキャッシュ・メモリの前記キャッシュ・コントローラは、前記整合状態を参照して、前記第2の整合ドメインを含む同報通信送信の範囲を予測して、前記予測された範囲の同報通信動作を生じさせる、請求項9に記載のキャッシュ・メモリ。
- 前記第1のキャッシュ・メモリの前記キャッシュ・コントローラは、キャストアウト動作を行わずに、前記アドレス・タグを含むエントリを解除する、請求項9に記載のキャッシュ・メモリ。
- 少なくとも1つのプロセッサ・コアと、
請求項9に記載のキャッシュ・メモリとを備える、データ処理システム。 - データ処理システムであって、
少なくとも1つの処理部をそれぞれ含む第1および第2の整合ドメインを有し、前記第1の整合ドメインは、第1のキャッシュ・メモリを含み、前記第2の整合ドメインは、第2の整合キャッシュ・メモリを含み、
前記データ処理システムの前記第1の整合ドメイン内の前記第1のキャッシュ・メモリは、アドレス・タグおよび整合状態フィールドに関連した記憶位置にメモリ・ブロックを保持し、
前記整合状態フィールドは、複数の予想整合状態を有し、前記複数の予想整合状態は、前記アドレス・タグは有効であることと、前記記憶位置は有効なデータを含まないことと、前記第1の整合ドメインはホーム・システム・メモリを含まないことと、前記メモリ・ブロックが前記第1の整合ドメインの外部にキャッシュされることとを示す整合状態を含む、データ処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/333615 | 2006-01-17 | ||
US11/333,615 US7512742B2 (en) | 2006-01-17 | 2006-01-17 | Data processing system, cache system and method for precisely forming an invalid coherency state indicating a broadcast scope |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007193784A JP2007193784A (ja) | 2007-08-02 |
JP5004571B2 true JP5004571B2 (ja) | 2012-08-22 |
Family
ID=38264611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006341782A Expired - Fee Related JP5004571B2 (ja) | 2006-01-17 | 2006-12-19 | 同報通信範囲を示す無効な整合状態を正確に形成するためのデータ処理システム、キャッシュ・システム、および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7512742B2 (ja) |
JP (1) | JP5004571B2 (ja) |
CN (1) | CN100465923C (ja) |
TW (1) | TWI380173B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7921179B1 (en) * | 2008-01-15 | 2011-04-05 | Net App, Inc. | Reducing latency of access requests in distributed storage systems having a shared data set |
US8874853B2 (en) | 2010-06-04 | 2014-10-28 | International Business Machines Corporation | Local and global memory request predictor |
US9703706B2 (en) * | 2011-02-28 | 2017-07-11 | Oracle International Corporation | Universal cache management system |
US8775904B2 (en) | 2011-12-07 | 2014-07-08 | International Business Machines Corporation | Efficient storage of meta-bits within a system memory |
WO2013095640A1 (en) | 2011-12-23 | 2013-06-27 | Intel Corporation | Methods and apparatus for efficient communication between caches in hierarchical caching design |
US9588889B2 (en) * | 2011-12-29 | 2017-03-07 | Intel Corporation | Domain state |
US8793442B2 (en) * | 2012-02-08 | 2014-07-29 | International Business Machines Corporation | Forward progress mechanism for stores in the presence of load contention in a system favoring loads |
CN104331352B (zh) * | 2014-11-19 | 2018-03-09 | 浪潮(北京)电子信息产业有限公司 | cache一致性芯片地址带外读取检测方法及装置 |
US10776266B2 (en) * | 2018-11-07 | 2020-09-15 | Arm Limited | Apparatus and method of modification of stored data |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5852716A (en) | 1996-07-02 | 1998-12-22 | Sun Microsystems, Inc. | Split-SMP computer system with local domains and a top repeater that distinguishes local and global transactions |
US6374330B1 (en) * | 1997-04-14 | 2002-04-16 | International Business Machines Corporation | Cache-coherency protocol with upstream undefined state |
US5966729A (en) * | 1997-06-30 | 1999-10-12 | Sun Microsystems, Inc. | Snoop filter for use in multiprocessor computer systems |
US6192451B1 (en) * | 1998-02-17 | 2001-02-20 | International Business Machines Corporation | Cache coherency protocol for a data processing system including a multi-level memory hierarchy |
US6606676B1 (en) | 1999-11-08 | 2003-08-12 | International Business Machines Corporation | Method and apparatus to distribute interrupts to multiple interrupt handlers in a distributed symmetric multiprocessor system |
US6766360B1 (en) * | 2000-07-14 | 2004-07-20 | Fujitsu Limited | Caching mechanism for remote read-only data in a cache coherent non-uniform memory access (CCNUMA) architecture |
US6658538B2 (en) * | 2001-06-21 | 2003-12-02 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system having a page table including node-specific data storage and coherency control |
US6754782B2 (en) | 2001-06-21 | 2004-06-22 | International Business Machines Corporation | Decentralized global coherency management in a multi-node computer system |
US6785774B2 (en) | 2001-10-16 | 2004-08-31 | International Business Machines Corporation | High performance symmetric multiprocessing systems via super-coherent data mechanisms |
JP4043225B2 (ja) * | 2001-12-10 | 2008-02-06 | 株式会社ルネサステクノロジ | キャッシュ装置および方法 |
US6973544B2 (en) * | 2002-01-09 | 2005-12-06 | International Business Machines Corporation | Method and apparatus of using global snooping to provide cache coherence to distributed computer nodes in a single coherent system |
US7100001B2 (en) | 2002-01-24 | 2006-08-29 | Intel Corporation | Methods and apparatus for cache intervention |
US7096323B1 (en) | 2002-09-27 | 2006-08-22 | Advanced Micro Devices, Inc. | Computer system with processor cache that stores remote cache presence information |
GB2403560A (en) | 2003-07-02 | 2005-01-05 | Advanced Risc Mach Ltd | Memory bus within a coherent multi-processing system |
US7389388B2 (en) * | 2005-02-10 | 2008-06-17 | International Business Machines Corporation | Data processing system and method for efficient communication utilizing an in coherency state |
US7454578B2 (en) * | 2005-02-10 | 2008-11-18 | International Business Machines Corporation | Data processing system and method for predictively selecting a scope of broadcast of an operation utilizing a location of a memory |
US8140770B2 (en) * | 2005-02-10 | 2012-03-20 | International Business Machines Corporation | Data processing system and method for predictively selecting a scope of broadcast of an operation |
US7536513B2 (en) * | 2005-03-31 | 2009-05-19 | International Business Machines Corporation | Data processing system, cache system and method for issuing a request on an interconnect fabric without reference to a lower level cache based upon a tagged cache state |
US7290094B2 (en) * | 2005-05-17 | 2007-10-30 | International Business Machines Corporation | Processor, data processing system, and method for initializing a memory block to an initialization value without a cache first obtaining a data valid copy |
US20070150664A1 (en) * | 2005-12-28 | 2007-06-28 | Chris Dombrowski | System and method for default data forwarding coherent caching agent |
-
2006
- 2006-01-17 US US11/333,615 patent/US7512742B2/en not_active Expired - Fee Related
- 2006-07-19 CN CNB2006101062903A patent/CN100465923C/zh not_active Expired - Fee Related
- 2006-12-19 JP JP2006341782A patent/JP5004571B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-05 TW TW096100418A patent/TWI380173B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2007193784A (ja) | 2007-08-02 |
CN100465923C (zh) | 2009-03-04 |
TW200813715A (en) | 2008-03-16 |
TWI380173B (en) | 2012-12-21 |
US20070168618A1 (en) | 2007-07-19 |
CN101004710A (zh) | 2007-07-25 |
US7512742B2 (en) | 2009-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5105863B2 (ja) | 複数のコヒーレンシ・ドメインを有するデータ処理システムでフラッシュ動作を処理するデータ処理システム、方法、およびメモリ・コントローラ | |
US7404046B2 (en) | Cache memory, processing unit, data processing system and method for filtering snooped operations | |
US7451277B2 (en) | Data processing system, cache system and method for updating an invalid coherency state in response to snooping an operation | |
US7389388B2 (en) | Data processing system and method for efficient communication utilizing an in coherency state | |
US8140770B2 (en) | Data processing system and method for predictively selecting a scope of broadcast of an operation | |
US7716428B2 (en) | Data processing system, cache system and method for reducing imprecise invalid coherency states | |
JP5116418B2 (ja) | マルチプロセッサ・データ処理システムにおいて、データを処理する方法、マルチプロセッサ・データ処理システムのための処理ユニット、およびデータ処理システム | |
JP4928812B2 (ja) | タグ付きキャッシュ状態に基づいて下位レベル・キャッシュへの参照なしに相互接続ファブリック上にリクエストを送出するためのデータ処理システム、キャッシュ・システム、および方法 | |
US7584329B2 (en) | Data processing system and method for efficient communication utilizing an Ig coherency state | |
US7467323B2 (en) | Data processing system and method for efficient storage of metadata in a system memory | |
US7454577B2 (en) | Data processing system and method for efficient communication utilizing an Tn and Ten coherency states | |
JP5004571B2 (ja) | 同報通信範囲を示す無効な整合状態を正確に形成するためのデータ処理システム、キャッシュ・システム、および方法 | |
US7577797B2 (en) | Data processing system, cache system and method for precisely forming an invalid coherency state based upon a combined response | |
US7454578B2 (en) | Data processing system and method for predictively selecting a scope of broadcast of an operation utilizing a location of a memory | |
US8230178B2 (en) | Data processing system and method for efficient coherency communication utilizing coherency domain indicators | |
US7584331B2 (en) | Data processing system and method for selectively updating an invalid coherency state in response to snooping a castout | |
US7725619B2 (en) | Data processing system and method that permit pipelining of I/O write operations and multiple operation scopes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |