CN104331352B - cache一致性芯片地址带外读取检测方法及装置 - Google Patents
cache一致性芯片地址带外读取检测方法及装置 Download PDFInfo
- Publication number
- CN104331352B CN104331352B CN201410663826.6A CN201410663826A CN104331352B CN 104331352 B CN104331352 B CN 104331352B CN 201410663826 A CN201410663826 A CN 201410663826A CN 104331352 B CN104331352 B CN 104331352B
- Authority
- CN
- China
- Prior art keywords
- information
- configuration
- read
- module
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 206010068052 Mosaicism Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 210000003765 sex chromosome Anatomy 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种高速缓存(cache)一致性芯片地址带外读取检测方法及系统。上述方法包括以下步骤：配置读取模块将配置信息传送至逻辑检测存储模块；所述逻辑检测存储模块根据所述配置信息记录报文信息；当一致性问题发生时，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息。本发明提供的cache一致性芯片地址带外读取检测方法及装置，具有配置灵活、存储资源占用量少、可读性强、操作方便的特点。
Description
技术领域
本发明涉及计算机高速缓存(cache)一致性技术领域，尤其涉及一种cache一致性芯片地址带外读取检测方法及装置。
背景技术
随着云计算、大数据等新型技术的发展，基于X86 CPU的高端多路服务器在构建关键应用主机系统方面具有不可替代的作用。而基于cache一致性互联芯片是构成多路服务器系统(如NUMA系统)的关键部件。在芯片原型验证的过程中，一般采取逻辑分析仪、chipscope波形抓取工等记录波形，进行调试验证。然而，在实际系统中，在碰到协议层面的一致性问题时，需要记录的过程很长，无关干扰信息大量增加。而且，中央处理器(CPU)报文产生与基本输入输出系统(BIOS)和操作系统(OS)相关，芯片逻辑无法控制，只能被动处理，传统的调试手段就会碰到存储空间或资源有限、记录内容冗杂不便于分析、触发困难等情况，这不利于加快验证进度。
发明内容
本发明提供一种cache一致性芯片地址带外读取检测方法及装置，具有配置灵活、存储资源占用量少、可读性强、操作方便的特点。
为了解决上述技术问题，本发明提供一种高速缓存(cache)一致性芯片地址带外读取检测方法，包括以下步骤：配置读取模块将配置信息传送至逻辑检测存储模块；所述逻辑检测存储模块根据所述配置信息记录报文信息；当一致性问题发生时，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息。
进一步地，所述配置信息包括控制信息和特征信息，所述控制信息表述所述特征信息是否有效可用，是否需要清除或归零所述逻辑检测存储模块中的信息记录。
进一步地，所述逻辑检测存储模块根据所述配置信息记录所述报文信息的过程包括：所述逻辑检测存储模块根据所述配置信息确定将有效的特征信息作为触发条件，当所述触发条件成立时，所述逻辑检测存储模块从芯片功能模块获取相关报文信息，并将所述报文信息写入所述逻辑检测存储模块的存储体。
进一步地，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息的过程包括：所述配置读取模块发起一次写操作，将所述逻辑检测存储模块中的单条报文保存至所述配置读取模块内部的数据读取寄存器；所述配置读取模块发起一次读操作，将存储在所述数据读取寄存器中的所述报文输出；若写入存储体的有效报文计数信息与当前读取报文计数信息相同，则所述报文信息读取完毕，若不相同，重复上述写操作及读操作。
进一步地，所述单条报文包括写入存储体的有效报文计数信息、当前读取报文计数信息及与特征信息相关的报文信息。
进一步地，所述配置读取模块在线修改所述配置信息。
本发明还提供一种cache一致性芯片地址带外读取检测装置，包括配置读取模块以及逻辑检测存储模块，所述配置读取模块连接所述逻辑检测存储模块，所述配置读取模块用于将配置信息传送至所述逻辑检测存储模块，所述逻辑检测存储模块用于根据所述配置信息记录报文信息，当一致性问题发生时，所述配置读取模块用于从所述逻辑检测存储模块读取所述报文信息。
进一步地，所述逻辑检测存储模块包括存储体，用于记录所述报文信息。
进一步地，所述配置信息包括控制信息和特征信息。
进一步地，所述配置读取模块包括读写控制接口、数据读取寄存器及信息配置寄存器，所述读写控制接口用于将从所述逻辑检测存储模块读取的所述报文信息输出，所述数据读取寄存器用于保存从所述逻辑检测存储模块读取的所述报文信息，所述信息配置寄存器用于保存所述配置信息的所述特征信息。
本发明的逻辑检测存储模块根据配置信息，全程记录并存储相关报文信息。当一致性问题发生后，配置读取模块将逻辑检测存储模块中的报文信息读取，并进行检测比对，达到调试分析协议问题的目的。
本发明的配置读取模块主要实现报文特征信息的配置和逻辑检测、存储体内容的读取等功能。逻辑检测存储模块根据配置读取模块的配置信息，记录与特征信息相关的报文信息，并进行存储体功能的读写控制管理。本发明的方法仅作为检测手段，不影响芯片其它功能模块的正常运行，最终通过带外方式读写操作的方式获取调试信息。
本发明提出的cache一致性芯片地址可配置带外读取检测方法，无需记录整个流程的所有信息，而是以预先设定可配的报文信息作为触发条件,只记录与其相关的特征行为报文，大大减少了无关信息，增强了可读性，降低了对平台存储空间资源的需求，基本可以覆盖整个操作过程。
本发明可以将实际中不可控、大数据量的报文信息一致性问题简化，只抽取记录特征报文信息进行分析，提升了验证的速度。
附图说明
图1所示为本发明较佳实施例提供的cache一致性芯片地址带外读取检测装置的示意图。
具体实施方式
图1所示为本发明较佳实施例提供的cache一致性芯片地址带外读取检测装置的示意图。本发明较佳实施例提供的cache一致性芯片地址带外读取检测装置包括配置读取模块10及逻辑检测存储模块12。配置读取模块10包括读写控制接口100(串口或JTAG口等)、信息配置寄存器102及数据读取寄存器104。逻辑检测存储模块12包括存储体120。以下参考图1详细说明本发明较佳实施例的处理流程。
于本实施例中，配置读取模块将配置信息传送至逻辑检测存储模块。配置信息包括控制信息和特征信息。配置信息通过配置读取模块将特征信息写入信息配置寄存器(串口或其它类型调试接口)，信息配置寄存器保持特征信息，直到有新的配置信息写入。
于本实施例中，所述控制信息表述所述特征信息是否有效可用，是否需要清除或归零所述逻辑检测存储模块中的信息记录。具体而言，通过配置信息的控制信息，通知逻辑检测存储模块，确认特征信息是否有效，或是否需要清除逻辑检测存储模块中的存储体的已有信息，是否归零复位存储体的读写地址，重新开始记录。其中，对于存储体中已有的记录信息，可以清除，也可以保留。
于本实施例中，逻辑检测存储模块根据配置信息的控制信息，判断是否需要将特征信息作为触发条件。逻辑检测存储模块将有效的特征信息作为触发条件，当检测到触发条件成立时，抓取芯片功能模块的报文信息，并将相关报文信息，写入逻辑检测存储模块中的存储体中(一般情况下是RAM或FLASH)，且自动将存储体的写地址加一，直到报文信息记录完成。一般情况下，存储体的深度可根据写操作计数器确认，并根据实际需要合理设置平衡存储体资源。
当协议一致性问题出现时，可以开始读取存储体中的报文信息。读取操作方式如下：
通过配置读取模块发起一次写操作，该操作与配置信息的写入不同，主要功能为将逻辑检测存储模块中的单条报文，写入配置读取模块的寄存器中。该单条报文包括写入存储体的有效报文计数信息、当前读取报文计数信息及与特征信息相关的报文信息。
逻辑检测存储模块执行完成配置读取模块的写操作后，配置读取模块将所述单条报文保存在其内部的数据读取寄存器中。逻辑检测存储模块自动将存储体的读地址加一。
通过配置读取模块再发起一次读操作，将存储在配置读取模块的数据读取寄存器中的报文内容输出到电脑(PC)或其它文件存储单元。
重复上述写操作及读操作，直至有效写入存储体的报文计数信息与当前读取报文计数信息相同，说明报文信息读取完毕，否则，说明未完成，仍需要继续读取。
于本实施例中，由于配置读取模块支持在线修改，因此可以通过控制信息调整记录时间，分段记录，或是重新配置其它特征信息进行记录。可见，触发信息可在线配置或清除，操作方便，无需掉电重置，大大加快了验证进度。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (7)
1.一种高速缓存cache一致性芯片地址带外读取检测方法，其特征在于，包括以下步骤：
配置读取模块将配置信息传送至逻辑检测存储模块；
所述逻辑检测存储模块根据所述配置信息记录包含有效特征信息的报文信息；
当一致性问题发生时，所述配置读取模块从所述逻辑检测存储模块读取所述包含有效特征信息的报文信息，包括：
所述配置读取模块发起一次写操作，将所述逻辑检测存储模块中的单条报文保存至所述配置读取模块内部的数据读取寄存器；所述配置读取模块发起一次读操作，将存储在所述数据读取寄存器中的所述单条报文输出；
所述单条报文包括写入存储体的有效报文计数信息、当前读取报文计数信息及与包含有效特征信息的报文信息；
其中，所述配置信息包括控制信息和特征信息，所述控制信息表述所述特征信息是否有效可用，是否需要清除或归零所述逻辑检测存储模块中的信息记录；
所述配置信息通过配置读取模块将特征信息写入信息配置寄存器，信息配置寄存器保持特征信息，直到有新的配置信息写入。
2.如权利要求1所述的cache一致性芯片地址带外读取检测方法，其特征在于，所述逻辑检测存储模块根据所述配置信息记录所述包含有效特征信息的报文信息的过程包括：所述逻辑检测存储模块根据所述配置信息确定将有效的特征信息作为触发条件，当所述触发条件成立时，所述逻辑检测存储模块从芯片功能模块获取包含有效特征信息的报文信息，并将所述报文信息写入所述逻辑检测存储模块的存储体。
3.如权利要求2所述的cache一致性芯片地址带外读取检测方法，其特征在于，所述配置读取模块从所述逻辑检测存储模块读取所述包含有效特征信息的报文信息的过程还包括：若写入存储体的有效报文计数信息与当前读取报文计数信息相同，则所述包含有效特征信息的报文信息读取完毕，若不相同，重复上述写操作及读操作。
4.如权利要求1所述的cache一致性芯片地址带外读取检测方法，其特征在于：所述配置读取模块在线修改所述配置信息。
5.一种cache一致性芯片地址带外读取检测装置，其特征在于，包括配置读取模块以及逻辑检测存储模块，所述配置读取模块连接所述逻辑检测存储模块，
所述配置读取模块用于将配置信息传送至所述逻辑检测存储模块，
所述逻辑检测存储模块用于根据所述配置信息记录包含有效特征信息的报文信息，
当一致性问题发生时，所述配置读取模块用于从所述逻辑检测存储模块读取所述包含有效特征信息的报文信息，所述配置读取模块从所述逻辑检测存储模块读取所述包含有效特征信息的报文信息，包括：
所述配置读取模块发起一次写操作，将所述逻辑检测存储模块中的单条报文保存至所述配置读取模块内部的数据读取寄存器；所述配置读取模块发起一次读操作，将存储在所述数据读取寄存器中的所述单条报文输出；
所述单条报文包括写入存储体的有效报文计数信息、当前读取报文计数信息及与包含有效特征信息的报文信息；
其中，所述配置信息包括控制信息和特征信息，所述控制信息表述所述特征信息是否有效可用，是否需要清除或归零所述逻辑检测存储模块中的信息记录；
所述配置信息通过配置读取模块将特征信息写入信息配置寄存器，信息配置寄存器保持特征信息，直到有新的配置信息写入。
6.如权利要求5所述的cache一致性芯片地址带外读取检测装置，其特征在于：所述逻辑检测存储模块包括存储体，用于记录所述包含有效特征信息的报文信息。
7.如权利要求5所述的cache一致性芯片地址带外读取检测装置，其特征在于：所述配置读取模块包括读写控制接口、数据读取寄存器及信息配置寄存器，所述读写控制接口用于将从所述逻辑检测存储模块读取的所述包含有效特征信息的报文信息输出，所述数据读取寄存器用于保存从所述逻辑检测存储模块读取的所述包含有效特征信息的报文信息，所述信息配置寄存器用于保存所述配置信息的所述特征信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410663826.6A CN104331352B (zh) | 2014-11-19 | 2014-11-19 | cache一致性芯片地址带外读取检测方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410663826.6A CN104331352B (zh) | 2014-11-19 | 2014-11-19 | cache一致性芯片地址带外读取检测方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104331352A CN104331352A (zh) | 2015-02-04 |
| CN104331352B true CN104331352B (zh) | 2018-03-09 |
Family
ID=52406084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410663826.6A Active CN104331352B (zh) | 2014-11-19 | 2014-11-19 | cache一致性芯片地址带外读取检测方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104331352B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105573881B (zh) * | 2015-12-14 | 2018-03-27 | 浪潮(北京)电子信息产业有限公司 | 基于bfm快速验证大型互连芯片地址的方法及系统 |
| CN114090095B (zh) * | 2022-01-19 | 2022-05-24 | 苏州浪潮智能科技有限公司 | 一种多路服务器中cpu的bios加载方法及相关组件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0568231B1 (en) * | 1992-04-29 | 1999-03-10 | Sun Microsystems, Inc. | Methods and apparatus for providing multiple outstanding operations in a cache consistent multiple processor computer system |
| CN101004710A (zh) * | 2006-01-17 | 2007-07-25 | 国际商业机器公司 | 数据处理系统、高速缓存系统和方法 |
| CN103246616A (zh) * | 2013-05-24 | 2013-08-14 | 浪潮电子信息产业股份有限公司 | 一种长短周期访问频度的全局共享缓存替换方法 |
| CN103605616A (zh) * | 2013-11-21 | 2014-02-26 | 浪潮电子信息产业股份有限公司 | 一种多控制器间的缓存数据一致性保障方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8799588B2 (en) * | 2012-02-08 | 2014-08-05 | International Business Machines Corporation | Forward progress mechanism for stores in the presence of load contention in a system favoring loads by state alteration |
-
2014
- 2014-11-19 CN CN201410663826.6A patent/CN104331352B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0568231B1 (en) * | 1992-04-29 | 1999-03-10 | Sun Microsystems, Inc. | Methods and apparatus for providing multiple outstanding operations in a cache consistent multiple processor computer system |
| CN101004710A (zh) * | 2006-01-17 | 2007-07-25 | 国际商业机器公司 | 数据处理系统、高速缓存系统和方法 |
| CN103246616A (zh) * | 2013-05-24 | 2013-08-14 | 浪潮电子信息产业股份有限公司 | 一种长短周期访问频度的全局共享缓存替换方法 |
| CN103605616A (zh) * | 2013-11-21 | 2014-02-26 | 浪潮电子信息产业股份有限公司 | 一种多控制器间的缓存数据一致性保障方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104331352A (zh) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9588834B1 (en) | Methods and apparatus for improved fault analysis | |
| CN107423169A (zh) | 用于测试高速外围设备互连设备的方法和系统 | |
| CN104331487B (zh) | 日志的处理方法及装置 | |
| JP6653756B2 (ja) | 回路設計をデバッグするための方法および回路 | |
| CN107329899A (zh) | 一种应用程序兼容性测试方法和装置 | |
| CN104615477A (zh) | 运行中的fpga 系统的周期精确级重放和调试 | |
| CN106161132B (zh) | 用于对存储网络进行测试的装置和方法 | |
| JP2007323467A (ja) | Ｄｍａ回路およびデータ転送方法 | |
| CN104331352B (zh) | cache一致性芯片地址带外读取检测方法及装置 | |
| US9626265B2 (en) | Efficiency of cycle-reproducible debug processes in a multi-core environment | |
| CN108681510A (zh) | 数据处理方法及装置 | |
| US10367752B2 (en) | Data packet management in a memory constrained environment | |
| CN104750600B (zh) | 设备状态记录方法和系统 | |
| CN104780123B (zh) | 一种网络包收发处理装置及其设计方法 | |
| JP6213676B2 (ja) | 解析装置、解析方法、および、解析プログラム | |
| CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| US9396145B1 (en) | In-chip bus tracer | |
| US11176018B1 (en) | Inline hardware compression subsystem for emulation trace data | |
| CN106649011A (zh) | 一种服务器设备的检测方法和装置 | |
| CN104637498B (zh) | 一种测试系统级震动对硬盘性能影响的方法 | |
| CN108089987B (zh) | 功能验证方法和装置 | |
| CN108874645A (zh) | 一种整合fio性能数据的方法及系统 | |
| CN112181891B (zh) | 基于NVMe的存储板卡以及数据处理方法 | |
| CN104166583B (zh) | 一种基于移动设备虚拟化环境的数据存储方法及装置 | |
| KR101365430B1 (ko) | 솔리드 스테이트 드라이브 테스터에서 플래시 메모리 상태검출장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |