JP4997167B2 - Image signal processing apparatus, method and program for image division processing - Google Patents
Image signal processing apparatus, method and program for image division processing Download PDFInfo
- Publication number
- JP4997167B2 JP4997167B2 JP2008105944A JP2008105944A JP4997167B2 JP 4997167 B2 JP4997167 B2 JP 4997167B2 JP 2008105944 A JP2008105944 A JP 2008105944A JP 2008105944 A JP2008105944 A JP 2008105944A JP 4997167 B2 JP4997167 B2 JP 4997167B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- resolution
- pixels
- image
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 131
- 238000000034 method Methods 0.000 title claims description 27
- 238000005070 sampling Methods 0.000 claims description 51
- 238000011946 reduction process Methods 0.000 claims description 15
- 230000009467 reduction Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 238000003672 processing method Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 18
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Description
本発明は、画像分割処理用の画像信号処理に関し、特に、ビデオ画像で用いられる所定のサンプリング構造を持つ高解像度カラー画像を、該サンプリング構造を保持した複数の低解像度カラー画像に変換する、画像分割処理用の画像信号処理装置、方法及びプログラムに関する。 The present invention relates to image signal processing for image division processing, and in particular, an image for converting a high-resolution color image having a predetermined sampling structure used in a video image into a plurality of low-resolution color images having the sampling structure. The present invention relates to an image signal processing apparatus, method, and program for division processing.
従来、例えばスーパーハイビジョン(超高精細度画像)として知られる高解像度のカラーテレビ画像の信号処理や信号伝送を行う場合、ほぼリアルタイムで処理するにはデータ量が多いことに起因して、当該高解像度のフレーム画像を例えば4分割し、各分割した4つの画像領域について、並列処理することが知られている。このように4分割したフレーム画像のデータ量であれば、一般的に用いられる既存の低解像度用の信号処理や伝送路を用いて処理することができる。即ち、このような場合、高解像度のカラービデオ画像を一旦入力して、複数の低解像度のサブカラービデオ画像に変換し(以下、低解像度化処理と称する)、複数のサブカラービデオ画像を並列処理(例えば、ゲイン補正や黒レベル調整)した後、元の高解像度のカラービデオ画像を表示又は再構成することができる。 Conventionally, when performing signal processing and signal transmission of a high-resolution color television image known as, for example, Super Hi-Vision (ultra-high definition image), the amount of data to be processed almost in real time is high. For example, it is known that a resolution frame image is divided into, for example, four, and four divided image areas are processed in parallel. Thus, if it is the data amount of the frame image divided into four, it can process using the signal processing and transmission line for low resolution currently used generally. That is, in such a case, a high-resolution color video image is temporarily input and converted into a plurality of low-resolution sub-color video images (hereinafter referred to as a low-resolution processing), and the plurality of sub-color video images are parallelized. After processing (eg, gain correction or black level adjustment), the original high resolution color video image can be displayed or reconstructed.
従来から知られている低解像度化処理に用いる信号処理装置101の具体例を図6に示す。図6に示す信号処理装置101は、高解像度の画像フレームSinを入力し、入力した画像フレームSinを、例えば4つの画面領域(第1領域〜第4領域)に対応する複数の低解像度サブ画像に分割する。更に、信号処理装置101は、各分割した領域の画像データを第1〜第4フレームメモリ102,103,104,105に振り分けて格納し、各サブ画像について格納したそれぞれのフレームメモリから読み出す時間軸を調整し、並列に同期して各サブ画像subSout1〜subSout4を出力する。これにより、高解像度のカラーテレビ画像の信号処理や信号伝送の処理負担を分散させることができる。
FIG. 6 shows a specific example of a
一方、図7に示すように、入力された高解像度の画像フレームSinについて低解像度化処理する他の例として、該画像フレームSinの各画素Sを、水平(行)画素1個×垂直(列)画素2個からなる画素ブロックU(図7の例において、1×2画素ブロックと称する)で、複数の低解像度画像に順次割り当てて、各サブ画像S’out1〜S’out4を生成する方法が開示されている(例えば、非特許文献1参照)。 On the other hand, as shown in FIG. 7, as another example of reducing the resolution of an input high-resolution image frame Sin, each pixel S of the image frame Sin is divided into one horizontal (row) pixel × vertical (column ) Method of generating sub-images S′out1 to S′out4 by sequentially assigning to a plurality of low-resolution images in a pixel block U (referred to as a 1 × 2 pixel block in the example of FIG. 7) consisting of two pixels. (For example, refer nonpatent literature 1).
また、固体撮像素子に関しては、固体撮像素子の出力信号端子の構成等に基づいて、高解像度画像を列単位や行単位で分割し、低解像度のサブ画像に変換して出力する方法も知られており、この出力フォーマットに従って画像信号を処理する手法もよく用いられている。 Regarding solid-state image sensors, there is also known a method of dividing a high-resolution image into columns or rows and converting it into a low-resolution sub-image based on the configuration of the output signal terminal of the solid-state image sensor. A method of processing an image signal according to this output format is also often used.
しかしながら、前述した図6に示す従来の方式で、通常、空間領域の処理は処理タイミングを揃える必要があるため、複数の低解像度化したサブ画像を同一タイミングで処理するには、各フレームメモリからの読み出しの際に時間調整を行わなければならず、この時間調整による時間遅れが発生する。例えば、このような分割法を用いてインターフェース等を構成したときの信号時間の遅延は、多段に機器を接続した場合や、画面の高精細化に伴い多数の画像領域に分割した場合に極めて大きな問題となる。 However, in the conventional method shown in FIG. 6 described above, since it is usually necessary to align the processing timing of the spatial region, a plurality of low resolution sub-images can be processed at the same timing from each frame memory. Time adjustment must be performed at the time of reading, and a time delay due to this time adjustment occurs. For example, the delay in signal time when an interface or the like is configured using such a division method is extremely large when devices are connected in multiple stages or when the image is divided into a large number of image areas as the screen becomes higher in definition. It becomes a problem.
更に、図7に示す従来の方式では、サンプリングパターンとして4:2:0型を持つ画像サンプリング構造の映像フォーマットの場合や、例えば単板カラーカメラとして知られる映像フォーマットの場合に、低解像度化する前の高解像度画像のサンプリングパターンが、低解像度化した分割後のサブ画像のサンプリングパターンと一致しないばかりか、サブ画像毎にもサンプリングパターンが異なってしまい、各サブ画像に対するゲイン補正や黒レベル調整などの信号処理を行うには、各サブ画像間で情報のやり取りが必要になったり、サンプリングパターンに応じた分割方法や信号処理手法が必要となる。これは、多種あるサンプリングパターンの高解像度画像毎に異なる分割方法で低解像度化処理することを意味しており、低解像度化処理の際に、映像フォーマットの種別に応じて処理設定を変更することが必要となる。 Further, in the conventional method shown in FIG. 7, the resolution is lowered in the case of a video format of an image sampling structure having a 4: 2: 0 type as a sampling pattern, or in the case of a video format known as, for example, a single-panel color camera. The sampling pattern of the previous high-resolution image does not match the sampling pattern of the divided sub-images after the resolution reduction, and the sampling pattern also differs for each sub-image. Gain correction and black level adjustment for each sub-image In order to perform signal processing such as the above, it is necessary to exchange information between the sub-images, or a division method or a signal processing method according to the sampling pattern. This means that the resolution reduction processing is performed with a different division method for each high-resolution image of various sampling patterns, and the processing setting is changed according to the type of video format at the time of the resolution reduction processing. Is required.
また、固体撮像素子の出力信号端子の構成等から列単位や行単位で分割する方法として、入力した高解像度画像を複数の低解像度画像に分ける場合に、カラム(列)毎に分割する信号処理方法か、又はライン(行)毎に分割する信号処理方法がある。しかしながら、固体撮像素子のカラービデオ画像によく用いられる、赤、緑、青の信号の1フレームのサンプリングパターンが異なる場合(ベイヤー型の色フィルタを用いた単板ビデオカラーカメラの撮像素子出力信号)や、輝度と色差信号との間でサンプリングパターンが異なる場合(輝度及び色差信号のサンプリング構造が4:2:2型、4:2:0型、4:1:1型4:1:0型で表されるような信号)には、生成されたサブ画像毎に、各色信号間のサンプリングパターンが異なってしまい、その後の信号処理においてサブ画像毎に異なる信号処理(異なる画素位置に適合させた処理)が必要となる。 In addition, as a method of dividing in units of columns or rows from the configuration of the output signal terminal of the solid-state imaging device, etc., when dividing an input high resolution image into a plurality of low resolution images, signal processing that divides each column (column) There is a signal processing method for dividing each line (row). However, when the sampling pattern of one frame of red, green and blue signals, which is often used for color video images of a solid-state image sensor, is different (the image sensor output signal of a single-plate video color camera using a Bayer type color filter) Or when the sampling pattern is different between the luminance and the color difference signal (the sampling structure of the luminance and the color difference signal is 4: 2: 2 type, 4: 2: 0 type, 4: 1: 1 type, 4: 1: 0 type) For each sub-image generated, the sampling pattern between each color signal is different, and in the subsequent signal processing, different signal processing (adapted to different pixel positions) for each sub-image. Processing) is required.
本発明の目的は、上記課題を解決し、任意の映像フォーマットの高解像度画像を、該高解像度画像のものと同じサンプリング構造を持つ低解像度の複数のサブ画像に変換する画像信号処理装置、方法及びプログラムを提供することにある。 The object of the present invention is to solve the above-mentioned problems and to convert an image signal processing apparatus and method for converting a high-resolution image of an arbitrary video format into a plurality of low-resolution sub-images having the same sampling structure as that of the high-resolution image. And providing a program.
本発明による画像信号処理装置は、1以上の整数a,b,m,n、及び0以上の整数k,lとして、行画素数m*(a*2k)×列画素数n*(b*2l)からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置であって、前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割する第1の分割手段と、前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割する第2の分割手段と、前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする。
The image signal processing apparatus according to the present invention has a row pixel number m * (a * 2 k ) × a column pixel number n * (b as an integer a, b, m, n of 1 or more and an integer k, l of 0 or more. * 2 An image signal processing apparatus for performing a resolution reduction process for dividing and processing in parallel a high-resolution image of ultra-high definition consisting of 1 ), wherein the high-resolution image has a pixel configuration adjacent to each other. A first dividing means for dividing the block area consisting of the number of row pixels (a * 2 k ) × the number of column pixels (b * 2 l ) into m × n, and each of the m × n block areas A pixel block having a
また、本発明による画像信号処理装置において、前記高解像度画像のサンプリング構造は、RGB方式又は輝度及び色差信号方式の4:4:4型、4:2:2型、4:2:0型、4:1:1型、4:1:0型、及び単板カラー方式におけるベイヤー型及び4色フィルタ型におけるいずれのサンプリング構造においても適合することを特徴とする。 In the image signal processing apparatus according to the present invention, the sampling structure of the high-resolution image may be a 4: 4: 4 type, 4: 2: 2 type, 4: 2: 0 type of RGB method or luminance and color difference signal method, It is suitable for any sampling structure in the 4: 1: 1 type, the 4: 1: 0 type, the Bayer type in the single plate color system, and the four-color filter type.
また、本発明による画像信号処理装置において、前記k,lが、1画素単位の低解像度化処理とするために、それぞれk=0,l=0に設定されることを特徴とする。 In the image signal processing apparatus according to the present invention, k and l are set to k = 0 and l = 0, respectively, in order to perform resolution reduction processing in units of one pixel.
また、本発明による画像信号処理装置において、前記k,lが、行画素数2×列画素数1からなる画素ブロック単位の低解像度化処理とするために、それぞれk=1,l=0に設定されることを特徴とする。 Further, in the image signal processing apparatus according to the present invention, k = 1 and l = 0 are set in order to reduce the resolution in pixel block units each having 2 row pixels × 1 column pixel. It is characterized by being set.
また、本発明による画像信号処理装置において、前記k,lが、行画素数2×列画素数2からなる画素ブロック単位の低解像度化処理とするために、それぞれk=1,l=1に設定されることを特徴とする。 In the image signal processing apparatus according to the present invention, k = 1 and l = 1 are set for k and l, respectively, in order to perform a resolution reduction process in units of pixel blocks each having 2 row pixels × 2 column pixels. It is characterized by being set.
また、本発明による画像信号処理装置において、前記k,lが、行画素数1×列画素数2からなる画素ブロック単位の低解像度化処理とするために、それぞれk=0,l=1に設定されることを特徴とする。 Further, in the image signal processing apparatus according to the present invention, k and l are set to k = 0 and l = 1, respectively, in order to perform resolution reduction processing in units of pixel blocks each having 1 row pixel number × 2 column pixel number. It is characterized by being set.
また、本発明による画像信号処理装置において、前記k,lが、行画素数1×列画素数4からなる画素ブロック単位の低解像度化処理とするために、それぞれk=0,l=2に設定されることを特徴とする。 Further, in the image signal processing apparatus according to the present invention, k and l are set to k = 0 and l = 2, respectively, in order to perform a resolution reduction process in units of pixel blocks having 1 row pixels × 4 column pixels. It is characterized by being set.
また、本発明による画像信号処理装置において、前記k,lが、行画素数2×列画素数4からなる画素ブロック単位の低解像度化処理とするために、それぞれk=1,l=2に設定されることを特徴とする。 Further, in the image signal processing apparatus according to the present invention, k = 1 and l = 2 are set so that k and l are reduced in pixel block units each having 2 row pixels × 4 column pixels. It is characterized by being set.
また、本発明による画像信号処理装置において、前記高解像度画像は、予め定めた有効範囲を有し、前記高解像度画像を分割する手段は、前記有効範囲の画素信号に対して常に2k×2l画素の基本画素ブロックでの分割を確保するために、前記有効画素以外の領域の画素値に任意の値を挿入する手段を有することを特徴とする。 In the image signal processing apparatus according to the present invention, the high resolution image has a predetermined effective range, and the means for dividing the high resolution image is always 2 k × 2 with respect to the pixel signal in the effective range. In order to ensure the division of the l pixel in the basic pixel block, there is provided means for inserting an arbitrary value into the pixel value of the region other than the effective pixel.
また、本発明による画像信号処理装置において、前記高解像度画像を分割するための(k,l)の組み合わせについて、前記高解像度画像に付加された映像フォーマットIDを抽出し、前記低解像度画像を生成するための低解像度化した信号の各々に該IDを付加する制御パラメータ設定手段を更に備えることを特徴とする。 In the image signal processing apparatus according to the present invention, for the combination of (k, l) for dividing the high resolution image, the video format ID added to the high resolution image is extracted to generate the low resolution image. And a control parameter setting means for adding the ID to each of the signals with reduced resolution.
更に、本発明による画像信号処理方法は、1以上の整数a,b,m,n、及び0以上の整数k,lとして、行画素数m*(a*2k)×列画素数n*(b*2l)からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理方法であって、前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割するステップと、前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割するステップと、前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを含むことを特徴とする。
Furthermore, the image signal processing method according to the present invention uses the number of row pixels m * (a * 2 k ) × number of column pixels n * as integers a, b, m, n of 1 or more and integers k, l of 0 or more. An image signal processing method for dividing a high resolution image of (b * 2 l ) and performing a resolution reduction process for parallel processing, wherein the high resolution image is connected to adjacent pixels. A block area composed of the number of row pixels (a * 2 k ) × the number of column pixels (b * 2 l ), and dividing each of the m × n block areas adjacent to each other. In the pixel block having the
更に、本発明は、1以上の整数a,b,m,n、及び0以上の整数k,lとして、行画素数m*(a*2k)×列画素数n*(b*2l)からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置として構成するコンピュータに、前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割するステップと、前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割するステップと、前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを実行させるための画像信号処理プログラムとしても特徴付けられる。
Further, the present invention provides the number of row pixels m * (a * 2 k ) × the number of column pixels n * (b * 2 l as integers a, b, m, n of 1 or more and integers k, l of 0 or more. ), A computer having a pixel configuration that is adjacent to the computer and configured as an image signal processing apparatus that performs a resolution reduction process for parallel processing. A block area composed of the number of pixels (a * 2 k ) × the number of column pixels (b * 2 l ), divided into m × n blocks, and each of the m × n block areas is connected adjacently. A pixel block having a pixel configuration of 2 k ×
本発明によれば、任意の映像フォーマットの高解像度画像を、該高解像度画像のものと同じサンプリング構造を持つ低解像度の複数のサブ画像に変換するため、その後の処理として入力される高解像度のサンプリング構造に関わらず、同じ信号処理プロセスで動作させることができるようになり、低解像度画像用に用いられる任意の映像フォーマットの並列信号処理装置、又は伝送用のインターフェース装置を利用することができるようになる。 According to the present invention, a high-resolution image in an arbitrary video format is converted into a plurality of low-resolution sub-images having the same sampling structure as that of the high-resolution image. Regardless of the sampling structure, it becomes possible to operate in the same signal processing process, so that a parallel signal processing device of any video format used for low-resolution images or an interface device for transmission can be used. become.
本発明に係る画像信号処理装置は、1以上の整数a,b,m,n、及び0以上の整数k,lとして、行画素数m*(a*2k)×列画素数n*(b*2l)からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理するための装置である。 The image signal processing apparatus according to the present invention has the number of row pixels m * (a * 2 k ) × the number of column pixels n * (1 as integers a, b, m, n of 1 or more and integers k, l of 0 or more. b * 2 l ) is a device for dividing a high-resolution image of ultra-high definition and performing a resolution reduction process for parallel processing.
当該画像信号処理装置は、高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割し(第1の分割手段と称する)、m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割し(第2の分割手段と称する)、前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成することが可能な信号を送出する。
The image signal processing apparatus divides a high-resolution image into m × n blocks in a block area composed of the number of row pixels (a * 2 k ) × the number of column pixels (b * 2 l ) of adjacent pixel configurations. (Referred to as the first dividing means), each of the m × n block areas is a pixel block having a
当該画像信号処理装置によれば、高解像度画像のサンプリング構造が、RGB方式又は輝度及び色差信号方式の4:4:4型、4:2:2型、4:2:0型、4:1:1型、4:1:0型、及び単板カラー方式におけるベイヤー型及び4色フィルタ型におけるいずれのサンプリング構造においても適合させて、低解像度化処理することができる。 According to the image signal processing apparatus, the sampling structure of the high-resolution image has the RGB method or the 4: 4: 4 type, 4: 2: 2 type, 4: 2: 0 type, or 4: 1 of the luminance and color difference signal method. The resolution reduction processing can be performed by adapting to any sampling structure in the 1 type, 4: 1: 0 type, the Bayer type in the single plate color system, and the 4 color filter type.
例えば、1画素単位の低解像度化処理とするために、後述する制御パラメータ設定手段17により、k,lをそれぞれk=0,l=0に設定する。 For example, in order to perform a resolution reduction process in units of one pixel, k and l are set to k = 0 and l = 0, respectively, by a control parameter setting unit 17 described later.
例えば、行画素数2×列画素数1からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段17により、k,lをそれぞれk=1,l=0に設定する。 For example, in order to reduce the resolution of each pixel block consisting of 2 row pixels × 1 column pixel, k and l are set to k = 1 and l = 0, respectively, by a control parameter setting unit 17 described later. .
例えば、行画素数1×列画素数2からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段17により、k,lをそれぞれk=0,l=1に設定する。 For example, in order to reduce the resolution of each pixel block consisting of 1 row pixel number × 2 column pixel number, k and l are set to k = 0 and l = 1, respectively, by the control parameter setting means 17 described later. .
例えば、行画素数2×列画素数2からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段17により、k,lをそれぞれk=1,l=1に設定する。行画素数2×列画素数2からなる画素ブロック単位の処理装置としては、JPEG、MPEG−1、MPEG−2や民生用のDVCの4:2:0型の信号処理装置が知られている。 For example, in order to reduce the resolution of each pixel block consisting of 2 row pixels × 2 column pixels, k and l are set to k = 1 and l = 1, respectively, by the control parameter setting unit 17 described later. . As a processing device of pixel block unit composed of 2 × 2 pixel pixels, JPEG, MPEG-1, MPEG-2 and consumer DVC 4: 2: 0 type signal processing devices are known. .
例えば、行画素数1×列画素数4からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段17により、k,lをそれぞれk=0,l=2に設定する。行画素数1×列画素数4からなる画素ブロック単位の処理装置としては、民生用のビデオフォーマット(DVフォーマット)の4:1:1型の信号処理装置が知られている。 For example, in order to achieve a resolution reduction process in units of pixel blocks having 1 row pixel number × 4 column pixel number, k and l are set to k = 0 and l = 2, respectively, by a control parameter setting unit 17 described later. . A 4: 1: 1 type signal processing device in a consumer video format (DV format) is known as a processing device in pixel block units having 1 row pixels × 4 column pixels.
例えば、行画素数2×列画素数4からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段17により、k,lをそれぞれk=1,l=2に設定する。行画素数2×列画素数4からなる画素ブロック単位の処理装置としては、民生用のビデオフォーマット(DVフォーマット)の4:1:0型の信号処理装置が知られている。 For example, in order to achieve a resolution reduction process in units of pixel blocks having 2 row pixels × 4 column pixels, k and l are set to k = 1 and l = 2, respectively, by a control parameter setting unit 17 described later. . A 4: 1: 0 type signal processing device in a consumer video format (DV format) is known as a processing device in pixel block units composed of 2 row pixels × 4 column pixels.
尚、制御パラメータ設定手段17は、入力される超高精細映像を分割するための(k,l)の組み合わせについて、超高精細映像に付加された映像フォーマットIDを抽出し、分割した低解像度画像を生成するための低解像度化した信号の各々に該IDを付加する機能を更に具備することにより、上述した任意のフォーマットを同一の処理態様で分割しながら、分割した低解像度画像の映像フォーマットを後続する処理に伝えることができる。 The control parameter setting means 17 extracts the video format ID added to the ultra-high definition video for the combination of (k, l) for dividing the input ultra-high definition video, and divides the low resolution image. Is further provided with a function of adding the ID to each of the low-resolution signals for generating the video, and the video format of the divided low-resolution image is divided while dividing the above-described arbitrary format in the same processing mode. Can be communicated to subsequent processing.
以下、本発明による実施例1の画像信号処理装置を説明する。実施例1は、4:4:4型、4:2:2型、4:2:0型、及び単板カラー方式におけるベイヤー型及び4色フィルタ型におけるいずれのサンプリング構造においても適合する2×2画素を画素ブロック単位とする例について説明する。 The image signal processing apparatus according to the first embodiment of the present invention will be described below. The first embodiment is compatible with any sampling structure in the 4: 4: 4 type, 4: 2: 2 type, 4: 2: 0 type, and the Bayer type and the four-color filter type in the single plate color system. An example in which two pixels are used as a pixel block unit will be described.
(実施例1)
図1に、本発明による一実施例の画像信号処理装置の動作概略図を示す。また、図2に本発明による一実施例の画像信号処理装置のブロック図を示す。本実施例の画像信号処理装置1は、入力される高解像度画像が有するサンプリング構造と同じサンプリング構造を保持した複数の低解像度画像を生成するために、2×2画素(行画素2個×列画素2個)を基本単位として該高解像度画像を画像分割する装置である。図1では、画像信号処理装置1は、各画素S(例示する、S1,S2,S3,S4,...,Sb,Sc)において、2×2画素からなる基本画素ブロックU単位で、各基本画素ブロックUを複数のサブ画像に予め定めた順で割り当て、低解像度画像Sout1〜Sout4を生成することができる。
Example 1
FIG. 1 is a schematic operation diagram of an image signal processing apparatus according to an embodiment of the present invention. FIG. 2 is a block diagram of an image signal processing apparatus according to an embodiment of the present invention. The image
図1では、画像信号処理装置1は、2m×2n画素の入力ビデオ画像が供給され、同じフレーム周波数を持つ4つのm×n画素のサブビデオ画像に分割する例を示している。尚、水平方向の画素数(1つの画像フレームにおける行画素の数)Nxが、m<Nx<2mであり、且つ垂直方向の画素数(1つの画像フレームにおける列画素の数)Nyが、n<Ny<2nである所定の有効画素(Nx,Ny)の入力ビデオ画像が供給される場合、常に2×2画素の基本画素ブロックを確保するために、画像信号処理装置1は、有効画素(Nx,Ny)以外の領域の画素値に任意の値を挿入するようにする。尚、特定のブロックサイズを“行画素数×列画素数”と表し、特定の画素数からなる画像範囲を(行画素数,列画素数)と表している。
FIG. 1 illustrates an example in which an input video image of 2m × 2n pixels is supplied to the image
従って、画像信号処理装置1は、有効画素を1フレーム内の画素数を2m×2nの入力ビデオ画像として設定し、2×2画素を単位画素として複数のサブ画像に予め定めた順で割り当てる。これにより、例えば水平方向に順次入力される高解像度画像の画素信号に対して、少なくとも4行分の画素数を一時メモリに格納し、その後、各一時メモリから並列に読み出して、同時に処理することができる。ここで、並列に読み出された各低解像度画像は、入力された高解像度画像のサンプリング構造を保持しており、且つ各低解像度におけるその後の処理も同一にすることができる。例えば、低解像度化した後の処理について、図示していないが、様々な用途があり、例えば本実施例の画像信号処理装置1を用いてハイビジョンを超える解像度を持つ超高精細動画像を複数枚のハイビジョン映像に分割した場合、その分割数と同じ数のハイビジョン映像処理装置を使用し、並列にゲイン補正や黒レベル調整、色バランス調整を施し、再び複数枚のハイビジョン画像から当該低解像度化処理とは逆の処理(再構成処理)で、2×2画素単位で1枚の超高精細動画像を再構成することにより、ハイビジョンを超える解像度を持つ映像のリアルタイム処理を実現することができる。
Therefore, the image
図2を参照して、画像信号処理装置1を具体的に説明する。画像信号処理装置1は、高解像度画像信号入力部11と、画素ブロック割り当て手段12と、N(Nは2以上の整数)個の低解像度画像用一時メモリ13−1,13−2,...,13−Nと、画素ブロック読み出し制御手段14と、低解像度画像構成手段15と、低解像度画像信号出力部16とを備える。
The image
高解像度画像信号入力部11は、並列処理する画像フレームとしての任意の映像フォーマット(後述する5種類のサンプリング構造を持つ映像フォーマットのいずれでもよい)の高解像度画像の画素信号を、水平方向の各行画素を順次入力して、水平方向の各行画素を全て入力した後、垂直方向にシフトした次の各行画素を順次入力するように繰り返して、該高解像度画像の画素信号を所定の順で連続的に入力する。ここで、画素信号は、例えば、RGBを1組とするサンプリングパターンの4:4:4型とすることができるが、これに限定されないことは、後述により明らかになる。 The high-resolution image signal input unit 11 outputs a pixel signal of a high-resolution image in an arbitrary video format (which may be any of video formats having five types of sampling structures described later) as an image frame to be processed in parallel for each row in the horizontal direction. After sequentially inputting the pixels and inputting all the horizontal row pixels, the next row pixels shifted in the vertical direction are sequentially input to repeat the pixel signals of the high-resolution image in a predetermined order. To enter. Here, the pixel signal can be, for example, a 4: 4: 4 type of sampling pattern in which a set of RGB is one set. However, the present invention is not limited to this.
画素ブロック割り当て手段12は、前述した第1の分割手段として機能させることができ、例えば入力された画素信号を、高解像度画像のサンプリング構造を保持した2×2画素ブロック単位に予め定めた順で、N個の低解像度画像用一時メモリ13−1,13−2,...,13−Nに順次割り当てる。ここで、本実施例では、低解像度化修理として、当該一時メモリ毎に順に割り当て、且つ後述する画素ブロック読み出し制御手段14で順次読み出すものとして説明するが、画素ブロック読み出し制御手段14の読み出し制御のみで低解像度化修理を実現することもできる。画素ブロック割り当て手段12は、入力された高解像度画像の画素信号が、所定の有効画素(Nx,Ny)の入力ビデオ画像が供給される場合に、有効画素(Nx,Ny)の端部においても常に2×2画素の基本画素ブロックを確保するために、有効画素(Nx,Ny)以外の領域の画素値に任意の値を挿入して割り当てる。
The pixel
画素ブロック読み出し制御手段14は、前述した第2の分割手段として機能させることができ、例えば水平方向に予め定められた順で入力される高解像度画像の画素信号に対して、低解像度画像として並列処理することが可能となる時点で、即ち少なくとも2×bライン分の画素数(本実施例では4行分の画素数)が当該一時メモリに格納された時点で、N個の低解像度画像用一時メモリ13−1,13−2,...,13−Nから、各一時メモリに格納された順の2×2画素ブロックの信号を並列に読み出して、同期して低解像度画像構成手段15に送出する。尚、後述するように、高解像度画像が、画素数(a×2m)×(b×2n)のフレームで構成される場合、Nは、(a×b)である(a,bは、1以上の整数であり、且つa×bは1以上の整数)。
The pixel block
低解像度画像構成手段15は、随意、画素ブロック読み出し制御手段14の制御によって入力される各一時メモリの画素ブロックをそれぞれの低解像度画像の画素ブロックとした、2m×2n画素の低解像度画像をそれぞれ構成し、低解像度画像信号出力部16を経て外部に出力する。ここで、2m×2n画素の低解像度画像の画素信号は、高解像度画像のサンプリング構造を保持している。また、低解像度画像構成手段15は、低解像度画像を再構成することなく、各一時メモリの画素ブロックの信号を、低解像度画像信号出力部16を経て外部に出力してもよい。
The low-resolution
低解像度画像信号出力部16から出力される複数の低解像度画像は、当該並列処理を必要とする任意の画像処理に用いることができる。
The plurality of low resolution images output from the low resolution image
制御パラメータ設定手段17は、入力される高解像度画像の有効画素(Nx,Ny)、及び分割数Nを、画素ブロック割り当て手段12、画素ブロック読み出し制御手段14、及び、随意設けられる低解像度画像構成手段15に対して設定する機能を有する。尚、制御パラメータ設定手段17は、サンプリング構造の情報を入力したり、設定したりする必要がないことに留意する。
The control parameter setting unit 17 determines the effective pixels (Nx, Ny) and the division number N of the input high resolution image, the pixel
次に、画像信号処理装置1によって有効画素を1フレーム内の画素数を行画素数(a×2m)×列画素数(b×2n)の入力ビデオ画像として設定し、2×2画素ブロック単位で複数のサブ画像のために割り当てた場合に、並列処理することができるようになることについて説明する。
Next, the effective number of pixels in one frame is set as an input video image of the number of row pixels (a × 2m) × the number of column pixels (b × 2n) by the image
例えば、画像信号処理装置1は、前記高解像度画像が、任意の整数a,b,m,nとして、行画素数(a×2m)×列画素数(b×2n)からなる画素サイズを有する場合に、2×2画素の基本画素ブロック単位で分割し、(a×b)個からなる行画素数2m×列画素数2nの低解像度画像を生成することができる。
For example, in the image
現時点において、処理又は伝送される高解像度画像の映像フォーマットとして、RGB又はYCrCb方式(輝度及び色差信号方式)では、4:4:4型、4:2:2型、及び4:2:0型が知られており、単板カラー方式では、ベイヤー型、4色フィルタ型が知られている。本実施例の画像信号処理装置1の低解像度化処理において、入力される高解像度画像のサンプリング構造は、RGB方式又は輝度及び色差信号方式の4:4:4型、4:2:2型、4:2:0型、及び単板カラー方式におけるベイヤー型及び4色フィルタ型におけるいずれのサンプリング構造においても適合し、サンプリング構造の情報を画像信号処理装置1に設定する必要がない。また、以下の説明からも明らかとなるが、入力される高解像度画像の画素信号は、隣接する2×2画素内で4色の異なる色フィルタ特性を有するオンチップ色フィルタを備えた単板カラー撮像素子の出力信号から構成することができる。
At present, as a video format of a high-resolution image to be processed or transmitted, the 4: 4: 4 type, 4: 2: 2 type, and 4: 2: 0 type are used in the RGB or YCrCb method (luminance and color difference signal method). In the single-plate color system, a Bayer type and a four-color filter type are known. In the low resolution processing of the image
図1に示すように、画素Sは、1画素のサンプリングパターンと考えることができる。従って、G,B,Rのビデオ信号の4:4:4のサンプリングパターンに対応した映像フォーマットでは、図3(A)に示すα,β,γをR,G,Bに対応させたパターンに相当する。この場合、図3(A)は、1つの画素位置に、α(R),β(G),γ(B)の3つの画素データ100a,101a,102aが存在することを示している。
As shown in FIG. 1, the pixel S can be considered as a sampling pattern of one pixel. Therefore, in the video format corresponding to the 4: 4: 4 sampling pattern of the G, B, and R video signals, α, β, and γ shown in FIG. Equivalent to. In this case, FIG. 3A shows that three
また、G,B,Rのビデオ信号のサンプリングパターンが4:2:2又は4:2:0の場合には、それぞれ図3(B)及び図3(C)に示すように、α,β,γをR,G,Bに対応させたパターンに相当する。この場合、B,Rのデータは、水平方向に1画素おきか、又は水平、垂直方向に1画素おきに存在することになる。このB,Rのサンプリングの実際の位置として、G信号のサンプリング位置と同じであるか、又は隣接したG信号の間であるかは、本実施例の画像信号処理装置1では問題とならなくなる。本実施例の画像信号処理装置1では、2×2画素ブロック割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができるためである。
When the sampling pattern of the G, B, and R video signals is 4: 2: 2 or 4: 2: 0, as shown in FIGS. 3B and 3C, respectively, α, β , Γ corresponds to a pattern corresponding to R, G, B. In this case, the B and R data exist every other pixel in the horizontal direction or every other pixel in the horizontal and vertical directions. Whether the B and R sampling positions are the same as the G signal sampling positions or between adjacent G signals does not matter. This is because the image
また、図1に示す画素位置は、α,β,γをCr,Y,Cbに対応させることにより、輝度信号Y,2つの色差信号Cb,Crにも同様に適用することができ、Y,Cb,Crのビデオ信号の4:4:4型のサンプリングパターンが存在し、Y,Cb,Crのビデオ信号のサンプリングパターンが4:2:2型、4:2:0型の場合には、それぞれ図3(B)及び図3(C)に示すように、Cb,Crのデータは、水平方向に1画素おきか、又は水平垂直方向に1画素おきに存在する。この場合も同様に、本実施例の画像信号処理装置1では、2×2画素ブロック割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができることが分かる。
The pixel positions shown in FIG. 1 can be similarly applied to the luminance signal Y and the two color difference signals Cb and Cr by associating α, β, and γ with Cr, Y, and Cb. If there is a 4: 4: 4 type sampling pattern of the Cb, Cr video signal and the sampling pattern of the Y, Cb, Cr video signal is 4: 2: 2 type, 4: 2: 0 type, As shown in FIGS. 3B and 3C, Cb and Cr data exist every other pixel in the horizontal direction or every other pixel in the horizontal and vertical direction. Similarly, in this case, since the image
更に、本実施例の画像信号処理装置1は、図3(D)及び図3(E)に示すベイヤー型、又は4色カラーフィルタを用いた単板カラーカメラのサンプリングパターンにも適用することができる。図3(D)及び図3(E)に示すサンプリング構造から明らかなように、本実施例の画像信号処理装置1では、2×2画素ブロック単位の割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができることが分かる。
Furthermore, the image
図4に、画像信号処理装置1において入力される高解像度画像と、生成される複数の低解像度画像との関係を示す。図4に示す1画素内の数値は、画素の水平又は垂直のアドレス(又は、行又は列アドレス)を示し、高解像度入力ビデオ画像に対して、どの低解像度出力ビデオ画像に割り当てられ、出力されるかを、このアドレス値で示している。図4に示す例では、画像信号処理装置1は、入力される高解像画像Sinを、2×2画素単位で割り当てた4つのビデオ信号Sout1,Sout2,Sout3,Sout4に分割する。
FIG. 4 shows a relationship between a high resolution image input in the image
画像信号処理装置1における画素ブロック割り当て手段12は、2×2画素単位での低解像化処理を、以下のように規定されたシーケンスに従って行う。
The pixel
2×2画素(2p−1,2q−1),(2p−1,2q),(2p,2q−1),(2p,2q)を、サブ画像1に割り振る。
2 × 2 pixels (2p−1, 2q−1), (2p−1, 2q), (2p, 2q−1), and (2p, 2q) are allocated to the
2×2画素(2p−1,4q−1),(2p−1,4q),(2p,4q−1),(2p,4q)を、サブ画像2に割り振る。
2 × 2 pixels (2p−1, 4q−1), (2p−1, 4q), (2p, 4q−1), and (2p, 4q) are allocated to the
2×2画素(4p−1,2q−1),(4p−1,2q),(4p,2q−1),(4p,2q)を、サブ画像3に割り振る。
2 × 2 pixels (4p−1, 2q−1), (4p−1, 2q), (4p, 2q−1), and (4p, 2q) are allocated to the
2×2画素(4p−1,4q−1),(4p−1,4q),(4p,4q−1),(4p,4q)を、サブ画像4に割り振る。
2 × 2 pixels (4p−1, 4q−1), (4p−1, 4q), (4p, 4q−1), and (4p, 4q) are allocated to the
以上のように、低解像度画像の左上から順に詰めて配置する。ここで、pはライン番号、qはカラム番号を示す。また、p,qの範囲は、1≦p≦m,1≦q≦nである。 As described above, the low-resolution images are arranged in order from the upper left. Here, p indicates a line number and q indicates a column number. The ranges of p and q are 1 ≦ p ≦ m and 1 ≦ q ≦ n.
このように入力される高解像度画像を分割することで、図3に示した、いずれのサンプリングパターンを有する入力画像であっても、出力として得られる4つのサブ画像は、入力画像のサンプリング構造を保持しながら各サブ画像間で同一のサンプリングパターンを持つ低解像度画像となり、4つのサブ画像は、その後同じ任意の信号処理アルゴリズムを用いて処理することが可能となる。 By dividing the input high-resolution image in this way, the four sub-images obtained as outputs regardless of the input image having any sampling pattern shown in FIG. The low-resolution images having the same sampling pattern between the sub-images are held, and the four sub-images can be subsequently processed using the same arbitrary signal processing algorithm.
次に、本発明による実施例2の画像信号処理装置を説明する。実施例2は、4:1:1型、及び4:1:0型におけるサンプリング構造において、それぞれに適合する画素ブロック単位においても実施例1の画像信号処理装置を利用することができることについて説明する。 Next, an image signal processing apparatus according to a second embodiment of the present invention will be described. The second embodiment will explain that the image signal processing apparatus of the first embodiment can be used even in the pixel block unit suitable for the sampling structures of the 4: 1: 1 type and the 4: 1: 0 type. .
(実施例2)
本発明による実施例2の画像信号処理装置は、図1に示す実施例1の画像信号処理装置と同様の構成要素を用いて実現することができ、各手段の詳細な説明は省略する。ただし、実施例2では、制御パラメータ設定手段17が、入力される超高精細映像を分割するための(k,l)の組み合わせについて、超高精細映像に付加された映像フォーマットIDを抽出し、分割した低解像度画像を生成するための低解像度化した信号の各々に該IDを付加する機能を更に有する点で相違する。
(Example 2)
The image signal processing apparatus according to the second embodiment of the present invention can be realized by using the same components as those of the image signal processing apparatus according to the first embodiment shown in FIG. 1, and detailed description of each unit will be omitted. However, in the second embodiment, the control parameter setting unit 17 extracts the video format ID added to the ultra-high definition video for the combination of (k, l) for dividing the input ultra-high definition video, The difference is that it further has a function of adding the ID to each of the low resolution signals for generating the divided low resolution images.
図5に、4:1:1型、及び4:1:0型におけるサンプリング構造の一例を示す。ここで、前述したように、RGB方式又は輝度及び色差信号方式に応じて、α、β、γは置き換えられる。 FIG. 5 shows examples of sampling structures in the 4: 1: 1 type and the 4: 1: 0 type. Here, as described above, α, β, and γ are replaced according to the RGB method or the luminance and color difference signal method.
実施例2では、入力される超高精細映像には、RGB方式又は輝度及び色差信号方式の4:4:4型、4:2:2型、4:2:0型、4:1:1型、4:1:0型、及び単板カラー方式におけるベイヤー型及び4色フィルタ型におけるいずれのサンプリング構造であるかを識別するための映像フォーマットのID(識別子)が付されている場合を想定している。このような場合、制御パラメータ設定手段17は、当該映像フォーマットのIDに従って、低解像度化する単位ブロックを決定し、画素ブロック割り当て手段12、画素ブロック読み出し制御手段14、及び低解像度画像15を制御して低解像度画像を構成する。更に、制御パラメータ設定手段17は、生成した低解像度画像毎に当該映像フォーマットのIDを付加する。
In the second embodiment, the input ultra high-definition video includes RGB type or luminance and color difference signal type 4: 4: 4 type, 4: 2: 2 type, 4: 2: 0 type, and 4: 1: 1. Assumes a case where an ID (identifier) of a video format for identifying a sampling structure in a type, 4: 1: 0 type, a Bayer type in a single-plate color system, or a four-color filter type is attached. is doing. In such a case, the control parameter setting unit 17 determines a unit block to be reduced in resolution according to the ID of the video format, and controls the pixel
これにより、本発明による実施例2の画像信号処理装置であれば、その後の処理において如何なる映像フォーマットについて処理したものであるかを識別することができ、任意の映像フォーマットに適した低解像度化処理を施すことができるようになる。 As a result, the image signal processing apparatus according to the second embodiment of the present invention can identify which video format has been processed in the subsequent processing, and can perform a resolution reduction process suitable for an arbitrary video format. Can be applied.
前述した実施例では、説明の便宜のために、各手段を個別の手段として説明したが、適宜組み合わせて、又は1つの制御手段で構成することができることは明らかである。また、例えば画像信号処理装置1を複数の装置又はコンピュータで実現することができる。更に、画像信号処理装置1として構成する1つ以上のコンピュータは、前述した各処理を実現させるために、中央演算処理装置(CPU)の制御によって実現でき、少なくとも1つ以上のメモリを備えることができる。更に、画像信号処理装置1としてコンピュータを機能させるために、メモリの所定の領域にCPUで実行させるためのプログラムを格納することができる。また、前述した各処理を実現させるために必要とされるデータを、メモリに一時的、又は恒久的に格納することもできる。このようなメモリは、適宜コンピュータ内部のROM、RAM又はハードディスクなどで構成させることができ、或いは又、外部記憶装置(例えば、外付けハードディスク)を用いて構成させることもできる。従って、本発明は、前述した実施例に限定されるものではなく、その主旨を逸脱しない範囲において種々変更可能である。
In the embodiment described above, each means has been described as an individual means for convenience of explanation. However, it is obvious that they can be appropriately combined or configured by one control means. Further, for example, the image
本発明によれば、例えばスーパーハイビジョン(超高精細度画像)として知られる高解像度のカラーテレビ画像の信号処理や信号伝送を行う際の低解像化処理を行う場合に、同一のサンプリング構造を保持した低解像度画像を生成して、映像フォーマットに依存することのない後の信号処理を可能にするため、高解像度画像を並列処理する用途に有用である。 According to the present invention, for example, the same sampling structure is used when performing a signal processing of a high-resolution color television image known as a super high-definition (ultra-high-definition image) or a low-resolution process when performing signal transmission. Since the retained low-resolution image is generated to enable later signal processing independent of the video format, it is useful for applications in which high-resolution images are processed in parallel.
1 画像信号処理装置
11 高解像度画像信号入力部
12 画素ブロック割り当て手段
13−1,13−2,13−N 低解像度画像用一時メモリ
14 画素ブロック読み出し制御手段
15 低解像度画像構成手段
16 低解像度画像信号出力部
17 制御パラメータ設定手段
101 信号処理装置
102,103,104,105 フレームメモリ
DESCRIPTION OF
Claims (12)
前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割する第1の分割手段と、
前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割する第2の分割手段と、
前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする、画像信号処理装置。 Super high definition consisting of the number of row pixels m * (a * 2 k ) × the number of column pixels n * (b * 2 l ) as integers a, b, m, n of 1 or more and integers k, l of 0 or more. An image signal processing device that performs low-resolution processing for dividing and processing parallel high-resolution images,
First dividing means for dividing the high-resolution image into m × n blocks in a block region having the number of row pixels (a * 2 k ) × the number of column pixels (b * 2 l ) in a pixel configuration adjacent to each other. When,
A second dividing unit that divides each of the m × n block regions into a × b in a pixel block having a row pixel number 2 k × column pixel number 2 l in a pixel configuration adjacent to each other;
A pixel block having a row pixel number 2 k × column pixel number 2 l in the same position with respect to each of the m × n block regions is sequentially extracted, and a × b row pixel number m * 2 k × column. An image signal processing apparatus comprising: a means for transmitting a low-resolution signal for generating a low-resolution image having the number of pixels n * 2 l .
前記高解像度画像を分割する手段は、前記有効範囲の画素信号に対して常に2k×2l画素の基本画素ブロックでの分割を確保するために、前記有効画素以外の領域の画素値に任意の値を挿入する手段を有することを特徴とする、請求項1〜8のいずれか一項に記載の画像信号処理装置。 The high resolution image has a predetermined effective range;
The means for dividing the high-resolution image may arbitrarily set pixel values in regions other than the effective pixels in order to ensure division in the basic pixel block of 2 k × 2 l pixels with respect to the pixel signals in the effective range. The image signal processing apparatus according to claim 1, further comprising means for inserting a value of.
前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割するステップと、
前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割するステップと、
前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを含むことを特徴とする、画像信号処理方法。 Super high definition consisting of the number of row pixels m * (a * 2 k ) × the number of column pixels n * (b * 2 l ) as integers a, b, m, n of 1 or more and integers k, l of 0 or more. An image signal processing method for dividing a high-resolution image at a time and performing a low-resolution process for parallel processing,
Dividing the high-resolution image into m × n blocks in a block area consisting of the number of row pixels (a * 2 k ) × the number of column pixels (b * 2 l ) in a pixel configuration adjacent to each other;
Dividing each of the m × n block regions into a × b with pixel blocks each having a row pixel number 2 k × column pixel number 2 l in a pixel configuration adjacent to each other;
A pixel block having a row pixel number 2 k × column pixel number 2 l in the same position with respect to each of the m × n block regions is sequentially extracted, and a × b row pixel number m * 2 k × column. And a step of transmitting a low-resolution signal for generating a low-resolution image having n * 2 l pixels.
前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割するステップと、
前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割するステップと、
前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを実行させるための画像信号処理プログラム。 Super high definition consisting of the number of row pixels m * (a * 2 k ) × the number of column pixels n * (b * 2 l ) as integers a, b, m, n of 1 or more and integers k, l of 0 or more. A computer configured as an image signal processing device for dividing a high-resolution image at a time and performing a low-resolution processing for parallel processing;
Dividing the high-resolution image into m × n blocks in a block area consisting of the number of row pixels (a * 2 k ) × the number of column pixels (b * 2 l ) in a pixel configuration adjacent to each other;
Dividing each of the m × n block regions into a × b with pixel blocks each having a row pixel number 2 k × column pixel number 2 l in a pixel configuration adjacent to each other;
A pixel block having a row pixel number 2 k × column pixel number 2 l in the same position with respect to each of the m × n block regions is sequentially extracted, and a × b row pixel number m * 2 k × column. An image signal processing program for executing a step of sending a signal with reduced resolution for generating a low-resolution image having n * 2 l pixels.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105944A JP4997167B2 (en) | 2008-04-15 | 2008-04-15 | Image signal processing apparatus, method and program for image division processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105944A JP4997167B2 (en) | 2008-04-15 | 2008-04-15 | Image signal processing apparatus, method and program for image division processing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009260550A JP2009260550A (en) | 2009-11-05 |
JP4997167B2 true JP4997167B2 (en) | 2012-08-08 |
Family
ID=41387428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008105944A Expired - Fee Related JP4997167B2 (en) | 2008-04-15 | 2008-04-15 | Image signal processing apparatus, method and program for image division processing |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997167B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5121978B2 (en) | 2010-08-30 | 2013-01-16 | キヤノン株式会社 | Image processing apparatus and control method thereof |
WO2012157618A1 (en) | 2011-05-18 | 2012-11-22 | シャープ株式会社 | Video-signal processing device and display device |
WO2012161188A1 (en) | 2011-05-25 | 2012-11-29 | シャープ株式会社 | Video signal processing device and liquid crystal display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3674438B2 (en) * | 2000-01-26 | 2005-07-20 | 日本ビクター株式会社 | Captured image display system for solid-state imaging device |
JP2006038996A (en) * | 2004-07-23 | 2006-02-09 | Ricoh Co Ltd | Image display apparatus |
JP4661775B2 (en) * | 2006-12-20 | 2011-03-30 | ソニー株式会社 | Image processing apparatus, image processing method, program for image processing method, and recording medium recording program for image processing method |
-
2008
- 2008-04-15 JP JP2008105944A patent/JP4997167B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009260550A (en) | 2009-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103155567B (en) | Image processing apparatus and image processing method | |
US7965888B2 (en) | Digital video camera non-integer-ratio bayer domain scaler | |
JPH08172636A (en) | Image pickup device | |
CN101521751B (en) | Image capturing apparatus | |
CN101505368B (en) | Progressive-to-interlace conversion method, image processing apparatus, and imaging apparatus | |
CN101416217B (en) | Techniques to facilitate use of small line buffers for processing of small or large images | |
JP2008276408A (en) | Image processor and memory access control method | |
JP4905279B2 (en) | Imaging circuit and imaging apparatus | |
JP6014349B2 (en) | Imaging apparatus, control method, and program | |
JP4997172B2 (en) | Image signal processing apparatus, method and program for image division processing | |
JP4997167B2 (en) | Image signal processing apparatus, method and program for image division processing | |
US10694116B2 (en) | Image transmission apparatus and control method thereof | |
JPH11112977A (en) | Image-pickup compression system | |
JP2005278025A (en) | Luminance/color-difference signal generating device, image compressing device, and image processing system | |
US7787700B2 (en) | Signal processing method, signal processing apparatus, computer-readable medium and a data recording medium | |
KR101012585B1 (en) | Multi-channelImage registration system and the Method | |
JP2010251882A (en) | Image capturing apparatus and image reproducing device | |
US6266101B1 (en) | Y/C separator | |
JP7289642B2 (en) | IMAGE PROCESSING DEVICE, CONTROL METHOD FOR IMAGE PROCESSING DEVICE, AND PROGRAM | |
JP2019054341A (en) | Image processing device and method, and imaging apparatus | |
US8705884B2 (en) | Image processing apparatus and method for controlling the same | |
JP2002247376A (en) | Image processor | |
JP4109328B2 (en) | Video signal encoding device | |
JP4945852B2 (en) | Method and apparatus for generating captured image in single-plate color digital camera, digital camera, portable digital information apparatus, and digital video printer | |
WO2023111608A1 (en) | Electronic devices, systems and methods for converting an input image into an output image |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4997167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |