JP4993146B2 - フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム、方法、及びコンピュータプログラム - Google Patents

フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム、方法、及びコンピュータプログラム Download PDF

Info

Publication number
JP4993146B2
JP4993146B2 JP2009189944A JP2009189944A JP4993146B2 JP 4993146 B2 JP4993146 B2 JP 4993146B2 JP 2009189944 A JP2009189944 A JP 2009189944A JP 2009189944 A JP2009189944 A JP 2009189944A JP 4993146 B2 JP4993146 B2 JP 4993146B2
Authority
JP
Japan
Prior art keywords
content
unwanted
graphics processing
integrated circuit
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009189944A
Other languages
English (en)
Other versions
JP2010123108A (ja
Inventor
スコット スタム ジョセフ
Original Assignee
エヌヴィディア コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌヴィディア コーポレイション filed Critical エヌヴィディア コーポレイション
Publication of JP2010123108A publication Critical patent/JP2010123108A/ja
Application granted granted Critical
Publication of JP4993146B2 publication Critical patent/JP4993146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/02Networking aspects
    • G09G2370/027Arrangements and methods specific for the display of internet documents
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers

Description

[0001]本発明は、望まれないコンテンツに関するものであり、より詳細には、望まれないコンテンツの識別に関するものである。
[0002]伝統的に、望まれないコンテンツ(例えば、不快なコンテンツ等)は、種々の目的で識別されている。例えば、望まれないコンテンツは、当該望まれないコンテンツをブロックし、当該望まれないコンテンツについて潜在的視聴者に警告し、潜在的視聴者が望まれないコンテンツを視聴しないように守る等のために、しばしば識別される。しかしながら、望まれないコンテンツを識別するための従来の技法には、一般的に、種々の限界があった。
[0003]単なる例示として、インターネットにおいては、相当量の成人向けコンテンツが存在しており、当該成人向けコンテンツは、多くのコンピュータユーザにとっては不快となり得、又は、子供が視聴しないように親が望むことのあるものである。別の例としては、図書館の如き公共エリアにおいては、(例えば、インターネット等を介して)利用できるコンテンツのタイプを制限することが望ましい場合がある。多くのコンテンツ保護システムが消費者市場において販売されているが、それらの大半は、既知の不快なコンテンツ、即ち、不快なものであるとして識別されている特定のコンテンツのデータベースに依存しているか、又は、そのコンテンツが不快なものであるかもしれないことを指示するキーワード又はその他のテキスト識別子を探索することによるものである。不都合なことに、これら技法は、新しい未知のコンテンツ、又は、ユーザーがそれを視聴するように陥れようとするような詐欺的方法にて提示されるコンテンツに対して保護するには不十分なものである。
[0004]従って、従来技術に関連したこれらの問題及び/又は他の問題に対処することが必要とされている。
[0005]フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム、方法及びコンピュータプログラム製品を提供する。使用時には、フレームバッファに記憶された望まれないコンテンツが識別される。更に、望まれないコンテンツの表示が、当該望まれないコンテンツの識別に基づいて、阻止される。
一実施形態による、フレームバッファに記憶された望まれないコンテンツの表示を阻止するための方法を示す図である。 別の実施形態による、フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステムを示す図である。 更に別の実施形態による、フレームバッファに記憶されたコンテンツが望まれないものであるかの決定と、他のグラフィック処理と、を並列に行うための方法を示す図である。 更に別の実施形態による、並列処理を行うためのシステムを示す図である。 種々の前述の実施形態の種々のアーキテクチャー及び/又は機能を実施することのできる典型的なシステムを示す図である。
[0011]図1は、一実施形態による、フレームバッファに記憶された望まれないコンテンツの表示を阻止するための方法を示している。オペレーション102に示すように、フレームバッファに記憶された望まれないコンテンツが識別される。本説明に関しては、望まれないコンテンツは、フレームバッファに記憶された望まれない任意のコンテンツを含み得る。種々の実施形態では、望まれないコンテンツは、視覚コンテンツ(例えば、ウエブページ、ビデオ等)を含み得る。単なる例示として、望まれないコンテンツは、ポルノグラフィー、プロファニティー及び/又は望まれないものであると決定される(例えば、予め決定される等)任意のタイプのデータを含み得る。
[0012]また、望まれないコンテンツが記憶されているフレームバッファは、その望まれないコンテンツの各フレームを記憶するためのバッファを含み得る。例えば、フレームバッファは、望まれないコンテンツの画像のデジタル表現を記憶していてもよい。この目的のため、フレームバッファは、望まれないコンテンツを識別するのに使用されるプログラム、望まれないコンテンツを識別するのに使用されるコンピュータにインストールされたオペレーティングシステム、そのようなコンピュータのインターネット接続のタイプ等に関係なく、ディスプレイを通して表示される望まれないコンテンツの画像を記憶することができる。
[0013]一実施形態では、望まれないコンテンツは、フレームバッファに記憶されたコンテンツが望まれないものであることを決定することにより、識別される。単なる例示として、フレームバッファに記憶されたコンテンツによって表現される画像が、既知の望まれない画像と比較される。更に、望まれないコンテンツは、フレームバッファに記憶されたコンテンツにより表現された画像と既知の望まれない画像との間に一致が見られた結果として、識別される。
[0014]別の実施例として、あるポリシー(例えば、ルール)が、フレームバッファに記憶されたコンテンツにより表現される画像に対して適用される。この目的のため、望まれないコンテンツは、その画像の少なくとも一部分がそのポリシーに反すると決定された結果として、識別される。しかしながら、勿論、望まれないコンテンツは、任意の望ましい方法にて識別することもできる。
[0015]一実施形態において、望まれないコンテンツは、フレームバッファに記憶されたコンテンツの分析を有効にする手動生成コマンドに応答して識別される。例えば、ユーザーは、フレームバッファに記憶されたコンテンツの分析を有効にするためグラフィカルユーザーインターフェース(GUI)を使用することができる。このような分析の結果として、その望まれないコンテンツの識別がなされる。
[0016]別の実施形態では、望まれないコンテンツは、フレームバッファに記憶されたコンテンツの分析を有効にする自動生成コマンドに応答して識別される。オプションとして、そのコマンドは、その望まれないコンテンツの識別を行うプロセッサ(例えば、グラフィックプロセッサ)の負荷に基づいて、自動的に生成される。単なる例示として、その分析は、その負荷が所定のしきい値より下である場合にのみ、有効化される。
[0017]更に、望まれないコンテンツの表示は、オペレーション104に示すように、その望まれないコンテンツの識別に基づいて、阻止される。望まれないデータの表示は、表示装置を介する任意の表示を含み得る。種の実施形態では、望まれないコンテンツの表示は、テレビジョンを介する表示、パーソナルコンピュータを介する表示等を含み得る。
[0018]従って、望まれないコンテンツは、ディスプレイ(例えば、コンピュータモニタ、テレビジョン等)を介して視聴者に対して表示することから阻止される(例えば、ブロックされる等)。フレームバッファに記憶された望まれないコンテンツが表示されることを阻止することにより、その望まれないコンテンツは、その表示前の直前の可能なステージにて表示されることを阻止され得る。別のオプションとして、勿論、望まれないコンテンツが表示されることを阻止することは、その望まれないコンテンツが既に表示されてしまった後に、その望まれないコンテンツの表示を終了させることを含んでいてもよい。単なる例示として、望まれないコンテンツは、その初期表示の後に識別され、当該望まれないコンテンツの識別時に、その望まれないコンテンツがそれ以降の任意の時間において表示されることが阻止されてもよい。
[0019]望まれないコンテンツの表示は、任意の望ましい方法にて阻止し得ることに注意されたい。単なる例示として、望まれないコンテンツは、フレームバッファに記憶されたその望まれないコンテンツを所定のコンテンツでオーバーライトすることにより、表示を阻止されてもよい。そのような所定のコンテンツは、警告(例えば、警告メッセージ)、エラーメッセージ、カラーのソリッドブロック又は任意の他のパターン等を含み得る。
[0020]一実施形態では、このような識別及び阻止は、中央処理ユニット(CPU)により行うことができる。CPUは、フレームバッファに記憶されたコンテンツを、当該フレームバッファと直接通信するグラフィック処理ユニット(GPU)を用いて、読み取り、それに応じて、そのコンテンツが望まれないものであるとして識別することができる。更に、CPUは、その識別に基づいて、フレームバッファに記憶された望まれないコンテンツを表示しないようにGPUに命令することにより、その望まれないコンテンツの表示を阻止することができる。
[0021]別の実施形態では、そのような識別及び阻止は、GPU等の如きグラフィックプロセッサにより行うことができる。例えば、そのような識別及び阻止を行うためのコードが、グラフィックプロセッサにて実施される。グラフィックプロセッサは、前述したように、フレームバッファと直接通信することができる。このように、グラフィックプロセッサは、オプションとして、そのようなコンテンツを望まれないものとして識別し、更にその望まれないコンテンツの表示を阻止するために、フレームバッファから直接に(例えば、グラフィックプロセッサからフレームバッファへコンテンツを通すのに他の中間ハードウエアを必ずしも必要とせずに)コンテンツを取り出してもよい。
[0022]画像コンテンツを識別するための多くのアルゴリズムは、グラフィックプロセッサでの並列処理に適している。従って、グラフィックプロセッサは、CPUによるよりも速い速度で処理を行うことができ、望まれないコンテンツの識別及び望まれないコンテンツの表示の阻止を、オプションとして、CPUよりも、より速く行うことができる。更に、グラフィックプロセッサの処理速度はより速いので、グラフィックプロセッサは、望まれないコンテンツの識別及び望まれないコンテンツの表示の阻止をより効率的に行うことができ、従って、CPUを通して与えることができるよりは、望まれないコンテンツを識別するためのより完全な技法、望まれないコンテンツを識別するためのより多くの種々なテストを使用することができる。更に、望まれないコンテンツの識別及び望まれないコンテンツの表示の阻止のためにグラフィックプロセッサを使用すると、このような識別及び阻止を行うのにCPU処理リソースを使わなくて済むので、それらCPUリソースを他の実行アプリケーションのために使用できるように残しておくことができる。
[0023]更に別の実施形態では、識別及び阻止は、GPUシェーダハードウエアを使用することにより行われてもよい。例えば、フレームバッファに記憶された望まれないコンテンツを識別し、その識別に基づいて望まれないコンテンツの表示を阻止するためのコードが、そのシェーダハードウエアにて実行され得る。
[0024]更に別の実施形態では、識別及び阻止は、グラフィックカード(例えば、グラフィックカードの不揮発性メモリ)に実装されるコンピュータコードによって行われ、当該コンピュータコードは、グラフィックカードがアクティブであるときにはいつでも、実行され得る。グラフィックカードに望まれないコンテンツの識別及び望まれないコンテンツの表示の阻止のためのコンピュータコードを与えておくことにより、そのコンピュータコードは、オプションとして、無効化され得ないものとしておくことができる(例えば、このようなグラフィックカードを使用しているシステムからそのグラフィックカードを物理的に取り外さずに、そのコンピュータコードを無効化することは不可能であるものとすることができるからである)。更に、グラフィックカードに望まれないコンテンツの識別及び望まれないコンテンツの表示の阻止のためのコンピュータコードを与えておくことにより、そのコンピュータコードは、グラフィックカードが実装されるコンピュータのオペレーティングシステム又は他のソフトウエアとは完全に独立して作動し得る。
[0025]グラフィックプロセッサを使用して、画像又はビデオ情報以外のコンテンツを識別しその出力を阻止してもよい。多くのパターン認識アルゴリズムが、GPUでの並列処理に適しており、従って、CPUの計算負荷を軽減しつつ、多くのタイプのコンテンツの識別を効率よく行うことができる。別のオプションの実施形態(図示せず)では、望まれないオーディオが識別される。例えば、望まれないオーディオは、音声認識を使用して、当該オーディオがテキストへ変換され、望まれないものであると予め決められているテキストと比較されるようにして、識別されてもよい。勿論、望まれないオーディオは、そのオーディオを、望まれないものであると予め決められているオーディオと比較することによっても識別することができる。従って、もし、一致が識別されるならば、そのオーディオは、望まれないものであるとして識別され得る。しかしながら、勿論、望まれないオーディオは、任意の望ましい方法にて識別することができる。
[0026]更に、望まれないオーディオの可聴出力が、阻止され得る。例えば、望まれないオーディオは、所定のオーディオ等でオーバーライトされる。更に、このような望まれないオーディオの識別及び望まれないオーディオの可聴出力の阻止は、オーディオを出力するために使用されるプロセッサによって行うことができる。従って、さもなければ望まれないオーディオの可聴出力を与えてしまうようなプロセッサは、そのオーディオが望まれないものであるとの識別に基づいて、その可聴出力を阻止することができる。
[0027]オプションとして、望まれないオーディオに対して、ある遅延(例えば、3秒等)を、(例えば、その望まれないオーディオの可聴出力の開始時に)導入することができる。別のオプションとして、望まれないオーディオを前走査することができる。この目的のため、そのような遅延及び/又は前走査により、オーディオが望まれないオーディオの出力前に望まれないものであるとの決定をなすことができ、そのようなオーディオが望まれないものであるとの決定に応答して、その望まれないオーディオが出力されることを阻止し得る。
[0028]図1の前述の説明及び/又は他の図に関しての前述の説明のいずれもが、望まれないオーディオの可聴出力を、その識別に基づいて阻止するための前述の技法の更なる詳細を与えるのに使われうるものであることに注意されたい。単なる例示として、ディスプレイドライバに関する説明はいずれも、オーディオドライバとして望まれないオーディオ出力の阻止に適用することができ、グラフィックプロセッサに関する説明はいずれも、オーディオを出力するためのプロセッサとして望まれないオーディオ出力の阻止に適用することができ、フレームバッファに関する説明はいずれも、オーディオの可聴出力前にオーディオを記憶するためのバッファとして望まれないオーディオ出力の阻止に適用できる等である。
[0029]次に、種々のオプションのアーキテクチャー及び特徴に関して、より例示的な情報を示す。これらアーキテクチャー及び特徴を用いて、前述のフレームワークを、ユーザーの希望に応じて、実施してもよく、実施しなくてもよい。以下の情報は、例示の目的で示すものであり、いかようにも限定的なものであると解釈されるべきものではないことに、特に注意されたい。以下の特徴のいずれもが、説明する他の特徴を除いて又は除くことなく、任意に組み入れることができるものである。
[0030]図2は、別の実施形態による、フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム200を示している。オプションとして、このシステム200は、図1の方法100を実行するように実施することができる。しかしながら、勿論、このシステム200は、任意の希望の環境において実施されてもよい。前述した定義は、この説明を通して適用されるものであることにも注意されたい。
[0031]図示するように、コンピュータ(例えば、パーソナルコンピュータ)上で作動するソフトウエアグラフィックドライバプログラム202は、グラフィックプロセッサ204と通信する。このドライバ202は、表示装置(図示せず)にコンテンツ(例えば、画像、ビデオ等)を表示させるため、グラフィックプロセッサを制御し、それと通信することができる任意のソフトウエアプログラムを含み得る。従って、ドライバ202は、ディスプレイドライバ202を含み得る。
[0032]更に、グラフィックプロセッサ204は、GPUの如き、表示装置にコンテンツを表示するため当該コンテンツを処理することのできる任意のプロセッサ又はプロセッサ及び補助コンポーネントの集合を含み得る。グラフィックプロセッサ204は、表示装置にコンテンツを表示するのに必要な計算タスクの多くを行うことができる。例えば、表示すべき全てのコンテンツが、CPUプログラムにより、グラフィックプロセッサ204へ送られて、グラフィックプロセッサ204が、当該コンテンツを処理して、表示装置に表示される最終画像を生成してもよい。種々の実施形態では、グラフィックプロセッサ204は、コンピュータマザーボードの一部としてCPU等に一体化されるコンピュータアドオンカードとして、実施することができる。
[0033]図示するように、グラフィックプロセッサ204は、フレームバッファ206と直接通信する。フレームバッファ206は、メモリであり、グラフィックプロセッサ204と並設され得るものであり、表示装置に表示されるべきコンテンツの画像を記憶するのに使用されるものである。例えば、フレームバッファ206は、表示されるべきコンテンツを、グラフィックドライバ202を介してアプリケーションから受け取り、当該コンテンツの画像を記憶することができる。オプションとして、複数のフレームバッファを設け、フレームバッファメモリを使用して、グラフィックプロセッサ204により処理される他のタイプのデータを記憶してもよい。一実施形態では、フレームバッファ206メモリは、グラフィックプロセッサ204と並設され、グラフィックプロセッサ204により直接にアクセスされ制御される専用メモリであってもよい。別の実施形態では、フレームバッファ206メモリは、CPUシステムメモリと共通であって、グラフィックプロセッサ204により直接的又は間接的にアクセスされるものであってよい。
[0034]グラフィックプロセッサ204の表示出力モジュール207は、フレームバッファ206のコンテンツを読み取り、フレームバッファ206に記憶されたピクセル値を表示装置へと送信するのに必要とされる電気信号を生成することができる。表示出力は、(図示するように)グラフィックプロセッサ内に含まれていてもよいし、又は、オプションとして、全て又は部分的に別のコンポーネントに含まれていてもよい。
[0035]オペレーティングシステム及びコンピュータにて実行される種々のアプリケーションは、フレームバッファ206に記憶されて次いで表示出力モジュール207を介して表示装置に表示されるコンテンツを生成するよう、グラフィックドライバ202と通信し得る。これらアプリケーションは、表示用のコンテンツを生成するため、グラフィックプロセッサ204へ、表示用の最終ピクセル値を送り、又は、コマンド及びデータを送ることができる。
[0036]この目的のため、グラフィックプロセッサ204は、フレームバッファ206に記憶された望まれないコンテンツを識別し、更に、その識別に基づいて、そのような望まれないコンテンツの表示を阻止することができる。一実施形態では、グラフィックプロセッサ204は、望まれないコンテンツの識別及び識別された望まれないコンテンツの表示の阻止を行うように、プログラムされる。オプションとして、グラフィックプロセッサ204は、NVIDIA(登録商標)コーポレーションのCUDA(商標)プログラミング環境を使用して、プログラムされ得る。
[0037]別の実施形態では、グラフィックプロセッサ204は、望まれないコンテンツの識別を行い、識別された望まれないコンテンツの表示の阻止を行うように、グラフィックドライバ202により制御され得る。例えば、ドライバ202は、フレームバッファ206に記憶されたコンテンツが望まれないコンテンツであるかについて分析するようにグラフィックプロセッサ204を制御するコードでプログラムされてもよい。オプションとして、ドライバ202は、フレームバッファ206に記憶されたコンテンツが望まれないコンテンツを含むかについて識別するため、そのようなコンテンツを分析するようにグラフィックプロセッサ204に定期的に命令してもよい。単なる例示として、このような分析は、Guardware LLCによるiShield(商標)を使用して、行うことができる。
[0038]例えば、一実施形態では、グラフィックプロセッサ204は、フレームバッファ206に記憶されたコンテンツが、望まれないコンテンツを含むか識別するために、スケジュールに基づいてそのようなコンテンツを定期的に分析してもよい。別の実施形態では、グラフィックプロセッサ204は、グラフィックプロセッサ204の負荷に基づいてそのコンテンツを定期的に分析してもよい。例えば、グラフィックプロセッサ204の負荷が所定のしきい値より大きい場合には、グラフィックプロセッサ204は、そのような分析を行わないように自動的に無効化されてもよい。
[0039]更に別の実施形態では、グラフィックプロセッサ204は、そのような分析を無効化するためのユーザーによる(例えば、GUI等を介しての)手動選択に応答して、当該分析を行わないように無効化されてもよい。更に別の実施形態では、グラフィックプロセッサ204は、フレームバッファ206に記憶されたコンテンツが所定のアプリケーションに関連付けられている(例えば、所定のアプリケーションから表示のために出力される)との決定に応答して、そのような分析を行わないように無効化されてもよい。そのような所定のアプリケーションとしては、ホワイトリストアプリケーション、望まれないコンテンツを含まないと予め決められたアプリケーション等が存在し得る。
[0040]別の実施形態では、グラフィックプロセッサ204は、フレームバッファ206に記憶されたコンテンツのサブパートのみを分析するように、(例えば、前述したように、自動的に又は手動的に)構成されてもよい。このようなコンテンツのサブパートとしては、コンテンツの幾つかのフレームのみ、そのコンテンツの1つのフレームの部分のみ等があり得る。勿論、グラフィックプロセッサ204は、所定のポリシー、ルール等に基づいて、フレームバッファ206に記憶されたコンテンツを分析することもできる。
[0041]別のオプションとして、グラフィックプロセッサ204は、GUIを介して受け取ったユーザー入力に従って、フレームバッファ206に記憶されたコンテンツを分析することもできる。例えば、GUIにより、ユーザーは、その分析を作動させたり非作動状態にすることができ、又は、その分析の感度を種々のレベルのコンテンツに対して制御することができる。例えば、フレームバッファ206に記憶されたコンテンツが望まれないものである確率尺度を生成することができる。従って、グラフィックプロセッサ204は、(例えば、GUI等を介してユーザーにより設定されるような)所定の確率しきい値を満たす確率を有するコンテンツのみをブロックするように構成されてもよい。
[0042]更に別のオプションとして、グラフィックプロセッサ204は、ドライバ202が不正に変更されているか又は無効化されている場合に、ビデオ出力を無効化するように設定されてもよい。従って、フレームバッファ206に記憶されたコンテンツの表示は、このようなコンテンツの分析を行うコードが作動状態でない場合に、阻止される。グラフィックプロセッサ204によって行われる分析の制御は、オプションとして、パスワード又は他の認証手段により保護され得る。このようにして、グラフィックプロセッサ204の処理リソースの消費が減少される。
[0043]更に、ドライバ202は、望まれないコンテンツの識別に基づいて、そのような望まれないコンテンツの表示を阻止するようにグラフィックプロセッサ204を制御し得る。単なる例示として、ドライバ202は、フレームバッファ206に記憶された望まれないコンテンツを他の所定のコンテンツでオーバーライトするようにグラフィックプロセッサ204に命令することができる。このようにして、グラフィックプロセッサ204は、フレームバッファ206に記憶された望まれないコンテンツを識別し、その識別に基づいてそのような望まれないコンテンツの表示を阻止するのに使用され得る。
[0044]一実施形態では、望まれないコンテンツを識別し、その望まれないコンテンツの表示を阻止するため、そのような目的のためにCPUを使用する代わりに、グラフィックプロセッサ204を使用することにより、グラフィックプロセッサ204によって行われる識別及び阻止をより効率的に行うようにすることができる。例えば、グラフィックプロセッサ204は、フレームバッファ206との間の直接通信により、フレームバッファ206に直接的にアクセスでき、従って、CPUは、分析のためにフレームバッファ206からコンテンツを引き出し、そのような分析の後にコンテンツをフレームバッファ206へと書き込み戻すようなことをしないで済む。更に、グラフィックプロセッサ204は、フレームバッファ206へ直接アクセスし、フレームバッファ206内に存在するものを制御するのであるから、フレームバッファ206に記憶されたコンテンツは、フレームバッファ206に記憶されたそのコンテンツの表示の前に、望まれないコンテンツを識別するためグラフィックプロセッサ204により検査され得る。
[0045]図3は、更に別の実施形態による、フレームバッファに記憶されたコンテンツが望まれないものであるかの決定と、他のグラフィック処理とを並列して行うための方法300を示している。オプションとして、この方法300は、図1及び/又は図2のコンテクスト及び/又は環境において実施されてもよい。しかしながら、勿論、この方法300は、任意の希望の環境において実施することができるものである。同様に、前述した種々な定義は、ここでの説明を通して適用されるものであることに注意されたい。
[0046]オペレーション302に示すように、アプリケーションがコンテンツをディスプレイへと描画する。このアプリケーションは、表示のためコンテンツを出力することができる任意のアプリケーションを含み得る。種々の実施形態では、アプリケーションは、パーソナルコンピュータ、テレビジョン等にて実行される。単なる例示として、アプリケーションは、ウエブブラウザを含むことができる。
[0047]更に、オペレーション304に示すように、オペレーティングシステムが、コンテンツをフレームバッファへと描画するようディスプレイドライバに要求する。このようにして、ディスプレイドライバは、コンテンツの画像をフレームバッファへと書き込む。従って、フレームバッファは、コンテンツの画像を記憶することができる。
[0048]更に、オペレーション306に示すように、コンテンツが、フレームバッファから読み取られる。一実施形態では、コンテンツは、グラフィックプロセッサにより読み取られてもよい。別の実施形態では、コンテンツは、CPUにより読み取られてもよい。更に別の実施形態では、コンテンツは、グラフィックカードの表示出力パイプラインを使用して、フレームバッファから読み取られてもよい。
[0049]更に、コンテンツが、オペレーション308に示すように、分析される。本実施形態に関しては、コンテンツの分析は、コンテンツのいずれかの部分が望まれないものであるかを決定することを含み得る。単なる例示として、コンテンツは、既知の望まれないコンテンツ(例えば、望まれないものであると予め決定されたコンテンツ)と比較され、一致するとき、そのフレームバッファに記憶されたコンテンツが望まれないものであると指示される。
[0050]判断310において、コンテンツが望まれないものであるかの決定がなされる。コンテンツが望まれないものであると決定される場合には、応答動作がなされる。オペレーション312に注意されたい。一実施形態では、この応答動作は、フレームバッファに記憶された望まれないコンテンツを所定のコンテンツ(例えば、警告等を表示する画像)でオーバーライトし、その後にフレームバッファに記憶されたコンテンツを表示させることを含み得る。別の実施形態では、この応答動作は、ディスプレイドライバを介して、望まれないコンテンツを指示するメッセージをオペレーティングシステムへと送信することを含み得る。更に別の実施形態では、この応答動作は、オペレーティングシステムがCPUを使用して、望まれないコンテンツの識別を記録し、警告及び/又はエラーメッセージをユーザーへ与えること等を含む。
[0051]しかしながら、判断310において、コンテンツが望まれないものではないと決定される場合には、そのコンテンツは、ディスプレイへ書き込まれる。オペレーション314に注意されたい。図示するように、フレームバッファに記憶されたいずれの望まれないコンテンツの識別及びそのような識別された望まれないコンテンツの阻止(オペレーション306−312)は、オペレーション316に示すような他のグラフィック処理と並列して行われ得る。種々な実施形態では、オペレーション316に示された他のグラフィック処理としては、2次元コンテンツのレンダリング、3次元コンテンツのレンダリング、他のシェーダープログラムの実行、その他のコンテンツの表示等がある。
[0052]オプションとして、オペレーション306−312は、オペレーション316にて示す他のグラフィック処理と並んで、又は当該他のグラフィック処理とインターリーブされて、バックグラウンドにて実行されてもよい。単なる例示として、オペレーション306−312及び316を行うグラフィックプロセッサは、処理能力のうちの所定の割合(例えば、10%)を、フレームバッファに記憶されたいずれもの望まれないコンテンツの識別及びそのような識別された望まれないコンテンツの阻止(オペレーション306−312)に対して専用とすることができる。更に、他のグラフィック処理(オペレーション316)に関連したコンテンツも、オペレーション314に示すように、ディスプレイへと書き込まれ得る。更に、オペレーション306−312は、オプションとして、単一フレーム毎にではなく、不定期に行うようにすることもできる。望まれないコンテンツが非常に短い期間だけ表示される場合には、それは、必ずしもユーザーには気づかれないかもしれない。従って、望まれないコンテンツについてフレームバッファを定期的に検査するだけとすることで、全処理負荷を減ずることができる。別のオプションとして、各フレーム周期中にフレームバッファの交互の部分を検査し、従って、幾つかのフレーム周期に亘って、全表示画像を検査することができるようにすることにより、各フレーム周期で全表示画像を検査するのに必要とされるよりも、処理を減ずることができる。
[0053]図4は、更に別の実施形態による、並列処理を提供するためのシステム400を示している。オプションとして、このシステム400は、図1から図3のコンテクスト及び/又は環境にて実施され得る。しかしながら、勿論、このシステム400は、任意の希望の環境においても実施することができるものである。ここでもまた、前述した定義は、ここでの説明を通して適用できるものであることに注意されたい。
[0054]図示するように、並列処理アーキテクチャー402が与えられている。このような並列処理アーキテクチャー402は、複数の並列プロセッサ404を含んでいる。図示していないが、このような並列プロセッサ404は、所定数のスレッドにて動作することのできるものである。この目的のために、並列プロセッサ404の各々は、並列に動作し、対応するスレッドもまた、並列に動作する。
[0055]一実施形態では、並列処理アーキテクチャー402としては、単一命令複数データ(SIMD)アーキテクチャーがある。このようなシステムにおいては、プロセッサにより実行されるスレッドは、幾つかのグループにまとめられていて、時間的に任意の瞬時においては、単一グループ内の全てのスレッドが、潜在的に異なるデータに対してではあるが、厳密に同じ命令を実行するようになっている。
[0056]別の実施形態では、前述の並列処理アーキテクチャー402は、グラフィックプロセッサ又はグラフィック処理能力を実装した任意の他の集積回路(例えば、チップセット、システムオンチップ(SOC)、CPUと一体とされたコア、ディスクリートプロセッサ等の形式)を含むことができる。更に別の実施形態では、前述の並列処理アーキテクチャー402は、セルプロセッサのような1つ以上のベクトル処理要素を有するプロセッサを含むことができ、これについては、ソニー(登録商標)、東芝(登録商標)及びIBM(登録商標)社により共同開発されたセル広帯域エンジンマイクロプロセッサアーキテクチャーを参照されたい。
[0057]図4を更に続けて参照する。並列処理アーキテクチャー402は、ローカル共有メモリ406を含んでいる。並列処理アーキテクチャー402の並列プロセッサ404の各々は、それ自身のローカル共有メモリ406に対する読み取り及び/又は書き込みを行うことができる。この共有メモリ406は、各プロセッサに関連付けられた物理的に分離したメモリからなっていてもよく、プロセッサ404の間で共用される1つ以上のメモリの別々に割り当てられた領域からなっていてもよい。更に、例示した実施形態では、共有メモリ406は、並列処理アーキテクチャー402のプロセッサ404が実装されている集積回路にて実施することもできる。
[0058]更に、グローバルメモリ408を含むように図示している。使用時には、このようなグローバルメモリ408は、並列処理アーキテクチャー402の全てのプロセッサ404にアクセスすることができる。図示するように、このようなグローバルメモリ408は、前述の並列処理アーキテクチャー402のプロセッサ404が実装される集積回路とは別の集積回路にて実施することができる。並列処理アーキテクチャー402は、図4の種々の集積回路上にて特定の態様で実施されるように示されているが、システムコンポーネントは、必要に応じて、同じ集積回路にて実施されてもよいし、又は同じ集積回路にて実施されなくてもよいことに注意されたい。
[0059]更に又、図4のシステム400は、必要に応じて、並列処理アーキテクチャー402を制御するためのドライバ410を更に含むことができる。一実施形態では、ドライバ410は、そのような制御を行えるようにするためのライブラリを含むことができる。例えば、このようなライブラリ410は、本明細書で説明した機能をインスタンス化することのできるライブラリコールを含むことができる。更に、別の実施形態では、ドライバ410は、並列処理アーキテクチャー402(例えば、グラフィックプロセッサ等)を使用して汎用の計算能力を提供することができる。このようなドライバの例は、NVIDIAコーポレーションによって提供されているCUDA(商標)フレームワークと共に提供されている。使用時には、このドライバ410は、フレームバッファに記憶された望まれないコンテンツを識別し、その識別に基づいて望まれないコンテンツの表示を阻止するように、並列処理アーキテクチャー402を制御するのに使用され得る。
[0060]図5は、種々の前述の実施形態の種々のアーキテクチャー及び/又は機能を実施することのできる典型的なシステム500を例示している。図示するように、システム500は、通信バス502に接続される少なくとも1つのホストプロセッサ501を含むように提供されている。システム500は、主メモリ504も含んでいる。制御ロジック(ソフトウエア)及びデータは、ランダムアクセスメモリ(RAM)の形をとることのできる主メモリ504に記憶されている。
[0061]システム500は、グラフィックプロセッサ506、及びディスプレイ508、即ち、コンピュータモニタも含んでいる。一実施形態では、グラフィックプロセッサ506は、複数のシェーダーモジュール、ラスタリゼーションモジュール等を含むことができる。前述のモジュールの各々は、GPUを形成するため単一半導体プラットフォームに配設することもできる。更に、グラフィックプロセッサは、フレームバッファ512と通信することができる。
[0062]本説明では、単一半導体プラットフォームとは、ソールユニタリ半導体ベース集積回路又はチップを指している。「単一半導体プラットフォーム」との用語は、オンチップオペレーションをシミュレートし、従来のCPU及びバスによる実施を使用するよりも実質的に改善することができる増大したコネクティビティを有するマルチチップモジュールを指すこともあることに、注意されたい。勿論、種々なモジュールを、ユーザーの希望に応じて、別々に又は半導体プラットフォームの種々な組合せにおいて配設することもできる。
[0063]システム500は、2次記憶装置510を含むことができる。この2次記憶装置510としては、例えば、ハードディスクドライブ及び/又はフロッピーディスクドライブ、磁気テープドライブ、コンパクトディスクドライブ等を表すリムーバブル記憶装置ドライブがある。リムーバブル記憶装置ドライブは、周知の方法にて、リムーバブル記憶装置に対して読み取り及び/又は書き込みを行う。
[0064]コンピュータプログラム又はコンピュータ制御ロジックアルゴリズムが、主メモリ504及び/又は2次記憶装置510に記憶される。このようなコンピュータプログラムは、実行時に、システム500が種々の機能を行うようにする。メモリ504、記憶装置510及び/又は任意の他の記憶装置は、コンピュータ読み取り可能な媒体の可能な例である。
[0065]一実施形態では、種々の前述の図のアーキテクチャー及び/又は機能は、ホストプロセッサ501、グラフィックプロセッサ506、ホストプロセッサ501及びグラフィックプロセッサ506の両者の能力の少なくとも一部分を果たすことのできる集積回路(図示せず)、チップセット(即ち、関連機能等を行うためのユニットとして働くように設計され販売されている集積回路のグループ)及び/又はそのようなための任意の他の集積回路のコンテクストにおいて実施され得る。
[0066]更に、種々の前述の図のアーキテクチャー及び/又は機能は、汎用コンピュータシステム、回路板システム、娯楽目的専用のゲームコンソールシステム、特定用途向けシステム及び/又は任意の他の希望のシステムのコンテクストにおいて実施され得る。例えば、システム500は、デスクトップコンピュータ、ラップトップコンピュータ及び/又は任意の他のタイプのロジックの形式をとることができる。更に、システム500は、これに限定されないが、個人向け携帯情報端末(PDA)装置、携帯電話装置、テレビジョン等を含む、種々の他の装置の形式をとることができる。
[0067]更に、図示していないが、システム500は、通信目的で、ネットワーク(例えば、テレコミュニケーションネットワーク、ローカルエリアネットワーク(LAN)、ワイヤレスネットワーク、インターネットの如きワイドエリアネットワーク(WAN)、ピアツーピアネットワーク、ケーブルネットワーク等)に結合することができる。
[0068]種々の実施形態について上に説明してきたが、それらは単に例示するためになされたものであり、これらに限定するものではないことを理解されたい。従って、好ましい実施形態の幅及び範囲は、前述した典型的な実施形態のいずれによっても制限されるものでなく、特許請求の範囲の記載及びそれらの均等物によってのみ定められるべきものである。
100…方法、200…システム、202…ソフトウエアグラフィックドライバプログラム(グラフィックドライバ)、204…グラフィックプロセッサ、206…フレームバッファ、207…表示出力モジュール、300…方法、400…システム、402…並列処理アーキテクチャー、404…並列プロセッサ、406…ローカル共有メモリ、408…グローバルメモリ、410…ドライバ(ライブラリ)、500…システム、501…ホストプロセッサ(中央プロセッサ)、502…通信バス、504…主メモリ、506…グラフィックプロセッサ、508…ディスプレイ、510…2次記憶装置、512…フレームバッファ。

Claims (18)

  1. グラフィックス処理能力を有するシェーダハードウェアを含む集積回路の負荷を求めるステップと、
    グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路の前記負荷に基づく自動生成コマンドを受け取るステップと、
    前記自動生成コマンドに応じて、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路を用いて、フレームバッファに記憶された望まれないコンテンツを識別するステップと、
    前記望まれないコンテンツの識別に基づいて、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路を用いて、前記望まれないコンテンツの表示を阻止するステップと、
    を含み、
    前記シェーダハードウェアは、前記識別するステップ及び前記阻止するステップを、少なくとも一つのシェーダプログラムを実行することを含む他のグラフィックス処理と並列に実行することができる、方法。
  2. 前記望まれないコンテンツは、視覚コンテンツを含む、請求項1に記載の方法。
  3. 前記望まれないコンテンツは、ポルノグラフィーを含む、請求項2に記載の方法。
  4. 前記望まれないコンテンツは、ビデオを含む、請求項2に記載の方法。
  5. 前記望まれないコンテンツの前記表示は、テレビジョンを介した表示を含む、請求項1に記載の方法。
  6. 前記望まれないコンテンツの前記表示は、パーソナルコンピュータを介した表示を含む、請求項1に記載の方法。
  7. 前記識別するステップ及び阻止するステップは、グラフィックプロセッサを含む集積回路のシェーダハードウェアにより実行される、請求項1に記載の方法。
  8. 前記グラフィックプロセッサは、グラフィック処理ユニット(GPU)を含む、請求項7に記載の方法。
  9. 前記シェーダハードウェアは、無効化され得ない、請求項に記載の方法。
  10. 前記望まれないコンテンツは、前記フレームバッファに記憶された前記望まれないコンテンツを所定のコンテンツでオーバーライトすることにより、表示を阻止される、請求項1に記載の方法。
  11. 前記所定のコンテンツは、警告を含む、請求項10に記載の方法。
  12. 前記他のグラフィック処理は、2次元コンテンツのレンダリングを更に含む、請求項に記載の方法。
  13. 前記望まれないコンテンツは、前記フレームバッファに記憶されたコンテンツの分析を有効化する手動生成コマンドに応答して更に識別される、請求項1に記載の方法。
  14. 有形のコンピュータ読み取り可能な媒体にて実施されるコンピュータプログラムであって、
    グラフィックス処理能力を有するシェーダハードウェアを含む集積回路の負荷を求めるコンピュータコードと、
    グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路の前記負荷に基づく自動生成コマンドを受け取るコンピュータコードと、
    前記自動生成コマンドに応じて、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路を用いて、フレームバッファに記憶された望まれないコンテンツを識別するためのコンピュータコードと、
    前記望まれないコンテンツの識別に基づいて、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路を用いて、前記望まれないコンテンツの表示を阻止するためのコンピュータコードと、
    を含み、
    前記シェーダハードウェアは、前記識別すること及び前記阻止することを、少なくとも一つのシェーダプログラムを実行することを含む他のグラフィックス処理と並列に実行することができる、コンピュータプログラム
  15. グラフィックス処理能力を有するシェーダハードウェアを含む集積回路の負荷を求め、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路の前記負荷に基づく自動生成コマンドを受け取り、前記自動生成コマンドに応じて、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路を用いて、フレームバッファに記憶された望まれないコンテンツを識別し、望まれないコンテンツの識別に基づいて、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路を用いて、前記望まれないコンテンツの表示を阻止するためのプロセッサを備え
    前記シェーダハードウェアは、前記識別すること及び前記阻止することを、少なくとも一つのシェーダプログラムを実行することを含む他のグラフィックス処理と並列に実行することができる、装置。
  16. 前記プロセッサは、バスを介してメモリ及びディスプレイとの通信を維持する、請求項15に記載の装置。
  17. 前記コマンドは、グラフィックス処理能力を有するシェーダハードウェアを含む前記集積回路の前記負荷が所定の閾値より小さい場合にのみ、自動的に生成される、請求項1に記載の方法。
  18. 前記集積回路は、並列処理アーキテクチャシステムを有し、該並列処理アーキテクチャシステムにおいては、ライブラリを有するドライバが、該並列処理アーキテクチャシステムを制御するために含まれており、該ライブラリは、前記識別する処理及び前記阻止する処理をインスタンス化するライブラリコールを含んでいる、請求項1に記載の方法。
JP2009189944A 2008-11-20 2009-08-19 フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム、方法、及びコンピュータプログラム Active JP4993146B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/274,955 2008-11-20
US12/274,955 US8072462B2 (en) 2008-11-20 2008-11-20 System, method, and computer program product for preventing display of unwanted content stored in a frame buffer

Publications (2)

Publication Number Publication Date
JP2010123108A JP2010123108A (ja) 2010-06-03
JP4993146B2 true JP4993146B2 (ja) 2012-08-08

Family

ID=42171667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189944A Active JP4993146B2 (ja) 2008-11-20 2009-08-19 フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム、方法、及びコンピュータプログラム

Country Status (5)

Country Link
US (1) US8072462B2 (ja)
JP (1) JP4993146B2 (ja)
KR (1) KR101138578B1 (ja)
CN (1) CN101739228B (ja)
TW (1) TWI401613B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251766B2 (en) * 2011-08-03 2016-02-02 Microsoft Technology Licensing, Llc. Composing stereo 3D windowed content
JP2016508757A (ja) * 2012-12-21 2016-03-24 ジェイソン スペンサー, 医療データのグラフィカル処理のためのシステムおよび方法
CN105744355A (zh) * 2016-01-28 2016-07-06 宇龙计算机通信科技(深圳)有限公司 一种视频预提醒处理的方法、装置以及终端
KR102458261B1 (ko) 2016-02-03 2022-10-25 삼성전자주식회사 디스플레이를 제어하는 전자 장치 및 방법 및 이를 위한 서버 및 방법
US10367639B2 (en) 2016-12-29 2019-07-30 Intel Corporation Graphics processor with encrypted kernels

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232400B1 (ko) * 1996-09-04 1999-12-01 윤종용 음란/폭력물 차단 기능을 구비한 컴퓨터 및 그 제어 방법
KR100354738B1 (ko) 1998-08-17 2002-11-18 삼성전자 주식회사 비디오 신호의 시청 제한 방법 및 그에 적합한 장치
KR100320950B1 (ko) 1999-03-06 2002-01-23 강남천 디스플레이 시스템의 유해 화면 차단 장치 및 그 방법
US20030001846A1 (en) * 2000-01-03 2003-01-02 Davis Marc E. Automatic personalized media creation system
US6829582B1 (en) * 2000-10-10 2004-12-07 International Business Machines Corporation Controlled access to audio signals based on objectionable audio content detected via sound recognition
US6771269B1 (en) * 2001-01-12 2004-08-03 Ati International Srl Method and apparatus for improving processing throughput in a video graphics system
TWI253568B (en) * 2001-07-11 2006-04-21 Ulead Systems Inc System and method for filtering out network pornography films
CN1167226C (zh) * 2001-07-31 2004-09-15 友立资讯股份有限公司 色情影片的过滤系统及方法
KR20050038396A (ko) 2003-10-22 2005-04-27 주식회사 대우일렉트로닉스 영상 기기의 오디오 출력 제한방법
JP4126699B2 (ja) * 2003-11-05 2008-07-30 インターナショナル・ビジネス・マシーンズ・コーポレーション コンテンツの再生を制限するコンテンツ再生装置、情報処理システム、再生制限方法、コンテンツ再生プログラム、及び記録媒体
KR100685438B1 (ko) 2004-09-06 2007-02-23 주식회사 에이디칩스 디스플레이 장치 내에서 출력 이미지 데이터를 캡쳐, 저장 및 재생하는 장치 및 방법
KR100517645B1 (ko) * 2004-11-05 2005-09-28 (주)지란지교소프트 해쉬값을 이용한 유해물 차단방법
TW200704186A (en) * 2005-07-08 2007-01-16 Amtran Technology Co Ltd Display device having program video filtering function and program video filtering method thereof
US7421604B1 (en) * 2005-07-25 2008-09-02 Nvidia Corporation Advanced voltage regulation using feed-forward load information
US7768517B2 (en) * 2006-02-21 2010-08-03 Nvidia Corporation Asymmetric multi-GPU processing
US8199160B2 (en) * 2006-06-02 2012-06-12 Advanced Us Technology Group, Inc. Method and apparatus for monitoring a user's activities
WO2008025008A2 (en) * 2006-08-24 2008-02-28 Neustar, Inc. System and method for filtering offensive information content in communication systems
JP4279318B2 (ja) * 2007-02-02 2009-06-17 三菱電機株式会社 映像表示装置

Also Published As

Publication number Publication date
TW201020968A (en) 2010-06-01
CN101739228B (zh) 2013-03-13
KR20100056982A (ko) 2010-05-28
US20100123729A1 (en) 2010-05-20
KR101138578B1 (ko) 2012-05-10
US8072462B2 (en) 2011-12-06
CN101739228A (zh) 2010-06-16
JP2010123108A (ja) 2010-06-03
TWI401613B (zh) 2013-07-11

Similar Documents

Publication Publication Date Title
US20170357831A1 (en) Hardware assist for privilege access violation checks
US9940119B2 (en) Providing limited versions of applications
US20140118351A1 (en) System, method, and computer program product for inputting modified coverage data into a pixel shader
JP4993146B2 (ja) フレームバッファに記憶された望まれないコンテンツの表示を阻止するためのシステム、方法、及びコンピュータプログラム
US9680894B2 (en) Multiple virtual machine memory usage reduction system and method
WO2021098270A1 (zh) 基于对抗样本的隐私信息保护方法、装置及电子设备
CN108563930A (zh) 一种涉密文件添加水印的方法、装置、介质及系统
CN108875393B (zh) 客户端数据被截屏的安全实现方法、装置及介质
KR20220005511A (ko) 보안 메모리를 위한 세분화된 액세스 제어
US8824778B2 (en) Systems and methods for depth map generation
CN113821771A (zh) 动态水印添加方法、装置、网盘及存储介质
US11800975B2 (en) Eye fatigue prediction based on calculated blood vessel density score
US9569637B2 (en) Enhanced privacy for provision of computer vision
DE102011013584A1 (de) Hardwarebeschleunigte Simulation atmosphärischer Streuung
EP3920461A1 (en) Sensor device and encryption method
CN113448796A (zh) 服务监控方法、装置、计算机系统和介质
US8438554B1 (en) System, method, and computer program product for removing a synchronization statement
JP2018181308A (ja) 画像処理装置及び画像処理方法
JP2008129800A (ja) ソフトウエアの改竄検査装置及び方法、コンピュータプログラム
WO2023245494A1 (zh) 从渲染引擎中获取纹理数据的方法及装置、电子设备
US8800051B2 (en) System and method for private information communication from a browser to a driver
CN112825539A (zh) 硬件管理方法及相关联的机器可读介质、电子设备
CN113835885A (zh) 报文检测的方法、装置、电子设备及介质
US8264491B1 (en) System, method, and computer program product for controlling a shader to gather statistics
CN116467535A (zh) 页面显示方法、装置、存储介质、计算机设备及程序产品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4993146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250