JP4990649B2

JP4990649B2 - Overvoltage protection circuit and radio communication device

Info

Publication number: JP4990649B2
Application number: JP2007048154A
Authority: JP
Inventors: 寿一平本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2007-02-27
Filing date: 2007-02-27
Publication date: 2012-08-01
Anticipated expiration: 2027-02-27
Also published as: JP2008211940A

Description

本発明は、外部から電源が供給される過電圧保護回路およびこの過電圧保護回路を備えたモジュール化された無線通信装置に関する。 The present invention relates to an overvoltage protection circuit to which power is supplied from the outside, and a modularized wireless communication apparatus including the overvoltage protection circuit.

近年、無線通信機能を有する通信モジュール（無線通信装置）を様々な機器に組み込み、通信モジュールを介して種々の情報を取得または発信し、機器間の情報交換を行う通信システムが注目されている。例えば、放送受信機と一体化された電話機等がある。 In recent years, a communication system that incorporates a communication module (wireless communication apparatus) having a wireless communication function into various devices, acquires or transmits various information via the communication module, and exchanges information between the devices attracts attention. For example, there is a telephone set integrated with a broadcast receiver.

通信モジュールの中には、外部電源から電源供給を受けて動作するものがある。上述の通信モジュールには、過電圧保護回路やＤＣ／ＤＣコンバータ（電力変換器）が内蔵され、外部電源から供給される電源電圧は、過電圧保護回路で保護された後、上記ＤＣ／ＤＣコンバータによって電圧変換されて、通信モジュール内部の各回路ブロックに供給される。特に、送信時には大きな電力が必要なため、ＤＣ／ＤＣコンバータを経由して電源が供給される。例えば電源が供給されるとき、通信モジュールに過電圧が印加されることがあるので過電圧保護回路が備えられる。過電圧保護回路の例は特許文献１から３に示される。 Some communication modules operate with power supplied from an external power source. The communication module described above incorporates an overvoltage protection circuit and a DC / DC converter (power converter), and the power supply voltage supplied from the external power supply is protected by the overvoltage protection circuit and then is voltage-converted by the DC / DC converter. It is converted and supplied to each circuit block inside the communication module. In particular, since a large amount of power is required for transmission, power is supplied via a DC / DC converter. For example, since an overvoltage may be applied to the communication module when power is supplied, an overvoltage protection circuit is provided. Examples of overvoltage protection circuits are shown in Patent Documents 1 to 3.

特開平６−３３５１５８号公報JP-A-6-335158 特開平１０−１０８４５７号公報JP-A-10-108457 特開２００４−８８８５７号公報JP 2004-88857 A

次に、図７に通常考えられる過電圧保護回路１００の回路を示す。
電源が容量手段１０２，１０４とインダクタ１０３で構成されるＬ．Ｐ．Ｆ（ローパスフィルタ）、ＰチャネルＦＥＴスイッチ１０５を介してＤＣ／ＤＣコンバータ１０６に供給される。
またＬ．Ｐ．Ｆから供給される入力電圧ＶＤＤのレベルを電源検出回路（電源検出デバイスＤＥＴ）１１０で検出し、ＰチャネルＦＥＴスイッチ１０５を制御する。過電圧が入力端子１０１から供給されると、入力電圧ＶＤＤを電源検出回路１１０で検出し、ＰチャネルＦＥＴスイッチ１０５のゲートを制御して、ソース−ドレイン間を遮断して、ＤＣ／ＤＣコンバータ１０６に過電圧が供給されないようにしている。 Next, FIG. 7 shows a circuit of the overvoltage protection circuit 100 that is normally considered.
The power supply is composed of capacitive means 102, 104 and inductor 103. P. The voltage is supplied to the DC / DC converter 106 via F (low-pass filter) and P-channel FET switch 105.
L. P. The power supply detection circuit (power supply detection device DET) 110 detects the level of the input voltage VDD supplied from F, and controls the P-channel FET switch 105. When an overvoltage is supplied from the input terminal 101, the input voltage VDD is detected by the power supply detection circuit 110, the gate of the P-channel FET switch 105 is controlled, the source-drain is cut off, and the DC / DC converter 106 is supplied. The overvoltage is prevented from being supplied.

しかしながら、入力電圧ＶＤＤが急激に上昇した場合、ＰチャネルＦＥＴスイッチ１０５のゲート電位がソース電位と同電位になるまでにはタイムラグ（時間遅れ）が生じるため、過電圧がソース−ドレインを介してＤＣ／ＤＣコンバータ１０６に入力されてしまうので、完全に保護できない。
図８に入力電圧ＶＤＤが急激に変化したときの、電源検出回路１１０の応答速度に関する波形図を示す。
入力電圧ＶＤＤが何らかの理由により、通常電圧Ｖ０から過電圧Ｖ１にステップ状に変化する場合があり（図８（ａ））、これに伴い電源検出回路１１０の出力電圧はＬｏｗ（ロー）レベル（ＧＮＤ）からＨｉｇｈ（ハイ）レベルに変化する（図８（ｂ））。しかしながら、電源検出回路１１０の出力がオープンドレインであるため、立ち上がり時間に遅れを生じる。このように、過電圧保護回路１００の電源検出回路１１０の応答にタイムラグがあるため、電源供給ラインのスイッチ手段を遮断する以前に、過電圧がＤＣ／ＤＣコンバータに過電圧が供給されてしまう可能性が生じる。そこで抵抗１０８の抵抗値を上げることにより、応答速度を速めることができるが、この場合には通常動作時における無効電流が増大してしまう。 However, when the input voltage VDD rises rapidly, a time lag (time delay) occurs until the gate potential of the P-channel FET switch 105 becomes the same as the source potential. Since it is input to the DC converter 106, it cannot be completely protected.
FIG. 8 is a waveform diagram relating to the response speed of the power supply detection circuit 110 when the input voltage VDD changes abruptly.
The input voltage VDD may change in steps from the normal voltage V0 to the overvoltage V1 for some reason (FIG. 8 (a)). Accordingly, the output voltage of the power supply detection circuit 110 is at a low level (GND). The level changes from high to high (FIG. 8B). However, since the output of the power supply detection circuit 110 is open drain, the rise time is delayed. Thus, since there is a time lag in the response of the power supply detection circuit 110 of the overvoltage protection circuit 100, there is a possibility that the overvoltage is supplied to the DC / DC converter before the switch means of the power supply line is shut off. . Therefore, by increasing the resistance value of the resistor 108, the response speed can be increased. In this case, however, the reactive current during normal operation increases.

通信モジュール等では電源の耐電圧が決められ、電源電圧は通信モジュール内部で降圧または昇圧され、通信モジュール各部へ供給される。降圧または昇圧にはＤＣ／ＤＣコンバータが一般に使用されるが、この場合電源電圧にノイズが発生し、外部機器へ影響を及ぼす。そのため、ＤＣ／ＤＣコンバータはノイズが生じても問題ない周波数帯の動作周波数を持つものが選定されなければならない。
ＤＣ／ＤＣコンバータにノイズが生じても良い周波数を選定すると（特に周波数の高いものでＭＨｚ以上）、デバイスプロセス上耐電圧が低いものしかないことがある。そのため、通信モジュールとして要求される耐電圧を満足することができない。
このように、通信モジュールとして耐電圧を満たすためには、外部保護回路でＤＣ／ＤＣコンバータ電源供給ラインにスイッチが設けられている。電源電圧を電源検出回路などで監視・検出し、ある一定以上ではＤＣ／ＤＣコンバータに電源が供給されない保護回路が実装されている。
しかしながら、電源電圧の急激な変動に保護回路のスイッチのオン／オフ動作が追従できないことと電源検出回路が動作するまでに時間がかかるので、その期間ＤＣ／ＤＣコンバータを保護できない。
本発明は、上記問題に鑑み、電源検出回路の応答速度を速くし、かつ無効電流を小さくして、ＤＣ／ＤＣコンバータを保護することにある。 In the communication module or the like, the withstand voltage of the power supply is determined, and the power supply voltage is stepped down or boosted inside the communication module and supplied to each part of the communication module. A DC / DC converter is generally used for step-down or step-up, but in this case, noise occurs in the power supply voltage and affects external devices. For this reason, a DC / DC converter having an operating frequency in a frequency band that does not cause a problem even if noise occurs must be selected.
If a frequency at which noise may occur in the DC / DC converter is selected (particularly a high frequency having a frequency higher than MHz), the device process may only have a low withstand voltage. Therefore, the withstand voltage required for the communication module cannot be satisfied.
Thus, in order to satisfy the withstand voltage as the communication module, a switch is provided in the DC / DC converter power supply line in the external protection circuit. A power supply voltage is monitored and detected by a power supply detection circuit or the like, and a protection circuit is mounted so that power is not supplied to the DC / DC converter above a certain level.
However, since the on / off operation of the switch of the protection circuit cannot follow the rapid fluctuation of the power supply voltage and it takes time until the power supply detection circuit operates, the DC / DC converter cannot be protected during that period.
In view of the above problems, the present invention is intended to protect the DC / DC converter by increasing the response speed of the power supply detection circuit and reducing the reactive current.

本発明の第１の観点の過電圧保護回路は、電源電圧を変換する電圧変換器に接続され、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路であって、電源と前記電圧変換器間に介在され、電源を前記電圧変換器に接続し又は遮断する第１のスイッチと、前記第１のスイッチの制御端子に接続され、電源電圧を監視する電圧検出器と、備え、前記電圧検出器は、前記第１のスイッチの制御端子に接続されたＣＭＯＳ構造の出力段を有し、前記電源電圧が正常な電圧範囲であるか又は異常電圧検出時であるかに応じて、ＣＭＯＳ構造の出力段のトランジスタをオン状態とオフ状態との間で相補的に切替え、正常電圧検出時は前記第１のスイッチを接続状態とし、異常電圧検出時は前記第１のスイッチを遮断状態とする。
本発明の第２の観点の過電圧保護回路は、電源電圧を変換する電圧変換器に接続され、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路であって、電源と前記電圧変換器間に介在され、電源を前記電圧変換器に接続し又は遮断する第１のスイッチと、前記第１のスイッチの制御端子と電源との間に接続された第２のスイッチと、前記第２のスイッチの制御端子と所定の電位との間に接続された第３のスイッチと、前記第３のスイッチの制御端子に接続され、電源電圧を監視する電圧検出器と、備え、前記電圧検出器は、前記第３のスイッチの制御端子に接続されたＣＭＯＳ構造の出力段を有し、前記電源電圧が正常な電圧範囲であるか又は異常電圧検出時であるかに応じて、ＣＭＯＳ構造の出力段のトランジスタをオン状態とオフ状態との間で相補的に切替え、正常電圧検出時は前記第３のスイッチおよび前記第２のスイッチをオフ状態として前記第１のスイッチを接続状態とし、異常電圧を検出すると前記第３のスイッチおよび前記第２のスイッチをオン状態として前記第１のスイッチを遮断状態とする。 An overvoltage protection circuit according to a first aspect of the present invention is an overvoltage protection circuit that is connected to a voltage converter that converts a power supply voltage and protects the voltage converter from an abnormality in the power supply voltage, the power supply and the voltage converter. It is interposed between a first switch for the to connect or cut off the voltage converter power, is connected to a control terminal of the first switch, and a voltage detector for monitoring the supply voltage, wherein said The voltage detector has a CMOS output stage connected to the control terminal of the first switch, and depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected, the CMOS The transistor of the output stage of the structure is complementarily switched between an on state and an off state, and when the normal voltage is detected, the first switch is connected, and when the abnormal voltage is detected, the first switch is turned off. To do.
An overvoltage protection circuit according to a second aspect of the present invention is an overvoltage protection circuit that is connected to a voltage converter that converts a power supply voltage and protects the voltage converter from an abnormality in the power supply voltage, the power supply and the voltage converter. A first switch interposed between and connected to the voltage converter; a second switch connected between a control terminal of the first switch and a power supply; and the second switch A third switch connected between the control terminal of the switch and a predetermined potential; and a voltage detector connected to the control terminal of the third switch for monitoring a power supply voltage, the voltage detector comprising: An output stage having a CMOS structure connected to the control terminal of the third switch, and depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected, Set the transistor on and off. When the normal voltage is detected, the third switch and the second switch are turned off and the first switch is connected. When an abnormal voltage is detected, the third switch is switched. In addition, the second switch is turned on and the first switch is turned off.

本発明の第３の観点の無線通信装置は、電源の電圧を変換する電圧変換器と、該電圧変換器により変圧された電圧が供給される無線部と、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路とを備える無線通信装置であって、前記過電圧保護回路は、電源と前記電圧変換器間に介在され、電源を前記電圧変換器に接続し又は遮断する第１のスイッチと、前記第１のスイッチの制御端子に接続され、電源電圧を監視する電圧検出器と、を備え、前記電圧検出器は、前記第１のスイッチの制御端子に接続されたＣＭＯＳ構造の出力段を有し、前記電源電圧が正常な電圧範囲であるか又は異常電圧検出時であるかに応じて、ＣＭＯＳ構造の出力段のトランジスタをオン状態とオフ状態との間で相補的に切替え、正常電圧検出時は前記第１のスイッチを接続状態とし、異常電圧検出時は前記第１のスイッチを遮断状態とする。
本発明の第４の観点の無線通信装置は、電源の電圧を変換する電圧変換器と、該電圧変換器により変圧された電圧が供給される無線部と、電源電圧の異常から前記電圧変換器を保護する過電圧保護回路とを備える無線通信装置であって、前記過電圧保護回路は、電源と前記電圧変換器間に介在され、電源を前記電圧変換器に接続し又は遮断する第１のスイッチと、前記第１のスイッチの制御端子と電源との間に接続された第２のスイッチと、前記第２のスイッチの制御端子と所定の電位との間に接続された第３のスイッチと、前記第３のスイッチの制御端子に接続され、電源電圧を監視する電圧検出器と、を備え、前記電圧検出器は、前記第３のスイッチの制御端子に接続されたＣＭＯＳ構造の出力段を有し、前記電源電圧が正常な電圧範囲であるか又は異常電圧検出時であるかに応じて、ＣＭＯＳ構造の出力段のトランジスタをオン状態とオフ状態との間で相補的に切替え、正常電圧検出時は前記第３のスイッチおよび前記第２のスイッチをオフ状態として前記第１のスイッチを接続状態とし、異常電圧を検出すると前記第３のスイッチおよび前記第２のスイッチをオン状態として前記第１のスイッチを遮断状態とする。 The third aspect of the radio communication apparatus of the present invention, a voltage converter and a radio unit which voltage is transformed by the voltage converter is supplied, the voltage converter from the abnormality of the power supply voltage to convert the voltage of the power source a wireless communication device comprising a voltage protection circuit that protects the overvoltage protection circuit, power and is interposed between said voltage converter, power the first to or block connected to the voltage converter a switch, connected to the control terminal of the first switch, and a voltage detector for monitoring the supply voltage, the voltage detector, a CMOS structure connected to the control terminal of the first switch An output stage is provided, and the transistor of the output stage of the CMOS structure is complementarily switched between an on state and an off state depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected , when the normal voltage detection of the first The switch and the connection state, when the abnormal voltage detector is set to cut-off state the first switch.
According to a fourth aspect of the present invention, there is provided a wireless communication device comprising: a voltage converter that converts a voltage of a power supply; a wireless unit that is supplied with a voltage transformed by the voltage converter; An overvoltage protection circuit that protects the power supply, wherein the overvoltage protection circuit is interposed between a power supply and the voltage converter, and a first switch that connects or disconnects the power supply to the voltage converter; A second switch connected between the control terminal of the first switch and a power source; a third switch connected between the control terminal of the second switch and a predetermined potential; A voltage detector connected to a control terminal of the third switch and monitoring a power supply voltage, the voltage detector having a CMOS-structured output stage connected to the control terminal of the third switch The power supply voltage is in a normal voltage range Depending on whether or not an abnormal voltage is detected, the output stage transistors of the CMOS structure are complementarily switched between an on state and an off state, and when the normal voltage is detected, the third switch and the second switch When the abnormal voltage is detected, the third switch and the second switch are turned on and the first switch is turned off.

本発明の過電圧保護回路およびこれを備えた無線通信装置は、過電圧が過電圧保護回路に入力されると、電源検出回路でこの過電圧を検出し、スイッチを遮断して、後段のＤＣ／ＤＣコンバータに過電圧が入力されないようにする。
また、本発明の過電圧保護回路およびこれを備えた通信装置は、電圧変換器の前段にスイッチとこのスイッチを制御する時定数回路を設け、電源検出回路が電圧を検出して不安定期間はスイッチを遮断状態、正常電圧検出時はスイッチを接続状態、異常電圧検出時は遮断状態とする。 Wireless communication device having a protection circuit and this overvoltage of the present invention, when an overvoltage is input to the overvoltage protection circuit, it detects the overvoltage power supply detection circuit, shut off the switch, the subsequent stage of the DC / DC converter Prevent overvoltage from being input.
The overvoltage protection circuit of the present invention and the communication device including the same are provided with a switch and a time constant circuit for controlling the switch in the previous stage of the voltage converter, and the power supply detection circuit detects the voltage and the switch is used during an unstable period. When the normal voltage is detected, the switch is connected, and when the abnormal voltage is detected, the switch is cut off.

本発明の過電圧保護回路は、無効電流を増大させることなく電源供給ラインに設けられたスイッチ手段のオン、オフ動作の動作速度を制御できるようにした。
また、本発明は、無線通信装置において、電源電圧が急激に変動しても過電圧保護回路のオン、オフ動作速度を制御して、後段の電圧変換器を保護するようにした。 The overvoltage protection circuit of the present invention can control the operation speed of the on / off operation of the switch means provided in the power supply line without increasing the reactive current.
Further, according to the present invention, in the wireless communication apparatus, even if the power supply voltage fluctuates rapidly, the on / off operation speed of the overvoltage protection circuit is controlled to protect the subsequent voltage converter.

図１に本発明の実施の形態に係る無線通信装置の一例として携帯電話機１０の場合の概略構成図を示す。この携帯電話機１０は、例えばＴＶ受像機と電話機が一体化されて備えられ、下側筐体１０Ａと上側筐体１０Ｂのブロックで構成される。 FIG. 1 shows a schematic configuration diagram of a mobile phone 10 as an example of a wireless communication apparatus according to an embodiment of the present invention. This mobile phone 10 is provided with, for example, a TV receiver and a telephone integrated with each other, and includes a block of a lower housing 10A and an upper housing 10B.

図１に示すように、下側筐体１０ＡはＴＶ受像機の信号処理部と電話機の信号処理部、表示装置の制御部、メモリなどで構成されている。一方、上側筐体１０Ｂは、表示装置、カメラなどの撮像装置やスピーカで構成される。 As shown in FIG. 1, the lower housing 10A includes a TV signal processing unit, a telephone signal processing unit, a display device control unit, a memory, and the like. On the other hand, the upper housing 10B includes a display device, an imaging device such as a camera, and a speaker.

まず、下側筐体１０Ａについて説明する。ＴＶ受像機において、アンテナ１１がＴＶチューナ（ＴＶＴＵＮＥＲ）１２に接続され、ＴＶチューナ１２の出力はビデオデコーダ（ＶｉｄｅｏＤｅｃｏｄｅｒ）１３に接続され、このビデオデコーダ１３はメインＣＰＵ（マイクロコンピュータ）１７、ＬＣＤ制御部１４に接続される。メインＣＰＵ１７はＴＶチューナ１２、ビデオデコーダ１３、ＬＣＤ制御部１４、メモリ１８に接続される。メインＣＰＵ１７はメモリ１８に記憶されたプログラムにより、または（外部）コマンドにより制御信号を生成し、ＴＶチューナ１２、ビデオデコーダ１３、ＬＣＤ制御部（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＣｏｎｔｏｒｏｌ；液晶表示制御）１４や音声処理部１９などを制御する。
一方、アンテナ１５は電話機を構成するＣＤＭＡＲＦ（ＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓＲａｄｉｏＦｒｅｑｕｅｎｃｙ）部１６の入力に接続され、ＣＤＭＡＲＦ部１６の出力はメインＣＰＵ１７と音声処理部１９に接続される。音声処理部１９はメインＣＰＵ１７とマイク（ＭＩＣ）２０に接続され、メインＣＰＵ１７の出力は、ＬＣＤ制御部１４などに接続される。
また、破線で囲んだスイッチ（ＳＷ）２１がビデオデコーダ１３とＬＣＤ制御部１４の伝送路に接続され、ＬＣＤ制御部１４によりオン／オフ制御されカメラ２３からの画像をサブＬＣＤ２４に転送する。 First, the lower housing 10A will be described. In the TV receiver, an antenna 11 is connected to a TV tuner 12 and an output of the TV tuner 12 is connected to a video decoder 13, which is a main CPU (microcomputer) 17, LCD Connected to the control unit 14. The main CPU 17 is connected to the TV tuner 12, the video decoder 13, the LCD control unit 14, and the memory 18. The main CPU 17 generates a control signal by a program stored in the memory 18 or by an (external) command, and a TV tuner 12, a video decoder 13, an LCD control unit (Liquid Crystal Display Control) 14 or an audio processing unit 19 and the like are controlled.
On the other hand, the antenna 15 is connected to the input of a CDMA RF (Code Division Multiple Access Frequency) unit 16 constituting the telephone, and the output of the CDMA RF unit 16 is connected to the main CPU 17 and the voice processing unit 19. The audio processing unit 19 is connected to the main CPU 17 and a microphone (MIC) 20, and the output of the main CPU 17 is connected to the LCD control unit 14 and the like.
A switch (SW) 21 surrounded by a broken line is connected to a transmission path between the video decoder 13 and the LCD control unit 14, and is turned on / off by the LCD control unit 14 to transfer an image from the camera 23 to the sub LCD 24.

次に、図１に示す、携帯電話機１０の動作について説明する。ＴＶ受像機において、ＴＶチューナ１２は、アンテナ１１から受信したＲＦ信号から所望のチャンネルを選択して特定チャンネルのＲＦ信号をＩＦ（中間）周波数に変換する。ビデオデコーダ１３は、中間周波数に変換された映像信号を検波してビデオ信号を生成する。音声処理部１９は、ＴＶチューナ１２から出力された音声信号を検波、増幅してスピーカ２６に出力する。 Next, the operation of the mobile phone 10 shown in FIG. 1 will be described. In the TV receiver, the TV tuner 12 selects a desired channel from the RF signal received from the antenna 11 and converts the RF signal of the specific channel into an IF (intermediate) frequency. The video decoder 13 detects the video signal converted to the intermediate frequency and generates a video signal. The audio processing unit 19 detects and amplifies the audio signal output from the TV tuner 12 and outputs it to the speaker 26.

一方、電話機において、ＣＤＭＡＲＦ部１６はアンテナ１５から無線信号を受信し、ＲＦ信号増幅、周波数変換、復調などを行い、または、音声処理部１９から出力された信号を、変調、無線周波数に周波数変換し、電力増幅してアンテナ１５へ出力する。音声処理部１９は、逆スペクトラム拡散拡散、デインターリーブ、誤り訂正、音声伸張などの信号処理を行い、あるいは音声圧縮、符号化、インターリーブ、スペクトラム拡散などの信号処理を行う。復調された音声信号をスピーカ２６に供給し、通信相手の音声を出力する。マイク２０は音声を音声信号に変換する。
メインＣＰＵ１７は、例えばマイクロコンピュータなどで構成され、メモリ１８に記憶されているプログラムに従って、ＴＶチューナ１２のチャンネル選択、ビデオデコーダ１３の調整を行う。また、電話機においては、メインＣＰＵ１７は、ＣＤＭＡＲＦ部１６の送受信切り替え、パワー制御、その他の通信制御を行い、電話機で受信した画像データ、文字情報、通信履歴などのデータ処理を行う。
また、メインＣＰＵ１７は、ＬＣＤ制御部１４を制御して、カメラ２３やビデオデコーダ１３から出力される映像を切り替え、サブ（Ｓｕｂ）ＬＣＤ２４、メインＬＣＤ２５に映像信号を出力する。メモリ１８は、ＴＶ受像機や電話機の制御用プログラムや種々のデータが格納される。
ＬＣＤ制御部１４は、スイッチ２１を制御し、カメラ２３からの画像を取り込むよう制御する。この他、ＬＣＤ制御部１４は、カメラ２３から出力される画像とビデオデコーダ１３から出力される映像信号を選択し、サブＬＣＤ２４またはメインＬＣＤ２５に画像表示する。 On the other hand, in the telephone, the CDMA RF unit 16 receives a radio signal from the antenna 15 and performs RF signal amplification, frequency conversion, demodulation, etc., or modulates the signal output from the audio processing unit 19 to a frequency of the radio frequency. The signal is converted, amplified, and output to the antenna 15. The audio processing unit 19 performs signal processing such as inverse spread spectrum spreading, deinterleaving, error correction, and audio expansion, or performs signal processing such as audio compression, encoding, interleaving, and spread spectrum. The demodulated audio signal is supplied to the speaker 26 and the communication partner's audio is output. The microphone 20 converts sound into an audio signal.
The main CPU 17 is composed of, for example, a microcomputer, and performs channel selection of the TV tuner 12 and adjustment of the video decoder 13 in accordance with a program stored in the memory 18. In the telephone, the main CPU 17 performs transmission / reception switching, power control, and other communication control of the CDMA RF unit 16, and performs data processing such as image data, character information, and communication history received by the telephone.
The main CPU 17 also controls the LCD control unit 14 to switch the video output from the camera 23 and the video decoder 13 and outputs a video signal to the sub (Sub) LCD 24 and the main LCD 25. The memory 18 stores a TV receiver or telephone control program and various data.
The LCD control unit 14 controls the switch 21 to take in an image from the camera 23. In addition, the LCD control unit 14 selects an image output from the camera 23 and a video signal output from the video decoder 13 and displays the image on the sub LCD 24 or the main LCD 25.

次に、上側筐体１０Ｂのブロック構成について説明する。上側筐体１０Ｂは、主に表示装置と音声出力装置が備えられている。具体的には、カメラ（ＣＡＭＥＲＡ）２３、サブＬＣＤ（ＳｕｂＬＣＤ）２４、メインＬＣＤ（ＭａｉｎＬＣＤ）２５とスピーカ（ＳＰ）２６で構成される。
カメラ２３の出力はスイッチ（ＳＷ）２１に接続され、サブＬＣＤ（ＳｕｂＬＣＤ）２４とメインＬＣＤ（ＭａｉｎＬＣＤ）２５はＬＣＤ制御部１４に接続される。また、スピーカ２６は音声処理部１９に接続される。 Next, a block configuration of the upper housing 10B will be described. The upper housing 10B mainly includes a display device and an audio output device. Specifically, it is composed of a camera (CAMERA) 23, a sub LCD (Sub LCD) 24, a main LCD (Main LCD) 25, and a speaker (SP) 26.
The output of the camera 23 is connected to the switch (SW) 21, and the sub LCD (Sub LCD) 24 and the main LCD (Main LCD) 25 are connected to the LCD control unit 14. The speaker 26 is connected to the sound processing unit 19.

カメラ２３は、例えば、表示装置と一体化されて上側筐体１０Ｂに設けられている。カメラ２３またはＴＶ受像機から転送された映像はサブＬＣＤ２４またはメインＬＣＤ２５に表示される。スピーカ２６は、ＴＶ受像機の音声や、電話機の音声を出力する。 The camera 23 is integrated with the display device and provided in the upper housing 10B, for example. The video transferred from the camera 23 or the TV receiver is displayed on the sub LCD 24 or the main LCD 25. The speaker 26 outputs the sound of a TV receiver or the sound of a telephone.

次に図１の携帯電話機１０の動作について説明する。
メインＣＰＵ１７によりＴＶ受像機が選択され、ＴＶ信号がアンテナ１１を介してＴＶチューナ１２に入力され、所望のチャンネルが選択されると、チャンネルＲＦ信号がＩＦ変換された後ビデオデコーダ１３に転送される。ビデオデコーダ１３でビデオ検波が行われ、ビデオ信号や同期信号がＬＣＤ制御部１４を介してメインＬＣＤ２５に供給されて、選択されたＴＶチャンネルの映像が表示される。
音声信号は、ＴＶチューナ１２から音声処理部１９に供給され、そこで信号処理されて音声信号に復調されてスピーカ２６から音声が出力される。
メインＣＰＵ１７でカメラ２３が選択されると、ＬＣＤ制御部１４を介してスイッチ２１が動作状態となり、カメラ２３から転送された画像がＬＣＤ制御部１４を介してサブＬＣＤ２４に表示される。また、このメインＣＰＵ１７により、カメラ２３から出力された画像の編集、拡大、削除などを行い、サブＬＣＤ２４に表示でき、拡大画像を表示したいときは、ＬＣＤ制御部１４を制御してメインＬＣＤ２５に表示することもできる。 Next, the operation of the mobile phone 10 in FIG. 1 will be described.
When a TV receiver is selected by the main CPU 17, a TV signal is input to the TV tuner 12 via the antenna 11, and a desired channel is selected, the channel RF signal is IF-converted and then transferred to the video decoder 13. . Video detection is performed by the video decoder 13, and a video signal and a synchronization signal are supplied to the main LCD 25 via the LCD control unit 14, and an image of the selected TV channel is displayed.
The audio signal is supplied from the TV tuner 12 to the audio processing unit 19, where it is subjected to signal processing, demodulated into an audio signal, and audio is output from the speaker 26.
When the camera 23 is selected by the main CPU 17, the switch 21 is activated via the LCD controller 14, and an image transferred from the camera 23 is displayed on the sub LCD 24 via the LCD controller 14. Also, the main CPU 17 can edit, enlarge, delete, etc. the image output from the camera 23 and display it on the sub LCD 24. When displaying an enlarged image, the main CPU 17 controls the LCD control unit 14 to display it on the main LCD 25. You can also

メインＣＰＵ１７により電話機が選択されると、アンテナ１５、音声処理部１９、マイク２０、サブＬＣＤ２４，スピーカ２６が動作状態となる。このメインＣＰＵ１７で送信状態に設定されると、マイク２０から入力した音声信号が音声処理部１９でディジタル音声処理され、ＣＤＭＡＲＦ部１６で変調、電力増幅などを行いアンテナ１５から無線信号が輻射される。
一方、メインＣＰＵ１７の制御により電話機が受信状態に設定されると、アンテナ１５から無線信号が入力され、ＣＤＭＡＲＦ部１６に入力されて復調され、音声処理部でディジタル信号処理されて、音声がスピーカから出力される。一方入力信号がデータ信号のときは、ＣＤＭＡＲＦ部１６からメインＣＰＵ１７に入力され、ディジタル処理されてＬＣＤ制御部１４を介して例えばサブＬＣＤ２４に文字情報、記号、絵などが表示される。 When the telephone is selected by the main CPU 17, the antenna 15, the sound processing unit 19, the microphone 20, the sub LCD 24, and the speaker 26 are in an operating state. When the main CPU 17 sets the transmission state, the voice signal input from the microphone 20 is digitally voice-processed by the voice processing unit 19, modulated and power amplified by the CDMA RF unit 16, and the radio signal is radiated from the antenna 15. The
On the other hand, when the telephone is set to the reception state under the control of the main CPU 17, a radio signal is input from the antenna 15, input to the CDMA RF unit 16, demodulated, digital signal processed by the audio processing unit, and the audio is transmitted to the speaker. Is output from. On the other hand, when the input signal is a data signal, it is input from the CDMA RF unit 16 to the main CPU 17, digitally processed, and character information, symbols, pictures, etc. are displayed on the sub LCD 24 via the LCD control unit 14.

図２に、図１に示した携帯電話機１０の電話機などの送受信機に関するブロック構成図を示す。図２に示す無線通信装置５０は、図１に示した、例えばアンテナ１５、ＣＤＭＡＲＦ部１６、メインＣＰＵ１７、メモリ１８、音声処理部１９、マイク２０、カメラ２３、サブＬＣＤ２４、スピーカ２６などに相当する。
アンテナ５６は送受信機５５に接続され、送受信機５５は制御ブロックと電源供給ブロックに接続される。
電源供給ブロックにおいて、電源（外部）５１が過電圧保護回路５２の入力に接続され、過電圧保護回路５２の出力は電圧変換器５３の入力に接続され、この電圧変換器５３の出力は突入電流削減回路５４の入力に接続される。突入電流削減回路５４の出力は送受信機５５に接続され、電源を供給する。
一方、制御ブロックにおいて、インターフェース５８が制御部５７に接続され、この制御部５７は、送受信機５５、突入電流削減回路５４と電圧変換器５３に接続される。なお、制御部５７は図１に示すメインＣＰＵ１７、メモリ１８を用いて構成しても良い。
また、インターフェース５８は、無線通信装置５０が携帯電話機１０に適用される場合には、音声処理部やＬＣＤなどの各ブロックに接続され、無線通信装置５０が、車載用や自動販売機用などの通信モジュールである場合には、外部機器とのインターフェースとなる。 FIG. 2 is a block diagram of a transceiver such as the telephone of the mobile phone 10 shown in FIG. 2 corresponds to, for example, the antenna 15, the CDMA RF unit 16, the main CPU 17, the memory 18, the sound processing unit 19, the microphone 20, the camera 23, the sub LCD 24, the speaker 26, and the like shown in FIG. To do.
The antenna 56 is connected to the transceiver 55, and the transceiver 55 is connected to the control block and the power supply block.
In the power supply block, a power source (external) 51 is connected to an input of an overvoltage protection circuit 52, an output of the overvoltage protection circuit 52 is connected to an input of a voltage converter 53, and an output of the voltage converter 53 is an inrush current reduction circuit. Connected to 54 inputs. The output of the inrush current reduction circuit 54 is connected to the transceiver 55 and supplies power.
On the other hand, in the control block, the interface 58 is connected to the control unit 57, and the control unit 57 is connected to the transceiver 55, the inrush current reduction circuit 54 and the voltage converter 53. The control unit 57 may be configured using the main CPU 17 and the memory 18 shown in FIG.
Further, when the wireless communication device 50 is applied to the mobile phone 10, the interface 58 is connected to each block such as a voice processing unit and an LCD, and the wireless communication device 50 is used for in-vehicle use or for vending machines. In the case of a communication module, it is an interface with an external device.

次に、図２に示す無線通信装置５０の動作について説明する。送受信機５５は省電力のため、非使用時には電源供給されておらず、送信の必要が生じると、制御部５７により電源供給されるよう処理を開始する。すなわち、電源５１、例えば車載バッテリーからＤＣ電源が送受信機５５に供給されるが、電源５１と電圧変換器５３の間に過電圧保護回路５２が備えられ、また電圧変換器５３と送受信機５５の間に突入電流を保護する突入電流削減回路５４が備えられている。
インターフェース５８を介して制御コマンドが制御部５７に供給されると、制御部５７から電圧変換器５３、突入電流削減回路５４、送受信機５５に制御信号が供給され、動作が制御される。
電源５１から出力されたＤ．Ｃ（直流）電圧が過電圧保護回路５２を介して電圧変換器５３に供給され、例えばＤＣ／ＤＣコンバータなどで電圧が降圧（または昇圧）されて電圧変換される。この電圧変換された電圧が突入電流削減回路５４を経由して送受信機５５に供給される。 Next, the operation of the wireless communication device 50 shown in FIG. 2 will be described. In order to save power, the transmitter / receiver 55 is not supplied with power when not in use, and starts processing so that power is supplied by the controller 57 when transmission is necessary. That is, DC power is supplied from a power source 51, for example, an in-vehicle battery, to the transceiver 55, but an overvoltage protection circuit 52 is provided between the power source 51 and the voltage converter 53, and between the voltage converter 53 and the transceiver 55. Is provided with an inrush current reduction circuit 54 for protecting the inrush current.
When a control command is supplied to the control unit 57 via the interface 58, a control signal is supplied from the control unit 57 to the voltage converter 53, the inrush current reduction circuit 54, and the transceiver 55, and the operation is controlled.
D. output from the power source 51. The C (direct current) voltage is supplied to the voltage converter 53 via the overvoltage protection circuit 52, and the voltage is stepped down (or stepped up) by, for example, a DC / DC converter and converted. This voltage converted voltage is supplied to the transceiver 55 via the inrush current reduction circuit 54.

送受信機５５が受信状態に設定されると、アンテナ５６から無線信号が入力される。
送受信機５５の受信部で受信した無線信号を、ＣＤＭＡＲＦ部（１６）で周波数変換、スペクトラム逆拡散などを行い、音声処理部（１９）でデインターリーブ、誤り訂正、音声伸張などの信号処理を行う。そして、復調された音声信号をスピーカ（２６）に供給し、通信相手の音声を出力する。また、メインＣＰＵ１７で文字情報、記号、文字などを生成し、ＬＣＤ制御部１４を介してサブＬＣＤ２４に表示する。 When the transceiver 55 is set to the reception state, a radio signal is input from the antenna 56.
The radio signal received by the receiving unit of the transceiver 55 is subjected to frequency conversion, spectrum despreading and the like by the CDMA RF unit (16), and signal processing such as deinterleaving, error correction, and voice expansion by the audio processing unit (19). Do. Then, the demodulated audio signal is supplied to the speaker (26) to output the communication partner's audio. In addition, the main CPU 17 generates character information, symbols, characters, and the like and displays them on the sub LCD 24 via the LCD control unit 14.

一方、送受信機５５が動作中に、受信状態から送信状態に切り替わると、送信部が起動する。また、送信状態に切り替わると同時に、制御部５７から電圧変換器５３、突入電流削減回路５４に制御信号が供給される。
通話者の音声がマイク（２０）で音声信号に変換され、音声処理部１９に供給される。音声処理部１９に入力された音声信号はディジタル音声信号処理が行われ、ＣＤＭＡＲＦ部１６に供給される。ＣＤＭＡＲＦ部１６で変調、周波数変換された信号は、無線信号としてアンテナ５６から放射される。 On the other hand, when the transmitter / receiver 55 is operating, when the transmission state is switched to the transmission state, the transmission unit is activated. At the same time as switching to the transmission state, a control signal is supplied from the control unit 57 to the voltage converter 53 and the inrush current reduction circuit 54.
The caller's voice is converted into a voice signal by the microphone (20) and supplied to the voice processing unit 19. The audio signal input to the audio processing unit 19 is subjected to digital audio signal processing and supplied to the CDMA RF unit 16. The signal modulated and frequency-converted by the CDMA RF unit 16 is radiated from the antenna 56 as a radio signal.

過電圧保護回路５２は通常動作時は動作せず電源５１から供給された電源を電圧変換器５３に供給する。しかし、電源５１から入力される電圧が動作範囲以上になると動作し、電源供給ラインを遮断し、電圧変換器５３へ電源を供給することを停止して、急激な電圧の上昇に対して後段の回路を保護する。 The overvoltage protection circuit 52 does not operate during normal operation, and supplies the power supplied from the power supply 51 to the voltage converter 53. However, it operates when the voltage input from the power source 51 exceeds the operating range, shuts off the power supply line, stops supplying the power to the voltage converter 53, and the subsequent stage against the sudden rise in voltage. Protect the circuit.

突入電流削減回路５４は、例えば、無線通信装置５０が受信状態から送信状態に切り替わったときに動作する。送受信機５５が非使用状態から送信状態に切り替わると、電圧変換器５３を介して送受信機５５の受信部に電源が供給される。このとき、送受信機５５の入力側に平滑用容量手段やノイズ除去用容量手段があると突入電流が発生する。突入電流削減回路５４は、突入電流を削減するため制御部５７から供給されたコマンド（制御信号）により、突入電流削減回路５４を制御して回路動作を遅延させ送信開始時の突入電流が送信部に供給されないようにする。 The inrush current reduction circuit 54 operates, for example, when the wireless communication device 50 is switched from the reception state to the transmission state. When the transceiver 55 is switched from the non-use state to the transmission state, power is supplied to the receiving unit of the transceiver 55 via the voltage converter 53. At this time, if there is a smoothing capacity means or a noise removal capacity means on the input side of the transceiver 55, an inrush current is generated. The inrush current reduction circuit 54 controls the inrush current reduction circuit 54 according to a command (control signal) supplied from the control unit 57 to reduce the inrush current, delays the circuit operation, and the inrush current at the start of transmission is transmitted to the transmission unit. So that it is not supplied to

次に、図３に過電圧保護回路５２の実施形態例を示す。外部電源が供給される端子１０１に容量手段（コンデンサ）１０２の一端とインダクタ１０３の一端が接続され、容量手段１０２の他方の端子がグランドに接続される。インダクタ１０３の他方の端子が容量手段１０４の一方の端子とＰチャネルＦＥＴスイッチ１０５のソースに接続され、容量手段１０４の他方の端子がグランドに接続される。ＰチャネルＦＥＴスイッチ１０５のゲートは電源検出回路１１０の出力に接続され、ドレインは容量手段１０７の一方の端子とＤＣ／ＤＣコンバータの入力に接続される。容量手段１０７の他方の端子はグランドに接続され、ＤＣ／ＤＣコンバータ１０６の出力は無線通信装置５０の内部の後段の回路に接続される。 Next, an embodiment of the overvoltage protection circuit 52 is shown in FIG. One end of a capacitor means (capacitor) 102 and one end of an inductor 103 are connected to a terminal 101 to which external power is supplied, and the other terminal of the capacitor means 102 is connected to the ground. The other terminal of the inductor 103 is connected to one terminal of the capacitor means 104 and the source of the P-channel FET switch 105, and the other terminal of the capacitor means 104 is connected to the ground. The gate of the P-channel FET switch 105 is connected to the output of the power supply detection circuit 110, and the drain is connected to one terminal of the capacitor means 107 and the input of the DC / DC converter. The other terminal of the capacitor means 107 is connected to the ground, and the output of the DC / DC converter 106 is connected to a subsequent circuit inside the wireless communication device 50.

電源検出回路（または電圧検出器とも称する）１１０において、抵抗１１１の一方の端子と基準電圧発生器（Ｖｒｅｆ）１１３の電源端子に接続され、抵抗１１１の他方の端子は抵抗１１２の一方の端子と比較器１１４の反転入力端子に接続される。抵抗１１２の他方の端子はグランドに接地され、基準電圧発生器１１３の出力は非反転入力端子に接続される。
比較器１１４の出力は、ＣＭＯＳスイッチを構成するＰチャネルＦＥＴ１１５とＮチャネルＦＥＴ１１６のゲートに接続され、ＰチャネルＦＥＴ１１５のソースは入力電圧ＶＤＤが供給される電源に接続され、ドレインはＮチャネルＦＥＴ１１６のドレインとＰチャネルＦＥＴスイッチ１０５のゲートに接続される。またＮチャネルＦＥＴ１１６のソースはグランドに接続される。 In the power supply detection circuit (or voltage detector) 110, one terminal of the resistor 111 is connected to the power supply terminal of the reference voltage generator (Vref) 113, and the other terminal of the resistor 111 is connected to one terminal of the resistor 112. Connected to the inverting input terminal of the comparator 114. The other terminal of the resistor 112 is grounded, and the output of the reference voltage generator 113 is connected to a non-inverting input terminal.
The output of the comparator 114 is connected to the gates of the P-channel FET 115 and the N-channel FET 116 constituting the CMOS switch, the source of the P-channel FET 115 is connected to the power supply to which the input voltage VDD is supplied, and the drain is the drain of the N-channel FET 116. And connected to the gate of the P-channel FET switch 105. The source of the N channel FET 116 is connected to the ground.

次に、過電圧保護回路５２の動作について図３と図４を用いて説明する。図４（ａ）に示すように、時刻ｔ０〜ｔ１までの期間、無線通信装置のモジュール外部から電源が過電圧保護回路５２に正常な値で供給されていたとする。Ｌ．Ｐ．Ｆ．（ローパスフィルタ）から供給される入力電圧ＶＤＤが通常動作範囲であり、この入力電圧ＶＤＤが電源検出回路Ｔ１１０に供給される。抵抗１１１と抵抗１１２で分圧された電圧が比較器１１４の反転入力端子に供給され、非反転入力端子に基準電圧発生器１１３から基準電圧が供給される。通常動作時は、基準電圧発生器１１３の出力電圧が抵抗１１１，１１２で分圧された電圧より高いので、比較器１１４の出力は高電圧（“Ｈ”レベル；電源電圧）になる。
すると、ＣＭＯＳスイッチのＰチャネルＦＥＴ１１５はオフし、ＮチャネルＦＥＴ１１６はオンするので、ＮチャネルＦＥＴ１１６のドレイン電圧はグランドレベルになる。すなわち電源検出回路１１０の出力がグランドレベルとなり、ＰチャネルＦＥＴスイッチ１０５のゲートはグランドに接地される（図４（ｂ））。
その結果、ＰチャネルＦＥＴ１０５はオン動作状態となり、ソース−ドレイン間は導通し、電源ＶＤＤが容量手段１０７とＤＣ／ＤＣコンバータ１０６に供給される。 Next, the operation of the overvoltage protection circuit 52 will be described with reference to FIGS. As shown in FIG. 4A, it is assumed that power is supplied to the overvoltage protection circuit 52 at a normal value from the outside of the module of the wireless communication device during the period from time t0 to t1. L. P. F. The input voltage VDD supplied from (low-pass filter) is in the normal operating range, and this input voltage VDD is supplied to the power supply detection circuit T110. The voltage divided by the resistors 111 and 112 is supplied to the inverting input terminal of the comparator 114, and the reference voltage is supplied from the reference voltage generator 113 to the non-inverting input terminal. During normal operation, since the output voltage of the reference voltage generator 113 is higher than the voltage divided by the resistors 111 and 112, the output of the comparator 114 becomes a high voltage ("H"level; power supply voltage).
Then, the P-channel FET 115 of the CMOS switch is turned off and the N-channel FET 116 is turned on, so that the drain voltage of the N-channel FET 116 becomes the ground level. That is, the output of the power supply detection circuit 110 becomes the ground level, and the gate of the P-channel FET switch 105 is grounded to the ground (FIG. 4B).
As a result, the P-channel FET 105 is turned on, conducting between the source and drain, and the power supply VDD is supplied to the capacitor means 107 and the DC / DC converter 106.

その後時刻ｔ１に、電源電圧ＶＣＣが何らかの理由により急激に上昇し、それに伴いＬＰＦからの入力電圧ＶＤＤがステップ状に上昇したとする（図４（ａ））。この上昇した過電圧がＰチャネルＦＥＴスイッチ１０５と電源検出回路１１０に供給される。抵抗１１１，１１２で分圧される電圧は上昇し、基準電圧発生器１１３の出力電圧より高くなる。すると比較器１１４の非反転入力端子に供給される電圧が反転入力端子に供給される電圧より高くなるので、比較器１１４の出力はグランドレベル（“Ｌ”ローレベル；接地電位）となる（図４（ｂ））。比較器１１４から出力される“Ｌ”レベルの電圧がＣＭＯＳスイッチのＰチャネルＦＥＴ１１５とＮチャネルＦＥＴ１１６のゲートに供給されるので、ＰチャネルＦＥＴ１１５はオン動作状態になり、ＮチャネルＦＥＴ１１６はオフ動作状態になる。ＰチャネルＦＥＴ１１５がオンするので、ドレインは“Ｈ”レベルとなり、ＰチャネルＦＥＴスイッチ１０５のゲートも“Ｈ”レベルとなる（図４（ｂ）参照）。その結果、ＰチャネルＦＥＴスイッチ１０５は時刻ｔ２でオフ動作状態となり、ソース−ドレイン間は遮断され、過電圧ＶＤＤは容量手段１０７とＤＣ／ＤＣコンバータ１０６に供給されない。そのために、過電圧が入力されても電源供給ラインが遮断されるので、ＤＣ／ＤＣコンバータ１０６は保護される。 After that, at time t1, it is assumed that the power supply voltage VCC suddenly rises for some reason, and accordingly, the input voltage VDD from the LPF rises stepwise (FIG. 4 (a)). This increased overvoltage is supplied to the P-channel FET switch 105 and the power supply detection circuit 110. The voltage divided by the resistors 111 and 112 rises and becomes higher than the output voltage of the reference voltage generator 113. Then, since the voltage supplied to the non-inverting input terminal of the comparator 114 becomes higher than the voltage supplied to the inverting input terminal, the output of the comparator 114 becomes the ground level (“L” low level; ground potential) (FIG. 4 (b)). Since the “L” level voltage output from the comparator 114 is supplied to the gates of the P-channel FET 115 and the N-channel FET 116 of the CMOS switch, the P-channel FET 115 is turned on and the N-channel FET 116 is turned off. Become. Since the P-channel FET 115 is turned on, the drain becomes “H” level, and the gate of the P-channel FET switch 105 also becomes “H” level (see FIG. 4B). As a result, the P-channel FET switch 105 is turned off at time t2, the source and drain are cut off, and the overvoltage VDD is not supplied to the capacitor means 107 and the DC / DC converter 106. Therefore, even if an overvoltage is input, the power supply line is cut off, so that the DC / DC converter 106 is protected.

なお、図４（ｂ）に示すように、出力電圧が“Ｌ”レベルから“Ｈ”レベルにステップ状に変化し、しかも入力電圧が変化した時刻ｔ１から出力電圧が“Ｈ”レベルになるまでのタイムラグは時刻ｔ２−ｔ１であり、このようにタイムラグが多少生じるものの、ＰチャネルＦＥＴスイッチ１０５よりも前段に元々、ＬＣフィルタが介在しているため、この時定数分の遅延があるため長さによっては無視できる。
このように、過電圧がＰチャネルＦＥＴスイッチ１０５に入力されても、ゲート制御時間の遅延時間を無視できる程度であるならば、入力電圧ＶＤＤの変化に追従してＰチャネルＦＥＴスイッチ１０５をオン、オフ動作させて、電源供給ラインを遮断でき、後段のＤＣ−ＤＣコンバータを保護することができる。 As shown in FIG. 4B, the output voltage changes stepwise from the “L” level to the “H” level, and from the time t1 when the input voltage changes until the output voltage becomes the “H” level. The time lag of time t2 is t2-t1, and although there is some time lag in this way, the LC filter is originally interposed before the P-channel FET switch 105, so there is a delay due to this time constant. Can be ignored.
As described above, even if an overvoltage is input to the P-channel FET switch 105, if the delay time of the gate control time is negligible, the P-channel FET switch 105 is turned on / off following the change of the input voltage VDD. By operating, the power supply line can be cut off, and the subsequent DC-DC converter can be protected.

図５に図３の変形例の過電圧保護回路の回路構成を示す。この過電圧保護回路５２は、図３の回路構成に、過電圧保護回路１００が動作開始するまでに、入力電圧ＶＤＤがＰチャネルＦＥＴスイッチ１０５に供給されるのを防止する回路を追加した。なお、図５で図３と同じ回路素子の番号は同一番号を付与する。また、図３と同じ回路構成についての説明は省略する。 FIG. 5 shows a circuit configuration of an overvoltage protection circuit according to a modification of FIG. In the overvoltage protection circuit 52, a circuit for preventing the input voltage VDD from being supplied to the P-channel FET switch 105 before the operation of the overvoltage protection circuit 100 is added to the circuit configuration of FIG. In FIG. 5, the same circuit element numbers as in FIG. 3 are given the same numbers. Also, the description of the same circuit configuration as in FIG. 3 is omitted.

図５に示すように、過電圧保護回路５２において、ＰチャネルＦＥＴスイッチ１０５のソース−ゲート間にＰＮＰ１トランジスタ１２０が設けられ、ソースにエミッタが、ゲートにコレクタが接続される。またＰチャネルＦＥＴスイッチ１０５のゲートは抵抗１２３を介してグランドに接続される。
ＰＮＰ１トランジスタ１２０のエミッタとベース間に抵抗１２１が接続され、このベースは抵抗１２２の一方の端子に接続される。抵抗１２２の他方の端子は、ＰＮＰ２トランジスタ１２７のエミッタと、ＮＰＮトランジスタ１２８のコレクタに接続される。
電源検出回路１１０の出力が抵抗１２９を介してＮＰＮトランジスタ１２８のベースと抵抗１３０の一方の端子に接続され、また抵抗１３０の他方の端子はグランドに接続される。
ＰＮＰ２トランジスタのコレクタはグランドに接続され、ベースは容量手段１２６の一方の端子と抵抗１２４と抵抗１２５の共通接続点に接続される。容量手段１２６の他方の端子と抵抗１２５の他方の端子はグランドに接続され、抵抗１２４の一端は入力電圧ＶＤＤが供給される。
なお、電源検出回路１１０は図３の回路と同一構成である。 As shown in FIG. 5, in the overvoltage protection circuit 52, a PNP1 transistor 120 is provided between the source and gate of a P-channel FET switch 105, and the emitter is connected to the source and the collector is connected to the gate. The gate of the P-channel FET switch 105 is connected to the ground via a resistor 123.
A resistor 121 is connected between the emitter and base of the PNP1 transistor 120, and this base is connected to one terminal of the resistor 122. The other terminal of the resistor 122 is connected to the emitter of the PNP2 transistor 127 and the collector of the NPN transistor 128.
The output of the power supply detection circuit 110 is connected to the base of the NPN transistor 128 and one terminal of the resistor 130 via the resistor 129, and the other terminal of the resistor 130 is connected to the ground.
The collector of the PNP2 transistor is connected to the ground, and the base is connected to one terminal of the capacitor means 126 and the common connection point of the resistor 124 and the resistor 125. The other terminal of the capacitor 126 and the other terminal of the resistor 125 are connected to the ground, and one end of the resistor 124 is supplied with the input voltage VDD.
The power supply detection circuit 110 has the same configuration as the circuit of FIG.

次に、図５の過電圧保護回路５２の動作について説明する。
まず、外部電源が投入された時の通常動作について説明する。電源から電源電圧ＶＣＣが投入された直後、電源検出回路１１０の出力レベルにかかわらず、ＰＮＰ２トランジスタ１２７が先に動作する。ＰＮＰ２トランジスタのベースとグランド間に容量手段１２６が接続されているので、電源投入直後のベース電圧はグランドレベルであり、オン動作状態に設定され、エミッタ−コレクタ間は導通する。
すると、抵抗１２２の他方の端子がグランドレベルとなり、ＰＮＰ１トランジスタのベースは抵抗１２１と抵抗１２２で分圧された電圧が供給され、エミッタの電圧がベースの電圧よりＶｆ以上になり、オン動作状態となる。ＰＮＰ１トランジスタのコレクタ−ベースがショート（導通）状態となるので、ＰチャネルＦＥＴスイッチ１０５のゲートは“Ｈ”レベル（＝ＶＣＣ）となり、ソース−ドレイン間はオープン（遮断）となる。
従って、電源投入時に過電圧が入力されても、過電圧保護回路５２の入力が遮断されるので、後段のＤＣ／ＤＣコンバータ１０６は保護される。 Next, the operation of the overvoltage protection circuit 52 in FIG. 5 will be described.
First, the normal operation when the external power supply is turned on will be described. Immediately after the power supply voltage VCC is input from the power supply, the PNP2 transistor 127 operates first regardless of the output level of the power supply detection circuit 110. Since the capacitor means 126 is connected between the base and the ground of the PNP2 transistor, the base voltage immediately after the power is turned on is at the ground level, is set to the ON operation state, and the emitter-collector is conducted.
Then, the other terminal of the resistor 122 becomes the ground level, the voltage divided by the resistor 121 and the resistor 122 is supplied to the base of the PNP1 transistor, the emitter voltage becomes Vf or higher than the base voltage, and the ON operation state is established. Become. Since the collector-base of the PNP1 transistor is short-circuited (conducted), the gate of the P-channel FET switch 105 is at “H” level (= VCC), and the source-drain is open (cut off).
Therefore, even if an overvoltage is input when the power is turned on, the input of the overvoltage protection circuit 52 is cut off, so that the subsequent DC / DC converter 106 is protected.

その後、電源が安定化し電源電圧ＶＣＣが正常範囲であれば、電源検出回路１１０が正常動作し、電源検出回路１１０の出力は“Ｌ”レベルで、ＮＰＮトランジスタ１２８のベースは“Ｌ”レベルとなるので、オフ動作状態となり、コレクタ−エミッタ間はオープンとなる。
このとき、ＰＮＰ２トランジスタ１２７の前段に構成されたＲＣ回路（抵抗１２４，１２５、容量手段１２６）が飽和するため、ベースに“Ｈ”レベルの電圧が供給され、オフ動作状態となり、エミッタ−コレクタ間もオープンとなる。
すると、ＰＮＰ１トランジスタ１２０のベースは抵抗１２１でプルアップされているので、ベースはエミッタと同電位になり、オフ状態となる。その結果、ＰＮＰ１トランジスタ１２０のエミッタ−コレクタ間はオープンとなる。
ＰＮＰ１トランジスタ１２０がオフするので、エミッタ−コレクタを介して電流が抵抗１２３に供給されないので、ＰチャネルＦＥＴスイッチ１０５のゲートはグランドレベルである。 After that, if the power supply is stabilized and the power supply voltage VCC is in the normal range, the power supply detection circuit 110 operates normally, the output of the power supply detection circuit 110 is “L” level, and the base of the NPN transistor 128 is “L” level. Therefore, the operation state is turned off, and the collector-emitter is opened.
At this time, since the RC circuit (resistors 124 and 125 and the capacitor means 126) configured in the previous stage of the PNP2 transistor 127 is saturated, the “H” level voltage is supplied to the base, and the OFF operation state is established. Will also be open.
Then, since the base of the PNP1 transistor 120 is pulled up by the resistor 121, the base has the same potential as the emitter and is turned off. As a result, the emitter-collector of the PNP1 transistor 120 is open.
Since the PNP1 transistor 120 is turned off, no current is supplied to the resistor 123 via the emitter-collector, so that the gate of the P-channel FET switch 105 is at the ground level.

ＰチャネルＦＥＴスイッチ１０５のソース−ゲート間の電圧は閾値電圧Ｖｔｈ以上となり、オン動作状態となり、ソース−ドレイン間が接続（ショート）され、入力電圧ＶＤＤがＤＣ／ＤＣコンバータ１０６と容量手段１０７に供給される。 The voltage between the source and gate of the P-channel FET switch 105 becomes equal to or higher than the threshold voltage Vth, and the on-operation state is established, the source and drain are connected (shorted), and the input voltage VDD is supplied to the DC / DC converter 106 and the capacitor means 107. Is done.

次に、通常動作時に過電圧が発生したときの過電圧保護回路５２の動作について述べる。
過電圧が電源検出回路１１０に供給されると、抵抗Ｒ１１１とＲ１１２で分圧される電圧が、基準電圧発生器１１３の出力電圧より高くなるので、比較器１１４の出力は“Ｌ”レベルとなる。ＣＭＯＳスイッチのＰチャネルＦＥＴ１１５がオンするので、ＮＰＮトランジスタ１２８のベースは“Ｈ”レベルが供給される。ＮＰＮトランジスタ１２８のエミッタは直接グランドに接続されているので、即座にコレクタは“Ｌ”レベルとなる。 Next, the operation of the overvoltage protection circuit 52 when an overvoltage occurs during normal operation will be described.
When the overvoltage is supplied to the power supply detection circuit 110, the voltage divided by the resistors R111 and R112 becomes higher than the output voltage of the reference voltage generator 113, so that the output of the comparator 114 becomes “L” level. Since the P-channel FET 115 of the CMOS switch is turned on, the base of the NPN transistor 128 is supplied with the “H” level. Since the emitter of the NPN transistor 128 is directly connected to the ground, the collector immediately becomes “L” level.

一方、電源投入後、所定時間経過すると、ＣＲ時定数により抵抗１２４，１２５と容量手段（コンデンサ）１２６で構成される時定数回路の容量手段１２６の一方の端子の電圧は上昇する。すなわち、ＰＮＰ２トランジスタのベース電圧が上昇するので、オフ状態となる。
抵抗１２２とＮＰＮトランジスタ１２８のコレクタ接続点はグランドレベルとなり、ＰＮＰ１トランジスタ１２０が即座に応答してオン動作状態となり、エミッタとコレクタがショートされるので、ＰチャネルＦＥＴスイッチ１０５のゲートの電圧は入力電圧ＶＤＤとなる。
その結果、ＰチャネルＦＥＴ１０５のゲートが入力電圧ＶＤＤの電圧になり、ソース−ドレイン間が遮断され、ＤＣ／ＤＣコンバータが保護される。 On the other hand, when a predetermined time elapses after the power is turned on, the voltage at one terminal of the capacitance means 126 of the time constant circuit composed of the resistors 124 and 125 and the capacitance means (capacitor) 126 increases due to the CR time constant. That is, since the base voltage of the PNP2 transistor increases, the transistor is turned off.
Since the collector connection point of the resistor 122 and the NPN transistor 128 becomes the ground level, the PNP1 transistor 120 immediately responds to the ON operation state, and the emitter and the collector are short-circuited. VDD.
As a result, the gate of the P-channel FET 105 becomes the input voltage VDD, the source-drain is cut off, and the DC / DC converter is protected.

なお、図５に追加したＰＮＰ２トランジスタ１２７は通常動作時は開放されているので、電流は流れない。またＰＮＰ２トランジスタ１２７の前段のＲＣ時定数は定数の大きい抵抗を選べば、電流はほぼ無視できる。
また、入力電圧ＶＤＤが通常動作範囲であれば電源検出回路１１０の出力は“Ｌ”レベルであるため、ＮＰＮトランジスタ１２８のコレクタ−エミッタ間もオープンとなり、無駄な電流は消費しない。同様に、ＰＮＰ１トランジスタ１２０のコレクタ−エミッタ間もオープンであり、無駄な電流は消費しない。 Since the PNP2 transistor 127 added to FIG. 5 is open during normal operation, no current flows. Also, if the RC time constant of the previous stage of the PNP2 transistor 127 is a resistor having a large constant, the current can be almost ignored.
Further, if the input voltage VDD is in the normal operating range, the output of the power supply detection circuit 110 is at the “L” level, so that the collector-emitter of the NPN transistor 128 is also opened, and no wasteful current is consumed. Similarly, the collector-emitter of the PNP1 transistor 120 is open, and no wasteful current is consumed.

次に、図６に示す突入電流削減回路５４について述べる。
図６の突入電流削減回路５４は、図２に示した様に、電圧変換器５３と送受信機５５の間に備えられていて、特に電話機などの無線通信機の送信回路では、送信時のみ電源を供給することがある。送信回路のパワーアンプ回路では、電源部に平滑用の容量手段（コンデンサ）が挿加されているため、電源を印加した際にその平滑用コンデンサへ突入電流が発生する。この突入電流が発生すると入力電圧が変動し、無線通信機の特性劣化の要因となる。
また、送信時のみパワーアンプへ電源を供給することでパワーアンプの信頼性を高めることができ、パワーアンプを保護することもできる。 Next, the inrush current reduction circuit 54 shown in FIG. 6 will be described.
As shown in FIG. 2, the inrush current reduction circuit 54 of FIG. 6 is provided between the voltage converter 53 and the transmitter / receiver 55. In particular, in the transmission circuit of a wireless communication device such as a telephone, the power supply is only used for transmission. May supply. In the power amplifier circuit of the transmission circuit, since a smoothing capacity means (capacitor) is inserted in the power supply unit, an inrush current is generated in the smoothing capacitor when power is applied. When this inrush current occurs, the input voltage fluctuates, causing deterioration in the characteristics of the wireless communication device.
Further, by supplying power to the power amplifier only at the time of transmission, the reliability of the power amplifier can be improved and the power amplifier can be protected.

図６に示す突入電流削減回路５４は、電源供給ラインに設けられたスイッチとこのスイッチのタイミングを調整する時定数回路と、時定数回路にスイッチを制御する制御信号を供給する制御回路で構成される。スイッチは主にＰチャネルＦＥＴスイッチ２０３で構成され、制御回路は主にＮチャネルＦＥＴ２０６、時定数回路は抵抗と容量手段で構成される。 The inrush current reduction circuit 54 shown in FIG. 6 includes a switch provided in a power supply line, a time constant circuit for adjusting the timing of the switch, and a control circuit for supplying a control signal for controlling the switch to the time constant circuit. The The switch is mainly composed of a P-channel FET switch 203, the control circuit is mainly composed of an N-channel FET 206, and the time constant circuit is composed of a resistor and a capacitance means.

突入電流削減回路５４において、入力端子２０１はＰチャネルＦＥＴスイッチ２０３のソースと抵抗２０２の一方の端子に接続され、抵抗２０２の他方の端子はＰチャネルＦＥＴスイッチ２０３のゲートとＮチャネルＦＥＴ２０６のドレインと容量手段２０４の一方の端子に接続される。ＰチャネルＦＥＴスイッチ２０３のドレインは容量手段２０４の他方の端子と、容量手段２０５の一方の端子に接続される。容量手段２０５の他方の端子はグランドに接続される。
ＮチャネルＦＥＴ２０６のソースは抵抗２０７の一方の端子に接続され、抵抗２０７の他方の端子はグランドに接続される。またＮチャネルＦＥＴ２０６のゲート２０８には制御信号が供給される。 In the inrush current reduction circuit 54, the input terminal 201 is connected to the source of the P-channel FET switch 203 and one terminal of the resistor 202, and the other terminal of the resistor 202 is connected to the gate of the P-channel FET switch 203 and the drain of the N-channel FET 206. The capacitor means 204 is connected to one terminal. The drain of the P-channel FET switch 203 is connected to the other terminal of the capacitor means 204 and one terminal of the capacitor means 205. The other terminal of the capacitor means 205 is connected to the ground.
The source of the N-channel FET 206 is connected to one terminal of the resistor 207, and the other terminal of the resistor 207 is connected to the ground. A control signal is supplied to the gate 208 of the N-channel FET 206.

以上述べたように、本発明の過電圧保護回路は、無効電流を増大させることなく電源供給ラインに設けられたスイッチ手段のオン、オフ動作の動作速度を制御できる。
また、本発明は、無線通信装置において、電源電圧が急激に変動しても過電圧保護回路のオン、オフ動作速度を制御して、後段に接続された回路を保護することができる。 As described above, the overvoltage protection circuit of the present invention can control the operating speed of the on / off operation of the switch means provided in the power supply line without increasing the reactive current.
Further, according to the present invention, even if the power supply voltage fluctuates rapidly, the wireless communication apparatus can protect the circuit connected to the subsequent stage by controlling the on / off operation speed of the overvoltage protection circuit.

携帯電話機の全体ブロック構成を示す図である。It is a figure which shows the whole block configuration of a mobile telephone. 無線通信装置のブロック構成を示す図である。It is a figure which shows the block configuration of a radio | wireless communication apparatus. 過電圧保護回路の回路構成を示す図である。It is a figure which shows the circuit structure of an overvoltage protection circuit. 過電圧保護回路の電源検出回路の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the power supply detection circuit of an overvoltage protection circuit. 過電圧保護回路の回路構成を示す図である。It is a figure which shows the circuit structure of an overvoltage protection circuit. 突入電流削減回路の回路構成を示す図である。It is a figure which shows the circuit structure of an inrush current reduction circuit. 従来の過電圧保護回路の回路構成を示す図である。It is a figure which shows the circuit structure of the conventional overvoltage protection circuit. 従来の過電圧保護回路の電源検出回路の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the power supply detection circuit of the conventional overvoltage protection circuit.

Explanation of symbols

１０…携帯電話機、１０Ａ…下側筐体、１０Ｂ…上側筐体、１１，１５，５６…アンテナ、１２…ＴＶチューナ（ＴＶＴＵＮＥＲ）、１３…ビデオデコーダ、１４…ＬＣＤ制御部、１６…ＣＤＭＡＲＦ部、１７…メインマイクロコンピュータ（ＭａｉｎＣＰＵ）、１９…音声処理部、２０…マイク（ＭＩＣ）、２１…スイッチ（ＳＷ）、２３…カメラ、２４…サブＬＣＤ、２５…メインＬＣＤ、２６…スピーカ、５０…無線通信装置、５１…電源、５２，１００…過電圧保護回路、５３…電圧変換器、５４…突入電流削減回路、５５…送受信機、５７…制御部、５８…インターフェース、１０２，１０４，１０７，１２６，２０４，２０５…容量、１０３…インダクタ、１０５，１１５，２０３…ＰチャネルＦＥＴ（スイッチ）、１０６…ＤＣ／ＤＣコンバータ、１１０…電源検出回路（電源検出デバイスＤＥＴ；電圧検出器）、１１１，１１２，１２１，１２２，１２３，１２４，１２５，１２９，１３０，２０２，２０７…抵抗、１１３…基準電圧発生器、１１４…比較器、１１６，２０６…ＮチャネルＦＥＴ、１２０，１２７…ＰＮＰ１，２トランジスタ、１２８…ＮＰＮトランジスタ。 DESCRIPTION OF SYMBOLS 10 ... Mobile phone, 10A ... Lower casing, 10B ... Upper casing, 11, 15, 56 ... Antenna, 12 ... TV tuner (TV TUNER), 13 ... Video decoder, 14 ... LCD controller, 16 ... CDMA RF , 17 ... Main microcomputer (Main CPU), 19 ... Audio processing unit, 20 ... Microphone (MIC), 21 ... Switch (SW), 23 ... Camera, 24 ... Sub LCD, 25 ... Main LCD, 26 ... Speaker, DESCRIPTION OF SYMBOLS 50 ... Wireless communication apparatus, 51 ... Power supply, 52, 100 ... Overvoltage protection circuit, 53 ... Voltage converter, 54 ... Inrush current reduction circuit, 55 ... Transceiver, 57 ... Control part, 58 ... Interface, 102, 104, 107 , 126, 204, 205 ... capacitors, 103 ... inductors, 105, 115, 203 ... P-channel FETs (switches), 106 DC / DC converter 110... Power detection circuit (power detection device DET; voltage detector) 111, 112, 121, 122, 123, 124, 125, 129, 130, 202, 207. 114, comparator, 116, 206, N-channel FET, 120, 127, PNP1, 2 transistors, 128, NPN transistor.

Claims

An overvoltage protection circuit that is connected to a voltage converter that converts a power supply voltage and protects the voltage converter from an abnormality in the power supply voltage,
Power supply and is interposed between said voltage converter, the power and the first switch for connecting or disconnecting said voltage converter,
Is connected to a control terminal of the first switch, and a voltage detector for monitoring the supply voltage,
With
The voltage detector is
An output stage having a CMOS structure connected to a control terminal of the first switch;
Depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected, the transistor in the output stage of the CMOS structure is complementarily switched between an on state and an off state, and when a normal voltage is detected An overvoltage protection circuit, wherein the first switch is set in a connected state, and the first switch is set in a cut-off state when an abnormal voltage is detected.

An overvoltage protection circuit that is connected to a voltage converter that converts a power supply voltage and protects the voltage converter from an abnormality in the power supply voltage,
A first switch interposed between a power source and the voltage converter to connect or disconnect the power source to the voltage converter;
A second switch connected between a control terminal of the first switch and a power source;
A third switch connected between the control terminal of the second switch and a predetermined potential;
A voltage detector connected to a control terminal of the third switch for monitoring a power supply voltage;
With
The voltage detector is
An output stage having a CMOS structure connected to a control terminal of the third switch;
Depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected, the transistor in the output stage of the CMOS structure is complementarily switched between an on state and an off state, and when a normal voltage is detected The third switch and the second switch are turned off to place the first switch in a connected state, and when an abnormal voltage is detected, the third switch and the second switch are turned on and the first switch overvoltage protection circuit characterized in that a cut-off state.

A fourth switch connected between the control terminal of the second switch and a predetermined potential;
A pair of resistance elements connected in series between a power source and a predetermined potential;
A capacitor connected in parallel with one of the pair of resistance elements;
Further comprising
Said fourth switch is connected to a control terminal to the connection node of the pair of resistance elements, according to claim 2, wherein said capacitor from a power source is turned on, characterized in that the ON state in the period until the charge Overvoltage protection circuit.

A wireless communication device comprising: a voltage converter that converts a voltage of a power supply; a wireless unit that is supplied with a voltage transformed by the voltage converter; and an overvoltage protection circuit that protects the voltage converter from a power supply voltage abnormality. There,
The overvoltage protection circuit is:
A first switch interposed between a power source and the voltage converter to connect or disconnect the power source to the voltage converter;
A voltage detector connected to the control terminal of the first switch for monitoring a power supply voltage;
With
The voltage detector is
An output stage having a CMOS structure connected to a control terminal of the first switch;
Depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected, the transistor in the output stage of the CMOS structure is complementarily switched between an on state and an off state, and when a normal voltage is detected wherein the first switch and the connection state, the abnormal voltage detection time is radio communications apparatus you characterized in that the cut-off state of the first switch.

In the wireless communication apparatus comprising: a voltage converter for converting a power supply voltage, and a radio section which voltage is transformed by the voltage converter is supplied and a overvoltage protection circuit for protecting the voltage converter from the abnormality of the power supply voltage There,
The overvoltage protection circuit is:
A first switch interposed between a power source and the voltage converter to connect or disconnect the power source to the voltage converter;
A second switch connected between a control terminal of the first switch and a power source;
A third switch connected between the control terminal of the second switch and a predetermined potential;
A voltage detector connected to a control terminal of the third switch for monitoring a power supply voltage;
With
The voltage detector is
An output stage having a CMOS structure connected to a control terminal of the third switch;
Depending on whether the power supply voltage is in a normal voltage range or when an abnormal voltage is detected, the transistor in the output stage of the CMOS structure is complementarily switched between an on state and an off state, and when a normal voltage is detected The third switch and the second switch are turned off to place the first switch in a connected state, and when an abnormal voltage is detected , the third switch and the second switch are turned on and the first switch A wireless communication device characterized by:

A fourth switch connected between the control terminal of the second switch and a predetermined potential;
A pair of resistance elements connected in series between a power source and a predetermined potential;
A capacitor connected in parallel with one of the pair of resistance elements;
Further comprising
6. The fourth switch according to claim 5, wherein a control terminal of the fourth switch is connected to a connection node of the pair of resistance elements, and the fourth switch is turned on during a period from when power is turned on to when the capacitor is charged. Overvoltage protection circuit.