JP4973239B2 - Multi-channel optical receiver module - Google Patents

Multi-channel optical receiver module Download PDF

Info

Publication number
JP4973239B2
JP4973239B2 JP2007051151A JP2007051151A JP4973239B2 JP 4973239 B2 JP4973239 B2 JP 4973239B2 JP 2007051151 A JP2007051151 A JP 2007051151A JP 2007051151 A JP2007051151 A JP 2007051151A JP 4973239 B2 JP4973239 B2 JP 4973239B2
Authority
JP
Japan
Prior art keywords
submount
wire
chip
wiring relay
optical receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007051151A
Other languages
Japanese (ja)
Other versions
JP2007335838A (en
Inventor
健一 田村
雅彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2007051151A priority Critical patent/JP4973239B2/en
Publication of JP2007335838A publication Critical patent/JP2007335838A/en
Application granted granted Critical
Publication of JP4973239B2 publication Critical patent/JP4973239B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、クロストークを低減する多チャンネル光受信モジュールに関する。   The present invention relates to a multi-channel optical receiver module that reduces crosstalk.

１本の光ファイバに多チャンネルの通信信号を伝搬させる方式として、光波長が異なる複数のチャンネルの通信信号を重畳することが行われる。   As a method for propagating a multi-channel communication signal over one optical fiber, a plurality of channel communication signals having different optical wavelengths are superimposed.

このような波長多重化された光信号を、１個の受信モジュールで受信するのが多チャンネル光受信モジュールである。   A multi-channel optical receiver module receives such a wavelength-multiplexed optical signal with one receiver module.

図３に示されるように、多チャンネル光受信モジュールは、伝送路である光ファイバ（図示せず）からの光を導くレセプタクル３１と、そのレセプタクル３１からの光路に対して所定の角度で臨ませた反射部材３２と、その反射部材３２に対して所定の角度で対向する反射型分波器３３と、その反射型分波器３３で分波されて少しずつずれた光路で入射する光信号を受信するために複数の受光素子からなるライン型の受光素子アレイ３４を搭載したＣＡＮ型受信モジュール３５とを一体化させたものである。また、受光素子が出力する受光信号は電力が微弱であるため、受信信号を増幅するためのアンプＩＣをＣＡＮ型受信モジュール内に組み込み、ＣＡＮ型受信モジュールの出力ピン３６にはアンプＩＣから増幅された信号を出力する。アンプＩＣチップとしては、例えばトランスインピーダンス型の増幅器であり、受信電流を電圧に変換する。そしてアンプＩＣチップにおける差動信号のトランスインピーダンスは、５〜１０ＫΩが用いられている。   As shown in FIG. 3, the multi-channel optical receiver module faces a receptacle 31 that guides light from an optical fiber (not shown) as a transmission path and a predetermined angle with respect to the optical path from the receptacle 31. The reflection member 32, the reflection type demultiplexer 33 facing the reflection member 32 at a predetermined angle, and the optical signal incident on the optical path that is demultiplexed by the reflection type demultiplexer 33 and slightly shifted. In order to receive, a CAN type receiving module 35 equipped with a line type light receiving element array 34 composed of a plurality of light receiving elements is integrated. In addition, since the light reception signal output from the light receiving element is weak in power, an amplifier IC for amplifying the reception signal is incorporated in the CAN type reception module, and the output pin 36 of the CAN type reception module is amplified from the amplifier IC. Output the signal. The amplifier IC chip is a transimpedance amplifier, for example, and converts the received current into a voltage. The transimpedance of the differential signal in the amplifier IC chip is 5 to 10 KΩ.

なお、多チャンネル光受信モジュールは、波長多重化された光信号を１本の光伝送路とやり取りするものに限らない。複数の光伝送路とそれぞれ光信号をやり取りすることでも、多チャンネルの通信は可能である。その場合でも、１つのＣＡＮ型受信モジュールに複数の受光素子からなるライン型の受光素子アレイ３４を搭載することで、半導体部材を一体化、集積化することができる。   The multi-channel optical receiver module is not limited to one that exchanges wavelength-multiplexed optical signals with one optical transmission line. Multi-channel communication is also possible by exchanging optical signals with a plurality of optical transmission lines. Even in such a case, the semiconductor members can be integrated and integrated by mounting the line type light receiving element array 34 including a plurality of light receiving elements on one CAN type receiving module.

特開平８−１１６１３６号公報JP-A-8-116136

アンプが出力する信号は差動出力である。差動出力は、本来、その２本の出力信号線が平行で延びているときにノイズが入るもしくは出るのを防止するものである。   The signal output from the amplifier is a differential output. The differential output inherently prevents noise from entering or exiting when the two output signal lines extend in parallel.

ところが、ＣＡＮ型受信モジュールの内部では、差動出力の信号線を平行に配線することができない。なぜなら、アンプＩＣチップの差動出力端子から出力ピンまでを直線的に結んでワイヤボンディングすると、出力ピンはＣＡＮパッケージの円周に沿って配置されているため、そのワイヤは平行にならないからである。よって、ＣＡＮ型受信モジュールの内部では、アンプＩＣチップの出力のワイヤからノイズが出るのを防止するのが難しい。   However, the differential output signal lines cannot be wired in parallel inside the CAN receiving module. This is because when the wire bonding is performed by linearly connecting the differential output terminal to the output pin of the amplifier IC chip, the output pin is arranged along the circumference of the CAN package, so that the wires are not parallel. . Therefore, it is difficult to prevent noise from coming out from the output wire of the amplifier IC chip inside the CAN receiving module.

ＣＡＮ型受信モジュールの内部では、受光素子からアンプＩＣチップまでの信号ラインは受光出力が流れている。受光素子やそのラインは、電力が大変弱く、アンプＩＣチップの出力と比べると上記増幅率分の違いがあるため、ノイズの影響を大変強く受けることになる。つまり、当該チャンネルの受光素子に他チャンネルの差動出力からのノイズが入り、クロストークが起きる。クロストークが起きると、実質的に受信感度が低減してしまう。   In the CAN receiving module, a light receiving output flows through a signal line from the light receiving element to the amplifier IC chip. The light receiving element and its line are very weak in electric power and have a difference corresponding to the amplification factor as compared with the output of the amplifier IC chip. That is, noise from the differential output of the other channel enters the light receiving element of the channel and crosstalk occurs. When crosstalk occurs, reception sensitivity is substantially reduced.

なお、ピン配置を工夫してノイズが出入りしにくいピン配置とすることは、技術的に可能だが、製作上、ピン配置に制限があるため、この方法は採用できない。   Although it is technically possible to devise a pin arrangement that makes it difficult for noise to come in and out, this method cannot be adopted because of the limited pin arrangement in production.

そこで、本発明の目的は、上記課題を解決し、クロストークを低減する多チャンネル光受信モジュールを提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multi-channel optical receiver module that solves the above problems and reduces crosstalk.

上記目的を達成するために本発明は、パッケージのほぼ中心に複数の受光素子からなる受光素子アレイを搭載し、その受光素子アレイの外周に各受光素子の出力を増幅するアンプＩＣチップを搭載し、上記アンプＩＣチップには差動信号用のワイヤをボンディングするための２箇所のパッドが設けられており、差動信号用の２本の出力ピンが、仮に上記２箇所のパッドから上記２本の出力ピンまでを直線的に結んでワイヤボンディングした場合、そのワイヤは平行にならないように配置されており、各アンプＩＣチップの外周にそれぞれの配線中継用サブマウントを搭載し、上記アンプＩＣチップの上記２箇所のパッドから上記２本の出力ピンまでを直線的に結ぶワイヤボンディングを行わずに、各アンプＩＣチップから各配線中継用サブマウントまで差動信号用の２本のワイヤを平行に配線し、各配線中継用サブマウントから上記パッケージの上記２本の出力ピンまで２本のワイヤを配線したものである。
In order to achieve the above object, the present invention includes a light receiving element array including a plurality of light receiving elements mounted substantially at the center of the package, and an amplifier IC chip for amplifying the output of each light receiving element on the outer periphery of the light receiving element array. The amplifier IC chip is provided with two pads for bonding differential signal wires, and the two output pins for differential signals are temporarily connected to the two pads from the two pads. When wire bonding is performed by linearly connecting up to the output pins , the wires are arranged so as not to be parallel to each other, and each amplifier IC chip is mounted with a submount for wiring relay on each of the amplifier IC chips. Sabuma above from two places of the pad to the output pins of the two above without wire bonding connecting linearly, for each of the wiring relayed from the amplifier IC chip Parallel to wire the two wires of the differential signal to a cement is obtained by wiring the two wires from the wiring relay submount to said two output pins of the package.

上記配線中継用サブマウントは、パッケージの対応する２本の出力ピンを結ぶ直線の近傍に配設したものである。   The wiring relay submount is disposed in the vicinity of a straight line connecting two corresponding output pins of the package.

上記配線中継用サブマウントとアンプＩＣチップとを電気的に接続するワイヤでのノイズ振幅は、上記配線中継用サブマウントと出力ピンとを電気的に接続するワイヤでのノイズ振幅より小さいものである。   The noise amplitude in the wire electrically connecting the wiring relay submount and the amplifier IC chip is smaller than the noise amplitude in the wire electrically connecting the wiring relay submount and the output pin.

上記配線中継用サブマウントとなる電子部品は、一方の差動信号用のワイヤと他方の差動信号用のワイヤが平行となるようにアンプＩＣチップに対して配置・構成されるものである。   The electronic component serving as the wiring relay submount is arranged and configured with respect to the amplifier IC chip so that one differential signal wire and the other differential signal wire are parallel to each other.

上記配線中継用サブマウントとなる電子部品は、抵抗素子である。   The electronic component serving as the wiring relay submount is a resistance element.

上記配線中継用サブマウントとなる電子部品は、一端がアンプＩＣチップと電気的に接続され、他端が固定電位と電気的に接続されるものである。   The electronic component serving as the wiring relay submount has one end electrically connected to the amplifier IC chip and the other end electrically connected to a fixed potential.

上記配線中継用サブマウントとなる電子部品は、容量素子である。   The electronic component serving as the wiring relay submount is a capacitive element.

アンプＩＣチップから上記配線中継用サブマウントまでのワイヤ長Ｌ１と、該配線中継用サブマウントから上記出力ピンまでのワイヤ長Ｌ２とが、少なくとも１つのチャンネルにおいてＬ１＞Ｌ２となっているものである。   The wire length L1 from the amplifier IC chip to the wiring relay submount and the wire length L2 from the wiring relay submount to the output pin satisfy L1> L2 in at least one channel. .

本発明は次の如き優れた効果を発揮する。   The present invention exhibits the following excellent effects.

（１）クロストークを低減することができる。   (1) Crosstalk can be reduced.

以下、本発明の一実施形態を添付図面に基づいて詳述する。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

図１に示されるように、本発明に係る多チャンネル光受信モジュールは、ＣＡＮ型パッケージ１の底部にその底面と一体になった基板２を設け、その基板２には、ＣＡＮ型パッケージ１の軸中心に複数の受光素子３からなるライン型の受光素子アレイ４を搭載し、その受光素子アレイ４の外周に各受光素子３の出力を増幅するアンプＩＣチップ（以下、ＩＣチップ）５を搭載し、各ＩＣチップ５の外周にそれぞれの差動信号を中継して配線するための配線中継用サブマウント６を搭載し、各ＩＣチップ５から各配線中継用サブマウント６まで差動信号用の２本のワイヤ８を平行に配線し、各配線中継用サブマウント６からＣＡＮ型パッケージ１の出力ピン７までワイヤ９を配線したものである。   As shown in FIG. 1, the multi-channel optical receiver module according to the present invention is provided with a substrate 2 integrated with the bottom surface of the CAN type package 1, and the substrate 2 has a shaft of the CAN type package 1. A line type light receiving element array 4 composed of a plurality of light receiving elements 3 is mounted at the center, and an amplifier IC chip (hereinafter referred to as an IC chip) 5 for amplifying the output of each light receiving element 3 is mounted on the outer periphery of the light receiving element array 4. In addition, a wiring relay submount 6 for relaying and wiring each differential signal is mounted on the outer periphery of each IC chip 5, and 2 for differential signals from each IC chip 5 to each wiring relay submount 6. Wires 8 are wired in parallel, and wires 9 are wired from each wiring relay submount 6 to the output pin 7 of the CAN type package 1.

ここに示した多チャンネル光受信モジュールは、４チャンネル用であり、受光素子アレイ４の受光素子３は４個、ＩＣチップ５も４個、配線中継用サブマウント６も４個である。符号は示さないが、同じ部材には同じハッチングを付けた。なお、本発明はチャンネル数に限定されないことは明らかである。   The multi-channel light receiving module shown here is for four channels, and the light receiving element array 4 has four light receiving elements 3, four IC chips 5, and four wiring relay submounts 6. Although not shown, the same members are given the same hatching. Obviously, the present invention is not limited to the number of channels.

ＩＣチップ５は、受光素子アレイ４を取り巻くように受光素子アレイ４の両脇にそれぞれ近接して配置されているが、各ＩＣチップ５は各々一番近くに配置されている受光素子３の出力部とワイヤ配線してあり、これらの受光出力を増幅するようになっている。   The IC chip 5 is arranged adjacent to both sides of the light receiving element array 4 so as to surround the light receiving element array 4, but each IC chip 5 is an output of the light receiving element 3 arranged closest to each other. The light receiving output is amplified by wiring the part.

ＣＡＮ型パッケージ１の出力ピン７は最も外周に配置されている。出力ピン７は合計１２本あり、図示左辺、右辺、上辺、下辺に３本ずつ整列している。上辺及び下辺の中央に位置する出力ピン７は、電源端子である。左辺及び右辺の中央に位置する出力ピン７は、空きである。各辺の両端に位置するピン７が差動信号のための出力ピン７である。ひとつの受光素子３から得られた同一チャンネルの差動信号を出力する出力ピン７は、互いに隣接して配置されている。   The output pin 7 of the CAN package 1 is arranged on the outermost periphery. There are a total of twelve output pins 7, and three are arranged on the left side, right side, upper side, and lower side in the figure. The output pin 7 located at the center of the upper side and the lower side is a power supply terminal. The output pin 7 located at the center of the left side and the right side is empty. Pins 7 positioned at both ends of each side are output pins 7 for differential signals. Output pins 7 for outputting differential signals of the same channel obtained from one light receiving element 3 are arranged adjacent to each other.

ここで、１組（１チャンネル）のＩＣチップ５と配線中継用サブマウント６について着目すると、図４に示されるように、ＩＣチップ５には差動信号用のワイヤ８をボンディングするための２箇所のパッド４１が設けられ、配線中継用サブマウント６には絶縁部４２を介して分けられた２つの導通部４３が設けられる。配線中継用サブマウント６の２つの導通部４３、４３とＩＣチップ５の２つのパッド４１、４１は、一方の導通部４３とＩＣチップ５のパッド４１とを結ぶ仮想直線に対し、他方の導通部４３とＩＣチップ５のパッド４１とを結ぶ仮想直線が平行となるように構成・配置されている。これにより一方の差動信号用のワイヤ８と他方の差動信号用のワイヤ８は平行配線される。ワイヤ８は、一例として直径φ＝２５μｍ、材質がＡｕのものを用いる。   Here, paying attention to one set (one channel) of the IC chip 5 and the wiring relay submount 6, as shown in FIG. 4, 2 for bonding the differential signal wires 8 to the IC chip 5. Pads 41 are provided at two locations, and the wiring relay submount 6 is provided with two conductive portions 43 separated by an insulating portion 42. The two conductive portions 43, 43 of the wiring relay submount 6 and the two pads 41, 41 of the IC chip 5 are connected to the virtual straight line connecting the one conductive portion 43 and the pad 41 of the IC chip 5 to the other. The imaginary straight line connecting the portion 43 and the pad 41 of the IC chip 5 is configured and arranged in parallel. Thus, one differential signal wire 8 and the other differential signal wire 8 are wired in parallel. For example, the wire 8 has a diameter φ = 25 μm and a material of Au.

一方、配線中継用サブマウント６は２つの出力ピン７を結ぶ仮想的な直線を跨いで配置されているので、配線中継用サブマウント６から出力ピン７までは上記仮想的な直線にほぼ沿ってワイヤ９が配線される。   On the other hand, since the wiring relay submount 6 is disposed across a virtual straight line connecting the two output pins 7, the wiring relay submount 6 to the output pin 7 substantially follow the virtual straight line. Wire 9 is wired.

さて、本発明の多チャンネル光受信モジュールでは、ＩＣチップ５から配線中継用サブマウント６まで差動信号用の２本のワイヤ８が平行に配線されている。また、これら２本のワイヤ８間の間隔は他のワイヤとの間隔に比べて十分に狭い。この実施形態では、差動信号用の２本のワイヤの間隔は１００〜２００μｍ程度である。配線中継用サブマウント６は、ＩＣチップ５のさらに外周を取り巻くように四方に分散して配置されているが、各々のＩＣチップ５から概略径方向外方に位置する配線中継用サブマウント６に対して配線がなされている。従って、全てのワイヤ８は受光素子アレイ４から遠ざかる方向に向いている。   In the multi-channel optical receiver module of the present invention, two differential signal wires 8 are wired in parallel from the IC chip 5 to the wiring relay submount 6. Further, the interval between these two wires 8 is sufficiently narrower than the interval between the other wires. In this embodiment, the distance between the two wires for differential signals is about 100 to 200 μm. The wiring relay submounts 6 are distributed in four directions so as to surround the outer periphery of the IC chip 5, but the wiring relay submounts 6 are connected to the wiring relay submounts 6 located approximately radially outward from each IC chip 5. Wiring has been made for this. Accordingly, all the wires 8 are directed away from the light receiving element array 4.

配線中継用サブマウント６から２つの出力ピン７までは、それぞれワイヤ９が配線されている。配線中継用サブマウント６は、同一チャンネルの出力ピン７のほぼ中間位置でＣＡＮ型パッケージの中心方向にあるため、２つのワイヤ９はほぼ逆方向に向けて延びている。   Wires 9 are routed from the wiring relay submount 6 to the two output pins 7. Since the wiring relay submount 6 is in the center direction of the CAN package at approximately the middle position of the output pin 7 of the same channel, the two wires 9 extend in substantially opposite directions.

本発明によれば、互いに対をなす２つの差動信号のワイヤ８が平行であって、しかも、ワイヤ８間の距離が近い。このため、一方のワイヤ８から出るノイズ（信号電流によって発生する磁界）と、他方のワイヤ８から出るノイズ（信号電流によって発生する磁界）は、大きさと発生する場所がほぼ同じで、極性（信号電流によって発生する磁界の向き）が逆である。従って、これらのノイズは、重ね合わせにより相殺され、ワイヤ８からノイズが出ないのと等価となる。   According to the present invention, the two differential signal wires 8 paired with each other are parallel and the distance between the wires 8 is short. For this reason, the noise (magnetic field generated by the signal current) from one wire 8 and the noise (magnetic field generated by the signal current) from the other wire 8 are substantially the same in magnitude and location, and the polarity (signal The direction of the magnetic field generated by the current is reversed. Therefore, these noises are canceled by the superposition, and it is equivalent to no noise coming out from the wire 8.

また、これらのワイヤ８は受光素子３とＩＣチップ５を結ぶ受光出力のワイヤと平行でないので、ワイヤ８からノイズが出ても受光出力に影響を与えにくい。   Since these wires 8 are not parallel to the light receiving output wire connecting the light receiving element 3 and the IC chip 5, even if noise is generated from the wire 8, the light receiving output is hardly affected.

一方、ワイヤ９では、各差動信号がばらばらの方向に導かれることになるが、受光素子３からの距離が遠い。よって、ワイヤ９からノイズが出てもワイヤ９からのノイズは受光出力に影響を与えにくい。この観点から、ワイヤ８が平行に延びる区間をできるだけ長くして、平行とならないワイヤ区間が受光素子３から遠のくように配線中継用サブマウント６を配置するのが好ましい。   On the other hand, with the wire 9, each differential signal is guided in a discrete direction, but the distance from the light receiving element 3 is long. Therefore, even if noise comes out from the wire 9, the noise from the wire 9 hardly affects the light reception output. From this point of view, it is preferable to arrange the wiring relay submount 6 so that the section in which the wires 8 extend in parallel is as long as possible, and the section in which the wires 8 are not parallel is far from the light receiving element 3.

少なくとも１つのチャンネルにおいて、ＩＣチップ５から配線中継用サブマウント６までのワイヤ長Ｌ１と、配線中継用サブマウント６から出力ピン７までのワイヤ長Ｌ２とが、Ｌ１＞Ｌ２であるのが好ましい。   In at least one channel, the wire length L1 from the IC chip 5 to the wiring relay submount 6 and the wire length L2 from the wiring relay submount 6 to the output pin 7 are preferably L1> L2.

比較のため、図２に従来の多チャンネル光受信モジュールを示す。図１と比較すると、受光素子３、受光素子アレイ４、ＩＣチップ５、出力ピン７の配置は同じである。しかし、従来は配線中継用サブマウント６で差動信号を中継して配線する思想がないので、ＩＣチップ５から差動信号のワイヤ１０，１１がばらばらに延びて出力ピン７に配線されている。ワイヤ１０，１１からはそれぞれノイズが出る。このためにクロストークを避けることが困難であったが、本発明ではＩＣチップ５から配線中継用サブマウント６まで２つの差動信号のワイヤ８を平行に配線したので、クロストークを低減することができる。   For comparison, FIG. 2 shows a conventional multi-channel optical receiver module. Compared with FIG. 1, the arrangement of the light receiving element 3, the light receiving element array 4, the IC chip 5, and the output pin 7 is the same. However, since there is no conventional idea of relaying and wiring differential signals by the wiring relay submount 6, the differential signal wires 10 and 11 are separated from the IC chip 5 and wired to the output pins 7. . Noises are generated from the wires 10 and 11, respectively. For this reason, it was difficult to avoid crosstalk. However, in the present invention, the two differential signal wires 8 are wired in parallel from the IC chip 5 to the wiring relay submount 6, so that crosstalk is reduced. Can do.

図５に示した多チャンネル光受信モジュールは、図１のものとほぼ同じであるが、ある出力ピン７から抵抗素子６１の片側端までワイヤが配線され、抵抗素子６１の反対側端からコンデンサ６２までワイヤが配線され、コンデンサ６２から受光素子アレイ４までワイヤが配線されている。受光素子アレイ４は受光素子アレイ用サブマウント６３に搭載されている。   The multi-channel optical receiver module shown in FIG. 5 is substantially the same as that shown in FIG. 1, but a wire is wired from a certain output pin 7 to one end of the resistor element 61, The wires are routed from the capacitor 62 to the light receiving element array 4. The light receiving element array 4 is mounted on the light receiving element array submount 63.

次に述べる図６の実施形態においては、配線中継用サブマウント６としての電子部品７１である抵抗素子７２は、一方の差動信号用のワイヤ８と他方の差動信号用のワイヤ８が平行となるように配置される。   In the embodiment of FIG. 6 to be described next, the resistance element 72 as the electronic component 71 as the wiring relay submount 6 has one differential signal wire 8 and the other differential signal wire 8 in parallel. It arrange | positions so that it may become.

図６（ａ）及び図６（ｂ）に示されるように、抵抗素子７２は、１個のチップ抵抗器からなり、２つの導通部７３間に薄膜抵抗が設けられ、それぞれの導通部７３にワイヤ８とワイヤ９がボンディングされる。抵抗素子７２の２つの導通部７３、７３とＩＣチップ５の２つのパッド４１、４１は、一方の導通部７３とＩＣチップ５のパッド４１とを結ぶ仮想直線に対し、他方の導通部７３とＩＣチップ５のパッド４１とを結ぶ仮想直線が平行となるように構成・配置されている。これにより一方の差動信号用のワイヤ８と他方の差動信号用のワイヤ８は平行となる。   As shown in FIG. 6A and FIG. 6B, the resistance element 72 is composed of one chip resistor, and a thin film resistor is provided between the two conductive portions 73. The wire 8 and the wire 9 are bonded. The two conductive portions 73 and 73 of the resistance element 72 and the two pads 41 and 41 of the IC chip 5 are connected to the other conductive portion 73 with respect to a virtual straight line connecting the one conductive portion 73 and the pad 41 of the IC chip 5. The imaginary straight line connecting the pads 41 of the IC chip 5 is configured and arranged in parallel. As a result, one differential signal wire 8 and the other differential signal wire 8 are parallel to each other.

これにより、２つの差動信号電位間に抵抗が挿入されたことになり、それぞれの差動信号の振幅が小さくなるので、ノイズも小さくなる。   As a result, a resistor is inserted between the two differential signal potentials, and the amplitude of each differential signal is reduced, so that the noise is also reduced.

図７の実施形態においては、図７（ａ）〜図７（ｃ）に示されるように、配線中継用サブマウント６としての電子部品８１である２つの容量素子８２a、８２ｂは、１つのチップに形成される。配線中継用サブマウント６の２つの容量素子８２a、８２ｂとＩＣチップ５の２つのパッド４１、４１は、一方の容量素子８２aとＩＣチップ５のパッド４１とを結ぶ仮想直線に対し、他方の容量素子８２ｂとＩＣチップ５のパッド４１とを結ぶ仮想直線が平行となるように構成・配置されている。電子部品８１の上面に絶縁部８４を挟んで形成された２つの導通部８３は各容量素子８２の電極であり、一方の導通部８３にワイヤ８ａとワイヤ９ａがボンディングされ、他方の導通部８３にワイヤ８ｂとワイヤ９ｂがボンディングされる。２つの導通部８３のそれぞれの面積は同じ、ワイヤ８ａとワイヤ８ｂは同じ長さ、ワイヤ９ａとワイヤ９ｂは同じ長さであることが好ましい。更に配線中継用サブマウントとなる電子部品８１の上面は、アンプＩＣチップ５とワイヤ８a、８ｂにより電気的に接続され、電子部品８１の下面は、パッケージ１の基板２に形成したグランド（図示せず）などの固定電位と、はんだなどにより電気的に接続されている。なお、固定電位としてはグランドの他に電源などでも良い。   In the embodiment of FIG. 7, as shown in FIGS. 7A to 7C, the two capacitive elements 82 a and 82 b that are the electronic components 81 as the wiring relay submount 6 are formed as one chip. Formed. The two capacitive elements 82a and 82b of the wiring relay submount 6 and the two pads 41 and 41 of the IC chip 5 have the other capacitance with respect to an imaginary straight line connecting the one capacitive element 82a and the pad 41 of the IC chip 5. The imaginary straight line connecting the element 82b and the pad 41 of the IC chip 5 is configured and arranged in parallel. Two conductive portions 83 formed on the upper surface of the electronic component 81 with the insulating portion 84 interposed therebetween are electrodes of each capacitor element 82, and the wire 8 a and the wire 9 a are bonded to one conductive portion 83, and the other conductive portion 83 is bonded. The wire 8b and the wire 9b are bonded to each other. The areas of the two conducting portions 83 are preferably the same, the wires 8a and 8b have the same length, and the wires 9a and 9b have the same length. Furthermore, the upper surface of the electronic component 81 which is a submount for wiring relay is electrically connected to the amplifier IC chip 5 by wires 8a and 8b, and the lower surface of the electronic component 81 is ground (not shown) formed on the substrate 2 of the package 1. )) And a fixed potential such as solder. The fixed potential may be a power supply in addition to the ground.

図７（ｂ）は図７（ａ）の等価回路である。Ｌ１ａはワイヤ８ａの寄生インダクタンス、Ｌ２ａはワイヤ９aの寄生インダクタンス、Ｌ１ｂはワイヤ８ｂの寄生インダクタンス、Ｌ２ｂはワイヤ９ｂの寄生インダクタンスであり、Ｃａは容量素子８２aのキャパシタンス容量、Ｃｂは容量素子８２ｂのキャパシタンス容量である。
図７（ｂ）の等価回路に示されるように、それぞれの差動信号についてノイズフィルタ（Ｌ１ａとＣａ、Ｌ１とＣｂ、及びＬ２ａとＣａ、Ｌ２ｂとＣｂ）が形成されるため、ワイヤ８ａ，８ｂ，９ａ，９ｂから発生するノイズ自体が小さくなる。これにより、段落［００３１］欄に記載したワイヤ８a、ワイヤ９ｂの平行部でのノイズ相殺効果と相乗してノイズは更に小さくなる。 FIG. 7B is an equivalent circuit of FIG. L1a is a parasitic inductance of the wire 8a, L2a is a parasitic inductance of the wire 9a, L1b is a parasitic inductance of the wire 8b, L2b is a parasitic inductance of the wire 9b, Ca is a capacitance capacitance of the capacitive element 82a, and Cb is a capacitance of the capacitive element 82b. Capacity.
As shown in the equivalent circuit of FIG. 7B, noise filters (L1a and Ca, L1 and Cb, and L2a and Ca, and L2b and Cb) are formed for each differential signal, so that the wires 8a and 8b are formed. , 9a, 9b, the noise itself is reduced. As a result, the noise is further reduced in synergy with the noise canceling effect at the parallel portions of the wires 8a and 9b described in the paragraph [0031].

図７の実施形態に用いる電子部品８１は、１チップに２つの容量素子８２を搭載したものである。このような電子部品８１の一形態として、次の図８のコンデンサを説明する。   The electronic component 81 used in the embodiment of FIG. 7 is one in which two capacitive elements 82 are mounted on one chip. As one form of such an electronic component 81, the capacitor of FIG.

図８に示したコンデンサ９１は、チップ部品として形成した２連平行平板コンデンサである。すなわち、絶縁層９２の下面に、その下面全体をほぼ覆うコモン電極９３が設けられ、絶縁層９２の上面に、その上面の半分をほぼ覆う互いに接しない２つの個別電極９４が設けられている。   The capacitor 91 shown in FIG. 8 is a double parallel plate capacitor formed as a chip component. That is, a common electrode 93 that substantially covers the entire lower surface of the insulating layer 92 is provided on the lower surface of the insulating layer 92, and two non-contacting individual electrodes 94 that substantially cover half of the upper surface are provided on the upper surface of the insulating layer 92.

このコンデンサ９１では、コモン電極９３と個別電極９４が平行平板であるため、静電容量を有する。また、コンデンサ９１は、コモン電極９３を基板９２のグランドパターンに接合することで、図７の電子部品８１として利用できる。   The capacitor 91 has a capacitance because the common electrode 93 and the individual electrode 94 are parallel plates. The capacitor 91 can be used as the electronic component 81 in FIG. 7 by bonding the common electrode 93 to the ground pattern of the substrate 92.

図９に示されるように、多チャンネル光受信モジュールの同一チャンネルごとの２つの出力ピン７の組に、０ｃｈ〜３ｃｈという名称を与える。ある組のチャンネルの受光素子３に、論理“０”と論理“１”を疑似乱数に基づくパターンで配置した２値の光信号を入射させたときに、出力ピン７に現れる電気信号が正しく論理“０”あるいは論理“１”を示すかどうかを調べてその誤りの比率をビットエラーレートとする。入射する光信号の強度を複数段階に変えることにより、複数段階の受信光強度を得る。この複数段階の受信光強度におけるビットエラーレートを計測することにより、受信光強度対ビットエラーレートの特性が得られる。   As shown in FIG. 9, the names 0ch to 3ch are given to a set of two output pins 7 for each identical channel of the multi-channel optical receiver module. When a binary optical signal in which logic “0” and logic “1” are arranged in a pattern based on a pseudo-random number is incident on the light receiving element 3 of a certain set of channels, the electric signal appearing at the output pin 7 is correctly logic It is checked whether or not “0” or logic “1” is indicated, and the error ratio is set as a bit error rate. By changing the intensity of the incident optical signal into a plurality of levels, a plurality of levels of received light intensity are obtained. By measuring the bit error rate at the received light intensity in a plurality of stages, the characteristics of the received light intensity versus the bit error rate can be obtained.

このとき、他のチャンネルの受光素子３に、前述の２値信号とは異なるパターンで論理“０”と論理“１”を配置した２値の光信号を入射させると、両チャンネル間の電気的なクロストークにより、Ｓ／Ｎ（信号／ノイズ）比が低下して論理“０”あるいは“１”を担持する電気信号が乱され、出力ピン７に現れる電気信号が正しく論理“０”あるいは論理“１”を示さない比率、つまり受信光強度対ビットエラーレートの特性が変化する。   At this time, when a binary optical signal in which logic “0” and logic “1” are arranged in a pattern different from the above-described binary signal is incident on the light receiving element 3 of another channel, Due to the crosstalk, the S / N (signal / noise) ratio is lowered and the electric signal carrying logic “0” or “1” is disturbed, so that the electric signal appearing at the output pin 7 is correctly logic “0” or logic The ratio that does not indicate “1”, that is, the characteristics of the received light intensity versus the bit error rate changes.

図１０〜図１２は、横軸に受信光強度をとり、縦軸にビットエラーレートをとって受信光強度対ビットエラーレート特性をグラフ化したものである。評価用信号は速度３．１２５ＧｂｐｓのＮＲＺ（Non Return to Zero）信号をＰＲＢＳ（疑似乱数ビット列）２7−１形式で入力した。各グラフには、従来例、実施例＃１，＃２について、当該チャンネルのみ光信号を入力したとき（他ｃｈなし）と、当該チャンネルに光信号を入力すると共に、他のチャンネルにも異なる光信号を入力したとき（他ｃｈあり）の測定結果を示してある。 10 to 12 are graphs of received light intensity versus bit error rate characteristics with the received light intensity on the horizontal axis and the bit error rate on the vertical axis. As an evaluation signal, an NRZ (Non Return to Zero) signal having a speed of 3.125 Gbps was input in a PRBS (pseudo-random bit string) 2 7 −1 format. In each graph, for the conventional example and the examples # 1 and # 2, when an optical signal is input only to the channel (no other channel), the optical signal is input to the channel and different light is input to the other channels. The measurement results when a signal is input (with other channels) are shown.

ここで、実施例＃１は図１のように配線中継用サブマウント６を設置したもの、実施例＃２は図６（ｂ）のように抵抗素子７２を設置したものである。   Here, Example # 1 is provided with a wiring relay submount 6 as shown in FIG. 1, and Example # 2 is provided with a resistance element 72 as shown in FIG. 6B.

図１０に示されるように、従来例では、他のチャンネルの信号がないとき、１×１０-12のビットエラーレートを得るために−２１ｄＢｍの受信光強度があれば十分であったが、他のチャンネルの信号があるとき、１×１０-12のビットエラーレートを得るために−２０ｄＢｍの受信光強度が必要となる。 As shown in FIG. 10, in the conventional example, when there is no signal of another channel, a reception light intensity of −21 dBm is sufficient to obtain a bit error rate of 1 × 10 −12. In order to obtain a bit error rate of 1 × 10 −12 , a received light intensity of −20 dBm is required.

図１１に示されるように、実施例＃１では、他のチャンネルの信号があるときでも、１×１０-12のビットエラーレートを得るために−２１ｄＢｍの受信光強度で十分である。 As shown in FIG. 11, in Example # 1, a received light intensity of −21 dBm is sufficient to obtain a bit error rate of 1 × 10 −12 even when there are signals of other channels.

図１２に示されるように、実施例＃２では、他のチャンネルの信号があるときでも、１×１０-12のビットエラーレートを得るために−２１ｄＢｍの受信光強度で十分である。 As shown in FIG. 12, in Example # 2, a received light intensity of −21 dBm is sufficient to obtain a bit error rate of 1 × 10 −12 even when there are signals of other channels.

一般に、ビットエラーレートが１×１０-12であるときの受信光強度を当該多チャンネル光受信モジュールの最小受信感度と規定するが、クロストークによって最小受信感度が低下する。各図１０〜図１２に記入された矢印１００，１１０，１２０の長さは、クロストークによる最小受信感度低下幅を示している。これらの矢印１００，１１０，１２０の長さの違いから本発明の有効さが分かる。 In general, the received light intensity when the bit error rate is 1 × 10 −12 is defined as the minimum reception sensitivity of the multi-channel optical reception module, but the minimum reception sensitivity is reduced by crosstalk. The lengths of the arrows 100, 110, and 120 entered in FIGS. 10 to 12 indicate the minimum reception sensitivity reduction width due to crosstalk. The effectiveness of the present invention can be seen from the difference in length of these arrows 100, 110, and 120.

本発明の一実施形態を示す多チャンネル光受信モジュールのＣＡＮ型パッケージ内部品配置図である。1 is a layout diagram of components in a CAN package of a multi-channel optical receiver module showing an embodiment of the present invention. 従来の多チャンネル光受信モジュールのＣＡＮ型パッケージ内部品配置図である。FIG. 10 is a layout diagram of components in a CAN type package of a conventional multi-channel optical receiver module. 従来の多チャンネル光受信モジュールの部分破断側面図である。It is a partially broken side view of the conventional multi-channel optical receiver module. 図１の多チャンネル光受信モジュールの部分拡大図である。It is the elements on larger scale of the multichannel optical receiving module of FIG. 他の実施形態による多チャンネル光受信モジュールのＣＡＮ型パッケージ内部品配置図である。FIG. 6 is a layout diagram of components in a CAN type package of a multi-channel optical receiver module according to another embodiment. （ａ）は図１の多チャンネル光受信モジュールの他の実施形態による部分拡大図、（ｂ）はこの部分の等価回路図である。(A) is the elements on larger scale by other embodiment of the multichannel optical receiver module of FIG. 1, (b) is an equivalent circuit schematic of this part. （ａ）は図１の多チャンネル光受信モジュールの他の実施形態による部分拡大図、（ｂ）はこの部分の等価回路図、（ｃ）はこの部分の斜視図である。(A) is the elements on larger scale by other embodiment of the multichannel optical receiver module of FIG. 1, (b) is the equivalent circuit schematic of this part, (c) is the perspective view of this part. 本発明に好適なコンデンサの側断面図である。It is a sectional side view of a capacitor suitable for the present invention. 実施例の多チャンネル光受信モジュールにおけるチャンネル区分を示した部品配置図である。It is the component arrangement | positioning figure which showed the channel division in the multichannel optical receiver module of an Example. 図２の従来の多チャンネル光受信モジュールを構成し、実測により得られた光入力強度対ビットエラーレート特性図である。FIG. 3 is a graph showing a characteristic of optical input intensity versus bit error rate obtained by actual measurement that constitutes the conventional multi-channel optical receiver module of FIG. 2. 図９の多チャンネル光受信モジュールを実施例＃１として構成し、実測により得られた光入力強度対ビットエラー特性図である。FIG. 10 is a diagram showing the optical input intensity vs. bit error characteristic obtained by actual measurement by configuring the multi-channel optical receiver module of FIG. 9 as Example # 1. 図９の多チャンネル光受信モジュールを実施例＃２として構成し、実測により得られた光入力強度対ビットエラー特性図である。FIG. 10 is a diagram showing the optical input intensity versus bit error characteristic obtained by actual measurement by configuring the multi-channel optical receiver module of FIG. 9 as Example # 2.

符号の説明Explanation of symbols

１ ＣＡＮ型パッケージ
２ 基板
３ 受光素子
４ 受光素子アレイ
５ ＩＣチップ
６ 配線中継用サブマウント
７ 出力ピン
８ ワイヤ
９ ワイヤ DESCRIPTION OF SYMBOLS 1 CAN type package 2 Board | substrate 3 Light receiving element 4 Light receiving element array 5 IC chip 6 Submount for wiring relay 7 Output pin 8 Wire 9 Wire

Claims (8)

パッケージのほぼ中心に複数の受光素子からなる受光素子アレイを搭載し、その受光素子アレイの外周に各受光素子の出力を増幅するアンプＩＣチップを搭載し、上記アンプＩＣチップには差動信号用のワイヤをボンディングするための２箇所のパッドが設けられており、差動信号用の２本の出力ピンが、仮に上記２箇所のパッドから上記２本の出力ピンまでを直線的に結んでワイヤボンディングした場合、そのワイヤは平行にならないように配置されており、各アンプＩＣチップの外周にそれぞれの配線中継用サブマウントを搭載し、上記アンプＩＣチップの上記２箇所のパッドから上記２本の出力ピンまでを直線的に結ぶワイヤボンディングを行わずに、各アンプＩＣチップから各配線中継用サブマウントまで差動信号用の２本のワイヤを平行に配線し、各配線中継用サブマウントから上記パッケージの上記２本の出力ピンまで２本のワイヤを配線したことを特徴とする多チャンネル光受信モジュール。 A light receiving element array composed of a plurality of light receiving elements is mounted at the center of the package, and an amplifier IC chip for amplifying the output of each light receiving element is mounted on the outer periphery of the light receiving element array. of wire two places of the pad is provided for bonding, two output pins, if the wire tie from pads of the two positions to the output pins of the two above-mentioned linearly for differential signal When bonded , the wires are arranged so as not to be parallel to each other, and each wiring IC subchip is mounted on the outer periphery of each amplifier IC chip, and the two pads from the two pads of the amplifier IC chip are mounted . without wire bonding connecting to the output pin linearly, two wires for differential signals from each amplifier IC chip to the submount for each wire relay Parallel wiring, the multi-channel optical receiver module, characterized in that the wire two wires from the wiring relay submount to said two output pins of the package. 上記配線中継用サブマウントは、パッケージの対応する２本の出力ピンを結ぶ直線の近傍にあることを特徴とする請求項１記載の多チャンネル光受信モジュール。   2. The multi-channel optical receiver module according to claim 1, wherein the wiring relay submount is in the vicinity of a straight line connecting two corresponding output pins of the package. 上記配線中継用サブマウントとアンプＩＣチップとを電気的に接続するワイヤでのノイズ振幅は、上記配線中継用サブマウントと出力ピンとを電気的に接続するワイヤでのノイズ振幅より小さいことを特徴とする請求項１又は２記載の多チャンネル光受信モジュール。   The noise amplitude of the wire that electrically connects the wiring relay submount and the amplifier IC chip is smaller than the noise amplitude of the wire that electrically connects the wiring relay submount and the output pin. The multi-channel optical receiver module according to claim 1 or 2. 上記配線中継用サブマウントとなる電子部品は、一方の差動信号用のワイヤと他方の差動信号用のワイヤが平行となるようにアンプＩＣチップに対して配置・構成されることを特徴とする請求項３記載の多チャンネル光受信モジュール。   The electronic component serving as the wiring relay submount is arranged and configured with respect to the amplifier IC chip so that one differential signal wire and the other differential signal wire are parallel to each other. The multi-channel optical receiver module according to claim 3. 上記配線中継用サブマウントとなる電子部品は、抵抗素子であることを特徴とする請求項４記載の多チャンネル光受信モジュール。   5. The multi-channel optical receiver module according to claim 4, wherein the electronic component serving as the wiring relay submount is a resistance element. 上記配線中継用サブマウントとなる電子部品は、一端がアンプＩＣチップと電気的に接続され、他端が固定電位と電気的に接続されることを特徴とする請求項３記載の多チャンネル光受信モジュール。   4. The multi-channel optical receiver according to claim 3, wherein one end of the electronic component serving as the wiring relay submount is electrically connected to an amplifier IC chip and the other end is electrically connected to a fixed potential. module. 上記配線中継用サブマウントとなる電子部品は、容量素子であることを特徴とする請求項６記載の多チャンネル光受信モジュール。   The multi-channel optical receiver module according to claim 6, wherein the electronic component serving as the wiring relay submount is a capacitive element. アンプＩＣチップから上記配線中継用サブマウントまでのワイヤ長Ｌ１と該配線中継用サブマウントから上記出力ピンまでのワイヤ長Ｌ２とが少なくとも１つのチャンネルにおいてＬ１＞Ｌ２であることを特徴とする請求項１〜７いずれか記載の多チャンネル光受信モジュール。   The wire length L1 from the amplifier IC chip to the wiring relay submount and the wire length L2 from the wiring relay submount to the output pin satisfy L1> L2 in at least one channel. The multichannel optical receiver module according to any one of 1 to 7.
JP2007051151A 2006-05-19 2007-03-01 Multi-channel optical receiver module Expired - Fee Related JP4973239B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007051151A JP4973239B2 (en) 2006-05-19 2007-03-01 Multi-channel optical receiver module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006140427 2006-05-19
JP2006140427 2006-05-19
JP2007051151A JP4973239B2 (en) 2006-05-19 2007-03-01 Multi-channel optical receiver module

Publications (2)

Publication Number Publication Date
JP2007335838A JP2007335838A (en) 2007-12-27
JP4973239B2 true JP4973239B2 (en) 2012-07-11

Family

ID=38934977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007051151A Expired - Fee Related JP4973239B2 (en) 2006-05-19 2007-03-01 Multi-channel optical receiver module

Country Status (1)

Country Link
JP (1) JP4973239B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272895A (en) * 2008-05-08 2009-11-19 Sumitomo Electric Ind Ltd Light-receiving circuit and optical beacon having the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4124405B2 (en) * 2001-05-29 2008-07-23 三菱電機株式会社 Optical module
JP4269978B2 (en) * 2004-03-04 2009-05-27 日立電線株式会社 Wavelength multiplexed optical receiver module

Also Published As

Publication number Publication date
JP2007335838A (en) 2007-12-27

Similar Documents

Publication Publication Date Title
US8936405B2 (en) Multi-channel optical receiver module
JP7263697B2 (en) Photodetector
US9893810B2 (en) Receiver optical module
US20070228405A1 (en) Electronic component and electronic component module
JP2022099537A (en) Optical module
US6781108B2 (en) Noise canceling photosensor-amplifier device
US20160286657A1 (en) Optical module
US10135545B2 (en) Optical receiver module and optical module
JP4973239B2 (en) Multi-channel optical receiver module
JP4828103B2 (en) Optical transceiver module
US8859946B2 (en) Light detecting device including a peaking circuit
JP2007242708A (en) Light receiving subassembly
JP2011221281A (en) Component for photoelectric conversion module and photoelectric conversion module
JP5117419B2 (en) Parallel transmission module
CN108574018B (en) Optical receiving module and optical module
JP7038489B2 (en) Optical receiving module and optical module
JP2011238687A (en) Circuit device and semiconductor device
JP7372557B2 (en) optical receiver circuit
JP2012129351A (en) Element carrier and light receiving module
JP7096758B2 (en) Optical transmitter / receiver
JP7141880B2 (en) Optical receiver subassembly and optical module
US9013020B2 (en) Photodiode carrier and photo sensor using the same
JP5531650B2 (en) Optical receiver device
JP7132671B2 (en) Optical receiver subassembly and optical module
CN110034076B (en) Optoelectronic device and packaging structure thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees