JP4970109B2 - Logical programmable device recovery device - Google Patents

Logical programmable device recovery device Download PDF

Info

Publication number
JP4970109B2
JP4970109B2 JP2007091057A JP2007091057A JP4970109B2 JP 4970109 B2 JP4970109 B2 JP 4970109B2 JP 2007091057 A JP2007091057 A JP 2007091057A JP 2007091057 A JP2007091057 A JP 2007091057A JP 4970109 B2 JP4970109 B2 JP 4970109B2
Authority
JP
Japan
Prior art keywords
circuit
configuration data
programmable device
reconfigured
logic programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007091057A
Other languages
Japanese (ja)
Other versions
JP2008251821A (en
Inventor
浩之 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
KDDI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KDDI Corp filed Critical KDDI Corp
Priority to JP2007091057A priority Critical patent/JP4970109B2/en
Publication of JP2008251821A publication Critical patent/JP2008251821A/en
Application granted granted Critical
Publication of JP4970109B2 publication Critical patent/JP4970109B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、FPGA（Field Programmable Gate Array）等の論理プログラマブルデバイスの復旧装置に関する。   The present invention relates to a recovery device for a logic programmable device such as an FPGA (Field Programmable Gate Array).

従来、論理プログラマブルデバイスの回路再構成に係る技術として、例えば、特許文献１，２に記載のものが知られている。特許文献１記載の従来技術１では、過去の回路の断片が誤接続することを防止するために、次のステップ１〜５を設けている。ステップ１；部分再構成を行う領域の周囲の論理セルを初期状態に戻す（隣接セルの初期化）。ステップ２；部分再構成を行う領域の直近に配置している接続切り換え用セルを初期状態に戻す（隣接スイッチの初期化）。ステップ３；ステップ１とステップ２の混合。ステップ４；初期状態を含めた回路データを用いて部分再構成を行う。ステップ５；隣接スイッチにおける、部分再構成に関連する配線情報を、初期状態に戻す。   Conventionally, as a technique related to circuit reconfiguration of a logic programmable device, for example, those described in Patent Documents 1 and 2 are known. In the prior art 1 described in Patent Document 1, the following steps 1 to 5 are provided in order to prevent erroneous connection of past circuit fragments. Step 1: Return the logic cells around the area to be partially reconfigured to the initial state (initialization of adjacent cells). Step 2: Return the connection switching cell arranged in the immediate vicinity of the area to be partially reconfigured to the initial state (adjacent switch initialization). Step 3: Mixing Step 1 and Step 2. Step 4: Partial reconstruction is performed using circuit data including the initial state. Step 5: The wiring information related to the partial reconfiguration in the adjacent switch is returned to the initial state.

特許文献２記載の従来技術２では、フォールト検出回路によりフォールトを検知すると、論理プログラマブルデバイスの回路全体を再構成することによって復旧を図っている。この従来技術２では、回路全体を再構成することによって、従来のフォールト回避手段として用意されていた予備のモジュールや出力のマスク回路を不要にしている。
特開２０００-０９１４３４号公報 特開平１０-２２２３８９号公報 In the prior art 2 described in Patent Document 2, when a fault is detected by a fault detection circuit, recovery is achieved by reconfiguring the entire circuit of the logic programmable device. In this prior art 2, by reconfiguring the entire circuit, a spare module and an output mask circuit prepared as conventional fault avoidance means are not required.
JP 2000-094434 A Japanese Patent Laid-Open No. 10-222389

しかし、上述した従来技術１では、回路を再構成する際に部分再構成を行う領域の周囲や隣接スイッチを初期化するので、部分再構成の動作の途中でデータが途切れる等のトラブルが発生したり、部分再構成される回路に設計上の何らかのミスが含まれていた場合には対応することができない。   However, in the prior art 1 described above, when the circuit is reconfigured, the area around the area where the partial reconfiguration is performed and the adjacent switches are initialized, so that troubles such as data being interrupted during the partial reconfiguration operation occur. Or a case where a design error is included in the partially reconfigured circuit cannot be dealt with.

また、従来技術２では、論理プログラマブルデバイスが部分的な再構成を繰り返しながら長時間利用されるような用途において、フォールト検知により回路全体を再構成しようとすると、部分的な再構成の履歴を正しく反映させることが困難である。   Further, in the prior art 2, in an application where a logic programmable device is used for a long time while repeating partial reconfiguration, if the entire circuit is reconfigured by fault detection, the history of partial reconfiguration is correct. It is difficult to reflect.

本発明は、このような事情を考慮してなされたもので、その目的は、論理プログラマブルデバイスの回路の復旧性能を向上させることのできる論理プログラマブルデバイスの復旧装置を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide a recovery device for a logical programmable device capable of improving the recovery performance of the circuit of the logical programmable device.

上記の課題を解決するために、本発明に係る論理プログラマブルデバイスの復旧装置は、回路の再構成が可能な論理プログラマブルデバイスの復旧装置において、回路構成データから構成された回路の動作を監視する回路状態監視手段と、回路が構成される度に、前記回路状態監視手段による監視結果から正常に動作していると判断された回路を含む回路構成データを、当該回路構成データの時間的位置を表す情報と共に記録する回路構成データ記録手段と、前記記録された時間的位置を表す情報と回路構成データとを用いて回路の再構成を行う回路再構成手段とを備えたことを特徴とする。 In order to solve the above problem, a logical programmable device restoration apparatus according to the present invention is a circuit for monitoring the operation of a circuit configured from circuit configuration data in a logical programmable device restoration apparatus capable of circuit reconfiguration. Each time the circuit is configured with the state monitoring unit, the circuit configuration data including the circuit determined to be operating normally from the monitoring result by the circuit state monitoring unit represents the temporal position of the circuit configuration data. the circuit configuration data recording means for recording with information, characterized by comprising a circuit reconstruction means for performing reconfiguration of the circuit by using the information and the circuit configuration data representing the recorded temporal position.

本発明に係る論理プログラマブルデバイスの復旧装置においては、前記回路再構成手段は、前記監視結果から異常検出された場合に回路の再構成を行い、再構成された回路が前記監視結果から正常に動作していると判断されるまで、記録の新しい回路構成データから順番に用いて回路の再構成を試すことを特徴とする。   In the logic programmable device restoration apparatus according to the present invention, the circuit reconfiguring unit reconfigures the circuit when an abnormality is detected from the monitoring result, and the reconfigured circuit operates normally from the monitoring result. Until it is determined that the circuit has been configured, the circuit configuration data is used in order from the new circuit configuration data in the record, and circuit reconfiguration is tried.

本発明に係る論理プログラマブルデバイスの復旧装置においては、前記記録される回路構成データは、メモリに記憶されているデータを含むことを特徴とする。   In the logical programmable device restoration apparatus according to the present invention, the recorded circuit configuration data includes data stored in a memory.

本発明によれば、論理プログラマブルデバイスの回路の復旧性能を向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, the recovery performance of the circuit of a logic programmable device can be improved.

以下、図面を参照し、本発明の一実施形態について説明する。
図１は、本発明の一実施形態に係る復旧装置を適用した論理プログラマブルデバイス１１の構成例が示されている。図１において、論理プログラマブルデバイス１１は、構成済みの回路１１０と、再構成領域１２０と、保護領域１３０とを有する。再構成領域１２０は、回路構成データから回路を再構成することが可能な領域である。回路構成データは、外部メモリ１３に記憶されており、回路が構成される際に外部メモリ１３から論理プログラマブルデバイス１１に読み込まれる。再構成領域１２０においては、再構成領域１２０全体において回路を構成してもよく、或いは、再構成領域１２０の一部分において回路を構成するものであってもよい。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a configuration example of a logic programmable device 11 to which a recovery device according to an embodiment of the present invention is applied. In FIG. 1, the logic programmable device 11 includes a configured circuit 110, a reconfiguration area 120, and a protection area 130. The reconfiguration area 120 is an area in which a circuit can be reconfigured from circuit configuration data. The circuit configuration data is stored in the external memory 13 and is read from the external memory 13 to the logic programmable device 11 when the circuit is configured. In the reconstruction area 120, a circuit may be configured in the entire reconstruction area 120, or a circuit may be configured in a part of the reconstruction area 120.

保護領域１３０内には、回路復旧用監視制御回路２１と、内部メモリ２２と、信号測定回路３０とが構成されている。信号測定回路３０は、構成済み回路１１０内および再構成領域１２０内にも構成される。なお、保護領域１３０は、再構成領域１２０における回路構成動作の影響を受けないように構成されることが好ましい。   In the protection area 130, a circuit restoration monitoring control circuit 21, an internal memory 22, and a signal measurement circuit 30 are configured. The signal measurement circuit 30 is also configured in the configured circuit 110 and the reconstruction area 120. Note that the protection area 130 is preferably configured so as not to be affected by the circuit configuration operation in the reconstruction area 120.

図２は、図１に示す回路復旧用監視制御回路２１の機能構成を示したブロック図である。図２において、回路復旧用監視制御回路２１は、部分再構成機能部２１ａと回路状態監視機能部２１ｂと回路復旧機能部２１ｃとを有する。   FIG. 2 is a block diagram showing a functional configuration of the circuit restoration monitoring control circuit 21 shown in FIG. In FIG. 2, the circuit restoration monitoring control circuit 21 includes a partial reconfiguration function unit 21a, a circuit state monitoring function unit 21b, and a circuit restoration function unit 21c.

部分再構成機能部２１ａは、再構成領域１２０において回路が構成される場合に、回路復旧用の回路構成データを記録する。具体的には、部分再構成機能部２１ａは、再構成領域１２０において回路が構成されると、この構成された回路の初期動作を監視する。なお、実際の監視動作は、回路状態監視機能部２１ｂが行う。部分再構成機能部２１ａは、その初期動作監視結果から、一定期間において回路が正常に動作していると判断すると、当該構成部分の回路を含む回路構成データ（以下、「スナップショット」と称する）を記録する。スナップショットは、内部メモリ２２に記録されてもよく、或いは、外部メモリ１３に記録されてもよい。   The partial reconfiguration function unit 21a records circuit configuration data for circuit restoration when a circuit is configured in the reconfiguration area 120. Specifically, when a circuit is configured in the reconstruction area 120, the partial reconfiguration function unit 21a monitors the initial operation of the configured circuit. The actual monitoring operation is performed by the circuit state monitoring function unit 21b. If the partial reconfiguration function unit 21a determines from the initial operation monitoring result that the circuit is operating normally for a certain period, circuit configuration data including the circuit of the component (hereinafter referred to as “snapshot”). Record. The snapshot may be recorded in the internal memory 22 or may be recorded in the external memory 13.

部分再構成機能部２１ａは、スナップショットを記録する際に、復旧点Ｒｉのスナップショットとして、復旧点Ｒｉを示す復旧点情報と共にスナップショットを記録する。復旧点Ｒｉは、スナップショットの時間的位置を表す。復旧点Ｒｉは、スナップショットが記録される度に、「ｉ←ｉ＋１」成る更新式により更新される。復旧点Ｒｉによってスナップショットの記録順序が分かる。また、記録された一連のスナップショットは、再構成領域１２０における構成回路の履歴となる。   When recording the snapshot, the partial reconstruction function unit 21a records the snapshot together with the recovery point information indicating the recovery point Ri as a snapshot of the recovery point Ri. The recovery point Ri represents the temporal position of the snapshot. The recovery point Ri is updated by the update formula “i ← i + 1” every time a snapshot is recorded. The recording order of snapshots can be determined by the recovery point Ri. A series of recorded snapshots becomes a history of the constituent circuits in the reconstruction area 120.

なお、スナップショットは、今回構成された回路のみを含む回路構成データであってもよく、或いは、今回構成された回路および既に構成済みの回路の両方を含む回路構成データであってもよい。また、スナップショットは、メモリに記憶されているデータを含むものであってもよい。   The snapshot may be circuit configuration data including only the circuit configured this time, or may be circuit configuration data including both the circuit configured this time and the already configured circuit. The snapshot may include data stored in the memory.

回路状態監視機能部２１ｂは、信号測定回路３０による測定結果から、再構成領域１２０に構成された回路の状態を監視する。信号測定回路３０は、特定回路の状態を測定している。回路状態監視機能部２１ｂは、禁止状態検出機能、消費電力測定機能、電圧測定機能、入出力信号照合機能、温度測定機能、信号周波数測定機能、電流測定機能および雑音検出機能を有する。   The circuit state monitoring function unit 21 b monitors the state of the circuit configured in the reconstruction area 120 from the measurement result by the signal measurement circuit 30. The signal measurement circuit 30 measures the state of the specific circuit. The circuit state monitoring function unit 21b has a prohibited state detection function, a power consumption measurement function, a voltage measurement function, an input / output signal collation function, a temperature measurement function, a signal frequency measurement function, a current measurement function, and a noise detection function.

禁止状態検出機能は、論理回路が本来とりえない論理状態又は望ましくない論理状態（禁止状態）に遷移することを検出する。これを検出した場合には異常検出となる。
消費電力測定機能は消費電力を測定する。この測定の結果、電力消費量が一定値を越える場合には異常検出となる。
電圧測定機能は電圧を測定する。この測定の結果、電圧の振幅が所定範囲から逸脱する場合には異常検出となる。 The prohibition state detection function detects that the logic circuit transitions to a logic state that cannot be originally taken or an undesirable logic state (prohibition state). When this is detected, an abnormality is detected.
The power consumption measurement function measures power consumption. As a result of this measurement, if the power consumption exceeds a certain value, an abnormality is detected.
The voltage measurement function measures voltage. As a result of this measurement, when the voltage amplitude deviates from the predetermined range, an abnormality is detected.

入出力信号照合機能は、論理プログラマブルデバイス１１の所定の入力ポートと出力ポートの信号を照合する。この照合の結果、信号の欠損があると判断できる場合には異常検出となる。これにより、再構成領域１２０に構成された回路によって外部信号が不当にブロックされる等を検出する。   The input / output signal collation function collates signals of a predetermined input port and output port of the logic programmable device 11. As a result of this collation, when it can be determined that there is a signal loss, an abnormality is detected. Thereby, it is detected that an external signal is illegally blocked by the circuit configured in the reconstruction area 120.

温度測定機能は、論理プログラマブルデバイス１１の温度を測定する。この測定の結果、所定温度を超える場合には異常検出となる。これにより、異常発熱の発生を検出する。
信号周波数測定機能は、論理プログラマブルデバイス１１の所定の入力又は出力のポートに関し、信号周波数を測定する。この測定の結果、所定の信号周波数範囲を逸脱する場合には異常検出となる。信号周波数としては、電位変動頻度もしくはスイッチ頻度が利用可能である。 The temperature measurement function measures the temperature of the logic programmable device 11. As a result of this measurement, when a predetermined temperature is exceeded, an abnormality is detected. Thereby, the occurrence of abnormal heat generation is detected.
The signal frequency measurement function measures a signal frequency with respect to a predetermined input or output port of the logic programmable device 11. As a result of this measurement, an abnormality is detected when the measurement deviates from a predetermined signal frequency range. As the signal frequency, the potential fluctuation frequency or the switch frequency can be used.

電流測定機能は電流を測定する。この測定の結果、電流の振幅が所定範囲から逸脱する場合には異常検出となる。
雑音検出機能は、論理プログラマブルデバイス１１の所定の入力又は出力のポートに関し、信号ノイズを検出する。この検出の結果、所定のノイズレベルを超える場合には異常検出となる。 The current measurement function measures current. As a result of this measurement, when the current amplitude deviates from the predetermined range, an abnormality is detected.
The noise detection function detects signal noise with respect to a predetermined input or output port of the logic programmable device 11. As a result of this detection, if a predetermined noise level is exceeded, an abnormality is detected.

回路復旧機能部２１ｃは、回路状態監視機能部２１ｂにより異常検出されると、回路保護動作を実行する。回路保護動作は、これから行う回路復旧動作により、構成済み回路１１０および論理プログラマブルデバイス１１の外部の回路に対して、不測の事態を生じさせないようにするためのものである。   The circuit restoration function unit 21c performs a circuit protection operation when an abnormality is detected by the circuit state monitoring function unit 21b. The circuit protection operation is intended to prevent an unexpected situation from occurring in the configured circuit 110 and the circuit external to the logic programmable device 11 by the circuit restoration operation to be performed.

回路復旧機能部２１ｃは、回路保護動作の終了後、記録されているスナップショットを用いて再構成領域１２０の回路を再構成し、当該構成部分の回路の初期動作が正常であるか判断する。このとき、回路復旧機能部２１ｃは、復旧点Ｒｉに基づいて新しいスナップショットから順番に用いて回路の再構成を試し、初期動作が正常となるまで再構成領域１２０の回路再構成を繰り返す。これにより、再構成領域１２０は、初期動作が正常となる回路まで戻される。この結果、再構成領域１２０は正常に動作する回路に復旧する。   After the circuit protection operation is completed, the circuit restoration function unit 21c reconfigures the circuit in the reconstruction area 120 using the recorded snapshot, and determines whether the initial operation of the circuit of the component is normal. At this time, the circuit restoration function unit 21c uses the new snapshots in order based on the restoration point Ri to try circuit reconstruction, and repeats the circuit reconstruction in the reconstruction area 120 until the initial operation becomes normal. Thereby, the reconstruction area 120 is returned to the circuit where the initial operation is normal. As a result, the reconstruction area 120 is restored to a normally operating circuit.

図３は、本実施形態のスナップショット記録に係る動作手順を示すフローチャートである。
図３において、ステップＳ１では、論理プログラマブルデバイス１１の電源オン後、外部メモリ１３から回路構成データを読み込み、論理プログラマブルデバイス１１内の回路の初期化を行う。この回路初期化手順には、保護領域１３０の設定（Ｓ１１）、保護領域１３０を保護する回路の構築（Ｓ１２）および回路復旧用監視制御回路２１の構築（Ｓ１３）が含まれる。 FIG. 3 is a flowchart showing an operation procedure according to the snapshot recording of the present embodiment.
In FIG. 3, in step S <b> 1, after the logic programmable device 11 is powered on, circuit configuration data is read from the external memory 13 and the circuit in the logic programmable device 11 is initialized. This circuit initialization procedure includes setting of the protection area 130 (S11), construction of a circuit protecting the protection area 130 (S12), and construction of the circuit restoration monitoring control circuit 21 (S13).

次いで、ステップＳ２では、初期化時点（復旧点Ｒ0）のスナップショットを記録する。ステップＳ３では、再構成領域１２０の回路の再構成の要求が発生し、再構成領域１２０の回路を再構成する。ステップＳ４では、その再構成した回路の初期動作を監視する。ステップＳ５では、その初期動作監視の結果から、再構成した回路の動作が正常であると判断すると、再構成時点（復旧点Ｒｉ）のスナップショットを記録する。その後、通常動作の監視を行う。   Next, in step S2, a snapshot at the time of initialization (recovery point R0) is recorded. In step S3, a request for reconfiguration of the circuit in the reconfiguration area 120 is generated, and the circuit in the reconfiguration area 120 is reconfigured. In step S4, the initial operation of the reconfigured circuit is monitored. In step S5, if it is determined from the result of the initial operation monitoring that the operation of the reconfigured circuit is normal, a snapshot at the time of reconfiguration (recovery point Ri) is recorded. Thereafter, normal operation is monitored.

図４は、本実施形態の回路復旧に係る動作手順を示すフローチャートである。
図４において、ステップＳ３１では、再構成領域１２０の回路の異常を検出すると、回路保護動作を実行する。ステップＳ３２では、記録されているスナップショットを用いた再構成領域１２０の回路の再構成を、復旧点Ｒｉに基づいて新しいスナップショットから試す。ステップＳ３３では、その再構成した回路の初期動作を監視する。ステップＳ３４では、その初期動作監視の結果から、再構成した回路の動作が正常であるか否かを判断する。 FIG. 4 is a flowchart showing an operation procedure according to the circuit restoration of the present embodiment.
In FIG. 4, in step S31, when a circuit abnormality in the reconstruction area 120 is detected, a circuit protection operation is executed. In step S32, the reconstruction of the circuit in the reconstruction area 120 using the recorded snapshot is tried from the new snapshot based on the recovery point Ri. In step S33, the initial operation of the reconfigured circuit is monitored. In step S34, it is determined from the result of the initial operation monitoring whether the operation of the reconfigured circuit is normal.

再構成した回路の動作が正常ならば、ステップＳ３５に進み、通常動作の監視を行う。一方、再構成した回路の動作が正常ではないならば、ステップＳ３１に進み、ステップＳ３１〜Ｓ３４により、次に新しいスナップショットを試す。この動作を、再構成した回路が正常に動作するまで繰り返す。   If the operation of the reconfigured circuit is normal, the process proceeds to step S35, and normal operation is monitored. On the other hand, if the operation of the reconfigured circuit is not normal, the process proceeds to step S31, and a new snapshot is next tried in steps S31 to S34. This operation is repeated until the reconfigured circuit operates normally.

上述したように本実施形態によれば、正常に動作した回路のスナップショットを記録しておき、回路の異常を検出したときに、該記録されているスナップショットを用いて回路を再構成することができる。これにより、正常に動作した回路に戻すことが簡単に短時間で実現することができる。   As described above, according to the present embodiment, a snapshot of a normally operating circuit is recorded, and when a circuit abnormality is detected, the circuit is reconfigured using the recorded snapshot. Can do. This makes it possible to easily return to a normally operating circuit in a short time.

また、回路の再構成ごとに各復旧点のスナップショットとして記憶するので、新しい復旧点から順番に古い復旧点へとスナップショットを試すことができる。これにより、正常に動作し、且つ、できる限り新しい回路に復旧させることができる。   Further, since each snapshot is stored as a snapshot of each recovery point, the snapshot can be tried from the new recovery point to the old recovery point in order. As a result, the circuit operates normally and can be restored to a new circuit as much as possible.

なお、スナップショットを記録する際に再構成された回路の属性情報も一緒に記録し、回路復旧の際に該属性情報に基づいて使用するスナップショットを選択するようにしてもよい。再構成された回路の属性情報としては、例えば、回路規模、前回からの回路変更規模などが挙げられる。   The attribute information of the circuit reconfigured when recording the snapshot may be recorded together, and the snapshot to be used may be selected based on the attribute information when the circuit is restored. Examples of the attribute information of the reconfigured circuit include a circuit scale and a circuit change scale from the previous time.

以上、本発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
例えば、上述の実施形態では、回路復旧用監視制御回路２１を論理プログラマブルデバイス１１内に設けたが、回路復旧用監視制御回路２１を論理プログラマブルデバイス１１の外部回路として設けてもよい。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design changes and the like within a scope not departing from the gist of the present invention.
For example, in the above-described embodiment, the circuit restoration monitoring control circuit 21 is provided in the logic programmable device 11, but the circuit restoration monitoring control circuit 21 may be provided as an external circuit of the logic programmable device 11.

本発明の一実施形態に係る復旧装置を適用した論理プログラマブルデバイス１１の構成例を示す図である。It is a figure which shows the structural example of the logic programmable device 11 to which the recovery apparatus which concerns on one Embodiment of this invention is applied. 図１に示す回路復旧用監視制御回路２１の機能構成を示したブロック図である。FIG. 2 is a block diagram showing a functional configuration of a circuit restoration monitoring control circuit 21 shown in FIG. 1. 本発明の一実施形態のスナップショット記録に係る動作手順を示すフローチャートである。It is a flowchart which shows the operation | movement procedure which concerns on the snapshot recording of one Embodiment of this invention. 本発明の一実施形態の回路復旧に係る動作手順を示すフローチャートである。It is a flowchart which shows the operation | movement procedure which concerns on the circuit restoration of one Embodiment of this invention.

符号の説明Explanation of symbols

１１…論理プログラマブルデバイス、１３…外部メモリ、２１…回路復旧用監視制御回路、２２…内部メモリ、３０…信号測定回路、２１ａ…部分再構成機能部、２１ｂ…回路状態監視機能部、２１ｃ…回路復旧機能部、１２０…再構成領域 DESCRIPTION OF SYMBOLS 11 ... Logic programmable device, 13 ... External memory, 21 ... Circuit recovery monitoring control circuit, 22 ... Internal memory, 30 ... Signal measurement circuit, 21a ... Partial reconfiguration functional part, 21b ... Circuit state monitoring functional part, 21c ... Circuit Recovery function part, 120 ... reconstruction area

Claims (3)

回路の再構成が可能な論理プログラマブルデバイスの復旧装置において、
回路構成データから構成された回路の動作を監視する回路状態監視手段と、
回路が構成される度に、前記回路状態監視手段による監視結果から正常に動作していると判断された回路を含む回路構成データを、当該回路構成データの時間的位置を表す情報と共に記録する回路構成データ記録手段と、
前記記録された時間的位置を表す情報と回路構成データとを用いて回路の再構成を行う回路再構成手段と、
を備えたことを特徴とする論理プログラマブルデバイスの復旧装置。 In a logic programmable device recovery device capable of reconfiguring a circuit,
Circuit state monitoring means for monitoring the operation of the circuit configured from the circuit configuration data;
A circuit that records circuit configuration data including a circuit that is determined to be operating normally from the monitoring result of the circuit state monitoring means, together with information indicating a temporal position of the circuit configuration data, every time a circuit is configured Configuration data recording means;
A circuit reconfiguration means for performing reconfiguration of the circuit by using the information and the circuit configuration data representing the recorded time position,
A logic programmable device recovery apparatus comprising: 前記回路再構成手段は、前記監視結果から異常検出された場合に回路の再構成を行い、再構成された回路が前記監視結果から正常に動作していると判断されるまで、記録の新しい回路構成データから順番に用いて回路の再構成を試すことを特徴とする請求項１に記載の論理プログラマブルデバイスの復旧装置。 The circuit reconfiguring means reconfigures the circuit when an abnormality is detected from the monitoring result, and records a new circuit until it is determined that the reconfigured circuit is operating normally from the monitoring result. 2. The logic programmable device recovery apparatus according to claim 1 , wherein the circuit is reconfigured using the configuration data in order. 前記記録される回路構成データは、メモリに記憶されているデータを含むことを特徴とする請求項１または請求項２に記載の論理プログラマブルデバイスの復旧装置。 Said circuit configuration data to be recorded, recovery device logic programmable device of claim 1 or claim 2, characterized in that it comprises the data stored in the memory.
JP2007091057A 2007-03-30 2007-03-30 Logical programmable device recovery device Expired - Fee Related JP4970109B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007091057A JP4970109B2 (en) 2007-03-30 2007-03-30 Logical programmable device recovery device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007091057A JP4970109B2 (en) 2007-03-30 2007-03-30 Logical programmable device recovery device

Publications (2)

Publication Number Publication Date
JP2008251821A JP2008251821A (en) 2008-10-16
JP4970109B2 true JP4970109B2 (en) 2012-07-04

Family

ID=39976424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007091057A Expired - Fee Related JP4970109B2 (en) 2007-03-30 2007-03-30 Logical programmable device recovery device

Country Status (1)

Country Link
JP (1) JP4970109B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6026324B2 (en) * 2013-03-14 2016-11-16 株式会社富士通アドバンストエンジニアリング Electronic device, circuit data protection device, and circuit data protection method
WO2019235076A1 (en) * 2018-06-06 2019-12-12 日立オートモティブシステムズ株式会社 Electronic control device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294741B2 (en) * 1995-08-23 2002-06-24 富士通株式会社 Self-healing device

Also Published As

Publication number Publication date
JP2008251821A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP6599054B2 (en) Abnormality determination device, abnormality determination method, and abnormality determination program
US7408475B2 (en) Power supply monitoring device
US10678634B2 (en) Method and apparatus of using parity to detect random faults in memory mapped configuration registers
JP2005071068A (en) Storage device
EP2191344A2 (en) Integrated circuit arrangement for safety critical regulation systems
JP5036148B2 (en) Secondary battery pack
JP4970109B2 (en) Logical programmable device recovery device
JP4655718B2 (en) Computer system and control method thereof
US9678870B2 (en) Diagnostic apparatus, control unit, integrated circuit, vehicle and method of recording diagnostic data
JP6880961B2 (en) Information processing device and log recording method
TWI524080B (en) Operation recording circuit applied to integrated circuit and operation method thereof
US6363493B1 (en) Method and apparatus for automatically reintegrating a module into a computer system
JP2006308457A (en) Control device, device for detecting short circuit, load driving system and program
JP6611877B1 (en) Semiconductor integrated circuit and rotation detection device
CN106935266B (en) Control method, device and system for reading configuration information from memory
JP2019168835A (en) Electronic control device
JP6285123B2 (en) Power supply monitoring apparatus, power supply apparatus, information processing system, and power supply monitoring method
JP2006099305A (en) Configuration control method for programmable lsi
US20200067508A1 (en) Integrated circuit system, startup control method for integrated circuit system, and startup control program
JP2001025149A (en) Overcurrent protective system and overcurrent protecting method
CN1980096B (en) Fault sensor for a laser driver circuit
JP2006221483A (en) Digital protection relay device
CN110764966B (en) Self-adaptive method and system for working mode of ECU safety monitoring system
US20220309169A1 (en) Security device and methods of operating a security device
JP5011159B2 (en) Computer with system monitoring circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees