JP4966558B2 - LSI package, cored solder bump, and LSI package mounting method - Google Patents

LSI package, cored solder bump, and LSI package mounting method Download PDF

Info

Publication number
JP4966558B2
JP4966558B2 JP2006029433A JP2006029433A JP4966558B2 JP 4966558 B2 JP4966558 B2 JP 4966558B2 JP 2006029433 A JP2006029433 A JP 2006029433A JP 2006029433 A JP2006029433 A JP 2006029433A JP 4966558 B2 JP4966558 B2 JP 4966558B2
Authority
JP
Japan
Prior art keywords
lsi package
solder
substrate
mounting method
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006029433A
Other languages
Japanese (ja)
Other versions
JP2007214172A (en
Inventor
久美子 高塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006029433A priority Critical patent/JP4966558B2/en
Publication of JP2007214172A publication Critical patent/JP2007214172A/en
Application granted granted Critical
Publication of JP4966558B2 publication Critical patent/JP4966558B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、基板への実装時に溶融してはんだ接続部を形成する微細なはんだバンプを有するＬＳＩ（Large Scale Integrated Circuit）パッケージに関し、特に、基板への実装時に熱によってＬＳＩパッケージに大きな反りが発生しても良好なはんだ接続部を形成することが可能なＬＳＩパッケージに関する。   The present invention relates to an LSI (Large Scale Integrated Circuit) package having fine solder bumps that melt and form solder connection portions when mounted on a substrate, and in particular, a large warp occurs in the LSI package due to heat when mounted on a substrate. The present invention also relates to an LSI package that can form a good solder connection portion.

近年の電子機器の小型化、高機能化への動向に対応し、実装技術においては電子部品の小型化、薄型化、高密度化への技術開発が求められている。このような要求に対応し、パッケージング技術においてはＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Pakage）などの微細なはんだバンプを有するＬＳＩパッケージが主流となり、ＬＳＩパッケージを構成する個々の部品厚み自体も非常に薄くなっている。   Corresponding to the recent trend toward downsizing and high functionality of electronic devices, in the mounting technology, development of technology for downsizing, thinning and high density of electronic components is required. In response to such demands, LSI packages with fine solder bumps such as BGA (Ball Grid Array) and CSP (Chip Size Pakage) have become the mainstream in packaging technology, and the thickness of individual components constituting the LSI package itself Is also very thin.

ところで、はんだバンプを有する従来の一般的なＬＳＩパッケージは、ＬＳＩパッケージの下面に格子状に配置されている各パッドに、１種類のはんだ合金からなる１層構造のはんだバンプを取り付けた構成を有しているが、それ以外にも、一部のパッドに、コア部とコーティング部とからなる２層構造のはんだバンプ（コア入りはんだバンプ）を取り付け、残りのパッドに、１層構造のはんだバンプ（コア無しはんだバンプ）を取り付けたものも従来から知られている（例えば、特許文献１）。   Incidentally, a conventional general LSI package having solder bumps has a configuration in which a single-layer solder bump made of one kind of solder alloy is attached to each pad arranged in a lattice pattern on the lower surface of the LSI package. However, in addition to this, a solder bump with a two-layer structure consisting of a core part and a coating part (a solder bump with a core) is attached to some pads, and a solder bump with a one-layer structure is attached to the remaining pads. The thing which attached (solder bump without a core) is also known conventionally (for example, patent documents 1).

特許文献１に記載されているコア入りはんだバンプは、コア部が球形の金属や樹脂によって構成され、その周りを覆うコーティング部は、はんだ合金から構成され、ＬＳＩパッケージの３個以上のパッドに取り付けられている。また、コア入りはんだバンプのコーティング部の融点は、コア無しはんだバンプの融点よりも低くなっている。   The cored solder bump described in Patent Document 1 has a core part made of a spherical metal or resin, and a coating part covering the core part is made of a solder alloy and is attached to three or more pads of an LSI package. It has been. Further, the melting point of the coating portion of the cored solder bump is lower than the melting point of the coreless solder bump.

この特許文献１に記載されている従来のＬＳＩパッケージは、基板への実装時の加熱処理によってコア無しはんだバンプが溶融しても、コア入りはんだバンプのコア部によってＬＳＩパッケージと基板間の距離が一定距離に保たれるので、コア無しはんだバンプが溶融することによって形成されるはんだ接合部の形状が鼓形となり、接合部の強度を向上させることができる。   In the conventional LSI package described in Patent Document 1, even if the coreless solder bump is melted by the heat treatment at the time of mounting on the substrate, the distance between the LSI package and the substrate is reduced by the core portion of the cored solder bump. Since the distance is kept constant, the shape of the solder joint formed by melting the coreless solder bump becomes a drum shape, and the strength of the joint can be improved.

一方、複数の圧電素子とフレキシブル配線基板とを接続する際に、一部の圧電素子とフレキシブル配線基板との間にコア入りはんだバンプを配置し、残りの圧電素子とフレキシブル配線基板との間にコア無しはんだバンプを配置するようにした技術も従来から知られている（例えば、特許文献２参照）。なお、特許文献２に記載されているコア入りはんだバンプは、コア部が金属から構成され、コーティング部がコア無しはんだバンプと融点が同じはんだ合金から構成されている。この特許文献２に記載されている従来の技術は、接続時の加熱処理によってコア無しはんだバンプが溶融しても、コア入りはんだバンプのコア部によって圧電素子とフレキシブル配線基板との間の距離が一定距離に保たれるので、はんだの広がりを防ぐことができる。   On the other hand, when connecting a plurality of piezoelectric elements and a flexible wiring board, cored solder bumps are arranged between some of the piezoelectric elements and the flexible wiring board, and between the remaining piezoelectric elements and the flexible wiring board. A technique in which coreless solder bumps are arranged has also been conventionally known (see, for example, Patent Document 2). In the cored solder bump described in Patent Document 2, the core part is made of metal, and the coating part is made of a solder alloy having the same melting point as the coreless solder bump. Even if the coreless solder bump is melted by the heat treatment at the time of connection, the conventional technique described in Patent Document 2 has a distance between the piezoelectric element and the flexible wiring board due to the core portion of the cored solder bump. Since the distance is kept constant, the spread of solder can be prevented.

特開２００４−１６５５１１号公報JP 2004-165511 A 特開２００４−２６２１９０号公報JP 2004-262190 A

ところで、近年盛んに利用されるようになってきた薄型化されたＬＳＩパッケージは、それを構成する各部材の熱膨張係数の差に起因する加熱時の変形挙動の制御が難しく、温度の上昇に伴って反り返りが大きくなっていくという問題がある。   By the way, in the thinned LSI package which has been actively used in recent years, it is difficult to control the deformation behavior at the time of heating due to the difference in the thermal expansion coefficient of each member constituting the LSI package, and the temperature rises. Along with this, there is a problem that warping increases.

このため、図５に示すような、コア無しはんだバンプ１０３がパッド１０２に取り付けられている従来の一般的なＬＳＩパッケージ１０１を基板１０４に実装する場合、次のような問題が発生する。ＬＳＩパッケージ１０１を基板１０４に実装する際の熱処理工程において、コア無しはんだバンプ１０３が溶融する前に、ＬＳＩパッケージ１０１に反り返りが発生すると、ＬＳＩパッケージ１０１の４隅部分のパッド１０２に取り付けられているコア無しはんだバンプ１０３が、基板１０４のパッド１０６上に印刷されているはんだペースト１０５から離れてしまう。コア無しはんだバンプ１０３とはんだペースト１０５との間の距離は、温度上昇に伴って広がっていく。そして、はんだ溶融温度に達した時に、コア無しはんだバンプ１０３とはんだペースト１０５との間の距離がある値以上になると、コア無しはんだバンプ１０３とはんだペースト１０５とが１つのはんだバンプに凝集できない状態となってしまう。このため、オープン不良が発生してしまう。このような問題は、コア無しはんだバンプ１０３の代わりに、特許文献２に記載されているコア入りはんだバンプ（コア部…金属、コーティング部…融点がコア無しはんだバンプ１０３と同一のはんだ合金）を使用した場合にも発生する。   Therefore, when the conventional general LSI package 101 having the coreless solder bump 103 attached to the pad 102 as shown in FIG. 5 is mounted on the substrate 104, the following problem occurs. If the LSI package 101 is warped before the coreless solder bump 103 is melted in the heat treatment process when the LSI package 101 is mounted on the substrate 104, the LSI package 101 is attached to the pads 102 at the four corners of the LSI package 101. The coreless solder bump 103 is separated from the solder paste 105 printed on the pad 106 of the substrate 104. The distance between the coreless solder bump 103 and the solder paste 105 increases as the temperature rises. When the solder melting temperature is reached and the distance between the coreless solder bump 103 and the solder paste 105 exceeds a certain value, the coreless solder bump 103 and the solder paste 105 cannot be aggregated into one solder bump. End up. For this reason, an open defect occurs. Such a problem is that, instead of the coreless solder bump 103, the cored solder bump described in Patent Document 2 (core portion—metal, coating portion—solder alloy having the same melting point as the coreless solder bump 103) is used. It also occurs when used.

これに対して、コア無しはんだバンプ１０３の代わりに、特許文献１に記載されているコア入りはんだバンプ（コア部…金属、コーティング部…融点がコア無しはんだバンプ１０３よりも低いはんだ合金）を使用した場合は、コーティング部の融点が低いため、はんだ溶融温度に達したときのＬＳＩパッケージ１０１の反りは、コア無しはんだバンプ１０３を使用した場合に比べて小さくなる。このため、オープン不良が発生する危険性は少なくなる。しかし、金属のコア部を有するコア入りはんだバンプでは、はんだ合金の量が少ないため、充分な強度を有するはんだ接合部を形成できない場合がある。即ち、図６に示すように、接続部に径の細いくびれ部２００が発生する場合があり、このような場合には、充分な強度を有するはんだ接合部を得ることができない。   On the other hand, instead of the coreless solder bump 103, the cored solder bump described in Patent Document 1 (core portion ... metal, coating portion ... solder alloy whose melting point is lower than that of the coreless solder bump 103) is used. In this case, since the melting point of the coating portion is low, the warpage of the LSI package 101 when the solder melting temperature is reached is smaller than when the coreless solder bump 103 is used. For this reason, the risk of occurrence of open defects is reduced. However, in a cored solder bump having a metal core portion, the amount of solder alloy is small, so that a solder joint portion having sufficient strength may not be formed. That is, as shown in FIG. 6, a constricted portion 200 having a small diameter may occur in the connection portion. In such a case, a solder joint portion having sufficient strength cannot be obtained.

〔発明の目的〕
そこで、本発明の目的は、ＬＳＩパッケージを基板に実装する際に、熱によってＬＳＩパッケージに大きな反りが発生しても良好なはんだ接続部を形成できるようにすることにある。 (Object of invention)
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to make it possible to form a good solder connection portion even when a large warp occurs in the LSI package due to heat when the LSI package is mounted on a substrate.

本発明にかかる第１のＬＳＩパッケージは、
コア部とコーティング部との２層構造を有し、且つ前記コーティング部を構成するはんだ合金の融点が前記コア部を構成するはんだ合金の融点よりも低いコア入りはんだバンプを備えたことを特徴とする。 The first LSI package according to the present invention is:
It has a two-layer structure of a core part and a coating part, and has a solder bump with a core having a melting point of the solder alloy constituting the coating part lower than the melting point of the solder alloy constituting the core part, To do.

本発明にかかる第２のＬＳＩパッケージは、第１のＬＳＩパッケージにおいて、
ＬＳＩパッケージが備えているパッドの一部のパッドに対応付けて前記コア入りはんだバンプを配置したことを特徴とする。 A second LSI package according to the present invention is the first LSI package,
The cored solder bumps are arranged in association with some of the pads of the LSI package.

本発明にかかる第３のＬＳＩパッケージは、第２のＬＳＩパッケージにおいて、
ＬＳＩパッケージの４隅部分のパッドに対応付けて前記コア入りはんだバンプを配置し、残りのパッドに対応付けて前記コア部と同一組成のはんだ合金によって構成されたコア無しはんだバンプを配置したことを特徴とする。 A third LSI package according to the present invention is the second LSI package,
The cored solder bumps are arranged in correspondence with pads at the four corners of the LSI package, and the coreless solder bumps made of a solder alloy having the same composition as the core part are arranged in correspondence with the remaining pads. Features.

本発明にかかる第４のＬＳＩパッケージは、第１〜第３の何れかのＬＳＩパッケージにおいて、
前記コア部が、Sn-Ag-Cu系のはんだ合金から構成され、
前記コーティング部が、Sn-Zn系またはSn-In系のはんだ合金から構成されることを特徴とする。 A fourth LSI package according to the present invention is any one of the first to third LSI packages,
The core portion is composed of a Sn-Ag-Cu-based solder alloy,
The coating portion is composed of a Sn—Zn-based or Sn—In-based solder alloy.

本発明にかかる第５のＬＳＩパッケージは、第４のＬＳＩパッケージにおいて、
前記Sn-Zn系のはんだ合金から構成されたコーティング部の表面には、酸化防止処理が施されていることを特徴とする。 A fifth LSI package according to the present invention is the fourth LSI package,
The surface of the coating portion made of the Sn—Zn solder alloy is subjected to an antioxidant treatment.

本発明にかかる第６のＬＳＩパッケージは、第１〜第５のＬＳＩパッケージにおいて、
前記ＬＳＩパッケージが、ＣＳＰ或いはＢＧＡであることを特徴とする。 The sixth LSI package according to the present invention is the first to fifth LSI packages,
The LSI package is CSP or BGA.

本発明にかかる第１のコア入りはんだバンプは、
コア部とコーティング部との２層構造を有し、且つ前記コーティング部を構成するはんだ合金の融点が前記コア部を構成するはんだ合金の融点よりも低いことを特徴とする。 The first cored solder bump according to the present invention is:
It has a two-layer structure of a core part and a coating part, and the melting point of the solder alloy constituting the coating part is lower than the melting point of the solder alloy constituting the core part.

本発明にかかる第２のコア入りはんだバンプは、第１のコア入りはんだバンプにおいて、
前記コア部が、Su-Ag-Cu系のはんだ合金から構成され、
前記コーティング部が、Sn-Zn系またはSn-In系のはんだ合金から構成されることを特徴とする。 The second cored solder bump according to the present invention is the first cored solder bump,
The core portion is composed of a Su-Ag-Cu-based solder alloy,
The coating portion is composed of a Sn—Zn-based or Sn—In-based solder alloy.

本発明にかかる第３のコア入りはんだバンプは、第２のコア入りはんだバンプにおいて、
前記Sn-Zn系のはんだ合金から構成されたコーティング部の表面には、酸化防止処理が施されていることを特徴とする。 The third cored solder bump according to the present invention is the second cored solder bump,
The surface of the coating portion made of the Sn—Zn solder alloy is subjected to an antioxidant treatment.

本発明にかかる第１のＬＳＩパッケージ実装方法は、
コア部とコーティング部との２層構造を有し、且つ前記コーティング部を構成するはんだ合金の融点が前記コア部を構成するはんだ合金の融点よりも低いコア入りはんだバンプを、複数存在するパッドの内の一部のパッドに対応付けて配置し、残りのパッドに対応付けて前記コア部と同一組成のはんだ合金によって構成されたコア無しはんだバンプを配置したＬＳＩパッケージを基板に実装するＬＳＩパッケージ実装方法であって、
前記ＬＳＩパッケージを前記基板上に配置する配置工程と、
前記コーティング部を溶融させる第１の熱処理工程と、
前記コア部及び前記コア無しはんだバンプを溶融させる第２の熱処理工程とを含むことを特徴とする。 A first LSI package mounting method according to the present invention includes:
A pad having a plurality of cored solder bumps having a two-layer structure of a core part and a coating part and having a melting point of the solder alloy constituting the coating part lower than the melting point of the solder alloy constituting the core part. LSI package mounting in which an LSI package in which a coreless solder bump made of a solder alloy having the same composition as that of the core part is arranged in correspondence with a part of the pads is arranged on a substrate in correspondence with the remaining pads. A method,
An arrangement step of arranging the LSI package on the substrate;
A first heat treatment step for melting the coating portion;
A second heat treatment step of melting the core portion and the coreless solder bump.

本発明にかかる第２のＬＳＩパッケージ実装方法は、第１のＬＳＩパッケージ実装方法において、
前記ＬＳＩパッケージが、ＣＳＰ或いはＢＧＡであることを特徴とする。 A second LSI package mounting method according to the present invention is the first LSI package mounting method,
The LSI package is CSP or BGA.

〔作用〕
ＬＳＩパッケージを基板に実装するために熱処理を開始すると、先ず、融点の低いコア入りはんだバンプのコーティング部が溶融する。この時点では、ＬＳＩパッケージの反りは小さく、溶融したコーティング部は、コア部及び基板上のはんだペーストに濡れた状態になる。従って、その後、温度が上昇し、ＬＳＩパッケージの反り返りが大きくなっても、コア部と基板上のはんだペーストとは、溶融したコーティング部によって間接的に接続された状態が保たれる。その後、コア部及びはんだペーストの融点に達すると、既に溶融しているコーティング部と、コーティング部によって間接的に接続されているコア部及びはんだペーストが１つに凝集し、良好なはんだ接続部を形成する。 [Action]
When heat treatment is started in order to mount the LSI package on the substrate, first, the coating part of the cored solder bump having a low melting point is melted. At this time, the warpage of the LSI package is small, and the melted coating portion becomes wet with the solder paste on the core portion and the substrate. Therefore, after that, even when the temperature rises and the warping of the LSI package increases, the core portion and the solder paste on the substrate are kept indirectly connected by the molten coating portion. After that, when the melting point of the core part and the solder paste is reached, the already melted coating part and the core part and the solder paste indirectly connected by the coating part are aggregated into one, and a good solder connection part is obtained. Form.

本発明によれば、ＬＳＩパッケージを基板に実装する際の熱処理によってＬＳＩパッケージに大きな反りが発生しても良好なはんだ接合部を形成することが可能になるという効果を得ることができる。その理由は、ＬＳＩパッケージが、コア部とコーティング部との２層構造を有し、且つ上記コーティング部を構成するはんだ合金の融点が上記コア部を構成するはんだ合金の融点よりも低いコア入りはんだバンプを備えているからである。即ち、ＬＳＩパッケージを基板に実装するために、熱処理を開始すると、ＬＳＩパッケージの反りが小さな段階で、コーティング部が溶融してコア部と基板上のはんだペーストとに濡れた状態になり、その後、温度が上昇し、ＬＳＩパッケージの反りが大きくなっていってもコア部と基板上のはんだペーストとは、溶融したコーティング部によって間接的に接続された状態が保たれる。従って、温度がコア部の溶融温度になったときには、それらが１つのはんだボールに凝縮するので、良好なはんだ接合部を形成することができる。   According to the present invention, it is possible to obtain an effect that it is possible to form a good solder joint even if a large warp occurs in the LSI package due to heat treatment when the LSI package is mounted on the substrate. The reason is that the LSI package has a two-layer structure of a core part and a coating part, and the melting point of the solder alloy constituting the coating part is lower than the melting point of the solder alloy constituting the core part. This is because it has bumps. That is, when heat treatment is started to mount the LSI package on the substrate, the coating portion melts and becomes wet with the core portion and the solder paste on the substrate when the warpage of the LSI package is small. Even if the temperature rises and the warpage of the LSI package increases, the core part and the solder paste on the substrate are kept indirectly connected by the molten coating part. Therefore, when the temperature reaches the melting temperature of the core portion, they are condensed into one solder ball, so that a good solder joint can be formed.

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。   Next, the best mode for carrying out the invention will be described in detail with reference to the drawings.

〔ＬＳＩパッケージの構成〕
図１を参照すると、本発明にかかるＣＳＰ，ＢＧＡ等のＬＳＩパッケージ１の実施の形態は、その下面にパッド４が格子状に配置されており、ＬＳＩパッケージ１の４隅部分に存在する１つ或いは複数のパッド４には、球状のコア入りはんだバンプ３が固定（溶融）され、残りのパッド４には球状のコア無しはんだバンプ２が固定されている。 [Configuration of LSI package]
Referring to FIG. 1, in an embodiment of an LSI package 1 such as a CSP or BGA according to the present invention, pads 4 are arranged in a lattice shape on the lower surface thereof, and one is present at four corners of the LSI package 1. Alternatively, spherical cored solder bumps 3 are fixed (melted) to the plurality of pads 4, and spherical coreless solder bumps 2 are fixed to the remaining pads 4.

コア無しはんだバンプ２は、１種類のはんだ合金から構成されている。一方、コア入りはんだバンプ３は、図２に示すように、コア部３１とコーティング部３２との２層構造を有し、コア部３１は、球状のはんだ合金から構成され、その周りを覆うコーティング部３２は、コア部３１よりも融点の低いはんだ合金から構成されている。また、コア無しはんだバンプ２は、コア部３１と同一組成のはんだ合金から構成されている。   The coreless solder bump 2 is composed of one kind of solder alloy. On the other hand, as shown in FIG. 2, the cored solder bump 3 has a two-layer structure of a core part 31 and a coating part 32, and the core part 31 is made of a spherical solder alloy and covers the periphery thereof. The part 32 is made of a solder alloy having a melting point lower than that of the core part 31. The coreless solder bump 2 is composed of a solder alloy having the same composition as the core portion 31.

コア部３１には、一般的な電子機器のはんだ接続に用いられているSn-Ag-Cu系のはんだ合金が好ましい。また、コーティング部３２には、Sn-Ag-Cu系はんだ合金よりも融点が低く、はんだ接続部の機械的信頼性を劣化させないSn-Zn系やSn-In系のはんだ合金が好ましい。しかし、Sn-Zn系のはんだ合金を選択した場合は、コーティング部３２表面の酸化が激しいことが想定されるため、コーティング部３２の表面にはフラックスなど酸化防止のための表面処理が必要となる。なお、コーティング部３２は、例えば、微細部へのめっき析出が可能な無電解めっき法などにより形成される。 The core portion 31 is preferably an Sn—Ag—Cu based solder alloy used for solder connection of general electronic equipment. The coating portion 32 is preferably an Sn—Zn or Sn—In solder alloy having a lower melting point than the Sn—Ag—Cu solder alloy and not deteriorating the mechanical reliability of the solder connection portion. However, when an Sn—Zn solder alloy is selected, it is assumed that the surface of the coating portion 32 is heavily oxidized, and thus the surface of the coating portion 32 requires a surface treatment for preventing oxidation such as flux. . Note that the coating portion 32 is formed by, for example, an electroless plating method capable of plating deposition on a fine portion.

〔プリント基板への実装方法〕
次に、図３を参照してプリント基板への実装方法を説明する。なお、図３において、図１と同一符号は同一部分を表している。 [Mounting method on printed circuit board]
Next, a mounting method on a printed circuit board will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 denote the same parts.

先ず、図３（ａ）に示すように、ＬＳＩパッケージ１をプリント基板５上に配置する。プリント基板５上には、ＬＳＩパッケージ１のコア無しはんだバンプ２及びコア入りはんだバンプ３の配置位置に対応してパッド６が設けられており、パッド６上にははんだペースト７がスクリーン印刷されている。はんだペースト７は、コア無しはんだバンプ２及びコア部３１と同じ組成のはんだ合金を用い、図３（ａ）の状態では、ＬＳＩパッケージ１のコア無しはんだバンプ２及びコア入りはんだバンプ３と接触している。この状態で熱処理を開始する。   First, as shown in FIG. 3A, the LSI package 1 is placed on the printed circuit board 5. Pads 6 are provided on the printed circuit board 5 corresponding to the positions of the coreless solder bumps 2 and the cored solder bumps 3 of the LSI package 1. A solder paste 7 is screen-printed on the pads 6. Yes. The solder paste 7 uses a solder alloy having the same composition as that of the coreless solder bumps 2 and the core portion 31. In the state of FIG. 3A, the solder paste 7 contacts the coreless solder bumps 2 and the cored solder bumps 3 of the LSI package 1. ing. Heat treatment is started in this state.

熱処理を開始すると、各部材の温度は上昇していき、コア入りはんだバンプ３のコーティング部３２の融点に達した際に、コーティング部３２のみが溶融する。この状態を図３（ｂ）に示す。溶融したコーティング部３２は、図４に示すように、コア部３１とはんだペースト７の両方に濡れた状態となる。   When the heat treatment is started, the temperature of each member rises, and when the melting point of the coating part 32 of the cored solder bump 3 is reached, only the coating part 32 melts. This state is shown in FIG. As shown in FIG. 4, the melted coating portion 32 becomes wet with both the core portion 31 and the solder paste 7.

さらに熱処理温度を上げていき、コア無しはんだバンプ２、コア部３１及びはんだペースト７を溶融させて、ＬＳＩパッケージ１のパッド４とプリント基板５上のパッド６とを電気的、機械的に接続する。このとき、ＬＳＩパッケージ１を構成する部材によっては、図３（ｃ）に示すように、ＬＳＩパッケージ１の４隅が反り返った状態になり、４隅のはんだ接続部にオープン不良が発生しやすくなる。本実施の形態では、このような場合でもコア入りはんだバンプ３の作用により、良好なはんだ接続部を形成するができる。即ち、図４に示すように、ＬＳＩパッケージ１の反りがまだ小さい段階で、コーティング部３２が溶融し、コア部３１とはんだペースト７とに濡れた状態になっているので、その後、反りが大きくなってもコア部３１とはんだペースト７は、溶融したコーティング部３２によって間接的に接続された状態が保たれる。このため、コア部３１及びはんだペースト７の溶融点になると、コア部３１、コーティング部３２、はんだペースト７が一つのはんだボールに凝集するので、良好なはんだ接続部を形成できる。   Further, the heat treatment temperature is raised to melt the coreless solder bump 2, the core portion 31, and the solder paste 7 to electrically and mechanically connect the pad 4 of the LSI package 1 and the pad 6 on the printed circuit board 5. . At this time, depending on the members constituting the LSI package 1, as shown in FIG. 3C, the four corners of the LSI package 1 are warped, and an open defect is likely to occur at the solder connection portions at the four corners. . In this embodiment, even in such a case, a good solder connection portion can be formed by the action of the cored solder bump 3. That is, as shown in FIG. 4, since the coating portion 32 is melted and wetted with the core portion 31 and the solder paste 7 at a stage where the warpage of the LSI package 1 is still small, the warpage is large thereafter. Even so, the core portion 31 and the solder paste 7 are kept indirectly connected by the molten coating portion 32. For this reason, when it becomes the melting point of the core part 31 and the solder paste 7, since the core part 31, the coating part 32, and the solder paste 7 aggregate to one solder ball, a favorable solder connection part can be formed.

実装された最終的な状態を図３（ｄ）に示す。   The final mounted state is shown in FIG.

なお、本実施の形態では、コア入りはんだバンプ３をＬＳＩパッケージ１のパッド４の内の、４隅部分のパッド４に配置するようにしたが、全てのパッドに配置するようにしても良い。   In the present embodiment, the cored solder bumps 3 are arranged on the pads 4 at the four corners of the pads 4 of the LSI package 1, but may be arranged on all the pads.

〔実施の形態の効果〕
本実施の形態によれば、ＬＳＩパッケージ１をプリント基板５に実装する際の熱処理によってＬＳＩパッケージ１に大きな反りが発生しても良好なはんだ接合部を形成することが可能になるという効果を得ることができる。その理由は、ＬＳＩパッケージ１が、コア部３１とコーティング部３２との２層構造を有し、且つ上記コーティング部３２を構成するはんだ合金の融点が上記コア部３１を構成するはんだ合金の融点よりも低いコア入りはんだバンプ３を備えているからである。即ち、本実施の形態のＬＳＩパッケージ１によれば、熱処理の初期段階（ＬＳＩパッケージ１の反りが小さな段階）で、コーティング部３２が溶融してコア部３１とプリント基板５上のはんだペースト７とに濡れた状態になり、その後、温度が上昇し、ＬＳＩパッケージ１の反りが大きくなっていってもコア部３１とプリント基板５上のはんだペースト７とは、溶融したコーティング部３２によって間接的に接続された状態が保たれる。従って、温度がコア部３１，はんだペースト７の溶融温度になったときには、それらが１つのはんだボールに凝集するので、良好なはんだ接合部を形成することができる。 [Effect of the embodiment]
According to the present embodiment, even if a large warp occurs in the LSI package 1 due to heat treatment when the LSI package 1 is mounted on the printed circuit board 5, it is possible to form an excellent solder joint. be able to. The reason is that the LSI package 1 has a two-layer structure of the core part 31 and the coating part 32, and the melting point of the solder alloy constituting the coating part 32 is higher than the melting point of the solder alloy constituting the core part 31. This is because the lower cored solder bump 3 is provided. That is, according to the LSI package 1 of the present embodiment, the coating part 32 melts at the initial stage of the heat treatment (the stage where the warp of the LSI package 1 is small), and the solder paste 7 on the core part 31 and the printed circuit board 5 After that, even if the temperature rises and the warpage of the LSI package 1 increases, the core portion 31 and the solder paste 7 on the printed circuit board 5 are indirectly bonded by the molten coating portion 32. Stay connected. Therefore, when the temperature reaches the melting temperature of the core portion 31 and the solder paste 7, they are aggregated into one solder ball, so that a good solder joint can be formed.

本発明は、熱による反り返りが大きいＣＳＰ，ＢＧＡなどのはんだバンプを有するＬＳＩパッケージに適用できる。   The present invention can be applied to an LSI package having solder bumps such as CSP and BGA that are largely warped by heat.

本発明にかかるＬＳＩパッケージの実施の形態の構成例を示す断面図である。It is sectional drawing which shows the structural example of embodiment of the LSI package concerning this invention. コア入りはんだバンプ３の断面図である。It is sectional drawing of the solder bump 3 with a core. ＬＳＩパッケージ１をプリント基板５に実装する際の実装方法を説明するための図である。FIG. 6 is a diagram for explaining a mounting method when mounting the LSI package 1 on the printed circuit board 5. コア入りはんだバンプ３のコーティング部３２がコア部３１及びプリント基板５上のはんだペースト７に濡れた状態を示す図である。It is a figure which shows the state in which the coating part 32 of the solder bump 3 with a core got wet with the solder paste 7 on the core part 31 and the printed circuit board 5. FIG. 従来の技術の問題点を説明するための図である。It is a figure for demonstrating the problem of the prior art. 特許文献１に記載されているコア入りはんだバンプを使用した場合の問題点を説明するための図である。It is a figure for demonstrating the problem at the time of using the solder bump with a core described in patent document 1. FIG.

符号の説明Explanation of symbols

１…ＬＳＩパッケージ
２…コア無しはんだバンプ
３…コア入りはんだバンプ
３１…コア部
３２…コーティング部
４…パッド
５…プリント基板
６…パッド
７…はんだペースト DESCRIPTION OF SYMBOLS 1 ... LSI package 2 ... Coreless solder bump 3 ... Core containing solder bump 31 ... Core part 32 ... Coating part 4 ... Pad 5 ... Printed circuit board 6 ... Pad 7 ... Solder paste

Claims (12)

コア部とコーティング部との２層構造を有し、且つ前記コーティング部を構成するはんだ合金の融点が前記コア部を構成するはんだ合金の融点よりも低いコア入り球状はんだバンプを備え、前記コア入り球状はんだバンプによって基板に実装されるＬＳＩパッケージであって、
前記実装時の熱処理により、前記コア入り球状はんだバンプの前記コーディング部および前記コア部を溶融させて前記基板に接合されたことを特徴とするＬＳＩパッケージ。 It has a two-layer structure of a core part and a coating part, and includes a cored spherical solder bump having a melting point of the solder alloy constituting the coating part lower than the melting point of the solder alloy constituting the core part. LSI package mounted on a substrate by spherical solder bumps ,
LSI package, characterized in that the heat treatment at the time of mounting, bonded to the substrate by melting the coding portion and the core portion of the core containing spherical solder bumps. 請求項１記載のＬＳＩパッケージにおいて、
前記熱処理により発生する当該ＬＳＩパッケージの反りによって前記基板に対向する接合面の内の前記基板との間の距離が大きくなる箇所に、前記コア入り球状はんだバンプを配置したことを特徴とするＬＳＩパッケージ。 The LSI package according to claim 1, wherein
The LSI package, wherein the cored spherical solder bumps are arranged at a location where the distance between the substrate and the bonding surface facing the substrate is increased by warping of the LSI package generated by the heat treatment. . 請求項１記載のＬＳＩパッケージにおいて、
前記熱処理により発生する当該ＬＳＩパッケージの反りによって前記基板に対向し配置されたパッドの内の前記基板との間の距離が大きくなるパッドに、前記コア入り球状はんだバンプを配置したことを特徴とするＬＳＩパッケージ。 The LSI package according to claim 1, wherein
The cored spherical solder bumps are arranged on pads whose distance from the substrate is increased among the pads arranged facing the substrate due to warpage of the LSI package generated by the heat treatment. LSI package. 請求項３記載のＬＳＩパッケージにおいて、
前記コア入り球状はんだバンプが配置されなかったパッドには、コア無しはんだバンプを配置したことを特徴とするＬＳＩパッケージ。 The LSI package according to claim 3, wherein
An LSI package, wherein a coreless solder bump is disposed on a pad on which the cored spherical solder bump is not disposed. 請求項４記載のＬＳＩパッケージにおいて、
前記コア無しはんだバンプは、前記コア部と同一組成のはんだ合金によって構成されたことを特徴とするＬＳＩパッケージ。 The LSI package according to claim 4, wherein
The LSI package characterized in that the coreless solder bump is made of a solder alloy having the same composition as the core portion. 請求項１乃至５の何れか１項に記載のＬＳＩパッケージにおいて、
前記ＬＳＩパッケージが、ＣＳＰ或いはＢＧＡであることを特徴とするＬＳＩパッケージ。 The LSI package according to any one of claims 1 to 5,
An LSI package, wherein the LSI package is CSP or BGA. コア部とコーティング部との２層構造を有し、且つ前記コーティング部を構成するはんだ合金の融点が前記コア部を構成するはんだ合金の融点よりも低いコア入り球状はんだバンプを備えたＬＳＩパッケージを、基板に実装するＬＳＩパッケージ実装方法であって、
前記ＬＳＩパッケージを前記基板上に配置する配置工程と、
前記コーティング部を溶融させる第１の熱処理工程と、
前記コア部を溶融させる第２の熱処理工程とを含むことを特徴とするＬＳＩパッケージ
実装方法。 An LSI package having a two-layer structure of a core part and a coating part, and having a cored spherical solder bump in which the melting point of the solder alloy constituting the coating part is lower than the melting point of the solder alloy constituting the core part An LSI package mounting method for mounting on a substrate,
An arrangement step of arranging the LSI package on the substrate;
A first heat treatment step for melting the coating portion;
A LSI package mounting method comprising: a second heat treatment step of melting the core portion. 請求項７記載のＬＳＩパッケージ実装方法において、
前記ＬＳＩパッケージは、前記第１及び第２の熱処理工程により発生する当該ＬＳＩパッケージの反りによって前記基板に対向する接合面の内の前記基板との間の距離が大きくなる箇所に、前記コア入り球状はんだバンプが配置されていることを特徴とするＬＳＩパッケージ実装方法。 The LSI package mounting method according to claim 7 , wherein
The LSI package has a spherical shape with a core at a location where a distance between the LSI package and the substrate in a bonding surface facing the substrate is increased due to warpage of the LSI package generated by the first and second heat treatment steps. An LSI package mounting method, wherein solder bumps are arranged. 請求項７記載のＬＳＩパッケージ実装方法において、
前記ＬＳＩパッケージは、前記第１及び第２の熱処理工程により発生する当該ＬＳＩパッケージの反りによって前記基板に対向し配置されたパッドの内の前記基板との間の距離が大きくなるパッドに、前記コア入り球状はんだバンプが配置されていることを特徴とするＬＳＩパッケージ実装方法。 The LSI package mounting method according to claim 7 , wherein
The LSI package includes a pad having a large distance from the substrate among pads disposed to face the substrate due to warpage of the LSI package generated by the first and second heat treatment steps. An LSI package mounting method, wherein a spherical solder bump is disposed. 請求項９記載のＬＳＩパッケージ実装方法において、
前記ＬＳＩパッケージは、前記コア入り球状はんだバンプが配置されなかったパッドには、コア無しはんだバンプが配置されていることを特徴とするＬＳＩパッケージ実装方法。 The LSI package mounting method according to claim 9 , wherein
The LSI package mounting method, wherein a coreless solder bump is disposed on a pad on which the cored spherical solder bump is not disposed. 請求項１０記載のＬＳＩパッケージ実装方法において、
前記コア無しはんだバンプは、前記コア部と同一組成のはんだ合金によって構成されたことを特徴とするＬＳＩパッケージ実装方法。 The LSI package mounting method according to claim 10 , wherein
The LSI package mounting method, wherein the coreless solder bump is made of a solder alloy having the same composition as the core portion. 請求項７乃至１１の何れか１項に記載のＬＳＩパッケージ実装方法において、
前記ＬＳＩパッケージが、ＣＳＰ或いはＢＧＡであることを特徴とするＬＳＩパッケージ実装方法。 The LSI package mounting method according to any one of claims 7 to 11 ,
An LSI package mounting method, wherein the LSI package is CSP or BGA.
JP2006029433A 2006-02-07 2006-02-07 LSI package, cored solder bump, and LSI package mounting method Expired - Fee Related JP4966558B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006029433A JP4966558B2 (en) 2006-02-07 2006-02-07 LSI package, cored solder bump, and LSI package mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006029433A JP4966558B2 (en) 2006-02-07 2006-02-07 LSI package, cored solder bump, and LSI package mounting method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011177899A Division JP2012009882A (en) 2011-08-16 2011-08-16 Lsi package, core-interpolated solder bump, and lsi package mounting method

Publications (2)

Publication Number Publication Date
JP2007214172A JP2007214172A (en) 2007-08-23
JP4966558B2 true JP4966558B2 (en) 2012-07-04

Family

ID=38492366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006029433A Expired - Fee Related JP4966558B2 (en) 2006-02-07 2006-02-07 LSI package, cored solder bump, and LSI package mounting method

Country Status (1)

Country Link
JP (1) JP4966558B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847877A (en) * 2007-05-28 2008-12-01 Hon Hai Prec Ind Co Ltd Solder ball and electrical connector using the solder ball

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799385A (en) * 1993-09-29 1995-04-11 Ibiden Co Ltd Solder ball, manufacture thereof and connection structure
JP3315871B2 (en) * 1996-09-03 2002-08-19 日本特殊陶業株式会社 Wiring board having solder bumps and method of manufacturing the same
JP2002151532A (en) * 2000-11-08 2002-05-24 Sharp Corp Electronic component, method and structure for mounting semiconductor device
JP4042539B2 (en) * 2002-11-14 2008-02-06 日本電気株式会社 CSP connection method
JP4040644B2 (en) * 2005-07-28 2008-01-30 シャープ株式会社 Method for manufacturing solder mounting structure and solder mounting method

Also Published As

Publication number Publication date
JP2007214172A (en) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4312766B2 (en) Semiconductor device
JP4547411B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4929784B2 (en) Multilayer wiring board, semiconductor device and solder resist
KR100969441B1 (en) A printed circuit board comprising a semiconductor chip and a method for manufacturing the same
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
JPH11135679A (en) Electronic device and semiconductor package
US20080042279A1 (en) Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device
JP4659802B2 (en) Insulating wiring board, semiconductor package using the same, and manufacturing method of insulating wiring board
JP2004266074A (en) Wiring board
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP4509673B2 (en) Electronic component, method for manufacturing the same, and electronic device
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP4966558B2 (en) LSI package, cored solder bump, and LSI package mounting method
KR101103302B1 (en) Printed circuit board and method for manufacturing same
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2007103614A (en) Semiconductor device and manufacturing method thereof
US7901997B2 (en) Method of manufacturing semiconductor device
JP2012009882A (en) Lsi package, core-interpolated solder bump, and lsi package mounting method
JP4042539B2 (en) CSP connection method
KR100650728B1 (en) stacked package and method for manufacturing the same
JP5000621B2 (en) Semiconductor device
JP2011014757A (en) Multilayer semiconductor device
JP5140961B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2006216842A (en) Memory card and printed wiring board
JP6467797B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE USING WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090805

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110824

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees