JP4962178B2 - Method for fabricating a semiconductor optical device - Google Patents
Method for fabricating a semiconductor optical device Download PDFInfo
- Publication number
- JP4962178B2 JP4962178B2 JP2007181284A JP2007181284A JP4962178B2 JP 4962178 B2 JP4962178 B2 JP 4962178B2 JP 2007181284 A JP2007181284 A JP 2007181284A JP 2007181284 A JP2007181284 A JP 2007181284A JP 4962178 B2 JP4962178 B2 JP 4962178B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- iii
- layer
- compound semiconductor
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体光素子を作製する方法に関する。 The present invention relates to a method for fabricating a semiconductor optical device.
非特許文献1には、有機金属気相成長法でGaAsに格子整合するGaInNAsを成長したことが記載されている。GaInNAs/GaInP二重量子井戸構造のレーザダイオードが作製された。GaInNAsのためのV族原料としてジメチルヒドラジンおよびアルシンが使用され、GaInNAsの成長温度は摂氏580度以上680度であった。
特許文献1には、半導体レーザを作製するための、基板結晶上にGaInNAsを摂氏350度から摂氏490度の温度範囲で結晶成長させることが記載されている。この温度により、良好な結晶性を有するGaInNAsが成長される。
特許文献2には、GaInNAsといったIII−V族混晶半導体層と、この上に成長されクラッド層を含む上部半導体層とを含む半導体レーザが記載されている。この作製方法は、このIII−V族混晶半導体層の成長終了時点から上部半導体層成長終了時点の間にIII−V族混晶半導体層の成長温度、例えば摂氏550度より高い温度、例えば摂氏700度にする工程を含む。この期間を、不純物をドープして形成される上部半導体層の成長開始前に設けている。 Patent Document 2 describes a semiconductor laser including a group III-V mixed crystal semiconductor layer such as GaInNAs and an upper semiconductor layer grown thereon and including a cladding layer. In this manufacturing method, the growth temperature of the III-V mixed crystal semiconductor layer, for example, a temperature higher than 550 degrees Celsius, for example, Celsius, between the end of the growth of the III-V mixed crystal semiconductor layer and the end of the growth of the upper semiconductor layer. Including the step of 700 degrees. This period is provided before the start of growth of the upper semiconductor layer formed by doping impurities.
特許文献3には、発光特性に優れたGaInNAs結晶を得る為の熱処理方法が記載されている。GaInNAs半導体を熱処理する際に、摂氏50度/秒以上、摂氏500度/秒以下の昇温速度で昇温した後に、摂氏550度以上、摂氏900度以下の保持温度で保持して熱処理を行っている。
Ga0.66In0.34N0.01As0.99活性層を有する半導体光素子(例えば、半導体レーザ)の開発が行われている。この組成のGaInNAs結晶は、波長1.3マイクロメートル帯で発光可能である。しかしながら、良好なレーザ特性を実現するGaInNAs結晶を得ることは容易ではない。また、十分な発光強度を得ることも容易でななく、レーザダイオードの発振閾値電流密度が高い。さらに、長期信頼性に関しても、レーザダイオードの十分な寿命が得られていない。発明者が知る範囲では、GaInNAsレーザダイオードの寿命および電気的特性と成長条件との関連について詳述した文献は知られていない。これまでの手法では、GaInNAsに代表される希薄窒素III−V化合物半導体を成長した後に、この希薄窒素III−V化合物半導体の熱処理(熱アニール)を行って、その発光特性の向上と関連させて素子寿命を向上させていた。しかしながら、これまでは素子寿命は製品に適用可能な程度ではなく、素子寿命に関しては更なる向上が望まれていた。 A semiconductor optical device (for example, a semiconductor laser) having an active layer of Ga 0.66 In 0.34 N 0.01 As 0.99 has been developed. A GaInNAs crystal having this composition can emit light at a wavelength of 1.3 micrometers. However, it is not easy to obtain a GaInNAs crystal that realizes good laser characteristics. In addition, it is not easy to obtain sufficient emission intensity, and the oscillation threshold current density of the laser diode is high. Furthermore, with regard to long-term reliability, a sufficient lifetime of the laser diode is not obtained. To the knowledge of the inventor, there is no known document detailing the relationship between the lifetime and electrical characteristics of GaInNAs laser diodes and growth conditions. In the conventional method, after growing a dilute nitrogen III-V compound semiconductor typified by GaInNAs, a heat treatment (thermal annealing) of the dilute nitrogen III-V compound semiconductor is performed to relate to the improvement of the emission characteristics. The device life was improved. However, until now, the device life has not been applicable to products, and further improvement in device life has been desired.
本発明は、このような事情を鑑みて為されたものであり、V族として窒素およびヒ素を含むIII−V化合物半導体を用いる半導体光素子を製造する方法を提供することを目的としており、この方法によれば、半導体光素子の素子寿命を向上できる。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor optical device using a III-V compound semiconductor containing nitrogen and arsenic as a V group. According to the method, the device life of the semiconductor optical device can be improved.
本発明の一側面は、半導体光素子を作製する方法である。この方法は、(a)V族構成元素として窒素およびヒ素を含み活性層のための第1のIII−V化合物半導体層を成長温度TAにおいて成長する工程と、(b)前記第1のIII−V化合物半導体層を成長した後に、当該半導体光素子のための残りの複数の第2のIII−V化合物半導体層を成長して、エピタキシャル基板を形成する工程と、(c)前記エピタキシャル基板上に絶縁膜を形成すると共に、該絶縁膜に開口を形成する工程と、(d)前記絶縁膜を形成した後に、p電極およびn電極を前記エピタキシャル基板上に形成する工程とを備え、前記複数の第2のIII−V化合物半導体層の成長温度のうち最大値は温度TBであり、前記絶縁膜の成膜温度は温度TCであり、前記p電極およびn電極を形成するための処理における最大温度がそれぞれ温度TP、TNであり、前記温度TB、TC、TP、およびTNのうちの最大値を最大温度TMAXAと記すとき、前記成長温度TAは、前記最大温度TMAXAより小さく、前記最大温度TMAXAと前記成長温度TAとの温度差(TMAXA−TA)は、摂氏70度以下である。 One aspect of the present invention is a method for fabricating a semiconductor optical device. The method includes the step of growing at a growth temperature T A of the first III-V compound semiconductor layer for the active layer includes nitrogen and arsenic as (a) V group constituent element, (b) said first III (C) forming an epitaxial substrate by growing a plurality of remaining second III-V compound semiconductor layers for the semiconductor optical device after growing the -V compound semiconductor layer; Forming an opening in the insulating film, and (d) forming a p-electrode and an n-electrode on the epitaxial substrate after forming the insulating film, the maximum value of the growth temperature of the second III-V compound semiconductor layer is a temperature T B, the film formation temperature of the insulating film is a temperature T C, the process for forming the p electrode and n electrode The maximum temperature at Temperature T P, is T N, the temperature T B, T C, when the maximum value of T P, and T N referred to as the maximum temperature T MAXA, the growth temperature T A is from the maximum temperature T MAXA The temperature difference between the maximum temperature T MAXA and the growth temperature T A (T MAXA −T A ) is 70 degrees Celsius or less.
この方法によれば、温度TB、TC、TP、TNのうちの最大温度TMAXAと成長温度TAとの温度差(TMAXA−TA)が摂氏70度以下であるので、第1のIII−V化合物半導体層を用いる半導体光素子の素子寿命を向上できる。 According to this method, the temperature T B, T C, T P , the temperature difference between the maximum temperature T MAXA and the growth temperature T A of the T N (T MAXA -T A) is less than 70 degrees Celsius, The device lifetime of the semiconductor optical device using the first III-V compound semiconductor layer can be improved.
本発明に係る方法では、前記第2のIII−V化合物半導体層を成長した後に、前記第1のIII−V化合物半導体層をアニール温度TDにおいてアニールする工程を更に備えることができる。前記アニール温度TDおよび前記最大温度TMAXAのうちの最大値を最大温度TMAXBと記すとき、前記成長温度TAは、最大温度TMAXBより小さく、前記最大温度TMAXBと前記成長温度TAとの差(TMAXB−TA)は、摂氏70度以下である。 In the method according to the present invention, after growing the second III-V compound semiconductor layer, the first III-V compound semiconductor layer can further comprise the step of annealing at an annealing temperature T D. Wherein when referred to as the annealing temperature T D and the maximum temperature T up to the temperature T MAXB the maximum value among MAXA, the growth temperature T A, the maximum temperature T less than MAXB, the maximum temperature T MAXB and the growth temperature T A the difference between the (T MAXB -T a) is less than 70 degrees Celsius.
この方法によれば、温度TB、TC、TD、TP、TNのうちの最大温度TMAXBと成長温度TAとの温度差(TMAXB−TA)が摂氏70度以下であるので、第1のIII−V化合物半導体層を用いる半導体光素子の素子寿命を向上できる。 According to this method, the temperature T B, T C, T D , T P, the temperature difference between the maximum temperature T MAXB the growth temperature T A of the T N (T MAXB -T A) is below 70 degrees Celsius Therefore, the device lifetime of the semiconductor optical device using the first III-V compound semiconductor layer can be improved.
本発明に係る方法では、前記温度差(TMAXA−TA)は、摂氏55度以下であることが好ましい。この方法によれば、温度差(TMAXA−TA)が摂氏55度以下であるので、第1のIII−V化合物半導体層を用いる半導体光素子の素子寿命を十分に向上可能である。 In the method according to the present invention, the temperature difference (T MAXA -T A) is preferably less than or equal 55 degrees Celsius. According to this method, since the temperature difference (T MAXA -T A) is less than 55 degrees Celsius, it is possible sufficiently improve the device life of the semiconductor optical device using a first III-V compound semiconductor layer.
本発明に係る方法は、前記第2のIII−V化合物半導体層を成長した後に、前記第1のIII−V化合物半導体層をアニール温度TDにおいてアニールする工程を更に備えることができる。前記アニール温度TDおよび前記最大温度TMAXAのうちの最大値を最大温度TMAXBと記すとき、前記成長温度TAは最大温度TMAXBより小さく、前記最大温度TMAXBと前記成長温度TAとの差(TMAXB−TA)は、摂氏55度以下である。 The method according to the present invention, after growing the second III-V compound semiconductor layer, the first III-V compound semiconductor layer can further comprise the step of annealing at an annealing temperature T D. When referred to a maximum temperature T MAXB the maximum value of the annealing temperature T D and the maximum temperature T MAXA, the growth temperature T A is less than the maximum temperature T MAXB, the maximum temperature T MAXB said the growth temperature T A difference (T MAXB -T a) is less than 55 degrees Celsius.
この方法によれば、温度差(TMAXB−TA)が摂氏55度以下であるので、第1のIII−V化合物半導体層を用いる半導体光素子の素子寿命を十分に向上可能である。 According to this method, since the temperature difference (T MAXB -T A) is less than 55 degrees Celsius, it is possible sufficiently improve the device life of the semiconductor optical device using a first III-V compound semiconductor layer.
本発明に係る方法では、前記第2のIII−V化合物半導体層を成長した後に、前記第1のIII−V化合物半導体層のアニールを行わない。この方法によれば、第1のIII−V化合物半導体層のアニールを行わないときでも、素子寿命を向上できる。 In the method according to the present invention, after the second III-V compound semiconductor layer is grown, the first III-V compound semiconductor layer is not annealed. According to this method, the device life can be improved even when the first III-V compound semiconductor layer is not annealed.
本発明に係る方法では、前記第1のIII−V化合物半導体層は、GaInNAs、GaNAs、GaNPAs、およびGaInNAsSbのいずれかから成ることができる。V族構成元素として窒素および砒素を含む希薄窒素III−V化合物半導体として、上記の材料が例示される。 In the method according to the present invention, the first III-V compound semiconductor layer may be composed of any one of GaInNAs, GNAs, GaNPAs, and GaInNAsSb. The above materials are exemplified as a dilute nitrogen III-V compound semiconductor containing nitrogen and arsenic as group V constituent elements.
本発明に係る方法では、前記活性層は量子井戸構造を有しており、前記第1のIII−V化合物半導体層は前記活性層のための井戸層であることができる。この方法によれば、量子井戸構造の活性層を有する半導体光素子の素子寿命を向上できる。 In the method according to the present invention, the active layer may have a quantum well structure, and the first III-V compound semiconductor layer may be a well layer for the active layer. According to this method, the device lifetime of a semiconductor optical device having an active layer having a quantum well structure can be improved.
本発明に係る方法では、前記第1のIII−V化合物半導体層の前記成長温度は摂氏490度以上であり、前記第1のIII−V化合物半導体層の前記成長温度は摂氏520度以下であることができる。この方法によれば、良好な結晶品質を有するIII−V化合物半導体層が成長される。 In the method according to the present invention, the growth temperature of the first III-V compound semiconductor layer is not less than 490 degrees Celsius, and the growth temperature of the first III-V compound semiconductor layer is not more than 520 degrees Celsius. be able to. According to this method, a III-V compound semiconductor layer having good crystal quality is grown.
本発明に係る方法では、前記半導体光素子は半導体レーザを含み、前記第1のIII−V化合物半導体層は前記半導体レーザの発光層のために設けられる。この方法によれば、半導体レーザの素子寿命を向上できる。 In the method according to the present invention, the semiconductor optical device includes a semiconductor laser, and the first III-V compound semiconductor layer is provided for a light emitting layer of the semiconductor laser. According to this method, the device life of the semiconductor laser can be improved.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明によれば、V族として窒素およびヒ素を含むIII−V化合物半導体を用いる半導体光素子を製造する方法が提供され、この方法で作製された半導体光素子の素子寿命が向上される。 As described above, according to the present invention, a method of manufacturing a semiconductor optical device using a III-V compound semiconductor containing nitrogen and arsenic as a group V is provided, and the device lifetime of the semiconductor optical device manufactured by this method is provided. Is improved.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の、V族として窒素およびヒ素を含むIII−V化合物半導体を用いる半導体光素子を製造する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, an embodiment according to a method of manufacturing a semiconductor optical device using a III-V compound semiconductor containing nitrogen and arsenic as a group V according to the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
図1〜図5は、本発明の実施の形態に係る半導体光素子を製造する方法の主要な工程を示す図面である。この方法により作製される半導体光素子は、III−V化合物半導体からなり、III−V化合物半導体の結晶成長は、例えば有機金属気相成長法を用いて行われる。また、この半導体光素子は、V族として窒素およびヒ素を含むIII−V化合物半導体層を含む活性層を有する。引き続く説明では、半導体光素子の一例として端面発光型レーザダイオードを作製する方法を説明する。 1 to 5 are drawings showing main steps of a method of manufacturing a semiconductor optical device according to an embodiment of the present invention. The semiconductor optical device manufactured by this method is made of a III-V compound semiconductor, and crystal growth of the III-V compound semiconductor is performed using, for example, a metal organic chemical vapor deposition method. In addition, this semiconductor optical device has an active layer including a III-V compound semiconductor layer containing nitrogen and arsenic as a V group. In the following description, a method for manufacturing an edge-emitting laser diode as an example of a semiconductor optical device will be described.
有機金属気相成長炉(以下、成長炉と記す)11に半導体基板13をセットする。ガリウム原料、インジウム原料、アルミニウム原料、窒素原料、燐原料およびヒ素原料として、それぞれ、例えば、トリエチルガリウム(TEGa)、トリメチルインジウム(TMIn)、トリメチルアルミニウム(TMAl)、ジメチルヒドラジン(DMHy)、ターシャリブチルホスフィン(TBP)およびターシャリブチルアルシン(TBA)を使用する。
A
半導体基板13は、第1導電型III−V化合物半導体からなり、例えばSiドープのn型GaAs基板である。図1(a)に示されるように、半導体基板13の主面13a上に、バッファ層15、クラッド層17および光閉じ込め層19を形成する。バッファ層15およびクラッド層17は第1導電型III−V化合物半導体からなり、また光閉じ込め層19はIII−V化合物半導体からなる。一例のn型GaAs基板上には、n型GaAsバッファ層、n型AlGaAsクラッド層、およびアンドープGaAs光閉じ込め層を順に成長する。GaAsバッファ層の成長温度は例えば摂氏550度であり、AlGaAsクラッド層の成長温度は例えば摂氏650度であり、GaAs光閉じ込め層の成長温度は例えば摂氏550度である。
The
次いで、図1(b)に示されるように、活性層のための井戸層21aを成長温度T1で光閉じ込め層19上に形成する。井戸層21aは、V族として窒素およびヒ素を含むIII−V化合物半導体からなる。井戸層21aは、例えばアンドープのGaInNAs層からなることができ、成長温度T1は、例えば摂氏490度以上であり、また摂氏540度以下である。
Next, as shown in FIG. 1B, a
引き続く工程では、活性層のための井戸層を成長した後に、当該半導体光素子のための残りの複数のIII−V化合物半導体層をそれぞれの成長温度において成長して、エピタキシャル基板を形成する。井戸層の形成の後に、図2(a)に示されるように、井戸層21a上に障壁層23を成長温度T2で形成する。障壁層23は、例えばアンドープのGaAs層からなることができ、成長温度T1は例えば摂氏490度以上であり、また摂氏540度以下である。必要な場合には、障壁層23は所望のドーパントで添加される。障壁層23の材料は、GaAsに限定されることなく、GaNAs、あるいはGaAsP等から成ることができる。
In the subsequent process, after the well layer for the active layer is grown, the remaining plurality of III-V compound semiconductor layers for the semiconductor optical device are grown at respective growth temperatures to form an epitaxial substrate. After the formation of the well layer, as shown in FIG. 2A, the
図2(b)に示されるように、井戸層21aと同様に井戸層21bを障壁層23上に成長温度T1で形成する。井戸層21bは、井戸層21aと同じく例えばアンドープのGaInNAs層からなることができる。井戸層21a、21bの材料は、GaInNAsに限定されることなく、GaNAs、GaNPAs、およびGaInNAsSbのいずれかから成ることができる。
As shown in FIG. 2B, the
図3(a)に示されるように、光閉じ込め層25を井戸層21b上に成長温度T3で形成する。一例の光閉じ込め層25は、例えばアンドープGaAsであることができ、成長温度T3は例えば摂氏490度以上であり、また摂氏550度以下である。
As shown in FIG. 3A, the
図3(b)に示されるように、第2導電型III−V化合物半導体からなるクラッド層27を光閉じ込め層25上に成長温度T4で形成する。一例のクラッド層27は、例えばp型AlGaAsであることができ、成長温度T4は例えば摂氏550度以上であり、また摂氏650度以下である。
As shown in FIG. 3B, the
図4(a)に示されるように、第2導電型III−V化合物半導体からなるコンタクト層29をクラッド層27上に成長温度T5で形成する。一例のコンタクト層29は、例えばp型GaAsであることができ、成長温度T5は例えば摂氏500度以上であり、また摂氏550度以下である。これらの工程により、エピタキシャル基板E1が形成された。
As shown in FIG. 4A, a
次いで、必要な場合には、図4(b)に示されるように、成長炉11を用いてエピタキシャル基板E1のアニール31を温度T6で行う。アニール温度T6は例えば摂氏550度以上であり、また摂氏750度以下である。アニール31は、例えばターシャリブチルアルシン(TBA)の雰囲気で行われる。この熱処理により、エピタキシャル基板E2が形成された。
Next, if necessary, as shown in FIG. 4B, annealing 31 of the epitaxial substrate E1 is performed at a temperature T6 using the
この後に、図5(a)に示されるように、エピタキシャル基板E2のコンタクト層29上に絶縁膜33を成膜装置35を用いて形成すると共に、該絶縁膜33に開口を形成して保護層33aを形成する。絶縁膜33の成長は成膜温度T7で行われる。温度T7は例えば摂氏200度以上であり、また摂氏300度以下である。絶縁膜33の開口は、フォトリソグラフィにより形成される。
Thereafter, as shown in FIG. 5A, an insulating
次いで、図5(b)に示されるように、電極35、37をエピタキシャル基板上に形成する。一例では、電極35、37のうちのp電極をコンタクト層29上に形成すると共に、電極35、37のうちのn電極を基板13の裏面13b上に形成する。この形成において、p電極およびn電極を形成するための処理における最大温度がそれぞれ温度TP、TNである。以下の説明では、温度TP、TNのうち小さくない方の値を温度T8として参照する。温度T8は例えば摂氏300度以上であり、摂氏400度以下である。
Next, as shown in FIG. 5B,
電極を形成した後に、ウエハの壁開によって半導体レーザを作製した。この半導体レーザの共振器長は、例えば600マイクロメートである。 After forming the electrodes, a semiconductor laser was fabricated by opening the wafer wall. The cavity length of this semiconductor laser is, for example, 600 micrometers.
これらの工程により作製された半導体レーザの一例は、
半導体基板13:Siドープn型GaAs
バッファ層15:Siドープn型GaAs、厚さ200nm
クラッド層17:Siドープn型AlGaAs、厚さ1.5μm
光閉じ込め層19:アンドープGaAs、厚さ140nm
井戸層21a、21b:アンドープのGaInNAs、厚さ7nm
障壁層23:アンドープGaAs、厚さ8nm
光閉じ込め層25:アンドープGaAs、厚さ140nm
クラッド層27:Znドープp型AlGaAs、厚さ1.5μm
コンタクト層29:Znドープp型GaAs、厚さ200nm
絶縁膜33:シリコン酸化物、厚さ100nm
である。活性層は、例えば、光閉じ込め層19、井戸層21a、障壁層23、井戸層21b、光閉じ込め層25からなることができる。この井戸層(或いはバルクの活性層)の成長では、有機金属原料のTEGa、TMIn、DMHy、TBAsの流量は、それぞれ、3×10−5mol/分、2×10−5mol/分、3×10−2mol/分、3×10−4mol/分であった。この成長で、同じV族原子となる、DMHyとTBAsの供給モル数比は
[DMHy]:[TBAs]=100:1
である。この成長条件で上記の実施例のレーザダイオードを作製したとき、井戸雄のIn組成およびN組成は、それぞれ、約34%および約1%であり、レーザ発光波長が1.29μmであった。
An example of a semiconductor laser manufactured by these processes is
Semiconductor substrate 13: Si-doped n-type GaAs
Buffer layer 15: Si-doped n-type GaAs,
Cladding layer 17: Si-doped n-type AlGaAs, thickness 1.5 μm
Optical confinement layer 19: undoped GaAs, thickness 140 nm
Well layers 21a, 21b: undoped GaInNAs, thickness 7 nm
Barrier layer 23: undoped GaAs, thickness 8 nm
Optical confinement layer 25: undoped GaAs, thickness 140 nm
Cladding layer 27: Zn-doped p-type AlGaAs, thickness 1.5 μm
Contact layer 29: Zn-doped p-type GaAs,
Insulating film 33: silicon oxide,
It is. The active layer can be composed of, for example, a
It is. When the laser diode of the above example was fabricated under these growth conditions, the In composition and N composition of the well male were about 34% and about 1%, respectively, and the laser emission wavelength was 1.29 μm.
発明者らの実験によれば、V族として窒素およびヒ素を含み活性層のためのIII−V化合物半導体層(例えばGaInNAs層)の成長温度と、このIII−V化合物半導体層を成長した後の熱履歴における最大温度との差が、レーザダイオードの寿命と密接に関連していることが明らかになった。図6は、上記の温度差と、レーザダイオードの寿命(相対値)との関連を示す図面である。レーザダイオードの寿命の実験条件は、連続通電で、印加電流を一定値とした場合の発光強度が20%低下した時間を寿命としている。5つのプロットP1、P2、P3、P4、P5がグラフに描かれている。最小二乗法により決定された直線L1は、横軸の独立変数Xおよび縦軸の従属変数Yを用いて、
LOG(Y)=−0.0292X+6
と表される(LOGは、対数関数を示す)。発明者らの知見によれば、レーザダイオードの寿命における実用的な値は、グラフの縦軸上の値に換算して10000程度である。この換算値(10000)に対応する温度差は、摂氏70度である。また、プロットP4に対応する温度差は、摂氏55度である。
According to the experiments by the inventors, the growth temperature of a III-V compound semiconductor layer (for example, a GaInNAs layer) for an active layer containing nitrogen and arsenic as a group V, and after growing this III-V compound semiconductor layer It has been found that the difference from the maximum temperature in the thermal history is closely related to the lifetime of the laser diode. FIG. 6 is a drawing showing the relationship between the temperature difference and the lifetime (relative value) of the laser diode. The experimental condition for the life of the laser diode is the time when the emission intensity is reduced by 20% when the applied current is a constant value with continuous energization. Five plots P1, P2, P3, P4 and P5 are drawn on the graph. The straight line L1 determined by the least squares method uses the independent variable X on the horizontal axis and the dependent variable Y on the vertical axis,
LOG (Y) = − 0.0292X + 6
(LOG represents a logarithmic function). According to the knowledge of the inventors, the practical value in the lifetime of the laser diode is about 10,000 in terms of the value on the vertical axis of the graph. The temperature difference corresponding to this converted value (10000) is 70 degrees Celsius. The temperature difference corresponding to the plot P4 is 55 degrees Celsius.
レーザダイオードの作製において、V族として窒素およびヒ素を含み活性層のためのIII−V化合物半導体層(例えばGaInNAs層)を成長した後に最大処理温度は、エピタキシャル成長工程中にあると考えられる。なぜなら、電極を形成するメタライズ工程における処理温度(例えば、合金化のための処理温度)は、一般に、エピタキシャル成長工程中における最大処理温度はよりも低い。また、メタライズ工程の後の工程(例えば、レーザバーを形成する劈開工程)においては、メタライズに影響を与える温度にレーザダイオードを曝すことはない。したがって、以下では、理解を容易にするために、エピタキシャル成長工程およびメタライズ工程における処理温度の範囲で説明を行う。 In the fabrication of laser diodes, it is believed that the maximum processing temperature is during the epitaxial growth process after growing a III-V compound semiconductor layer (eg, a GaInNAs layer) for the active layer containing nitrogen and arsenic as the V group. This is because the processing temperature in the metallization process for forming electrodes (for example, the processing temperature for alloying) is generally lower than the maximum processing temperature during the epitaxial growth process. Further, in a process after the metallization process (for example, a cleavage process for forming a laser bar), the laser diode is not exposed to a temperature that affects metallization. Therefore, in the following, in order to facilitate understanding, description will be made in the range of processing temperatures in the epitaxial growth process and the metallization process.
実験結果は
測定 温度差 相対寿命 最低温度 最大温度 アニール温度 クラッド温度
P1:210度 1 490度 700度 700度 550度
P2:160度 10 490度 650度 650度 550度
P3:130度 400 520度 650度 650度 550度
P4:55度 42000 520度 575度 575度 550度
P5:30度 100000 520度 550度 無し 550度
である。
Experimental results are measured Temperature difference Relative life Minimum temperature Maximum temperature Annealing temperature Clad temperature P1: 210
この結果より、V族として窒素およびヒ素を含み活性層のためのIII−V化合物半導体層(例えばGaInNAs層)の成長温度TAと記す。III−V化合物半導体層を形成した後における残りの複数のIII−V化合物半導体層を成長して、エピタキシャル基板を形成する。これらの成長温度の最大値を温度TBと記す。また、このエピタキシャル基板上に成膜温度TCにおいて絶縁膜を形成する。さらに、p電極およびn電極を形成するための処理における最大温度を温度T8と記す。温度TB、TC、TP、およびTNのうちの最大値を最大温度TMAXAと記すとき、成長温度TAは、最大温度TMAXAより小さい。そして、既に説明したように、最大温度TMAXAと成長温度TAとの温度差(TMAXA−TA)は、摂氏70度以下である。また、温度差(TMAXA−TA)は、摂氏55度以下であることがさらに好ましい。 From this result, it referred to as the growth temperature T A III-V compound semiconductor layer for the active layer includes nitrogen and arsenic as group V (e.g. GaInNAs layer). After forming the III-V compound semiconductor layer, the remaining plurality of III-V compound semiconductor layers are grown to form an epitaxial substrate. The maximum value of these growth temperature referred to as the temperature T B. Further, an insulating film in the film formation temperature T C in the epitaxial substrate. Further, the maximum temperature in the process for forming the p electrode and the n electrode is denoted as temperature T8. When the maximum value among the temperatures T B , T C , T P , and T N is denoted as the maximum temperature T MAXA , the growth temperature T A is smaller than the maximum temperature T MAXA . Then, as already described, the temperature difference between the maximum temperature T MAXA and the growth temperature T A (T MAXA -T A) is less than 70 degrees Celsius. Further, the temperature difference (T MAXA -T A) is more preferably equal to or less than 55 degrees Celsius.
また、既に説明したように、成長温度TAは、エピタキシャル基板をアニールするアニール温度TDおよび最大温度TMAXAのうちの最大温度TMAXBより小さい。そして、最大温度TMAXBと成長温度TAとの差(TMAXB−TA)は、摂氏70度以下であることが好ましい。また、温度差(TMAXB−TA)は、摂氏55度以下であることがさらに好ましい。 Moreover, as already explained, the growth temperature T A, the maximum temperature T MAXB smaller of the annealing temperature T D and the maximum temperature T MAXA annealing the epitaxial substrate. Then, the difference between the maximum temperature T MAXB and the growth temperature T A (T MAXB -T A) is preferably less than 70 degrees Celsius. Further, the temperature difference (T MAXB -T A) is more preferably equal to or less than 55 degrees Celsius.
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、例えば、半導体レーザといった半導体光素子を説明したけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。また、本実施の形態では、半導体レーザについて例示的に説明しているけれども、受光素子や光検出器であることもできる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. In the present embodiment, for example, a semiconductor optical device such as a semiconductor laser has been described. However, the present invention is not limited to the specific configuration disclosed in the present embodiment. In the present embodiment, the semiconductor laser is described as an example, but it may be a light receiving element or a photodetector. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
13…半導体基板、15…バッファ層、17…クラッド層、19…光閉じ込め層、21a、21b…井戸層、23…障壁層、25…光閉じ込め層、クラッド層27…、29…コンタクト層、31…アニール、33…絶縁膜
DESCRIPTION OF
Claims (9)
V族構成元素として窒素およびヒ素を含み活性層のための第1のIII−V化合物半導体層を成長温度TAにおいて成長炉で成長する工程と、
前記第1のIII−V化合物半導体層を成長した後に、当該半導体光素子のための残りの複数の第2のIII−V化合物半導体層を前記成長炉で成長して、エピタキシャル基板を形成する工程と、
前記エピタキシャル基板上に絶縁膜を形成すると共に、該絶縁膜に開口を形成する工程と、
前記絶縁膜を形成した後に、p電極およびn電極を前記エピタキシャル基板上に形成する工程と、
を備え、
前記複数の第2のIII−V化合物半導体層の成長温度のうち最大値は温度TBであり、
前記絶縁膜の成膜温度は温度TCであり、
前記p電極およびn電極を形成するための処理における最大温度がそれぞれ温度TP、TNであり、
前記温度TB、TC、TP、およびTNのうちの最大値を最大温度TMAXAと記すとき、前記成長温度TAは、前記最大温度TMAXAより小さく、
前記最大温度TMAXAと前記成長温度TAとの温度差(TMAXA−TA)は、摂氏70度以下であり、
当該方法は、前記第2のIII−V化合物半導体層を成長した後に、前記第1のIII−V化合物半導体層をアニール温度T D においてアニールする工程を更に備え、
前記アニール温度T D および前記最大温度T MAXA のうちの最大値を最大温度T MAXB と記すとき、前記成長温度T A は、最大温度T MAXB より小さく、
前記最大温度T MAXB と前記成長温度T A との差(T MAXB −T A )は、摂氏70度以下であり、
前記成長温度T A は、摂氏490度以上であり、摂氏540度以下であり、
記アニール温度T D は、摂氏550度以上である、ことを特徴とする方法。 A method for producing a semiconductor optical device, comprising:
A step of growing at a growth furnace in the first III-V compound semiconductor layer at a growth temperature T A for the active layer includes nitrogen and arsenic as a group V constituent element,
After growing the first III-V compound semiconductor layer, growing a plurality of remaining second III-V compound semiconductor layers for the semiconductor optical device in the growth furnace to form an epitaxial substrate When,
Forming an insulating film on the epitaxial substrate and forming an opening in the insulating film;
Forming a p-electrode and an n-electrode on the epitaxial substrate after forming the insulating film ;
With
Maximum value among the growth temperature of the plurality of second III-V compound semiconductor layer is a temperature T B,
Deposition temperature of the insulating film is a temperature T C,
Maximum temperatures in the process for forming the p electrode and the n electrode are temperatures T P and T N , respectively.
Said temperature T B, T C, when the maximum value of T P, and T N referred to as the maximum temperature T MAXA, the growth temperature T A is less than the maximum temperature T MAXA,
The maximum temperature T MAXA the temperature difference between the growth temperature T A (T MAXA -T A) is less than 70 degrees Celsius,
The method, after growing the second III-V compound semiconductor layer, further comprising the step of annealing the first III-V compound semiconductor layer in the annealing temperature T D,
Wherein when the maximum value of the annealing temperature T D and the maximum temperature T MAXA the referred to as the maximum temperature T MAXB, the growth temperature T A is less than the maximum temperature T MAXB,
The maximum temperature T MAXB the difference between the growth temperature T A (T MAXB -T A) is less than 70 degrees Celsius,
The growth temperature T A is equal to or greater than 490 degrees Celsius, or less 540 degrees Celsius,
Serial annealing temperature T D is wherein the at least 550 degrees Celsius.
前記第1のIII−V化合物半導体層は、前記活性層のための井戸層である、ことを特徴とする請求項1〜請求項6のいずれか一項に記載された方法。 The active layer has a quantum well structure;
The method according to any one of claims 1 to 6, wherein the first III-V compound semiconductor layer is a well layer for the active layer.
前記活性層は量子井戸構造を有しており、
前記III−V化合物半導体の前記障壁層の成長温度は摂氏490度以上であり、
前記III−V化合物半導体の前記障壁層の成長温度は摂氏540度以下である、ことを特徴とする請求項1〜請求項7のいずれか一項に記載された方法。 A step of growing a barrier layer of a III-V compound semiconductor containing at least one of GaAs, GANAs, and GaAsP;
The active layer has a quantum well structure;
The growth temperature of the barrier layer of the III-V compound semiconductor is 490 degrees Celsius or higher,
The method according to claim 1 , wherein a growth temperature of the barrier layer of the III-V compound semiconductor is 540 degrees Celsius or less .
前記第1のIII−V化合物半導体層は前記半導体レーザの発光層のために設けられる、ことを特徴とする請求項1〜請求項8のいずれか一項に記載された方法。 The semiconductor optical device includes a semiconductor laser,
The method according to claim 1, wherein the first III-V compound semiconductor layer is provided for a light emitting layer of the semiconductor laser.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181284A JP4962178B2 (en) | 2007-07-10 | 2007-07-10 | Method for fabricating a semiconductor optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181284A JP4962178B2 (en) | 2007-07-10 | 2007-07-10 | Method for fabricating a semiconductor optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009021302A JP2009021302A (en) | 2009-01-29 |
JP4962178B2 true JP4962178B2 (en) | 2012-06-27 |
Family
ID=40360715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007181284A Active JP4962178B2 (en) | 2007-07-10 | 2007-07-10 | Method for fabricating a semiconductor optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4962178B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326749A (en) * | 1997-03-28 | 1998-12-08 | Sharp Corp | Manufacture of compound semiconductor |
JP3938976B2 (en) * | 1997-06-26 | 2007-06-27 | シャープ株式会社 | Semiconductor laser device and manufacturing method thereof |
JP3680283B2 (en) * | 1997-09-02 | 2005-08-10 | 株式会社日立製作所 | Manufacturing method of semiconductor element |
JP2006294818A (en) * | 2005-04-08 | 2006-10-26 | Sharp Corp | Manufacturing method of compound semiconductor device |
-
2007
- 2007-07-10 JP JP2007181284A patent/JP4962178B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009021302A (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3909605B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2011151074A (en) | Method for manufacturing nitride semiconductor device | |
JP3251046B2 (en) | Method for growing compound semiconductor, compound semiconductor light emitting device and method for manufacturing the same | |
JP2000332362A (en) | Semiconductor device and semiconductor light emitting element | |
JP2000208814A (en) | Semiconductor light-emitting element | |
JP2006294818A (en) | Manufacturing method of compound semiconductor device | |
JP2012204540A (en) | Semiconductor device and method of manufacturing the same | |
KR20110084296A (en) | Light emitting element producing method and light emitting element | |
JP4962178B2 (en) | Method for fabricating a semiconductor optical device | |
JP4639649B2 (en) | Method for growing III-V compound semiconductor layer, epitaxial wafer, and semiconductor device | |
JP2010225657A (en) | Semiconductor laser structure | |
JP5307972B2 (en) | Optical semiconductor device | |
JP2000277867A (en) | Semiconductor laser device | |
JP2002094187A (en) | Semiconductor laser and optical communication system using it | |
JP4040310B2 (en) | Crystal heat treatment method | |
JP4545074B2 (en) | Semiconductor manufacturing method | |
JP2001257430A (en) | Manufacturing method for semiconductor element, semiconductor manufactured thereby, and optical system using same | |
JP2007529107A (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP7043802B2 (en) | Method for manufacturing a vertical resonance type surface emitting laser and a vertical resonance type surface emitting laser | |
JP2728672B2 (en) | Semiconductor laser device, double hetero wafer, and method of manufacturing the same | |
JP4075685B2 (en) | Manufacturing method of semiconductor device | |
JP3859990B2 (en) | Method for producing compound semiconductor | |
JP2011187993A (en) | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element | |
JP3772794B2 (en) | Method for producing compound semiconductor | |
JP2007173620A (en) | Method for manufacturing semiconductor light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4962178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |