JP2001257430A - Manufacturing method for semiconductor element, semiconductor manufactured thereby, and optical system using same - Google Patents

Manufacturing method for semiconductor element, semiconductor manufactured thereby, and optical system using same

Info

Publication number
JP2001257430A
JP2001257430A JP2000067683A JP2000067683A JP2001257430A JP 2001257430 A JP2001257430 A JP 2001257430A JP 2000067683 A JP2000067683 A JP 2000067683A JP 2000067683 A JP2000067683 A JP 2000067683A JP 2001257430 A JP2001257430 A JP 2001257430A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
growth
semiconductor device
mixed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000067683A
Other languages
Japanese (ja)
Other versions
JP4204166B2 (en
Inventor
Shunichi Sato
俊一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000067683A priority Critical patent/JP4204166B2/en
Publication of JP2001257430A publication Critical patent/JP2001257430A/en
Application granted granted Critical
Publication of JP4204166B2 publication Critical patent/JP4204166B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method by which the crystallinity improvement effect of a semiconductor element including a group-III-V mixed crystal semiconductor layer containing nitrogen can easily be obtained, a crystalline semiconductor of high quality which uses the manufacturing method, and an optical system which uses the semiconductor element. SOLUTION: The semiconductor element has the group-III-V mixed crystal semiconductor layer (GaInNAs) 105 composed of a group-III element, N, and other >=1 kind of group-V element, and an upper semiconductor layer (clad layer 107) composed of one or more layers grown thereupon. The manufacturers method thereof is provided with a stage for raising the temperature to a temperature (e.g. 700 deg.C) higher than the growth temperature (e.g. 550 deg.C) of the group- III-V mixed crystal semiconductor layer between the point of time when the growth of the group-III-V mixed crystal semiconductor layer 105 ends and the point of time when the growth of the upper semiconductor layer 107 ends. This period includes the period before the upper semiconductor layer 107 formed by being doped with at least impurities begins to be grown.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、結晶性の良好な窒
素(N)と他のV族元素を含んだIII−V族混晶半導体
素子の製造方法および該製造方法により製造した光通信
用半導体レーザ,発光ダイオード,赤外光用フォトダイ
オードなどの半導体素子、ならびに該半導体素子を用い
た光モジュール,光インターコネクションあるいは光通
信システムなどの光学システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a group III-V mixed crystal semiconductor device containing nitrogen (N) and another group V element having good crystallinity, and an optical communication device manufactured by the method. The present invention relates to a semiconductor device such as a semiconductor laser, a light emitting diode, a photodiode for infrared light, and an optical system using the semiconductor device, such as an optical module, an optical interconnection, or an optical communication system.

【0002】[0002]

【従来の技術】従来、光ファイバーを用いた光通信シス
テムは主に幹線系で用いられている。将来は各家庭を含
めた加入者系での利用が考えられている。これを実現す
るためにはシステムの小型化,低コスト化が必要である
が、光通信用半導体レーザの高温動作特性の劣化を防止
するためにペルチェ素子によって冷却しながら使用する
のではシステムの小型化や低価格化を図ることは困難で
ある。そのため、前記の如き温度制御用のペルチェ素子
を必要としないシステムの実現が要望され、半導体レー
ザには低しきい値動作と温度変化による特性変化の少な
い高特性温度の素子が望まれている。しかし、従来のG
aInPAs/InP系材料では伝導帯のバンド不連続
を大きくできないことが主たる原因で高特性温度を実現
するのは困難である。
2. Description of the Related Art Conventionally, an optical communication system using an optical fiber is mainly used in a trunk system. In the future, it is expected to be used by subscribers including households. To achieve this, it is necessary to reduce the size and cost of the system. However, in order to prevent deterioration of the high-temperature operation characteristics of the semiconductor laser for optical communication, if the device is used while being cooled by a Peltier device, the size of the system will be reduced. It is difficult to reduce the cost and price. Therefore, there is a demand for realizing a system that does not require a Peltier device for temperature control as described above, and for a semiconductor laser, a device having a high threshold temperature and a characteristic having a small characteristic change due to a temperature change is desired. However, the conventional G
It is difficult to realize a high characteristic temperature mainly due to the fact that the band discontinuity of the conduction band cannot be increased in the aInPAs / InP-based material.

【0003】これを解決できる材料として、特開平6−
37355号公報では、GaAs基板上にGaInNA
s系材料を設けた構成が言及されている。GaInNA
sは、窒素(N)と他のV族元素を含んだIII−V族混
晶半導体である。GaAsより格子定数が大きいGaI
nAsに窒素(N)を添加することで格子定数をGaA
sに格子整合させることが可能となり、さらに、バンド
ギャップエネルギーが小さくなり、1.3μm,1.5μ
m帯での発光が可能な材料が得られる。
As a material that can solve this problem, Japanese Patent Laid-Open No.
No. 37355 discloses that a GaInNA is formed on a GaAs substrate.
A configuration provided with an s-based material is mentioned. GaInNA
s is a group III-V mixed crystal semiconductor containing nitrogen (N) and another group V element. GaI having a larger lattice constant than GaAs
By adding nitrogen (N) to nAs, the lattice constant becomes GaAs.
s, and the band gap energy can be reduced to 1.3 μm, 1.5 μm.
A material capable of emitting light in the m band is obtained.

【0004】また、Jpn.J.Appl.Phys.Vol.35(199
6)pp.1273〜1275では、近藤らによりバン
ドラインナップが計算されている。GaAs格子整合系
なのでAlGaAs等をクラッド層に用いることで伝導
帯のバンド不連続が大きくなる。このため高特性温度半
導体レーザが実現できると予想されている。
Also, Jpn.J.Appl.Phys.Vol.35 (199)
6) In pp. 1273-1275, Kondo et al. Calculated the band lineup. Since a GaAs lattice matching system is used, the band discontinuity of the conduction band is increased by using AlGaAs or the like for the cladding layer. For this reason, it is expected that a high characteristic temperature semiconductor laser can be realized.

【0005】しかしながら、窒素(N)と他のV族元素
を含んだIII−V族混晶半導体は、窒素(N)の原子半
径が他の元素に比べて小さいことに起因して混晶組成の
ほとんどが熱平衡状態では非混和領域にあり、結晶成長
が非常に難しい。非平衡度の高いMOCVD法(Metal
Organic Chemical Vapor Deposition;有機金属化学気
相成長法)やMBE法(Molecular Beam Epitaxy;分子
線エピタキシャル成長法)によりわずかの窒素(N)組
成の結晶が成長可能となるものである。窒素(N)と他
のV族元素を含んだIII−V族混晶半導体の成長に関し
て、上記特開平6−37355号公報では、高周波プラ
ズマにより活性化した窒素ガスもしくは窒素化合物ガス
を窒素源としたMOCVD法について、また、特開平9
−283857号公報では、DMHy(ジメチルヒドラ
ジン)を窒素源としたMOCVD法について、さらに、
特開平6−334168号公報および特開平11−87
848号公報では活性化窒素を用いたMBE法について
述べられている。
However, a group III-V mixed crystal semiconductor containing nitrogen (N) and another group V element has a mixed crystal composition due to the atomic radius of nitrogen (N) being smaller than that of other elements. Most are in the immiscible region in a state of thermal equilibrium, and crystal growth is very difficult. MOCVD method (Metal
Crystals with a slight nitrogen (N) composition can be grown by Organic Chemical Vapor Deposition or MBE (Molecular Beam Epitaxy). Regarding the growth of a group III-V mixed crystal semiconductor containing nitrogen (N) and another group V element, JP-A-6-37355 discloses that a nitrogen gas or a nitrogen compound gas activated by high-frequency plasma is used as a nitrogen source. About the MOCVD method,
Japanese Patent No. 283857 discloses a MOCVD method using DMHy (dimethylhydrazine) as a nitrogen source.
JP-A-6-334168 and JP-A-11-87
No. 848 discloses an MBE method using activated nitrogen.

【0006】また、窒素(N)と他のV族元素を含んだ
III−V族混晶半導体であるGaInNAsやGaNA
sの結晶成長後に熱処理することによる結晶性改善が特
開平11−274083号公報や、39th Electronic
Materials Conference, Session T, p3, Fort Collin
s, Colorado June 25-27, 1997、 Appl.Phys.
Lett., Vol.72(1998)pp11409〜141
1、 Appl. Phys. Lett.,Vol.72(1998) pp18
57〜1859、またはJpn.J.Appl.Phys.Vol.38(1
999) pp.L298〜L300等のように試みられてい
る。ほとんどの場合、熱処理は急速加熱が可能なRTA
(短時間熱処理;Rapid Thermal Annealing)装置を用
いている。特開平11−274083号公報において
は、層構造成長後に成長装置を用いて熱処理を行うこと
も記載されている。
Further, it contains nitrogen (N) and other group V elements.
GaInNAs and GaNA which are III-V mixed crystal semiconductors
The crystallinity improvement by heat treatment after the crystal growth of s is disclosed in JP-A-11-274083 and 39th Electronic
Materials Conference, Session T, p3, Fort Collin
s, Colorado June 25-27, 1997, Appl. Phys.
Lett., Vol. 72 (1998) pp. 11409-141
1, Appl. Phys. Lett., Vol. 72 (1998) pp18
57-1859, or Jpn.J.Appl.Phys.Vol.38 (1
999) pp. L298-L300. In most cases, the heat treatment is RTA, which allows rapid heating.
(Rapid thermal annealing) device is used. Japanese Patent Application Laid-Open No. H11-274083 also describes that heat treatment is performed using a growth apparatus after the layer structure is grown.

【0007】しかし、これらの結果は半導体素子として
の構造についての効果ではなくPL(Photoluminescen
ce)測定のための構造についての結果であり、層構造成
長後に熱処理して効果を得ている。半導体素子について
の例は半導体レーザの場合がある。J.Cryst.Growth.
Vol.192 (1998) pp.381〜385では、
レーザ構造成長中において、上部クラッド層の成長温度
を窒素を含んだIII−V族混晶半導体層であるGaIn
NAs活性層の成長温度より高くして1.3μm帯での
レーザ発振を達成している。GaInNAsの窒素組成
は3%であり大きく、GaAs基板に格子整合してい
る。
However, these results are not an effect on the structure as a semiconductor device but PL (Photoluminescen).
ce) Results of the structure for measurement, in which an effect is obtained by performing a heat treatment after the growth of the layer structure. An example of a semiconductor device is a semiconductor laser. J. Cryst. Growth.
Vol.192 (1998) pp. In 381-385,
During the growth of the laser structure, the growth temperature of the upper cladding layer is set to GaIn which is a group III-V mixed crystal semiconductor layer containing nitrogen.
Laser oscillation in the 1.3 μm band is achieved at a temperature higher than the growth temperature of the NAs active layer. The nitrogen composition of GaInNAs is as large as 3% and lattice-matched to the GaAs substrate.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、半導体
素子構造について従来技術の方法、例えば、特開平11
−274083号公報のように半導体素子構造成長後に
熱処理した場合、不純物の拡散による半導体素子特性の
劣化などの問題が生じる。また、急速加熱が可能なRT
A(短時間熱処理;Rapid Thermal Annealing)装置を
用いた場合は成長装置から取り出して別の装置で熱処理
を行うので製造工程が増えるとともに製造装置を多く必
要とし、コストが高くなるという問題が生じる。
However, with respect to the structure of a semiconductor device, a method according to the prior art, for example, as disclosed in
In the case where the heat treatment is performed after the growth of the semiconductor element structure as in Japanese Patent No. 274083, problems such as deterioration of semiconductor element characteristics due to diffusion of impurities occur. RT that can be rapidly heated
When an A (Rapid Thermal Annealing) apparatus is used, the apparatus is taken out of the growth apparatus and heat-treated by another apparatus, so that the number of manufacturing steps is increased, the number of manufacturing apparatuses is required, and the cost is increased.

【0009】そこで、本発明はこれらの問題を解消する
ことを目的としたものである。具体的には、本発明の半
導体素子の製造方法は、窒素を含んだIII−V族混晶半
導体層を含んだ半導体素子について結晶性改善効果を容
易に得ることのできる製造方法(請求項1〜12)、該
製造方法を用いた高品質な結晶性の半導体素子(請求項
13)ならびに該半導体素子を用いた光学システム(請
求項14,15)を提供することを目的としている。
Accordingly, the present invention is directed to overcoming these problems. Specifically, the method of manufacturing a semiconductor device according to the present invention is a manufacturing method capable of easily obtaining an effect of improving the crystallinity of a semiconductor device including a group III-V mixed crystal semiconductor layer containing nitrogen. It is an object of the present invention to provide a high-quality crystalline semiconductor device using the manufacturing method (claim 13) and an optical system using the semiconductor device (claims 14 and 15).

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1記載の半導体素子の製造方法は、
III族元素とN(窒素)および他の1種以上のV族元素
とから構成されるIII−V族混晶半導体層と、該III−V
族混晶半導体層の上部に成長された1層または複数層か
らなる上部半導体層を有する半導体素子の製造方法にお
いて、III−V族混晶半導体層の成長終了時点から上部
半導体層成長終了時点の間にIII−V族混晶半導体層の
成長温度より高い温度にする工程を設け、かつ該工程の
期間を、少なくとも不純物をドープして形成される上部
半導体層の成長開始前を含むようにしたことを特徴とし
ている。
In order to achieve the above object, a method of manufacturing a semiconductor device according to claim 1 of the present invention comprises:
A group III-V mixed crystal semiconductor layer composed of a group III element and N (nitrogen) and at least one other group V element;
In a method for manufacturing a semiconductor device having an upper semiconductor layer composed of one or more layers grown on a group-III mixed crystal semiconductor layer, the method comprises the steps of: A step of raising the temperature higher than the growth temperature of the group III-V mixed crystal semiconductor layer is provided therebetween, and the period of the step includes at least before the start of the growth of the upper semiconductor layer formed by doping impurities. It is characterized by:

【0011】窒素を含んだIII−V族混晶半導体層成長
後、熱処理を行うことで結晶性が改善するが、半導体素
子構造成長後ではなく、熱処理を窒素を含んだIII−V
族混晶半導体層の成長終了時点から上部半導体層成長終
了時点の間に上記III−V族混晶半導体層の成長温度よ
り高い温度となる工程を含むことでも結晶性改善効果が
得られる。この場合、熱処理工程を他の装置を用いずに
半導体素子成長工程中に同一装置で行うことができる。
また、この熱処理工程を少なくとも不純物をドープして
形成される上部半導体層の成長開始前を含んでいること
で不純物の拡散が抑えられ半導体素子特性の劣化を抑え
られる。
After the growth of the nitrogen-containing III-V mixed crystal semiconductor layer, the crystallinity is improved by performing a heat treatment.
The effect of improving the crystallinity can also be obtained by including a step of raising the temperature higher than the growth temperature of the III-V mixed crystal semiconductor layer between the end of the growth of the III-V mixed crystal semiconductor layer and the end of the growth of the upper semiconductor layer. In this case, the heat treatment step can be performed by the same apparatus during the semiconductor element growth step without using another apparatus.
In addition, since this heat treatment step includes at least before the start of the growth of the upper semiconductor layer formed by doping the impurity, diffusion of the impurity is suppressed, and deterioration of the characteristics of the semiconductor element can be suppressed.

【0012】請求項2記載の半導体素子の製造方法は、
請求項1に示す半導体素子の製造方法において、上記II
I−V族混晶半導体層の成長温度より高い温度となる工
程は、窒素を含んだIII−V族混晶半導体層を少なくと
も1原子層からなる他の上部半導体層で覆った後である
こと特徴としている。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device.
2. The method of manufacturing a semiconductor device according to claim 1, wherein
The step of raising the temperature higher than the growth temperature of the group IV-V mixed crystal semiconductor layer must be after covering the group III-V mixed-crystal semiconductor layer containing nitrogen with another upper semiconductor layer composed of at least one atomic layer. Features.

【0013】熱処理を窒素を含んだIII−V族混晶半導
体層の表面をさらしたままで行うとV属原子の脱離およ
び表面原子の移動のため表面近傍の結晶性が劣化し、結
果として半導体素子の特性を劣化させてしまうが、少な
くとも1原子層からなる他の上部半導体層で覆った後熱
処理を行うとこれを防ぐことができる。
If the heat treatment is carried out with the surface of the group III-V mixed crystal semiconductor layer containing nitrogen exposed, the crystallinity near the surface is deteriorated due to desorption of group V atoms and migration of surface atoms. Although the characteristics of the element are deteriorated, heat treatment after covering with another upper semiconductor layer composed of at least one atomic layer can prevent this.

【0014】請求項3記載の半導体素子の製造方法は、
請求項1または2に記載の半導体素子の製造方法におい
て、上記半導体素子は半導体レーザであり、前記III−
V族混晶半導体層は光を発生する活性層であり、半導体
レーザは前記活性層と光を閉じ込める下部および上部ク
ラッド層(上部半導体層)を少なくとも有し、上記III
−V族混晶半導体層(活性層)の成長温度より高い温度
となる工程の期間を、少なくとも不純物をドープして形
成される上部クラッド層の成長開始前を含めるようにし
たことを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device.
3. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor laser,
The group V mixed crystal semiconductor layer is an active layer for generating light, and the semiconductor laser has at least the active layer and a lower and upper clad layer (upper semiconductor layer) for confining light.
The period of the step in which the temperature is higher than the growth temperature of the group V mixed crystal semiconductor layer (active layer) is included at least before the start of the growth of the upper clad layer formed by doping impurities. .

【0015】請求項4記載の半導体素子の製造方法は、
不純物をドープして形成される上部クラッド層の下(基
板側)に不純物をドープしていないクラッド層を有する
ことを特徴とし、また、請求項5および6はそのための
有効な材料・組成を明記したもので、請求項5は、前記
III−V族混晶半導体層をIn組成(1−x)が25%
以上であるGaxIn1-xyAs1-y(0≦x≦0.7
5,0<y<1)に、請求項6は、さらに前記上部半導
体層をZnドープGaInPを含むものに具体化したも
のである。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device.
An upper clad layer formed by doping impurities is provided below the upper clad layer (substrate side), and a clad layer not doped with impurities is provided. Claims 5 and 6 specify an effective material and composition therefor. In claim 5, the claim 5
III-V group mixed crystal semiconductor layer having an In composition (1-x) of 25%
Ga x In 1-x N y As 1-y (0 ≦ x ≦ 0.7
(5, 0 <y <1), and claim 6 is that the upper semiconductor layer further includes Zn-doped GaInP.

【0016】半導体レーザの場合、窒素を含んだIII−
V族混晶半導体層成長後、熱処理を行うことで結晶性が
改善するが、半導体レーザ構造成長後ではなく、熱処理
を窒素を含んだIII−V族混晶半導体層の成長終了時点
から半導体レーザ構造成長終了時点の間に上記III−V
族混晶半導体層の成長温度より高い温度となる工程を含
むことでも結晶性改善効果が得られる。この場合、熱処
理工程を他の装置を用いずに半導体レーザ構造成長工程
中に同一装置で行うことができる。また、この熱処理工
程の期間に少なくとも不純物をドープして形成される上
部クラッド層の成長開始前を含ませることで、不純物の
拡散が抑えられ、しきい値電流の増加などの半導体レー
ザ特性の劣化を抑えられる。
In the case of a semiconductor laser, III-
Although the crystallinity is improved by performing a heat treatment after the growth of the group V mixed crystal semiconductor layer, the heat treatment is performed not after the growth of the semiconductor laser structure but from the end of the growth of the group III-V mixed crystal semiconductor layer containing nitrogen. III-V during the end of structure growth
The effect of improving the crystallinity can also be obtained by including a step in which the temperature is higher than the growth temperature of the group mixed crystal semiconductor layer. In this case, the heat treatment step can be performed by the same apparatus during the semiconductor laser structure growth step without using another apparatus. In addition, by including at least the time before the start of the growth of the upper cladding layer formed by doping impurities during the heat treatment step, diffusion of impurities is suppressed, and deterioration of semiconductor laser characteristics such as an increase in threshold current is suppressed. Can be suppressed.

【0017】高温で不純物がドープされた上部クラッド
層を成長させると不純物が活性層に拡散して半導体素子
の性能を悪化してしまう原因になる。そのため、不純物
がドープされた上部クラッド層の下(基板側)に不純物
をドープしていないクラッド層を設け、この層を高温で
成長することにより熱処理を行い、不純物がドープされ
た上部クラッド層をより低温で成長させることにより、
不純物の活性層への拡散を低減し、素子の特性の劣化を
抑えることを可能にした。
When an upper clad layer doped with impurities is grown at a high temperature, the impurities are diffused into the active layer and cause a deterioration in the performance of the semiconductor device. Therefore, a non-doped clad layer is provided under the impurity-doped upper clad layer (substrate side), and a heat treatment is performed by growing this layer at a high temperature. By growing at lower temperatures,
This makes it possible to reduce the diffusion of impurities into the active layer and suppress the deterioration of device characteristics.

【0018】請求項7記載の半導体素子の製造方法は、
請求項1または2記載の半導体素子の製造方法を面発光
型半導体レーザに適用し、前記窒素を含んだIII−V族
混晶半導体層を光を発生する活性層としたものである。
半導体レーザは前記活性層と光を閉じ込める下部および
上部多層膜反射鏡を少なくとも有し、上記III−V族混
晶半導体層(活性層)の成長温度より高い温度となる工
程の期間は、少なくとも不純物をドープして形成される
上部半導体層の成長開始前を含むようにしたものであ
る。また、請求項7ないし9はそのための有効な材料・
組成を明記したもので、請求項8は、前記III−V族混
晶半導体層をIn組成(1−x)が25%以上であるG
xIn1-xyAs1-y(0≦x≦0.75,0<y<
1)を有するものに、請求項9は、前記上部半導体層を
ZnドープAlAsを含むものに、請求項10は下部多
層膜反射鏡および上部多層膜反射鏡の少なくとも一方
が、高屈折率層としてAlNGa1-NAs(0≦N<
1)、低屈折率層としてAlMGa1-MAs(0≦N<M
≦1)が交互に積層された構造を有するものにしたこと
を特徴としている。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device.
The method for manufacturing a semiconductor device according to claim 1 or 2 is applied to a surface-emitting type semiconductor laser, and the III-V mixed crystal semiconductor layer containing nitrogen is used as an active layer for generating light.
The semiconductor laser has at least lower and upper multilayer mirrors for confining light with the active layer. During the step of raising the temperature higher than the growth temperature of the group III-V mixed crystal semiconductor layer (active layer), at least the impurity is removed. And before the start of the growth of the upper semiconductor layer formed by doping. Claims 7 to 9 are effective materials for that purpose.
Claim 8 specifies the composition, wherein the III-V mixed crystal semiconductor layer has an In composition (1-x) of 25% or more.
a x In 1-x N y As 1-y (0 ≦ x ≦ 0.75, 0 <y <
According to the first aspect, in the ninth aspect, the upper semiconductor layer includes Zn-doped AlAs. In the tenth aspect, at least one of the lower multilayer reflector and the upper multilayer reflector is used as a high refractive index layer. Al N Ga 1-N As (0 ≦ N <
1) As a low refractive index layer, Al M Ga 1-M As (0 ≦ N <M
.Ltoreq.1).

【0019】面発光型半導体レーザの場合、窒素を含ん
だIII−V族混晶半導体層成長後、熱処理を行うことで
結晶性が改善するが、面発光型半導体レーザ構造成長後
ではなく、熱処理を窒素を含んだIII−V族混晶半導体
層の成長終了時点から面発光半導体レーザ構造成長終了
時点の間に上記窒素を含んだIII−V族混晶半導体層の
成長温度より高い温度となる工程を含むことでも結晶性
改善効果が得られる。この場合、熱処理工程を他の装置
を用いずに面発光型半導体レーザ構造成長工程中に同一
装置で行うことができる。また、この熱処理工程を少な
くとも不純物をドープして形成される上部半導体層の成
長開始前を含んでいることで不純物の拡散が抑えられし
きい値電流の増加などの面発光型半導体レーザ特性の劣
化を抑えられる。
In the case of a surface-emitting type semiconductor laser, the crystallinity is improved by performing a heat treatment after growing a nitrogen-containing group III-V mixed crystal semiconductor layer. The temperature is higher than the growth temperature of the nitrogen-containing III-V mixed crystal semiconductor layer between the end of the growth of the III-V mixed crystal semiconductor layer containing nitrogen and the end of the growth of the surface emitting semiconductor laser structure. The effect of improving the crystallinity can also be obtained by including the step. In this case, the heat treatment step can be performed by the same apparatus during the surface-emitting type semiconductor laser structure growth step without using another apparatus. Also, since this heat treatment step includes at least before the start of the growth of the upper semiconductor layer formed by doping with impurities, diffusion of impurities is suppressed, and the surface-emitting type semiconductor laser characteristics such as an increase in threshold current are deteriorated. Can be suppressed.

【0020】GaInNAsはGaAs基板上に成長で
きる1.3μm,1.55μm帯レーザの活性層材料にな
り得るが、GaAsのバンドギャップ波長は0.9μm
程度でありバンドギャップ波長を長くする効果のある窒
素およびInの添加により長波長化する必要がある。G
aInNAsのIn組成(1−x)が25%以上の場
合、窒素添加量を低減できる。
GaInNAs can be an active layer material for 1.3 μm and 1.55 μm band lasers that can be grown on a GaAs substrate, but the band gap wavelength of GaAs is 0.9 μm.
It is necessary to increase the wavelength by adding nitrogen and In, which have the effect of increasing the band gap wavelength. G
When the In composition (1-x) of aInNAs is 25% or more, the amount of added nitrogen can be reduced.

【0021】請求項11記載の半導体素子の製造方法
は、前記GaxIn1-xyAs1-y(0≦x≦0.75,
0<y<1)層の成長温度より高い温度となる工程の温
度を780℃以下にしたものである。
According to a eleventh aspect of the present invention, in the method of manufacturing a semiconductor device, the Ga x In 1-x N y As 1-y (0 ≦ x ≦ 0.75,
0 <y <1) The temperature in the step that is higher than the growth temperature of the layer is set to 780 ° C. or less.

【0022】GaInNAsのIn組成(1−x)が2
5%以上の場合、つまりGaAs基板に対して大きな歪
みを有している場合、あまり高温で熱処理すると歪みの
緩和等により結晶性が悪化する場合があり、780℃以
下の適切な温度での熱処理が必要である。
The In composition (1-x) of GaInNAs is 2
In the case of 5% or more, that is, when the GaAs substrate has a large strain, if the heat treatment is performed at an excessively high temperature, the crystallinity may be deteriorated due to relaxation of the strain or the like, and the heat treatment may be performed at an appropriate temperature of 780 ° C. or less. is necessary.

【0023】請求項12記載の半導体素子の製造方法
は、上述した半導体素子の製造方法において、前記III
−V族混晶半導体層の形成方法の一例として、MOCV
D法(Metal Organic Chemical Vapor Deposition;有
機金属化学気相成長法)またはMBE法(Molecular Be
am Epitaxy;分子線エピタキシャル成長法)に具体化し
たものである。
According to a twelfth aspect of the present invention, in the method for manufacturing a semiconductor device described above,
As an example of a method for forming a group V mixed crystal semiconductor layer, MOCV
Method D (Metal Organic Chemical Vapor Deposition) or MBE (Molecular Be
am Epitaxy (molecular beam epitaxial growth method).

【0024】請求項13記載の半導体素子は、上述した
各半導体素子の製造方法を用いて作製された半導体素子
であり、請求項14記載の光学システムは、このような
半導体素子を備えた光学システムであり、請求項15
は、光学システムを光モジュール,光インターコネクシ
ョン,あるいは光ファイバ通信システムに具体化したも
のである。
A semiconductor device according to a thirteenth aspect is a semiconductor device manufactured by using the above-described method for manufacturing each semiconductor device, and an optical system according to a fourteenth aspect includes an optical system including such a semiconductor device. And claim 15
Is an optical system embodied in an optical module, an optical interconnection, or an optical fiber communication system.

【0025】請求項13の半導体素子は、請求項1〜1
2の製造方法を用い、窒素を含んだIII−V族混晶半導
体層成長後、簡便な工程で熱処理を行うことで容易に結
晶性が改善し、高品質かつ信頼性に優れた半導体素子が
得ることができる。さらに請求項14および15の光学
システムはその高品質で信頼性の優れた半導体素子を用
いるので、高性能で高信頼のシステムを実現することが
できる。
According to a thirteenth aspect of the present invention, there is provided the semiconductor device according to the first aspect.
After the growth of a nitrogen-containing group III-V mixed crystal semiconductor layer using the manufacturing method 2 above, the crystallinity is easily improved by performing a heat treatment in a simple process to obtain a semiconductor element having high quality and excellent reliability. Obtainable. Further, since the optical system according to the fourteenth and fifteenth aspects uses a semiconductor element having high quality and excellent reliability, a high-performance and high-reliability system can be realized.

【0026】[0026]

【発明の実施の形態】<本発明の原理の説明ための実験
>本実験では、窒素を含んだIII−V族混晶半導体層と
してGaInNAsを用いて活性層成長後に上部にAl
GaAsまたはGaInPクラッド層をGaInNAs
より高温で成長することを想定して熱処理実験を行って
いる。面方位(100)のGaAs基板上にGaAs層
(0.2μm),GaInNAs井戸層(7nm)とG
aAs層(50nm)を順次成長させた。この場合の成
長温度は600℃であった。各試料は、In組成割合を
同じにし(30%)、窒素の組成割合だけ変えた。その
後、MOCVD成長装置を用いてAsH3雰囲気中、6
80℃,700℃,および780℃で20分間熱処理し
た。
DESCRIPTION OF THE PREFERRED EMBODIMENTS <Experiment for Explaining the Principle of the Present Invention> In this experiment, GaInNAs was used as a group III-V mixed crystal semiconductor layer containing nitrogen.
GaAs or GaInP cladding layer is formed of GaInNAs
A heat treatment experiment is performed assuming that the growth will be at a higher temperature. A GaAs layer (0.2 μm), a GaInNAs well layer (7 nm) and a G
An aAs layer (50 nm) was grown sequentially. The growth temperature in this case was 600 ° C. In each sample, the composition ratio of In was the same (30%), and the composition ratio of nitrogen was changed. Thereafter, AsH 3 atmosphere using a MOCVD growth system, 6
Heat treatment was performed at 80 ° C., 700 ° C., and 780 ° C. for 20 minutes.

【0027】図1は、上記実験の結果得られた各試料の
PL(Photoluminescence)特性を示す図である。図
中、a)は熱処理温度が780℃、窒素(N)の組成割
合が0.2%の場合、b)は熱処理温度が700℃、窒
素(N)の組成割合が0.2%の場合、c)は熱処理温
度が680℃、窒素(N)の組成割合が0.5%の場
合、d)は熱処理温度が680℃、窒素(N)の組成割
合が0.8%の場合のPL特性であり、点線は熱処理前
のスペクトルを、実線は熱処理後のスペクトルを示して
いる。
FIG. 1 is a diagram showing PL (Photoluminescence) characteristics of each sample obtained as a result of the above experiment. In the figure, a) when the heat treatment temperature is 780 ° C. and the composition ratio of nitrogen (N) is 0.2%, b) when the heat treatment temperature is 700 ° C. and the composition ratio of nitrogen (N) is 0.2% , C) is the PL when the heat treatment temperature is 680 ° C. and the composition ratio of nitrogen (N) is 0.5%, and d) is the PL when the heat treatment temperature is 680 ° C. and the composition ratio of nitrogen (N) is 0.8%. The dotted line shows the spectrum before the heat treatment, and the solid line shows the spectrum after the heat treatment.

【0028】図1によれば、熱処理によりピーク波長が
短波長側にシフトすること、熱処理温度が高い方がシフ
ト量が大きいことがわかる。また、同じ温度では窒素量
が違う試料間(図中c,d参照)でシフト量は同じであ
り、このシフトの原因はInの拡散であると考えられ
る。
FIG. 1 shows that the peak wavelength shifts to the shorter wavelength side due to the heat treatment, and that the shift amount increases as the heat treatment temperature increases. At the same temperature, the amount of shift is the same between samples having different amounts of nitrogen (see c and d in the figure), and it is considered that the cause of this shift is diffusion of In.

【0029】また、発光強度は780℃では低下してお
り(図中a参照)、780℃未満の他の温度では増加し
ている(図中、b,c,d参照)ことがわかる。増加の
原因は熱処理による活性層中の欠陥の減少と考えられ、
低下の原因は結晶性の劣化と考えられる。このようにG
aInNAs活性層を成長してから780℃未満の温度
で熱処理すると結晶性が改善し、780℃以上の高温で
熱処理すると不具合が生じることがわかった。
Further, it can be seen that the emission intensity decreases at 780 ° C. (see a in the figure) and increases at other temperatures below 780 ° C. (see b, c, d in the figure). The cause of the increase is considered to be a decrease in defects in the active layer due to the heat treatment.
The cause of the decrease is considered to be crystallinity deterioration. Thus G
It has been found that when the aInNAs active layer is grown and then heat-treated at a temperature lower than 780 ° C., the crystallinity is improved, and when the heat treatment is performed at a high temperature of 780 ° C. or higher, problems occur.

【0030】<第1の実施例>上述した効果を利用した
本発明の第1の実施例の半導体レーザについて、図面を
用いて詳細に説明する。図2は、実施例1の半導体レー
ザ素子の断面図を示す図である。最も簡単な構造である
絶縁膜ストライプ型レーザを例にして説明する。層構造
としてはSCH−DQW(Separate Confinement Heter
ostructure Double Quantum Well)構造である。
<First Embodiment> A semiconductor laser according to a first embodiment of the present invention utilizing the above-described effects will be described in detail with reference to the drawings. FIG. 2 is a diagram illustrating a cross-sectional view of the semiconductor laser device according to the first embodiment. Description will be made by taking an example of an insulating film stripe type laser having the simplest structure. As a layer structure, SCH-DQW (Separate Confinement Heter)
ostructure Double Quantum Well).

【0031】面方位(100)のn−GaAs基板10
1上にSeドープn−GaAsバッファ層102,Se
ドープn−Ga0.5In0.5P下部クラッド層(1.5μ
m)103,アンドープGaAs下部光ガイド層(10
0nm)104,アンドープGa0.63In0.370.006
As0.994井戸層とアンドープGaAsバリア層(14.
7nm)からなる活性層105,アンドープGaAs上
部光ガイド層(100nm)106,Znドープp−G
0.5In0.5P上部クラッド層(1.5μm)107,
Znドープp−GaAsコンタクト層(0.3μm)1
08が順次成長されている。
An n-GaAs substrate 10 having a plane orientation of (100)
1, a Se-doped n-GaAs buffer layer 102, Se
Doped n-Ga 0.5 In 0.5 P lower cladding layer (1.5 μm)
m) 103, undoped GaAs lower light guide layer (10
0 nm) 104, undoped Ga 0.63 In 0.37 N 0.006
As 0.994 well layer and undoped GaAs barrier layer (14.
7 nm), an undoped GaAs upper light guide layer (100 nm) 106, Zn-doped p-G
a 0.5 In 0.5 P upper cladding layer (1.5 μm) 107,
Zn-doped p-GaAs contact layer (0.3 μm) 1
08 are sequentially grown.

【0032】上記構造において、GaInNAs井戸層
のIn組成xを37%,窒素組成を0.6%とした。G
aInNAs井戸層の厚さは7.7nmとした。成長方
法はMOCVD法を採用した。キャリアガスにはH2
用いた。原料にはTMG(トリメチルガリウム),TM
I(トリメチルインジウム),AsH3(アルシン),
PH3(フォスフィン)、そして窒素の原料にはDMH
y(ジメチルヒドラジン)を用いた。DMHyは低温で
分解するので600℃以下の低温成長に適している。本
実施例ではGaInNAs井戸層を550℃で成長させ
た。特に、歪みの大きい量子井戸層を成長させる場合
は、例えば、500℃〜600℃程度の低温成長が好ま
しい。
In the above structure, the In composition x of the GaInNAs well layer was 37%, and the nitrogen composition was 0.6%. G
The thickness of the aInNAs well layer was 7.7 nm. The MOCVD method was adopted as the growth method. H 2 was used as a carrier gas. The raw materials are TMG (trimethylgallium), TM
I (trimethylindium), AsH 3 (arsine),
PH 3 (phosphine), and DMH as the source of nitrogen
y (dimethylhydrazine) was used. Since DMHy decomposes at low temperatures, it is suitable for low-temperature growth at 600 ° C. or lower. In this embodiment, the GaInNAs well layer was grown at 550 ° C. In particular, when growing a quantum well layer having a large strain, low temperature growth of, for example, about 500 ° C. to 600 ° C. is preferable.

【0033】GaAs光ガイド層104と106もGa
InNAs井戸層と同じ550℃で成長し、上部GaA
s光ガイド層106の成長後、成長を中断し基板温度を
700℃に上げ3分間熱処理を行った。その後、温度を
620℃に下げZnドープ上部GaInPクラッド層1
07およびGaAsコンタクト層108を成長させた。
p側電極110が電流注入部となる部分を除去した絶縁
膜109を介して形成されている。GaAsコンタクト
層108は電流注入部分以外はエッチングにより除去し
た構造とした。裏面にはn側電極111が形成されてい
る。
The GaAs light guide layers 104 and 106 are also Ga
Grown at 550 ° C., the same as the InNAs well layer,
After the growth of the s light guide layer 106, the growth was interrupted, the substrate temperature was raised to 700 ° C, and a heat treatment was performed for 3 minutes. Thereafter, the temperature was lowered to 620 ° C., and the Zn-doped upper GaInP cladding layer 1 was formed.
07 and a GaAs contact layer 108 were grown.
The p-side electrode 110 is formed via the insulating film 109 from which a portion serving as a current injection portion has been removed. The GaAs contact layer 108 had a structure in which portions other than the current injection portion were removed by etching. An n-side electrode 111 is formed on the back surface.

【0034】本実施例では、上部光ガイド層成長後、成
長を中断し基板温度を3分間700℃に上げる工程、お
よび620℃でのZnドープ上部クラッド層107およ
びGaAsコンタクト層108の成長工程が熱処理工程
に相当している。
In this embodiment, after the growth of the upper light guide layer, the step of stopping the growth and raising the substrate temperature to 700 ° C. for 3 minutes and the step of growing the Zn-doped upper cladding layer 107 and the GaAs contact layer 108 at 620 ° C. This corresponds to a heat treatment step.

【0035】GaInNAs井戸層の成長温度より高い
温度で上部クラッド層107およびGaAsコンタクト
層108を成長するだけでも効果はあるが、熱処理温度
はGaInNAs井戸層成長温度より高い温度、例えば
650℃〜780℃程度の高温が好ましい。
Although it is effective to simply grow the upper cladding layer 107 and the GaAs contact layer 108 at a temperature higher than the growth temperature of the GaInNAs well layer, the heat treatment temperature is higher than the growth temperature of the GaInNAs well layer, for example, 650 ° C. to 780 ° C. Higher temperatures are preferred.

【0036】このような高温でZnドープ上部クラッド
層107を成長させると、ドープしている不純物(本実
施例ではZn)が活性領域(GaInNAs活性層(井
戸層)およびGaAs光ガイド層104,106)に拡
散し内部損失を大きくするなど、半導体レーザの特性を
悪くする原因になってしまう。このため、不純物(Z
n)をドープするクラッド層の成長温度は、拡散を低減
するためにできるだけ低い温度での成長が適しており、
そのため不純物をドープするクラッド層成長前に高温で
の熱処理工程を設けることが好ましかった。
When the Zn-doped upper cladding layer 107 is grown at such a high temperature, the doped impurity (Zn in this embodiment) becomes active region (GaInNAs active layer (well layer) and GaAs light guide layers 104 and 106). ) To increase the internal loss, thereby deteriorating the characteristics of the semiconductor laser. Therefore, the impurities (Z
The growth temperature of the cladding layer doped with n) is preferably as low as possible in order to reduce diffusion.
Therefore, it is preferable to provide a heat treatment step at a high temperature before growing the clad layer doped with the impurity.

【0037】本実施例では、上部光ガイド層成長後基板
温度を700℃に上げ3分間熱処理を行った。熱処理工
程は、GaInNAs井戸層の表面がさらされた状態で
はなく、少なくとも1原子層からなる他の上部半導体層
で覆った後に熱処理を行うことで、V族原子の脱離およ
び表面原子の移動のため表面近傍の結晶性の劣化を抑え
ることができた。つまり、上部光ガイド層106の成長
途中から温度を上げて熱処理を行っても効果が得られ
る。
In this embodiment, after the growth of the upper light guide layer, the substrate temperature was raised to 700 ° C. and heat treatment was performed for 3 minutes. In the heat treatment step, the heat treatment is performed after the surface of the GaInNAs well layer is not exposed but covered with another upper semiconductor layer composed of at least one atomic layer, so that the removal of group V atoms and the movement of surface atoms are performed. Therefore, the deterioration of crystallinity near the surface could be suppressed. That is, the effect can be obtained even if the heat treatment is performed while increasing the temperature during the growth of the upper light guide layer 106.

【0038】このように作製した半導体レーザのしきい
電流密度は1kA/cm2以下であった。発振波長は約
1.3μmであった。25℃〜80℃における特性温度
は200Kを超え、非常に良好であった。また結晶性が
良好なので長寿命であった。また発振波長は窒素組成,
In組成および井戸層の厚さ等により制御可能であっ
た。
The threshold current density of the semiconductor laser thus manufactured was 1 kA / cm 2 or less. The oscillation wavelength was about 1.3 μm. The characteristic temperature at 25 ° C to 80 ° C exceeded 200K and was very good. In addition, since the crystallinity was good, the life was long. The oscillation wavelength is nitrogen composition,
It could be controlled by the In composition and the thickness of the well layer.

【0039】上記説明では、MOCVD法での成長の例
を示したが、MBE法等他の成長方法を採用することも
可能である。また、窒素の原料にDMHyを用いた例を
示したが、活性化した窒素やNH3等他の窒素化合物を
用いることもできる。砒素(As)の原料にTBA(タ
ーシャルブチルアルシン)等の有機砒素を用いることも
できる。また、上記説明では、積層構造として2重量子
井戸構造(DQW)の例を示したが、他の井戸数の量子
井戸を用いた構造(SQW,MQW)等を用いることも
できる。また、各層の組成厚さ等は必要に応じて上述し
た以外の値を設定してもよい。クラッド層には、上述し
たGaInPと同様にワイドギャップのAlGaAsを
用いることもできる。レーザ素子の構造も上記図2以外
の他の構造にしてもかまわない。
In the above description, an example of growth by the MOCVD method has been described, but other growth methods such as the MBE method can be adopted. Although an example using DMHy as a nitrogen source has been described, activated nitrogen and other nitrogen compounds such as NH 3 can also be used. Organic arsenic such as TBA (tertiary butyl arsine) can also be used as a raw material for arsenic (As). In the above description, a double quantum well structure (DQW) is shown as an example of a stacked structure, but a structure (SQW, MQW) using a quantum well of another number of wells may be used. The composition thickness of each layer may be set to a value other than the above as needed. For the cladding layer, AlGaAs having a wide gap can be used similarly to GaInP described above. The structure of the laser element may be other than that shown in FIG.

【0040】<第2の実施例>本発明の第2の実施例の
半導体レーザについて、図面を用いて詳細に説明する。
図3は、実施例2の半導体レーザ素子の断面図を示す図
である。第1の実施例と異なる点は、アンドープGaA
s上部光ガイド層(100nm)106とZnドープp
−Ga0.5In0.5P上部クラッド層(1.5μm)10
7の間にアンドープGa0.5In0.5P層(0.05μ
m)112を設けたことである。
<Second Embodiment> A semiconductor laser according to a second embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 3 is a diagram illustrating a cross-sectional view of the semiconductor laser device according to the second embodiment. The difference from the first embodiment is that undoped GaAs
s Upper light guide layer (100 nm) 106 and Zn-doped p
-Ga 0.5 In 0.5 P upper cladding layer (1.5 μm) 10
7 undoped Ga 0.5 In 0.5 P layer (0.05 μm).
m) 112 is provided.

【0041】本実施例においてはGaInNAs井戸層
を570℃で成長している。GaAs光ガイド層10
4,106もGaInNAs井戸層と同じ570℃で成
長し、次にアンドープGa0.5In0.5P層(0.05μ
m)112を720℃で成長し、その後温度を640℃
に下げてZnドープ上部GaInPクラッド層107お
よびGaAsコンタクト層108を成長させた。
In this embodiment, the GaInNAs well layer is grown at 570.degree. GaAs light guide layer 10
4,106 are also grown at 570 ° C., the same as the GaInNAs well layer, and then undoped Ga 0.5 In 0.5 P layer (0.05 μm).
m) grow 112 at 720 ° C., then raise the temperature to 640 ° C.
And a Zn-doped upper GaInP cladding layer 107 and a GaAs contact layer 108 were grown.

【0042】本実施例では、GaInNAs層の成長温
度より高い720℃でのアンドープGa0.5In0.5P層
成長、および640℃でのZnドープ上部GaInPク
ラッド層107およびGaAsコンタクト層108成長
が熱処理工程を兼ねている。GaInNAs層の成長温
度より高い温度で上部クラッド層107およびGaAs
コンタクト層108を成長するだけでも効果はあるが、
熱処理温度は700℃程度の高温が好ましい。
In this embodiment, the heat treatment process is performed by growing the undoped Ga 0.5 In 0.5 P layer at 720 ° C. higher than the growth temperature of the GaInNAs layer and growing the Zn-doped upper GaInP clad layer 107 and the GaAs contact layer 108 at 640 ° C. Also serves as. At a temperature higher than the growth temperature of the GaInNAs layer, the upper cladding layer 107 and the GaAs
Although the growth of the contact layer 108 is effective,
The heat treatment temperature is preferably as high as about 700 ° C.

【0043】このような高温でZnドープ上部クラッド
層107を成長すると、ドープしている不純物(本実施
例ではZn)が活性領域に拡散して内部損失を大きくす
るなど、半導体レーザの特性を悪くする原因になってし
まう。このため不純物をドープするクラッド層の成長温
度は拡散を低減するため700℃以下のできるだけ低温
が適している。このため不純物をドープするクラッド層
成長前に高温での熱処理工程を設けることが好ましい。
本実施例では、Znドープ上部GaInPクラッド層1
07の成長は620℃の低温で行い拡散を低減し、Zn
ドープ上部GaInPクラッド層107の前にアンドー
プGa0.5In0.5P層112を設け、700℃の高温で
成長することでこれを実現している。素子特性など効果
は実施例1と同様であった。クラッド層としてアンドー
プ層112を入れたので活性領域まで不純物が拡散し難
くなるのでドープするクラッド層の成長温度を高くする
ことができる。アンドープ層と同じ成長温度でもよい。
アンドープ層112を本実施例ではGaInPとした
が、光ガイド層よりバンドギャップが大きくかつ屈折率
が小さい材料であればこの効果が得られる。
When the Zn-doped upper cladding layer 107 is grown at such a high temperature, the doped impurity (Zn in this embodiment) diffuses into the active region to increase the internal loss, thereby deteriorating the characteristics of the semiconductor laser. Cause it to do so. For this reason, the growth temperature of the cladding layer doped with the impurity is suitably as low as 700 ° C. or less to reduce diffusion. For this reason, it is preferable to provide a heat treatment step at a high temperature before growing the cladding layer doped with impurities.
In this embodiment, the Zn-doped upper GaInP cladding layer 1 is used.
07 is grown at a low temperature of 620 ° C. to reduce diffusion,
This is realized by providing an undoped Ga 0.5 In 0.5 P layer 112 before the doped upper GaInP cladding layer 107 and growing at a high temperature of 700 ° C. The effects such as the element characteristics were the same as those in Example 1. Since the undoped layer 112 is provided as the cladding layer, impurities hardly diffuse into the active region, so that the growth temperature of the cladding layer to be doped can be increased. The growth temperature may be the same as that of the undoped layer.
Although the undoped layer 112 is made of GaInP in this embodiment, this effect can be obtained by using a material having a larger band gap and a smaller refractive index than the optical guide layer.

【0044】<第3の実施例>本発明の第3の実施例の
面発光型半導体レーザについて、図面を用いて詳細に説
明する。図4は、第3の実施例に係る面発光型半導体レ
ーザの構造を示す図である。面方位(100)のn−G
aAs基板201上に、n−AlGaAsとn−GaA
sをそれぞれの媒質内における発振波長の1/4倍の厚
さで交互に積層した周期構造(35周期)からなるn−
半導体多層膜反射鏡(下部多層膜反射鏡)202,アン
ドープ下部GaAsスペーサ層203,3層のGa0.7
In0.30.01As 0.99As井戸層とGaAsバリア層
からなる多重量子井戸(QW)活性層204,アンドー
プ上部GaAsスペーサ層205,Znドープp−Al
As層(50nm)206、p−GaAsコンタクト層
207、アンドープAlGaAsとGaAsをそれぞれ
の媒質内における発振波長の1/4倍の厚さで交互に積
層した周期構造(22周期)からなる半導体多層膜反射
鏡208、が順次成長されている。
<Third Embodiment> A third embodiment of the present invention will be described.
A detailed explanation of surface emitting semiconductor lasers using drawings.
I will tell. FIG. 4 shows a surface-emitting type semiconductor laser according to the third embodiment.
FIG. 3 is a diagram illustrating a structure of a user. N-G of plane orientation (100)
n-AlGaAs and n-GaAs on an aAs substrate 201
s is the thickness of 1/4 of the oscillation wavelength in each medium
N- composed of a periodic structure (35 periods) alternately stacked
Semiconductor multilayer mirror (lower multilayer mirror) 202,
Doped lower GaAs spacer layer 203, three layers of Ga0.7
In0.3N0.01As 0.99As well layer and GaAs barrier layer
Quantum well (QW) active layer 204 made of
Upper GaAs spacer layer 205, Zn-doped p-Al
As layer (50 nm) 206, p-GaAs contact layer
207, undoped AlGaAs and GaAs respectively
Product with a thickness of 1/4 of the oscillation wavelength in the medium of
Semiconductor multilayer film reflection consisting of laminated periodic structure (22 periods)
Mirror 208 is grown sequentially.

【0045】Ga0.7In0.30.01As0.99井戸層とG
aAsバリア層からなる多重量子井戸(QW)活性層2
04は、In組成xを30%、窒素組成を1%とした。
この量子井戸活性層204の厚さは7nmとした。成長
方法はMOCVD法を採用した。原料にはTMG(トリ
メチルガリウム),TMI(トリメチルインジウム),
AsH3(アルシン),PH3(フォスフィン)、そして
窒素の原料にはDMHy(ジメチルヒドラジン)を用い
た。DMHyは低温で分解するので、600℃以下のよ
うな低温成長に適している。
Ga 0.7 In 0.3 N 0.01 As 0.99 well layer and G
Multiple quantum well (QW) active layer 2 composed of aAs barrier layer
In No. 04, the In composition x was 30% and the nitrogen composition was 1%.
The thickness of the quantum well active layer 204 was 7 nm. The MOCVD method was adopted as the growth method. The raw materials are TMG (trimethylgallium), TMI (trimethylindium),
AsH 3 (arsine), PH 3 (phosphine), and DMHy (dimethylhydrazine) were used as raw materials for nitrogen. Since DMHy decomposes at low temperatures, it is suitable for low-temperature growth at 600 ° C. or lower.

【0046】本実施例では、GaInNAs層を540
℃で成長させた。DMHyは低温で分解するので600
度以下の低温成長に適しており、特に、低温成長の必要
な歪みの大きい量子井戸層を成長する場合に好都合であ
る。キャリアガスにはH2を用いた。本実施例ではアン
ドープ上部GaAsスペーサ層205の成長後半から不
純物をドープするZnドープp−AlAs層206の成
長前まで基板温度を540℃から700℃に上げて熱処
理を行った。不純物をドープするZnドープp−AlA
s層206より上部の層は650℃で成長させた。
In this embodiment, the GaInNAs layer is 540
Grown at ℃. DMHy decomposes at low temperature, so 600
This method is suitable for low-temperature growth at a low temperature or less, and is particularly advantageous when growing a quantum well layer having a large strain that requires low-temperature growth. H 2 was used as a carrier gas. In this embodiment, the substrate temperature was increased from 540 ° C. to 700 ° C. from the latter half of the growth of the undoped upper GaAs spacer layer 205 to before the growth of the Zn-doped p-AlAs layer 206 doped with impurities. Zn-doped p-AlA for doping impurities
The layer above the s layer 206 was grown at 650 ° C.

【0047】次に、フォトリソグラフとエッチング工程
により下部多層膜反射鏡202の上部まで直径30μm
の円形にメサエッチングし、さらに上部多層膜反射鏡2
08のみを直径10μmの円形にメサエッチングした。
AlxOy電流狭さく層2061は側面の現れたAlA
s層206を水蒸気で側面から酸化して形成した。
Next, by photolithography and an etching step, a diameter of 30 μm is
Mesa etching into a circular shape, and then the upper multilayer reflector 2
08 was mesa-etched into a circle having a diameter of 10 μm.
The AlxOy current confinement layer 2061 is made of AlA
The s layer 206 was formed by oxidizing with water vapor from the side.

【0048】次に、ポリイミドでエッチング部を埋め込
んで平坦化し、pコンタクト部209と光取り出し口と
なる上部多層膜反射鏡208上のポリイミドを除去し、
pコンタクト部にp側電極210、基板裏面にはn側電
極211を形成した。
Next, the etched portion is buried and flattened with polyimide, and the polyimide on the p-contact portion 209 and the upper multilayer mirror 208 serving as a light extraction port is removed.
A p-side electrode 210 was formed on the p-contact portion, and an n-side electrode 211 was formed on the back surface of the substrate.

【0049】本実施例では、GaInNAs層204の
成長温度より高い700℃でのアンドープ上部GaAs
スペーサ層205の成長後半から不純物をドープするZ
nドープp−AlAs層206の成長前までの成長工程
が熱処理工程に相当している。不純物をドープする層の
成長温度は拡散を低減するため700℃以下のできるだ
け低温が適している。本実施例では、不純物をドープす
る層206の成長前に高温での熱処理工程を設けてGa
InNAs井戸活性層204の結晶性改善を行ってい
る。
In this embodiment, the undoped upper GaAs at 700 ° C. higher than the growth temperature of the GaInNAs layer 204 is used.
Z for doping impurities from the latter half of the growth of the spacer layer 205
The growth process before the growth of the n-doped p-AlAs layer 206 corresponds to a heat treatment process. The growth temperature of the layer to be doped with impurities is preferably as low as 700 ° C. or less in order to reduce diffusion. In the present embodiment, a heat treatment process at a high temperature is provided before the growth of the layer 206 to be doped with impurities.
The crystallinity of the InNAs well active layer 204 is improved.

【0050】上記製造方法で作製した面発光レーザの発
振波長は約1.3μmであった。しきい電流密度は1k
A/cm2以下であった。また高温での特性も良好であ
った。さらに結晶性が良好なので長寿命であった。
The oscillation wavelength of the surface emitting laser manufactured by the above manufacturing method was about 1.3 μm. Threshold current density is 1k
A / cm 2 or less. The characteristics at high temperatures were also good. Furthermore, since the crystallinity was good, the life was long.

【0051】上記説明では、MOCVD法による成長の
例を示したがMBE法等他の成長方法を用いることもで
きる。また窒素の原料にDMHyを用いた例を説明した
が、活性化した窒素やNH3等他の窒素化合物を用いる
こともできる。さらに、積層構造として3重量子井戸構
造(TQW)の例を示したが他の井戸数の量子井戸を用
いた構造(SQW,MQW)等を用いることもできる。
また各層の組成厚さ等は必要に応じて上記以外の値を設
定できる。レーザの構造も上記以外の構造にしてもかま
わない。本実施例では上部多層膜反射鏡208の下部に
p−コンタクト層207を設けたが、上部多層膜反射鏡
208の上部にコンタクト部207を設ける構造にして
もよい。多層膜反射鏡をAlGaAsとGaAsの組み
合わせとしたが、高屈折率と低屈折率が交互に積層され
た構成であればよく、AlGaAs系材料の場合、高屈
折率層としてAlNGa1-NAs(0≦N<1)、低屈折
率層としてAlMGa1-MAs(0≦N<M≦1)で構成
することができる。また、GaInP/GaAsなど、
他の材料系を用いることもできる。また、上部多層膜反
射鏡208および下部多層膜反射鏡202は半導体材料
で形成した例を示したが、これらの反射鏡の一方または
他方またはその両方は誘電体で形成するようにしてもよ
い。
In the above description, an example of the growth by the MOCVD method has been described, but other growth methods such as the MBE method can be used. In addition, although an example in which DMHy is used as the nitrogen source has been described, activated nitrogen and other nitrogen compounds such as NH 3 may be used. Further, an example of a triple quantum well structure (TQW) has been described as a laminated structure, but a structure (SQW, MQW) using a quantum well of another number of wells or the like can also be used.
The composition thickness and the like of each layer can be set to values other than the above as needed. The structure of the laser may be other than the above. In this embodiment, the p-contact layer 207 is provided below the upper multilayer reflector 208, but a structure in which the contact portion 207 is provided above the upper multilayer reflector 208 may be adopted. Although the multilayer film reflecting mirror is made of a combination of AlGaAs and GaAs, any structure may be used as long as a high refractive index and a low refractive index are alternately laminated. In the case of an AlGaAs-based material, Al N Ga 1 -N is used as a high refractive index layer. As (0 ≦ N <1), and the low refractive index layer can be composed of Al M Ga 1-M As (0 ≦ N <M ≦ 1). Also, GaInP / GaAs, etc.
Other material systems can be used. Further, although an example has been shown in which the upper multilayer film reflecting mirror 208 and the lower multilayer film reflecting mirror 202 are formed of a semiconductor material, one or both of these mirrors may be formed of a dielectric material.

【0052】なお、本発明は、発光素子のみならず受光
素子や電子素子等GaxIn1-xyAs1-y(0≦x≦
1,0<y<1)のような窒素(N)と他のV族元素を
含んだIII−V族混晶半導体を用いた各種半導体素子に
適用できる。
In the present invention, Ga x In 1 -x N y As 1 -y (0 ≦ x ≦
The present invention can be applied to various semiconductor elements using a group III-V mixed crystal semiconductor containing nitrogen (N) such as 1,0 <y <1) and another group V element.

【0053】本発明によれば、半導体レーザの温度特性
が非常に優れているので冷却素子を必要としない光通信
システムに用いることができる。光ファイバを用いた長
距離通信に用いることができるのみならず、コンピュー
タなどの機器間、ボード間、ボード内のLSI間、LS
I内の素子内の素子間など、光インターコネクションと
しての短距離通信に用いることができる。
According to the present invention, since the temperature characteristics of the semiconductor laser are very excellent, it can be used for an optical communication system which does not require a cooling element. Not only can it be used for long-distance communication using optical fibers, but also between devices such as computers, between boards, between LSIs in boards,
It can be used for short-distance communication as optical interconnection, such as between elements within I.

【0054】特に、面発光レーザは端面発光型レーザに
比較して桁違いに低消費電力化することができ、2次元
アレイ化が容易になので、並列伝送型の光通信システム
に適している。波長としては光ファイバの伝送損失の小
さい1.3μm帯、1.55μm帯が好ましいが、これま
で満足な性能の発振波長1.3μm帯、1.55μm帯の
面発光レーザは実現されていなかった。本発明によれ
ば、結晶性の良好なGaInNAsを含んだ半導体素子
を作製できるので、高性能の光送受信モジュール、光イ
ンターコネクション、光ファイバ通信システムなどの光
学システムを実現できる。
In particular, the surface emitting laser can reduce the power consumption by orders of magnitude as compared with the edge emitting laser, and can be easily formed into a two-dimensional array. As the wavelength, the 1.3 μm band and the 1.55 μm band where the transmission loss of the optical fiber is small are preferable, but a surface emitting laser having an oscillation wavelength of 1.3 μm and 1.55 μm with satisfactory performance has not been realized. . According to the present invention, since a semiconductor element containing GaInNAs having good crystallinity can be manufactured, an optical system such as a high-performance optical transceiver module, optical interconnection, or optical fiber communication system can be realized.

【0055】[0055]

【発明の効果】本発明によれば、以下のような効果が得
られる。 (請求項1における効果)窒素を含んだIII−V族混晶
半導体層成長後、熱処理を行うことで結晶性が改善する
が、半導体素子構造成長後ではなく、熱処理を窒素を含
んだIII−V族混晶半導体層の成長終了時点から上部半
導体層成長終了時点の間に上記III−V族混晶半導体層
の成長温度より高い温度となる工程を含むことでも結晶
性改善効果が得られる。この場合、熱処理工程を他の装
置を用いずに半導体素子成長工程中に同一装置で行うこ
とができる。また、この熱処理工程を少なくとも不純物
をドープして形成される上部半導体層の成長開始前を含
んでいることで不純物の拡散が抑えられ半導体素子特性
の劣化を抑えることができ、高品質の半導体素子が得ら
れる。
According to the present invention, the following effects can be obtained. (Effect of Claim 1) The crystallinity is improved by performing a heat treatment after the growth of a nitrogen-containing group III-V mixed crystal semiconductor layer. The effect of improving the crystallinity can also be obtained by including a step of raising the temperature above the growth temperature of the III-V mixed crystal semiconductor layer between the end of the growth of the group V mixed crystal semiconductor layer and the end of the growth of the upper semiconductor layer. In this case, the heat treatment step can be performed by the same apparatus during the semiconductor element growth step without using another apparatus. Further, since this heat treatment step includes at least before the start of the growth of the upper semiconductor layer formed by doping the impurities, diffusion of the impurities can be suppressed, and deterioration of the characteristics of the semiconductor element can be suppressed. Is obtained.

【0056】(請求項2における効果)熱処理を窒素を
含んだIII−V族混晶半導体層の表面をさらしたままで
行うとV属原子の脱離および表面原子の移動のため表面
近傍の結晶性が劣化し、結果として半導体素子の特性を
劣化させてしまうが、少なくとも1原子層からなる他の
上部半導体層で覆った後熱処理を行うとこれを防ぐこと
ができ、結晶性の良好な半導体素子を得ることができ
る。
(Effect of Claim 2) If the heat treatment is performed while the surface of the nitrogen-containing group III-V mixed crystal semiconductor layer is exposed, the crystallinity near the surface due to desorption of group V atoms and movement of surface atoms. Is deteriorated, and as a result, the characteristics of the semiconductor element are deteriorated. However, if the heat treatment is performed after the semiconductor element is covered with another upper semiconductor layer composed of at least one atomic layer, this can be prevented, and the semiconductor element having good crystallinity can be prevented. Can be obtained.

【0057】(請求項3〜6における効果)半導体レー
ザの場合、窒素を含んだIII−V族混晶半導体層成長
後、熱処理を行うことで結晶性が改善するが、半導体レ
ーザ構造成長後ではなく、熱処理を窒素を含んだIII−
V族混晶半導体層の成長終了時点から半導体レーザ構造
成長終了時点の間に上記III−V族混晶半導体層の成長
温度より高い温度となる工程を含むことでも結晶性改善
効果が得られる。この場合、熱処理工程を他の装置を用
いずに半導体レーザ構造成長工程中に同一装置で行うこ
とができる。また、この熱処理工程の期間に少なくとも
不純物をドープして形成される上部クラッド層の成長開
始前を含ませることで、不純物の拡散が抑えられ、しき
い値電流の増加などの半導体レーザ特性の劣化を抑えら
れ、これにより高品質の半導体素子を得ることができ
る。また高温で不純物がドープされた上部クラッド層を
成長させると不純物が活性層に拡散して半導体素子の性
能を悪化してしまう原因が、不純物がドープされた上部
クラッド層の下(基板側)に不純物をドープしていない
クラッド層を設け、この層を高温で成長することにより
熱処理を行うことにより、不純物がドープされた上部ク
ラッド層をより低温で成長させることができる。これに
より不純物の活性層への拡散を低減することができ、高
品質の半導体素子を得ることが可能になった。
(Effects of Claims 3 to 6) In the case of a semiconductor laser, the crystallinity is improved by performing a heat treatment after growing a group III-V mixed crystal semiconductor layer containing nitrogen, but after growing the semiconductor laser structure. Without heat treatment, containing nitrogen III-
The effect of improving the crystallinity can also be obtained by including a step of raising the temperature above the growth temperature of the III-V mixed crystal semiconductor layer between the end of the growth of the group V mixed crystal semiconductor layer and the end of the growth of the semiconductor laser structure. In this case, the heat treatment step can be performed by the same apparatus during the semiconductor laser structure growth step without using another apparatus. In addition, by including at least the time before the start of the growth of the upper cladding layer formed by doping impurities during the heat treatment step, diffusion of impurities is suppressed, and deterioration of semiconductor laser characteristics such as an increase in threshold current is suppressed. And a high-quality semiconductor element can be obtained. When the upper clad layer doped with impurities is grown at a high temperature, the impurities diffuse into the active layer and deteriorate the performance of the semiconductor device. By providing a clad layer not doped with an impurity and performing a heat treatment by growing this layer at a high temperature, the upper clad layer doped with the impurity can be grown at a lower temperature. As a result, diffusion of impurities into the active layer can be reduced, and a high-quality semiconductor element can be obtained.

【0058】請求項5,6は組成を具体的にしたもので
ある。GaInNAsはGaAs基板上に成長できる
1.3μm,1.55μm帯レーザの活性層材料になり得
るが、GaAsのバンドギャップ波長は0.9μm程度
でありバンドギャップ波長を長くする効果のある窒素お
よびInの添加により長波長化する必要がある。請求項
4のように、GaInNAsのIn組成(1−x)が2
5%以上の場合、窒素添加量を低減でき、高品質の半導
体素子(面発光型半導体レーザ)を得ることができる。
Claims 5 and 6 specify the composition. GaInNAs can be used as an active layer material for 1.3 μm and 1.55 μm band lasers that can be grown on a GaAs substrate. However, GaAs has a band gap wavelength of about 0.9 μm, and nitrogen and In have an effect of increasing the band gap wavelength. , It is necessary to increase the wavelength. As described in claim 4, the In composition (1-x) of GaInNAs is 2
When the content is 5% or more, the amount of added nitrogen can be reduced, and a high-quality semiconductor device (surface-emitting type semiconductor laser) can be obtained.

【0059】(請求項7〜10における効果)面発光型
半導体レーザの場合、窒素を含んだIII−V族混晶半導
体層成長後、熱処理を行うことで結晶性が改善するが、
面発光型半導体レーザ構造成長後ではなく、熱処理を窒
素を含んだIII−V族混晶半導体層の成長終了時点から
面発光半導体レーザ構造成長終了時点の間に上記III−
V族混晶半導体層の成長温度より高い温度となる工程を
含むことでも結晶性改善効果が得られる。この場合、熱
処理工程を他の装置を用いずに面発光型半導体レーザ構
造成長工程中に同一装置で行うことができる。また、こ
の熱処理工程を少なくとも不純物をドープして形成され
る上部半導体層の成長開始前を含んでいることで不純物
の拡散が抑えられしきい値電流の増加などの面発光型半
導体レーザ特性の劣化を抑えられ、高品質の半導体素子
(面発光型半導体レーザ)を得ることができる。
(Effects of Claims 7 to 10) In the case of a surface-emitting type semiconductor laser, the crystallinity is improved by performing a heat treatment after growing a group III-V mixed crystal semiconductor layer containing nitrogen.
The heat treatment is performed not after the growth of the surface-emitting type semiconductor laser structure but between the time when the growth of the group III-V mixed crystal semiconductor layer containing nitrogen and the time when the growth of the surface-emitting semiconductor laser structure is completed.
The effect of improving the crystallinity can also be obtained by including a step in which the temperature is higher than the growth temperature of the group V mixed crystal semiconductor layer. In this case, the heat treatment step can be performed by the same apparatus during the surface-emitting type semiconductor laser structure growth step without using another apparatus. Also, since this heat treatment step includes at least before the start of the growth of the upper semiconductor layer formed by doping with impurities, diffusion of impurities is suppressed, and the surface-emitting type semiconductor laser characteristics such as an increase in threshold current are deteriorated. And a high-quality semiconductor device (surface emitting semiconductor laser) can be obtained.

【0060】請求項8〜10は組成・構造を具体的にし
たものである。GaInNAsはGaAs基板上に成長
できる1.3μm,1.55μm帯レーザの活性層材料に
なり得るが、GaAsのバンドギャップ波長は0.9μ
m程度でありバンドギャップ波長を長くする効果のある
窒素およびInの添加により長波長化する必要がある。
請求項7のように、GaInNAsのIn組成(1−
x)が25%以上の場合、窒素添加量を低減でき、高品
質の半導体素子(面発光型半導体レーザ)を得ることが
できる。
Claims 8 to 10 specify the composition and structure. GaInNAs can be an active layer material for 1.3 μm and 1.55 μm band lasers that can be grown on a GaAs substrate, but the band gap wavelength of GaAs is 0.9 μm.
It is necessary to increase the wavelength by adding nitrogen and In, which have an effect of increasing the band gap wavelength, which is about m.
As described in claim 7, the In composition of GaInNAs (1-
When x) is 25% or more, the amount of added nitrogen can be reduced, and a high-quality semiconductor device (surface emitting semiconductor laser) can be obtained.

【0061】(請求項11における効果)GaInNA
sのIn組成(1−x)が25%以上の場合、つまりG
aAs基板に対して大きな歪みを有している場合、あま
り高温で熱処理すると歪みの緩和等により結晶性が悪化
する場合があり、780℃以下の適切な温度で熱処理を
行うことで、結晶性が改善され、高品質の半導体素子を
得ることができる。
(Effect of Claim 11) GaInNA
When the In composition (1-x) of s is 25% or more, that is, G
If the aAs substrate has a large strain, if heat treatment is performed at an excessively high temperature, the crystallinity may be deteriorated due to relaxation of the strain or the like. By performing the heat treatment at an appropriate temperature of 780 ° C. or lower, the crystallinity may be reduced. An improved and high-quality semiconductor device can be obtained.

【0062】(請求項12における効果)窒素を含んだ
III−V族混晶半導体層は、従来公知の膜形成方法によ
って実現できる。
(Effect of Claim 12) Nitrogen-containing
The group III-V mixed crystal semiconductor layer can be realized by a conventionally known film forming method.

【0063】(請求項13〜15における効果)上述し
た請求項1〜12の製造方法を用い、窒素を含んだIII
−V族混晶半導体層成長後、簡便な工程で熱処理を行う
ことで容易に結晶性が改善し、コストを上げることな
く、高品質かつ信頼性に優れた半導体素子が得ることが
できる(請求項13)。さらにその高品質で信頼性の優
れた半導体素子を用いることによって高性能で高信頼の
光学システムを実現することができる(請求項14,1
5)。
(Effects of Claims 13 to 15) Using the above-described production method of claims 1 to 12, a nitrogen-containing III
After the growth of the group-V mixed crystal semiconductor layer, the crystallinity is easily improved by performing a heat treatment in a simple step, and a high quality and highly reliable semiconductor element can be obtained without increasing the cost. Item 13). Further, a high-performance and highly-reliable optical system can be realized by using the high-quality and highly reliable semiconductor element.
5).

【図面の簡単な説明】[Brief description of the drawings]

【図1】実験の結果得られた各試料のPL(Photolumi
nescence)特性を示す図である。
FIG. 1 shows the PL (Photoholumi) of each sample obtained as a result of the experiment.
FIG.

【図2】第1の実施例の半導体レーザ素子の断面図を示
す図である。
FIG. 2 is a cross-sectional view of the semiconductor laser device according to the first embodiment.

【図3】第2の実施例の半導体レーザ素子の断面図を示
す図である。
FIG. 3 is a sectional view of a semiconductor laser device according to a second embodiment.

【図4】第3の実施例に係る面発光型半導体レーザの構
造を示す図である。
FIG. 4 is a diagram showing a structure of a surface emitting semiconductor laser according to a third embodiment.

【符号の説明】[Explanation of symbols]

101:n−GaAs基板 102:n−GaAsバッファ層 103:n−Ga0.5In0.5P下部クラッド層 104:アンドープGaAs下部光ガイド層 105:活性層 1051:GaInNAs井戸層 1052:GaAsバリア層 106:GaAs上部光ガイド層 107:p−GaInP上部クラッド層 108:p−GaAsコンタクト層 109:絶縁層(SiO2) 110:p側電極110 111:n側電極 112:GaInP層 201:n−GaAs基板 202:n−半導体多層膜反射鏡(下部多層膜反射鏡) 203:下部GaAsスペーサ層 204:GaInNAs井戸層とGaAsバリア層から
なる多重量子井戸(QW)活性層 205:上部GaAsスペーサ層 206:p−AlAs層 207:p−GaAsコンタクト層 208:半導体多層膜反射鏡 209:pコンタクト部 210:p側電極 211:n側電極
101: n-GaAs substrate 102: n-GaAs buffer layer 103: n-Ga 0.5 In 0.5 P lower cladding layer 104: an undoped GaAs lower optical guide layer 105: an active layer 1051: GaInNAs well layer 1052: GaAs barrier layer 106: GaAs Upper light guide layer 107: p-GaInP upper cladding layer 108: p-GaAs contact layer 109: insulating layer (SiO 2 ) 110: p-side electrode 110 111: n-side electrode 112: GaInP layer 201: n-GaAs substrate 202: n-semiconductor multilayer mirror (lower multilayer mirror) 203: lower GaAs spacer layer 204: multiple quantum well (QW) active layer composed of GaInNAs well layer and GaAs barrier layer 205: upper GaAs spacer layer 206: p-AlAs Layer 207: p-GaAs contact Layer 208: semiconductor multilayer reflection mirror 209: p contact portion 210: p-side electrode 211: n-side electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K030 AA11 BA38 BA55 BA56 BB12 CA04 JA06 LA14 5F041 AA40 CA04 CA05 CA34 CA35 CA36 CA40 CA65 CA66 CA73 5F045 AA04 AB09 AB10 AB17 AB18 AC01 AC07 AC08 AC19 AD09 AD10 AF04 AF13 BB12 CA12 DA53 DA55 EB15 HA16 5F073 AA46 AA74 AB17 BA01 CA17 CB02 DA05 EA28  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K030 AA11 BA38 BA55 BA56 BB12 CA04 JA06 LA14 5F041 AA40 CA04 CA05 CA34 CA35 CA36 CA40 CA65 CA66 CA73 5F045 AA04 AB09 AB10 AB17 AB18 AC01 AC07 AC08 AC19 AD09 AD10 AF04 AF13 BB12 CA53 DA EB15 HA16 5F073 AA46 AA74 AB17 BA01 CA17 CB02 DA05 EA28

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 III族元素とN(窒素)および他の1種
以上のV族元素とから構成されるIII−V族混晶半導体
層と、該III−V族混晶半導体層の上部に成長された1
層または複数層からなる上部半導体層を有する半導体素
子の製造方法において、 前記III−V族混晶半導体層の成長終了時点から前記上
部半導体層成長終了時点の間に前記III−V族混晶半導
体層の成長温度より高い温度にする工程を設け、かつ該
工程の期間は、少なくとも不純物をドープして形成され
る上部半導体層の成長開始前を含むようにしたことを特
徴とする半導体素子の製造方法。
1. A group III-V mixed crystal semiconductor layer comprising a group III element, N (nitrogen) and at least one other group V element, and an upper part of the group III-V mixed crystal semiconductor layer. Grown one
A method of manufacturing a semiconductor device having an upper semiconductor layer comprising a plurality of layers or a plurality of layers, wherein the III-V mixed crystal semiconductor is formed between the time when the growth of the III-V mixed crystal semiconductor layer is completed and the time when the growth of the upper semiconductor layer is completed. Manufacturing a semiconductor element, wherein a step of raising the temperature to a temperature higher than the growth temperature of the layer is provided, and the period of the step includes at least before the start of growth of the upper semiconductor layer formed by doping impurities. Method.
【請求項2】 請求項1記載の半導体素子の製造方法に
おいて、 前記III−V族混晶半導体層の成長温度より高い温度に
する工程は、該III−V族混晶半導体層を少なくとも1
原子層からなる他の上部半導体層で覆った後に行われる
こと特徴とする半導体素子の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the step of setting the temperature higher than the growth temperature of the group III-V mixed crystal semiconductor layer includes the step of setting the group III-V mixed crystal semiconductor layer to at least one.
A method for manufacturing a semiconductor device, which is performed after covering with another upper semiconductor layer made of an atomic layer.
【請求項3】 請求項1または2記載の半導体素子の製
造方法において、 前記半導体素子は半導体レーザであり、前記III−V族
混晶半導体層は光を発生する活性層であり、前記半導体
レーザは前記活性層と光を閉じ込める下部クラッド層お
よび前記上部半導体層となる上部クラッド層を少なくと
も有し、前記III−V族混晶半導体層(活性層)の成長
温度より高い温度にする工程の期間は、少なくとも不純
物をドープして形成される上部クラッド層の成長開始前
を含むことを特徴とする半導体素子の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor laser, and the III-V mixed crystal semiconductor layer is an active layer that generates light. Is a period of a step of having at least a growth temperature of the III-V mixed crystal semiconductor layer (active layer), which has at least a lower cladding layer for confining light with the active layer and an upper cladding layer serving as the upper semiconductor layer. Comprises at least before the start of growth of an upper cladding layer formed by doping impurities.
【請求項4】 請求項3記載の半導体素子の製造方法に
おいて、 不純物をドープして形成される上部クラッド層の下(基
板側)に不純物をドープしていないクラッド層を有する
ことを特徴とする半導体素子の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, further comprising a non-impurity-doped cladding layer below (on the substrate side) an upper cladding layer formed by doping with an impurity. A method for manufacturing a semiconductor device.
【請求項5】 請求項1〜4のいずれか1項に記載の半
導体素子の製造方法において、 前記III−V族混晶半導体層は、In組成(1−x)が
25%以上であるGaxIn1-xyAs1-y(0≦x≦
0.75,0<y<1)を有することを特徴とする半導
体素子の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the III-V mixed crystal semiconductor layer has an In composition (1-x) of 25% or more. x In 1-x N y As 1-y (0 ≦ x ≦
0.75, 0 <y <1).
【請求項6】 請求項5記載の半導体素子の製造方法に
おいて、 前記上部半導体層はZnドープGaInPを含むことを
特徴とする半導体の製造方法。
6. The method according to claim 5, wherein the upper semiconductor layer contains Zn-doped GaInP.
【請求項7】 請求項1または2記載の半導体素子の製
造方法において、 前記半導体素子は面発光型半導体レーザであり、前記II
I−V族混晶半導体層は光を発生する活性層であり、前
記面発光型半導体レーザは前記活性層と光を閉じ込める
下部多層膜反射鏡および上部多層膜反射鏡を少なくとも
有し、前記III−V族混晶半導体層(活性層)の成長温
度より高い温度にする工程の期間は、少なくとも不純物
をドープして形成される上部半導体層の成長開始前を含
むことを特徴とする半導体素子の製造方法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein said semiconductor device is a surface emitting semiconductor laser,
The IV group mixed crystal semiconductor layer is an active layer for generating light, the surface emitting semiconductor laser has at least a lower multilayer reflector and an upper multilayer reflector for confining the active layer and light, and the III. The period of the step of raising the temperature higher than the growth temperature of the group V mixed crystal semiconductor layer (active layer) includes at least before the start of the growth of the upper semiconductor layer formed by doping impurities. Production method.
【請求項8】 請求項7記載の半導体素子の製造方法に
おいて、 前記III−V族混晶半導体層は、In組成(1−x)が
25%以上であるGaxIn1-xyAs1-y(0≦x≦
0.75,0<y<1)を有することを特徴とする半導
体素子の製造方法。
8. The method for manufacturing a semiconductor device according to claim 7, wherein the III-V mixed crystal semiconductor layer has a Ga x In 1 -xN y As having an In composition (1-x) of 25% or more. 1-y (0 ≦ x ≦
0.75, 0 <y <1).
【請求項9】 請求項7または8記載の半導体素子の製
造方法において、 前記上部半導体層はZnドープAlAsを含むことを特
徴とする半導体の製造方法。
9. The method of manufacturing a semiconductor device according to claim 7, wherein the upper semiconductor layer includes Zn-doped AlAs.
【請求項10】 請求項7から9のいずれか1項に記載
の半導体製造方法において、 前記下部多層膜反射鏡および上部多層膜反射鏡の少なく
とも一方は、高屈折率層としてAlNGa1-NAs(0≦
N<1)、低屈折率層としてAlMGa1-MAs(0≦N
<M≦1)が交互に積層された構造を有することを特徴
とする半導体素子の製造方法。
10. The semiconductor manufacturing method according to any one of claims 7 to 9, wherein at least one of the lower multilayer mirror and the upper multilayer reflection mirror, Al N Ga as a high refractive index layer 1- N As (0 ≦
N <1), Al M Ga 1-M As (0 ≦ N) as the low refractive index layer
A method for manufacturing a semiconductor device, comprising a structure in which <M ≦ 1) are alternately stacked.
【請求項11】 請求項1から10のいずれか1項に記
載の半導体素子の製造方法において、 前記GaInNAs層の成長温度より高い温度にする工
程の温度は、780℃以下であることを特徴とする半導
体素子の製造方法。
11. The method for manufacturing a semiconductor device according to claim 1, wherein the temperature of the step of raising the temperature higher than the growth temperature of the GaInNAs layer is 780 ° C. or less. Semiconductor device manufacturing method.
【請求項12】 請求項1から11のいずれか1項に記
載の半導体素子の製造方法において、 前記III−V族混晶半導体層は、MOCVD法(Metal O
rganic Chemical Vapor Deposition;有機金属化学気相
成長法)またはMBE法(Molecular Beam Epitaxy;分
子線エピタキシャル成長法)で形成されたものであるこ
とを特徴とする半導体素子の製造方法。
12. The method of manufacturing a semiconductor device according to claim 1, wherein the group III-V mixed crystal semiconductor layer is formed by MOCVD (Metal Oxide Method).
A method of manufacturing a semiconductor device, which is formed by rganic chemical vapor deposition (MBM) or MBE (Molecular Beam Epitaxy).
【請求項13】 請求項1から12のいずれか1項に記
載の半導体素子の製造方法を用いて作製されたことを特
徴とする半導体素子。
13. A semiconductor device manufactured by using the method for manufacturing a semiconductor device according to claim 1. Description:
【請求項14】 請求項13記載の半導体素子を具備す
ることを特徴とする光学システム。
14. An optical system comprising the semiconductor device according to claim 13.
【請求項15】 請求項14記載の光学システムは、光
モジュール,光インターコネクション,あるいは光ファ
イバ通信システムであることを特徴とする光学システ
ム。
15. The optical system according to claim 14, wherein the optical system is an optical module, an optical interconnection, or an optical fiber communication system.
JP2000067683A 2000-03-10 2000-03-10 Semiconductor device manufacturing method, semiconductor device manufactured by the manufacturing method, and optical system using the semiconductor device Expired - Fee Related JP4204166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000067683A JP4204166B2 (en) 2000-03-10 2000-03-10 Semiconductor device manufacturing method, semiconductor device manufactured by the manufacturing method, and optical system using the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000067683A JP4204166B2 (en) 2000-03-10 2000-03-10 Semiconductor device manufacturing method, semiconductor device manufactured by the manufacturing method, and optical system using the semiconductor device

Publications (2)

Publication Number Publication Date
JP2001257430A true JP2001257430A (en) 2001-09-21
JP4204166B2 JP4204166B2 (en) 2009-01-07

Family

ID=18586835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067683A Expired - Fee Related JP4204166B2 (en) 2000-03-10 2000-03-10 Semiconductor device manufacturing method, semiconductor device manufactured by the manufacturing method, and optical system using the semiconductor device

Country Status (1)

Country Link
JP (1) JP4204166B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319666A (en) * 2003-04-15 2004-11-11 Mitsubishi Electric Corp Semiconductor optical element and its manufacturing method
JP2007214209A (en) * 2006-02-07 2007-08-23 Sumitomo Electric Ind Ltd Method for forming group iii-v compound semiconductor, and method for manufacturing group iii-v compound semiconductor device
US7453096B2 (en) 2001-03-27 2008-11-18 Ricoh Company, Ltd. Method of fabricating a semiconductor light-emitting device
US7518161B2 (en) 2001-03-27 2009-04-14 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US7968362B2 (en) 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP2015046754A (en) * 2013-08-28 2015-03-12 日本電信電話株式会社 Method for fabricating mechanical resonator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453096B2 (en) 2001-03-27 2008-11-18 Ricoh Company, Ltd. Method of fabricating a semiconductor light-emitting device
US7518161B2 (en) 2001-03-27 2009-04-14 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US7968362B2 (en) 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US8293555B2 (en) 2001-03-27 2012-10-23 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP2004319666A (en) * 2003-04-15 2004-11-11 Mitsubishi Electric Corp Semiconductor optical element and its manufacturing method
US7691655B2 (en) 2003-04-15 2010-04-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor optical device
JP2007214209A (en) * 2006-02-07 2007-08-23 Sumitomo Electric Ind Ltd Method for forming group iii-v compound semiconductor, and method for manufacturing group iii-v compound semiconductor device
JP2015046754A (en) * 2013-08-28 2015-03-12 日本電信電話株式会社 Method for fabricating mechanical resonator

Also Published As

Publication number Publication date
JP4204166B2 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
US7940827B2 (en) Vertical-cavity, surface-emission type laser diode and fabrication process thereof
EP1182756B1 (en) Semiconductor laser device having lower threshold current
JP4084506B2 (en) Manufacturing method of semiconductor light emitting device
JP2001320134A (en) Semiconductor light-emitting device, its manufacturing method, optical transmission module, optical transmission /reception module, optical communication system, computer system, and network system
JP4204166B2 (en) Semiconductor device manufacturing method, semiconductor device manufactured by the manufacturing method, and optical system using the semiconductor device
JP4931304B2 (en) Manufacturing method of surface emitting semiconductor laser device
JP3233958B2 (en) Manufacturing method of semiconductor laminated structure
JP4253207B2 (en) Semiconductor light emitting device manufacturing method, semiconductor light emitting device, surface emitting semiconductor laser device manufacturing method, surface light emitting semiconductor laser device, surface emitting semiconductor laser array, optical transmission module, optical transmission / reception module, and optical communication system
JP2002289977A (en) Method for manufacturing semiconductor element, semiconductor element, optical transmission system, optical transmission and reception module and optical communication system
JP2004289112A (en) Semiconductor light emitting element, its manufacturing method, optical transmitting module, optical transmitting/receiving module, and optical communication system
JP4281987B2 (en) Manufacturing method of semiconductor light emitting device
JP2004288789A (en) Method for manufacturing surface-emitting semiconductor laser element, crystal growing apparatus, surface-emitting semiconductor laser element using them, optical transmitting module using surface-emitting semiconductor laser element, optical transmitting/receiving module, and optical communication system
JP2001251021A (en) GaInNAs SEMICONDUCTOR ELEMENT AND ITS MANUFACTURING METHOD
JP2008098682A (en) Semiconductor light emitting element
JP2005011995A (en) Semiconductor light emitting element, optical transmitting module, optical transmitting/receiving module, and optical communication system
JP2004200647A (en) Semiconductor light-emitting device, optical transmitter module, optical transmitter/receiver module, optical communication system, and method of manufacturing semiconductor light-emitting device
JP2002252416A (en) Optical communications system
JP2002324940A (en) Optical communication system
JP2003347232A (en) Method of manufacturing semiconductor and semiconductor element formed by the same
JP2002261398A (en) Optical communication system
JP2005150139A (en) Semiconductor light emitting element, optical transmission module, optical transmission/reception module, and optical communication system
JP2002329923A (en) Optical communication system
JP2004186484A (en) Semiconductor light emitting element, optical transmission module, optical transmission/reception module, and optical communication system
JP2002324939A (en) Optical communication system
JP2002329930A (en) Optical transmission/reception system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081014

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees