JP4961163B2 - DC coupled amplifier circuit - Google Patents

DC coupled amplifier circuit Download PDF

Info

Publication number
JP4961163B2
JP4961163B2 JP2006129048A JP2006129048A JP4961163B2 JP 4961163 B2 JP4961163 B2 JP 4961163B2 JP 2006129048 A JP2006129048 A JP 2006129048A JP 2006129048 A JP2006129048 A JP 2006129048A JP 4961163 B2 JP4961163 B2 JP 4961163B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
power supply
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006129048A
Other languages
Japanese (ja)
Other versions
JP2007300583A (en
Inventor
信行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2006129048A priority Critical patent/JP4961163B2/en
Publication of JP2007300583A publication Critical patent/JP2007300583A/en
Application granted granted Critical
Publication of JP4961163B2 publication Critical patent/JP4961163B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、オーディオ向け半導体集積回路（例えば、大規模半導体集積回路、以下「ＬＳＩ」という。）等に用いられ、異なる電源電圧で動作する直流結合された２つの増幅回路を有する直流結合増幅回路、特に、その２つの増幅回路の動作点調整の技術に関するものである。   The present invention is used in an audio semiconductor integrated circuit (for example, a large-scale semiconductor integrated circuit, hereinafter referred to as “LSI”) and the like, and includes a DC coupled amplifier circuit having two DC coupled amplifier circuits operating at different power supply voltages. In particular, the present invention relates to a technique for adjusting the operating point of the two amplifier circuits.

直流増幅回路は種々の回路等に使用され、この一例が下記の特許文献に記載されている。   The DC amplification circuit is used in various circuits and the like, and an example of this is described in the following patent document.

特開平６−３１８８２５号公報JP-A-6-318825

この特許文献１では、電源電圧や温度の変動に影響されない平衡出力を有する直流増幅回路の技術が記載されている。この直流増幅回路は、例えば、変調器の前段に設けられ、入力信号を増幅し、第１の出力電圧及び第２の出力電圧の電圧差として出力信号を変調器へ出力する直流増幅回路であって、前記入力信号の電圧レベルを電源電圧との間で分圧することにより基準電圧と実質的に等しい電圧レベルにする第１の分圧手段と、前記第１の分圧手段によって分圧された入力信号と前記第２の出力電圧とを入力し、前記第１の出力電圧として出力する第１の演算増幅器（以下「オペアンプ」という。）と、前記第１の分圧手段と実質的に等しい温度特性を有し、前記電源電圧を分圧して前記基準電圧を生成する第２の分圧手段と、前記基準電圧を入力し、前記第２の出力電圧として出力するボルテージホロア構成の第２のオペアンプとにより構成されている。   This Patent Document 1 describes a technique of a DC amplification circuit having a balanced output that is not affected by variations in power supply voltage and temperature. This DC amplifier circuit is, for example, a DC amplifier circuit that is provided in the preceding stage of the modulator, amplifies the input signal, and outputs the output signal to the modulator as a voltage difference between the first output voltage and the second output voltage. The voltage level of the input signal is divided between the power supply voltage and the voltage level substantially equal to the reference voltage by dividing the voltage level with the power supply voltage, and the voltage is divided by the first voltage dividing means. A first operational amplifier (hereinafter referred to as “op-amp”) that inputs an input signal and the second output voltage and outputs the first output voltage is substantially equal to the first voltage dividing means. A second voltage dividing unit that has a temperature characteristic and that divides the power supply voltage to generate the reference voltage; and a voltage follower configuration that inputs the reference voltage and outputs it as the second output voltage. It is composed of operational amplifiers

又、第１の電源系で動作する前置増幅回路（以下「プリアンプ」という。）と、第２の電源系で動作する電力増幅回路（以下「パワーアンプ」という。）系とにより構成される増幅器も知られている。この種の増幅器では、通常、両アンプの直流動作点が異なっているため、オーディオ用増幅器等、直流成分を増幅する必要がない場合は、交流結合を用いることが多い。   In addition, a preamplifier circuit (hereinafter referred to as “preamplifier”) that operates in the first power supply system and a power amplifier circuit (hereinafter referred to as “power amplifier”) that operates in the second power supply system are included. Amplifiers are also known. In this type of amplifier, since the DC operating points of the two amplifiers are usually different, AC coupling is often used when there is no need to amplify a DC component, such as an audio amplifier.

しかし、オーディオ帯域のような低周波では、交流結合のためのカップリング容量の値が大きくなるため、ＬＳＩに内蔵することはできない。従って、オーディオ向けＬＳＩでは、パッケージの端子数削減や外付け部品数削減のため、直流結合を用いている。   However, at a low frequency such as an audio band, the value of the coupling capacitance for AC coupling becomes large, so it cannot be built in an LSI. Therefore, in audio LSIs, DC coupling is used to reduce the number of package terminals and the number of external components.

図２は、プリアンプとパワーアンプを直流結合した従来の直流結合増幅回路の構成例を示す回路図である。   FIG. 2 is a circuit diagram showing a configuration example of a conventional DC coupling amplifier circuit in which a preamplifier and a power amplifier are DC coupled.

この直流結合増幅回路は、第１の電源電圧Vdd1により動作し、入力電圧Vinを増幅して２つの出力電圧Vim,Vipを出力するプリアンプ１０と、第２の電源電圧Vdd2により動作し、その出力電圧Vim,Vipを増幅してスピーカ３１に与える２つの出力電圧Vop,Vomを出力するパワーアンプ２０とを有している。   The DC coupling amplifier circuit operates with the first power supply voltage Vdd1, operates with the preamplifier 10 that amplifies the input voltage Vin and outputs two output voltages Vim and Vip, and the second power supply voltage Vdd2, and outputs the same. And a power amplifier 20 that amplifies the voltages Vim and Vip and outputs two output voltages Vop and Vom to be supplied to the speaker 31.

プリアンプ１０は、抵抗１１及びオペアンプ（OP）１２により入力電圧Vinを増幅して出力電圧Vimを出力する回路と、抵抗１３，１５及びオペアンプ１４により出力電圧Vimを増幅して出力電圧Vipを出力する回路とにより構成されている。各オペアンプ１２，１４の＋側入力端子には、基準電圧Vcomが印加されている。   The preamplifier 10 amplifies the input voltage Vin by the resistor 11 and the operational amplifier (OP) 12 and outputs the output voltage Vim, and amplifies the output voltage Vim by the resistors 13 and 15 and the operational amplifier 14 to output the output voltage Vip. And a circuit. A reference voltage Vcom is applied to the + side input terminals of the operational amplifiers 12 and 14.

パワーアンプ２０は、特許文献１に記載された直流増幅回路と類似する回路構成であり、抵抗２１，２４、可変抵抗２２及びオペアンプ２３により出力電圧Vimを増幅して出力電圧Vopを出力する回路と、抵抗２５，２８、可変抵抗２６及びオペアンプ２７により出力電圧Vipを増幅して出力電圧Vcomを出力する回路とにより構成されている。各オペアンプ２３，２７の＋側入力端子には、基準電圧Vcomが印加されている。可変抵抗２２，２６の抵抗値Ｒ２２，Ｒ２６は、制御レジスタ３０の出力信号により変えられる。   The power amplifier 20 has a circuit configuration similar to the DC amplifier circuit described in Patent Document 1, and includes a circuit that amplifies the output voltage Vim by the resistors 21 and 24, the variable resistor 22 and the operational amplifier 23 and outputs the output voltage Vop. , Resistors 25 and 28, a variable resistor 26, and an operational amplifier 27 to amplify the output voltage Vip and output the output voltage Vcom. A reference voltage Vcom is applied to the + side input terminals of the operational amplifiers 23 and 27. The resistance values R22 and R26 of the variable resistors 22 and 26 are changed by the output signal of the control register 30.

図３は、図２の直流結合増幅回路の動作を示す信号波形図である。
プリアンプ１０の直流動作点の基準電圧Vcomと、パワーアンプ２０の直流動作点の基準電圧Vodcとしては、信号振幅を大きくとったほうが 信号対雑音比（Ｓ／Ｎ比）やパワーの点で有利なので、通常、電源電圧Vdd1,Vdd2の１／２付近に設定される。従って、両電源電圧Vdd1,Vdd2が異なる場合、動作レベルをシフトする必要がある。そこで、図２のパワーアンプ２０では、オペアンプ２３，２７を２入力の反転加算回路構成とし、一方の入力端子に信号を入力し、他方の入力端子はグランドに接続することにより、負の基準電圧−Vcomを加算して出力レベルをシフトさせている。シフト量は、可変抵抗２２，２６の抵抗値Ｒ２２，Ｒ２６を変化させることにより調整される。 FIG. 3 is a signal waveform diagram showing the operation of the DC coupling amplifier circuit of FIG.
As the reference voltage Vcom at the DC operating point of the preamplifier 10 and the reference voltage Vodc at the DC operating point of the power amplifier 20, it is advantageous in terms of signal-to-noise ratio (S / N ratio) and power to increase the signal amplitude. Normally, it is set to about ½ of the power supply voltages Vdd1 and Vdd2. Therefore, when the power supply voltages Vdd1 and Vdd2 are different, it is necessary to shift the operation level. Therefore, in the power amplifier 20 of FIG. 2, the operational amplifiers 23 and 27 have a two-input inverting addition circuit configuration, a signal is input to one input terminal, and the other input terminal is connected to the ground, whereby a negative reference voltage is obtained. −Vcom is added to shift the output level. The shift amount is adjusted by changing the resistance values R22 and R26 of the variable resistors 22 and 26.

しかしながら、従来の図２の直流結合増幅回路では、次の（ａ）、（ｂ）のような課題があった。   However, the conventional DC coupling amplifier circuit of FIG. 2 has the following problems (a) and (b).

（ａ） 図２の回路構成では、パワーアンプ２０の直流動作点がプリアンプ１０の直流動作点の基準電圧Vcomに依存している。そのため、２つの電源電圧Vdd1,Vdd2に合わせてレベルシフト用の抵抗値Ｒ２２，Ｒ２６を変える必要があり、異なる電源電圧Vdd1,Vdd2に対応させる場合は、例えば制御レジスタ３０を設け、使用電圧に応じて抵抗切り替えの情報を外部より制御レジスタ３０に書き込む必要があり、不利不便であった。   (A) In the circuit configuration of FIG. 2, the DC operating point of the power amplifier 20 depends on the reference voltage Vcom of the DC operating point of the preamplifier 10. For this reason, it is necessary to change the resistance values R22 and R26 for level shift according to the two power supply voltages Vdd1 and Vdd2, and in order to correspond to different power supply voltages Vdd1 and Vdd2, for example, a control register 30 is provided, depending on the use voltage. Thus, it is necessary to write resistance switching information to the control register 30 from the outside, which is disadvantageous.

（ｂ） パワーアンプ２０の電源として電池を使う場合、放電と共に電池電圧が低下してパワーアンプ２０の電源電圧Vdd2も変化する。そのため、電池電圧に応じてそのときの最大パワーを得られるようにするためには、レベルシフト用抵抗値Ｒ２２，Ｒ２６を電源電圧Vdd2によって変化させる制御（即ち、電源電圧Vdd2を測定して抵抗切り替えを行うという制御）が必要であり、回路構成が複雑化するという課題があった。   (B) When a battery is used as the power source of the power amplifier 20, the battery voltage decreases with the discharge and the power source voltage Vdd2 of the power amplifier 20 also changes. Therefore, in order to obtain the maximum power at that time according to the battery voltage, control for changing the level shift resistance values R22 and R26 according to the power supply voltage Vdd2 (that is, switching the resistance by measuring the power supply voltage Vdd2). There is a problem that the circuit configuration becomes complicated.

請求項１に係る発明の直流結合増幅回路は、第１の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、第２の電源電圧及び前記直流動作レベルが入力され、前記第２の電源電圧の変化に対応して変化するシフト電流を発生するシフト電流発生回路と、前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第２の電源電圧で動作し、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅する第２の増幅回路とを備え、前記第２の電源電圧により、前記第１の入力端子から入力される電圧のレベルシフト量を変化させるようにしている。 According to a first aspect of the present invention, there is provided a first coupled amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a predetermined direct current operating level; A shift current generating circuit that receives the second power supply voltage and the DC operating level and generates a shift current that changes in response to a change in the second power supply voltage; and a first DC coupled to the output terminal. And a second input terminal for inputting the shift current, operates with the second power supply voltage, and shifts the voltage input from the first input terminal with the shift current. A second amplifying circuit for amplifying, and a level shift amount of a voltage input from the first input terminal is changed by the second power supply voltage.

請求項２、３に係る発明の直流結合増幅回路は、第１の電源電圧で動作し、第１の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、第２の直流動作レベルと第２の電源電圧に対応する基準レベルとを比較し、この比較結果に基づき、シフト電流を選択して出力するシフト電流選択回路と、前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第１の直流動作レベルに基づき、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅し、前記第２の直流動作レベルに対応した電圧を出力する第２の増幅回路とを備え、前記第２の増幅回路の前記第２の直流動作レベルが前記基準レベルを超えるまで、前記シフト電流選択回路から出力される前記シフト電流を単調に変化させるようにしている。 The DC coupling amplifier circuit of the invention according to claims 2 and 3 operates at the first power supply voltage, and amplifies the input voltage and outputs the output voltage from the output terminal based on the first DC operation level. An amplifier circuit, a second DC operating level and a reference level corresponding to the second power supply voltage, and a shift current selection circuit for selecting and outputting a shift current based on the comparison result; and the output terminal A first input terminal that is DC-coupled; and a second input terminal that inputs the shift current; and a voltage input from the first input terminal based on the first DC operation level A second amplifier circuit that amplifies by shifting with a shift current and outputs a voltage corresponding to the second DC operating level, wherein the second DC operating level of the second amplifier circuit is the reference level Until the current exceeds The shift current outputted from the circuit so that is monotonously changed.

請求項１に係る発明によれば、シフト電流発生回路を設け、第２の電源電圧によりレベルシフト量を変化させるようにしたので、第１の増幅回路の直流動作レベルに対して、第２の増幅回路の直流動作レベルの依存性が少なくなり、第２の電源電圧に対応した最大パワーが出力可能となる。更に、抵抗素子を少なくしてトランジスタにより第２の増幅回路を構成できるので、直流結合増幅回路の形成面積を小さくできる。 According to the first aspect of the present invention, the shift current generating circuit is provided, and the level shift amount is changed by the second power supply voltage. The dependency on the DC operation level of the amplifier circuit is reduced, and the maximum power corresponding to the second power supply voltage can be output. Furthermore, since the second amplifier circuit can be configured with transistors by reducing the number of resistance elements, the formation area of the DC coupling amplifier circuit can be reduced.

請求項２、３に係る発明によれば、第２の増幅回路の直流動作レベルが基準レベルを超えるまでシフト電流選択回路から出力されるシフト電流を単調に変化させるようにしたので、第１の増幅回路の直流動作レベルに対して、第２の増幅回路の直流動作レベルの依存性が少なくなり、第２の電源電圧に対応した最大パワーが出力可能となる。更に、調整動作が終わった後は、制御信号によりシフト電流選択回路を非動作状態にすれば、消費電流の増加を短時間の調整時のみに抑えることが可能となる。 According to the second and third aspects of the invention, the shift current output from the shift current selection circuit is monotonously changed until the DC operation level of the second amplifier circuit exceeds the reference level. The dependency of the DC operation level of the second amplifier circuit on the DC operation level of the amplifier circuit is reduced, and the maximum power corresponding to the second power supply voltage can be output. Further, after the adjustment operation is completed, if the shift current selection circuit is deactivated by the control signal, an increase in current consumption can be suppressed only during the adjustment in a short time.

本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。The best mode for carrying out the invention will become apparent from the following description of the preferred embodiments when read in conjunction with the accompanying drawings.

（実施例１の構成）
図１は、本発明の実施例１を示す直流結合増幅回路の回路図である。 (Configuration of Example 1)
FIG. 1 is a circuit diagram of a DC coupling amplifier circuit showing Embodiment 1 of the present invention.

この直流結合増幅回路は、例えば、従来の図２と同様に、オーディオ向けＬＳＩに搭載されてスピーカ７１を駆動する回路であり、第１の増幅回路（例えば、プリアンプ）４０と、このプリアンプ４０に直流結合された第２の増幅回路（例えば、パワーアンプ）５０と、このパワーアンプ５０に入力するためのシフト電圧Vsftを発生するシフト電圧発生回路６０とを有している。   This DC coupling amplifier circuit is, for example, a circuit that is mounted on an audio LSI and drives a speaker 71 as in the conventional FIG. 2, and includes a first amplifier circuit (for example, a preamplifier) 40 and this preamplifier 40. A DC amplifier-coupled second amplifier circuit (for example, a power amplifier) 50 and a shift voltage generation circuit 60 that generates a shift voltage Vsft to be input to the power amplifier 50 are included.

プリアンプ４０は、従来の図２と同様に、第１の電源電圧Vdd1により動作し、入力電圧Vinを増幅して２つの出力電圧Vim,Vipを出力する回路であり、入力電圧Vinを入力する入力及び帰還用の抵抗４１と、この抵抗４１による分圧電圧を−側入力端子に入力するオペアンプ（OP)４２とを有している。オペアンプ４２は、＋側入力端子に基準電圧Vcomが印加され、出力端子が抵抗４１の一部を介して−側入力端子に帰還接続され、その出力端子から増幅された出力電圧Vimをパワーアンプ５０へ出力する回路である。   The preamplifier 40 is a circuit that operates with the first power supply voltage Vdd1 and amplifies the input voltage Vin to output two output voltages Vim and Vip, as in the conventional FIG. 2, and inputs the input voltage Vin. And a feedback resistor 41 and an operational amplifier (OP) 42 for inputting a voltage divided by the resistor 41 to the negative input terminal. In the operational amplifier 42, the reference voltage Vcom is applied to the + side input terminal, the output terminal is connected in feedback to the − side input terminal through a part of the resistor 41, and the output voltage Vim amplified from the output terminal is used as the power amplifier 50. Is a circuit that outputs to

オペアンプ４２の出力端子には、入力抵抗４３を介して後段のオペアンプ４４の−側入力端子が接続されている。オペアンプ４２は、＋側入力端子に基準電圧Vcomが印加され、出力端子が帰還抵抗４５を介して−側入力端子に帰還接続され、前段の出力電圧Vimを増幅してその出力端子から増幅された出力電圧Vipをパワーアンプ５０へ出力する回路である。   The output terminal of the operational amplifier 42 is connected to the negative input terminal of the operational amplifier 44 in the subsequent stage through an input resistor 43. In the operational amplifier 42, the reference voltage Vcom is applied to the + side input terminal, the output terminal is feedback connected to the − side input terminal via the feedback resistor 45, and the output voltage Vim of the previous stage is amplified and amplified from the output terminal. This is a circuit for outputting the output voltage Vip to the power amplifier 50.

パワーアンプ５０は、２つの電圧入力端子を持つと共に、新たに追加されたシフト電圧発生回路６０から与えられるシフト電圧Vsftを加算して、スピーカ７１を駆動するための２つの出力電圧Vop,Vomを出力する回路である。   The power amplifier 50 has two voltage input terminals and adds two shift voltages Vsft given from the newly added shift voltage generation circuit 60 to obtain two output voltages Vop and Vom for driving the speaker 71. It is a circuit to output.

このパワーアンプ５０は、出力電圧Vimを入力する抵抗値Ｒ５１の入力抵抗５１と、シフト電圧Vsftを入力する抵抗値Ｒ５２（＝ＲＢ）の入力抵抗５２とを有し、この入力抵抗５１，５２に、オペアンプ５３の−側入力端子が接続されている。オペアンプ５３は、＋側入力端子に基準電圧Vcomが印加され、出力端子が抵抗値Ｒ５４（＝ＲＢ）の帰還抵抗５４を介して−側入力端子に接続され、その出力端子から増幅された出力電圧Vopをスピーカ７１へ出力する回路である。   The power amplifier 50 includes an input resistor 51 having a resistance value R51 for inputting the output voltage Vim and an input resistor 52 having a resistance value R52 (= RB) for inputting the shift voltage Vsft. The negative input terminal of the operational amplifier 53 is connected. The operational amplifier 53 has a reference voltage Vcom applied to the + side input terminal, an output terminal connected to the − side input terminal via a feedback resistor 54 having a resistance value R54 (= RB), and an output voltage amplified from the output terminal This is a circuit for outputting Vop to the speaker 71.

更に、このパワーアンプ５０には、出力電圧Vipを入力する抵抗値Ｒ５５の入力抵抗５５と、シフト電圧Vsftを入力する抵抗値Ｒ５６（＝ＲＢ）の入力抵抗５６とを有し、この入力抵抗５５，５６に、後段のオペアンプ５７の−側入力端子が接続されている。オペアンプ５７は、＋側入力端子に基準電圧Vcomが印加され、出力端子が抵抗値Ｒ５８（＝ＲＢ）の帰還抵抗５８を介して−側入力端子に接続され、その出力端子から増幅された出力電圧Vomをスピーカ７１へ出力する回路である。   The power amplifier 50 further includes an input resistor 55 having a resistance value R55 for inputting the output voltage Vip and an input resistor 56 having a resistance value R56 (= RB) for inputting the shift voltage Vsft. , 56 are connected to the negative input terminal of the operational amplifier 57 in the subsequent stage. The operational amplifier 57 has a reference voltage Vcom applied to the + side input terminal, an output terminal connected to the − side input terminal via a feedback resistor 58 having a resistance value R58 (= RB), and an output voltage amplified from the output terminal This is a circuit for outputting Vom to the speaker 71.

シフト電圧発生回路６０は、２入力の反転加算回路として動作し、その加算入力端子の一方にパワーアンプ５０の第２の電源電圧Vdd2が印加され、他方がグランドに接続され、加算したシフト電圧Vsftをパワーアンプ５０へ出力する回路である。このシフト電圧発生回路６０は、第２の電源電圧Vdd2を分圧する抵抗値Ｒ６１（＝２＊ＲＢ）の分圧抵抗６１及び抵抗値Ｒ６２（＝２＊ＲＢ）の分圧抵抗６２からなる抵抗分圧回路と、その分圧電圧が−側入力端子に入力されるオペアンプ６３と、このオペアンプ６３の−側入力端子及び出力端子に接続された抵抗値Ｒ６４（＝ＲＢ）の帰還抵抗６４とにより構成され、そのオペアンプ６３の＋側入力端子に基準電圧Vcomが印加されている。   The shift voltage generating circuit 60 operates as a two-input inverting adder circuit, the second power supply voltage Vdd2 of the power amplifier 50 is applied to one of the addition input terminals, the other is connected to the ground, and the added shift voltage Vsft is added. Is output to the power amplifier 50. This shift voltage generating circuit 60 is composed of a resistance divider comprising a voltage dividing resistor 61 having a resistance value R61 (= 2 * RB) and a voltage dividing resistor 62 having a resistance value R62 (= 2 * RB) for dividing the second power supply voltage Vdd2. A voltage circuit, an operational amplifier 63 in which the divided voltage is input to the negative input terminal, and a feedback resistor 64 having a resistance value R64 (= RB) connected to the negative input terminal and the output terminal of the operational amplifier 63. The reference voltage Vcom is applied to the + side input terminal of the operational amplifier 63.

（実施例１の動作）
図１の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ４０で増幅され、この増幅された２つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電圧発生回路６０から出力されるシフト電圧Vsftにより、パワーアンプ５０でシフトされた後に増幅される。この増幅された２つの出力電圧Vop,Vomにより、スピーカ７１が駆動される。 (Operation of Example 1)
As the overall operation of the DC coupling amplifier circuit of FIG. 1, the input voltage Vin is amplified by the preamplifier 40, and the two amplified output voltages Vim and Vip are output. The output voltages Vim, Vip are amplified by the power amplifier 50 after being shifted by the shift voltage Vsft output from the shift voltage generation circuit 60. The speaker 71 is driven by the two amplified output voltages Vop and Vom.

次に、パワーアンプ５０及びシフト電圧発生回路６０の動作を数式を用いて説明する。 先ず、シフト電圧発生回路６０から出力されるシフト電圧Vsftは、式（１）で表せる。
Vsft＝−R64＊｛（Vdd2−Vcom）／R61＋（−Vcom／R62）｝＋Vcom （１）
抵抗値の比をＲ６１：Ｒ６２：Ｒ６４＝２：２：１と設定すると、式（１）は式（２）のようになる。
Vsft＝（−１／２）＊Vdd2＋２＊Vcom （２）
一方、パワーアンプ５０の出力直流レベルは、Vip＝Vim＝Vcomより、式（３）で表せる。
Vop＝Vcom−（Vsft−Vcom）＊（R54／R52） （３）
ここで、抵抗値をＲ５４＝Ｒ５２＝ＲＢと設定し、シフト電圧Vsftを式（３）に代入すると、出力電圧Vopは式（４）のようになり、基準電圧Vcomによらず、電源電圧Vdd2の半分になる。同様に、パワーアンプ５０の出力電圧Vomも同じ値となる。
Vop＝（１／２）＊Vdd2 （４） Next, operations of the power amplifier 50 and the shift voltage generation circuit 60 will be described using mathematical expressions. First, the shift voltage Vsft output from the shift voltage generation circuit 60 can be expressed by Expression (1).
Vsft = −R64 * {(Vdd2−Vcom) / R61 + (− Vcom / R62)} + Vcom (1)
When the ratio of the resistance values is set to R61: R62: R64 = 2: 2: 1, Expression (1) becomes Expression (2).
Vsft = (-1/2) * Vdd2 + 2 * Vcom (2)
On the other hand, the output DC level of the power amplifier 50 can be expressed by Equation (3) from Vip = Vim = Vcom.
Vop = Vcom-(Vsft-Vcom) * (R54 / R52) (3)
Here, when the resistance value is set as R54 = R52 = RB and the shift voltage Vsft is substituted into the equation (3), the output voltage Vop becomes as shown in the equation (4), and the power supply voltage Vdd2 regardless of the reference voltage Vcom. Of half. Similarly, the output voltage Vom of the power amplifier 50 has the same value.
Vop = (1/2) * Vdd2 (4)

（実施例１の効果）
本実施例１によれば、シフト電圧発生回路６０を設けたことにより、プリアンプ４０おける基準電圧Vcomの直流レベルによらず、パワーアンプ５０は電源電圧Vdd2の１／２の点が直流動作点になるため、自動的にパワーアンプ５０の電源電圧Vdd2に対応した最大パワーが出力可能となる。 (Effect of Example 1)
According to the first embodiment, the shift voltage generation circuit 60 is provided, so that the power amplifier 50 has a DC operating point at a point half of the power supply voltage Vdd2 regardless of the DC level of the reference voltage Vcom in the preamplifier 40. Therefore, the maximum power corresponding to the power supply voltage Vdd2 of the power amplifier 50 can be automatically output.

（実施例２の構成）
図４は、本発明の実施例２を示す直流結合増幅回路の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。 (Configuration of Example 2)
FIG. 4 is a circuit diagram of a DC coupling amplifier circuit showing Embodiment 2 of the present invention. Elements common to those in FIG. 1 showing Embodiment 1 are denoted by common reference numerals.

本実施例２の直流結合増幅回路では、実施例１のパワーアンプ５０及びシフト電圧発生回路６０に代えて、これとは構成の異なるパワーアンプ５０Ａと、このパワーアンプ５０Ａの入力側にシフト電流Id2,Id3を流すシフト電流発生回路８０とが設けられている。   In the DC coupling amplifier circuit of the second embodiment, instead of the power amplifier 50 and the shift voltage generating circuit 60 of the first embodiment, a power amplifier 50A having a different configuration from this, and a shift current Id2 on the input side of the power amplifier 50A. , Id3 and a shift current generating circuit 80 are provided.

パワーアンプ５０Ａは、実施例１のパワーアンプ５０において、オペアンプ（OP)５３，５７の入力抵抗５２，５６を削除し、これに代えて、シフト電流発生回路８０により発生されるシフト電流Id3,Id2をオペアンプ５３，５８の−側入力端子に流す構成になっている。つまり、パワーアンプ５０Ａの入力は、電圧入力と電流入力となっており、電圧入力としてプリアンプ４０の出力電圧Vim,Vipが入力され、電流入力としてシフト電流発生回路６０のシフト電流Id3,Id2が入力される構成になっている。   In the power amplifier 50A, the input resistors 52 and 56 of the operational amplifiers (OP) 53 and 57 are deleted from the power amplifier 50 of the first embodiment, and shift currents Id3 and Id2 generated by the shift current generation circuit 80 are used instead. Is supplied to the negative side input terminals of the operational amplifiers 53 and 58. That is, the input of the power amplifier 50A is a voltage input and a current input, the output voltages Vim and Vip of the preamplifier 40 are input as voltage inputs, and the shift currents Id3 and Id2 of the shift current generation circuit 60 are input as current inputs. It is configured to be.

シフト電流発生回路８０は、第２の電源電圧Vdd2を分圧する抵抗値Ｒ８１（＝Ｒ０）の分圧抵抗８１及び抵抗値Ｒ８２（＝Ｒ０）の分圧抵抗８２からなる抵抗分圧回路と、その分圧電圧が＋側入力端子に入力されるオペアンプ（OP)８３とを有している。オペアンプ８３の−側入力端子には、基準電圧Vcomが印加され、このオペアンプ８３の出力端子に、２出力のカレントミラーとして動作する３つのMOSFET８４〜８６のゲートが接続されている。   The shift current generating circuit 80 includes a resistance voltage dividing circuit including a voltage dividing resistor 81 having a resistance value R81 (= R0) and a voltage dividing resistor 82 having a resistance value R82 (= R0) for dividing the second power supply voltage Vdd2. And an operational amplifier (OP) 83 in which the divided voltage is input to the + side input terminal. The reference voltage Vcom is applied to the negative input terminal of the operational amplifier 83, and the gates of three MOSFETs 84 to 86 that operate as a two-output current mirror are connected to the output terminal of the operational amplifier 83.

３つのMOSFET８４〜８６のうち、MOSFET８４は、トランジスタサイズ（ｍ）が２であり、電流Id1が流れ込むドレインがオペアンプ８３の出力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ８３の出力端子に接続されている。MOSFET８５は、トランジスタサイズ（ｍ）が１であり、シフト電流Id2が流れ込むドレインがオペアンプ５７の−側入力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ８３の出力端子に接続されている。更に、MOSFET８６は、トランジスタサイズ（ｍ）が１であり、シフト電流Id3が流れ込むドレインがオペアンプ５３の−側入力端子に接続され、ソースがグランドに接続され、ゲートがオペアンプ８３の出力端子に接続されている。   Of the three MOSFETs 84 to 86, the MOSFET 84 has a transistor size (m) of 2, a drain into which the current Id1 flows is connected to the output terminal of the operational amplifier 83, a source is connected to the ground, and a gate is the output terminal of the operational amplifier 83. It is connected to the. The MOSFET 85 has a transistor size (m) of 1, a drain into which the shift current Id2 flows is connected to the negative input terminal of the operational amplifier 57, a source is connected to the ground, and a gate is connected to the output terminal of the operational amplifier 83. . Further, the MOSFET 86 has a transistor size (m) of 1, a drain into which the shift current Id3 flows is connected to the negative input terminal of the operational amplifier 53, a source is connected to the ground, and a gate is connected to the output terminal of the operational amplifier 83. ing.

（実施例２の動作）
図４の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ４０で増幅され、この増幅された２つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電流発生回路８０により発生されるシフト電流Id3,Id2により、パワーアンプ５０Ａでシフトされた後に増幅される。この増幅された２つの出力電圧Vop,Vomにより、スピーカ７１が駆動される。 (Operation of Example 2)
As the overall operation of the DC coupling amplifier circuit of FIG. 4, the input voltage Vin is amplified by the preamplifier 40, and the two amplified output voltages Vim and Vip are output. The output voltages Vim, Vip are amplified by the shift current Id3, Id2 generated by the shift current generation circuit 80 after being shifted by the power amplifier 50A. The speaker 71 is driven by the two amplified output voltages Vop and Vom.

次に、パワーアンプ５０Ａ及びシフト電流発生回路８０の動作を数式を用いて説明する。   Next, operations of the power amplifier 50A and the shift current generating circuit 80 will be described using mathematical expressions.

シフト電流発生回路８０のMOSFET８４に流れる電流Id1は、オペアンプ８３の＋側入力端子の電圧が基準電圧Vcomに等しくなるように帰還がかかっているため、式（５）のようになる。
Id1＝（Vdd2−Vcom）／R81＋（−Vcom ）／R82 （５）
ここで、抵抗８１，８２の抵抗値をＲ８１＝Ｒ８２＝Ｒ０と設定すると、電流Id1は式（６）で表せる。
Id1＝（１／R0）＊（Vdd2−２＊Vcom ） （６）
２つのMOSFET８５，８６を流れるシフト電流Id2,Id3 は、電流Id1の１／２ となるよう、MOSFET８５と８６は同サイズｍ＝１であり、このMOSFET８５と８６を２つ並列に接続してあるので、シフト電流Id2,Id3は式（７）のようになる。
Id2＝Id3＝（１／R0）＊（Vdd2／２−Vcom ） （７）
このシフト電流Id3,Id2がパワーアンプ５０を構成するオペアンプ５３，５７の−側入力端子に流れ込むようになっているため、パワーアンプ５０から出力される出力電圧Vopの直流出力レベルは、式（８）のようになる。
Vop ＝ R54＊Id3＋Vcom （８）
抵抗５４の抵抗値をＲ５４＝Ｒ０と設定し、シフト電流Id3の式を式（８）に代入すると、出力電圧Vopは式（９）のようになり、出力電圧Vopは基準電圧Vomによらず、電源電圧Vdd2の半分になる。同様に、出力電圧Vomも同じ値となる。
Vop＝Vdd2／２ （９） The current Id1 that flows through the MOSFET 84 of the shift current generation circuit 80 is fed back so that the voltage at the + side input terminal of the operational amplifier 83 becomes equal to the reference voltage Vcom.
Id1 = (Vdd2−Vcom) / R81 + (− Vcom) / R82 (5)
Here, when the resistance values of the resistors 81 and 82 are set as R81 = R82 = R0, the current Id1 can be expressed by Expression (6).
Id1 = (1 / R0) * (Vdd2-2 * Vcom) (6)
Since the shift currents Id2 and Id3 flowing through the two MOSFETs 85 and 86 are 1/2 of the current Id1, the MOSFETs 85 and 86 have the same size m = 1, and the two MOSFETs 85 and 86 are connected in parallel. The shift currents Id2 and Id3 are as shown in Expression (7).
Id2 = Id3 = (1 / R0) * (Vdd2 / 2-Vcom) (7)
Since the shift currents Id3 and Id2 flow into the negative input terminals of the operational amplifiers 53 and 57 constituting the power amplifier 50, the DC output level of the output voltage Vop output from the power amplifier 50 is expressed by the equation (8). )become that way.
Vop = R54 * Id3 + Vcom (8)
When the resistance value of the resistor 54 is set as R54 = R0 and the equation of the shift current Id3 is substituted into the equation (8), the output voltage Vop becomes as shown in the equation (9), and the output voltage Vop does not depend on the reference voltage Vom. , Half of the power supply voltage Vdd2. Similarly, the output voltage Vom has the same value.
Vop = Vdd2 / 2 (9)

（実施例２の効果）
本実施例２によれば、シフト電流発生回路８０を設けたことにより、プリアンプ４０における基準電圧Vcomの直流レベルによらず、パワーアンプ５０Ａは電源電圧Vdd2の１／２の点が直流動作点になる。そのため、自動的にパワーアンプ５０Ａの電源電圧Vdd2に対応した最大パワーが出力可能となる。更に、構成素子としてMOSFET８４〜８６を利用し、実施例１に比べて抵抗素子が少なくなるので、多くの製造プロセスではレイアウト面積を小さくできるという利点がある。 (Effect of Example 2)
According to the second embodiment, since the shift current generating circuit 80 is provided, the power amplifier 50A has a DC operating point at a half point of the power supply voltage Vdd2 regardless of the DC level of the reference voltage Vcom in the preamplifier 40. Become. Therefore, the maximum power corresponding to the power supply voltage Vdd2 of the power amplifier 50A can be automatically output. Furthermore, since MOSFETs 84 to 86 are used as constituent elements and the number of resistance elements is reduced as compared with the first embodiment, there is an advantage that the layout area can be reduced in many manufacturing processes.

（実施例３の構成）
図５は、本発明の実施例３を示す直流結合増幅回路の回路図であり、実施例２を示す図４中の要素と共通の要素には共通の符号が付されている。 (Configuration of Example 3)
FIG. 5 is a circuit diagram of a DC coupling amplifier circuit showing Embodiment 3 of the present invention. Elements common to those in FIG. 4 showing Embodiment 2 are denoted by common reference numerals.

本実施例３の直流結合増幅回路では、実施例２のシフト電圧発生回路６０に代えて、これとは構成の異なるシフト電流選択回路９０を設けている。即ち、パワーアンプ５０Ａの入力は、実施例２と同様に、電圧入力と電流入力となっており、電圧入力としてプリアンプ４０の出力電圧Vim,Vipが入力され、電流入力としてシフト電流選択回路９０により選択されるシフト電流Ip,Imが入力される構成になっている。   In the DC coupling amplifier circuit of the third embodiment, a shift current selection circuit 90 having a different configuration is provided instead of the shift voltage generation circuit 60 of the second embodiment. That is, the input of the power amplifier 50A is a voltage input and a current input as in the second embodiment. The output voltages Vim and Vip of the preamplifier 40 are input as the voltage input, and the shift current selection circuit 90 as the current input. The selected shift currents Ip and Im are inputted.

シフト電流選択回路９０は、パワーアンプ５０Ａのバッテリ（BTL）出力の平均電圧Vocを求める分圧抵抗９１，９２からなる抵抗分圧回路と、活性化信号actによりオン状態になるスイッチ９３を介して第２の電源電圧Vdd2より比較用の基準電圧Vrefを生成する分圧抵抗９４，９５からなる抵抗分圧回路と、活性化信号actにより動作して平均電圧Vocと基準電圧Vrefを比較する比較回路であるコンパレータ（COMP)９６と、イネーブル信号enにより動作し、所定のタイミングで制御信号である活性化信号actを出力すると共にコンパレータ９６の比較結果に基づき選択信号rselを出力する制御ロジック回路９７と、選択信号rselにより抵抗値Ｒ９８，Ｒ９９が切り替えられてシフト電流Im,Ipを変化させる可変抵抗９８，９９とにより構成されている。   The shift current selection circuit 90 includes a resistance voltage dividing circuit including voltage dividing resistors 91 and 92 for obtaining an average voltage Voc of the battery (BTL) output of the power amplifier 50A, and a switch 93 that is turned on by an activation signal act. A resistance voltage dividing circuit composed of voltage dividing resistors 94 and 95 that generates a reference voltage Vref for comparison from the second power supply voltage Vdd2, and a comparison circuit that operates by the activation signal act and compares the average voltage Voc and the reference voltage Vref. And a control logic circuit 97 that operates in response to the enable signal en, outputs an activation signal act that is a control signal at a predetermined timing, and outputs a selection signal rsel based on the comparison result of the comparator 96. The resistance values R98 and R99 are switched by the selection signal rsel, and variable resistors 98 and 99 for changing the shift currents Im and Ip are included.

制御ロジック回路９７及び可変抵抗９８，９９により、制御手段が構成されている。可変抵抗９８，９９は、例えば、複数の抵抗をスイッチ素子により選択することにより、抵抗値Ｒ９８，Ｒ９９を変えるような構成になっている。   The control logic circuit 97 and the variable resistors 98 and 99 constitute a control means. The variable resistors 98 and 99 are configured to change the resistance values R98 and R99, for example, by selecting a plurality of resistors with switch elements.

（実施例３の動作）
図５の直流結合増幅回路の全体の動作としては、入力電圧Vinがプリアンプ４０で増幅され、この増幅された２つの出力電圧Vim,Vipが出力される。出力電圧Vim,Vipは、シフト電流選択回路９０により選択されるシフト電流Ip,Imにより、パワーアンプ５０Ａでシフトされた後に増幅される。この増幅された２つの出力電圧Vop,Vomにより、スピーカ７１が駆動される。 (Operation of Example 3)
As the overall operation of the DC coupling amplifier circuit of FIG. 5, the input voltage Vin is amplified by the preamplifier 40, and the two amplified output voltages Vim and Vip are output. The output voltages Vim and Vip are amplified by the power amplifier 50A after being shifted by the shift currents Ip and Im selected by the shift current selection circuit 90. The speaker 71 is driven by the two amplified output voltages Vop and Vom.

図６は、図５のシフト電流選択回路９０の動作を示す波形図である。
制御ロジック回路９７に与えられるイネーブル信号enは、パワーアンプ５０Ａの動作／非動作を指定する信号であり、例えば、“Ｈ”の時にパワーアンプ５０Ａが動作するものとする。 FIG. 6 is a waveform diagram showing the operation of the shift current selection circuit 90 of FIG.
The enable signal en supplied to the control logic circuit 97 is a signal designating the operation / non-operation of the power amplifier 50A. For example, the power amplifier 50A operates when it is “H”.

イネーブル信号enが“Ｈ”になると、制御ロジック回路９７からの活性化信号actにより、スイッチ９３がオン状態になって基準電圧生成用の分圧抵抗９４，９５が動作状態になると共に、コンパレータ９６が動作状態になる。又、制御ロジック回路９７から出力される選択信号rselにより、初期値として抵抗９８，９９の抵抗値Ｒ９８，Ｒ９９の最大を選択するようになっているものとする。   When the enable signal en becomes “H”, the switch 93 is turned on by the activation signal act from the control logic circuit 97, and the voltage dividing resistors 94 and 95 for generating the reference voltage are in an operating state, and the comparator 96. Becomes operational. It is assumed that the maximum of the resistance values R98 and R99 of the resistors 98 and 99 is selected as an initial value by the selection signal rsel output from the control logic circuit 97.

パワーアンプ５０Ａでのレベルシフト量ΔＶは、出力電圧Vop側を例にとると、式（１０）で与えられ、抵抗９９の抵抗値Ｒ９９に反比例する。
ΔＶ＝R54＊Ip＝R54＊（Vcom／R99） （１０）
但し、R54；抵抗５４の抵抗値 Taking the output voltage Vop side as an example, the level shift amount ΔV in the power amplifier 50A is given by Expression (10) and is inversely proportional to the resistance value R99 of the resistor 99.
ΔV = R54 * Ip = R54 * (Vcom / R99) (10)
However, R54: Resistance value of resistor 54

パワーアンプ５０Ａ及びコンパレータ９６の動作が安定する時間を待った後、制御ロジック回路９７はコンパレータ９６の比較結果を調べ、（平均電圧Voc＜基準電圧Vref）であれば、選択信号rselを変化させて抵抗値Ｒ９９を下げることにより、レベルシフト量ΔＶを増やす。この動作を（平均電圧Voc＞基準電圧Vref）となるまで繰り返す。   After waiting for a time for the operations of the power amplifier 50A and the comparator 96 to stabilize, the control logic circuit 97 examines the comparison result of the comparator 96. If (average voltage Voc <reference voltage Vref), the selection signal rsel is changed to change the resistance. By reducing the value R99, the level shift amount ΔV is increased. This operation is repeated until (average voltage Voc> reference voltage Vref).

（平均電圧Voc＞基準電圧Vref）になれば、制御ロジック回路９７による調整動作が終了し、選択信号rselはその値を保持し、活性化信号actが“Ｌ”となってコンパレータ９６が非動作状態になると共に、スイッチ９３のオフ状態により基準電圧発生用の分圧抵抗９４，９５が非動作状態になる。   If (average voltage Voc> reference voltage Vref), the adjustment operation by the control logic circuit 97 ends, the selection signal rsel holds the value, the activation signal act becomes “L”, and the comparator 96 does not operate. At the same time, when the switch 93 is turned off, the voltage dividing resistors 94 and 95 for generating the reference voltage are inactivated.

（実施例３の効果）
本実施例３によれば、シフト電流選択回路９０を設けたことにより、プリアンプ４０における基準電圧Vcomの直流レベルによらず、パワーアンプ５０Ａは比較用基準電圧Vref付近が直流動作点になるため、基準電圧VrefをVdd2／２近くに設定しておくことにより、自動的にパワーアンプ５０Ａの電源電圧Vdd2に対応した最大パワーが出力可能となる。更に、調整動作が終わった後は、活性化信号actによりスイッチ９３をオフ状態にして、コンパレータ９６及び分圧抵抗９４，９５を非動作状態にすることにより、消費電流の増加を短時間の調整時のみに抑えることが可能となる。 (Effect of Example 3)
According to the third embodiment, since the shift current selection circuit 90 is provided, the power amplifier 50A has a DC operating point near the reference voltage Vref for comparison regardless of the DC level of the reference voltage Vcom in the preamplifier 40. By setting the reference voltage Vref close to Vdd2 / 2, the maximum power corresponding to the power supply voltage Vdd2 of the power amplifier 50A can be automatically output. Further, after the adjustment operation is finished, the switch 93 is turned off by the activation signal act, and the comparator 96 and the voltage dividing resistors 94 and 95 are inactivated, thereby adjusting the increase in current consumption in a short time. It becomes possible to suppress only at the time.

（変形例）
本発明は、図示の実施例１〜３の構成に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）、（ｂ）のようなものがある。 (Modification)
The present invention is not limited to the configurations of the illustrated first to third embodiments, and various usage forms and modifications are possible. For example, the following forms (a) and (b) are used as the usage form and the modified examples.

（ａ） 実施例３において、コンパレータ９６による比較動作は、パワーアンプ５０Ａを動作状態とした時に行うようになっているが、これに限定されない。例えば、動作中でも平均電圧Vocは直流レベルであるので、ある時間間隔で調整動作させることにより、長時間、パワーアンプ５０Ａが継続動作をする場合でも、最適動作点を保持させることが可能である。   (A) In the third embodiment, the comparison operation by the comparator 96 is performed when the power amplifier 50A is in the operating state, but is not limited thereto. For example, since the average voltage Voc is at a direct current level even during operation, the optimum operation point can be maintained even when the power amplifier 50A continues to operate for a long time by performing an adjustment operation at a certain time interval.

（ｂ） 本発明の直流結合増幅回路は、オーディオ向けＬＳＩの用途に限定されず、種々の回路等に適用できる。   (B) The DC coupling amplifier circuit of the present invention is not limited to the use of an LSI for audio, but can be applied to various circuits.

本発明の実施例１を示す直流結合増幅回路の回路図である。1 is a circuit diagram of a DC coupling amplifier circuit showing Embodiment 1 of the present invention. FIG. 従来の直流結合増幅回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the conventional DC coupling amplifier circuit. 図２の直流結合増幅回路の動作を示す信号波形図である。FIG. 3 is a signal waveform diagram illustrating an operation of the DC coupling amplifier circuit of FIG. 2. 本発明の実施例２を示す直流結合増幅回路の回路図である。It is a circuit diagram of the direct current | flow coupling amplifier circuit which shows Example 2 of this invention. 本発明の実施例３を示す直流結合増幅回路の回路図である。It is a circuit diagram of the direct current | flow coupling amplifier circuit which shows Example 3 of this invention. 図５のシフト電流選択回路の動作を示す波形図である。FIG. 6 is a waveform diagram showing an operation of the shift current selection circuit of FIG. 5.

符号の説明Explanation of symbols

４０ プリアンプ
５０，５０Ａ パワーアンプ
６０ シフト電圧発生回路
８０ シフト電流発生回路
９０ シフト電流選択回路 40 Preamplifier 50, 50A Power amplifier 60 Shift voltage generation circuit 80 Shift current generation circuit 90 Shift current selection circuit

Claims (3)

第１の電源電圧で動作し、所定の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、A first amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a predetermined DC operation level;
第２の電源電圧及び前記直流動作レベルが入力され、前記第２の電源電圧の変化に対応して変化するシフト電流を発生するシフト電流発生回路と、A shift current generating circuit that receives a second power supply voltage and the DC operating level and generates a shift current that changes in response to a change in the second power supply voltage;
前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第２の電源電圧で動作し、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅する第２の増幅回路と、A first input terminal that is DC-coupled to the output terminal; and a second input terminal that inputs the shift current, operates at the second power supply voltage, and is input from the first input terminal. A second amplifying circuit for amplifying the voltage by shifting with the shift current;
を有することを特徴とする直流結合増幅回路。A DC coupled amplifier circuit comprising: 第１の電源電圧で動作し、第１の直流動作レベルに基づき、入力電圧を増幅して出力電圧を出力端子から出力する第１の増幅回路と、A first amplifier circuit that operates with a first power supply voltage, amplifies an input voltage and outputs an output voltage from an output terminal based on a first DC operating level;
第２の直流動作レベルと第２の電源電圧に対応する基準レベルとを比較し、この比較結果に基づき、前記第２の直流動作レベルが前記基準レベルを超えるまで単調に変化するシフト電流を選択して出力するシフト電流選択回路と、The second DC operating level is compared with the reference level corresponding to the second power supply voltage, and a shift current that changes monotonically until the second DC operating level exceeds the reference level is selected based on the comparison result. Shift current selection circuit for output
前記出力端子に直流結合された第１の入力端子と、前記シフト電流を入力する第２の入力端子とを有し、前記第１の直流動作レベルに基づき、前記第１の入力端子から入力される電圧を前記シフト電流でシフトして増幅し、前記第２の直流動作レベルに対応した電圧を出力する第２の増幅回路と、A first input terminal that is DC-coupled to the output terminal; and a second input terminal that inputs the shift current, and is input from the first input terminal based on the first DC operating level. A second amplifying circuit that shifts and amplifies the voltage by the shift current and outputs a voltage corresponding to the second DC operating level;
を有することを特徴とする直流結合増幅回路。A DC coupled amplifier circuit comprising: 前記シフト電流選択回路は、The shift current selection circuit includes:
前記第２の直流動作レベルを検出する第１の抵抗分圧回路と、A first resistance voltage dividing circuit for detecting the second DC operating level;
前記第２の電源電圧から前記基準レベルの電圧を生成する第２の抵抗分圧回路と、A second resistance voltage dividing circuit for generating the reference level voltage from the second power supply voltage;
前記第２の直流動作レベルと前記基準レベルとを比較して前記比較結果を出力する比較回路と、A comparison circuit that compares the second DC operation level with the reference level and outputs the comparison result;
前記比較結果に基づき、前記第２の直流動作レベルが前記基準レベルを超えるまで単調に変化する前記シフト電流を選択して出力する制御手段と、Control means for selecting and outputting the shift current that monotonously changes until the second DC operating level exceeds the reference level based on the comparison result;
を有することを特徴とする請求項２記載の直流結合増幅回路。3. The DC coupling amplifier circuit according to claim 2, further comprising:
JP2006129048A 2006-05-08 2006-05-08 DC coupled amplifier circuit Expired - Fee Related JP4961163B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006129048A JP4961163B2 (en) 2006-05-08 2006-05-08 DC coupled amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006129048A JP4961163B2 (en) 2006-05-08 2006-05-08 DC coupled amplifier circuit

Publications (2)

Publication Number Publication Date
JP2007300583A JP2007300583A (en) 2007-11-15
JP4961163B2 true JP4961163B2 (en) 2012-06-27

Family

ID=38769665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129048A Expired - Fee Related JP4961163B2 (en) 2006-05-08 2006-05-08 DC coupled amplifier circuit

Country Status (1)

Country Link
JP (1) JP4961163B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101585B1 (en) 2010-08-27 2012-01-02 삼성전기주식회사 Level shift

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2933781C2 (en) * 1979-08-21 1982-10-07 Fa. Hermann Schwabe, 7067 Urbach Process for the production of E-shaped core sheets and I-shaped return yoke sheets for a choke or a transformer, in particular for gas discharge lamps
JPS5648111A (en) * 1979-09-28 1981-05-01 Toshiba Chem Corp Impedance apparatus
JPS6268307A (en) * 1985-09-20 1987-03-28 Matsushita Electric Ind Co Ltd Amplifier circuit device
JPS635717A (en) * 1986-06-26 1988-01-11 オキツモ株式会社 Heating cooking utensil made of stainless steel
JPS63274201A (en) * 1987-05-04 1988-11-11 Rohm Co Ltd Drive circuit
IT1234895B (en) * 1988-04-27 1992-06-02 Sgs Thomson Microelectronics POLARIZATION NETWORK FOR COUPLES OF INTEGRATED AMPLIFIERS SWITCHED FROM AN ASYMMETRIC CONFIGURATION TO A BRIDGE AND VICEVERSA CONFIGURATION.
JPH09246890A (en) * 1996-03-08 1997-09-19 Sanyo Electric Co Ltd Power amplifier
PT1238456E (en) * 1999-11-09 2011-02-15 That Corp Improved floating, balanced output circuit
JP4307157B2 (en) * 2003-06-25 2009-08-05 株式会社ルネサステクノロジ BTL amplifier system
JP3822197B2 (en) * 2003-08-12 2006-09-13 ローム株式会社 Audio signal output device
JP2005218115A (en) * 2004-01-29 2005-08-11 Samsung Electronics Co Ltd Instrument and method of nullifying offset voltage of operational amplifier

Also Published As

Publication number Publication date
JP2007300583A (en) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100804643B1 (en) Voltage regulator, digital amplifier including the same, and method of regulating a voltage
US7253685B2 (en) Class AB amplifier having adjustable quiescent current and output current
KR100355082B1 (en) Operationally amplifying method and operational amplifier
US7675330B2 (en) Low power differential signaling transmitter
TW201004132A (en) Amplifier with gain expansion stage
JP2011507105A (en) Current mirror apparatus and method
US8031888B2 (en) Electronic apparatus having audio output units
JP2011142173A (en) Control circuit and laser diode driving circuit
JP2004248014A (en) Current source and amplifier
JP2007150534A (en) Amplifier circuit
US7999619B2 (en) Class AB output stage
JP4961163B2 (en) DC coupled amplifier circuit
JP2007116569A (en) Open gain adjustment circuit for operational amplifier
TWI252391B (en) Circuit device with different input/output common mode voltages
JP2004032689A (en) Current-sense amplifier
KR100416168B1 (en) Power amplifier
US5754066A (en) Output stage for buffering an electrical signal and method for performing the same
JP2010141406A (en) Differential amplifier circuit
JP2008016927A (en) Amplifier circuit
JP2005196251A (en) Constant voltage circuit
US6940329B2 (en) Hysteresis circuit used in comparator
JP4549274B2 (en) Driver output circuit
JP2005333736A (en) Overcurrent preventing circuit
US6137361A (en) Low power class A amplifier circuit
JPWO2003028210A1 (en) Low power variable gain amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4961163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees