JP4958273B2 - Light emitting device and manufacturing method thereof - Google Patents
Light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4958273B2 JP4958273B2 JP2007012425A JP2007012425A JP4958273B2 JP 4958273 B2 JP4958273 B2 JP 4958273B2 JP 2007012425 A JP2007012425 A JP 2007012425A JP 2007012425 A JP2007012425 A JP 2007012425A JP 4958273 B2 JP4958273 B2 JP 4958273B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- emitting device
- light
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光装置に関し、特にチップサイズパッケージ型の発光装置及びその製造方法に関するものである。 The present invention relates to a light emitting device, and more particularly to a chip size package type light emitting device and a manufacturing method thereof.
発光ダイオード(LED:Light Emitting Diode)は、比較的小さな電力で長時間安定して光を発生できるため、発光素子として広く利用されている。発光素子を備える装置(以下、発光装置と称する)について、図20を参照して説明する。 A light emitting diode (LED) is widely used as a light emitting element because it can stably generate light with a relatively small electric power for a long time. An apparatus including a light emitting element (hereinafter referred to as a light emitting apparatus) will be described with reference to FIG.
従来の発光装置100は、第1のリード101(カソード)上に配置された表面電極及び裏面電極を有するLEDチップ102と、ボンディングワイヤ103を介してLEDチップ102の表面電極と電気的に接続される第2のリード104(アノード)とを備えている。第1のリード101のLEDチップ102が配置される部分は、凹面形状に加工されている。この凹面部105には、例えば銀メッキが施されている。そのため、凹面部105は光の反射面として機能し、集光効果を有するためLEDの輝度の向上が図られている。また、上述した各構成は透明樹脂層106で封止されている。
The conventional
このような発光装置100の発光及び消灯の制御は、発光装置100とは別の駆動装置(不図示)から第1のリード101及び第2のリード104に所定の電圧が供給されることで行われる。
Such light emission and turn-off control of the
本発明に関連した技術は、例えば以下の特許文献に記載されている。
しかしながら、上述した従来構造では、凹面部105を有する第1のリード101やボンディングワイヤ103等の構成部品を微細にすることが困難であり、なお且つそれら全体を透明樹脂層106で封止する必要もある。また、発光装置100を駆動させるための装置が別途必要である。これらの理由から、従来構造では装置全体の小型化・薄型化が図れないという問題があった。
However, in the above-described conventional structure, it is difficult to make the components such as the
また、それぞれの部品を別々に完成した後に組立作業(例えばLEDチップ102を第1のリード101上に配置する工程や、ボンディングワイヤ103でLEDチップ102と第2のリード104とを接続する工程や、透明樹脂106で全体を封止する工程等)が必要であるため、製造工程が複雑でコストが大きくなるという問題があった。
Also, after completing each component separately, assembly work (for example, a step of placing the
そこで本発明は、信頼性が高く、より小型の発光装置及びその製造方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a light-emitting device with high reliability and a smaller size, and a method for manufacturing the same.
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の発光装置は、表面上に発光素子が形成された第1の基板と、表面から裏面にかけて貫通する開口部を有する第2の基板とを備え、前記第1の基板の表面側と前記第2の基板の表面側とが向かい合って、接着層を介して貼り合わされ、前記開口部を介して前記発光素子の光が外部に放射されることを特徴とする。 The present invention has been made in view of the above problems, and its main features are as follows. That is, the light emitting device of the present invention includes a first substrate having a light emitting element formed on the front surface, and a second substrate having an opening penetrating from the front surface to the back surface, and the surface side of the first substrate. And the surface side of the second substrate face each other and are bonded together through an adhesive layer, and light of the light emitting element is radiated to the outside through the opening.
また、本発明の発光装置は、前記第2の基板の表面上にデバイス素子が形成されていることを特徴とする。 The light emitting device of the present invention is characterized in that a device element is formed on the surface of the second substrate.
また、本発明の発光装置の製造方法は、表面上に発光素子が形成された第1の基板と、
第2の基板とを準備し、前記第1の基板の表面側と前記第2の基板の表面側とを向かい合わせ、接着層を介して両者を貼り合わせる工程と、前記貼り合わせ工程の前または後に、前記第2の基板に、表面側から裏面側にかけて貫通し、前記発光素子から放射される光が透過する開口部を形成する工程を有し、所定のダイシングラインに沿って前記第1及び前記第2の基板を切削し、個々のチップに分割する工程を備えることを特徴とする。
Further, the method for manufacturing a light emitting device of the present invention includes a first substrate having a light emitting element formed on a surface,
Preparing a second substrate, facing the surface side of the first substrate and the surface side of the second substrate, and bonding them together via an adhesive layer, before the bonding step or A step of forming an opening through the second substrate from the front surface side to the rear surface side and transmitting light emitted from the light emitting element, the first substrate and the second substrate along a predetermined dicing line; The method includes cutting the second substrate and dividing it into individual chips.
また、前記第2の基板の表面上にデバイス素子を形成する工程を有することを特徴とする。 Further, the method includes a step of forming a device element on the surface of the second substrate.
本発明の発光装置は、表面上に発光素子が形成された第1の基板と、開口部を有する第2の基板とが貼り合わされ、前記開口部を介して発光素子の光が外部に放射される構成になっている。そのため、個々の装置に分割する以前のウェハー状態のときから一体化したチップとして発光装置を構成することが可能となり、より薄く,より小型の発光装置を実現することができる。 In the light-emitting device of the present invention, a first substrate having a light-emitting element formed on a surface and a second substrate having an opening are bonded to each other, and light from the light-emitting element is emitted to the outside through the opening. It is the composition which becomes. Therefore, the light emitting device can be configured as an integrated chip from the state of the wafer before being divided into individual devices, and a thinner and smaller light emitting device can be realized.
また、本発明の製造方法によれば、複数の部品が別々に完成し、その後の組み立て作業を経ていた構成が一体化したチップで完成する。そのため、後の組み立て作業等の工程を省き、発光装置の作業性や生産性を向上させることができる。 Further, according to the manufacturing method of the present invention, a plurality of parts are completed separately, and the chip that has undergone subsequent assembly work is completed with an integrated chip. Therefore, steps such as subsequent assembly work can be omitted, and workability and productivity of the light emitting device can be improved.
本発明の第1の実施形態について図面を参照しながら説明する。図1は、本発明の第1の実施形態に係る発光装置の断面図である。 A first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a light emitting device according to a first embodiment of the present invention.
例えばガリウムヒ素(GaAs)や窒化ガリウム(GaN)等から成るN型の第1の半導体基板1の表面上に、N型半導体層2とP型半導体層3とが形成されている。これらの層によるPN接合領域が発光領域である。また、N型半導体層2上にはパッド電極4a(カソード電極)が形成され、P型半導体層3上にはパッド電極4b(アノード電極)が形成されている。
For example, an N-
第1の半導体基板1の側面及び裏面には、シリコン酸化膜やシリコン窒化膜等の絶縁膜5が形成されている。絶縁膜5上には、第1の半導体基板1の側面と裏面の一部に沿って、パッド電極4a,4bと接続された配線層6が形成されている。また、絶縁膜5及び配線層6を被覆して、ソルダーレジスト等から成る保護層7が形成されている。保護層7の所定領域には開口部が形成され、この開口部内の配線層6上にはボール状の導電端子8が形成されている。
An
また、第1の半導体基板1上には、表面から裏面にかけて貫通する開口部10を有する第2の半導体基板11(例えば、シリコン(Si)等から成る)が、エポキシ樹脂等の接着層12を介して貼り合わされている。なお、第2の半導体基板11の表面側の外周は第1の半導体基板1側から斜めに面取りされ、切り欠き部13が形成されている。なお、第1の実施形態に係る発光装置の製造方法は、後述する第2の実施形態の製造方法に含まれるため、説明を省略する。
On the first semiconductor substrate 1, a second semiconductor substrate 11 (for example, made of silicon (Si) or the like) having an opening 10 penetrating from the front surface to the back surface has an
第1の実施形態に係る発光装置は、従来構造(図20参照)のように、LEDチップやリードやボンディングワイヤ等の複数の部品が個別に形成され、その後組み合わされて構成されておらず、チップとして一体化された構成となっている。また、当該発光装置の構成要素はウェハープロセスで形成されるため、各要素を微細に形成することができる。そのため、従来に比して発光装置の小型化を図ることができる。 In the light emitting device according to the first embodiment, a plurality of components such as an LED chip, a lead, and a bonding wire are individually formed and then combined, as in the conventional structure (see FIG. 20), The structure is integrated as a chip. In addition, since the constituent elements of the light emitting device are formed by a wafer process, each element can be formed finely. Therefore, it is possible to reduce the size of the light emitting device as compared with the conventional case.
また、従来複数の部品を別々に製造し、その後の組立作業を経て発光装置として完成していたものが、本実施形態によれば個々のチップに分割した時点で一つのチップに一体化して完成する。そのため、後の組み立て作業等の工程を省き、発光装置の生産性を向上させることができる。 In addition, according to the present embodiment, a plurality of components that have been manufactured separately and completed as a light emitting device through subsequent assembly work are integrated into one chip when divided into individual chips. To do. Therefore, steps such as subsequent assembly work can be omitted, and the productivity of the light emitting device can be improved.
また、本実施形態のように開口部10が形成された側の基板(第2の半導体基板11)の材質がシリコンであれば、従来例のようにメッキ等の加工処理がされた凹面部105(図20参照)がなくても、開口部10の内周部が反射面として機能するため、発光素子から放射される光の指向性や輝度を向上させることができる。従って、従来あった凹面部105の形成工程を不要とし、製造工程を簡素にすることができる。なお、第2の半導体基板11に換えて反射効率の良くない材質から成る基板を用いた場合でも、開口部10の内周部に金メッキや銀メッキ等の金属メッキ等の処理を施すことで十分な反射効率を得ることが出来、輝度を向上させることができる。
Further, if the material of the substrate (second semiconductor substrate 11) on the side where the
次に、本発明の第2の実施形態について説明する。図2乃至図14は、それぞれ製造工程順に示した断面図あるいは平面図である。 Next, a second embodiment of the present invention will be described. 2 to 14 are sectional views or plan views respectively shown in the order of the manufacturing process.
まず、図2に示すように、表面上にデバイス素子40が形成された例えばシリコン(Si)等から成る第2の半導体基板41を準備する。デバイス素子40は、素子の種類や機能に限定がなく、例えば後述する第1の半導体基板21上に形成される発光素子の発光及び消灯を制御する駆動素子を含むものである。第2の半導体基板41の厚さは、例えば300μm〜700μm程度である。
First, as shown in FIG. 2, a
次に、第2の半導体基板41の表面に第1の絶縁膜42(例えば、熱酸化法やCVD法等によって形成されたシリコン酸化膜)を例えば2μmの膜厚に形成する。次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム(Al)やアルミニウム合金や銅(Cu)等の金属層を形成し、その後当該金属層を選択的にエッチングし、第1の絶縁膜42上にパッド電極43を例えば1μmの膜厚に形成する。パッド電極43は、デバイス素子40やその周辺素子と不図示の配線を介して電気的に接続された電極である。なお、パッド電極43の位置に限定はなく、デバイス素子40上に配置することもできる。また、最終的に完成する装置の外周を囲むようにパッド電極43を配置することもできる。
Next, a first insulating film 42 (for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like) is formed on the surface of the
次に、必要に応じて第2の半導体基板41の表面上にパッド電極43の一部上あるいは全部を被覆する不図示のパッシベーション膜(例えば、CVD法により形成されたシリコン窒化膜)を形成する。
Next, a passivation film (not shown) (for example, a silicon nitride film formed by a CVD method) that covers part or all of the
次に、図3に示すように、第2の半導体基板41の所定の領域を、例えばドライエッチング法で選択的に除去し、基板を貫通する開口部44を形成する。開口部44は、後述する第1の半導体基板21側から発光される光の経路となる部位である。また、第2の半導体基板41の表面側から裏面側にかけてその開口径が拡がるように斜めにエッチングして開口部44を形成することが、光の反射効率を上げ、指向性や輝度を向上させる上で好ましい。なお、この時点で開口部44を形成せずに、後述する第1の半導体基板21と第2の半導体基板41との貼り合わせ工程の後に形成してもよい。
Next, as shown in FIG. 3, a predetermined region of the
次に、発光素子を形成する。本実施形態では、第1の半導体基板21上に発光ダイオード(LED)を形成する。まず、図4に示すように、例えばガリウムヒ素(GaAs)や窒化ガリウム(GaN)等から成るN型の第1の半導体基板21を準備する。第1の半導体基板21の厚さは、例えば300μm〜700μm程度である。なお、第1の半導体基板21の材質は、目的とする発光の色に応じて適宜変更できる。次に、第1の半導体基板21の表面上に公知のエピタキシャル結晶成長法にてN型半導体層22と、P型半導体層23を順に形成する。これらによるPN接合領域が発光領域となる。なお、第1の半導体基板21及びN型半導体層22に添加されるN型不純物は例えば硫黄(S)やセレン(Se)やテルル(Te)等である。また、P型半導体層23に添加されるP型不純物は例えば亜鉛(Zn)である。
Next, a light emitting element is formed. In the present embodiment, a light emitting diode (LED) is formed on the
次に、P型半導体層23の一部を例えばドライエッチング法で選択的に除去し、図5に示すようにN型半導体層22の一部を露出させる。次に、当該露出したN型半導体層22と、P型半導体層23上のそれぞれにパッド電極24a(カソード電極)、24b(アノード電極)を形成する。パッド電極24a,24bは、例えばスパッタリング法等の薄膜形成技術によりアルミニウム(Al)や銅(Cu)等の金属層を形成し、その後レジスト層(不図示)をマスクとして当該金属層を選択的にエッチングすることによって形成される。
Next, a part of the P-
次に、必要に応じて例えばCVD法で第1の半導体基板21上の全面を被覆する絶縁膜を形成し、フォトリソ技術によりパッド電極24a,24b上の絶縁膜を除去してもよい。つまり、N型半導体層22やP型半導体層23の表面は絶縁膜で被覆されていても良いし、露出されていても良い。こうして、第1の半導体基板21の表面上には発光素子が形成される。なお、図4及び図5を用いた以上の説明は発光素子の製造方法の一例であって、求められる特性(発光の色等)に応じて製造プロセスは異なる。また、発光素子とは光を発する素子であればよく、レーザーダイオードでもよい。
Next, if necessary, an insulating film that covers the entire surface of the
次に、図6(A),(B)に示すようにエポキシ樹脂,ポリイミド(例えば感光性ポリイミド),レジスト,アクリル等の接着層25を介して、第1の半導体基板21の表面側(素子面側)と第2の半導体基板41の表面側(素子面側)とを貼り合わせる。接着層25の厚みは、数μm〜数十μm程度である。従って、第1の半導体基板21上の素子(発光素子)と第2の半導体基板41上の素子(デバイス素子40)とは近接している。なお、接着層25は透明であって光が透過できる性状を有するものとする。本実施形態における第1の半導体基板21と第2の半導体基板41とは、図7で示すように、パッド電極24a,24bとパッド電極43とが重ならないように貼り合わされる。図7は、貼り合わせ面の一部を示す平面図の概略であり、図6(A)は図7のX−X線に沿った断面図に相当し、図6(B)はY−Y線に沿った断面図に相当するものである。これ以後、図6(A)(B)と同様にそれぞれの断面図を用いて説明する。
Next, as shown in FIGS. 6A and 6B, the surface side of the first semiconductor substrate 21 (elements) via an
次に、第1の半導体基板21の裏面に対して裏面研削装置(グラインダー)を用いてバックグラインドを行い、第1の半導体基板21の厚さを所定の厚さ(例えば50〜100μm程度)に薄くする。当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様,準備した第1の半導体基板21の当初の厚みによっては、当該研削工程を行う必要がない場合もある。また、当該研削工程を行うと研削面が荒れる場合があるため、研削工程後に平らな面を得るための工程として例えばウェットエッチング処理を行ってもよい。
Next, back grinding is performed on the back surface of the
次に、図8(A)(B)に示すように、第1の半導体基板21のうちパッド電極24a,24bに対応する所定の領域を、第1の半導体基板21の裏面側から選択的にエッチングし、パッド電極24a,24b及び接着層25の一部を露出させる。以下、この露出部分を開口部26とする。
Next, as shown in FIGS. 8A and 8B, predetermined regions corresponding to the
第1の半導体基板21の選択的なエッチングについて、図9(A),(B)を参照して説明する。図9(A),(B)は、ウェハー状態の構成の一部を第1の半導体基板21側から見た概略平面図であり、図8(A)は、図9(A)(B)のX−X線に沿った断面図であり、図8(B)はY−Y線に沿った断面図に対応するものである。
The selective etching of the
図9(A)に示すように、第1の半導体基板21を第2の半導体基板41の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図9(B)に示すように、パッド電極24a,24b,43が形成された領域のみをエッチングすることで、第1の半導体基板21の外周が凹凸状になるように構成することもできる。後者の方が、第1の半導体基板21と第2の半導体基板41の重畳する面積が大きく、第2の半導体基板41の外周近くまで第1の半導体基板21が残る。そのため、第1の半導体基板21と第2の半導体基板41との接着強度を向上させる観点からは、後者の構成が好ましい。なお、図9(A),(B)で示した平面形状とは別の形状に第1の半導体基板21をデザインすることも可能である。
As shown in FIG. 9A, the
また、本実施形態では、図8(A)(B)に示すように、第1の半導体基板21の横幅が表面側に行くほど広がるように、側壁が斜めにエッチングされている。なお、第1の半導体基板21の側壁が第2の半導体基板41の主面に対して垂直となるようにエッチングすることもできる。
In the present embodiment, as shown in FIGS. 8A and 8B, the side walls are etched obliquely so that the lateral width of the
次に、図10(A)(B)に示すように、開口部26内及び第1の半導体基板21の裏面上に第2の絶縁膜27を形成する。この第2の絶縁膜27は、例えばプラズマCVD法によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜である。
Next, as shown in FIGS. 10A and 10B, a second insulating
次に、図11(A)に示すように、不図示のレジスト層をマスクとして、第2の絶縁膜27を選択的にエッチングする。このエッチングにより、パッド電極24a,24bから個々のチップの境界(いわゆるダイシングラインDL)に至る領域にかけて形成された第2の絶縁膜27が除去され、開口部26の底部においてパッド電極24a,24bの少なくとも一部が露出される。なお、第2の絶縁膜27は無機膜であり、接着層25は有機膜である。このような膜の違いを利用して、この時点では接着層25が除去されないようにする。
Next, as shown in FIG. 11A, the second insulating
次に、図11(B)に示すように、不図示のレジスト層をマスクとして、開口部26の底部の接着層25の一部を選択的にエッチングする。このエッチングにより、開口部26の底部において一部の接着層25が除去され、パッド電極43の少なくとも一部が露出される。こうして、第1の半導体基板21側のパッド電極24a,24bと、第2の半導体基板41側のパッド電極43のいずれもが露出される。
Next, as shown in FIG. 11B, a part of the
次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層28,29となるアルミニウム(Al)や銅(Cu)等の導電層を例えば1μmの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該導電層を選択的にエッチングする。このエッチングによって導電層は、図12(A)(B)に示すように、第2の絶縁膜27を介して第1の半導体基板21の側面に沿って形成された配線層28,29となる。配線層28は、図12(A)に示すようにパッド電極24a,24bの少なくとも一部と接続されて、第1の半導体基板21の裏面の一部上に延在している。配線層29は、図12(B)に示すようにパッド電極43の少なくとも一部と接続されて、第1の半導体基板21の裏面の一部上に延在している。
Next, a conductive layer such as aluminum (Al) or copper (Cu) to be the wiring layers 28 and 29 is formed with a film thickness of 1 μm, for example, by sputtering, plating, or other film forming methods. Thereafter, the conductive layer is selectively etched using a resist layer (not shown) as a mask. By this etching, the conductive layers become wiring layers 28 and 29 formed along the side surfaces of the
また、配線層28,29の形成工程とともに、図14に示すようにパッド電極24a,24bとパッド電極43とを相互に接続するための配線層36を形成する。これにより、第1の半導体基板21の表面上に形成されたN型半導体層22やP型半導体層23等から構成される発光素子と第2の半導体基板41の表面上に形成されたデバイス素子40とが電気的に接続される。なお、発光素子とデバイス素子40との電気的接続は、配線層36を形成せずに、実装基板側の配線で行ってもよい。
In addition to the formation process of the wiring layers 28 and 29, as shown in FIG. 14, a
次に、ダイシングブレードやエッチングによって、第1の半導体基板21側から接着層25及び第2の半導体基板41の一部を除去することで、切り欠き部30を形成することが好ましい。なお、切り欠き部30の断面形状は、第2の半導体基板41に切り欠き部30が到達するのであれば図12(A)(B)に示すようなV字形状に限定されず、楕円形状や略長方形等でも構わない。
Next, it is preferable to form the
次に、配線層28,29を被覆する電極接続層(不図示)を形成することが好ましい。電極接続層を形成するのは、アルミニウム等から成る配線層28,29と、後述するハンダ等から成る導電端子32は接合しにくいという理由や、導電端子32の材料が配線層28,29側に流入してくることを防止するという理由による。電極接続層は、例えばレジスト層をマスクとしてニッケル(Ni)層と金(Au)層等の金属層を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。
Next, it is preferable to form an electrode connection layer (not shown) that covers the wiring layers 28 and 29. The electrode connection layer is formed because the wiring layers 28 and 29 made of aluminum or the like and the
次に、図13(A)(B)に示すように、後述する導電端子32の形成領域に開口を有する保護層31を、例えば10μmの厚みで形成する。保護層31の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理(プリベーク)を施す。次に、塗布された有機系材料を露光・現像して所定領域を露出させる開口を形成し、その後これに熱処理(ポストベーク)を施す。これにより、導電端子32の形成領域に開口を有する保護層31を得る。本実施形態では、切り欠き部30を形成しているため、接着層25の側面が保護層31で完全に被覆される。そのため、接着層25が外気に触れることを抑えるとともに、デバイス素子40や接着層25への腐食物質(例えば水分)の浸入を防止することができる。
Next, as shown in FIGS. 13A and 13B, a
次に、保護層31の開口から露出した電極接続層(不図示)上に導電材料(例えばハンダ)をスクリーン印刷し、この導電材料を熱処理でリフローさせる。こうして、図13(A)(B)に示すように配線層28,29を介してパッド電極24a,24b,43と電気的に接続された導電端子32が第1の半導体基板21の裏面上に形成される。なお、導電端子32の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法(塗布法)等で形成することもできる。導電端子32は、金や銅,ニッケルを材料としたものでもよく、その材料は特に限定されない。また、電極接続層(不図示)の形成工程は、保護層31の形成後に行ってもよい。
Next, a conductive material (for example, solder) is screen-printed on an electrode connection layer (not shown) exposed from the opening of the
次に、所定のダイシングラインDLに沿って切断し、個々の発光装置35に分割する。個々の発光装置35に分割する方法としては、ダイシング法,エッチング法,レーザーカット法等がある。図14は発光装置35の裏面側(第1の半導体基板21側)から見た平面図の概略である。なお、図13(A)(B)の発光装置35は、図14のX−X線,Y−Y線に沿った断面図に対応する。
Next, it is cut along a predetermined dicing line DL and divided into individual
以上の工程により、第1の半導体基板21と第2の半導体基板41との貼り合わせ面に、発光素子(LED)及びデバイス素子40の両者を備えるチップサイズパッケージ型の発光装置35が完成する。発光装置35は、導電端子32を介してプリント基板等に実装される。発光装置35からの光は、図13(A)(B)の矢印で示されるように、開口部44の内周面で反射されて第2の半導体基板41側に放射される。
Through the above steps, a chip size package type
第2の実施形態では、従来構造(図20参照)のように複数の部品(LEDチップ,リード,ボンディングワイヤ)が個別に形成され、その後組み合わせて構成されておらず、個々の装置に分割される以前、つまりウェハー状態のときから接着層を介してチップとして一体化されている。さらに、発光素子を備える第1の半導体基板21と、デバイス素子40を備える第2の半導体基板41とが一体化されている。そのため、従来に比して発光装置の小型化を図ることができるとともに、1チップ内に多数の素子を効率よく混載することができ、多機能な発光装置を得ることができる。例えば、本実施形態のように、第1の基板側に発光素子を形成し、第2の基板側に当該発光素子を制御する駆動素子を設けることで、発光機能とその制御機能の両者を1チップで実現することができる。従って、従来(図20)のように発光装置と別に駆動装置を形成する必要はない。
In the second embodiment, a plurality of components (LED chips, leads, bonding wires) are individually formed as in the conventional structure (see FIG. 20), and are not configured afterward, but are divided into individual devices. It is integrated as a chip through an adhesive layer from before the wafer state, that is, from the wafer state. Furthermore, the
さらにまた、本実施形態によれば、従来1チップに混載して封止していなかったもの、あるいは1チップに混載して封止することが製造プロセス上等の理由から困難であったものでも、第1の基板上と第2の基板上に分けて素子を形成し、それらを1チップで封止することができる。そのため、従来に比して装置全体の小型化を図ることができる。例えば、MEMS(Micro Electro Mechanical Systems)は一般的に高温処理で形成されるため、CMOSプロセス等と整合性が良好でない。MEMSとは、機械要素部品、センサー、アクチュエーター、電子回路等を半導体基板上に集積化したデバイスのことである。そのため、MEMSと他の素子(例えばMEMS用の駆動素子)とを1チップ内に混載して形成することが従来の製造プロセスでは困難であった。しかし、第2の実施形態のようにMEMSを一方の基板上に形成し、他方の基板上に当該MEMSの駆動素子や発光素子を形成することで1チップでMEMSを備えた発光装置を形成することができる。 Furthermore, according to the present embodiment, even if it is conventionally not mixed and sealed on one chip, or it is difficult to mount and seal on one chip for reasons such as a manufacturing process. The elements can be formed separately on the first substrate and the second substrate and sealed with one chip. Therefore, it is possible to reduce the size of the entire apparatus as compared with the conventional case. For example, since MEMS (Micro Electro Mechanical Systems) is generally formed by high-temperature processing, the compatibility with a CMOS process or the like is not good. MEMS is a device in which mechanical element parts, sensors, actuators, electronic circuits and the like are integrated on a semiconductor substrate. For this reason, it has been difficult in the conventional manufacturing process to form the MEMS and other elements (for example, a driving element for MEMS) in a single chip. However, as in the second embodiment, a MEMS is formed on one substrate, and a driving element and a light emitting element of the MEMS are formed on the other substrate, thereby forming a light emitting device including the MEMS on a single chip. be able to.
また、従来複数の部品を別々に製造し、組立作業を行って完成していたものが、本実施形態によればウェハー状の基板を個々のチップに分割した時点で一体化して完成する。そのため、後の組み立て作業等を省き、作業性を向上させることができる。 Also, according to the present embodiment, a plurality of parts that have been conventionally manufactured separately and assembled are integrated and completed when the wafer-like substrate is divided into individual chips. Therefore, subsequent assembly work and the like can be omitted, and workability can be improved.
次に、本発明の第3の実施形態について説明する。図15(A),(B)は、第3の実施形態に係る発光装置50の断面図である。また、図16は発光装置50を第2の半導体基板41側から見た平面図の概略である。なお、図15(A)(B)の発光装置50は、図16のA−A線,B−B線に沿った断面図に対応する。なお、第3の実施形態も第2の実施形態と同様に2つの断面図を用いて説明し、上記第1及び第2の実施形態と同様の構成についてはその説明を省略するか簡略する。
Next, a third embodiment of the present invention will be described. FIGS. 15A and 15B are cross-sectional views of the
第3の実施形態の発光装置50は、図15(A)(B)及び図16に示すようにN型半導体層22上に複数のP型半導体層51が例えば行列状に配列されている。各P型半導体層51は、N型半導体層22上に形成された絶縁層52で区画されている。このような複数のP型半導体層51は、例えばP型半導体層を一様に形成した後に公知のフォトリソ工程を経ることで形成することができる。
In the
各P型半導体層51の上部は、アルミニウム等から成る導電層53(アノード電極)と接続されている。各導電層53は、第1の半導体基板21の側面及び裏面に沿って形成された配線層28と導電端子32に電気的に接続されている。このように構成することで、各P型半導体層51の形成部はそれぞれ独立して発光する。換言すれば、第1の半導体基板21上には複数の発光部が形成されている。
The upper part of each P-
また、第2の半導体基板41は複数の開口部54を有し、当該開口部54は上述した複数の発光部に対応した位置に形成されている。開口部54は、発光部から放射される光の経路となるものである。
The
また、第1の半導体基板21の裏面上には電極接続層55(例えば、アルミニウム層とニッケル層や金層の積層)を介して導電端子56(カソード電極)が形成されている。このようにカソード電極は、第1の半導体基板21の裏面上に形成してもよい。このように発光装置50は、P型領域(P型半導体層51)に導電端子32から導電層53を介して電圧を供給し、N型領域(第1の半導体基板21とN型半導体層22)に導電端子56を介して電圧を供給したときに、PN接合面が発光する構成になっている。
A conductive terminal 56 (cathode electrode) is formed on the back surface of the
また、第2の半導体基板41の表面上にはデバイス素子40が形成されている。デバイス素子40は、パッド電極43を介して導電層53や導電端子56と接続されており、例えば上述した複数の発光部を選択的に発光及び消灯させる信号を出力する駆動素子を含むものである。
A
第1及び第2の実施形態では、P型半導体層3,23が第1の半導体基板1,21の表面上にほぼ一様に形成され、また、第2の半導体基板16,41には一つの開口部10,44のみが形成されていた。これに対して、第3の実施形態では、第1の半導体基板21上に複数の発光部が形成され、それぞれの発光部の発光及び消灯を選択的に制御できる構成になっている。そのため、第1及び第2の実施形態で得られる効果に加えて、数字(アラビア数字や漢数字やローマ数字など)や文字(平仮名、カタカナ、漢字など)を含め様々な画像(静止画及び動画も含む)を1チップで表示することができる。また、複数の開口部54の形成によって、隣接する発光部が仕切られていることが好ましい。そのため、光の指向性が良く、発光モジュールに適している。
In the first and second embodiments, the P-
なお、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでも無い。例えば、図17に示すように開口部10内に、エポキシやシリコーン等の樹脂やガラス等から成る所定のレンズ60を配置し、光の指向性や輝度を更に向上させることができる。また、開口部10内をレンズ60の配置用の空間としているため、レンズの配置による装置の大型化が抑えられている。なお、第3の実施形態のように、複数の開口部54のそれぞれにレンズを配置することもできる。また、開口部内に配置されるレンズは、できるだけ開口部内の空間に収まることが小型化の観点から好ましい。
Needless to say, the present invention is not limited to the above-described embodiment, and can be changed without departing from the gist thereof. For example, as shown in FIG. 17, a
また、図18(A)(B)に示すように発光装置を構成することもできる。なお、第2及び第3の実施形態と同様に2つの断面図を用いて説明し、既に説明したものと同様の構成については同一符号を示し、その説明を省略する。図18(A),(B)に示す発光装置65は、パッド電極24a,24b,43に対応する位置が開口し、かつ第1の半導体基板21の側面及び裏面を被覆する保護層66が形成されている。そして、保護層66の開口位置のパッド電極24a,24b,43上に電極接続層67が形成されている。電極接続層67は、例えばニッケル(Ni)層と金(Au)層を順に積層した層であり、レジスト層をマスクとしてこれらの金属を順にスパッタリングし、その後レジストを除去するというリフトオフ法や、メッキ法によって形成できる。そして、パッド電極24a,24b,43上には、電極接続層67を介してハンダ等から成る導電端子68が形成されている。このように、第1の半導体基板21の側面及び裏面に絶縁膜(第2の実施形態の第2の絶縁膜27)や配線層(第2の実施形態の配線層28,29)を形成することなく、第1の半導体基板21の側壁に隣接するように導電端子68を形成することもできる。
In addition, a light-emitting device can be formed as shown in FIGS. In addition, it demonstrates using two sectional drawings similarly to 2nd and 3rd embodiment, the same code | symbol is shown about the structure similar to what was already demonstrated, and the description is abbreviate | omitted. In the
かかる構成によれば、第1乃至第3の実施形態の発光装置で示した絶縁膜や配線層を形成する工程が不要である。そのため、製造工程が簡素化され、製造コストを低く抑えることができる。また、導電端子68が第1の半導体基板21の裏面上に形成されず、第1の半導体基板21の側壁に隣接するように形成されているため、発光装置を薄くすることができる。なお、開口部26の形成の際に半導体基板21のエッチングする部分は適宜変更できる。そのため、第1の半導体基板21の側壁内に埋設されるように導電端子68を形成し、発光装置の側面から導電端子68を露出させないことも可能である。
According to such a configuration, the step of forming the insulating film and the wiring layer shown in the light emitting devices of the first to third embodiments is unnecessary. Therefore, the manufacturing process is simplified and the manufacturing cost can be kept low. Further, since the
また、上述した実施形態では半導体基板が用いられていたが、半導体ではなくガラスや石英のような絶縁性の材料から成る基板を用いることも可能である。また、装置の用途に応じて、透明であって光を透過させる性状を有する基板を用いてもよい。 In the above-described embodiment, the semiconductor substrate is used. However, it is possible to use a substrate made of an insulating material such as glass or quartz instead of the semiconductor. Further, a substrate that is transparent and has a property of transmitting light may be used depending on the application of the apparatus.
また、上述した第2及び第3の実施形態では、一方の基板(発光素子が形成された側の基板)に発光素子及びデバイス素子に電圧を供給するための導電端子や配線層が形成されていた。第2の実施形態であれば、第1の半導体基板21側に開口部26を形成し、その後配線層28,29や導電端子32が形成されている。しかし、本発明はこれに限定されない。従って、必要に応じて他方の基板(発光素子が形成されていない側の基板)に配線層や導電端子を形成してもよい。
In the second and third embodiments described above, a conductive terminal and a wiring layer for supplying a voltage to the light emitting element and the device element are formed on one substrate (the substrate on which the light emitting element is formed). It was. In the second embodiment, the
また、上述した実施形態では、2つの基板上に形成されたパッド電極(第2の実施形態であればパッド電極24a,24bとパッド電極43)が重なり合わないように貼り合わされていたが、両方のパッド電極が重なり合ったとしても、開口部や配線層や導電端子をそれぞれのパッド電極が形成された側の基板に対して形成することで、両方向から各パッド電極に電圧を供給することも可能である。また、図19に示すように両方のパッド電極が重なり合ったとしても、いずれか(図19ではパッド電極43)の面積を他方(図19ではパッド電極24a,24b)よりも大きくすることで、重なり合っていない領域を利用して各パッド電極と配線層を接続することができる。このように、素子への電圧の供給の仕方は適宜変更できる。
In the above-described embodiment, the pad electrodes formed on the two substrates (in the second embodiment, the
また、以上の実施形態では、ボール状の導電端子(8,32,68)を有するBGA型の発光装置について説明したが、本発明はLGA(Land Grid Array)型の発光装置に適用するものであっても構わない。本発明は、発光素子を小型に封止する技術として広く適用できるものである。 In the above embodiment, the BGA type light emitting device having the ball-like conductive terminals (8, 32, 68) has been described. However, the present invention is applied to an LGA (Land Grid Array) type light emitting device. It does not matter. The present invention can be widely applied as a technique for sealing a light emitting element in a small size.
1 第1の半導体基板 2 N型半導体層 3 P型半導体層
4a,4b パッド電極 5 絶縁膜 6 配線層 7 保護層
8 導電端子 10 開口部 11 第2の半導体基板 12 接着層
13 切り欠き部 21 第1の半導体基板 22 N型半導体層
23 P型半導体層 24a,24b パッド電極 25 接着層
26 開口部 27 第2の絶縁膜 28 配線層 29 配線層
30 切り欠き部 31 保護層 32 導電端子 35 発光装置
36 配線層 40 デバイス素子 41 第2の半導体基板
42 第1の絶縁膜 43 パッド電極 44 開口部 50 発光装置
51 P型半導体層 52 絶縁層 53 導電層 54 開口部
55 金属層 56 導電端子 60 レンズ 65 発光装置
66 保護層 67 電極接続層 68 導電端子 100 LED装置
101 第1のリード 102 LEDチップ 103 ボンディングワイヤ
104 第2のリード 105 凹面部 106 透明樹脂層
DESCRIPTION OF SYMBOLS 1 1st semiconductor substrate 2 N type semiconductor layer 3 P type semiconductor layer
4a,
DESCRIPTION OF SYMBOLS 8
Claims (18)
表面から裏面にかけて貫通する開口部を有する第2の基板とを備え、
前記第1の基板の表面側と前記第2の基板の表面側とが向かい合って、接着層を介して貼り合わされ、
前記開口部が開口されたままで、その底面に前記発光素子が前記接着層を介して露出されることを特徴とする発光装置。 A first substrate having a light emitting element formed on the surface;
A second substrate having an opening penetrating from the front surface to the back surface,
The surface side of the first substrate and the surface side of the second substrate face each other and are bonded together through an adhesive layer,
The light-emitting device, wherein the light-emitting element is exposed to the bottom surface of the opening through the adhesive layer while the opening is left open .
前記開口部が前記複数の発光部に対応した位置に形成されていることを特徴とする請求項1乃至請求項3のいずれかに記載の発光装置。 The light emitting element has a plurality of light emitting portions on the surface of the first substrate,
The light-emitting device according to claim 1, wherein the opening is formed at a position corresponding to the plurality of light-emitting portions.
第2の基板とを準備し、
前記第1の基板の表面側と前記第2の基板の表面側とを向かい合わせ、接着層を介して両者を貼り合わせる工程と、
前記貼り合わせ工程の前または後に、前記第2の基板に、表面側から裏面側にかけて貫通し、その底面に前記接着層を介して前記発光素子が露出する開口部を形成する工程と、
所定のダイシングラインに沿って前記第1及び前記第2の基板を切削し、個々のチップに分割する工程と、を備え、前記開口部が開口されたままであることを特徴とする発光装置の製造方法。 A first substrate having a light emitting element formed on the surface;
Preparing a second substrate;
Facing the surface side of the first substrate and the surface side of the second substrate, and bonding them together via an adhesive layer;
Before or after the bonding step , a step of forming an opening through the second substrate from the front surface side to the back surface side and exposing the light emitting element through the adhesive layer on the bottom surface ;
A step of cutting the first and second substrates along a predetermined dicing line and dividing them into individual chips , wherein the opening remains open. Method.
前記第2の基板の表面上に、前記デバイス素子と電気的に接続された第2のパッド電極とを備えることを特徴とする請求項13に記載の発光装置の製造方法。 A first pad electrode electrically connected to the light emitting element on the surface of the first substrate;
The method for manufacturing a light-emitting device according to claim 13, further comprising a second pad electrode electrically connected to the device element on a surface of the second substrate.
前記第1の基板の裏面側から前記接着層の一部を除去して、前記第2のパッド電極の少なくとも一部を露出させる工程とを有することを特徴とする請求項14または請求項15に記載の発光装置の製造方法。 Removing a portion of the first substrate from the back side of the first substrate to expose at least a portion of the first pad electrode;
16. The method of claim 14, further comprising: removing a part of the adhesive layer from the back surface side of the first substrate to expose at least a part of the second pad electrode. The manufacturing method of the light-emitting device of description.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012425A JP4958273B2 (en) | 2007-01-23 | 2007-01-23 | Light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012425A JP4958273B2 (en) | 2007-01-23 | 2007-01-23 | Light emitting device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008181932A JP2008181932A (en) | 2008-08-07 |
JP4958273B2 true JP4958273B2 (en) | 2012-06-20 |
Family
ID=39725623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007012425A Active JP4958273B2 (en) | 2007-01-23 | 2007-01-23 | Light emitting device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4958273B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5247417B2 (en) * | 2008-12-25 | 2013-07-24 | 京セラ株式会社 | LIGHT EMITTING ELEMENT AND LIGHT EMITTING ELEMENT ARRAY HAVING THE SAME |
JP6303344B2 (en) * | 2013-09-05 | 2018-04-04 | 日亜化学工業株式会社 | Light emitting device |
JP2015153793A (en) * | 2014-02-11 | 2015-08-24 | 豊田合成株式会社 | Semiconductor light emitting element and manufacturing method of the same, and light emitting device |
JP6319026B2 (en) | 2014-09-29 | 2018-05-09 | 日亜化学工業株式会社 | Light emitting device and manufacturing method thereof |
WO2017208326A1 (en) * | 2016-05-31 | 2017-12-07 | サンケン電気株式会社 | Light-emitting device |
WO2017208321A1 (en) * | 2016-05-31 | 2017-12-07 | サンケン電気株式会社 | Light-emitting device |
JP6455495B2 (en) | 2016-09-28 | 2019-01-23 | 日亜化学工業株式会社 | Light emitting device and manufacturing method thereof |
CN108877663B (en) * | 2017-05-10 | 2020-07-10 | 矽照光电(厦门)有限公司 | Display screen, manufacturing method thereof and display structure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077184A (en) * | 1993-06-14 | 1995-01-10 | Omron Corp | Semiconductor light emitting element, projector, optical detector and information processor employing it |
JPH08148714A (en) * | 1994-11-25 | 1996-06-07 | Hitachi Cable Ltd | Light-emitting diode and its manufacture |
JPH11154774A (en) * | 1997-08-05 | 1999-06-08 | Canon Inc | Surface light emission type semiconductor device, manufacture thereof, and display device using the same |
JP3728147B2 (en) * | 1999-07-16 | 2005-12-21 | キヤノン株式会社 | Opto-electric hybrid wiring board |
KR100940943B1 (en) * | 2001-08-24 | 2010-02-08 | 쇼오트 아게 | Method for producing electronics components |
CN101714516A (en) * | 2001-08-24 | 2010-05-26 | 肖特股份公司 | Process for making contact with and housing integrated circuits |
JP2004363380A (en) * | 2003-06-05 | 2004-12-24 | Sanyo Electric Co Ltd | Optical semiconductor device and its fabricating process |
JP4198072B2 (en) * | 2004-01-23 | 2008-12-17 | シャープ株式会社 | Semiconductor device, module for optical device, and method for manufacturing semiconductor device |
JP4116587B2 (en) * | 2004-04-13 | 2008-07-09 | 浜松ホトニクス株式会社 | Semiconductor light emitting device and manufacturing method thereof |
-
2007
- 2007-01-23 JP JP2007012425A patent/JP4958273B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008181932A (en) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5295783B2 (en) | Semiconductor device | |
JP4958273B2 (en) | Light emitting device and manufacturing method thereof | |
US7855425B2 (en) | Semiconductor device and method of manufacturing the same | |
US9478722B2 (en) | Light emitting device and method for manufacturing same | |
US7179670B2 (en) | Flip-chip light emitting diode device without sub-mount | |
US8319246B2 (en) | Semiconductor device and method for manufacturing same | |
US7589351B2 (en) | Light-emitting device | |
US7847299B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5698633B2 (en) | Semiconductor light emitting device, light emitting module, and method of manufacturing semiconductor light emitting device | |
US20100001305A1 (en) | Semiconductor devices and fabrication methods thereof | |
JP4516320B2 (en) | LED board | |
KR20120002916A (en) | Led module, led package, and wiring substrate and manufacturing method thereof | |
US20080210954A1 (en) | Alternating Current Light Emitting Device | |
KR20130106869A (en) | Light emitting device, light emitting module, and method for manufacturing light emitting device | |
US10546987B2 (en) | Method for producing a component, and a component | |
KR20070092120A (en) | Semiconductor device and manufacturing method thereof | |
US8975102B2 (en) | Method for producing an optoelectronic device with wireless contacting | |
JP2005327820A (en) | Package for light emitting diode, light emitting device employing same and manufacturing method of the light emitting device | |
JP4828261B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI450345B (en) | Chip package and method for forming the same | |
JP2008041892A (en) | Semiconductor device, and manufacturing method thereof | |
JP5351620B2 (en) | Light emitting device | |
JP2010010303A (en) | Semiconductor device | |
JP2009059819A (en) | Semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120314 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4958273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |