JP4955134B2 - Active matrix liquid crystal display device - Google Patents
Active matrix liquid crystal display device Download PDFInfo
- Publication number
- JP4955134B2 JP4955134B2 JP2012020018A JP2012020018A JP4955134B2 JP 4955134 B2 JP4955134 B2 JP 4955134B2 JP 2012020018 A JP2012020018 A JP 2012020018A JP 2012020018 A JP2012020018 A JP 2012020018A JP 4955134 B2 JP4955134 B2 JP 4955134B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- liquid crystal
- pixel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本明細書で開示する発明は、ガラスや石英等の絶縁基板に設けられた結晶性珪素膜を用
いた絶縁ゲイト構造を有する半導体装置、例えば、薄膜トランジスタ(TFT)や薄膜ダ
イオ─ド(TFD)、またはそれらを応用した薄膜集積回路、特にパッシブマトリクス型
液晶表示装置用薄膜集積回路やアクティブマトリクス型液晶表示装置用薄膜集積回路、及
びその作製方法に関するものである。
The invention disclosed in this specification describes a semiconductor device having an insulating gate structure using a crystalline silicon film provided on an insulating substrate such as glass or quartz, such as a thin film transistor (TFT), a thin film diode (TFD), The present invention also relates to a thin film integrated circuit to which these are applied, in particular, a thin film integrated circuit for a passive matrix liquid crystal display device, a thin film integrated circuit for an active matrix liquid crystal display device, and a manufacturing method thereof.
近年、ガラスや石英等の絶縁基板に薄膜トランジスタをマトリクス状に形成し、このT
FTをスイッチング素子として用いるアクティブマトリクス型の液晶表示装置の研究が盛
んにされている。
In recent years, thin film transistors are formed in a matrix on an insulating substrate such as glass or quartz.
Research on active matrix liquid crystal display devices using FT as a switching element has been actively conducted.
また、アクティブマトリクス回路(画素回路や画素マトリクス回路とも呼ばれる)と周
辺駆動回路(ドライバ─回路とも呼ばれる)とを同一絶縁基板上に集積化したアクティブ
マトリクス型の液晶表示装置が注目されている。この構成は、周辺駆動回路一体型と呼ば
れている。
An active matrix liquid crystal display device in which an active matrix circuit (also referred to as a pixel circuit or a pixel matrix circuit) and a peripheral driver circuit (also referred to as a driver-circuit) are integrated on the same insulating substrate has attracted attention. This configuration is called a peripheral drive circuit integrated type.
従来のアクティブマトリクス型液晶表示装置では、2枚の基板上に液晶層を駆動する電
極等を形成し対向させた透明電極を用いていた。この2枚の基板間に液晶を封入し、液晶
に印加する電界の方向を基板面にほぼ垂直な方向とする。そして、さらにその電界強度を
変化させることで、一般的に棒状の形状を有する液晶分子の配向方向を、基板と平行、あ
るいは基板に垂直と変化させることで実現していた。一般的にこの場合、液晶材料の示す
特徴の一つである光学異方性を利用して光を変調させるため、前記装置には偏向板を配置
し、入射光を直線偏光となるようにしていた。
In a conventional active matrix liquid crystal display device, transparent electrodes are used in which electrodes for driving a liquid crystal layer are formed on two substrates and face each other. Liquid crystal is sealed between the two substrates, and the direction of the electric field applied to the liquid crystal is set to a direction substantially perpendicular to the substrate surface. Further, by changing the electric field strength, the alignment direction of liquid crystal molecules generally having a rod-like shape is changed to be parallel to the substrate or perpendicular to the substrate. In this case, in general, in order to modulate light by utilizing optical anisotropy, which is one of the characteristics of the liquid crystal material, a deflection plate is disposed in the device so that incident light becomes linearly polarized light. It was.
しかし、このような動作方法をとる液晶電気光学装置は、表示面に対して垂直な方向か
ら見たときは正常な表示状態でも、斜めから見ると表示が暗く、不鮮明になり、さらにカ
ラ─表示であれば変色してしまう現象が見られた。
However, a liquid crystal electro-optical device using such an operation method is dark and unclear when viewed from an oblique direction even when viewed from a direction perpendicular to the display surface. If so, a phenomenon of discoloration was observed.
このような問題を解決するため、液晶層に印加する電界の方向を基板面に平行な方向と
する方法(IPSモ─ド)がある。
このような電気光学装置では、液晶分子長軸を基板に平行な状態を維持したままスイッ
チングするため、視野角による液晶の光学特性の変化が少ない。
このため、視野角による光漏れ、コントラストの低下等が、従来のTN、STN方式に
比べ小さい。
In order to solve such a problem, there is a method (IPS mode) in which the direction of the electric field applied to the liquid crystal layer is a direction parallel to the substrate surface.
In such an electro-optical device, since the liquid crystal molecule major axis is switched while maintaining a state parallel to the substrate, the change in the optical characteristics of the liquid crystal due to the viewing angle is small.
For this reason, the light leakage due to the viewing angle, the decrease in contrast, and the like are small compared to the conventional TN and STN systems.
このIPSモ─ドの電極構成として、図17に示した様な一枚の基板上に櫛歯状電極を
形成した方法が知られている。
しかし、前記櫛歯状電極を用いた場合、画素素子において、配線パタ─ンが微細化かつ
複雑化し、生産性が悪いという問題点があった。
また、電極形状が複雑なので、液晶層にかかる電界も複雑なものとなっていた。
さらに、櫛歯状電極とすることによって光が遮られ、光が透過できる有効面積(開口率
)が著しく低下し、暗いディスプレイしか実現できず、実用化は不可能であった。
As an electrode configuration of this IPS mode, a method in which comb-like electrodes are formed on a single substrate as shown in FIG. 17 is known.
However, when the comb-like electrode is used, there is a problem that in the pixel element, the wiring pattern is miniaturized and complicated, and the productivity is poor.
In addition, since the electrode shape is complicated, the electric field applied to the liquid crystal layer is also complicated.
Furthermore, by using a comb-like electrode, light is blocked and the effective area (aperture ratio) through which light can be transmitted is significantly reduced, and only a dark display can be realized, and practical application is impossible.
本発明は上記問題を解決するものであって、その目的とするところは、透明電極がなく
とも高コンラストで、工程が簡易で量産可能な、且つ、開口率が大きく明るい周辺駆動回
路一体型の液晶表示装置及びその製造方法を提供することにある。
The present invention solves the above-mentioned problems, and the object of the present invention is to provide a peripheral drive circuit integrated type that has high contrast without a transparent electrode, can be mass-produced with simple processes, and has a large aperture ratio. An object of the present invention is to provide a liquid crystal display device and a manufacturing method thereof.
前記課題を解決し、上記目的を達成するために本発明では以下のような手段を用いる。 In order to solve the above problems and achieve the above object, the present invention uses the following means.
本発明の第1は図1にその具体的な構成の一例を示すように
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一方の基板上には、複数の画素がマトリクス状に配置され、
画素電極108とコモン電極110、111は同じ層内に存在し、
前記コモン電極とコモン線103、104は、絶縁層をはさみ、互いに違う層に存在し
、コンタクトにより接続され、
前記画素電極と前記コモン電極との間に、基板面に概略平行に電界を印加し、液晶分子
の配向状態を制御して、光を変調し得る構造を備えていることを特徴とする液晶表示装置
である。
The first of the present invention is a pair of substrates at least one of which is transparent as shown in FIG.
A liquid crystal layer is sandwiched between the pair of substrates,
A plurality of pixels are arranged in a matrix on one substrate,
The
The common electrode and the
A liquid crystal display comprising a structure capable of modulating light by applying an electric field substantially parallel to a substrate surface between the pixel electrode and the common electrode to control an alignment state of liquid crystal molecules. Device.
上記構成において、各々の画素に薄膜トランジスタを有するアクティブマトリクス型液
晶表示装置であって、前記薄膜トランジスタは、画素電極108と、走査線に接続された
ゲイト線102、105と、信号線に接続されたソ─ス線106、107を有することを
特徴とする液晶表示装置である。
In the above structure, the active matrix liquid crystal display device includes a thin film transistor in each pixel. The thin film transistor includes a
上記構成において、パッシブ駆動するパッシブマトリクス型液晶表示装置である。 In the above structure, the passive matrix liquid crystal display device is passively driven.
上記構成におけるコモン電極110、111と画素電極108は、平行であり、図2に
示すように同じ層内にあり、且つ同一材料、同一工程で作られることを特徴とする液晶表
示装置である。
In the above structure, the
上記のコモン電極と画素電極は、アルミニウムまたはアルミニウムを主成分とする金属
、または、Siもしくは、Tiとアルミニウムとの積層から成ることを特徴とする液晶表
示装置である。
In the liquid crystal display device, the common electrode and the pixel electrode are made of aluminum, a metal containing aluminum as a main component, or a laminate of Si or Ti and aluminum.
また、上記のコモン線103、104とゲイト線102、105は、図2に示すように
同じ層内で、且つ同一材料、同一工程で作られることを特徴とする液晶表示装置である。
In addition, the
本願発明の第2は、図3にその具体的な構成の一例を示すように、
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一方の基板上には、複数の画素がマトリクス状に配置され、
前記画素電極108とコモン電極110、111は同じ層内に存在し、
前記コモン電極とコモン線は、絶縁層をはさみ、互いに違う層に存在し、コンタクトに
より接続され、
その上に、平坦化膜230を有し、
前記画素電極と前記コモン電極との間に、基板面に概略平行に電界を印加し、液晶分子
の配向状態を制御して、光を変調し得る構造を備えていることを特徴とする液晶表示装置
である。
The second aspect of the present invention is as shown in FIG.
A pair of substrates at least one of which is transparent;
A liquid crystal layer is sandwiched between the pair of substrates,
A plurality of pixels are arranged in a matrix on one substrate,
The
The common electrode and the common wire are sandwiched between insulating layers, exist in different layers, and are connected by contacts,
On top of that, a
A liquid crystal display comprising a structure capable of modulating light by applying an electric field substantially parallel to a substrate surface between the pixel electrode and the common electrode to control an alignment state of liquid crystal molecules. Device.
上記構成におけるコモン電極及び画素電極上の平坦化膜230は、ポリイミド等からな
る有機物、窒化珪素または酸化珪素等からなる無機物を用いた膜、もしくはそれらの積層
膜を用いる液晶表示装置である。
The
また、本発明において図1に具体的な構成を示すように、
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一方の基板上には、複数の画素がマトリクス状に形成され、
一画素内で、1つの前記画素電極108が、一対のコモン電極110、111に挟まれ
て形成され、
前記画素電極と前記コモン電極との間に、基板面に概略平行に電界を印加し、液晶分子
の配向状態を制御して、光を変調し得る構造を備えていることを特徴とする液晶表示装置
である。
In the present invention, as shown in FIG.
A pair of substrates at least one of which is transparent;
A liquid crystal layer is sandwiched between the pair of substrates,
A plurality of pixels are formed in a matrix on one substrate,
Within one pixel, one
A liquid crystal display comprising a structure capable of modulating light by applying an electric field substantially parallel to a substrate surface between the pixel electrode and the common electrode to control an alignment state of liquid crystal molecules. Device.
本発明の第3は、図4〜8にその具体的な構成の一例を示すように、
絶縁表面201を有する基板上に結晶性半導体層101を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜205を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜210を形成する工程と、
前記第1の導電膜をゲイト線102、105と、コモン線103、104に形成する工
程と、
前記結晶性半導体層にド─ピングを行う工程と、
全面に第1の層間膜206を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極108と、コモン電極110、111と、ソ─ス線106
、107に形成する工程と、を有する液晶表示装置の作製を特徴としている。
The third aspect of the present invention is as shown in FIGS.
Forming a
Forming a
Forming a first
Forming the first conductive film on the
Doping the crystalline semiconductor layer; and
Forming a
Forming a contact hole;
Forming a second conductive film on the first interlayer film;
The second conductive film includes a
, 107, and a step of forming a liquid crystal display device.
ここでいう結晶性半導体層とは、単結晶シリコン膜や、アモルファスと結晶が混在して
いる多結晶シリコン膜や、結晶構造と認められるものが、わずかに含まれたアモルファス
主体の多結晶シリコン膜等のような少なくとも結晶性を有するシリコン膜を指している。
The crystalline semiconductor layer referred to here is a single crystal silicon film, a polycrystalline silicon film in which amorphous and crystals are mixed, or an amorphous-based polycrystalline silicon film that has a slight crystal structure. A silicon film having at least crystallinity such as.
図3で示した構成を得るために、
絶縁表面201を有する基板上に結晶性半導体層101を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜205を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜210を形成する工程と、
前記第1の導電膜をゲイト線105と、コモン線103、104に形成する工程と、
前記結晶性半導体層にド─ピングを行う工程と、
全面に第1の層間膜206を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極108と、コモン電極110、111と、ソ─ス線106
、107に形成する工程と、前記画素電極と前記コモン電極と前記ソ─ス線及び基板全面
上に、平坦化膜230を形成する工程と、
を有する液晶表示装置の作製を特徴としている。
In order to obtain the configuration shown in FIG.
Forming a
Forming a
Forming a first
Forming the first conductive film on the
Doping the crystalline semiconductor layer; and
Forming a
Forming a contact hole;
Forming a second conductive film on the first interlayer film;
The second conductive film includes a
, 107, a step of forming a
It is characterized by the production of a liquid crystal display device having
絶縁表面を有する基板上に結晶性半導体層を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜を形成する工程と、
前記第1の導電膜をゲイト線と、コモン線に形成する工程と、
前記結晶性半導体層にド─ピングを行う工程と、
全面に第1の層間膜を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極と、コモン電極と、ソ─ス線に形成する工程と、を有し、
且つ、5枚以下のマスクにより作製される液晶表示装置の作製を特徴としている。
Forming a crystalline semiconductor layer over a substrate having an insulating surface;
Forming a gate insulating film on the crystalline semiconductor layer;
Forming a first conductive film on the gate insulating film;
Forming the first conductive film on a gate line and a common line;
Doping the crystalline semiconductor layer; and
Forming a first interlayer film on the entire surface;
Forming a contact hole;
Forming a second conductive film on the first interlayer film;
Forming the second conductive film on a pixel electrode, a common electrode, and a source line,
In addition, the liquid crystal display device is manufactured using five or less masks.
上記構成におけるコモン電極上の平坦化膜230は、ポリイミド等からなる有機物、ま
たは窒化珪素からなる無機物を用いた膜、もしくはそれらの積層膜を用いる液晶表示装置
の作製を特徴としている。
The
絶縁表面を有する基板上に結晶性半導体層を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜を形成する工程と、
前記第1の導電膜をゲイト線と、コモン線に形成する工程と、
前記第1の導電膜を酸化させる工程と、
前記結晶性半導体層に第1次不純物ド─ピングを行う工程と、
導電酸化膜を除去する工程と、
前記導電酸化膜を除去する工程の後に、第1次不純物ド─ピングよりも低濃度の第2次
不純物ド─ピングを行う工程と、
全面に第1の層間膜を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極と、コモン電極と、ソ─ス線に形成する工程と、を有し、
且つ、5枚以下のマスクにより作製される液晶表示装置の作製を特徴としている。
Forming a crystalline semiconductor layer over a substrate having an insulating surface;
Forming a gate insulating film on the crystalline semiconductor layer;
Forming a first conductive film on the gate insulating film;
Forming the first conductive film on a gate line and a common line;
Oxidizing the first conductive film;
Performing a first impurity doping on the crystalline semiconductor layer;
Removing the conductive oxide film;
After the step of removing the conductive oxide film, a step of performing a second impurity doping at a lower concentration than the first impurity doping;
Forming a first interlayer film on the entire surface;
Forming a contact hole;
Forming a second conductive film on the first interlayer film;
Forming the second conductive film on a pixel electrode, a common electrode, and a source line,
In addition, the liquid crystal display device is manufactured using five or less masks.
上記構成において、第2の導電膜を画素電極と、コモン電極と、ソ─ス線を形成する工
程後、基板全面に平坦化膜を形成する工程と、
を有し、且つ、全工程を5枚以下のマスクで作製する液晶表示装置の作製を特徴としてい
る。
In the above structure, after the step of forming the second conductive film with the pixel electrode, the common electrode, and the source line, a step of forming a planarization film on the entire surface of the substrate;
And a liquid crystal display device in which the entire process is manufactured with five or less masks.
本発明の第4は、図9にその具体的な構成の一例を示すように、
外部装置との配線接続端子900は、少なくとも2つ以上の配線の積み重ねで形成され
た配線の積層からなることを特徴とする液晶表示装置である。
In the fourth aspect of the present invention, as shown in FIG.
The
図10(b)に示したように、
外部装置との配線接続端子900は、絶縁基板上に形成された珪素膜101の上に、少
なくとも2つ以上の配線の積み重ねで形成された配線の積層からなることを特徴とする液
晶表示装置である。
As shown in FIG.
A
上記構成における配線の積層は、同一材料により形成し、同一工程によって形成するこ
とを特徴とする液晶表示装置である。
In the liquid crystal display device, the wiring stack having the above structure is formed using the same material and using the same process.
上記構成における配線接続端子900は、アルミニウムまたはアルミニウムを主成分と
する金属、または、導電性を有する無機化合物、または、Siもしくは、Tiとアルミニ
ウムとの積層から成ることを特徴とする液晶表示装置である。
The
図10(b)に示したように、
絶縁表面を有する基板201上に第1の導電膜210を形成する工程と、
前記第1の導電膜を第1配線端子211の形状にする工程と、
前記第1の導電膜上に第2の導電膜220を形成する工程と、
前記第2の導電膜を第2配線端子221の形状にする工程と、
基板全面に層間絶縁膜230を形成する工程と、
基板表面の前記層間絶縁膜を削り、前記第2配線端子の上部表面を露出させ、外部装置
との配線接続端子900を形成する工程と、
を有する液晶表示装置の作製を特徴としている。
As shown in FIG.
Forming a first
Forming the first conductive film into a shape of a
Forming a second conductive film 220 on the first conductive film;
Forming the second conductive film into the shape of the
Forming an
Scraping the interlayer insulating film on the substrate surface, exposing the upper surface of the second wiring terminal, and forming a
It is characterized by the production of a liquid crystal display device having
絶縁表面を有する基板201上に半導体層101を形成する工程と、
前記半導体層上に第1の導電膜210を形成する工程と、
前記第1の導電膜を第1配線端子211の形状にする工程と、
前記第1の導電膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を第2配線端子221の形状にする工程と、
基板全面に層間絶縁膜230を形成する工程と、
基板表面の前記層間絶縁膜を削り、前記第2配線端子の上部表面を露出させ、外部装置
との配線接続端子900を形成する工程と、
を有する液晶表示装置の作製方法。
Forming a
Forming a first
Forming the first conductive film into a shape of a
Forming a second conductive film on the first conductive film;
Forming the second conductive film into the shape of the
Forming an
Scraping the interlayer insulating film on the substrate surface, exposing the upper surface of the second wiring terminal, and forming a
A method for manufacturing a liquid crystal display device having the following.
本発明の第5は、図12にその具体的な構成の一例を示すように、
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
第1配線と第2配線は、絶縁層をはさみ、互いに違う層に存在し、
並列して隣合う前記第1配線の間に存在する領域を遮光する前記第2配線と、 並列し
て隣合う前記第2配線の間に存在する領域を遮光する前記第1配線と、 前記第1配線と
前記第2配線によって囲まれた画素表示領域は、光を変調し得ることを特徴とする液晶表
示装置である。
The fifth aspect of the present invention is as shown in FIG.
A pair of substrates at least one of which is transparent;
A liquid crystal layer is sandwiched between the pair of substrates,
The first wiring and the second wiring sandwich the insulating layer and exist in different layers,
The second wiring for shielding a region existing between the first wirings adjacent in parallel; the first wiring for shielding a region existing between the second wirings adjacent in parallel; The liquid crystal display device is characterized in that a pixel display region surrounded by one wiring and the second wiring can modulate light.
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一画素内で、1つの前記画素電極1208が、一対のコモン電極1210、1211に
挟まれて形成され、ソ─ス線1206、1207と隣合う前記コモン電極との間に存在す
る領域を遮光するコモン線1203と、
ゲイト線1205と隣合う前記コモン線1203との間に存在する領域を遮光する画素
電極1208と、を有することを特徴とする液晶表示装置である。
A pair of substrates at least one of which is transparent;
A liquid crystal layer is sandwiched between the pair of substrates,
In one pixel, one
The liquid crystal display device includes a
上記構成において第一配線であるコモン線1203とゲ─ト線1205の両方と第二配
線である画素電極間で保持容量を形成することを特徴とする液晶表示装置である。
In the above structure, a storage capacitor is formed between both the
図16に示すように、対向基板は、一対の基板を重ね合わせた時に生じる配線の隙間を
十分に埋める、コモン電極1210よりも小さなブラックマトリックス1600を複数有
することを特徴とする液晶表示装置である。
As shown in FIG. 16, the counter substrate is a liquid crystal display device including a plurality of
図4〜8を用いて本発明の作製工程を示す。
絶縁表面を有する基板上に、非晶質珪素薄膜101を形成し〔図4(a)〕、それを所
望の大きさにフォトリソグラフィ─法を用いてアイランドに、(1)パタ─ニングを行い
〔図4(b)〕、その上にゲイト絶縁膜205を成膜する。〔図4(c)〕
この状態での上面図を図5に示す。
A manufacturing process of the present invention will be described with reference to FIGS.
An amorphous silicon
A top view in this state is shown in FIG.
前記ゲイト絶縁膜の上に、第1の導電膜210を形成する。〔図6(d)〕
この第1の導電膜の材料としてはCr、Al、Ta、Tiを使用することが可能である
。また、それらの膜を組み合わせた多層膜を形成してもよい。
A first
As the material of the first conductive film, Cr, Al, Ta, Ti can be used. Further, a multilayer film in which these films are combined may be formed.
次に、フォトリソグラフィ─法を用いて、(2)パタ─ニングを行い、走査線と、走査
線に接続されたゲイト線102、105と、コモン線103、104を形成する。〔図6
(e)〕
この状態での上面図を図7に示す。
Next, (2) patterning is performed by using a photolithography method to form scanning lines,
(E)]
A top view in this state is shown in FIG.
そして、ゲイト電極をマスクとして、ゲイト絶縁膜205をエッチングする。
Then, the
その後、Pイオンを公知のイオンド─プ法によって、半導体層に注入する。
引き続き、Nチャネル型TFTを(3)レジストマスクで覆い、Bイオンの注入を行っ
た後、レ─ザ─アニ─ルを行う。〔図6(f)〕
この時、公知のイオンド─プ法によって、LDD構造を形成してもよい。かくすると、
トランジスタの特性をより安定なものとすることができる。
Thereafter, P ions are implanted into the semiconductor layer by a known ion doping method.
Subsequently, the N-channel TFT is covered with (3) a resist mask, B ions are implanted, and then laser annealing is performed. [FIG. 6 (f)]
At this time, the LDD structure may be formed by a known ion doping method. Then
The characteristics of the transistor can be made more stable.
次に、第1の層間絶縁膜206を形成する。〔図8(g)〕この層間絶縁膜は、コモン
線とコモン電極とを分離し、コンタクトのみで接続させる。こうすることで、櫛歯電極で
生じていた電界の乱れを防ぐ。図17で示した従来の櫛歯電極では、液晶層に電界をかけ
た時、直接関係のない余計な配線(例えば櫛歯の歯でない箇所のコモン線やソ─ス線)に
よる電界の乱れが生じていた。
さらに、その上にポリイミド膜等の平坦化膜を形成すると、後の工程で形成される画素
電極の端部とコモン電極の端部を基板から同じ距離位置にすることができる。
Next, a first
Further, when a planarizing film such as a polyimide film is formed thereon, the end portion of the pixel electrode and the end portion of the common electrode formed in a later process can be located at the same distance from the substrate.
また、各層間絶縁膜としては、ポリイミド等からなる有機物、または窒化珪素からなる
無機物を用いた膜、もしくはそれらの積層膜を用いることが可能である。
In addition, as each interlayer insulating film, a film using an organic material made of polyimide or the like, an inorganic material made of silicon nitride, or a laminated film thereof can be used.
その後、フォトリソグラフィ─法を用いて、(4)パタ─ニングを行い〔図8(h)〕
、その上に公知のスパッタ法により第2の導電膜220を形成する。
そして再びフォトリソグラフィ─法を用いて、(5)パタ─ニングを行い、画素電極1
08、コモン電極、ソ─ス線106を形成して、図8(i)の状態になる。 この状態で
の上面図が図1である。
図1は、配線が重なって見えない箇所が、分かるよう故意に示した図であり、また、同
一材料、同一工程で形成される箇所は、同じ斜線模様で塗りつぶして示した図である。
Then, using photolithography method, (4) patterning is performed [FIG. 8 (h)]
A second conductive film 220 is formed thereon by a known sputtering method.
Then, using the photolithography method again, (5) patterning is performed, and the pixel electrode 1
08, the common electrode and the
FIG. 1 is a view intentionally shown so that a portion where wiring cannot be seen can be seen, and a portion formed by the same material and in the same process is filled with the same diagonal pattern.
こうして、CMOS構造を(1)、(2)、(3)、(4)、(5)、の5枚のマスク
によって作製できた。
このように、層間絶縁膜または、平坦化膜との積層膜を形成し、コモン電極の端部と画
素電極の端部の基板からの距離的位置を概略同一にすることで、コモン電極の真横に絶縁
膜を挟んで画素電極を形成する。
かくすると、液晶層に電界を真横にかけることができ、表示特性が向上する。
In this way, the CMOS structure could be fabricated with the five masks (1), (2), (3), (4), and (5).
In this way, a laminated film with an interlayer insulating film or a planarizing film is formed, and the distance between the end of the common electrode and the end of the pixel electrode from the substrate is approximately the same, so that A pixel electrode is formed with an insulating film interposed therebetween.
In this way, an electric field can be applied directly to the liquid crystal layer, and display characteristics are improved.
上記作製工程と同時進行的に、図9(a)で示した外部装置の配線接続端子900を(
1)、(2)、(3)、(4)、(5)、での5枚のマスクによって作製する。
この配線接続端子の断面図を図9(b)で示す。
従来、配線接続端子を作製するためには、マスクを使用する工程を追加しなければなら
なかった。
Simultaneously with the manufacturing process, the
1), (2), (3), (4), and (5).
A cross-sectional view of the wiring connection terminal is shown in FIG.
Conventionally, in order to produce a wiring connection terminal, a process of using a mask has to be added.
まず、上記作製工程と同様に、絶縁表面を有する基板上に、結晶性半導体薄膜を形成し
、それを所望の大きさにフォトリソグラフィ─法を用いて配線接続端子の形状をしたアイ
ランドに、(1)パタ─ニングを行う。
しかし、この工程は、高さを調整するだけであるので、配線接続端子を作製する上では
、なくてもよい。
First, as in the above manufacturing process, a crystalline semiconductor thin film is formed on a substrate having an insulating surface, and is formed into an island having a shape of a wiring connection terminal using a photolithography method to a desired size ( 1) Perform patterning.
However, since this step only adjusts the height, it is not necessary to produce the wiring connection terminal.
次に、その上にゲイト絶縁膜205を成膜する。
Next, a
前記ゲイト絶縁膜の上に、第1の導電膜210を形成する。
この第1の導電膜の材料としてはCr、Al、Ta、Tiを使用することが可能である
。また、それらの膜を組み合わせた多層膜を形成してもよい。
A first
As the material of the first conductive film, Cr, Al, Ta, Ti can be used. Further, a multilayer film in which these films are combined may be formed.
次に、フォトリソグラフィ─法を用いて、(2)パタ─ニングを行い、第1配線端子2
11を形成する。
Next, using the photolithography method, (2) patterning is performed, and the first wiring terminal 2
11 is formed.
そして、ゲイト絶縁膜205をエッチングし、、第1の層間絶縁膜206を形成する。
Then, the
その後、フォトリソグラフィ─法を用いて、(4)パタ─ニングを行い、第1配線端子
211上の第1の層間絶縁膜を除去し、その上に公知のスパッタ法により第2の導電膜2
20を形成する。
そして再びフォトリソグラフィ─法を用いて、(5)パタ─ニングを行い、第2配線端
子221を形成する。
Thereafter, (4) patterning is performed using a photolithography method, the first interlayer insulating film on the
20 is formed.
Then, using the photolithography method again, (5) patterning is performed to form the
その後、第2層間絶縁膜230を形成する場合には、第2配線端子221の表面が覆わ
れてしまう。〔図10(a)〕そこで、O2 アッシングを行い、表面を削り取り、第2配
線端子の表面及び第2配線の表面をむき出しにする。〔図10(b)〕こうして、外部装
置の配線接続端子900も(1)、(2)、(3)、(4)、(5)、の4〜5枚のマス
クによって作製できる。
Thereafter, when the second
上記作製工程により、外部装置の配線接続端子備えた、周辺駆動回路一体型の液晶表示
装置を5枚以下のマスクで作製することが可能となった。
The above manufacturing process makes it possible to manufacture a peripheral driving circuit integrated liquid crystal display device having wiring connection terminals of an external device with five or less masks.
また、以下で示すような電極構成としてもよい。 Moreover, it is good also as an electrode structure as shown below.
例えば、画素電極とコモン電極の配置は、図11のように、一つの画素中に複数設けら
れた一対のコモン電極の間に画素電極を設けた構成としても良い。かくすれば、より開口
率が向上する。
For example, the arrangement of the pixel electrode and the common electrode may be configured such that the pixel electrode is provided between a pair of common electrodes provided in one pixel as shown in FIG. In this way, the aperture ratio is further improved.
また、図12のような画素電極1208の形状にして、コモン線1203とゲイト線1
205の両方と保持容量を形成するような構成にしてもよい。
さらに、図14のように、コモン線1203を設計すると、さらなる保持容量が形成さ
れる。
図12の電極構成での画素部の等価回路を図15に示す。
Further, the
A configuration may be adopted in which a storage capacitor is formed with both of the two.
Furthermore, when the
FIG. 15 shows an equivalent circuit of the pixel portion in the electrode configuration of FIG.
そして、同時に、画素電極や、コモン線の形状を上記のように変えることは、液晶表示
装置を駆動させて画像表示を行う際、可視光が配線と配線との隙間を透過する光漏れを防
ぐ効果を合わせもつ。
At the same time, changing the shape of the pixel electrode and the common line as described above prevents light leakage through which visible light passes through the gap between the lines when the liquid crystal display device is driven to display an image. Combines effects.
このように形成されたCMOS構造の上に、ポリイミドよりなる配向膜を形成した。配
向膜としてはポリイミドを公知のスピンコート法もしくはDIP法などにより形成した。
An alignment film made of polyimide was formed on the CMOS structure thus formed. As the alignment film, polyimide was formed by a known spin coating method or DIP method.
次に配向膜表面をラビングした。
ラビング方向については使用する液晶材料により異なる。誘電率異方性が正の材料の場
合、電界方向に非平行であって、電界方向に45゜またはそれより電界方向に近い角度を
なす方向とする。さらにまた、誘電率異方性が負の材料の場合、電界に非垂直であって、
電界に垂直な方向に45°またはそれより電界に垂直な方向に近い角度をなす方向とする
。また第二の基板側のラビング処理は、第一の基板のラビング方向に平行、もしくは反平
行をなすようになされる。
Next, the alignment film surface was rubbed.
The rubbing direction varies depending on the liquid crystal material used. In the case of a material having a positive dielectric anisotropy, the direction is non-parallel to the electric field direction and forms an angle of 45 ° or closer to the electric field direction. Furthermore, if the dielectric anisotropy is a negative material, it is non-perpendicular to the electric field,
The direction is 45 ° in the direction perpendicular to the electric field or an angle closer to the direction perpendicular to the electric field. The rubbing process on the second substrate side is performed in parallel or antiparallel to the rubbing direction of the first substrate.
このようにして形成された基板と対向の基板を重ね合わせて液晶パネルを形成した。前
記一対の基板は、基板間に球状スペーサーを挟むことでパネル面内全体で均一な基板間隔
となるようにした。また、前記一対の基板を接着固定するためにエポキシ系の接着剤でシ
ールした。シールのパターンは画素領域、周辺駆動回路領域を囲むようにした。この後所
定の形状に前記一対の基板を切断した後、基板間に液晶材料を注入した。
The substrate thus formed and the opposite substrate were overlapped to form a liquid crystal panel. The pair of substrates is configured to have a uniform substrate interval over the entire panel surface by sandwiching a spherical spacer between the substrates. The pair of substrates were sealed with an epoxy adhesive in order to bond and fix the pair of substrates. The seal pattern surrounds the pixel region and the peripheral drive circuit region. Then, after cutting the pair of substrates into a predetermined shape, a liquid crystal material was injected between the substrates.
次に偏光板を基板の外側に二枚貼り合わせた。偏光板の配置ついて、一対の偏光板をそ
の光軸が直交するように配置し、いずれか一方の偏光板の光軸、例えば偏光板の光軸を、
ラビング方向に平行にした。
Next, two polarizing plates were bonded to the outside of the substrate. About the arrangement of the polarizing plate, a pair of polarizing plates are arranged so that their optical axes are orthogonal, and the optical axis of one of the polarizing plates, for example, the optical axis of the polarizing plate,
Parallel to the rubbing direction.
このように基板を重ね合わせた時に、液晶表示装置を駆動させて画像表示を行うに際し
て、可視光を透過する必要のない配線と配線との隙間上方やトランジスタ上方には遮光性
を有するブラックマトリクス(BM)を配置するのが一般的である。
When the substrates are overlapped in this way, when a liquid crystal display device is driven to display an image, a black matrix having a light-shielding property is provided above the gap between the wiring and the wiring that does not need to transmit visible light or above the transistor. BM) is generally arranged.
ブラックマトリクスとしては、チタン膜、クロム膜など遮光性を有する金属薄膜や、黒
色顔料を分散させた樹脂材料を用いることができる。
As the black matrix, a light-shielding metal thin film such as a titanium film or a chromium film, or a resin material in which a black pigment is dispersed can be used.
従来、ブラックマトリクス(BM)を形成する時には、大きめの位置合わせマ─ジンを
とってブラックマトリクスを形成していたが、そうすることで画素領域の開口率を下げて
いた。
Conventionally, when forming a black matrix (BM), a large alignment margin was taken to form the black matrix, but by doing so, the aperture ratio of the pixel region was lowered.
しかし、本発明では、図12のように、画素電極や、コモン線の形状を変え、BM化し
て、ブラックマトリックスをなるべく画素表示領域に形成しないことで、開口率の向上を
図った。
そして、配線の形状を変えるだけでは遮光できない領域である半導体層領域は、遮光性
を有し、BMとして機能する材料で形成するか、もしくは、この部分のみ対向基板にBM
を形成する。このブラックマトリックスは、コモン電極よりも小さいものでよく、画素表
示領域には形成しない。
また、前記遮光できない領域は、配線に囲まれており、このブラックマトリックスを形
成しても、開口率の低下には全く関係がない。
こうすることで、大きめの位置あわせマ─ジンをとる必要がなく、開口率の向上が図れ
ると同時に、半導体領域を光の劣化から保護する。
However, in the present invention, as shown in FIG. 12, the aperture ratio is improved by changing the shape of the pixel electrode and the common line to form a BM so that the black matrix is not formed in the pixel display region as much as possible.
The semiconductor layer region, which is a region that cannot be shielded by simply changing the shape of the wiring, has a light shielding property and is formed of a material that functions as a BM, or only this portion is formed on the counter substrate.
Form. This black matrix may be smaller than the common electrode and is not formed in the pixel display region.
Further, the region that cannot be shielded from light is surrounded by wiring, and even if this black matrix is formed, it has nothing to do with a decrease in aperture ratio.
This eliminates the need for a large alignment margin, improves the aperture ratio, and protects the semiconductor region from light degradation.
かくすることにより、5枚のマスク工程で、透明電極を設けなくても液晶配向制御し、
光を変調し得る液晶表示装置を得ることができた。
また、IPSモ─ドの構造を取り入れることで、上下基板のアライメントずれがなくな
り、共通電極と液晶駆動電極の間の距離精度を向上することができ、開口率が向上した。
In this way, the liquid crystal alignment is controlled without providing a transparent electrode in five mask processes,
A liquid crystal display device capable of modulating light could be obtained.
In addition, by adopting the IPS mode structure, the alignment deviation between the upper and lower substrates is eliminated, the distance accuracy between the common electrode and the liquid crystal drive electrode can be improved, and the aperture ratio is improved.
かくすることにより、5枚のマスク工程で透明電極を設けなくても液晶配向制御し、光
を変調し得る液晶表示装置を得ることができた。
また、IPSモ─ドの構造を取り入れることで、上下基板のアライメントずれがなくな
り、共通電極と液晶駆動電極の間の距離精度を向上することができた。
In this way, a liquid crystal display device capable of controlling the liquid crystal alignment and modulating light without providing a transparent electrode in five mask processes could be obtained.
In addition, by adopting the IPS mode structure, the upper and lower substrates were not misaligned, and the distance accuracy between the common electrode and the liquid crystal drive electrode could be improved.
従来の櫛歯電極を用いた電極配線では、液晶層に最も近接している層に存在する配線及
び電極が多く、且つ、複雑な形状をしており、画素表示部に接している液晶層に、複雑な
電界が生じ、複雑な電気力線が存在していた。そのため、開口率が低く、複雑な電極形状
により、画素表示部における個々の液晶にかかる電界が不均一なものとなり、表示特性が
悪化していた。
In the conventional electrode wiring using the comb electrode, there are many wirings and electrodes existing in the layer closest to the liquid crystal layer, and the liquid crystal layer is in a complicated shape and is in contact with the pixel display portion. A complicated electric field was generated, and complicated electric field lines existed. For this reason, the aperture ratio is low, and the complicated electrode shape makes the electric field applied to each liquid crystal in the pixel display portion non-uniform, resulting in deterioration in display characteristics.
しかし、本発明のようにコモン線とコモン電極を絶縁層を挟み、互いに違う層に分離し
、コンタクトで接続させると、液晶層に最も近接している層に存在する配線及び電極が、
コモン電極と画素電極とソ─ス線だけとなる。
このコモン電極と画素電極とソ─ス線は、単純な形状であり、同じ層内で平行に配置さ
れている。
そのため、画素表示部に接している液晶材料に、より均一な横電界をかけることができ
、表示特性が向上した。
However, as in the present invention, when the common line and the common electrode are sandwiched between the insulating layers, separated into different layers and connected by contact, the wiring and electrodes present in the layer closest to the liquid crystal layer are
Only common electrodes, pixel electrodes, and source lines are provided.
The common electrode, the pixel electrode, and the source line have a simple shape and are arranged in parallel in the same layer.
Therefore, a more uniform lateral electric field can be applied to the liquid crystal material in contact with the pixel display portion, and the display characteristics are improved.
上記のように、本発明では、ゲイト線とコモン線を先に形成し、第1層間膜を形成して
から、画素電極とコモン電極を形成する。この第1層間膜は、画素電極端部とコモン電極
端部の各々の基板からの距離的位置を概略一致させている。
つまり、層間絶縁層上に、コモン電極端部の真横に画素電極端部を配置するための層間
膜である。
さらに、この第1層間膜は、液晶層に電界をかける時に余計な配線(コモン線及びソ─
ス線)を分離して、電界の乱れを防ぎ、後の工程で形成される画素電極とコモン電極を、
より基板から同じ距離位置にするという効果がある。
As described above, in the present invention, the gate line and the common line are formed first, the first interlayer film is formed, and then the pixel electrode and the common electrode are formed. In the first interlayer film, distance positions of the pixel electrode end portion and the common electrode end portion from the respective substrates are substantially matched.
That is, it is an interlayer film for disposing the pixel electrode end on the interlayer insulating layer directly beside the common electrode end.
In addition, the first interlayer film is used for extra wiring (common line and source) when an electric field is applied to the liquid crystal layer.
The pixel electrode and the common electrode formed in a later process,
There is an effect that the position is further the same distance from the substrate.
本発明では、第一層間膜を平坦化膜とし、画素電極とコモン電極とソ─ス線を形成して
もよい。こうすることで、後の工程で形成される画素電極とコモン電極を、より基板から
同じ距離位置にする効果を持つ。
In the present invention, the first interlayer film may be a planarizing film, and the pixel electrode, the common electrode, and the source line may be formed. By doing so, there is an effect that the pixel electrode and the common electrode formed in a later process are positioned at the same distance from the substrate.
さらに、コモン電極と画素電極とソ─ス線を形成後、平坦化された第2層間膜を形成し
てもよい。この平坦化された第2層間膜は、保護膜を兼ねている。
Furthermore, a planarized second interlayer film may be formed after forming the common electrode, the pixel electrode, and the source line. This flattened second interlayer film also serves as a protective film.
本発明は、コモン電極と画素電極とソ─ス線は、同じ層内で平行に配置されており、且
つ同一材料、同一工程で作られる。
こうすることで、電極層数が低減され、低コスト化できる。
さらに、従来の櫛歯電極より単純な電極配線にしたため、開口率が向上した。
In the present invention, the common electrode, the pixel electrode, and the source line are arranged in parallel in the same layer, and are made of the same material and the same process.
By doing so, the number of electrode layers is reduced and the cost can be reduced.
Furthermore, since the electrode wiring is simpler than that of the conventional comb electrode, the aperture ratio is improved.
650℃以下で成膜する場合の本発明の電極及び配線材料として、アルミニウムを用い
れば、導電性が高く、放熱性に優れ、発生する熱からTFT等を保護することができる。
また、低抵抗のため、ロスが少なく、さらに各配線が互いに干渉しあうことを防ぐ。
When aluminum is used as the electrode and wiring material of the present invention in the case of forming a film at 650 ° C. or lower, the conductivity and heat dissipation are excellent, and the TFT and the like can be protected from the generated heat.
In addition, since the resistance is low, there is little loss, and the wirings are prevented from interfering with each other.
また、従来、配線接続端子を作製するためには、マスクを使用する工程を追加しなけれ
ばならなかった。しかし、上記作製工程と同時進行的に、(1)、(2)、(3)、(4
)、(5)、のマスク工程によって作製でき、外部装置の配線接続端子を備えた、周辺駆
動回路一体型の液晶表示装置を5枚以下のマスクで作製することができる。
Conventionally, in order to produce a wiring connection terminal, a process of using a mask has to be added. However, (1), (2), (3), (4) simultaneously with the above manufacturing process.
) And (5), and a peripheral driving circuit integrated liquid crystal display device having wiring connection terminals of an external device can be manufactured with five or less masks.
そして、従来のように対向基板に大きめの位置合わせマ─ジンをとってブラックマトリ
クスを形成すると、画素領域の開口率が下がるという問題点があった。 しかし、本発明
では、図12のように、画素電極や、コモン線の形状を変え、BM化することもできる。
そして、配線の形状を変えるだけでは遮光できない半導体層領域を半BMとして使用する
か、もしくは、図16のように、この部分のみ対向基板にコモン電極より小さなBMを形
成する。
こうすることで、大きめの位置あわせマ─ジンをとる必要がなく、開口率の向上が図れ
、さらに、半導体領域を光による劣化から保護できる。
Further, when a black matrix is formed by taking a large alignment margin on the counter substrate as in the prior art, there is a problem that the aperture ratio of the pixel region is lowered. However, in the present invention, as shown in FIG. 12, the shape of the pixel electrode and the common line can be changed to form a BM.
Then, a semiconductor layer region that cannot be shielded by changing the shape of the wiring is used as a half BM, or as shown in FIG. 16, a BM smaller than the common electrode is formed only on this portion on the counter substrate.
In this way, it is not necessary to take a large alignment margin, the aperture ratio can be improved, and the semiconductor region can be protected from deterioration due to light.
このように本発明は、工業的価値は大きな発明であるが、特に大面積基板上に薄膜トラ
ンジスタを形成し、これをアクティブマトリクスやドライバ─回路、CPU、メモリ─に
利用して、オンボ─ドの超薄型パソコン、携帯端末とした場合には、その利用分野は限り
なく拡大し、新たな産業を形成するに十分たる資質を有する。
As described above, the present invention is an invention having great industrial value. Particularly, a thin film transistor is formed on a large-area substrate, and this is used for an active matrix, a driver circuit, a CPU, a memory, and the onboard method. In the case of ultra-thin personal computers and portable terminals, the field of use is expanded without limit and has sufficient qualities to form a new industry.
以下に実施例を用いて、より詳細に本発明を説明する。 Hereinafter, the present invention will be described in more detail with reference to examples.
図4〜8に本実施例の液晶表示装置の600℃以下での作製工程を示す。 4 to 8 show a manufacturing process of the liquid crystal display device of this embodiment at 600 ° C. or lower.
まず、絶縁表面を有する基板201としてコーニング社製#1737を用いてその上に
下地膜(図示せず)として酸化珪素を2000Åの厚さにスパッタ法によって成膜する。
石英基板などを用いる場合は、下地膜を成膜しなくともよい。
First, using Corning # 1737 as a
When a quartz substrate or the like is used, it is not necessary to form a base film.
その後、酸化珪素の下地膜上に厚さ300Å〜1000Å、本実施例では厚さ500Å
の非晶質珪素膜101をシランのグロー放電を利用した平行平板式のプラズマCVD法に
より、成膜する。減圧CVD法を用いる場合は、ジシランを利用して450℃〜650℃
、典型的には540℃にて非晶質珪素を成膜する。〔図4(a)〕
Thereafter, a thickness of 300 to 1000 mm on the silicon oxide base film, which is 500 mm in this embodiment.
The
Typically, an amorphous silicon film is formed at 540 ° C. [Fig. 4 (a)]
非晶質珪素膜を形成したら、レ─ザ─光の照射または加熱処理、またはレ─ザ─光の照
射と加熱処理を組み合わせた方法により、非晶質珪素膜に結晶性を持たせる。
After the amorphous silicon film is formed, the amorphous silicon film is given crystallinity by laser light irradiation or heat treatment, or by a combination of laser light irradiation and heat treatment.
得られた結晶性珪素膜をフォトリソグラフィ─法によって、(1)パタ─ニングし、島
状領域を形成した。〔図4(b)〕
The obtained crystalline silicon film was (1) patterned by photolithography to form island regions. [Fig. 4 (b)]
さらに、結晶性珪素膜の上に、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜及びそれらの
積層膜をプラズマCVD法によって、厚さ500Å〜2000Å、本実施例では1000
Åの酸化珪素膜をゲイト絶縁膜205として、全面に堆積した。プラズマCVD法として
は、シランと酸素の混合気体をグロー放電させて成膜している。〔図4(c)〕
この状態の上面図を図5に示す。
本実施例では、図5で示したように、半導体層の形状は、折れ曲がった形をしている。
Further, on the crystalline silicon film, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a stacked film thereof are formed by a plasma CVD method to have a thickness of 500 mm to 2000 mm, and in this embodiment 1000
A silicon oxide film was deposited as a
A top view of this state is shown in FIG.
In this embodiment, as shown in FIG. 5, the shape of the semiconductor layer is a bent shape.
その後、ゲイト絶縁膜上に、スパッタ法によって、厚さ3000Å〜10000Å、本
実施例では、厚さ4000Åのアルミニウム膜を第1の導電膜210として全面に堆積し
た。〔図6(d)〕
After that, on the gate insulating film, an aluminum film having a thickness of 3000 mm to 10,000 mm, and in this embodiment, a thickness of 4000 mm was deposited as a first
このアルミニウム成膜には、シリコンやスカンジウムなどの物質を0.1〜5重量%含
有したアルミニウム合金ターゲットを使用する。本実施例ではスカンジウムを0.2重量
%含有したターゲットを用いて成膜している。
For the aluminum film formation, an aluminum alloy target containing 0.1 to 5% by weight of a substance such as silicon or scandium is used. In this embodiment, the film is formed using a target containing 0.2% by weight of scandium.
スカンジウムを含有させるのは、後の100℃以上の熱工程において、アルミニウムの
異常成長により、ヒロックやウィスカ─と呼ばれる突起物が形成されることを抑制するた
めである。
The reason for containing scandium is to suppress the formation of projections called hillocks and whiskers due to abnormal growth of aluminum in the subsequent heat process at 100 ° C. or higher.
アルミニウム以外の材料としては、Cr、Ta、Ti等の導電性を有する金属を使用す
ることができる。
As a material other than aluminum, a conductive metal such as Cr, Ta, or Ti can be used.
次に、第1の導電膜の上に形成したレジストマスクを用いて、アルミニウム膜とゲイト
絶縁膜を(2)パタ─ニングし、レジストマスクを除去することにより、導電膜をチャネ
ル領域を覆う領域でゲイト線102に形成する。また同時に、コモン線を形成する。〔図
6(e)〕
この状態の上面図を図7に示す。
Next, using the resist mask formed on the first conductive film, the aluminum film and the gate insulating film are patterned (2), and the resist mask is removed, so that the conductive film covers the channel region. Thus, the
A top view of this state is shown in FIG.
そして、ゲイト線102をマスクとして、ゲイト絶縁膜205を除去する。
Then, the
その後、N型を付与する不純物としてP(リン)イオンを公知のイオンド─ピングによ
り、全面にド─ピングする。
Thereafter, P (phosphorus) ions are doped on the entire surface by known ion doping as impurities imparting N-type.
次に、Nチャネル型の薄膜トランジスタを覆う(3)レジストマスクを配置する。
Next, (3) a resist mask is disposed to cover the N-channel thin film transistor.
その後、B(ボロン)イオンの注入を行う。
ここで、Bイオンを注入する前においては、Pイオンが低濃度に注入された低濃度不純
物領域である。従って、Bイオンの注入によって容易にその導電型が反転する。
Thereafter, B (boron) ions are implanted.
Here, before the implantation of B ions, it is a low concentration impurity region in which P ions are implanted at a low concentration. Therefore, the conductivity type is easily reversed by the implantation of B ions.
そして、レジストマスクを取り除き、注入された不純物の活性化と不純物イオンが注入
された領域のアニ─ルを行うためにレ─ザ─光の照射を行う。
Then, the resist mask is removed, and laser light irradiation is performed to activate the implanted impurities and anneal the region into which the impurity ions have been implanted.
次に、第1の層間絶縁膜として厚さ3000Å〜8000Å、本実施例ではプラズマC
VD法によって、厚さ5000Åの窒化珪素膜206を形成する。〔図8(g)〕これは
、酸化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。また、ポリイミ
ド等からなる有機物を用いた膜を使用してもよい。
ポリイミド膜を用いる場合、層間膜は公知のスピンコ─ティング法により、平坦化膜を
形成する。
このように、平坦化することで、後の工程で形成される各々の第2金属配線を、基板に
対してより概略同じ距離的位置にすることができる。
また、例えば、厚さ2500Åの窒化珪素膜形成後に、厚さ2500Åの平坦化したポ
リイミド膜を形成する多層膜としてもよい。
Next, as a first interlayer insulating film, a thickness of 3000 to 8000 mm, in this embodiment, plasma C
A
When a polyimide film is used, a flattened film is formed on the interlayer film by a known spin coating method.
In this way, by flattening, each second metal wiring formed in a later process can be positioned at approximately the same distance from the substrate.
Alternatively, for example, a multilayered film may be formed in which a 2500 mm thick flattened polyimide film is formed after a 2500 mm thick silicon nitride film is formed.
その後、レジストマスクを層間絶縁膜上に形成する。
そして、ソ─ス領域202に対するコンタクトホ─ル、ドレイン領域203に対するコ
ンタクトホ─ルの形成を(4)エッチングにより行う。〔図8(h)〕
Thereafter, a resist mask is formed on the interlayer insulating film.
Then, a contact hole for the
そして、スパッタ法によって、厚さ3000Å〜10000Å、本実施例では、厚さ4
000Åのアルミニウム膜を第2の導電膜として全面に堆積した。
Then, by sputtering, the thickness is 3000 mm to 10000 mm, and in this example, the thickness is 4 mm.
A 000 Å aluminum film was deposited on the entire surface as a second conductive film.
このアルミニウム成膜は、第1の導電膜と同様にスカンジウムを0.2重量%含有した
ターゲットを用いて成膜している。
The aluminum film is formed using a target containing 0.2% by weight of scandium similarly to the first conductive film.
アルミニウム以外の材料としては、Cr、Ta、Ti等の導電性を有する金属を使用す
ることができる。
As a material other than aluminum, a conductive metal such as Cr, Ta, or Ti can be used.
次に、導電膜の上に形成したレジストマスクを用いて、アルミニウム膜を(5)パタ─
ニングし、レジストマスクを除去することにより、画素電極108、コモン電極、ソ─ス
線106を形成する。〔図8(i)〕
この状態の上面図を図1に示す。
この時、基板から画素電極の端部までの距離と、基板からコモン電極の端部までの距離
は、概略一致している。
この後、第2層間膜として、ポリイミド等からなる平坦化膜を形成してもよい。またこ
の平坦化膜は保護膜の役目も果たす。
Next, using the resist mask formed on the conductive film, the aluminum film is patterned (5)
Then, the
A top view of this state is shown in FIG.
At this time, the distance from the substrate to the end of the pixel electrode and the distance from the substrate to the end of the common electrode are substantially the same.
Thereafter, a planarizing film made of polyimide or the like may be formed as the second interlayer film. The planarizing film also serves as a protective film.
次に、ポリイミドよりなる配向膜を形成した。配向膜としてはポリイミドを公知のスピ
ンコート法もしくはDIP法などにより形成した。
Next, an alignment film made of polyimide was formed. As the alignment film, polyimide was formed by a known spin coating method or DIP method.
次に配向膜表面をラビングした。
ラビング方向については使用する液晶材料により異なる。誘電率異方性が正の材料の場
合、電界方向に非平行であって、電界方向に45゜またはそれより電界方向に近い角度を
なす方向とする。さらにまた、誘電率異方性が負の材料の場合、電界に非垂直であって、
電界に垂直な方向に45°またはそれより電界に垂直な方向に近い角度をなす方向とする
。
Next, the alignment film surface was rubbed.
The rubbing direction varies depending on the liquid crystal material used. In the case of a material having a positive dielectric anisotropy, the direction is non-parallel to the electric field direction and forms an angle of 45 ° or closer to the electric field direction. Furthermore, if the dielectric anisotropy is a negative material, it is non-perpendicular to the electric field,
The direction is 45 ° in the direction perpendicular to the electric field or an angle closer to the direction perpendicular to the electric field.
次に、対向基板の作製過程についての詳細を説明する。
まず、対向基板上にブラックマトリクスを1000〜2000Åの厚さに形成する。
Next, details of the manufacturing process of the counter substrate will be described.
First, a black matrix is formed on a counter substrate to a thickness of 1000 to 2000 mm.
このブラックマトリクスは、後にセル組みした際に、画素表示部以外の金属配線の隙間
にのみ配置する。ブラックマトリクスとしては、金属薄膜や黒色顔料を含有した樹脂材料
を用いる。
次に、画像をカラ─表示する必要がある場合は、カラ─フィルタ─を公知の構成で形成
する。
This black matrix is arranged only in the gap of the metal wiring other than the pixel display portion when the cells are assembled later. As the black matrix, a resin material containing a metal thin film or a black pigment is used.
Next, when it is necessary to display an image in color, a color filter is formed with a known configuration.
次に、ブラックマトリクス及びカラ─フィルタ─を覆って透光性樹脂材料でなる平坦化
膜を成膜する。
Next, a planarizing film made of a translucent resin material is formed so as to cover the black matrix and the color filter.
この対向の基板側のラビング処理は、第1の基板のラビング方向に平行、もしくは反平
行をなすようになされる。
The rubbing process on the opposite substrate side is performed in parallel or antiparallel to the rubbing direction of the first substrate.
このようにして形成された基板と対向の基板を重ね合わせて液晶パネルを形成した。前
記一対の基板は、基板間に球状スペーサーを挟むことでパネル面内全体で均一な基板間隔
となるようにした。また、前記一対の基板を接着固定するためにエポキシ系の接着剤でシ
ールした。シールのパターンは画素領域、周辺駆動回路領域を囲むようにした。この後所
定の形状に前記一対の基板を切断した後、基板間に液晶材料を注入した。
The substrate thus formed and the opposite substrate were overlapped to form a liquid crystal panel. The pair of substrates is configured to have a uniform substrate interval over the entire panel surface by sandwiching a spherical spacer between the substrates. The pair of substrates were sealed with an epoxy adhesive in order to bond and fix the pair of substrates. The seal pattern surrounds the pixel region and the peripheral drive circuit region. Then, after cutting the pair of substrates into a predetermined shape, a liquid crystal material was injected between the substrates.
最後に偏光板を基板の外側に二枚貼り合わせて、液晶表示装置を完成する。 Finally, two polarizing plates are bonded to the outside of the substrate to complete the liquid crystal display device.
本実施例に示す構成においては、実施例1と比較して、電極パタ─ンが異なる。 In the configuration shown in the present embodiment, the electrode pattern is different from that in the first embodiment.
まず、絶縁表面を有する基板上に下地膜(図示せず)と非晶質珪素膜を実施例1と同様
な方法により、成膜する。
First, a base film (not shown) and an amorphous silicon film are formed on a substrate having an insulating surface by the same method as in the first embodiment.
非晶質珪素膜を形成したら、実施例1と同様に、非晶質珪素膜に結晶性を持たせる。 Once the amorphous silicon film is formed, the amorphous silicon film is made crystalline as in the first embodiment.
得られた結晶性珪素膜を実施例1と同様な方法で、島状領域を形成する。この結晶性珪
素膜1101の形状は、図11で示した通りである。
An island region is formed in the obtained crystalline silicon film by the same method as in the first embodiment. The shape of this
さらに、結晶性珪素膜の上に、ゲ─ト絶縁膜を実施例と同様な方法で、全面に堆積する
。
Further, a gate insulating film is deposited on the entire surface of the crystalline silicon film by the same method as in the embodiment.
その後、ゲイト絶縁膜上に、アルミニウム膜を実施例1と同様な方法で、第1の導電膜
として全面に堆積する。
Thereafter, an aluminum film is deposited on the entire surface of the gate insulating film as the first conductive film by the same method as in the first embodiment.
次に、第1の導電膜の上に形成したレジストマスクを用いて、アルミニウム膜とゲイト
絶縁膜をパタ─ニングし、レジストマスクを除去することにより、導電膜をチャネル領域
を覆う領域でゲイト線に形成する。また同時に、コモン線と線幅6μmのソ─ス線を形成
する。
Next, by using the resist mask formed on the first conductive film, the aluminum film and the gate insulating film are patterned, and the resist mask is removed, so that the conductive film is gate-lined in the region covering the channel region. To form. At the same time, a common line and a source line having a line width of 6 μm are formed.
そして、ゲイト絶縁膜を除去する。 Then, the gate insulating film is removed.
その後、実施例1と同様な方法で、N型を付与する不純物としてP(リン)イオンを公
知のイオンド─ピングにより、全面にド─ピングする。
Thereafter, in the same manner as in Example 1, P (phosphorus) ions are doped on the entire surface by known ion doping as impurities imparting N-type conductivity.
次に、Nチャネル型の薄膜トランジスタを覆うレジストマスクを配置する。 Next, a resist mask that covers the N-channel thin film transistor is provided.
その後、実施例1と同様な方法で、B(ボロン)イオンの注入を行う。
そして、レ─ザ─アニ─ルを行う。
Thereafter, B (boron) ions are implanted in the same manner as in the first embodiment.
Then perform a laser annealing.
次に、実施例1と同様な方法で、層間絶縁膜を形成する。また、この層間膜上には公知
のスピンコ─ティング法による平坦化膜を積層してもよい。
Next, an interlayer insulating film is formed by the same method as in the first embodiment. Further, a flattening film by a known spin coating method may be laminated on this interlayer film.
その後、レジストマスクをポリイミド膜上に形成する。
そして、ソ─ス領域に対するコンタクトホ─ル、ドレイン領域に対するコンタクトホ─
ルの形成をエッチングにより行う。
Thereafter, a resist mask is formed on the polyimide film.
The contact hole for the source region and the contact hole for the drain region
The formation of the holes is performed by etching.
そして、実施例1と同様な方法で、アルミニウム膜を第2の導電膜として全面に堆積す
る。
Then, an aluminum film is deposited on the entire surface as a second conductive film by the same method as in the first embodiment.
次に、導電膜の上に形成したレジストマスクを用いて、アルミニウム膜をパタ─ニング
し、レジストマスクを除去することにより、画素電極及びコモン電極を形成する。
本実施例では、1画素中に、コモン電極1110、1111、1112を3つ形成し、
その隣合うコモン電極の間に幅2μmの画素電極1108、1109を形成する。
Next, a pixel electrode and a common electrode are formed by patterning an aluminum film using a resist mask formed on the conductive film and removing the resist mask.
In this embodiment, three
Between the adjacent common electrodes,
このように、形成された画素部を図11に示す。 The pixel portion thus formed is shown in FIG.
以下、実施例と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様に
一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
Thereafter, a liquid crystal cell was produced in the same manner as in the example. Thereafter, similarly to Example 1, a polarizing plate was pasted on a pair of substrates to obtain a liquid crystal electro-optical device.
本実施例に示す構成においては、図12、図13に示したように、実施例1と比較して
、画素電極パタ─ンと、コモン電極パタ─ンと、ブラックマトリクスを有する対向基板で
ある点が異なる。
In the configuration shown in this embodiment, as shown in FIGS. 12 and 13, compared to the first embodiment, the counter substrate has a pixel electrode pattern, a common electrode pattern, and a black matrix. The point is different.
まず、絶縁表面を有する基板上に下地膜(図示せず)と非晶質珪素膜を実施例1と同様
な方法により、成膜する。
First, a base film (not shown) and an amorphous silicon film are formed on a substrate having an insulating surface by the same method as in the first embodiment.
非晶質珪素膜を形成したら、実施例1と同様に、非晶質珪素膜に結晶性を持たせる。 Once the amorphous silicon film is formed, the amorphous silicon film is made crystalline as in the first embodiment.
得られた結晶性珪素膜を実施例1と同様な方法で、島状領域1201を形成する。
さらに、この結晶性珪素膜1201の上に、ゲ─ト絶縁膜1305を実施例と同様な方
法で、全面に堆積する。
Further, a
その後、ゲイト絶縁膜上に、アルミニウム膜を実施例1と同様な方法で、第1の導電膜
として全面に堆積する。
Thereafter, an aluminum film is deposited on the entire surface of the gate insulating film as the first conductive film by the same method as in the first embodiment.
次に、第1の導電膜の上に形成したレジストマスクを用いて、アルミニウム膜とゲイト
絶縁膜をパタ─ニングし、レジストマスクを除去することにより、導電膜をチャネル領域
を覆う領域でゲイト線1202、1205に形成する。また同時に、コモン線1203、
1204を形成する。
この状態での上面図を図14に示す。
図14に示したように、コモン線1203の形状を変え、BMの役割も兼ねるような形
にする。
Next, by using the resist mask formed on the first conductive film, the aluminum film and the gate insulating film are patterned, and the resist mask is removed, so that the conductive film is gate-lined in the region covering the channel region. 1202 and 1205 are formed. At the same time, the
1204 is formed.
A top view in this state is shown in FIG.
As shown in FIG. 14, the shape of the
そして、ゲイト絶縁膜を除去する。 Then, the gate insulating film is removed.
その後、実施例1と同様な方法で、N型を付与する不純物としてP(リン)イオンを公
知のイオンド─ピングにより、全面にド─ピングする。
Thereafter, in the same manner as in Example 1, P (phosphorus) ions are doped on the entire surface by known ion doping as impurities imparting N-type conductivity.
次に、Nチャネル型の薄膜トランジスタを覆うレジストマスクを配置する。 Next, a resist mask that covers the N-channel thin film transistor is provided.
その後、実施例1と同様な方法で、B(ボロン)イオンの注入を行う。
そして、レ─ザ─アニ─ルを行う。
Thereafter, B (boron) ions are implanted in the same manner as in the first embodiment.
Then perform a laser annealing.
次に、実施例1と同様な方法で、層間絶縁膜を形成する。この層間膜上に公知のスピン
コ─ティング法による平坦化膜を積層してもよい。
Next, an interlayer insulating film is formed by the same method as in the first embodiment. A flattening film by a known spin coating method may be laminated on this interlayer film.
その後、レジストマスクをポリイミド膜上に形成する。
そして、ソ─ス領域1302に対するコンタクトホ─ル、ドレイン領域1303に対す
るコンタクトホ─ルの形成をエッチングにより行う。
Thereafter, a resist mask is formed on the polyimide film.
Then, a contact hole for the
そして、実施例1と同様な方法で、アルミニウム膜を第2の導電膜として全面に堆積す
る。
Then, an aluminum film is deposited on the entire surface as a second conductive film by the same method as in the first embodiment.
次に、導電膜の上に形成したレジストマスクを用いて、アルミニウム膜をパタ─ニング
し、レジストマスクを除去することにより、画素電極1208と、コモン電極1210、
1211と、ソ─ス線1206、1207を形成する。
Next, by patterning the aluminum film using a resist mask formed over the conductive film and removing the resist mask, the
1211 and
この状態の上面図を図12、断面図を図13に示す。
この時の画素電極のパタ─ンは、図12で示したようにT字型をしており、コモン線と
ゲイト線の両方と重なっており、その重なっている所で、保持容量を形成している。
本実施例の画素部の等価回路図を図15に示す。
A top view of this state is shown in FIG. 12, and a cross-sectional view is shown in FIG.
The pattern of the pixel electrode at this time is T-shaped as shown in FIG. 12, and overlaps with both the common line and the gate line, and a storage capacitor is formed at the overlap. ing.
FIG. 15 shows an equivalent circuit diagram of the pixel portion of this embodiment.
次に、本実施例の対向基板の作製過程についての詳細を説明する。
まず、対向基板上にブラックマトリクスを1000〜2000Åの厚さに形成する。ブ
ラックマトリクスに用いる材料としては、金属薄膜や黒色顔料を含有した樹脂材料を用い
る。
Next, details of the manufacturing process of the counter substrate of this embodiment will be described.
First, a black matrix is formed on a counter substrate to a thickness of 1000 to 2000 mm. As a material used for the black matrix, a resin material containing a metal thin film or a black pigment is used.
本実施例のように、配線の形状を変えても遮光できない領域である半導体層領域だけを
対向基板のBMで遮光する。(図16)
従って、このブラックマトリックス1600は、コモン電極1208よりも小さいもの
でよく、画素表示領域には形成しない。
この小さなブラックマトリックスを形成しても、開口率の低下には全く関係がない。
また、配線の形状を変えるだけでは遮光できない領域である半導体層領域を、遮光性を
有し、BMとして機能する材料で形成してもよい。
こうすることで、大きめの位置あわせマ─ジンをとる必要がなく、開口率の向上が図れ
ると同時に、半導体領域を光の劣化から保護する。
As in this embodiment, only the semiconductor layer region, which is a region that cannot be shielded even if the wiring shape is changed, is shielded by the BM of the counter substrate. (Fig. 16)
Therefore, the
Even if this small black matrix is formed, it has nothing to do with a decrease in the aperture ratio.
Further, the semiconductor layer region that is a region that cannot be shielded by changing the shape of the wiring may be formed of a material that has a light shielding property and functions as a BM.
This eliminates the need for a large alignment margin, improves the aperture ratio, and protects the semiconductor region from light degradation.
以下、実施例1と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様
に一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
Thereafter, a liquid crystal cell was produced in the same manner as in Example 1. Thereafter, similarly to Example 1, a polarizing plate was pasted on a pair of substrates to obtain a liquid crystal electro-optical device.
本実施例に示す構成においては、図3に示したように、実施例1と比較して、画素電極
と、コモン電極を形成した後に第2層間絶縁膜を形成する点が異なる。 よって、上面図
は図1と同じである。
As shown in FIG. 3, the structure shown in this embodiment is different from the first embodiment in that the second interlayer insulating film is formed after the pixel electrode and the common electrode are formed. Therefore, the top view is the same as FIG.
また、実施例1とは、画素電極108と、コモン電極110、111と、ソ─ス線10
6、107を形成する工程まで全く同じである。
The first embodiment is different from the first embodiment in that the
The process is the same up to the process of forming 6, 107.
画素電極と、コモン電極と、ソ─ス線を形成した後、第2層間絶縁膜として厚さ300
0Å〜8000Å、本実施例ではプラズマCVD法によって、厚さ5000Åの窒化珪素
膜230を形成する。
この膜は、酸化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。また
、ポリイミド等からなる有機物を用いた膜を使用してもよい。
ポリイミド膜を用いる場合、層間膜は公知のスピンコ─ティング法により、平坦化でき
る。このように、平坦化することで、後の工程で形成される各々の第2金属配線を、基板
に対してより概略同じ距離的位置にすることができる。
また、厚さ2500Åの窒化珪素膜形成後に、厚さ2500Åの平坦化したポリイミド
膜を形成する多層膜としてもよい。
この第2層間絶縁膜はTFTを保護する役目を果たす。また、この膜の厚さを変えるこ
とによって、液晶層にかかる電界の強度を調節できる。
After the pixel electrode, the common electrode, and the source line are formed, the second interlayer insulating film has a thickness of 300.
In this embodiment, a
This film may be a silicon oxide film or a multilayer film of a silicon oxide film and a silicon nitride film. Moreover, you may use the film | membrane using the organic substance which consists of polyimides.
When a polyimide film is used, the interlayer film can be planarized by a known spin coating method. In this way, by flattening, each second metal wiring formed in a later process can be positioned at approximately the same distance from the substrate.
Alternatively, a multilayer film may be formed in which a 2500 mm thick flattened polyimide film is formed after a 2500 mm thick silicon nitride film is formed.
This second interlayer insulating film serves to protect the TFT. Further, the electric field strength applied to the liquid crystal layer can be adjusted by changing the thickness of the film.
以下、実施例1と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様
に一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
Thereafter, a liquid crystal cell was produced in the same manner as in Example 1. Thereafter, similarly to Example 1, a polarizing plate was pasted on a pair of substrates to obtain a liquid crystal electro-optical device.
本実施例に示す構成においては、実施例1と同時進行的に、図9(a)で示した外部
装置の配線接続端子900を(1)、(2)、(3)、(4)、(5)、での5枚のマス
クによって作製する。この配線接続端子の断面図を図9(b)で示す。
In the configuration shown in the present embodiment, the
まず、実施例1と同様に、絶縁表面を有する基板上に、非晶質珪素膜を形成し、それを
所望の大きさにフォトリソグラフィ─法を用いて配線接続端子の形状をしたアイランドに
、(1)パタ─ニングを行う。
しかし、この工程は、高さを調整するだけであるので、配線接続端子を作製する上では
、なくてもよい。
First, in the same manner as in Example 1, an amorphous silicon film is formed on a substrate having an insulating surface, and this is formed into an island having a shape of a wiring connection terminal using a photolithography method to a desired size. (1) Perform patterning.
However, since this step only adjusts the height, it is not necessary to produce the wiring connection terminal.
次に、実施例1と同様に、その上にゲイト絶縁膜205を成膜する。
Next, a
前記ゲイト絶縁膜の上に、実施例1と同様に、第1の導電膜210を形成する。
この第1の導電膜の材料としてはCr、Al、Ta、Tiを使用することが可能である
。また、それらの膜を組み合わせた多層膜を形成してもよい。
A first
As the material of the first conductive film, Cr, Al, Ta, Ti can be used. Further, a multilayer film in which these films are combined may be formed.
次に、実施例1と同様に、フォトリソグラフィ─法を用いて、(2)パタ─ニングを行
い、第1配線端子211を形成する。
Next, in the same manner as in the first embodiment, (2) patterning is performed using the photolithography method to form the
そして、実施例1と同様に、ゲイト絶縁膜205をエッチングし、、第1の層間絶縁膜
206を形成する。
Then, like the first embodiment, the
その後、実施例1と同様に、フォトリソグラフィ─法を用いて、(4)パタ─ニングを
行い、第1配線端子211上の第1の層間絶縁膜を除去し、その上に公知のスパッタ法に
より第2の導電膜220を形成する。
そして再びフォトリソグラフィ─法を用いて、(5)パタ─ニングを行い、第2配線端
子221を形成する。
Thereafter, as in the first embodiment, (4) patterning is performed using the photolithography method, the first interlayer insulating film on the
Then, using the photolithography method again, (5) patterning is performed to form the
その後、実施例4のように第2層間絶縁膜230を形成する場合には、第2配線端子2
21の表面が覆われてしまう。〔図10(a)〕そこで、O2 アッシングを行い、表面を
削り取り、第2配線端子の表面及び第2配線の表面をむき出しにする。〔図10(b)〕
こうして、外部装置の配線接続端子900も(1)、(2)、(3)、(4)、(5)、
の4〜5枚のマスクによって作製できる。
Thereafter, when the second
The surface of 21 will be covered. [FIG. 10 (a)] Therefore, O 2 ashing is performed to scrape the surface to expose the surface of the second wiring terminal and the surface of the second wiring. [FIG. 10 (b)]
In this way, the
4-5 masks can be used.
上記作製工程により、外部装置の配線接続端子を備えた、周辺駆動回路一体型の液晶表
示装置を5枚以下のマスクで作製する。
Through the above manufacturing process, a peripheral driving circuit integrated liquid crystal display device including wiring connection terminals of an external device is manufactured using five or less masks.
本実施例の構成は下記の用件を除けば、実施例1と同一である。 The configuration of the present embodiment is the same as that of the first embodiment except for the following requirements.
まず、絶縁基板として、石英基板を用いる。なお、加熱処理温度に耐える基板であれ
ば、石英に限定されるものではない。
この石英基板上に、下地膜として、酸化珪素膜を3000Åの厚さに成膜する。
First, a quartz substrate is used as an insulating substrate. Note that the substrate is not limited to quartz as long as it can withstand the heat treatment temperature.
A silicon oxide film having a thickness of 3000 mm is formed on the quartz substrate as a base film.
次に、非晶質珪素膜を減圧CVD法で600Åの厚さに成膜する。
この非晶質珪素膜の厚さは、2000Å以下とすることが好ましい。
Next, an amorphous silicon film is formed to a thickness of 600 mm by a low pressure CVD method.
The thickness of the amorphous silicon film is preferably 2000 mm or less.
その後、非晶質珪素膜の一部に珪素の結晶化を助長する金属元素を選択的に導入させ、
640℃で、4時間の加熱処理を行い、結晶化させる。
Thereafter, a metal element that promotes crystallization of silicon is selectively introduced into a part of the amorphous silicon film,
Crystallization is performed by heating at 640 ° C. for 4 hours.
結晶性珪素膜を得たら、HClを3%含有させた酸素雰囲気中において950℃の加
熱処理を行うことにより、熱酸化膜を200Åの厚さに成膜する。
When the crystalline silicon film is obtained, a thermal oxide film is formed to a thickness of 200 mm by performing heat treatment at 950 ° C. in an oxygen atmosphere containing 3% HCl.
次に、熱酸化膜を除去する。そして、(1)パタ─ニングを施し、島状領域を得た。 Next, the thermal oxide film is removed. Then, (1) patterning was performed to obtain island regions.
以下、実施例1と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様
に一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
Thereafter, a liquid crystal cell was produced in the same manner as in Example 1. Thereafter, similarly to Example 1, a polarizing plate was pasted on a pair of substrates to obtain a liquid crystal electro-optical device.
101 非晶質半導体層
102 ゲイト線n
103 コモン線n
104 コモン線n−1
105 ゲイト線n+1
106 ソ─ス線n
107 ソ─ス線n+1
108 画素電極
110、111 コモン電極
201 絶縁基板
202 ソ─ス領域
203 ドレイン領域
204 チャネル領域
205 ゲイト絶縁膜
206 第1の層間膜
210 第1の導電膜
211 第1導電配線
220 第2の導電膜
221 第2導電配線
230 第2層間絶縁膜
301 非晶質半導体層
302 ゲイト線n
303 コモン線n
304 コモン線n−1
305 ゲイト線n+1
306 ソ─ス線n
307 ソ─ス線n+1
900 配線接続端子
1101 非晶質半導体層
1102 ゲイト線n
1103 コモン線n
1104 コモン線n−1
1105 ゲイト線n+1
1106 ソ─ス線n
1107 ソ─ス線n+1
1108 画素電極
1110、1111、1112 コモン電極
1201 非晶質半導体層
1202 ゲイト線n
1203 コモン線n
1204 コモン線n−1
1205 ゲイト線n+1
1206 ソ─ス線n
1207 ソ─ス線n+1
1208 画素電極
1210、1211 コモン電極
1301 絶縁基板
1302 ソ─ス領域
1303 ドレイン領域
1304 チャネル領域
1305 ゲイト絶縁膜
1306 第1の層間膜
1600 ブラックマトリクス
1701 非晶質半導体層
1703 コモン線
1704 ゲイト線
1705 ゲイト線n+1
1706 ソ─ス線n
1707 ソ─ス線n+1
1708 画素電極
101
103 Common line n
104 Common line n-1
105 Gate line n + 1
106 Source line n
107 source line n + 1
108
303 Common line n
304 Common line n-1
305 Gate line n + 1
306 Source line n
307 source line n + 1
900
1103 Common line n
1104 Common line n-1
1105 Gate line n + 1
1106 Source line n
1107 Source line n + 1
1108
1203 Common line n
1204 Common line n-1
1205 Gate line n + 1
1206 Source line n
1207 Source line n + 1
1208
1706 Source line n
1707 Source line n + 1
1708 Pixel electrode
Claims (4)
前記第1の配線と同じ材料を有する第2の配線と、
前記第1の配線及び前記第2の配線上方の層間絶縁膜と、
前記層間絶縁膜上方の第3の配線と、
画素電極と、前記画素電極と同じ材料を有する第4の配線と、を有するアクティブマトリクス型液晶表示装置であって、
前記第1の配線は前記マトリクスの第1の方向に延び、
前記第2の配線は前記マトリクスの前記第1の方向に延び、第2の方向に第1の突出部と第2の突出部を有し、
前記第1の突出部及び前記第2の突出部は隣り合う画素の隣り合うふちに配置され、
前記第3の配線は前記マトリクスの前記第2の方向に延び、前記第2の配線の前記第1の突出部と前記第2の突出部の間の領域に形成され、
前記第4の配線は前記マトリクスの前記第2の方向に延び、前記第2の配線とコンタクトホールを介して接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 A first wiring above the first substrate;
A second wiring having the same material as the first wiring;
An interlayer insulating film above the first wiring and the second wiring;
A third wiring above the interlayer insulating film;
An active matrix liquid crystal display device having a pixel electrode and a fourth wiring having the same material as the pixel electrode,
The first wiring extends in a first direction of the matrix;
The second wiring extends in the first direction of the matrix and has a first protrusion and a second protrusion in the second direction;
The first protrusion and the second protrusion are arranged on adjacent edges of adjacent pixels,
The third wiring extends in the second direction of the matrix and is formed in a region between the first protrusion and the second protrusion of the second wiring;
The active matrix liquid crystal display device, wherein the fourth wiring extends in the second direction of the matrix and is connected to the second wiring through a contact hole.
前記第1の配線と同じ材料を有する第2の配線と、
前記第1の配線及び前記第2の配線上方の層間絶縁膜と、
前記層間絶縁膜上方の第3の配線と、
画素電極と、前記画素電極と同じ材料を有する第4の配線と、を有するアクティブマトリクス型液晶表示装置であって、
前記第1の配線は画素の第1の方向の1つの辺に延び、
前記第2の配線は前記画素の前記第1の方向の1つの辺と、第2の方向の2つの辺に延び、
前記第3の配線は前記画素の前記第2の方向の1つの辺に延び、
前記第4の配線は前記画素の前記第2の方向に延び、前記第2の配線とコンタクトホールを介して接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 A first wiring above the first substrate;
A second wiring having the same material as the first wiring;
An interlayer insulating film above the first wiring and the second wiring;
A third wiring above the interlayer insulating film;
An active matrix liquid crystal display device having a pixel electrode and a fourth wiring having the same material as the pixel electrode,
The first wiring extends to one side of the pixel in the first direction;
The second wiring extends to one side of the pixel in the first direction and two sides of the second direction,
The third wiring extends to one side of the pixel in the second direction;
The active matrix liquid crystal display device, wherein the fourth wiring extends in the second direction of the pixel and is connected to the second wiring through a contact hole.
前記第1の配線と同じ材料を有する複数の第2の配線と、
前記第1の配線及び前記第2の配線上方の層間絶縁膜と、
前記層間絶縁膜上方の複数の第3の配線と、
複数の画素電極と、前記画素電極と同じ材料を有する複数の第4の配線と、を有するアクティブマトリクス型液晶表示装置であって、
前記複数の第1の配線は画素の第1の方向の2つの辺に延び、
前記複数の第2の配線は前記画素の前記第1の方向の2つの辺と、第2の方向の2つの辺に延び、
前記複数の第3の配線は前記画素の前記第2の方向の2つの辺に延び、
前記第4の配線は前記画素の前記第2の方向に延び、前記第2の配線とコンタクトホールを介して接続されていることを特徴とするアクティブマトリクス型液晶表示装置。 A plurality of first wires above the first substrate;
A plurality of second wirings having the same material as the first wiring;
An interlayer insulating film above the first wiring and the second wiring;
A plurality of third wirings above the interlayer insulating film;
An active matrix liquid crystal display device having a plurality of pixel electrodes and a plurality of fourth wirings having the same material as the pixel electrodes,
The plurality of first wirings extend to two sides in the first direction of the pixel,
The plurality of second wirings extend to two sides of the pixel in the first direction and two sides of the second direction,
The plurality of third wirings extend to two sides of the pixel in the second direction,
The active matrix liquid crystal display device, wherein the fourth wiring extends in the second direction of the pixel and is connected to the second wiring through a contact hole.
前記第1の配線はゲイト信号を入力する配線であり、前記第2の配線は一定の電位を供給する配線であり、前記第3の配線は、ソース信号を入力する配線であることを特徴とするアクティブマトリクス型液晶表示装置。 In any one of Claims 1 thru | or 3,
The first wiring is a wiring for inputting a gate signal, the second wiring is a wiring for supplying a constant potential, and the third wiring is a wiring for inputting a source signal. An active matrix liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020018A JP4955134B2 (en) | 2012-02-01 | 2012-02-01 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020018A JP4955134B2 (en) | 2012-02-01 | 2012-02-01 | Active matrix liquid crystal display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011229002A Division JP4940374B2 (en) | 2011-10-18 | 2011-10-18 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012083792A JP2012083792A (en) | 2012-04-26 |
JP4955134B2 true JP4955134B2 (en) | 2012-06-20 |
Family
ID=46242623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012020018A Expired - Lifetime JP4955134B2 (en) | 2012-02-01 | 2012-02-01 | Active matrix liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4955134B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160876A (en) * | 1992-11-24 | 1994-06-07 | Toppan Printing Co Ltd | Transparent electrode plate and its production |
JPH0772491A (en) * | 1993-07-02 | 1995-03-17 | Hitachi Ltd | Simple matrix type liquid crystal display device |
KR100367869B1 (en) * | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | LCD Display |
JP2952744B2 (en) * | 1993-11-04 | 1999-09-27 | 松下電器産業株式会社 | Thin film transistor integrated device |
JPH08254712A (en) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | Liquid crystal display element |
JPH08286176A (en) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | Liquid crystal display device |
JPH08293609A (en) * | 1995-04-21 | 1996-11-05 | Sharp Corp | Method of manufacturing semiconductor device |
-
2012
- 2012-02-01 JP JP2012020018A patent/JP4955134B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2012083792A (en) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3788649B2 (en) | Liquid crystal display | |
US9025096B2 (en) | Liquid crystal display device and method of fabrication for the same | |
KR20080079594A (en) | Liquid crystal display device and display apparatus | |
JP5201298B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP5604559B2 (en) | Liquid crystal display | |
JP4932946B2 (en) | Liquid crystal display | |
JP4741641B2 (en) | Liquid crystal display | |
JP5961294B2 (en) | Liquid crystal display | |
JP5724015B2 (en) | Liquid crystal display | |
JP4955134B2 (en) | Active matrix liquid crystal display device | |
JP5688444B2 (en) | Semiconductor device | |
JP5322357B2 (en) | Liquid crystal display | |
JP5315473B2 (en) | Liquid crystal display | |
JP5250710B2 (en) | Liquid crystal display device, electronic equipment | |
JP5079148B2 (en) | Liquid crystal display device and electronic device | |
JP4940374B2 (en) | Liquid crystal display | |
JP4920119B2 (en) | Active matrix liquid crystal display device | |
JP4932945B2 (en) | Liquid crystal display | |
JP5235236B2 (en) | Liquid crystal display | |
JP2009122707A (en) | Liquid crystal display | |
JP2006146276A (en) | Liquid crystal display | |
JP3759150B2 (en) | Manufacturing method of liquid crystal electro-optical device | |
JP5318269B2 (en) | Liquid crystal display | |
JPWO2013008359A1 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3727643B2 (en) | Method of manufacturing liquid crystal electro-optical device of lateral electric field drive system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120202 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120202 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120305 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |