JP4943172B2 - Method for forming SOS substrate having silicon epitaxial film - Google Patents
Method for forming SOS substrate having silicon epitaxial film Download PDFInfo
- Publication number
- JP4943172B2 JP4943172B2 JP2007026889A JP2007026889A JP4943172B2 JP 4943172 B2 JP4943172 B2 JP 4943172B2 JP 2007026889 A JP2007026889 A JP 2007026889A JP 2007026889 A JP2007026889 A JP 2007026889A JP 4943172 B2 JP4943172 B2 JP 4943172B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon epitaxial
- epitaxial film
- substrate
- silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
この発明は、シリコン半導体集積回路及びシリコンフォトダイオード等の電子・光デバイスの作製に用いる、サファイア単結晶基板上に直接シリコンエピタキシャル膜を形成するためのシリコンエピタキシャル膜を有するSOS基板の形成法に関する。 The present invention relates to a method of forming an SOS substrate having a silicon epitaxial film for directly forming a silicon epitaxial film on a sapphire single crystal substrate, which is used for manufacturing an electronic / optical device such as a silicon semiconductor integrated circuit and a silicon photodiode.
半導体集積回路の高密度化に伴い、素子分離が不十分な接合では、寄生容量及びリーク電流の増加等が生じ、消費電力の小さい高速デバイスの開発に大きな障害となる。素子分離に特徴を持つデバイスとしては、SOI(Silicon On Insulator)基板技術を用いたデバイスがあり、そのなかでもこのSOIデバイスというカテゴリに属する、絶縁性に優れたサファイア単結晶を利用したSOS(Silicon On Sapphire)デバイスが知られている。これはサファイア基板上に形成されるシリコンエピタキシャル膜に通常のシリコン基板と類似の半導体プロセスを適用できるので、プロセス設計上のメリットもあり、低消費電力で高速動作する集積デバイスを作製できることが知られている。 As the density of semiconductor integrated circuits increases, junctions with insufficient element isolation cause an increase in parasitic capacitance and leakage current, which becomes a major obstacle to the development of high-speed devices with low power consumption. As a device characterized by element isolation, there is a device using SOI (Silicon On Insulator) substrate technology, and among them, an SOS (Silicon using a sapphire single crystal excellent in insulation, which belongs to the category of this SOI device. On Sapphire) device is known. It is known that a semiconductor process similar to that of a normal silicon substrate can be applied to a silicon epitaxial film formed on a sapphire substrate, so that there is a merit in process design and an integrated device that operates at high speed with low power consumption is known. ing.
通常、このシリコンエピタキシャル膜は、化学気相成長(CVD:Chemical Vapor Deposition)法により形成される。サファイア単結晶基板上にシリコンエピタキシャル膜をCVD法により形成した構造の基板(以下、SOS基板と称す。)は、サファイア単結晶基板の結晶学的方位に従って、例えば、サファイア単結晶基板の主面方位を(1−102)面とすると、その上層に形成されたシリコンエピタキシャル膜の面方位は(100)面の自己組織的な結晶面を形成することは周知の事実である。 Usually, this silicon epitaxial film is formed by a chemical vapor deposition (CVD) method. A substrate having a structure in which a silicon epitaxial film is formed on a sapphire single crystal substrate by a CVD method (hereinafter referred to as an SOS substrate) follows the crystallographic orientation of the sapphire single crystal substrate, for example, the main surface orientation of the sapphire single crystal substrate. Is a (1-102) plane, it is a well-known fact that the plane orientation of the silicon epitaxial film formed thereon forms a (100) plane self-organized crystal plane.
しかしながら、このようなSOS基板の場合、サファイアとシリコンの各々の格子定数及び熱膨張係数等の違いから生ずる歪によって、CVD成長したシリコンエピタキシャル膜中には、多数の結晶欠陥が発生する。そのために、従来このようなシリコンエピタキシャル膜に作製したデバイスは良好な特性が得られなかった。 However, in the case of such an SOS substrate, a large number of crystal defects are generated in the CVD-grown silicon epitaxial film due to strains caused by differences in lattice constants and thermal expansion coefficients between sapphire and silicon. For this reason, a device fabricated on such a silicon epitaxial film has not been able to obtain good characteristics.
このため、SOS基板の作製方法については、上述のシリコンエピタキシャル膜中に発生した結晶欠陥を改善・低減することを目的とした多くの研究報告がなされてきた(例えば、非特許文献1及び特許文献1参照)。
For this reason, with respect to the method for manufacturing the SOS substrate, many research reports have been made for the purpose of improving / reducing crystal defects generated in the above-described silicon epitaxial film (for example, Non-Patent
非特許文献1においては、SOS基板上のシリコンエピタキシャル膜中の結晶欠陥密度を低減するために、3ステッププロセス(three-step process)と称する製造方法が開示されている。
Non-Patent
この製造方法は、第1ステップとして、面方位が(1−102)面を有するサファイヤ単結晶基板表面上に、常圧CVD法によりSiH4及びH2ガス雰囲気中で堆積温度955℃、堆積速度0.33μm/minの条件で、0.2μm程度の厚さの、面方位が(100)面を有するシリコンエピタキシャル膜を形成する。この時点においては、形成されたシリコンエピタキシャル膜には多数の結晶欠陥が存在している。ここで、面方位(1−102)を示す−1は、ミラー指数の1の上にバーを付けたものを表している。 In this manufacturing method, as a first step, a deposition temperature of 955 ° C. and a deposition rate are performed on a sapphire single crystal substrate surface having a (1-102) plane orientation in a SiH 4 and H 2 gas atmosphere by an atmospheric pressure CVD method. Under the condition of 0.33 μm / min, a silicon epitaxial film having a thickness of about 0.2 μm and having a (100) plane is formed. At this point, a large number of crystal defects exist in the formed silicon epitaxial film. Here, -1 indicating the plane orientation (1-102) represents a Miller index of 1 with a bar attached.
次に、第2ステップとして、このSOS基板表面から内部に向かってSi+イオンを室温にて加速エネルギー130keV、ドーズ量1×1015cm−2程度の条件でイオン注入を行う。このイオン注入工程によりSOS基板のシリコンエピタキシャル膜は、表面の極薄い層を除いて、イオン注入時のダメージによりアモルファス状態となる。 Next, as a second step, Si + ions are implanted from the surface of the SOS substrate toward the inside under conditions of an acceleration energy of 130 keV and a dose of about 1 × 10 15 cm −2 at room temperature. By this ion implantation process, the silicon epitaxial film of the SOS substrate becomes an amorphous state due to damage during ion implantation, except for a very thin layer on the surface.
最後に、第3ステップとしてCVD装置内おいて連続して次の処理を行う。まず、H2雰囲気中で960℃の温度で2時間のアニールを行うことにより、アモルファス状態のシリコンエピタキシャル膜を表面の極薄い層をシードとした固相エピタキシャル再成長させる。この時、シリコンエピタキシャル膜は0.05μm程度エッチングされる。引き続き、H2及びHClの混合ガス中において、固相エピタキシャル再成長したシリコンエピタキシャル膜を気相エッチングすることにより、0.06〜0.08μm程度除去する。この気相エッチング工程により、固相エピタキシャル再成長したシリコンエピタキシャル膜の固相成長時のシードとした表面側の極薄い層は、完全に除去される。さらに続いて、第1ステップにおけるCVD法と同条件により、0.45〜0.55μm程度の厚みのシリコンエピタキシャル膜を、残存している固相エピタキシャル再成長したシリコンエピタキシャル膜上に追加形成する。 Finally, as the third step, the following process is continuously performed in the CVD apparatus. First, by performing annealing for 2 hours at a temperature of 960 ° C. in an H 2 atmosphere, a silicon epitaxial film in an amorphous state is subjected to solid phase epitaxial regrowth using a very thin layer as a seed. At this time, the silicon epitaxial film is etched by about 0.05 μm. Subsequently, in a mixed gas of H 2 and HCl, the silicon epitaxial film regrown by solid phase epitaxial growth is subjected to vapor phase etching to remove about 0.06 to 0.08 μm. By this vapor phase etching process, the ultrathin layer on the surface side used as a seed in the solid phase growth of the silicon epitaxial film regrown by solid phase epitaxial growth is completely removed. Subsequently, a silicon epitaxial film with a thickness of about 0.45 to 0.55 μm is additionally formed on the remaining solid phase epitaxially regrown silicon epitaxial film under the same conditions as the CVD method in the first step.
以上の結果、この非特許文献1によれば、上記の3ステッププロセス(three-step process)により、第1ステップで形成されたシリコンエピタキシャル膜よりも結晶欠陥が低減された品質の高いシリコンエピタキシャル膜が得られた、と開示されている。
As a result, according to this
又、特許文献1においては、SOS基板の作製において、シリコンエピタキシャル膜が薄くても結晶性に優れ、マイクロツイン等の結晶欠陥が十分に少ないSOS基板を提供することが開示されている。
Further,
この特許文献1に開示の従来技術によれば、まずサファイア単結晶基板上に厚さ1μm以上のシリコンエピタキシャル膜を形成しSOS基板を作製する。次に、このシリコンエピタキシャル膜の形成温度よりも高い温度において、かつ酸素雰囲気でSOS基板を熱処理する熱処理工程と、この熱処理工程において形成されるシリコンエピタキシャル膜上のシリコン酸化膜をエッチング除去する工程とを、所望のシリコンエピタキシャル膜の膜厚になるまで繰り返す工程を含んで構成される、というものである。
According to the prior art disclosed in
この従来技術によれば、シリコンエピタキシャル膜が0.2〜0.3μm程度あるいはそれ以下の薄い膜厚を有し、しかもシリコンエピタキシャル膜の結晶性が優れ、マイクロツイン等の結晶欠陥が極めて少ないSOS基板を製造することができる効果を有する、と開示されている。 According to this prior art, the silicon epitaxial film has a thin film thickness of about 0.2 to 0.3 μm or less, and the crystallinity of the silicon epitaxial film is excellent, and the crystal defects such as micro twins are extremely small. It is disclosed that the substrate can be manufactured.
一般に、上述のSOS基板のようなエピタキシャル基板の場合には、サファイア単結晶基板とシリコンエピタキシャル膜との格子定数及び熱膨張係数が大きく異なっているため、これに起因した結晶欠陥が無数に発生することにより、SOS基板表面の表面ラフネスが悪化することが外観上観測される。この様な、SOS基板上の表面ラフネスの度合いとエピタキシャルシリコン膜の結晶内部に発生する結晶欠陥の密度には、相関関係があることは周知の事実である。つまり、表面ラフネスが大きい程、結晶欠陥の密度が高いことが知られている(例えば、非特許文献2参照)。 In general, in the case of an epitaxial substrate such as the above-described SOS substrate, the lattice constant and the thermal expansion coefficient of the sapphire single crystal substrate and the silicon epitaxial film are greatly different from each other, resulting in innumerable crystal defects. Thus, it is observed in appearance that the surface roughness of the surface of the SOS substrate is deteriorated. It is a well-known fact that there is a correlation between the degree of surface roughness on the SOS substrate and the density of crystal defects generated inside the crystal of the epitaxial silicon film. That is, it is known that the larger the surface roughness, the higher the density of crystal defects (for example, see Non-Patent Document 2).
非特許文献2では、半導体プロセス中の基板表面の欠陥密度を調べる有用な方法として、測定対象基板を非破壊で検査することが可能で測定表面の凹凸(表面ラフネスの度合い)に敏感な紫外線光の反射率の変化を測定する紫外線光反射率測定法(UVR:Ultra-Violet Reflectance)を用いて、SOS基板の表面ラフネスと欠陥密度についての相関関係を確認し、上述した内容を開示している。
しかしながら、上述の非特許文献1に記載の3ステッププロセス(three-step process)によって作製されたSOS基板のシリコンエピタキシャル膜の結晶欠陥が低減されたとはいえ、同文献中の図2(FIG.2)に示されているように、バルクシリコン結晶と比較すると結晶欠陥は依然として存在し、そのため結晶欠陥の低減効果が十分であるとは言えなかった。
However, although the crystal defects of the silicon epitaxial film of the SOS substrate manufactured by the three-step process described in
又、上述の特許文献1に記載されている方法によれば、熱処理工程とエッチング処理工程とを10サイクル程度も繰り返して行っているため、この方法を例えばデバイス製造プロセスとして採用する際に、コストパフォーマンスを考慮すると採用困難である。
In addition, according to the method described in
そこで、この出願に係る発明者は、非特許文献2に示されているSOS基板の欠陥密度を反映する表面ラフネスに着目し、シリコンエピタキシャル膜の形成工程に用いるCVD法を常圧CVD法かあるいは減圧CVD法かをパラメータとして、SOS基板作製の各プロセスにおける表面ラフネスを測定する以下の実験を行った。表面ラフネスの測定方法は、周知の光反射を利用したウェーハ表面粗さ測定装置を用いた。
Therefore, the inventor of this application pays attention to the surface roughness reflecting the defect density of the SOS substrate shown in Non-Patent
実験に使用したサファイア単結晶基板は、非特許文献1に記載されているものと同様の面方位(1−102)面を有する基板を用いた。使用したサファイア単結晶基板のサイズは、6インチ径のウェーハである。
As the sapphire single crystal substrate used in the experiment, a substrate having a plane orientation (1-102) plane similar to that described in Non-Patent
まず、常圧CVD法を用いた第1の実験においては、上記サファイア単結晶基板上にシリコンエピタキシャル膜を非特許文献1に記載されている形成条件と同様の条件で行った。すなわち、常圧下で、SiH4及びH2ガス雰囲気中で堆積温度850〜1150℃、H2ガスに対するSiH4ガス流量比が5×10−4〜2×10−2の範囲の条件で、0.2μm程度の厚さの面方位が(100)面を有するシリコンエピタキシャル膜を形成した。この時点においてこのSOS基板の表面ラフネスを測定した。次に、このSOS基板に対して、Si+イオンのイオン注入を非特許文献1に記載されている条件と同様に、室温にて加速エネルギー130keV、ドーズ量1×1015cm−2の条件で行った。次いで、H2雰囲気中で800〜1100℃の温度で2時間のアニールを行って固相エピタキシャル再成長した後、熱酸化処理を800〜1100℃でO2流量0.1〜10SLMの条件で行った。この熱酸化処理によって形成されたシリコン酸化膜をフッ酸系のエッチング液により除去した後、再度、このSOS基板の表面ラフネスを測定した。
First, in the first experiment using the atmospheric pressure CVD method, a silicon epitaxial film was formed on the sapphire single crystal substrate under the same conditions as those described in
一方、減圧CVD法を用いた第2の実験においては、上記サファイア単結晶基板上にシリコンエピタキシャル膜を、減圧CVD法を用いて形成した。形成条件としては、5〜500Torr程度の減圧下において、H2ガスに対するSiH4ガス流量比が1×10−3〜1×10−1の範囲の条件で、上記第1の実験の常圧CVD法と同じ堆積温度で、0.2μm程度の厚さの面方位が(100)面を有するシリコンエピタキシャル膜を形成した。この時点において、第1の実験と同様にこのSOS基板の表面ラフネスを測定した。次に、このSOS基板に対して、第1の実験と同様の条件において、イオン注入、アニール、熱酸化処理及びシリコン酸化膜のエッチングを行った後、再度、このSOS基板の表面ラフネスを測定した。 On the other hand, in the second experiment using the low pressure CVD method, a silicon epitaxial film was formed on the sapphire single crystal substrate using the low pressure CVD method. As formation conditions, under the reduced pressure of about 5 to 500 Torr, the atmospheric pressure CVD of the first experiment is performed under the condition that the SiH 4 gas flow ratio to the H 2 gas is in the range of 1 × 10 −3 to 1 × 10 −1. A silicon epitaxial film having a (100) plane with a plane orientation of about 0.2 μm in thickness was formed at the same deposition temperature as the method. At this point, the surface roughness of the SOS substrate was measured as in the first experiment. Next, ion implantation, annealing, thermal oxidation treatment, and silicon oxide film etching were performed on the SOS substrate under the same conditions as in the first experiment, and then the surface roughness of the SOS substrate was measured again. .
以上の実験の結果、これら2種類のSOS基板の表面ラフネスを測定し、その標準偏差値として表した結果を図3及び図4に示す。各図において横軸はSOS基板ウェーハ表面の中心を原点として、この原点からウェーハの主オリフラに対して平行方向であるX軸方向及び垂直方向であるY軸方向の距離を単位mmで示し、縦軸は表面ラフネスの標準偏差値を単位nmで示してある。又、各図に示した折線A及び折線Bは、それぞれSOS基板ウェーハ表面の中心を原点とした直交するXY座標のX軸及びY軸方向における表面ラフネスの標準偏差値を結んだ測定結果を示している。 As a result of the above experiment, the surface roughness of these two types of SOS substrates was measured, and the results expressed as standard deviation values are shown in FIGS. In each figure, the horizontal axis indicates the distance from the center of the surface of the SOS substrate wafer to the X axis direction that is parallel to the main orientation flat of the wafer and the Y axis direction that is the vertical direction in units of mm. The axis indicates the standard deviation value of the surface roughness in the unit of nm. The fold line A and fold line B shown in each figure show the measurement results connecting the standard deviation values of the surface roughness in the X-axis and Y-axis directions of the orthogonal XY coordinates with the center of the surface of the SOS substrate wafer as the origin. ing.
図3(A)及び図3(B)は、第1の実験のSOS基板の表面ラフネスを測定した結果を示し、図3(A)は、常圧CVD法によりシリコンエピタキシャル膜を形成した直後の表面ラフネスの測定値、及び図3(B)は、シリコン酸化膜を除去した後の表面ラフネスの測定値をそれぞれ示している。 3A and 3B show the results of measuring the surface roughness of the SOS substrate in the first experiment, and FIG. 3A shows a state immediately after the silicon epitaxial film is formed by the atmospheric pressure CVD method. The measured values of the surface roughness and FIG. 3B show the measured values of the surface roughness after removing the silicon oxide film.
同様に、図4(A)及び図4(B)は、第2の実験のSOS基板の表面ラフネスを測定した結果を示し、図4(A)は、減圧CVD法によりシリコンエピタキシャル膜を形成した直後の表面ラフネスの測定値、及び図4(B)は、シリコン酸化膜を除去した後の表面ラフネスの測定値をそれぞれ示している。 Similarly, FIGS. 4A and 4B show the results of measuring the surface roughness of the SOS substrate in the second experiment, and FIG. 4A shows the formation of a silicon epitaxial film by the low pressure CVD method. The measured value of the surface roughness immediately after and the measured value of the surface roughness after removing the silicon oxide film are shown in FIG. 4B, respectively.
以上、第1の実験の測定結果から、常圧CVD法によりシリコンエピタキシャル膜を形成した直後のSOS基板の表面ラフネスの値は、ウェーハの外周部を除くと1〜2nm程度と良好な値を示した。また、その後の工程を経た後では3〜4nm程度の値に増加していることがわかった。一方、第2の実験の測定結果から、減圧CVD法によりシリコンエピタキシャル膜を形成した直後のSOS基板の表面ラフネスは、ウェーハの外周部を除くと5nm程度であり、その後の工程を経た後でも5nm程度の値を示し、表面ラフネスの変化はないことがわかった。 As described above, from the measurement result of the first experiment, the value of the surface roughness of the SOS substrate immediately after forming the silicon epitaxial film by the atmospheric pressure CVD method shows a good value of about 1 to 2 nm excluding the outer peripheral portion of the wafer. It was. Moreover, it turned out that it has increased to the value of about 3-4 nm after passing through the subsequent process. On the other hand, from the measurement results of the second experiment, the surface roughness of the SOS substrate immediately after forming the silicon epitaxial film by the low pressure CVD method is about 5 nm except for the outer peripheral portion of the wafer, and even after the subsequent steps, the surface roughness is 5 nm. It was found that there was no change in surface roughness.
以上のように、SOS基板の作製におけるシリコンエピタキシャル膜の形成方法の違いにより、シリコンエピタキシャル膜を形成した直後の表面ラフネスと比較して、シリコン酸化膜を除去した後のSOS基板の表面ラフネスの値が増加したりあるいは変わらなかったりすることが実験の結果からわかった。しかしながら、いずれの実験結果も結晶性改善処理を施されたSOS基板のシリコン酸化膜を除去した後、表面ラフネスの値は3〜5nm程度と大きい値を示しており、デバイス製造プロセスとして採用するためにはこのままでは表面の平坦性が不十分である。表面ラフネスの影響は、例えばリソグラフィー工程においてパターニング精度の低下を発生させ、延いては作製されたデバイス特性のバラツキや歩留りが低下するという問題点がある。 As described above, the value of the surface roughness of the SOS substrate after removing the silicon oxide film is compared with the surface roughness immediately after forming the silicon epitaxial film due to the difference in the method of forming the silicon epitaxial film in the production of the SOS substrate. From the experimental results, it was found that increases or does not change. However, in all the experimental results, after removing the silicon oxide film of the SOS substrate subjected to the crystallinity improvement treatment, the value of the surface roughness is as large as about 3 to 5 nm, and is used as a device manufacturing process. For this reason, the flatness of the surface is insufficient. The influence of the surface roughness has a problem in that, for example, a patterning accuracy is lowered in a lithography process, and thus variations in device characteristics and yield are reduced.
そこで、この発明では、鋭意研究を行ったところ、結晶欠陥の少ない表面ラフネスの良好な実用的なSOS基板を得ることを目的として、シリコンエピタキシャル膜の形成方法において、常圧CVD法及び減圧CVD法とを連続して行いシリコンエピタキシャル膜を形成することにより、従来の問題点を解決できることを見出した。 Therefore, in the present invention, as a result of earnest research, in order to obtain a practical SOS substrate having a good surface roughness with few crystal defects, in the method for forming a silicon epitaxial film, an atmospheric pressure CVD method and a low pressure CVD method are used. It was found that the conventional problems can be solved by forming a silicon epitaxial film continuously.
この発明は、上述した従来の問題点に鑑みなされたものである。 The present invention has been made in view of the above-described conventional problems.
従って、この発明の目的は、サファイヤ単結晶基板上に直接シリコンエピタキシャル膜を形成したSOS基板を作製するにあたり、シリコンエピタキシャル膜の形成方法において、常圧CVD法及び減圧CVD法とを連続して用いてシリコンエピタキシャル膜を形成することにより、イオン注入、アニール処理、熱酸化処理及びシリコン酸化膜の除去等の工程後も、表面ラフネスの良好なSOS基板を得るためのシリコンエピタキシャル膜を有するSOS基板の形成法を提供することにある。 Accordingly, an object of the present invention is to use an atmospheric pressure CVD method and a low pressure CVD method in succession in a method for forming a silicon epitaxial film in producing an SOS substrate in which a silicon epitaxial film is directly formed on a sapphire single crystal substrate. By forming a silicon epitaxial film, an SOS substrate having a silicon epitaxial film for obtaining an SOS substrate having a good surface roughness even after steps such as ion implantation, annealing, thermal oxidation, and removal of the silicon oxide film is performed. It is to provide a forming method.
すなわち、この第1の発明によれば、サファイヤ単結晶基板上に直接シリコンエピタキシャル膜を形成したSOS基板を作製するにあたり、以下の第1工程から第7工程を含むシリコンエピタキシャル膜を有するSOS基板の形成法を提供する。 That is, according to the first aspect of the present invention, in manufacturing an SOS substrate in which a silicon epitaxial film is directly formed on a sapphire single crystal substrate, an SOS substrate having a silicon epitaxial film including the following first to seventh steps is manufactured. A forming method is provided.
第1工程では、サファイア単結晶基板を用意する。 In the first step, a sapphire single crystal substrate is prepared.
第2工程では、サファイア単結晶基板の表面である第1主面上に、常圧CVD法により堆積した第1のシリコンエピタキシャル膜を形成する。 In the second step, a first silicon epitaxial film deposited by an atmospheric pressure CVD method is formed on the first main surface which is the surface of the sapphire single crystal substrate.
第3工程では、第1のシリコンエピタキシャル膜上に、減圧CVD法により堆積した第2のシリコンエピタキシャル膜を形成する。 In the third step, a second silicon epitaxial film deposited by a low pressure CVD method is formed on the first silicon epitaxial film.
第4工程では、第2のシリコンエピタキシャル膜の表面から、内部の第1のシリコンエピタキシャル膜方向に向かってSi+イオンのイオン注入を行い、第1及び第2のシリコンエピタキシャル膜をアモルファス状態化させる。 In the fourth step, ion implantation of Si + ions is performed from the surface of the second silicon epitaxial film toward the inside of the first silicon epitaxial film to make the first and second silicon epitaxial films amorphous. .
第5工程では、アモルファス状態化した第1及び第2のシリコンエピタキシャル膜を、水素雰囲気中でアニール処理することにより、固相エピタキシャル再成長させる。 In the fifth step, the first and second silicon epitaxial films in the amorphous state are subjected to solid phase epitaxial regrowth by annealing in a hydrogen atmosphere.
第6工程では、固相エピタキシャル再成長した第2のシリコンエピタキシャル膜上にシリコン酸化膜を形成することにより、固相エピタキシャル再成長した第2のシリコンエピタキシャル膜がシリコン酸化膜に変化するまで熱酸化法で酸化処理する。 In the sixth step, a silicon oxide film is formed on the second silicon epitaxial film which has been solid-phase epitaxially regrown, so that thermal oxidation is performed until the second silicon epitaxial film which has been solid-phase epitaxially regrown is changed to a silicon oxide film. Oxidize by the method.
第7工程では、第6工程により形成したシリコン酸化膜をエッチング除去し、固相エピタキシャル再成長した第1のシリコンエピタキシャル膜のみから成るSOS基板を得る。 In the seventh step, the silicon oxide film formed in the sixth step is removed by etching to obtain an SOS substrate consisting only of the first silicon epitaxial film that has been solid-phase epitaxially regrown.
又、第2の発明によれば、上記第1工程として、サファイア単結晶基板の面方位が(1−102)面、又は、(0001)面のいずれか一方の面方位を有するサファイヤ単結晶基板を用意するのが好適である。 According to the second invention, as the first step, the sapphire single crystal substrate having a plane orientation of the (1-102) plane or the (0001) plane of the sapphire single crystal substrate. It is preferable to prepare
第1の発明によれば、シリコンエピタキシャル膜形成直後の表面ラフネスの値が良好な、常圧CVD法による第1のシリコンエピタキシャル膜と、イオン注入、アニール処理、熱酸化処理工程、及び、シリコン酸化膜の除去等の工程後も表面ラフネスの値が変化しない、減圧CVD法による第2のシリコンエピタキシャル膜とを形成することにより、最終的に、CVD工程直後と表面ラフネスの値が変わらない良好な表面モフォロジーの、常圧CVD法による第1のシリコンエピタキシャル膜のみから成るSOS基板を得ることができるという効果が期待できる。 According to the first invention, the first silicon epitaxial film by the atmospheric pressure CVD method having a good surface roughness value immediately after the formation of the silicon epitaxial film, ion implantation, annealing treatment, thermal oxidation treatment process, and silicon oxidation By forming the second silicon epitaxial film by the low pressure CVD method in which the value of the surface roughness does not change even after the process such as film removal, the surface roughness value does not change from that immediately after the CVD process. The effect that the SOS substrate which consists only of the 1st silicon epitaxial film of surface morphology by the atmospheric pressure CVD method can be expected.
又、第2の発明によれば、面方位が(1−102)面、又は、(0001)面のいずれか一方の面方位を有するサファイア単結晶基板を用いて、その面の上側に第1及び第2のシリコンエピタキシャル膜を順次形成することにより、その形成された第1及び第2のシリコンエピタキシャル膜の面方位が、サファイア基板の面方位に対して、それぞれ(100)面、又は、(111)面を有するという効果を奏する。 According to the second invention, a sapphire single crystal substrate having a plane orientation of either the (1-102) plane or the (0001) plane is used, and the first is above the plane. And the second silicon epitaxial film are sequentially formed so that the surface orientations of the formed first and second silicon epitaxial films are the (100) plane or ( 111) surface.
以下、図を参照して、この発明の実施形態につき説明する。尚、これらの図は、この発明が理解できる程度に各構成要素の形状、大きさ及び配置関係を概略的に示してあるにすぎず、又、以下に説明する数値的及びその他の条件は単なる好適例であり、この発明は、この発明の実施形態にのみ何等限定されるものではない。尚、断面図において、図の複雑化を防ぐために、断面を表すハッチング等を一部省略して示してある。 Embodiments of the present invention will be described below with reference to the drawings. These drawings only schematically show the shape, size, and arrangement relationship of each component to the extent that the present invention can be understood, and the numerical and other conditions described below are merely mere. This is a preferred example, and the present invention is not limited to the embodiments of the present invention. In the cross-sectional view, in order to prevent complication of the drawing, some hatching or the like representing the cross-section is omitted.
(実施形態)
図1(A)〜図1(D)及び図2(A)〜図2(C)に、この発明の実施形態を説明するための、シリコンエピタキシャル膜を有するSOS基板の作製工程フローの概要を示す。各図は、この発明に基づくSOS基板作製のための主な工程における主要部の断面を示している。
(Embodiment)
1 (A) to 1 (D) and FIGS. 2 (A) to 2 (C), an outline of a manufacturing process flow of an SOS substrate having a silicon epitaxial film for explaining an embodiment of the present invention is shown. Show. Each drawing shows a cross section of a main part in a main process for manufacturing an SOS substrate according to the present invention.
図1(A)は、この発明の実施形態において使用したサファイア単結晶基板100の断面構造を示すための図である。
FIG. 1A is a view for showing a cross-sectional structure of a sapphire
まず、第1工程では、サファイア単結晶基板100を用意する。そのために、この第1工程においては、このサファイア単結晶基板100として面方位(1−102)面を有するサファイア単結晶基板を使用する。ここで、このサファイア単結晶基板100の一方の表面を第1主面102とした(図1(A))。
First, in the first step, a sapphire
次に、CVD装置の中にサファイア単結晶基板100を移送して、このサファイア単結晶基板100の第1主面102の清浄化を行うために、常圧下、H2雰囲気中において850〜1150℃で30分間のサーマルクリーニングを行う。
Next, the sapphire
次に、第2工程としてサファイア単結晶基板100の第1主面102上に常圧CVD法を用いて第1のシリコンエピタキシャル膜104を形成する。そのために、この第2工程では、常圧下、850〜1150℃の堆積温度で、H2ガスに対するSiH4ガス流量比が5×10−4〜1×10−2の範囲の条件で、0.1μmの厚みの第1のシリコンエピタキシャル膜104を形成する。この形成された第1のシリコンエピタキシャル膜104は、上述した面方位(1−102)面を有するサファイア単結晶基板100上では、面方位(100)面を自己組織的に形成する(図1(B))。
Next, as a second step, a first
引き続き、このCVD装置内を何ら大気にさらすことなく、上述の第2工程の常圧CVD工程に引き続いて、このCVD装置内を減圧状態にして、第3工程として第1のシリコンエピタキシャル膜104上に減圧CVD法を用いて第2のシリコンエピタキシャル膜106を形成する。そのために、この第3工程では、5〜500Torr程度の減圧下において、850〜1150℃の堆積温度で、H2ガスに対するSiH4ガス流量比が1×10−3〜1×10−1の範囲の条件で、0.1μmの厚みの第2のシリコンエピタキシャル膜106を形成する(図1(C))。
Subsequently, without exposing the inside of the CVD apparatus to the atmosphere, following the above-described atmospheric pressure CVD process of the second process, the inside of the CVD apparatus is depressurized to form a third process on the first
次に、第4工程として、第2のシリコンエピタキシャル膜106の表面から、内部の第1のシリコンエピタキシャル膜104方向に向かってSi+イオンのイオン注入108を行い、第1及び第2のシリコンエピタキシャル膜104及び106をアモルファス状態化させる。そのために、この第4工程では、第2のシリコンエピタキシャル膜106の表面から、内部の第1のシリコンエピタキシャル膜104方向に向かって、Si+イオンのイオン注入108を室温において加速エネルギー130keV、ドーズ量1×1015cm−2の条件でイオン注入を行なう。この結果、第1及び第2のシリコンエピタキシャル膜104及び106は、両者ともアモルファス状態化した第1及び第2のシリコンエピタキシャル膜104’及び106’となる(図1(D))。
Next, as a fourth step,
続いて、第5工程として、これらアモルファス状態化した第1及び第2のシリコンエピタキシャル膜104’及び106’を、水素雰囲気中でアニール処理することにより、固相エピタキシャル再成長させる。そのために、第5工程では、上述のアモルファス状態化した第1及び第2のシリコンエピタキシャル膜104’及び106’を固相エピタキシャル再成長させるために、常圧下、800〜1100℃の温度で、H2流量0.1〜10SLMの条件でアニール処理を行う。この結果、アモルファス状態化した第1及び第2のシリコンエピタキシャル膜104’及び106’は、固相エピタキシャル再成長した第1及び第2のシリコンエピタキシャル膜104”及び106”となる(図2(A))。
Subsequently, as a fifth step, the amorphous silicon first and second
次に、第6工程として、上述の固相エピタキシャル再成長したSOS基板を熱酸化法で酸化処理する。この酸化処理は、第2のシリコンエピタキシャル膜106”全体がシリコン酸化膜に変化するまで行う。そのために、この第6工程においては、常圧下、800〜1100℃の温度で、O2流量0.1〜10SLMの条件において熱酸化法により酸化処理を行い、0.23μmの厚みのシリコン酸化膜110を形成する。この酸化処理によって、固相エピタキシャル再成長した第2のシリコンエピタキシャル膜106”は、全て上述のシリコン酸化膜110に変化する(図2(B))。
Next, as the sixth step, the solid phase epitaxial regrowth SOS substrate is oxidized by a thermal oxidation method. This oxidation process is performed until the entire second
最後に、第7工程として、シリコン酸化膜110をエッチング除去し、固相エピタキシャル再成長した第1のシリコンエピタキシャル膜104”のみを残したSOS基板120を得る。そのために、第7工程では、第6工程で形成したシリコン酸化膜110をフッ酸系のエッチング液により選択的に除去することによって、固相エピタキシャル再成長した第1のシリコンエピタキシャル膜104”のみを有するSOS基板120が得られる(図2(C))。
Finally, as the seventh step, the
以上説明したように、この発明の実施形態によれば、シリコンエピタキシャル膜形成直後の表面ラフネスの値が良好な、常圧CVD法によるシリコンエピタキシャル膜と、イオン注入、アニール処理、熱酸化処理工程、及び、シリコン酸化膜の除去等の工程後も表面ラフネスの値が変化しない、減圧CVD法によるシリコンエピタキシャル膜とを積層形成することにより、最終的に、CVD工程直後と表面ラフネスの値が変わらない良好な表面モフォロジーの、常圧CVD法によるシリコンエピタキシャル膜のみを有するSOS基板を得ることができる。 As described above, according to the embodiment of the present invention, the surface roughness value immediately after the formation of the silicon epitaxial film is good, the silicon epitaxial film by the atmospheric pressure CVD method, ion implantation, annealing treatment, thermal oxidation treatment process, In addition, the surface roughness value does not change even after the process such as the removal of the silicon oxide film, and the surface roughness value is not changed from that immediately after the CVD process by stacking the silicon epitaxial film by the low pressure CVD method. An SOS substrate having only a silicon epitaxial film by an atmospheric pressure CVD method having a good surface morphology can be obtained.
さらに、上述の実施形態においては、第1主面が面方位(1−102)面を有するサファイア単結晶基板を用いて面方位(100)面を有するシリコンエピタキシャル膜を形成したが、第1主面が面方位(0001)面を有するサファイア単結晶基板を用いて面方位(111)面を有するシリコンエピタキシャル膜を形成したSOS基板についてもこの発明は実施でき、同様の良好な結果が得られることが期待できる。 Furthermore, in the above-described embodiment, a silicon epitaxial film having a plane orientation (100) plane is formed using a sapphire single crystal substrate having a first main plane having a plane orientation (1-102) plane. The present invention can be applied to an SOS substrate in which a silicon epitaxial film having a plane orientation (111) plane is formed using a sapphire single crystal substrate having a plane orientation (0001) plane, and the same good results can be obtained. Can be expected.
又、上述の実施形態において、第2のシリコンエピタキシャル膜の形成方法として、固体ソースあるいはガスソースを用いたMBE(Molecular Beam Epitaxy)法等を用いて、高真空中でエピタキシャル膜を形成してもよい。 In the above-described embodiment, the second silicon epitaxial film may be formed by using an MBE (Molecular Beam Epitaxy) method using a solid source or a gas source as the second silicon epitaxial film formation method. Good.
又、シリコン基板上に、SiGeの混晶半導体層をエピタキシャル成長させる場合においても、この発明の上述の実施形態に示した方法と同様に、第1のSiGe層を常圧CVD法により形成し、第2のSiGe層を減圧CVD法により形成することにより同様の効果が期待できる。 Further, even when the SiGe mixed crystal semiconductor layer is epitaxially grown on the silicon substrate, the first SiGe layer is formed by the atmospheric pressure CVD method in the same manner as the method described in the above embodiment of the present invention. The same effect can be expected by forming the second SiGe layer by the low pressure CVD method.
100:サファイア単結晶基板
102:第1主面
104:第1のシリコンエピタキシャル膜
104’:アモルファス状態化した第1のシリコンエピタキシャル膜
104”:固相エピタキシャル再成長した第1のシリコンエピタキシャル膜
106:第2のシリコンエピタキシャル膜
106’:アモルファス状態化した第2のシリコンエピタキシャル膜
106”:固相エピタキシャル再成長した第2のシリコンエピタキシャル膜
108:Si+イオンのイオン注入
110:シリコン酸化膜
120:SOS基板
100: sapphire single crystal substrate 102: first main surface 104: first
Claims (2)
サファイア単結晶基板を用意する第1工程と、
前記サファイア単結晶基板の表面である第1主面上に、常圧CVD法により堆積した第1のシリコンエピタキシャル膜を形成する第2工程と、
前記第1のシリコンエピタキシャル膜上に、減圧CVD法により堆積した第2のシリコンエピタキシャル膜を形成する第3工程と、
前記第2のシリコンエピタキシャル膜の表面から、内部の前記第1のシリコンエピタキシャル膜方向に向かってSi+イオンのイオン注入を行い、前記第1及び第2のシリコンエピタキシャル膜をアモルファス状態化させる第4工程と、
前記アモルファス状態化した第1及び第2のシリコンエピタキシャル膜を、水素雰囲気中でアニール処理することにより、固相エピタキシャル再成長させる第5工程と、
前記固相エピタキシャル再成長した第2のシリコンエピタキシャル膜上にシリコン酸化膜を形成することにより、前記固相エピタキシャル再成長した第2のシリコンエピタキシャル膜が前記シリコン酸化膜に変化するまで熱酸化法で酸化処理する第6工程と、
該第6工程により形成した前記シリコン酸化膜をエッチング除去し、前記固相エピタキシャル再成長した第1のシリコンエピタキシャル膜のみから成るSOS基板を得る第7工程と
を含むことを特徴とするシリコンエピタキシャル膜を有するSOS基板の形成法。 In producing an SOS substrate in which a silicon epitaxial film is directly formed on a sapphire single crystal substrate,
A first step of preparing a sapphire single crystal substrate;
A second step of forming a first silicon epitaxial film deposited by an atmospheric pressure CVD method on a first main surface which is a surface of the sapphire single crystal substrate;
A third step of forming a second silicon epitaxial film deposited on the first silicon epitaxial film by a low pressure CVD method;
From the surface of the second silicon epitaxial film, Si + ions are implanted in the direction toward the inside of the first silicon epitaxial film to make the first and second silicon epitaxial films amorphous. Process,
A fifth step of solid-phase epitaxial regrowth by annealing the first and second silicon epitaxial films in the amorphous state in a hydrogen atmosphere;
By forming a silicon oxide film on the solid phase epitaxially regrown second silicon epitaxial film, thermal oxidation is performed until the solid phase epitaxially regrown second silicon epitaxial film changes to the silicon oxide film. A sixth step of oxidation treatment;
And a seventh step of obtaining an SOS substrate consisting only of the first silicon epitaxial film obtained by the solid phase epitaxial regrowth by etching away the silicon oxide film formed in the sixth step. A method for forming an SOS substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026889A JP4943172B2 (en) | 2007-02-06 | 2007-02-06 | Method for forming SOS substrate having silicon epitaxial film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026889A JP4943172B2 (en) | 2007-02-06 | 2007-02-06 | Method for forming SOS substrate having silicon epitaxial film |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192907A JP2008192907A (en) | 2008-08-21 |
JP4943172B2 true JP4943172B2 (en) | 2012-05-30 |
Family
ID=39752708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026889A Active JP4943172B2 (en) | 2007-02-06 | 2007-02-06 | Method for forming SOS substrate having silicon epitaxial film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4943172B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011138818A (en) * | 2009-12-25 | 2011-07-14 | Panasonic Corp | Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5982744A (en) * | 1982-11-02 | 1984-05-12 | Nec Corp | Manufacture of sos substrate |
JPH01147825A (en) * | 1987-12-04 | 1989-06-09 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
EP1120818A4 (en) * | 1998-09-25 | 2005-09-14 | Asahi Chemical Ind | Semiconductor substrate and its production method, semiconductor device comprising the same and its production method |
JP4603845B2 (en) * | 2004-10-12 | 2010-12-22 | Okiセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
-
2007
- 2007-02-06 JP JP2007026889A patent/JP4943172B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008192907A (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018066B2 (en) | Method for manufacturing strained Si substrate | |
TWI464903B (en) | Epitaxial base, method of making the same and application of epitaxial base for growing epitaxial layer | |
JP2008508696A5 (en) | ||
TWI382456B (en) | Epitaxial growth of relaxed silicon germanium layers | |
US9711352B2 (en) | Large-area, laterally-grown epitaxial semiconductor layers | |
WO2011069370A1 (en) | Method of forming high-germanium component channel material layer | |
JP2006523033A (en) | Method for growing single crystal GaN on silicon | |
TW201344758A (en) | Semiconductor device and method for manufacturing same | |
JP2007326771A (en) | Forming method and compound semiconductor wafer | |
JP2017503334A (en) | Amorphous SiO2 interlayer to relieve stress | |
JP2010093233A (en) | Relaxation of strained material layer with application of stiffener | |
JP2017520936A (en) | Method for manufacturing germanium-on-insulator substrate | |
US8906487B2 (en) | Base material with single-crystal silicon carbide film, method of producing single-crystal silicon carbide film, and method of producing base material with single-crystal silicon carbide film | |
JP2022510159A (en) | Diamond substrate manufacturing method | |
JP2010157721A (en) | Method for manufacturing monocrystalline semiconductor layer on substrate | |
JP2007329200A (en) | Method of manufacturing semiconductor device | |
JP2007294898A (en) | Formation method for highly oriented silicon thin film, three-dimensional semiconductor element and manufacturing method therefor | |
US9773670B2 (en) | Method of preparation of III-V compound layer on large area Si insulating substrate | |
JP4943172B2 (en) | Method for forming SOS substrate having silicon epitaxial film | |
KR100596093B1 (en) | A method of fabricating SOI wafer | |
US8053263B2 (en) | Method of manufacturing semiconductor light emitting device | |
TW201718930A (en) | Method of manufacturing a substrate with reduced threading dislocation density | |
TW201729355A (en) | Method of manufacturing a hybrid substrate | |
JPH08241863A (en) | Manufacture of semiconductor substrate | |
US20100009524A1 (en) | Method for improving semiconductor surfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4943172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |