JP4934869B2 - 情報処理装置および情報処理システム - Google Patents

Description

本発明は、付加装置を取付可能な情報処理装置および付加装置を取り付けた情報処理システムに関する。

情報処理装置は、その機能を拡張するために、交換可能な単数または複数の付加装置を付加できる構成となっている場合が多い。たとえばパーソナルコンピュータを例に採ると、拡張スロット（以下、単にスロットという。）が複数設けられている。このスロットに無線ＬＡＮ（Local Area Network）や、ビデオキャプチャ、サウンドカード等の各種の付加装置のうちの必要とするものを装着することで、情報処理装置の機能を向上したり拡張することができる。また、一部の付加装置が故障したような場合には、同一の機能の別の付加装置と交換することで、故障を直すことができる。

ここで付加装置は、カードやパッケージと呼ばれることもあり、通信インタフェース盤のような電子部品の集合体である。付加装置は、情報処理装置本体に取り付けると、本体側のデータバスライン等の信号伝達手段を用いて本体側の情報処理部や別に付加した他の付加装置との間で通信を行うことで、所定の機能を発揮する。

ところで幾つかの付加装置を付加できる情報処理装置では、情報処理を行う際の各種の条件を満足するように、付加装置ごとに独自の設定を行う場合が多い。このため、情報処理装置本体に装着された付加装置の１つが故障したような場合、新たな付加装置と交換する際には、交換後の付加装置に故障となった付加装置の設定内容を再度設定し直す必要がある。

情報処理装置によっては、幾つかの付加装置を、これらの監視を行う監視制御盤あるいは制御部（以下、監視制御盤と称する。）の下で接続する構成となっている場合がある。このような場合には、それぞれの付加装置の設定内容としての設定情報を監視制御盤側に予め記憶しておくことで、付加装置の交換後の再設定を簡単に行うことができる。

また、各付加装置の設定情報のバックアップデータを、外部記憶装置のように情報処理装置以外の場所に保存することが通常行われている。各付加装置の設定内容を予めバックアップしておくことで、監視制御盤自身から設定情報を読み出せない事態が発生しても、該当する付加装置の設定情報をバックアップデータから再現して使用することができる。

ところが、このようなバックアップの手法では、監視制御盤自身から設定情報を読み出せない事態が発生したとき、設定情報を予め保存しておいた外部記憶装置のような記録媒体が見つからなければ、設定情報の再現が不可能になる。記録媒体の保管管理が不十分な場合には、記録媒体が見つからない事態となる場合も多く、付加情報をマニュアルで再入力する手間が発生する。

ところで、複数の空気調和機と集中制御装置をネットワークで接続した空気調和機の集中制御システムでは、本発明の関連技術として、個々の空気調和機に設定情報をバックアップすることが提案されている（たとえば特許文献１参照）。この関連技術では、集中制御装置に記憶されている個々の空気調和機の設定情報のすべてをこれらの空気調和機のうちの１台あるいはすべての空気調和機に記憶して、バックアップに使用するようにしている。

そこで、この関連技術を使用すれば、集中制御装置は空気調和機からバックアップデータとしての設定情報を入手することができる。しかも空気調和機はネットワークに直に接続されているので、バックアップデータが紛失するおそれがない。

特開２００５−３０８２５４号公報（第００２５段落、第００４８段落、図１）

この関連技術では、集中制御装置と空気調和機がネットワークで接続されている。各空気調和機にはネットワーク上でこれらの場所を個々に特定するためのアドレスが付与されいる。したがって、システムの管理者は、特定の空気調和機から設定情報をバックアップデータとして入手する際には、その空気調和機のアドレスを所定のアドレス入力部から入力する必要がある。すなわち、本発明の関連技術では、アドレス入力部から空気調和機のアドレスを個別に入力することでバックアップデータの管理を行うようになっている。

一方、幾つかの付加装置をスロット等の付加装置取付手段を介して適宜装着できるようにした情報処理装置では、そのユーザが付加装置の装着に際して情報処理装置に対してアドレスの入力操作を行うことはない。ユーザは、個々の付加装置取付手段にどのような付加装置を装着して使用するかを判断することはあっても、付加装置のアドレスを直接知る必要はない。すなわち、このような情報処理装置では、スロット等の付加装置取付手段にアドレスが割り振られていても、装置の利用者はこれを全く意識する必要なく装置を使用する。したがって、このような情報処理装置に対しても、本発明の関連技術と同様に、利用者がアドレスを操作することで監視制御盤に必要な設定情報を個々の付加装置から取得する手法を採用することはできない。

そこで本発明の目的は、装置に予め備えられた付加装置取付手段に付加装置を装着するだけでこれらの付加装置の設定情報の管理を行うことのできる情報処理装置および情報処理システムを提供することにある。

本発明では、（イ）所定の情報処理を行う情報処理部と、（ロ）この情報処理部と共に処理を行うことでそれぞれ特定の処理機能を付加する所定の台数の付加装置を着脱自在に取り付け可能な付加装置取付手段と、（ハ）この付加装置取付手段に所定の対応関係をもって取り付けられている付加装置それぞれについての前記した処理を行うための各種の設定情報を付加装置別に記憶する本体側設定情報記憶手段と、（ニ）前記した付加装置取付手段に前記した所定の対応関係をもって取り付けられている付加装置ごとに前記した設定情報を対応する付加装置内部に設けられた自設定情報記憶領域に格納する付加装置自設定情報書込手段と、（ホ）前記した付加装置取付手段に前記した所定の対応関係をもって取り付けられている付加装置全部についての前記した設定情報をそれぞれの付加装置内部に共通して設けられた全個別設定情報記憶領域に付加装置ごとにそれぞれ格納する付加装置個別設定情報書込手段と、（へ）前記した付加装置取付手段に付加装置が取り付けられたときこれを検出する付加装置取付検出手段と、（ト）この付加装置取付検出手段が前記した付加装置取付手段に付加装置が取り付けられたことを検出したときその付加装置が正常品であるかを判別する正常品チェック手段と、（チ）この正常品チェック手段が正常品であると判別したときのみ前記した付加装置取付検出手段によって取り付けが検出された付加装置の前記した自設定情報記憶領域に前記した本体側設定情報記憶手段に格納された対応する設定情報を書き込むと共に、前記した全個別設定情報記憶領域に前記した本体側設定情報記憶手段に格納された付加装置ごとに全部の設定情報を書き込む付加装置付加情報再現手段とを情報処理装置が具備する。

また、本発明では、（イ）請求項１〜請求項４いずれかに記載の情報処理装置と、（ロ）前記した情報処理装置の前記した付加装置取付手段に取り付けられた前記した所定の台数の付加装置とを情報処理システムが具備する。

以上説明したように本発明によれば、付加装置取付手段を用いて付加装置を情報処理装置に取り付けたとき、付加装置の設定情報を本体側設定情報記憶手段に記憶すると共に、付加装置ごとに自設定情報記憶領域と全個別設定情報記憶領域に記憶することにした。このうち、全個別設定情報記憶領域には情報処理装置に取り付けた付加装置全部の設定情報が記憶される。したがって、最低１台でも付加装置が情報処理装置に取り付けられていれば、本体側設定情報記憶手段の記憶内容が紛失しても、これを再現することができる。また、付加装置ごとに自設定情報記憶領域と全個別設定情報記憶領域の２つの記憶領域を備えるので、一方に設定情報に関する正本となるべき情報を格納し、他方に副本となるべき情報を格納するといった情報の階層付けが可能になる。

本発明の情報処理装置のクレーム対応図である。 本発明の情報処理システムのクレーム対応図である。 本発明の設定情報管理方法のクレーム対応図である。 本発明の設定情報管理プログラムのクレーム対応図である。 本発明の実施の形態による通信装置の構成を表わしたブロック図である。 本実施の形態で設定情報Ｄ₁が第１〜第４の通信インタフェース盤の個別設定情報記憶領域にコピーされる様子を表わした説明図である。 本実施の形態で任意の１台の通信インタフェース盤が交換された直後の通信装置の構成を表わしたブロック図である。 本実施の形態で第２の通信インタフェース盤に設定情報が書き込まれる処理の様子を表わした流れ図である。 本実施の形態における監視制御盤から第２の通信インタフェース盤への設定情報の書き込みの様子を図解した説明図である。 本実施の形態における監視制御盤による設定情報の照合処理の様子を表わした流れ図である。 本発明の第１の変形例による通信装置の構成を表わしたブロック図である。 第１の変形例で通信インタフェース盤が行うマスタ・スレーブ切替処理の様子を表わした流れ図である。 第１の変形例において監視制御盤が通信装置から取り外されている状態で第２の通信インタフェース盤を交換した直後の通信装置の構成を表わしたブロック図である。 第１の変形例でいずれかの通信インタフェース盤が交換された際のマスタ側の処理の様子を表わした流れ図である。 第１の変形例における第１の通信インタフェース盤から第２の通信インタフェース盤への設定情報の書き込みの様子を図解した説明図である。 本発明の第２の変形例における第２の通信インタフェース盤による設定情報の書込処理の様子を表わした流れ図である。 ステップＳ５０８による設定情報の読出処理の様子を表わした流れ図である。 ステップＳ５０８による設定情報の読出処理の前半を説明する説明図である。 ステップＳ５０８による設定情報の読出処理の後半を説明する説明図である。 本発明の第３の変形例における新たな監視制御盤を実装した場合の設定情報の格納処理の様子を表わした流れ図である。 第３の変形例における新たな監視制御盤を実装した場合の設定情報の格納される様子を表わした説明図である。

図１は、本発明の情報処理装置のクレーム対応図を示したものである。本発明の情報処理装置１０は、情報処理部１１と、付加装置取付手段１２と、本体側設定情報記憶手段１３と、付加装置自設定情報書込手段１４と、付加装置個別設定情報書込手段１５を備えている。ここで、情報処理部１１は、所定の情報処理を行う。付加装置取付手段１２は、情報処理部１１と共に処理を行うことでそれぞれ特定の処理機能を付加する所定の台数の付加装置を着脱自在に取り付け可能である。本体側設定情報記憶手段１３は、付加装置取付手段１２に所定の対応関係をもって取り付けられている付加装置それぞれについての前記した処理を行うための各種の設定情報を付加装置別に記憶する。付加装置自設定情報書込手段１４は、付加装置取付手段１３に前記した所定の対応関係をもって取り付けられている付加装置ごとに前記した設定情報を対応する付加装置内部に設けられた自設定情報記憶領域に格納する。付加装置個別設定情報書込手段１５は、付加装置取付手段１２に前記した所定の対応関係をもって取り付けられている付加装置全部についての前記した設定情報をそれぞれの付加装置内部に共通して設けられた全個別設定情報記憶領域に付加装置ごとにそれぞれ格納する。

図２は、本発明の情報処理システムのクレーム対応図を示したものである。本発明の情報処理システム２０は、情報処理装置２１と、所定の台数の付加装置２２を備えている。ここで、情報処理装置２１は、請求項１〜請求項５いずれかに記載の装置である。この情報処理装置２１は、最低限、図１に示した情報処理部１１と、付加装置取付手段１２と、本体側設定情報記憶手段１３と、付加装置自設定情報書込手段１４と、付加装置個別設定情報書込手段１５を備えている。所定の台数の付加装置２２は、情報処理装置２１の付加装置取付手段１２に取り付けられている。

図３は、本発明の設定情報管理方法のクレーム対応図を示したものである。本発明の設定情報管理方法３０は、監視制御盤除去検知ステップ３１と、マスタ選択ステップ３２と、バックアップ管理ステップ３３を備えている。ここで、監視制御盤除去検知ステップ３１では、所定の情報処理を行う情報処理装置に付加装置取付手段を介して所定の対応関係をもって着脱自在に取り付けられそれぞれ特定の処理機能を前記した情報処理装置に付加する各付加装置の監視を行う。またこれと共に、これら付加装置それぞれについての各種の設定情報の保存を行う監視制御盤から定期的に送信されてくる監視信号が受信されなくなったときこの監視制御盤が除去されたことを検知する。マスタ選択ステップ３２では、監視制御盤除去検知ステップ３１で前記した監視制御盤の除去を検知したとき、前記した各付加装置の中で前記した監視制御盤の代わりに自装置以外の付加装置の監視を行う付加装置としてのマスタを１つ選択する。バックアップ管理ステップ３３では、マスタ選択ステップ３２で前記したマスタとして選択されたとき前記した各付加装置それぞれについての各種の設定情報のバックアップ管理を行う。

図４は、本発明の設定情報管理プログラムのクレーム対応図を示したものである。本発明の設定情報管理プログラム４０は、コンピュータに、設定情報管理プログラムとして、監視制御盤除去検知処理４１と、マスタ選択処理４２と、バックアップ管理処理４３を実行させるようにしている。ここで、監視制御盤除去検知処理４１では、所定の情報処理を行う情報処理装置に付加装置取付手段を介して所定の対応関係をもって着脱自在に取り付けられそれぞれ特定の処理機能を前記した情報処理装置に付加する各付加装置の監視を行うと。また、これと共にこれら付加装置それぞれについての各種の設定情報の保存を行う監視制御盤から定期的に送信されてくる監視信号が受信されなくなったときこの監視制御盤が除去されたことを検知する。マスタ選択処理４２では、監視制御盤除去検知処理４１で前記した監視制御盤の除去を検知したとき、前記した各付加装置の中で前記した監視制御盤の代わりに自装置以外の付加装置の監視を行う付加装置としてのマスタを１つ選択する。バックアップ管理処理４３では、マスタ選択処理４２で前記したマスタとして選択されたとき前記した各付加装置それぞれについての各種の設定情報のバックアップ管理を行う。

＜発明の実施の形態＞

次に本発明の実施の形態を説明する。

図５は、本発明の実施の形態による通信装置の構成を表わしたものである。この通信装置１００は、監視制御盤１０１と、第１〜第４の通信インタフェース盤１０２₁〜１０２₄をデータバスライン１０３で接続した構成となっている。ここで第１の通信インタフェース盤１０２₁は、第１のスロット１０４₁に着脱自在に装着されている。第２の通信インタフェース盤１０２₂は、第２のスロット１０４₂に着脱自在に装着されている。第３の通信インタフェース盤１０２₃は、第３のスロット１０４₃に着脱自在に装着されている。第４の通信インタフェース盤１０２₄は、第４のスロット１０４₄に着脱自在に装着されている。電源盤１０５は、図示しない電源ラインによって監視制御盤１０１と第１〜第４の通信インタフェース盤１０２₁〜１０２₄に電源を供給する。

このような構成の通信装置１００で、監視制御盤１０１は、第１〜第４の通信インタフェース盤１０２₁〜１０２₄のそれぞれについての設定情報ｄ₁〜ｄ₄を個別に格納する個別設定情報記憶領域１１１を備えている。第１の通信インタフェース盤１０２₁は、設定情報ｄ₁〜ｄ₄を個別に格納する個別設定情報記憶領域１１２₁の他に、第１の通信インタフェース盤１０２₁自体の設定情報Ｄ₁を格納する自設定情報記憶領域１１３₁を備えている。同様に、第２の通信インタフェース盤１０２₂は、設定情報ｄ₁〜ｄ₄を個別に格納する個別設定情報記憶領域１１２₂の他に、第２の通信インタフェース盤１０２₂自体の設定情報Ｄ₂を格納する自設定情報記憶領域１１３₂を備えている。また、第３の通信インタフェース盤１０２₃は、設定情報ｄ₁〜ｄ₄を個別に格納する個別設定情報記憶領域１１２₁の他に、第３の通信インタフェース盤１０２₃自体の設定情報Ｄ₃を格納する自設定情報記憶領域１１３₃を備えている。更に、第４の通信インタフェース盤１０２₄は、設定情報ｄ₁〜ｄ₄を個別に格納する個別設定情報記憶領域１１２₄の他に、第４の通信インタフェース盤１０２₄自体の設定情報Ｄ₄を格納する自設定情報記憶領域１１３₄を備えている。

更に、監視制御盤１０１には、この通信装置１００の各部を制御するためのＣＰＵ（Central Processing Unit）１２１と、このＣＰＵ１２１の実行する制御プログラムを格納したメモリ１２２が備えられている。

このように、実施の形態では、データバスライン１０３に第１〜第４の通信インタフェース盤１０２₁〜１０２₄が接続された例を示している。一般にＭ個の通信インタフェース盤１０２₁〜１０２_Mがデータバスライン１０３に接続される場合には、各個別設定情報記憶領域１１１、１１２₁〜１１２_Mには、設定情報ｄ₁〜ｄ_Mがそれぞれ格納されることになる。ただし、数値Ｍは正の任意の整数である。このように通信装置１００における通信インタフェース盤１０２の台数と、監視制御盤１０１内の記憶領域数、および、各通信インタフェース盤１０２内の設定情報ｄを個別に記憶する領域の数は、必ず一致している。

第１〜第４の通信インタフェース盤１０２₁〜１０２₄の自設定情報記憶領域１１３₁〜１１３₄には、それぞれ自己の設定情報Ｄ₁〜Ｄ₄が正本として格納される。したがって、個別設定情報記憶領域１１１、１１２₁〜１１２₄には、この正本の設定情報Ｄ₁〜Ｄ₄を基にして作成された副本の設定情報ｄ₁〜ｄ₄が格納されている。もちろん、正本の設定情報Ｄ₁〜Ｄ₄と副本の設定情報ｄ₁〜ｄ₄は、すべて１対１に対応しており、全く同じ内容のデータとなっている。

図６は、設定情報Ｄ₁を例に採って、これが第１〜第４の通信インタフェース盤の個別設定情報記憶領域にコピーされる様子を表わしたものである。図６で図５と同一部分には同一の符号を付しており、適宜説明を省略する。第１の通信インタフェース盤１０２₁については、その自設定情報記憶領域１１３₁に格納された正本の設定情報Ｄ₁が矢印１３１で示すように、個別設定情報記憶領域１１２₁に副本の設定情報ｄ₁としてコピーされる。

監視制御盤１０１に関しては、第１の通信インタフェース盤１０２₁に格納された正本の設定情報Ｄ₁が、矢印１３２で示すように、データバスライン１０３を経由して個別設定情報記憶領域１１１に副本の設定情報ｄ₁としてコピーされる。第２の通信インタフェース盤１０２₂に関しては、第１の通信インタフェース盤１０２₁に格納された正本の設定情報Ｄ₁が、矢印１３３で示すように、データバスライン１０３を経由して個別設定情報記憶領域１１２₂に副本の設定情報ｄ₁としてコピーされる。第３の通信インタフェース盤１０２₃に関しては、第１の通信インタフェース盤１０２₁に格納された正本の設定情報Ｄ₁が、矢印１３４で示すように、データバスライン１０３を経由して個別設定情報記憶領域１１２₃に副本の設定情報ｄ₁としてコピーされる。第４の通信インタフェース盤１０２₄に関しては、第１の通信インタフェース盤１０２₁に格納された正本の設定情報Ｄ₁が、矢印１３５で示すように、データバスライン１０３を経由して個別設定情報記憶領域１１２₄に副本の設定情報ｄ₁としてコピーされる。

残りの正本の設定情報Ｄ₂〜Ｄ₄を副本の設定情報ｄ₂〜ｄ₄として個別設定情報記憶領域１１１、１１２₁〜１１２₄の対応する場所にコピーして格納する処理についても、設定情報ｄ₁と同様にして行われる。これら正本の設定情報Ｄ₁〜Ｄ₄と、副本の設定情報ｄ₁〜ｄ₄の格納処理については、本発明に直接関係しないものなので、これ以上の説明は省略する。

図５に示したように監視制御盤１０１および個別設定情報記憶領域１１１、１１２₁〜１１２₄に副本の設定情報ｄ₂〜ｄ₄が設定された段階でも、正本の設定情報Ｄ₁〜Ｄ₄が各種の設定に使用される。すなわち、第１の通信インタフェース盤１０２₁は、自設定情報記憶領域１１３₁に格納された正本の設定情報Ｄ₁を使用して設定に関する処理を行う。同様に、第２〜第４の通信インタフェース盤１０２₂〜１０２₄は、自設定情報記憶領域１１３₂〜１１３₄にそれぞれ格納された正本の設定情報Ｄ₂〜Ｄ₄を使用して設定に関する処理を行う

図７は、図５に示した通信装置１００の第１〜第４の通信インタフェース盤のうちの任意の１台の通信インタフェース盤が交換された直後の状態を表わしたものである。この例では、第２の通信インタフェース盤１０２₂が交換されている。これにより、第２のスロット１０４₂に交換後に装着された第２の通信インタフェース盤１０２₂の個別設定情報記憶領域１１２₂および自設定情報記憶領域１１３₂には、まだ設定情報が書き込まれていない。

図８は、第２の通信インタフェース盤に設定情報が書き込まれる処理の様子を表わしたものである。この図８に示す処理は、前記したメモリ１２２に格納された制御プログラムをＣＰＵ１２１が実行することによって実現する。

ＣＰＵ１２１は、データバスライン１０３を介して第１〜第４のスロット１０４₁〜１０４₄における第１〜第４の通信インタフェース盤１０２₁〜１０２₄の再実装の有無を監視している（ステップＳ２０１）。第１〜第４のスロット１０４₁〜１０４₄のいずれかに通信インタフェース盤１０２₁〜１０２₄のいずれかが再実装されるのが検出されると（Ｙ）、ＣＰＵ１２１はこれが正常品であるかをチェックする（ステップＳ２０２）。

ここでは、第２のスロット１０４₂に第２の通信インタフェース盤１０２₂が実装される例を扱っている。第２の通信インタフェース盤１０２₂が実装されると（ステップＳ２０１：Ｙ）、ＣＰＵ１２１は、各スロットスロット１０４₁〜１０４₄にそれぞれ割り当てられたアドレス情報を使用して第２の通信インタフェース盤１０２₂が第２のスロット１０４₂に実装されたことを検知する。そして、第２の通信インタフェース盤１０２₂が正常品であるかをチェックする。この結果、第２の通信インタフェース盤１０２₂が正常品でない場合には（ステップＳ２０２：Ｎ）、所定のエラー処理を行って（ステップＳ２０３）、再びステップＳ２０１の処理に戻る（リターン）。エラー処理としては、たとえば「正しいあるいは正常な通信インタフェース盤を装着してください。」というメッセージを出力することになる。

監視制御盤１０１内のＣＰＵ１２１が、新たに実装した第２の通信インタフェース盤１０２₂を正常品であると判別した場合には（ステップＳ２０２：Ｙ）、次の処理が行われる。まず、ＣＰＵ１２１は監視制御盤１０１内の個別設定情報記憶領域１１１における実装された第２のスロット１０４₂に対応する箇所の設定情報ｄ₂を、第２の通信インタフェース盤１０２₂の自設定情報記憶領域１１３₂に格納する（ステップＳ２０４）。このとき、副本の設定情報ｄ₂は、正本の設定情報Ｄ₂として自設定情報記憶領域１１３₂に格納されることになる。

図９は、監視制御盤から第２の通信インタフェース盤への設定情報の書き込みの様子を図解したものである。図８のステップＳ２０４による監視制御盤１０１内の個別設定情報記憶領域１１１から第２の通信インタフェース盤１０２₂の自設定情報記憶領域１１３₁への設定情報ｄ₂（Ｄ₂）の書き込みは、図９で矢印１４１で示している。

図８に戻って説明を続ける。ステップＳ２０４の処理が終了したら、ＣＰＵ１２１は、監視制御盤１０１内の個別設定情報記憶領域１１１に格納されている全設定情報ｄ₁〜ｄ₄を、第２の通信インタフェース盤１０２₂の個別設定情報記憶領域１１２₂に設定情報ｄ₁〜ｄ₄として格納する（ステップＳ２０５）。このとき、副本の設定情報ｄ₁〜ｄ₄は、同じく副本の設定情報ｄ₁〜ｄ₄として個別設定情報記憶領域１１２₂に格納される。また、個別設定情報記憶領域１１１における設定情報ｄ₁〜ｄ₄の各位置（小領域）と、個別設定情報記憶領域１１２₂における設定情報ｄ₁〜ｄ₄の各位置（小領域）は、それぞれ対応関係を保持している。このステップＳ２０５による設定情報ｄ₁〜ｄ₄の書込処理は、矢印１４２で示している。

以上のようにして、監視制御盤１０１内に存在する各設定情報ｄ₁〜ｄ₄が第２の通信インタフェース盤１０２₂内に書き込まれ、これにより設定情報Ｄ₂、ｄ₁〜ｄ₄が復元されたことになる。なお、図８における書込処理では、ステップＳ２０４の処理と、ステップＳ２０５の処理の順を入れ換えてもよい。

図１０は、本実施の形態で監視制御盤による各設定情報の照合処理の様子を表わしたものである。図５と共に説明する。

監視制御盤１０１は、予め定めた各設定情報の照合処理の時間になるたびに、照合のためのパラメータｃを「１」に初期化する（ステップＳ２２１）。そして、第１のスロット１０４₁に対して通信インタフェース盤１０２のいずれかが装着されているかをチェックする（ステップＳ２２２）。装着（実装）中であれば、この通信インタフェース盤１０２における自設定情報記憶領域１１３に格納された正本の設定情報Ｄを読み出す（ステップＳ２２３）。本実施の形態では、読み出される正本の設定情報Ｄは、読み出しの対象となったスロットの設定情報Ｄ（この場合には第１のスロット１０４₁の設定情報Ｄ₁）であることを前提としている。

監視制御盤１０１は、読み出された正本の設定情報Ｄ₁を、監視制御盤１０１および実装中のスロット１０４における全個別設定情報記憶領域１１２の副本の設定情報ｄ₁と、設定内容が一致しているかを照合する（ステップＳ２２４）。このとき、正本の設定情報Ｄ₁と副本の設定情報ｄ₁が一致しない事態が発生した場合には、副本の設定情報ｄ₁のデータ内容を正本の設定情報Ｄ₁のデータ内容に一致させる。

以上の処理が終了したら、パラメータｃを「１」だけ加算する（ステップＳ２２５）。そして、加算後のパラメータｃが通信装置１００に備えられているスロット数を超えているかを判別する（ステップＳ２２６）。加算後のパラメータｃが通信装置１００に備えられているスロット数を超えていなかったとする（Ｎ）。この場合には、次のスロットに実装されている通信インタフェース盤１０２の設定情報Ｄ（この場合には、第２の通信インタフェース盤１０２₂の設定情報Ｄ₂）の照合処理を行うためにステップＳ２２２の処理に進む。

先に一例として説明したように第２の通信インタフェース盤１０２₂がその交換のために第２のスロット１０４₂から抜かれているような状態であったとする（ステップＳ２２２：Ｎ）。このような場合には、ステップＳ２２３およびステップＳ２２４の処理を行うことなくステップＳ２２５に進んでパラメータｃが更に「１」だけ加算される。第２の通信インタフェース盤１０２₂が第２のスロット１０４₂に装着中であれば（ステップＳ２２２：Ｙ）、今度は正本の設定情報Ｄ₂が自設定情報記憶領域１１３₂から読み出される（ステップＳ２２３）。そして、監視制御盤１０１および実装中のスロット１０４における全個別設定情報記憶領域１１２の副本の設定情報ｄ₂と、設定内容が一致しているかの照合が行われる（ステップＳ２２４）。

この後、パラメータｃが「１」だけ加算される（ステップＳ２２５）。このようにして、加算後のパラメータｃが全スロットの数を超えたら（ステップＳ２２６：Ｙ）、照合処理が終了する（エンド）。

このように本発明の実施の形態では、通信装置１００内で正本の設定情報Ｄ₁〜Ｄ₄と副本の設定情報ｄ₁〜ｄ₄の照合が常に行われ、これらの一致が図られている。したがって、第１〜第４の通信インタフェース盤１０２₁〜１０２₄の一部が交換されても、交換後の通信インタフェース盤１０２についての設定情報を信頼性よく復元することができる。

また、この実施の形態によれば、通信装置１００内に一度設定された設定情報は、通信インタフェース盤１０２の交換の際に、設定情報の再入力が一切不要となる。このため、通信インタフェース盤１０２の交換に関係する工数の削減や、工事の簡易化を期待することができる。また、工事工法の専門性が不要になるため、設定情報の誤入力による通信システムの運用停止や監視制御の誤動作を防止することができる。

＜発明の第１の変形例＞

図１１は、本発明の第１の変形例を示したものである。この第１の変形例の通信装置１００Ａでは、図５に示した監視制御盤１０１が着脱自在な構成となっている。図１１で、図５と同一部分には同一の符号を付しており、これらの説明を適宜省略する。

この図１１では、破線で示すように監視制御盤１０１が通信装置１００Ａから取り外された状態を示している。この代わりに、第１の変形例の通信装置１００Ａでは、第１〜第４のスロット１０４₁〜１０４₄に着脱自在に装着される第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａは、ＣＰＵ３０１₁〜３０１₄と、メモリ３０２₁〜３０２₄をそれぞれ備えている。第１の通信インタフェース盤１０２₁Ａにおけるメモリ３０２₁には、ＣＰＵ３０１₁が実行する制御プログラムを格納している。第２の通信インタフェース盤１０２₂Ａにおけるメモリ３０２₂には、ＣＰＵ３０１₂が実行する制御プログラムを格納している。第３の通信インタフェース盤１０２₃Ａにおけるメモリ３０２₃には、ＣＰＵ３０１₃が実行する制御プログラムを格納している。第４の通信インタフェース盤１０２₄Ａにおけるメモリ３０２₄には、ＣＰＵ３０１₄が実行する制御プログラムを格納している。

更に、第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａは、互いに「通信インタフェース盤１０２」であることを示す「通信インタフェース盤識別子」をメモリ３０２₁Ａ〜３０２₄Ａの特定領域に格納している。この代わりに、図５に示した監視制御盤１０１内のメモリ１２２の特定領域に「監視制御盤１０１」であることを示す「監視制御盤識別子」が備えられていてもよい。もちろん、監視制御盤１０１内のメモリ１２２に「監視制御盤識別子」が備えられ、第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａのメモリ３０２₁Ａ〜３０２₄Ａに「通信インタフェース盤識別子」が備えられていてもよい。

図１２は、この第１の変形例で通信インタフェース盤が行うマスタ・スレーブ切替処理の様子を表わしたものである。ここでマスタとは、監視制御盤１０１（図１１参照）が本来果たす管理主体をいう。監視制御盤１０１が存在しない状況では、図１１に示す第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａのいずれかがマスタとなる。スレーブとは、マスタによって設定情報を管理される側をいう。図１１と共に説明する。

第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａは、図１０で説明した監視制御盤１０１からの設定情報Ｄの読み出しがあるのを待機している（ステップＳ４０１）。監視制御盤１０１が通信装置１００Ａから取り外されたとする。この場合には、監視制御盤１０１による定期的な読み出し処理の時間間隔に多少の時間を加えた時間ｔ₁を経過しても設定情報Ｄの読み出しがない（ステップＳ４０１：Ｎ、ステップＳ４０２：Ｙ）。

このような状況に至ると、第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａはそれぞれ、自通信インタフェース盤１０２よりも若いスロット番号の通信インタフェース盤１０２が存在するかを判別する（ステップＳ４０３）。

第１の通信インタフェース盤１０２₁Ａがこのような判別を行う場合をまず考える。第１の通信インタフェース盤１０２₁Ａは第１のスロット１０４₁に装着されるので、これよりも若いスロット番号の通信インタフェース盤１０２Ａは存在しない（ステップＳ４０３：Ｎ）。そこで、第１の通信インタフェース盤１０２₁Ａは、自分がマスタになることを示すマスタ宣言をデータバスライン１０３に送出する（ステップＳ４０４）。このマスタ宣言は第２〜第４の通信インタフェース盤１０２₂Ａ〜１０２₄Ａが受信することになる。第１の通信インタフェース盤１０２₁Ａは、この時点よりマスタとしての処理を実行し（ステップＳ４０５）、この状態でステップＳ４０１の処理に戻る（リターン）。

すなわち、第１の通信インタフェース盤１０２₁Ａは、これ以後も監視制御盤１０１が通信装置１００Ａ内に存在しない限り、所定の時間間隔でマスタ宣言を送信しながら（ステップＳ４０４）、マスタとしての処理を行い（ステップＳ４０５）、処理をステップＳ４０１に戻す（リターン）。

これ以後の所定の時点に監視制御盤１０１が通信装置１００Ａに取り付けられたり、監視制御盤１０１がその機能を回復させたとする。この時点から監視制御盤１０１は設定情報Ｄの読み出しを定期的に開始する。このため、第１の通信インタフェース盤１０２₁Ａはこの時点から監視制御盤１０１による設定情報Ｄ₁の読み出しを受ける（ステップＳ４０１：Ｙ）。そこで、これ以後、第１の通信インタフェース盤１０２₁Ａはマスタ処理を中止してスレーブ処理を実行する（ステップＳ４０６）。そして、処理をステップＳ４０１に戻す（リターン）。

次に、この図１２を用いて第１の通信インタフェース盤１０２₁Ａと第２の通信インタフェース盤１０２₂Ａも実装されている状況での第３の通信インタフェース盤１０２₃Ａの処理について説明する。第３の通信インタフェース盤１０２₃Ａは、監視制御盤１０１による定期的な読み出しが時間ｔ₁を経過しても存在しない場合（ステップＳ４０８：Ｎ、ステップＳ４０２：Ｙ）、若いスロット番号の通信インタフェース盤１０２Ａが存在するかを判別する（ステップＳ４０３）。第１の通信インタフェース盤１０２₁Ａと第２の通信インタフェース盤１０２₂Ａについてのスロット番号の方が若いので、このような通信インタフェース盤１０２Ａが存在することになる（Ｙ）。

そこで、第３の通信インタフェース盤１０２₃Ａは所定の時間ｔ₂以上経過する前にマスタ宣言を受信するかをチェックする（ステップＳ４０７、ステップＳ４０８）。ここで、所定の時間ｔ₂とは、第１の通信インタフェース盤１０２₁Ａと第２の通信インタフェース盤１０２₂Ａのいずれかがマスタ宣言を行うまでに必要な時間に所定の余裕時間を加えた時間である。この時間ｔ₂が経過する前にマスタ宣言を受信したら（ステップＳ４０７：Ｙ）、第３の通信インタフェース盤１０２₃Ａは今まで通りスレーブ処理を実行する（ステップＳ４０６）。

一方、所定の時間ｔ₂が経過してもいずれの通信インタフェース盤１０２Ａからもマスタ宣言が受信されなかった場合（ステップＳ４０８：Ｙ）、第３の通信インタフェース盤１０２₃Ａはマスタ宣言を送信する（ステップＳ４０４）。そして、マスタ処理を実行することになる（ステップＳ４０５）。

第３の通信インタフェース盤１０２₃Ａがマスタに移行した後で監視制御盤１０１が取り外されている状況で、第１の通信インタフェース盤１０２₁Ａが実装されたとする。すると、第１の通信インタフェース盤１０２₁ＡはステップＳ４０３で自分よりも若いスロット番号の通信インタフェース盤１０２Ａが存在しないと判別する（Ｎ）。そこで、第１の通信インタフェース盤１０２₁Ａはマスタ宣言を第２〜第４の通信インタフェース盤１０２₂Ａ〜１０２₄Ａに送信する（ステップＳ４０４）。そして、マスタ処理の実行を開始する（ステップＳ４０５）。

これ以後は、今までマスタとなっていた第３の通信インタフェース盤１０２₃ＡがステップＳ４０７でマスタ宣言を受信することになる（Ｙ）。そこで、第３の通信インタフェース盤１０２₃Ａはこの時点でマスタとしての処理を終了してスレーブとしての処理を実行することになる（ステップＳ４０６）。

以上、第３の通信インタフェース盤１０２₃Ａの処理を例として挙げたが、スロット番号が一番大きい点による制御の違いを除けば、第４の通信インタフェース盤１０２₄Ａも同様の処理を行う。

なお、監視制御盤１０１が取り外されたり、故障となっている状況で第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａのいずれをマスタにするかについては、各種の態様を考えることができる。図１２で説明した例では、スロット１０４のスロット番号の若いものを優先した。これ以外に、たとえば、一番最初に設定情報が入力された通信インタフェース盤１０２Ａをマスタとして定めてもよいし、マスタとしての宣言を最初に行った通信インタフェース盤１０２Ａをマスタとして定めてもよい。更に、通信装置１００、１００Ａの管理者が第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａの間に、予めマスタとなる優先順位を定めておいてもよい。更には、第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａの使用頻度を常に集計し、この頻度情報とマスタとなる優先順位を関連付けるようにしてもよい。この場合にも、負荷分散の観点から、最も使用頻度の低い通信インタフェース盤１０２Ａから順にマスタにする優先順位としてもよいし、この逆にしてもよい。

マスタとなった通信インタフェース盤１０２Ａは、図１０で監視制御盤１０１の処理として説明した処理を監視制御盤１０１の代わりに行う。ただし、その通信インタフェース盤１０２Ａは、自身の設定情報の正本Ｄを記憶している点で図５に示した監視制御盤１０１と相違することになる。

図１３は、一例として、監視制御盤が通信装置から取り外されている状態で第２の通信インタフェース盤を交換した直後の状態を表わしたものである。この第２の通信インタフェース盤１０２₂Ａを交換する状況の下では、第１の通信インタフェース盤１０２₁Ａがマスタとなっており、残りの第２〜第４の通信インタフェース盤１０２₂Ａ〜１０２₄Ａがスレーブとなっているものとする。交換直後の第２の通信インタフェース盤１０２₂Ａの個別設定情報記憶領域１１２₂および自設定情報記憶領域１１３₂は、共に設定情報が存在していない。

図１４は、図８に対応するもので、いずれかの通信インタフェース盤が交換された際のマスタ側の処理の様子を表わしたものである。この図１４に示す処理は、図１３に示すメモリ３０２₁に格納された制御プログラムをＣＰＵ３０１₁が実行することによって実現する。図１３と共に説明する。

監視制御盤１０１の変わりとしてマスタとなっている第１の通信インタフェース盤１０２₁ＡにおけるＣＰＵ３０１₁は、データバスライン１０３および第２〜第４のスロット１０４₂〜１０４₄を介して第２〜第４の通信インタフェース盤１０２₂Ａ〜１０２₄Ａの再実装の有無を監視している（ステップＳ４２１）。第２〜第４のスロット１０４₂〜１０４₄のいずれかに第２〜第４の通信インタフェース盤１０２₂Ａ〜１０２₄Ａのいずれかが再実装されるのが検出されると（Ｙ）、ＣＰＵ３０１₁はこれが正常品であるかをチェックする（ステップＳ４２２）。

ここでは、第２のスロット１０４₂に第２の通信インタフェース盤１０２₂Ａが再実装される例を扱っている。第２の通信インタフェース盤１０２₂Ａが再実装されると（ステップＳ４２１：Ｙ）、ＣＰＵ３０１₁は、この第２の通信インタフェース盤１０２₂Ａが正常品でない場合には（ステップＳ４２２：Ｎ）、所定のエラー処理を行って（ステップＳ４２３）、再びステップＳ４２１の処理に戻る（リターン）。エラー処理としては、たとえば「正しいあるいは正常な通信インタフェース盤を装着してください。」というメッセージを出力することになる。

ＣＰＵ３０１₁が、新たに実装した第２の通信インタフェース盤１０２₂Ａを正常品であると判別した場合には（ステップＳ４２２：Ｙ）、次の処理が行われる。まず、ＣＰＵ３０１₁は第１の通信インタフェース盤１０２₁Ａの個別設定情報記憶領域１１２₁における実装された第２のスロット１０４₂Ａに対応する箇所の設定情報ｄ₂を、第２の通信インタフェース盤１０２₂Ａの自設定情報記憶領域１１３₂に格納する（ステップＳ４２４）。このとき、副本の設定情報ｄ₂は、正本の設定情報Ｄ₂として自設定情報記憶領域１１３₂に格納されることになる。

図１５は、マスタとしての第１の通信インタフェース盤から第２の通信インタフェース盤への設定情報の書き込みの様子を図解したものである。図１４のステップＳ４２４による第１の通信インタフェース盤１０２₁Ａの個別設定情報記憶領域１１２₁から第２の通信インタフェース盤１０２₂Ａの自設定情報記憶領域１１３₂への設定情報ｄ₂（Ｄ₂）の書き込みは、矢印３４１で示している。

図１４に戻って説明を続ける。ステップＳ４２４の処理が終了したら、ＣＰＵ３０１₁は、第１の通信インタフェース盤１０２₁Ａの個別設定情報記憶領域１１２₁に格納されている全設定情報ｄ₁〜ｄ₄を、第２の通信インタフェース盤１０２₂Ａの個別設定情報記憶領域１１２₂に設定情報ｄ₁〜ｄ₄として格納する（ステップＳ４２５）。このとき、副本の設定情報ｄ₁〜ｄ₄は、同じく副本の設定情報ｄ₁〜ｄ₄として個別設定情報記憶領域１１２₂に格納される。また、個別設定情報記憶領域１１２₁における設定情報ｄ₁〜ｄ₄の各位置（小領域）と、個別設定情報記憶領域１１２₂における設定情報ｄ₁〜ｄ₄の各位置（小領域）は、それぞれ対応関係を保持している。このステップＳ４２５による設定情報ｄ₁〜ｄ₄の書込処理は、図１５に矢印３４２で示している。

以上のようにして、第１の通信インタフェース盤１０２₁Ａ内に存在する各設定情報ｄ₁〜ｄ₄が第２の通信インタフェース盤１０２₂Ａ内に書き込まれ、これにより設定情報Ｄ₂、ｄ₁〜ｄ₄が復元されたことになる。この後は処理をステップＳ４２１に戻す（リターン）。なお、図１４における書込処理では、ステップＳ４２４の処理と、ステップＳ４２５の処理の順を入れ換えてもよい。

また、第１の変形例では、通信インタフェース盤１０２の１つがマスタとなる場合を説明した。このときマスタとなった通信インタフェース盤１０２がスロット１０４から取り外されたり、故障してマスタとしての機能を果たさなくなる場合がある。このような場合には、残りの通信インタフェース盤１０２の１つを新たなマスタとして再選択するようにしてもよいことは当然である。

以上説明したように本発明の第１の変形例によれば、監視制御盤１０１が実装されていない場合や、その機能が無効になった場合でも、第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａの主従関係を構築することで、必要な設定情報を復元することができるという効果がある。

＜発明の第２の変形例＞

この第２の変形例では、図１１に示した第１〜第４の通信インタフェース盤１０２₁Ａ〜１０２₄Ａ内のメモリ３０２₁〜３０２₄に格納された制御プログラムとは一部異なる制御プログラム用いて設定情報の管理を行っている。第２の変形例では、これ以外の点で図１１と異なる点は存在しない。そこで、第２の変形例では、図１１を用いて説明を行うものとし、この際に、第１の変形例における通信装置１００Ａを通信装置１００Ｂと置き換えて読むことにする。また、メモリ３０２₁〜３０２₄をメモリ３０２₁Ｂ〜３０２₄Ｂと読み替えるものとする。

この第２の変形例でも、先の第１の変形例と同様に第２の通信インタフェース盤１０２₂Ｂの交換が行われたものとして説明を行う。この例の場合、第２の通信インタフェース盤１０２₂Ｂの個別設定情報記憶領域１１２₄Ｂおよび自設定情報記憶領域１１３₂には、交換直後に設定情報が格納されていない（図１３参照）。

ところで、交換のために第２の通信インタフェース盤１０２₂Ｂを図１１に示す第２のスロット１０４₂に装着すると、電源盤１０５からの給電開始によってこの時点からＣＰＵ３０１₂が動作を開始する。これによって、メモリ３０２₂Ｂに格納された制御プログラムの実行が開始することになる。この第２の変形例では、ＣＰＵ３０１₂が能動的に自己の個別設定情報記憶領域１１２₂および自設定情報記憶領域１１３₂に格納する設定情報の収集を行うようになっている。

図１６は、第２の通信インタフェース盤による設定情報の書込処理の様子を表わしたものである。図１１と共に説明する。第２の通信インタフェース盤１０２₂ＢのＣＰＵ３０１₂は、電源の立ち上がった最初の段階で、自己の個別設定情報記憶領域１１２₂と自設定情報記憶領域１１３₂から設定情報の読み出しを試みる（ステップＳ５０１）。この結果、これらの設定情報記憶領域１１２₂および１１３₂に設定情報Ｄ₂、ｄ₁〜ｄ₄が格納されていれば（ステップＳ５０２：Ｎ）、以後の設定情報の書込処理を行う必要がないので、そのまま処理を終了する（エンド）。

これに対して、設定情報Ｄ₂、ｄ₁〜ｄ₄が格納されていないことが判別された場合（ステップＳ５０２：Ｙ）、ＣＰＵ３０１₂は、通信装置１００Ｂ内で監視制御盤１０１の検出を試みる（ステップＳ５０３）。監視制御盤１０１が検出されれば（Ｙ）、この監視制御盤１０１の個別設定情報記憶領域１１１（図５参照）から各設定情報ｄ₁〜ｄ₄を読み出す（ステップＳ５０４）。そして、これらの設定情報ｄ₁〜ｄ₄を第２の通信インタフェース盤１０２₂Ｂの対応する箇所に書き込んで（ステップＳ５０５）、処理を終了する（エンド）。

ここで、第２の通信インタフェース盤１０２₂Ｂの個別設定情報記憶領域１１２₂には、個別設定情報記憶領域１１１から読み出した設定情報ｄ₁〜ｄ₄がこの順序で格納される。また、自設定情報記憶領域１１３₂には、副本の設定情報ｄ₂が、正本の設定情報Ｄ₂として格納されることになる。

このように監視制御盤１０１が通信装置１０１Ｂに存在していた場合には、単純な書込処理が行われる。図１０で説明したと同様に監視制御盤１０１が第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂとの間で設定情報ｄ₁〜ｄ₄の照合処理を行っているので、個別設定情報記憶領域１１１に格納された情報の確度が高いためである。

次に、ステップＳ５０３で監視制御盤１０１を検出できなかった場合の処理を説明する。この場合（Ｎ）、ＣＰＵ３０１₂は、通信装置１００Ｂ内でマスタとなった通信インタフェース盤１０２の検出を試みる（ステップＳ５０６）。たとえば、このとき、第１の通信インタフェース盤１０２₁Ｂがマスタとして検出されたとする（Ｙ）。この場合には、第１の通信インタフェース盤１０２₁Ｂの個別設定情報記憶領域１１２₁から設定情報ｄ₁〜ｄ₄を読み出して（ステップＳ５０７）、これらを第２の通信インタフェース盤１０２₂Ｂの対応する箇所に書き込む（ステップＳ５０５）。

このように通信装置１００Ｂ内でマスタとなった通信インタフェース盤１０２が存在した場合には、単純な書込処理が行われる。これは、監視制御盤１０１が通信装置１０１Ｂに存在していた場合と同様に設定情報ｄ₁〜ｄ₄の照合処理を行っているので、個別設定情報記憶領域１１１に格納された情報の確度が高いためである。

最後に、通信装置１００Ｂ内に監視制御盤１０１もマスタとなった通信インタフェース盤１０２も存在しなかった場合を説明する（ステップＳ５０３：Ｎ、ステップＳ５０６：Ｎ）。この場合には、設定情報についての特別な読出処理が実行される（ステップＳ５０８）。このステップＳ５０８による設定情報の読出処理は、設定情報ｄ₁〜ｄ₄の読み出しに関して、信頼性を高める工夫を行っている。

図１７は、ステップＳ５０８による設定情報の読出処理の様子を表わしたものである。また、図１８および図１９は、このステップＳ５０８による設定情報の読出処理の様子を表わしたものである。

交換の対象となった第２の通信インタフェース盤１０２₂Ｂは、まず、通信装置１００Ｂ内に存在する第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂから各設定情報ｄ₁〜ｄ₄を読み出す（ステップＳ５２１）。具体的には、ＣＰＵ３０１₂がそれぞれの個別設定情報記憶領域１１２₁、１１２₃、１１２₄から設定情報ｄ₁〜ｄ₄を読み出して、メモリ３０２₂内の所定の記憶領域に一次記憶する。

次に、ＣＰＵ３０１₂は、設定情報のパラメータｉを交換対象となったスロットの番号（交換スロット番号）としての第２のスロット１０４₂の番号「２」に設定する（ステップＳ５２２）。そして、ステップＳ５２１で記憶した領域内の設定情報ｄ_i（ただし、ｉ＝２）の内容がすべて一致するかを判別する（ステップＳ５２３）。この結果、第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂから得られた設定情報ｄ₂がすべて一致する場合（Ｙ）、これを第２の通信インタフェース盤１０２₂Ｂに書き込む設定情報Ｄ_i（Ｄ₂）として確定させる（ステップＳ５２４）。このとき、副本の設定情報ｄ₂も確定することになる。

図１８では、矢印６０１〜６０３で示すように、個別設定情報記憶領域１１２₁、１１２₃、１１２₄からそれぞれ読み出した設定情報ｄ₂について、データ内容が全部一致するかの判別６１１が行われることが示されている。データ内容が全部一致した場合には、矢印６２１で示すようにその設定情報ｄ₂が正本の設定情報Ｄ₂として第２の通信インタフェース盤１０２₂Ｂの自設定情報記憶領域１１３₂へ書き込まれることになる。

図１７に戻って説明を続ける。ステップＳ５２３で第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂから得られた設定情報ｄ₂の１つでも内容が一致しなかった場合には（Ｎ）、エラー表示が行われる（ステップＳ５２５）。この場合、設定情報ｄ₂およびＤ₂は、第２の通信インタフェース盤１０２₂Ｂへの書き込みの対象とならない。エラー表示は、ＬＥＤ（Light Emitting Diode）による点灯表示や警報音の出力を伴うようにしてよい。

ステップＳ５２４またはステップＳ５２５の処理が行われたら、パラメータｉを「１」に初期化する（ステップＳ５２６）。そして、パラメータｉが交換スロット番号としての数値「２」に一致するかを判別する（ステップＳ５２７）。この場合には、一致しない（Ｎ）。そこで、ステップＳ５２１で記憶した領域内の設定情報ｄ_i（ただし、ｉ＝１）の内容がすべて一致するかを判別する（ステップＳ５２８）。この結果、第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂから得られた設定情報ｄ_iがすべて一致する場合（Ｙ）、これを第２の通信インタフェース盤１０２₂Ｂに書き込む設定情報ｄ_iとして確定させる（ステップＳ５２９）。このとき、第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂから得られた設定情報ｄ_iの１つでも内容が一致しなかった場合には（ステップＳ５２８：Ｎ）、エラー表示が行われる（ステップＳ５３０）。この場合、設定情報ｄ_iは、第２の通信インタフェース盤１０２₂Ｂへの書き込みの対象とならない。エラー表示は、この場合にもＬＥＤによる点灯表示や警報音の出力を伴うようにしてよい。

ステップＳ５２９またはステップＳ５３０の処理が行われたら、パラメータｉを「１」だけ加算する（ステップＳ５３１）。そして、加算後のパラメータｉがスロット数の最大値ｉ_MAX（この変形例の場合には「４」。）を超えたかについて判別する（ステップＳ５３２）。この場合には、加算後のパラメータｉは「２」なので、スロット数の最大値を超えていない（Ｎ）。そこで、この場合にはステップＳ５２７に処理を戻す。

ステップＳ５２７では現在のパラメータｉが交換スロット番号と一致するかを判別する。これは、ステップＳ５２３で行った処理をステップＳ５２８で重複させないための判別である。この場合は一致する（Ｙ）。そこで、パラメータｉを「１」だけ加算する（ステップＳ５３１）。このようにして今度は設定情報ｄ_iが設定情報ｄ₃の場合の処理が行われる。この後に同様にして設定情報ｄ_iが設定情報ｄ₄の場合の処理が行われ、この後にパラメータｉを「１」だけ加算すると「５」になる。そこで、ステップＳ５３２の判別条件を満たすことになり（Ｙ）、一連の処理が終了する（エンド）。

この図１７のステップＳ５２６以降の処理を図１９で説明する。まず、矢印６３１で示すように第２の通信インタフェース盤１０２₂Ｂの自設定情報記憶領域１１３₂へ書き込まれる正本の設定情報Ｄ₂が確定した時点で、副本の設定情報ｄ₂も確定する。

次に、設定情報ｄ₂を除いた設定情報ｄ₁ｄ₃、ｄ₄について、第１、第３および第４の通信インタフェース盤１０２₁Ｂ、１０２₃Ｂ、１０２₄Ｂの個別設定情報記憶領域１１２₁、１１２₃、１１２₄から矢印６４１〜６４３で示すように読み出しが行われる。これら設定情報ｄ₁ｄ₃、ｄ₄のそれぞれについてデータ内容が全部一致するかの判別６４５が行われる。データ内容が全部一致した場合には、矢印６５１で示すようにそれぞれの設定情報ｄ₁ｄ₃、ｄ₄が第２の通信インタフェース盤１０２₂Ｂの自設定情報記憶領域１１３₂へ書き込まれることになる。

以上説明した本発明の第２の変形例では、実装された通信インタフェース盤が自ら、他の通信インタフェース盤に保持されている設定情報を取り込むことにより、自発的に設定情報を復元することができるという効果がある。

＜発明の第３の変形例＞

図２０は、新たな監視制御盤を実装した場合の設定情報の格納処理の様子を表わしたものである。図５と共に説明する。

監視制御盤１０１が通信装置１００に実装されると、電源盤１０５からの給電開始によってＣＰＵ１２１が動作を開始する。これによって、メモリ１２２に格納された制御プログラムの実行が開始する。ＣＰＵ１２１は、まず監視制御盤１０１の個別設定情報記憶領域１１１から各設定情報ｄ₁〜ｄ₄を読み出す（ステップＳ７０１）。

このとき、個別設定情報記憶領域１１１に各設定情報ｄ₁〜ｄ₄が格納されていれば（ステップＳ７０２：Ｎ）、ここで説明しようとする設定情報の格納処理は不要である。すなわち、監視制御盤１０１が再実装された状態ではないので、設定情報の格納処理を行うことなく、処理は終了する（エンド）。

一方、ステップＳ７０２で各設定情報ｄ₁〜ｄ₄が格納されていないことが判別されたとする（Ｙ）。この場合、ＣＰＵ１２１は通信装置１００に備えられているスロット１０４の数としてのスロット数ｎを検出する（ステップＳ７０３）。スロット数ｎは、予め通信装置１００の所定箇所にデータとして格納されていてもよいし、ＣＰＵ１２１が各通信インタフェース盤１０２に探査用の信号を送出して、その返答結果を用いて検出を行ってもよい。

スロット数ｎを検出したら、ＣＰＵ１２１はスロットを示すパラメータｃを「１」に初期化する（ステップＳ７０４）。そして、第１のスロット１０４₁（ｃ＝１）に第１の通信インタフェース盤１０２₁が装着されているかを判別する（ステップＳ７０５）。装着されている場合（Ｙ）、ＣＰＵ１２１は、その第１の通信インタフェース盤１０２₁における自設定情報記憶領域１１３₁の設定情報Ｄ_c（Ｄ₁）を読み出す（ステップＳ７０６）。そして、これを監視制御盤１０１の個別設定情報記憶領域１１１に副本の設定情報ｄ_c（ｄ₁）として格納する（ステップＳ７０７）。

この後、ＣＰＵ１２１はパラメータｃを「１」だけカウントアップする（ステップＳ７０８）。なお、ステップＳ７０５で第１のスロット１０４₁（ｃ＝１）に第１の通信インタフェース盤１０２₁が装着されていないと判別された場合には（Ｎ）、直ちにステップＳ７０８によってパラメータｃが「１」だけカウントアップされる。

ステップＳ７０８の次のステップＳ７０９では、カウントアップ後のパラメータｃがステップＳ７０３で検出されたスロット数ｎを超えるかどうかを判別する。超えていなければ（Ｎ）、ステップＳ７０５に処理が戻って、第ｃのスロット１０４ｃに第ｃの通信インタフェース盤１０２_cが装着されているかを判別する処理が行われる。以下同様にして、各設定情報ｄ₂〜ｄ₄が読み出されて（ステップＳ７０６）、対応する設定情報Ｄ₂〜Ｄ₄が監視制御盤１０１の個別設定情報記憶領域１１１に副本の設定情報ｄ₂〜ｄ₄として格納されることになる（ステップＳ７０７）。そして、この例では、パラメータｃが「５」になった時点で（ステップＳ７０９：Ｙ）、監視制御盤１０１の個別設定情報記憶領域１１１への設定情報Ｄ₁〜Ｄ₄の書込処理が終了する（エンド）。

図２１は、新たな監視制御盤を実装した場合の設定情報の格納される様子を表わしたものである。監視制御盤１０１が実装されると、これに搭載されたＣＰＵ１２１が電源盤１０５からの給電開始によって動作を開始する。

このとき、ＣＰＵ１２１は個別設定情報記憶領域１１１を参照して、これに設定情報ｄ₁〜ｄ₄が格納されていれば、以下の動作は行わない。第１〜第４の通信インタフェース盤１０２₁〜１０２₄が実装されているにもかかわらず、これらの設定情報ｄ₁〜ｄ₄が格納されていない場合には、次の動作を行う。

まず、矢印８０１として示すように、第１の通信インタフェース盤１０２₁の自設定情報記憶領域１１３₁から設定情報Ｄ₁を読み出して、監視制御盤１０１の設定情報記憶領域１１１の左端の小領域に設定情報ｄ₁として格納する。次にＣＰＵ１２１は、矢印８０２として示すように、第２の通信インタフェース盤１０２₂の自設定情報記憶領域１１３₂から設定情報Ｄ₂を読み出して、監視制御盤１０１の設定情報記憶領域１１１の左端から２番目の小領域に設定情報ｄ₂として格納する。次に、ＣＰＵ１２１は、矢印８０３として示すように、第３の通信インタフェース盤１０２₃の自設定情報記憶領域１１３₃から設定情報Ｄ₃を読み出して、監視制御盤１０１の設定情報記憶領域１１１の左端から３番目の小領域に設定情報ｄ₃として格納する。最後に、ＣＰＵ１２１は、矢印８０４として示すように、第４の通信インタフェース盤１０２₄の自設定情報記憶領域１１３₄から設定情報Ｄ₄を読み出して、監視制御盤１０１の設定情報記憶領域１１１の右端の小領域に設定情報ｄ₄として格納する。このようにして、第１〜第４の通信インタフェース盤１０２₁〜１０２₄の正本の設定情報Ｄ₁〜Ｄ₄を基にして、監視制御盤１０１の設定情報記憶領域１１１に設定情報ｄ₁〜ｄ₄を復元することが可能になる。

以上説明したように本発明の第３の変形例によれば、監視制御盤１０１は通信装置１００に実装されているすべての通信インタフェース盤１０２₁〜１０２₄から設定情報Ｄ₁〜Ｄ₄を読み出すことにより、設定情報ｄ₁〜ｄ₄を簡易に復元できるという効果がある。

なお、以上説明した実施の形態および変形例では、通信装置に通信インタフェース盤が４台実装される場合を説明したが、実装される台数はこれ以外の数であってもよいことは当然である。また、本発明は通信装置にその適用対象が限定されるものでもないことは当然である。たとえば、監視用のデバイスと、これによって監視される幾つかの着脱自在の付属デバイスが備えられた通常の情報処理装置に対しても、本発明を同様に適用することができる。

更に本発明の変形例では、監視用のデバイスを交換自在としたが、付属デバイスが最低限着脱自在であれば、本発明を適用することができる。更にまた、本発明では、デバイスを再実装することと、そのデバイスが故障した後に内部に記憶した設定情報をクリアした状態で正常に復帰した（故障が直った）状態を同様に扱うことができることも当然である。

１０、２１ 情報処理装置
１１ 情報処理部
１２ 付加装置取付手段
１３ 本体側設定情報記憶手段
１４ 付加装置自設定情報書込手段
１５ 付加装置個別設定情報書込手段
２０ 情報処理システム
２２ 付加装置
３０ 設定情報管理方法
３１ 監視制御盤除去検知ステップ
３２ マスタ選択ステップ
３３ バックアップ管理ステップ
４０ 設定情報管理プログラム
４１ 監視制御盤除去検知処理
４２ マスタ選択処理
４３ バックアップ管理処理
１００ 通信装置
１０１ 監視制御盤
１０２ 通信インタフェース盤
１０３ データバスライン
１０４ スロット
１０５ 電源盤
１１１ （監視制御盤の）個別設定情報記憶領域
１１２ （通信インタフェース盤の）個別設定情報記憶領域
１１３ （通信インタフェース盤の）自設定情報記憶領域
１２１、３０１ ＣＰＵ
１２２、３０２ メモリ
ｄ （副本の）設定情報
Ｄ （正本の）設定情報

Claims (8)

1. 所定の情報処理を行う情報処理部と、
   この情報処理部と共に処理を行うことでそれぞれ特定の処理機能を付加する所定の台数の付加装置を着脱自在に取り付け可能な付加装置取付手段と、
   この付加装置取付手段に所定の対応関係をもって取り付けられている付加装置それぞれについての前記処理を行うための各種の設定情報を付加装置別に記憶する本体側設定情報記憶手段と、
   前記付加装置取付手段に前記所定の対応関係をもって取り付けられている付加装置ごとに前記設定情報を対応する付加装置内部に設けられた自設定情報記憶領域に格納する付加装置自設定情報書込手段と、
   前記付加装置取付手段に前記所定の対応関係をもって取り付けられている付加装置全部についての前記設定情報をそれぞれの付加装置内部に共通して設けられた全個別設定情報記憶領域に付加装置ごとにそれぞれ格納する付加装置個別設定情報書込手段と、
   前記付加装置取付手段に付加装置が取り付けられたときこれを検出する付加装置取付検出手段と、
   この付加装置取付検出手段が前記付加装置取付手段に付加装置が取り付けられたことを検出したときその付加装置が正常品であるかを判別する正常品チェック手段と、
   この正常品チェック手段が正常品であると判別したときのみ前記付加装置取付検出手段によって取り付けが検出された付加装置の前記自設定情報記憶領域に前記本体側設定情報記憶手段に格納された対応する設定情報を書き込むと共に、前記全個別設定情報記憶領域に前記本体側設定情報記憶手段に格納された付加装置ごとに全部の設定情報を書き込む付加装置付加情報再現手段
   とを具備することを特徴とする情報処理装置。
2. 前記本体側設定情報記憶手段の備えられた所定の監視制御盤がその除去後に前記本体側設定情報記憶手段に前記設定情報の書き込まれていない状態で取り付けられたときこれを検出する監視制御盤検出手段と、
   この監視制御盤検出手段により前記監視制御盤が前記設定情報の書き込まれていない状態であることが検出されたとき、前記付加装置取付手段に取り付けられている付加装置ごとに前記設定情報を前記自設定情報記憶領域から読み出す設定情報読出手段と、
   この設定情報読出手段によって読み出された前記付加装置ごとの前記設定情報を前記本体側設定情報記憶手段に書き込む設定情報書込手段
   とを具備することを特徴とする請求項１記載の情報処理装置。
3. 前記自設定情報記憶領域には、付加装置ごとの原本となる設定情報が格納され、前記本体側設定情報記憶手段および全個別設定情報記憶領域には前記付加装置自設定情報書込手段に格納された原本に対する副本となる設定情報が格納されることを特徴とする請求項１記載の情報処理装置。
4. 前記自設定情報記憶領域に格納された原本となる設定情報と、前記本体側設定情報記憶手段および全個別設定情報記憶領域に格納された前記原本に対応する副本となる設定情報とを照合する設定情報照合手段と、
   この設定情報照合手段によって副本となる設定情報が原本となる設定情報と異なるとき、副本となる設定情報を原本となる設定情報に変更する設定情報変更手段
   とを具備することを特徴とする請求項３記載の情報処理装置。
5. 請求項１〜請求項４いずれかに記載の情報処理装置と、
   前記情報処理装置の前記付加装置取付手段に取り付けられた前記所定の台数の付加装置
   とを具備することを特徴とする情報処理システム。
6. 前記情報処理装置は請求項２〜請求項４いずれかに記載の装置であり、
   前記所定の台数の付加装置は、前記監視制御盤から定期的に送信されてくる監視のための信号の受信がないことを一定時間以上検出することで前記監視制御盤が前記所定の台数の付加装置の監視を行わない状態となったことを検出する無監視状態検出手段と、この無監視状態検出手段が前記所定の台数の付加装置の監視を行わない状態となったことを検出したとき、これら所定の台数の付加装置の中でマスタとしての地位を取得する装置を決定するマスタ決定手段と、このマスタ決定手段でマスタとしての地位を取得したとき前記監視制御盤としての機能を代行する機能代行手段を備えている
   ことを特徴とする請求項５記載の情報処理システム。
7. 前記機能代行手段は、
   前記自設定情報記憶領域および個別設定情報記憶領域に前記設定情報の書き込まれていない付加装置が前記付加装置取付手段に取り付けられたときこれを検出する付加装置検出手段と、
   この付加装置検出手段によって付加装置の取り付けが検出されたとき、前記自設定情報記憶領域に前記マスタとなった付加装置の前記個別設定情報記憶領域に格納された対応する設定情報を書き込むと共に、前記全個別設定情報記憶領域に前記マスタとなった付加装置の前記個別設定情報記憶領域に格納された全部の設定情報を書き込む付加装置付加情報再現手段
   とを具備することを特徴とする請求項６記載の情報処理システム。
8. 前記マスタ決定手段は、マスタとしての地位を取得した付加装置が前記付加装置取付手段から取り外されたとき、これに代わる付加装置をマスタとしての地位を取得する装置として再決定するマスタ再決定手段を具備することを特徴とする請求項６記載の情報処理システム。

Images