JP4934869B2 - 情報処理装置および情報処理システム - Google Patents

情報処理装置および情報処理システム Download PDF

Info

Publication number
JP4934869B2
JP4934869B2 JP2009168591A JP2009168591A JP4934869B2 JP 4934869 B2 JP4934869 B2 JP 4934869B2 JP 2009168591 A JP2009168591 A JP 2009168591A JP 2009168591 A JP2009168591 A JP 2009168591A JP 4934869 B2 JP4934869 B2 JP 4934869B2
Authority
JP
Japan
Prior art keywords
setting information
additional device
information storage
communication interface
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009168591A
Other languages
English (en)
Other versions
JP2011024075A (ja
Inventor
勝弘 浅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2009168591A priority Critical patent/JP4934869B2/ja
Publication of JP2011024075A publication Critical patent/JP2011024075A/ja
Application granted granted Critical
Publication of JP4934869B2 publication Critical patent/JP4934869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Selective Calling Equipment (AREA)

Description

本発明は、付加装置を取付可能な情報処理装置および付加装置を取り付けた情報処理システムに関する。
情報処理装置は、その機能を拡張するために、交換可能な単数または複数の付加装置を付加できる構成となっている場合が多い。たとえばパーソナルコンピュータを例に採ると、拡張スロット(以下、単にスロットという。)が複数設けられている。このスロットに無線LAN(Local Area Network)や、ビデオキャプチャ、サウンドカード等の各種の付加装置のうちの必要とするものを装着することで、情報処理装置の機能を向上したり拡張することができる。また、一部の付加装置が故障したような場合には、同一の機能の別の付加装置と交換することで、故障を直すことができる。
ここで付加装置は、カードやパッケージと呼ばれることもあり、通信インタフェース盤のような電子部品の集合体である。付加装置は、情報処理装置本体に取り付けると、本体側のデータバスライン等の信号伝達手段を用いて本体側の情報処理部や別に付加した他の付加装置との間で通信を行うことで、所定の機能を発揮する。
ところで幾つかの付加装置を付加できる情報処理装置では、情報処理を行う際の各種の条件を満足するように、付加装置ごとに独自の設定を行う場合が多い。このため、情報処理装置本体に装着された付加装置の1つが故障したような場合、新たな付加装置と交換する際には、交換後の付加装置に故障となった付加装置の設定内容を再度設定し直す必要がある。
情報処理装置によっては、幾つかの付加装置を、これらの監視を行う監視制御盤あるいは制御部(以下、監視制御盤と称する。)の下で接続する構成となっている場合がある。このような場合には、それぞれの付加装置の設定内容としての設定情報を監視制御盤側に予め記憶しておくことで、付加装置の交換後の再設定を簡単に行うことができる。
また、各付加装置の設定情報のバックアップデータを、外部記憶装置のように情報処理装置以外の場所に保存することが通常行われている。各付加装置の設定内容を予めバックアップしておくことで、監視制御盤自身から設定情報を読み出せない事態が発生しても、該当する付加装置の設定情報をバックアップデータから再現して使用することができる。
ところが、このようなバックアップの手法では、監視制御盤自身から設定情報を読み出せない事態が発生したとき、設定情報を予め保存しておいた外部記憶装置のような記録媒体が見つからなければ、設定情報の再現が不可能になる。記録媒体の保管管理が不十分な場合には、記録媒体が見つからない事態となる場合も多く、付加情報をマニュアルで再入力する手間が発生する。
ところで、複数の空気調和機と集中制御装置をネットワークで接続した空気調和機の集中制御システムでは、本発明の関連技術として、個々の空気調和機に設定情報をバックアップすることが提案されている(たとえば特許文献1参照)。この関連技術では、集中制御装置に記憶されている個々の空気調和機の設定情報のすべてをこれらの空気調和機のうちの1台あるいはすべての空気調和機に記憶して、バックアップに使用するようにしている。
そこで、この関連技術を使用すれば、集中制御装置は空気調和機からバックアップデータとしての設定情報を入手することができる。しかも空気調和機はネットワークに直に接続されているので、バックアップデータが紛失するおそれがない。
特開2005−308254号公報(第0025段落、第0048段落、図1)
この関連技術では、集中制御装置と空気調和機がネットワークで接続されている。各空気調和機にはネットワーク上でこれらの場所を個々に特定するためのアドレスが付与されいる。したがって、システムの管理者は、特定の空気調和機から設定情報をバックアップデータとして入手する際には、その空気調和機のアドレスを所定のアドレス入力部から入力する必要がある。すなわち、本発明の関連技術では、アドレス入力部から空気調和機のアドレスを個別に入力することでバックアップデータの管理を行うようになっている。
一方、幾つかの付加装置をスロット等の付加装置取付手段を介して適宜装着できるようにした情報処理装置では、そのユーザが付加装置の装着に際して情報処理装置に対してアドレスの入力操作を行うことはない。ユーザは、個々の付加装置取付手段にどのような付加装置を装着して使用するかを判断することはあっても、付加装置のアドレスを直接知る必要はない。すなわち、このような情報処理装置では、スロット等の付加装置取付手段にアドレスが割り振られていても、装置の利用者はこれを全く意識する必要なく装置を使用する。したがって、このような情報処理装置に対しても、本発明の関連技術と同様に、利用者がアドレスを操作することで監視制御盤に必要な設定情報を個々の付加装置から取得する手法を採用することはできない。
そこで本発明の目的は、装置に予め備えられた付加装置取付手段に付加装置を装着するだけでこれらの付加装置の設定情報の管理を行うことのできる情報処理装置および情報処理システムを提供することにある。
本発明では、(イ)所定の情報処理を行う情報処理部と、(ロ)この情報処理部と共に処理を行うことでそれぞれ特定の処理機能を付加する所定の台数の付加装置を着脱自在に取り付け可能な付加装置取付手段と、(ハ)この付加装置取付手段に所定の対応関係をもって取り付けられている付加装置それぞれについての前記した処理を行うための各種の設定情報を付加装置別に記憶する本体側設定情報記憶手段と、(ニ)前記した付加装置取付手段に前記した所定の対応関係をもって取り付けられている付加装置ごとに前記した設定情報を対応する付加装置内部に設けられた自設定情報記憶領域に格納する付加装置自設定情報書込手段と、(ホ)前記した付加装置取付手段に前記した所定の対応関係をもって取り付けられている付加装置全部についての前記した設定情報をそれぞれの付加装置内部に共通して設けられた全個別設定情報記憶領域に付加装置ごとにそれぞれ格納する付加装置個別設定情報書込手段と、(へ)前記した付加装置取付手段に付加装置が取り付けられたときこれを検出する付加装置取付検出手段と、(ト)この付加装置取付検出手段が前記した付加装置取付手段に付加装置が取り付けられたことを検出したときその付加装置が正常品であるかを判別する正常品チェック手段と、(チ)この正常品チェック手段が正常品であると判別したときのみ前記した付加装置取付検出手段によって取り付けが検出された付加装置の前記した自設定情報記憶領域に前記した本体側設定情報記憶手段に格納された対応する設定情報を書き込むと共に、前記した全個別設定情報記憶領域に前記した本体側設定情報記憶手段に格納された付加装置ごとに全部の設定情報を書き込む付加装置付加情報再現手段とを情報処理装置が具備する。
また、本発明では、(イ)請求項1〜請求項4いずれかに記載の情報処理装置と、(ロ)前記した情報処理装置の前記した付加装置取付手段に取り付けられた前記した所定の台数の付加装置とを情報処理システムが具備する。
以上説明したように本発明によれば、付加装置取付手段を用いて付加装置を情報処理装置に取り付けたとき、付加装置の設定情報を本体側設定情報記憶手段に記憶すると共に、付加装置ごとに自設定情報記憶領域と全個別設定情報記憶領域に記憶することにした。このうち、全個別設定情報記憶領域には情報処理装置に取り付けた付加装置全部の設定情報が記憶される。したがって、最低1台でも付加装置が情報処理装置に取り付けられていれば、本体側設定情報記憶手段の記憶内容が紛失しても、これを再現することができる。また、付加装置ごとに自設定情報記憶領域と全個別設定情報記憶領域の2つの記憶領域を備えるので、一方に設定情報に関する正本となるべき情報を格納し、他方に副本となるべき情報を格納するといった情報の階層付けが可能になる。
本発明の情報処理装置のクレーム対応図である。 本発明の情報処理システムのクレーム対応図である。 本発明の設定情報管理方法のクレーム対応図である。 本発明の設定情報管理プログラムのクレーム対応図である。 本発明の実施の形態による通信装置の構成を表わしたブロック図である。 本実施の形態で設定情報D1が第1〜第4の通信インタフェース盤の個別設定情報記憶領域にコピーされる様子を表わした説明図である。 本実施の形態で任意の1台の通信インタフェース盤が交換された直後の通信装置の構成を表わしたブロック図である。 本実施の形態で第2の通信インタフェース盤に設定情報が書き込まれる処理の様子を表わした流れ図である。 本実施の形態における監視制御盤から第2の通信インタフェース盤への設定情報の書き込みの様子を図解した説明図である。 本実施の形態における監視制御盤による設定情報の照合処理の様子を表わした流れ図である。 本発明の第1の変形例による通信装置の構成を表わしたブロック図である。 第1の変形例で通信インタフェース盤が行うマスタ・スレーブ切替処理の様子を表わした流れ図である。 第1の変形例において監視制御盤が通信装置から取り外されている状態で第2の通信インタフェース盤を交換した直後の通信装置の構成を表わしたブロック図である。 第1の変形例でいずれかの通信インタフェース盤が交換された際のマスタ側の処理の様子を表わした流れ図である。 第1の変形例における第1の通信インタフェース盤から第2の通信インタフェース盤への設定情報の書き込みの様子を図解した説明図である。 本発明の第2の変形例における第2の通信インタフェース盤による設定情報の書込処理の様子を表わした流れ図である。 ステップS508による設定情報の読出処理の様子を表わした流れ図である。 ステップS508による設定情報の読出処理の前半を説明する説明図である。 ステップS508による設定情報の読出処理の後半を説明する説明図である。 本発明の第3の変形例における新たな監視制御盤を実装した場合の設定情報の格納処理の様子を表わした流れ図である。 第3の変形例における新たな監視制御盤を実装した場合の設定情報の格納される様子を表わした説明図である。
図1は、本発明の情報処理装置のクレーム対応図を示したものである。本発明の情報処理装置10は、情報処理部11と、付加装置取付手段12と、本体側設定情報記憶手段13と、付加装置自設定情報書込手段14と、付加装置個別設定情報書込手段15を備えている。ここで、情報処理部11は、所定の情報処理を行う。付加装置取付手段12は、情報処理部11と共に処理を行うことでそれぞれ特定の処理機能を付加する所定の台数の付加装置を着脱自在に取り付け可能である。本体側設定情報記憶手段13は、付加装置取付手段12に所定の対応関係をもって取り付けられている付加装置それぞれについての前記した処理を行うための各種の設定情報を付加装置別に記憶する。付加装置自設定情報書込手段14は、付加装置取付手段13に前記した所定の対応関係をもって取り付けられている付加装置ごとに前記した設定情報を対応する付加装置内部に設けられた自設定情報記憶領域に格納する。付加装置個別設定情報書込手段15は、付加装置取付手段12に前記した所定の対応関係をもって取り付けられている付加装置全部についての前記した設定情報をそれぞれの付加装置内部に共通して設けられた全個別設定情報記憶領域に付加装置ごとにそれぞれ格納する。
図2は、本発明の情報処理システムのクレーム対応図を示したものである。本発明の情報処理システム20は、情報処理装置21と、所定の台数の付加装置22を備えている。ここで、情報処理装置21は、請求項1〜請求項5いずれかに記載の装置である。この情報処理装置21は、最低限、図1に示した情報処理部11と、付加装置取付手段12と、本体側設定情報記憶手段13と、付加装置自設定情報書込手段14と、付加装置個別設定情報書込手段15を備えている。所定の台数の付加装置22は、情報処理装置21の付加装置取付手段12に取り付けられている。
図3は、本発明の設定情報管理方法のクレーム対応図を示したものである。本発明の設定情報管理方法30は、監視制御盤除去検知ステップ31と、マスタ選択ステップ32と、バックアップ管理ステップ33を備えている。ここで、監視制御盤除去検知ステップ31では、所定の情報処理を行う情報処理装置に付加装置取付手段を介して所定の対応関係をもって着脱自在に取り付けられそれぞれ特定の処理機能を前記した情報処理装置に付加する各付加装置の監視を行う。またこれと共に、これら付加装置それぞれについての各種の設定情報の保存を行う監視制御盤から定期的に送信されてくる監視信号が受信されなくなったときこの監視制御盤が除去されたことを検知する。マスタ選択ステップ32では、監視制御盤除去検知ステップ31で前記した監視制御盤の除去を検知したとき、前記した各付加装置の中で前記した監視制御盤の代わりに自装置以外の付加装置の監視を行う付加装置としてのマスタを1つ選択する。バックアップ管理ステップ33では、マスタ選択ステップ32で前記したマスタとして選択されたとき前記した各付加装置それぞれについての各種の設定情報のバックアップ管理を行う。
図4は、本発明の設定情報管理プログラムのクレーム対応図を示したものである。本発明の設定情報管理プログラム40は、コンピュータに、設定情報管理プログラムとして、監視制御盤除去検知処理41と、マスタ選択処理42と、バックアップ管理処理43を実行させるようにしている。ここで、監視制御盤除去検知処理41では、所定の情報処理を行う情報処理装置に付加装置取付手段を介して所定の対応関係をもって着脱自在に取り付けられそれぞれ特定の処理機能を前記した情報処理装置に付加する各付加装置の監視を行うと。また、これと共にこれら付加装置それぞれについての各種の設定情報の保存を行う監視制御盤から定期的に送信されてくる監視信号が受信されなくなったときこの監視制御盤が除去されたことを検知する。マスタ選択処理42では、監視制御盤除去検知処理41で前記した監視制御盤の除去を検知したとき、前記した各付加装置の中で前記した監視制御盤の代わりに自装置以外の付加装置の監視を行う付加装置としてのマスタを1つ選択する。バックアップ管理処理43では、マスタ選択処理42で前記したマスタとして選択されたとき前記した各付加装置それぞれについての各種の設定情報のバックアップ管理を行う。
<発明の実施の形態>
次に本発明の実施の形態を説明する。
図5は、本発明の実施の形態による通信装置の構成を表わしたものである。この通信装置100は、監視制御盤101と、第1〜第4の通信インタフェース盤1021〜1024をデータバスライン103で接続した構成となっている。ここで第1の通信インタフェース盤1021は、第1のスロット1041に着脱自在に装着されている。第2の通信インタフェース盤1022は、第2のスロット1042に着脱自在に装着されている。第3の通信インタフェース盤1023は、第3のスロット1043に着脱自在に装着されている。第4の通信インタフェース盤1024は、第4のスロット1044に着脱自在に装着されている。電源盤105は、図示しない電源ラインによって監視制御盤101と第1〜第4の通信インタフェース盤1021〜1024に電源を供給する。
このような構成の通信装置100で、監視制御盤101は、第1〜第4の通信インタフェース盤1021〜1024のそれぞれについての設定情報d1〜d4を個別に格納する個別設定情報記憶領域111を備えている。第1の通信インタフェース盤1021は、設定情報d1〜d4を個別に格納する個別設定情報記憶領域1121の他に、第1の通信インタフェース盤1021自体の設定情報D1を格納する自設定情報記憶領域1131を備えている。同様に、第2の通信インタフェース盤1022は、設定情報d1〜d4を個別に格納する個別設定情報記憶領域1122の他に、第2の通信インタフェース盤1022自体の設定情報D2を格納する自設定情報記憶領域1132を備えている。また、第3の通信インタフェース盤1023は、設定情報d1〜d4を個別に格納する個別設定情報記憶領域1121の他に、第3の通信インタフェース盤1023自体の設定情報D3を格納する自設定情報記憶領域1133を備えている。更に、第4の通信インタフェース盤1024は、設定情報d1〜d4を個別に格納する個別設定情報記憶領域1124の他に、第4の通信インタフェース盤1024自体の設定情報D4を格納する自設定情報記憶領域1134を備えている。
更に、監視制御盤101には、この通信装置100の各部を制御するためのCPU(Central Processing Unit)121と、このCPU121の実行する制御プログラムを格納したメモリ122が備えられている。
このように、実施の形態では、データバスライン103に第1〜第4の通信インタフェース盤1021〜1024が接続された例を示している。一般にM個の通信インタフェース盤1021〜102Mがデータバスライン103に接続される場合には、各個別設定情報記憶領域111、1121〜112Mには、設定情報d1〜dMがそれぞれ格納されることになる。ただし、数値Mは正の任意の整数である。このように通信装置100における通信インタフェース盤102の台数と、監視制御盤101内の記憶領域数、および、各通信インタフェース盤102内の設定情報dを個別に記憶する領域の数は、必ず一致している。
第1〜第4の通信インタフェース盤1021〜1024の自設定情報記憶領域1131〜1134には、それぞれ自己の設定情報D1〜D4が正本として格納される。したがって、個別設定情報記憶領域111、1121〜1124には、この正本の設定情報D1〜D4を基にして作成された副本の設定情報d1〜d4が格納されている。もちろん、正本の設定情報D1〜D4と副本の設定情報d1〜d4は、すべて1対1に対応しており、全く同じ内容のデータとなっている。
図6は、設定情報D1を例に採って、これが第1〜第4の通信インタフェース盤の個別設定情報記憶領域にコピーされる様子を表わしたものである。図6で図5と同一部分には同一の符号を付しており、適宜説明を省略する。第1の通信インタフェース盤1021については、その自設定情報記憶領域1131に格納された正本の設定情報D1が矢印131で示すように、個別設定情報記憶領域1121に副本の設定情報d1としてコピーされる。
監視制御盤101に関しては、第1の通信インタフェース盤1021に格納された正本の設定情報D1が、矢印132で示すように、データバスライン103を経由して個別設定情報記憶領域111に副本の設定情報d1としてコピーされる。第2の通信インタフェース盤1022に関しては、第1の通信インタフェース盤1021に格納された正本の設定情報D1が、矢印133で示すように、データバスライン103を経由して個別設定情報記憶領域1122に副本の設定情報d1としてコピーされる。第3の通信インタフェース盤1023に関しては、第1の通信インタフェース盤1021に格納された正本の設定情報D1が、矢印134で示すように、データバスライン103を経由して個別設定情報記憶領域1123に副本の設定情報d1としてコピーされる。第4の通信インタフェース盤1024に関しては、第1の通信インタフェース盤1021に格納された正本の設定情報D1が、矢印135で示すように、データバスライン103を経由して個別設定情報記憶領域1124に副本の設定情報d1としてコピーされる。
残りの正本の設定情報D2〜D4を副本の設定情報d2〜d4として個別設定情報記憶領域111、1121〜1124の対応する場所にコピーして格納する処理についても、設定情報d1と同様にして行われる。これら正本の設定情報D1〜D4と、副本の設定情報d1〜d4の格納処理については、本発明に直接関係しないものなので、これ以上の説明は省略する。
図5に示したように監視制御盤101および個別設定情報記憶領域111、1121〜1124に副本の設定情報d2〜d4が設定された段階でも、正本の設定情報D1〜D4が各種の設定に使用される。すなわち、第1の通信インタフェース盤1021は、自設定情報記憶領域1131に格納された正本の設定情報D1を使用して設定に関する処理を行う。同様に、第2〜第4の通信インタフェース盤1022〜1024は、自設定情報記憶領域1132〜1134にそれぞれ格納された正本の設定情報D2〜D4を使用して設定に関する処理を行う
図7は、図5に示した通信装置100の第1〜第4の通信インタフェース盤のうちの任意の1台の通信インタフェース盤が交換された直後の状態を表わしたものである。この例では、第2の通信インタフェース盤1022が交換されている。これにより、第2のスロット1042に交換後に装着された第2の通信インタフェース盤1022の個別設定情報記憶領域1122および自設定情報記憶領域1132には、まだ設定情報が書き込まれていない。
図8は、第2の通信インタフェース盤に設定情報が書き込まれる処理の様子を表わしたものである。この図8に示す処理は、前記したメモリ122に格納された制御プログラムをCPU121が実行することによって実現する。
CPU121は、データバスライン103を介して第1〜第4のスロット1041〜1044における第1〜第4の通信インタフェース盤1021〜1024の再実装の有無を監視している(ステップS201)。第1〜第4のスロット1041〜1044のいずれかに通信インタフェース盤1021〜1024のいずれかが再実装されるのが検出されると(Y)、CPU121はこれが正常品であるかをチェックする(ステップS202)。
ここでは、第2のスロット1042に第2の通信インタフェース盤1022が実装される例を扱っている。第2の通信インタフェース盤1022が実装されると(ステップS201:Y)、CPU121は、各スロットスロット1041〜1044にそれぞれ割り当てられたアドレス情報を使用して第2の通信インタフェース盤1022が第2のスロット1042に実装されたことを検知する。そして、第2の通信インタフェース盤1022が正常品であるかをチェックする。この結果、第2の通信インタフェース盤1022が正常品でない場合には(ステップS202:N)、所定のエラー処理を行って(ステップS203)、再びステップS201の処理に戻る(リターン)。エラー処理としては、たとえば「正しいあるいは正常な通信インタフェース盤を装着してください。」というメッセージを出力することになる。
監視制御盤101内のCPU121が、新たに実装した第2の通信インタフェース盤1022を正常品であると判別した場合には(ステップS202:Y)、次の処理が行われる。まず、CPU121は監視制御盤101内の個別設定情報記憶領域111における実装された第2のスロット1042に対応する箇所の設定情報d2を、第2の通信インタフェース盤1022の自設定情報記憶領域1132に格納する(ステップS204)。このとき、副本の設定情報d2は、正本の設定情報D2として自設定情報記憶領域1132に格納されることになる。
図9は、監視制御盤から第2の通信インタフェース盤への設定情報の書き込みの様子を図解したものである。図8のステップS204による監視制御盤101内の個別設定情報記憶領域111から第2の通信インタフェース盤1022の自設定情報記憶領域1131への設定情報d2(D2)の書き込みは、図9で矢印141で示している。
図8に戻って説明を続ける。ステップS204の処理が終了したら、CPU121は、監視制御盤101内の個別設定情報記憶領域111に格納されている全設定情報d1〜d4を、第2の通信インタフェース盤1022の個別設定情報記憶領域1122に設定情報d1〜d4として格納する(ステップS205)。このとき、副本の設定情報d1〜d4は、同じく副本の設定情報d1〜d4として個別設定情報記憶領域1122に格納される。また、個別設定情報記憶領域111における設定情報d1〜d4の各位置(小領域)と、個別設定情報記憶領域1122における設定情報d1〜d4の各位置(小領域)は、それぞれ対応関係を保持している。このステップS205による設定情報d1〜d4の書込処理は、矢印142で示している。
以上のようにして、監視制御盤101内に存在する各設定情報d1〜d4が第2の通信インタフェース盤1022内に書き込まれ、これにより設定情報D2、d1〜d4が復元されたことになる。なお、図8における書込処理では、ステップS204の処理と、ステップS205の処理の順を入れ換えてもよい。
図10は、本実施の形態で監視制御盤による各設定情報の照合処理の様子を表わしたものである。図5と共に説明する。
監視制御盤101は、予め定めた各設定情報の照合処理の時間になるたびに、照合のためのパラメータcを「1」に初期化する(ステップS221)。そして、第1のスロット1041に対して通信インタフェース盤102のいずれかが装着されているかをチェックする(ステップS222)。装着(実装)中であれば、この通信インタフェース盤102における自設定情報記憶領域113に格納された正本の設定情報Dを読み出す(ステップS223)。本実施の形態では、読み出される正本の設定情報Dは、読み出しの対象となったスロットの設定情報D(この場合には第1のスロット1041の設定情報D1)であることを前提としている。
監視制御盤101は、読み出された正本の設定情報D1を、監視制御盤101および実装中のスロット104における全個別設定情報記憶領域112の副本の設定情報d1と、設定内容が一致しているかを照合する(ステップS224)。このとき、正本の設定情報D1と副本の設定情報d1が一致しない事態が発生した場合には、副本の設定情報d1のデータ内容を正本の設定情報D1のデータ内容に一致させる。
以上の処理が終了したら、パラメータcを「1」だけ加算する(ステップS225)。そして、加算後のパラメータcが通信装置100に備えられているスロット数を超えているかを判別する(ステップS226)。加算後のパラメータcが通信装置100に備えられているスロット数を超えていなかったとする(N)。この場合には、次のスロットに実装されている通信インタフェース盤102の設定情報D(この場合には、第2の通信インタフェース盤1022の設定情報D2)の照合処理を行うためにステップS222の処理に進む。
先に一例として説明したように第2の通信インタフェース盤1022がその交換のために第2のスロット1042から抜かれているような状態であったとする(ステップS222:N)。このような場合には、ステップS223およびステップS224の処理を行うことなくステップS225に進んでパラメータcが更に「1」だけ加算される。第2の通信インタフェース盤1022が第2のスロット1042に装着中であれば(ステップS222:Y)、今度は正本の設定情報D2が自設定情報記憶領域1132から読み出される(ステップS223)。そして、監視制御盤101および実装中のスロット104における全個別設定情報記憶領域112の副本の設定情報d2と、設定内容が一致しているかの照合が行われる(ステップS224)。
この後、パラメータcが「1」だけ加算される(ステップS225)。このようにして、加算後のパラメータcが全スロットの数を超えたら(ステップS226:Y)、照合処理が終了する(エンド)。
このように本発明の実施の形態では、通信装置100内で正本の設定情報D1〜D4と副本の設定情報d1〜d4の照合が常に行われ、これらの一致が図られている。したがって、第1〜第4の通信インタフェース盤1021〜1024の一部が交換されても、交換後の通信インタフェース盤102についての設定情報を信頼性よく復元することができる。
また、この実施の形態によれば、通信装置100内に一度設定された設定情報は、通信インタフェース盤102の交換の際に、設定情報の再入力が一切不要となる。このため、通信インタフェース盤102の交換に関係する工数の削減や、工事の簡易化を期待することができる。また、工事工法の専門性が不要になるため、設定情報の誤入力による通信システムの運用停止や監視制御の誤動作を防止することができる。
<発明の第1の変形例>
図11は、本発明の第1の変形例を示したものである。この第1の変形例の通信装置100Aでは、図5に示した監視制御盤101が着脱自在な構成となっている。図11で、図5と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
この図11では、破線で示すように監視制御盤101が通信装置100Aから取り外された状態を示している。この代わりに、第1の変形例の通信装置100Aでは、第1〜第4のスロット1041〜1044に着脱自在に装着される第1〜第4の通信インタフェース盤1021A〜1024Aは、CPU3011〜3014と、メモリ3021〜3024をそれぞれ備えている。第1の通信インタフェース盤1021Aにおけるメモリ3021には、CPU3011が実行する制御プログラムを格納している。第2の通信インタフェース盤1022Aにおけるメモリ3022には、CPU3012が実行する制御プログラムを格納している。第3の通信インタフェース盤1023Aにおけるメモリ3023には、CPU3013が実行する制御プログラムを格納している。第4の通信インタフェース盤1024Aにおけるメモリ3024には、CPU3014が実行する制御プログラムを格納している。
更に、第1〜第4の通信インタフェース盤1021A〜1024Aは、互いに「通信インタフェース盤102」であることを示す「通信インタフェース盤識別子」をメモリ3021A〜3024Aの特定領域に格納している。この代わりに、図5に示した監視制御盤101内のメモリ122の特定領域に「監視制御盤101」であることを示す「監視制御盤識別子」が備えられていてもよい。もちろん、監視制御盤101内のメモリ122に「監視制御盤識別子」が備えられ、第1〜第4の通信インタフェース盤1021A〜1024Aのメモリ3021A〜3024Aに「通信インタフェース盤識別子」が備えられていてもよい。
図12は、この第1の変形例で通信インタフェース盤が行うマスタ・スレーブ切替処理の様子を表わしたものである。ここでマスタとは、監視制御盤101(図11参照)が本来果たす管理主体をいう。監視制御盤101が存在しない状況では、図11に示す第1〜第4の通信インタフェース盤1021A〜1024Aのいずれかがマスタとなる。スレーブとは、マスタによって設定情報を管理される側をいう。図11と共に説明する。
第1〜第4の通信インタフェース盤1021A〜1024Aは、図10で説明した監視制御盤101からの設定情報Dの読み出しがあるのを待機している(ステップS401)。監視制御盤101が通信装置100Aから取り外されたとする。この場合には、監視制御盤101による定期的な読み出し処理の時間間隔に多少の時間を加えた時間t1を経過しても設定情報Dの読み出しがない(ステップS401:N、ステップS402:Y)。
このような状況に至ると、第1〜第4の通信インタフェース盤1021A〜1024Aはそれぞれ、自通信インタフェース盤102よりも若いスロット番号の通信インタフェース盤102が存在するかを判別する(ステップS403)。
第1の通信インタフェース盤1021Aがこのような判別を行う場合をまず考える。第1の通信インタフェース盤1021Aは第1のスロット1041に装着されるので、これよりも若いスロット番号の通信インタフェース盤102Aは存在しない(ステップS403:N)。そこで、第1の通信インタフェース盤1021Aは、自分がマスタになることを示すマスタ宣言をデータバスライン103に送出する(ステップS404)。このマスタ宣言は第2〜第4の通信インタフェース盤1022A〜1024Aが受信することになる。第1の通信インタフェース盤1021Aは、この時点よりマスタとしての処理を実行し(ステップS405)、この状態でステップS401の処理に戻る(リターン)。
すなわち、第1の通信インタフェース盤1021Aは、これ以後も監視制御盤101が通信装置100A内に存在しない限り、所定の時間間隔でマスタ宣言を送信しながら(ステップS404)、マスタとしての処理を行い(ステップS405)、処理をステップS401に戻す(リターン)。
これ以後の所定の時点に監視制御盤101が通信装置100Aに取り付けられたり、監視制御盤101がその機能を回復させたとする。この時点から監視制御盤101は設定情報Dの読み出しを定期的に開始する。このため、第1の通信インタフェース盤1021Aはこの時点から監視制御盤101による設定情報D1の読み出しを受ける(ステップS401:Y)。そこで、これ以後、第1の通信インタフェース盤1021Aはマスタ処理を中止してスレーブ処理を実行する(ステップS406)。そして、処理をステップS401に戻す(リターン)。
次に、この図12を用いて第1の通信インタフェース盤1021Aと第2の通信インタフェース盤1022Aも実装されている状況での第3の通信インタフェース盤1023Aの処理について説明する。第3の通信インタフェース盤1023Aは、監視制御盤101による定期的な読み出しが時間t1を経過しても存在しない場合(ステップS408:N、ステップS402:Y)、若いスロット番号の通信インタフェース盤102Aが存在するかを判別する(ステップS403)。第1の通信インタフェース盤1021Aと第2の通信インタフェース盤1022Aについてのスロット番号の方が若いので、このような通信インタフェース盤102Aが存在することになる(Y)。
そこで、第3の通信インタフェース盤1023Aは所定の時間t2以上経過する前にマスタ宣言を受信するかをチェックする(ステップS407、ステップS408)。ここで、所定の時間t2とは、第1の通信インタフェース盤1021Aと第2の通信インタフェース盤1022Aのいずれかがマスタ宣言を行うまでに必要な時間に所定の余裕時間を加えた時間である。この時間t2が経過する前にマスタ宣言を受信したら(ステップS407:Y)、第3の通信インタフェース盤1023Aは今まで通りスレーブ処理を実行する(ステップS406)。
一方、所定の時間t2が経過してもいずれの通信インタフェース盤102Aからもマスタ宣言が受信されなかった場合(ステップS408:Y)、第3の通信インタフェース盤1023Aはマスタ宣言を送信する(ステップS404)。そして、マスタ処理を実行することになる(ステップS405)。
第3の通信インタフェース盤1023Aがマスタに移行した後で監視制御盤101が取り外されている状況で、第1の通信インタフェース盤1021Aが実装されたとする。すると、第1の通信インタフェース盤1021AはステップS403で自分よりも若いスロット番号の通信インタフェース盤102Aが存在しないと判別する(N)。そこで、第1の通信インタフェース盤1021Aはマスタ宣言を第2〜第4の通信インタフェース盤1022A〜1024Aに送信する(ステップS404)。そして、マスタ処理の実行を開始する(ステップS405)。
これ以後は、今までマスタとなっていた第3の通信インタフェース盤1023AがステップS407でマスタ宣言を受信することになる(Y)。そこで、第3の通信インタフェース盤1023Aはこの時点でマスタとしての処理を終了してスレーブとしての処理を実行することになる(ステップS406)。
以上、第3の通信インタフェース盤1023Aの処理を例として挙げたが、スロット番号が一番大きい点による制御の違いを除けば、第4の通信インタフェース盤1024Aも同様の処理を行う。
なお、監視制御盤101が取り外されたり、故障となっている状況で第1〜第4の通信インタフェース盤1021A〜1024Aのいずれをマスタにするかについては、各種の態様を考えることができる。図12で説明した例では、スロット104のスロット番号の若いものを優先した。これ以外に、たとえば、一番最初に設定情報が入力された通信インタフェース盤102Aをマスタとして定めてもよいし、マスタとしての宣言を最初に行った通信インタフェース盤102Aをマスタとして定めてもよい。更に、通信装置100、100Aの管理者が第1〜第4の通信インタフェース盤1021A〜1024Aの間に、予めマスタとなる優先順位を定めておいてもよい。更には、第1〜第4の通信インタフェース盤1021A〜1024Aの使用頻度を常に集計し、この頻度情報とマスタとなる優先順位を関連付けるようにしてもよい。この場合にも、負荷分散の観点から、最も使用頻度の低い通信インタフェース盤102Aから順にマスタにする優先順位としてもよいし、この逆にしてもよい。
マスタとなった通信インタフェース盤102Aは、図10で監視制御盤101の処理として説明した処理を監視制御盤101の代わりに行う。ただし、その通信インタフェース盤102Aは、自身の設定情報の正本Dを記憶している点で図5に示した監視制御盤101と相違することになる。
図13は、一例として、監視制御盤が通信装置から取り外されている状態で第2の通信インタフェース盤を交換した直後の状態を表わしたものである。この第2の通信インタフェース盤1022Aを交換する状況の下では、第1の通信インタフェース盤1021Aがマスタとなっており、残りの第2〜第4の通信インタフェース盤1022A〜1024Aがスレーブとなっているものとする。交換直後の第2の通信インタフェース盤1022Aの個別設定情報記憶領域1122および自設定情報記憶領域1132は、共に設定情報が存在していない。
図14は、図8に対応するもので、いずれかの通信インタフェース盤が交換された際のマスタ側の処理の様子を表わしたものである。この図14に示す処理は、図13に示すメモリ3021に格納された制御プログラムをCPU3011が実行することによって実現する。図13と共に説明する。
監視制御盤101の変わりとしてマスタとなっている第1の通信インタフェース盤1021AにおけるCPU3011は、データバスライン103および第2〜第4のスロット1042〜1044を介して第2〜第4の通信インタフェース盤1022A〜1024Aの再実装の有無を監視している(ステップS421)。第2〜第4のスロット1042〜1044のいずれかに第2〜第4の通信インタフェース盤1022A〜1024Aのいずれかが再実装されるのが検出されると(Y)、CPU3011はこれが正常品であるかをチェックする(ステップS422)。
ここでは、第2のスロット1042に第2の通信インタフェース盤1022Aが再実装される例を扱っている。第2の通信インタフェース盤1022Aが再実装されると(ステップS421:Y)、CPU3011は、この第2の通信インタフェース盤1022Aが正常品でない場合には(ステップS422:N)、所定のエラー処理を行って(ステップS423)、再びステップS421の処理に戻る(リターン)。エラー処理としては、たとえば「正しいあるいは正常な通信インタフェース盤を装着してください。」というメッセージを出力することになる。
CPU3011が、新たに実装した第2の通信インタフェース盤1022Aを正常品であると判別した場合には(ステップS422:Y)、次の処理が行われる。まず、CPU3011は第1の通信インタフェース盤1021Aの個別設定情報記憶領域1121における実装された第2のスロット1042Aに対応する箇所の設定情報d2を、第2の通信インタフェース盤1022Aの自設定情報記憶領域1132に格納する(ステップS424)。このとき、副本の設定情報d2は、正本の設定情報D2として自設定情報記憶領域1132に格納されることになる。
図15は、マスタとしての第1の通信インタフェース盤から第2の通信インタフェース盤への設定情報の書き込みの様子を図解したものである。図14のステップS424による第1の通信インタフェース盤1021Aの個別設定情報記憶領域1121から第2の通信インタフェース盤1022Aの自設定情報記憶領域1132への設定情報d2(D2)の書き込みは、矢印341で示している。
図14に戻って説明を続ける。ステップS424の処理が終了したら、CPU3011は、第1の通信インタフェース盤1021Aの個別設定情報記憶領域1121に格納されている全設定情報d1〜d4を、第2の通信インタフェース盤1022Aの個別設定情報記憶領域1122に設定情報d1〜d4として格納する(ステップS425)。このとき、副本の設定情報d1〜d4は、同じく副本の設定情報d1〜d4として個別設定情報記憶領域1122に格納される。また、個別設定情報記憶領域1121における設定情報d1〜d4の各位置(小領域)と、個別設定情報記憶領域1122における設定情報d1〜d4の各位置(小領域)は、それぞれ対応関係を保持している。このステップS425による設定情報d1〜d4の書込処理は、図15に矢印342で示している。
以上のようにして、第1の通信インタフェース盤1021A内に存在する各設定情報d1〜d4が第2の通信インタフェース盤1022A内に書き込まれ、これにより設定情報D2、d1〜d4が復元されたことになる。この後は処理をステップS421に戻す(リターン)。なお、図14における書込処理では、ステップS424の処理と、ステップS425の処理の順を入れ換えてもよい。
また、第1の変形例では、通信インタフェース盤102の1つがマスタとなる場合を説明した。このときマスタとなった通信インタフェース盤102がスロット104から取り外されたり、故障してマスタとしての機能を果たさなくなる場合がある。このような場合には、残りの通信インタフェース盤102の1つを新たなマスタとして再選択するようにしてもよいことは当然である。
以上説明したように本発明の第1の変形例によれば、監視制御盤101が実装されていない場合や、その機能が無効になった場合でも、第1〜第4の通信インタフェース盤1021A〜1024Aの主従関係を構築することで、必要な設定情報を復元することができるという効果がある。
<発明の第2の変形例>
この第2の変形例では、図11に示した第1〜第4の通信インタフェース盤1021A〜1024A内のメモリ3021〜3024に格納された制御プログラムとは一部異なる制御プログラム用いて設定情報の管理を行っている。第2の変形例では、これ以外の点で図11と異なる点は存在しない。そこで、第2の変形例では、図11を用いて説明を行うものとし、この際に、第1の変形例における通信装置100Aを通信装置100Bと置き換えて読むことにする。また、メモリ3021〜3024をメモリ3021B〜3024Bと読み替えるものとする。
この第2の変形例でも、先の第1の変形例と同様に第2の通信インタフェース盤1022Bの交換が行われたものとして説明を行う。この例の場合、第2の通信インタフェース盤1022Bの個別設定情報記憶領域1124Bおよび自設定情報記憶領域1132には、交換直後に設定情報が格納されていない(図13参照)。
ところで、交換のために第2の通信インタフェース盤1022Bを図11に示す第2のスロット1042に装着すると、電源盤105からの給電開始によってこの時点からCPU3012が動作を開始する。これによって、メモリ3022Bに格納された制御プログラムの実行が開始することになる。この第2の変形例では、CPU3012が能動的に自己の個別設定情報記憶領域1122および自設定情報記憶領域1132に格納する設定情報の収集を行うようになっている。
図16は、第2の通信インタフェース盤による設定情報の書込処理の様子を表わしたものである。図11と共に説明する。第2の通信インタフェース盤1022BのCPU3012は、電源の立ち上がった最初の段階で、自己の個別設定情報記憶領域1122と自設定情報記憶領域1132から設定情報の読み出しを試みる(ステップS501)。この結果、これらの設定情報記憶領域1122および1132に設定情報D2、d1〜d4が格納されていれば(ステップS502:N)、以後の設定情報の書込処理を行う必要がないので、そのまま処理を終了する(エンド)。
これに対して、設定情報D2、d1〜d4が格納されていないことが判別された場合(ステップS502:Y)、CPU3012は、通信装置100B内で監視制御盤101の検出を試みる(ステップS503)。監視制御盤101が検出されれば(Y)、この監視制御盤101の個別設定情報記憶領域111(図5参照)から各設定情報d1〜d4を読み出す(ステップS504)。そして、これらの設定情報d1〜d4を第2の通信インタフェース盤1022Bの対応する箇所に書き込んで(ステップS505)、処理を終了する(エンド)。
ここで、第2の通信インタフェース盤1022Bの個別設定情報記憶領域1122には、個別設定情報記憶領域111から読み出した設定情報d1〜d4がこの順序で格納される。また、自設定情報記憶領域1132には、副本の設定情報d2が、正本の設定情報D2として格納されることになる。
このように監視制御盤101が通信装置101Bに存在していた場合には、単純な書込処理が行われる。図10で説明したと同様に監視制御盤101が第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bとの間で設定情報d1〜d4の照合処理を行っているので、個別設定情報記憶領域111に格納された情報の確度が高いためである。
次に、ステップS503で監視制御盤101を検出できなかった場合の処理を説明する。この場合(N)、CPU3012は、通信装置100B内でマスタとなった通信インタフェース盤102の検出を試みる(ステップS506)。たとえば、このとき、第1の通信インタフェース盤1021Bがマスタとして検出されたとする(Y)。この場合には、第1の通信インタフェース盤1021Bの個別設定情報記憶領域1121から設定情報d1〜d4を読み出して(ステップS507)、これらを第2の通信インタフェース盤1022Bの対応する箇所に書き込む(ステップS505)。
このように通信装置100B内でマスタとなった通信インタフェース盤102が存在した場合には、単純な書込処理が行われる。これは、監視制御盤101が通信装置101Bに存在していた場合と同様に設定情報d1〜d4の照合処理を行っているので、個別設定情報記憶領域111に格納された情報の確度が高いためである。
最後に、通信装置100B内に監視制御盤101もマスタとなった通信インタフェース盤102も存在しなかった場合を説明する(ステップS503:N、ステップS506:N)。この場合には、設定情報についての特別な読出処理が実行される(ステップS508)。このステップS508による設定情報の読出処理は、設定情報d1〜d4の読み出しに関して、信頼性を高める工夫を行っている。
図17は、ステップS508による設定情報の読出処理の様子を表わしたものである。また、図18および図19は、このステップS508による設定情報の読出処理の様子を表わしたものである。
交換の対象となった第2の通信インタフェース盤1022Bは、まず、通信装置100B内に存在する第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bから各設定情報d1〜d4を読み出す(ステップS521)。具体的には、CPU3012がそれぞれの個別設定情報記憶領域1121、1123、1124から設定情報d1〜d4を読み出して、メモリ3022内の所定の記憶領域に一次記憶する。
次に、CPU3012は、設定情報のパラメータiを交換対象となったスロットの番号(交換スロット番号)としての第2のスロット1042の番号「2」に設定する(ステップS522)。そして、ステップS521で記憶した領域内の設定情報di(ただし、i=2)の内容がすべて一致するかを判別する(ステップS523)。この結果、第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bから得られた設定情報d2がすべて一致する場合(Y)、これを第2の通信インタフェース盤1022Bに書き込む設定情報Di(D2)として確定させる(ステップS524)。このとき、副本の設定情報d2も確定することになる。
図18では、矢印601〜603で示すように、個別設定情報記憶領域1121、1123、1124からそれぞれ読み出した設定情報d2について、データ内容が全部一致するかの判別611が行われることが示されている。データ内容が全部一致した場合には、矢印621で示すようにその設定情報d2が正本の設定情報D2として第2の通信インタフェース盤1022Bの自設定情報記憶領域1132へ書き込まれることになる。
図17に戻って説明を続ける。ステップS523で第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bから得られた設定情報d2の1つでも内容が一致しなかった場合には(N)、エラー表示が行われる(ステップS525)。この場合、設定情報d2およびD2は、第2の通信インタフェース盤1022Bへの書き込みの対象とならない。エラー表示は、LED(Light Emitting Diode)による点灯表示や警報音の出力を伴うようにしてよい。
ステップS524またはステップS525の処理が行われたら、パラメータiを「1」に初期化する(ステップS526)。そして、パラメータiが交換スロット番号としての数値「2」に一致するかを判別する(ステップS527)。この場合には、一致しない(N)。そこで、ステップS521で記憶した領域内の設定情報di(ただし、i=1)の内容がすべて一致するかを判別する(ステップS528)。この結果、第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bから得られた設定情報diがすべて一致する場合(Y)、これを第2の通信インタフェース盤1022Bに書き込む設定情報diとして確定させる(ステップS529)。このとき、第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bから得られた設定情報diの1つでも内容が一致しなかった場合には(ステップS528:N)、エラー表示が行われる(ステップS530)。この場合、設定情報diは、第2の通信インタフェース盤1022Bへの書き込みの対象とならない。エラー表示は、この場合にもLEDによる点灯表示や警報音の出力を伴うようにしてよい。
ステップS529またはステップS530の処理が行われたら、パラメータiを「1」だけ加算する(ステップS531)。そして、加算後のパラメータiがスロット数の最大値iMAX(この変形例の場合には「4」。)を超えたかについて判別する(ステップS532)。この場合には、加算後のパラメータiは「2」なので、スロット数の最大値を超えていない(N)。そこで、この場合にはステップS527に処理を戻す。
ステップS527では現在のパラメータiが交換スロット番号と一致するかを判別する。これは、ステップS523で行った処理をステップS528で重複させないための判別である。この場合は一致する(Y)。そこで、パラメータiを「1」だけ加算する(ステップS531)。このようにして今度は設定情報diが設定情報d3の場合の処理が行われる。この後に同様にして設定情報diが設定情報d4の場合の処理が行われ、この後にパラメータiを「1」だけ加算すると「5」になる。そこで、ステップS532の判別条件を満たすことになり(Y)、一連の処理が終了する(エンド)。
この図17のステップS526以降の処理を図19で説明する。まず、矢印631で示すように第2の通信インタフェース盤1022Bの自設定情報記憶領域1132へ書き込まれる正本の設定情報D2が確定した時点で、副本の設定情報d2も確定する。
次に、設定情報d2を除いた設定情報d13、d4について、第1、第3および第4の通信インタフェース盤1021B、1023B、1024Bの個別設定情報記憶領域1121、1123、1124から矢印641〜643で示すように読み出しが行われる。これら設定情報d13、d4のそれぞれについてデータ内容が全部一致するかの判別645が行われる。データ内容が全部一致した場合には、矢印651で示すようにそれぞれの設定情報d13、d4が第2の通信インタフェース盤1022Bの自設定情報記憶領域1132へ書き込まれることになる。
以上説明した本発明の第2の変形例では、実装された通信インタフェース盤が自ら、他の通信インタフェース盤に保持されている設定情報を取り込むことにより、自発的に設定情報を復元することができるという効果がある。
<発明の第3の変形例>
図20は、新たな監視制御盤を実装した場合の設定情報の格納処理の様子を表わしたものである。図5と共に説明する。
監視制御盤101が通信装置100に実装されると、電源盤105からの給電開始によってCPU121が動作を開始する。これによって、メモリ122に格納された制御プログラムの実行が開始する。CPU121は、まず監視制御盤101の個別設定情報記憶領域111から各設定情報d1〜d4を読み出す(ステップS701)。
このとき、個別設定情報記憶領域111に各設定情報d1〜d4が格納されていれば(ステップS702:N)、ここで説明しようとする設定情報の格納処理は不要である。すなわち、監視制御盤101が再実装された状態ではないので、設定情報の格納処理を行うことなく、処理は終了する(エンド)。
一方、ステップS702で各設定情報d1〜d4が格納されていないことが判別されたとする(Y)。この場合、CPU121は通信装置100に備えられているスロット104の数としてのスロット数nを検出する(ステップS703)。スロット数nは、予め通信装置100の所定箇所にデータとして格納されていてもよいし、CPU121が各通信インタフェース盤102に探査用の信号を送出して、その返答結果を用いて検出を行ってもよい。
スロット数nを検出したら、CPU121はスロットを示すパラメータcを「1」に初期化する(ステップS704)。そして、第1のスロット1041(c=1)に第1の通信インタフェース盤1021が装着されているかを判別する(ステップS705)。装着されている場合(Y)、CPU121は、その第1の通信インタフェース盤1021における自設定情報記憶領域1131の設定情報Dc(D1)を読み出す(ステップS706)。そして、これを監視制御盤101の個別設定情報記憶領域111に副本の設定情報dc(d1)として格納する(ステップS707)。
この後、CPU121はパラメータcを「1」だけカウントアップする(ステップS708)。なお、ステップS705で第1のスロット1041(c=1)に第1の通信インタフェース盤1021が装着されていないと判別された場合には(N)、直ちにステップS708によってパラメータcが「1」だけカウントアップされる。
ステップS708の次のステップS709では、カウントアップ後のパラメータcがステップS703で検出されたスロット数nを超えるかどうかを判別する。超えていなければ(N)、ステップS705に処理が戻って、第cのスロット104cに第cの通信インタフェース盤102cが装着されているかを判別する処理が行われる。以下同様にして、各設定情報d2〜d4が読み出されて(ステップS706)、対応する設定情報D2〜D4が監視制御盤101の個別設定情報記憶領域111に副本の設定情報d2〜d4として格納されることになる(ステップS707)。そして、この例では、パラメータcが「5」になった時点で(ステップS709:Y)、監視制御盤101の個別設定情報記憶領域111への設定情報D1〜D4の書込処理が終了する(エンド)。
図21は、新たな監視制御盤を実装した場合の設定情報の格納される様子を表わしたものである。監視制御盤101が実装されると、これに搭載されたCPU121が電源盤105からの給電開始によって動作を開始する。
このとき、CPU121は個別設定情報記憶領域111を参照して、これに設定情報d1〜d4が格納されていれば、以下の動作は行わない。第1〜第4の通信インタフェース盤1021〜1024が実装されているにもかかわらず、これらの設定情報d1〜d4が格納されていない場合には、次の動作を行う。
まず、矢印801として示すように、第1の通信インタフェース盤1021の自設定情報記憶領域1131から設定情報D1を読み出して、監視制御盤101の設定情報記憶領域111の左端の小領域に設定情報d1として格納する。次にCPU121は、矢印802として示すように、第2の通信インタフェース盤1022の自設定情報記憶領域1132から設定情報D2を読み出して、監視制御盤101の設定情報記憶領域111の左端から2番目の小領域に設定情報d2として格納する。次に、CPU121は、矢印803として示すように、第3の通信インタフェース盤1023の自設定情報記憶領域1133から設定情報D3を読み出して、監視制御盤101の設定情報記憶領域111の左端から3番目の小領域に設定情報d3として格納する。最後に、CPU121は、矢印804として示すように、第4の通信インタフェース盤1024の自設定情報記憶領域1134から設定情報D4を読み出して、監視制御盤101の設定情報記憶領域111の右端の小領域に設定情報d4として格納する。このようにして、第1〜第4の通信インタフェース盤1021〜1024の正本の設定情報D1〜D4を基にして、監視制御盤101の設定情報記憶領域111に設定情報d1〜d4を復元することが可能になる。
以上説明したように本発明の第3の変形例によれば、監視制御盤101は通信装置100に実装されているすべての通信インタフェース盤1021〜1024から設定情報D1〜D4を読み出すことにより、設定情報d1〜d4を簡易に復元できるという効果がある。
なお、以上説明した実施の形態および変形例では、通信装置に通信インタフェース盤が4台実装される場合を説明したが、実装される台数はこれ以外の数であってもよいことは当然である。また、本発明は通信装置にその適用対象が限定されるものでもないことは当然である。たとえば、監視用のデバイスと、これによって監視される幾つかの着脱自在の付属デバイスが備えられた通常の情報処理装置に対しても、本発明を同様に適用することができる。
更に本発明の変形例では、監視用のデバイスを交換自在としたが、付属デバイスが最低限着脱自在であれば、本発明を適用することができる。更にまた、本発明では、デバイスを再実装することと、そのデバイスが故障した後に内部に記憶した設定情報をクリアした状態で正常に復帰した(故障が直った)状態を同様に扱うことができることも当然である。
10、21 情報処理装置
11 情報処理部
12 付加装置取付手段
13 本体側設定情報記憶手段
14 付加装置自設定情報書込手段
15 付加装置個別設定情報書込手段
20 情報処理システム
22 付加装置
30 設定情報管理方法
31 監視制御盤除去検知ステップ
32 マスタ選択ステップ
33 バックアップ管理ステップ
40 設定情報管理プログラム
41 監視制御盤除去検知処理
42 マスタ選択処理
43 バックアップ管理処理
100 通信装置
101 監視制御盤
102 通信インタフェース盤
103 データバスライン
104 スロット
105 電源盤
111 (監視制御盤の)個別設定情報記憶領域
112 (通信インタフェース盤の)個別設定情報記憶領域
113 (通信インタフェース盤の)自設定情報記憶領域
121、301 CPU
122、302 メモリ
d (副本の)設定情報
D (正本の)設定情報

Claims (8)

  1. 所定の情報処理を行う情報処理部と、
    この情報処理部と共に処理を行うことでそれぞれ特定の処理機能を付加する所定の台数の付加装置を着脱自在に取り付け可能な付加装置取付手段と、
    この付加装置取付手段に所定の対応関係をもって取り付けられている付加装置それぞれについての前記処理を行うための各種の設定情報を付加装置別に記憶する本体側設定情報記憶手段と、
    前記付加装置取付手段に前記所定の対応関係をもって取り付けられている付加装置ごとに前記設定情報を対応する付加装置内部に設けられた自設定情報記憶領域に格納する付加装置自設定情報書込手段と、
    前記付加装置取付手段に前記所定の対応関係をもって取り付けられている付加装置全部についての前記設定情報をそれぞれの付加装置内部に共通して設けられた全個別設定情報記憶領域に付加装置ごとにそれぞれ格納する付加装置個別設定情報書込手段と、
    前記付加装置取付手段に付加装置が取り付けられたときこれを検出する付加装置取付検出手段と、
    この付加装置取付検出手段が前記付加装置取付手段に付加装置が取り付けられたことを検出したときその付加装置が正常品であるかを判別する正常品チェック手段と、
    この正常品チェック手段が正常品であると判別したときのみ前記付加装置取付検出手段によって取り付けが検出された付加装置の前記自設定情報記憶領域に前記本体側設定情報記憶手段に格納された対応する設定情報を書き込むと共に、前記全個別設定情報記憶領域に前記本体側設定情報記憶手段に格納された付加装置ごとに全部の設定情報を書き込む付加装置付加情報再現手段
    とを具備することを特徴とする情報処理装置。
  2. 前記本体側設定情報記憶手段の備えられた所定の監視制御盤がその除去後に前記本体側設定情報記憶手段に前記設定情報の書き込まれていない状態で取り付けられたときこれを検出する監視制御盤検出手段と、
    この監視制御盤検出手段により前記監視制御盤が前記設定情報の書き込まれていない状態であることが検出されたとき、前記付加装置取付手段に取り付けられている付加装置ごとに前記設定情報を前記自設定情報記憶領域から読み出す設定情報読出手段と、
    この設定情報読出手段によって読み出された前記付加装置ごとの前記設定情報を前記本体側設定情報記憶手段に書き込む設定情報書込手段
    とを具備することを特徴とする請求項1記載の情報処理装置。
  3. 前記自設定情報記憶領域には、付加装置ごとの原本となる設定情報が格納され、前記本体側設定情報記憶手段および全個別設定情報記憶領域には前記付加装置自設定情報書込手段に格納された原本に対する副本となる設定情報が格納されることを特徴とする請求項1記載の情報処理装置。
  4. 前記自設定情報記憶領域に格納された原本となる設定情報と、前記本体側設定情報記憶手段および全個別設定情報記憶領域に格納された前記原本に対応する副本となる設定情報とを照合する設定情報照合手段と、
    この設定情報照合手段によって副本となる設定情報が原本となる設定情報と異なるとき、副本となる設定情報を原本となる設定情報に変更する設定情報変更手段
    とを具備することを特徴とする請求項3記載の情報処理装置。
  5. 請求項1〜請求項4いずれかに記載の情報処理装置と、
    前記情報処理装置の前記付加装置取付手段に取り付けられた前記所定の台数の付加装置
    とを具備することを特徴とする情報処理システム。
  6. 前記情報処理装置は請求項2〜請求項4いずれかに記載の装置であり、
    前記所定の台数の付加装置は、前記監視制御盤から定期的に送信されてくる監視のための信号の受信がないことを一定時間以上検出することで前記監視制御盤が前記所定の台数の付加装置の監視を行わない状態となったことを検出する無監視状態検出手段と、この無監視状態検出手段が前記所定の台数の付加装置の監視を行わない状態となったことを検出したとき、これら所定の台数の付加装置の中でマスタとしての地位を取得する装置を決定するマスタ決定手段と、このマスタ決定手段でマスタとしての地位を取得したとき前記監視制御盤としての機能を代行する機能代行手段を備えている
    ことを特徴とする請求項5記載の情報処理システム。
  7. 前記機能代行手段は、
    前記自設定情報記憶領域および個別設定情報記憶領域に前記設定情報の書き込まれていない付加装置が前記付加装置取付手段に取り付けられたときこれを検出する付加装置検出手段と、
    この付加装置検出手段によって付加装置の取り付けが検出されたとき、前記自設定情報記憶領域に前記マスタとなった付加装置の前記個別設定情報記憶領域に格納された対応する設定情報を書き込むと共に、前記全個別設定情報記憶領域に前記マスタとなった付加装置の前記個別設定情報記憶領域に格納された全部の設定情報を書き込む付加装置付加情報再現手段
    とを具備することを特徴とする請求項6記載の情報処理システム。
  8. 前記マスタ決定手段は、マスタとしての地位を取得した付加装置が前記付加装置取付手段から取り外されたとき、これに代わる付加装置をマスタとしての地位を取得する装置として再決定するマスタ再決定手段を具備することを特徴とする請求項6記載の情報処理システム。
JP2009168591A 2009-07-17 2009-07-17 情報処理装置および情報処理システム Expired - Fee Related JP4934869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009168591A JP4934869B2 (ja) 2009-07-17 2009-07-17 情報処理装置および情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168591A JP4934869B2 (ja) 2009-07-17 2009-07-17 情報処理装置および情報処理システム

Publications (2)

Publication Number Publication Date
JP2011024075A JP2011024075A (ja) 2011-02-03
JP4934869B2 true JP4934869B2 (ja) 2012-05-23

Family

ID=43633725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168591A Expired - Fee Related JP4934869B2 (ja) 2009-07-17 2009-07-17 情報処理装置および情報処理システム

Country Status (1)

Country Link
JP (1) JP4934869B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6388724B2 (ja) * 2015-09-04 2018-09-12 三菱電機株式会社 機器管理システム、及び、バックアップ方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275406A (ja) * 1996-04-05 1997-10-21 Yokogawa Electric Corp 通信システム
JP2005308254A (ja) * 2004-04-19 2005-11-04 Sharp Corp 空気調和機の集中制御システム

Also Published As

Publication number Publication date
JP2011024075A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP4576923B2 (ja) ストレージシステムの記憶容量管理方法
EP0821308A1 (en) Error indication for a storage system with removable media
US20050251591A1 (en) Systems and methods for chassis identification
JPWO2009110111A1 (ja) サーバ装置及びサーバ装置の異常検知方法及びサーバ装置の異常検知プログラム
US20170149925A1 (en) Processing cache data
CN109491819A (zh) 一种诊断服务器故障的方法和系统
US8423729B2 (en) Part information restoration method, part information management method and electronic apparatus
JP4934869B2 (ja) 情報処理装置および情報処理システム
CN113961478A (zh) 一种内存故障记录方法以及装置
US7342675B2 (en) Systems and methods for improved operation and troubleshooting of a printing device
WO2007094041A1 (ja) サーバ管理装置及びサーバ管理プログラム
US9116859B2 (en) Disk array system having a plurality of chassis and path connection method
JP6583942B1 (ja) Bmc、判定方法及びbmcファームウェア
JPWO2006051606A1 (ja) システム構成管理装置
US20130290745A1 (en) System and method for managing power supply units
US11233906B2 (en) Electronic apparatus and non-transitory computer readable recording medium that records control program
CN111124095B (zh) 一种升级电源固件时电源运行状态检测方法及相关装置
US7409605B2 (en) Storage system
US10942669B2 (en) Information processing apparatus and computer-readable recording medium
CN112799922A (zh) 一种日志管理方法、电子设备和存储装置
CN113868023B (zh) 存储系统的快照方法、装置、电子设备及可读存储介质
US20240244144A1 (en) Management system and method
JP2014063257A (ja) 着脱可能なフィルタ回路を有する数値制御システム
JP7074294B2 (ja) コンピュータシステムの管理装置及び管理方法
CN117093402A (zh) 设备掉电后psu ac丢失事件的记录方法及装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4934869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees