JP4932380B2 - Manufacturing method of semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser device Download PDF

Info

Publication number
JP4932380B2
JP4932380B2 JP2006220899A JP2006220899A JP4932380B2 JP 4932380 B2 JP4932380 B2 JP 4932380B2 JP 2006220899 A JP2006220899 A JP 2006220899A JP 2006220899 A JP2006220899 A JP 2006220899A JP 4932380 B2 JP4932380 B2 JP 4932380B2
Authority
JP
Japan
Prior art keywords
etching
layer
semiconductor laser
manufacturing
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006220899A
Other languages
Japanese (ja)
Other versions
JP2008047663A (en
Inventor
克彦 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006220899A priority Critical patent/JP4932380B2/en
Publication of JP2008047663A publication Critical patent/JP2008047663A/en
Application granted granted Critical
Publication of JP4932380B2 publication Critical patent/JP4932380B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

この発明は半導体レーザ素子の製造方法に関し、より詳しくは、半導体レーザ素子のリッジ部を形成する方法に関する。   The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to a method for forming a ridge portion of a semiconductor laser device.

半導体レーザ素子を高出力化する際の大きな課題の一つに、キンク(半導体レーザ素子の光出力−動作電流特性における非直線性のこと)の発生がある。キンクは、半導体レーザの導波路の幅(クラッド層をストライプ状に加工して形成されるリッジ部の幅を指す。)に対し導波路内外の屈折率差Δnが大きい場合に基本導波モード以外の高次導波モードが発生することによって生じる。また、光出力を大きくするにつれて、導波路内で発生する熱により屈折率差Δnが増大し、そのことによってもキンクが発生する。キンクを抑制するためには、導波路内の特に水平方向における高次導波モードの発生を抑制することが必要であり、そのためには、リッジ部の幅をより狭くすることが効果的である。   One of the major issues in increasing the output of a semiconductor laser device is the occurrence of kink (nonlinearity in the optical output-operating current characteristics of the semiconductor laser device). The kink is a mode other than the basic waveguide mode when the refractive index difference Δn between the inside and outside of the waveguide is large with respect to the width of the waveguide of the semiconductor laser (the width of the ridge formed by processing the clad layer into a stripe shape). This is caused by the generation of a higher-order waveguide mode. Further, as the light output is increased, the refractive index difference Δn increases due to the heat generated in the waveguide, which also causes kinks. In order to suppress kinks, it is necessary to suppress the generation of higher-order waveguide modes in the waveguide, particularly in the horizontal direction. For this purpose, it is effective to narrow the width of the ridge portion. .

リッジ部の幅を微細化しようとする場合、ドライエッチング法を用いてリッジ部を形成することによって、ウェットエッチング法を用いる場合に比して、リッジ部の幅をより狭く形成することができる。この理由は、ドライエッチング法の利点として異方性エッチングが実現できるため、幅・形状の加工制御性が向上するからである。しかし一方で、ドライエッチング法を用いてリッジ部を形成する場合、ウェットエッチング法では一般的となっている選択エッチングの手法が使いづらいという不利な点がある。したがって、ドライエッチング法ではエッチング量(深さ)を制御することがウェットエッチング法に比べて困難になる。そこで、ドライエッチング法によるリッジ部の加工の際は、条件だしを行って事前にエッチングレートを求めておき、所望の深さだけエッチングするのに必要なエッチング時間を算出して、エッチングを開始してからその時間が経過したところでエッチングを停止させるということが一般的に行われてきた。   When it is intended to reduce the width of the ridge portion, the ridge portion can be formed narrower by using the dry etching method than by using the wet etching method. This is because, as an advantage of the dry etching method, anisotropic etching can be realized, so that processing controllability of width and shape is improved. On the other hand, however, when the ridge portion is formed using the dry etching method, there is a disadvantage that it is difficult to use the selective etching method that is common in the wet etching method. Therefore, it is difficult to control the etching amount (depth) in the dry etching method compared to the wet etching method. Therefore, when processing the ridge portion by the dry etching method, calculate the etching rate in advance by calculating the conditions, calculate the etching time required to etch only the desired depth, and start etching. In general, etching has been stopped when the time has elapsed.

このリッジ部の加工の際には、深さ方向に関して少なくとも1μm〜2μmエッチングしたいのに対し、例えば±10nm〜数10nmの精度でエッチングを制御すること要求される。しかしながら、前述の一般的な方法では、被エッチング半導体層の厚さばらつきやドライエッチングのエッチング量自体のばらつきなどにより、エッチング量を十分に制御できないという問題がある。その結果、キンクの抑制に重要なもう一つの観点であるリッジ導波路脇のクラッド層厚の制御が不安定になり、結果としてキンクが発生することがあった。   When processing the ridge portion, it is required to control the etching with an accuracy of ± 10 nm to several tens of nm, for example, while it is desired to etch at least 1 μm to 2 μm in the depth direction. However, the above-described general method has a problem that the etching amount cannot be sufficiently controlled due to variations in the thickness of the semiconductor layer to be etched and variations in the etching amount of dry etching. As a result, the control of the thickness of the cladding layer beside the ridge waveguide, which is another viewpoint important for suppression of kinks, becomes unstable, and as a result, kinks may occur.

そこで、例えば特許文献1(特開平3−6877号公報)や特許文献2(特許第2601229号明細書)には、クラッド層成長段階でリッジ部の下部に相当する深さに終点検出層(クラッド層とは組成が異なる層)を介挿しておき、この終点検出層を用いてドライエッチングによるリッジ部の加工の際のエッチング量(深さ)制御精度を向上させる方法が提案されている。
特開平3−6877号公報 特許公報2601229号
Therefore, for example, in Patent Document 1 (Japanese Patent Laid-Open No. 3-6877) and Patent Document 2 (Japanese Patent No. 2601229), an end point detection layer (cladding) is formed at a depth corresponding to the lower portion of the ridge portion in the cladding layer growth stage. A method has been proposed in which a layer having a composition different from that of the layer is interposed, and the etching amount (depth) control accuracy in processing the ridge portion by dry etching is improved using the end point detection layer.
Japanese Patent Laid-Open No. 3-6877 Japanese Patent Publication No. 2601229

しかし、上述の提案された方法では、終点検出層が存在することによって、最終的なリッジ部の側面の垂直性を阻害する要因となることがあった。すなわち、これらの提案された方法では、図8(A),(B)に示すように、リッジ部920の側面にクラッド層(リッジ部の大部分を構成する層)とは組成の異なる終点検出層950が露出して、その終点検出層950が部分的に出っ張ったり(図8(A)参照)、あるいは引っ込んだりする(図8(B)参照)という問題があった。この原因は、ドライエッチングによる加工後に、化学エッチャントを用いてドライエッチング時の反応生成物とダメージの除去を行う際、終点検出層950のエッチング特性がクラッド層のエッチング特性とは異なるからである。   However, in the proposed method described above, the presence of the end point detection layer sometimes causes a factor to hinder the verticality of the side surface of the final ridge portion. That is, in these proposed methods, as shown in FIGS. 8A and 8B, end point detection having a composition different from that of the clad layer (a layer constituting most of the ridge portion) on the side surface of the ridge portion 920 is performed. There is a problem that the layer 950 is exposed and the end point detection layer 950 partially protrudes (see FIG. 8A) or retracts (see FIG. 8B). This is because the etching characteristics of the end point detection layer 950 are different from the etching characteristics of the cladding layer when the reaction product and damage during the dry etching are removed using a chemical etchant after the processing by the dry etching.

このように、リッジ部の側面の垂直性が阻害されると、結局、キンクの発生を抑制できなくなってしまうという問題がある。さらには、リッジ部を被覆する絶縁膜や電極の段切れ(リッジ部の側面の凹凸によって絶縁膜や電極が不連続となる現象を指す。)の原因になることもある。   As described above, when the verticality of the side surface of the ridge portion is hindered, there is a problem that it is impossible to suppress the occurrence of kinks. Furthermore, the insulating film or electrode covering the ridge portion may be disconnected (refers to a phenomenon in which the insulating film or electrode becomes discontinuous due to unevenness on the side surface of the ridge portion).

そこで、この発明の主たる課題は、リッジ部の加工精度を改善でき、したがってキンクの発生を十分に抑制できる半導体レーザ素子の製造方法を提供することにある。   Accordingly, a main object of the present invention is to provide a method of manufacturing a semiconductor laser device capable of improving the processing accuracy of the ridge portion and thus sufficiently suppressing the occurrence of kinks.

上記課題を解決するため、この発明の半導体レーザ素子の製造方法は、
半導体基板上にストライプ状のリッジ部を含む導波路を形成する半導体レーザ素子の製造方法において、
上記半導体基板上に、活性層と、第一上クラッド層と、この第一上クラッド層とは組成が異なるエッチングマーカー層と、上記エッチングマーカー層とは組成が異なる第二上クラッド層とを少なくとも順に含む半導体層を積層する工程と、
上記半導体層の表面にマスクを形成する工程を含み、上記マスクは、上記半導体層の表面のうち、上記リッジ部を形成すべき領域の両側に沿って一対のストライプ状開口部を有するとともに、上記半導体レーザ素子を形成すべき領域とは異なる領域に上記ストライプ状開口部の幅寸法よりも大きい寸法をもつエッチングモニタ用開口部を有し、さらに、
上記マスクを用いて上記半導体層のドライエッチングを、上記エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測しながら、マイクロローディング効果により、上記ストライプ状開口部の直下におけるドライエッチングレートを上記エッチングモニタ用開口部の直下におけるドライエッチングレートに対して相対的に遅くして行い、上記エッチングマーカー層に対する上記ドライエッチングの進行に応じた所定のタイミングで上記ドライエッチングを停止させて、上記各ストライプ状開口部の直下にそれぞれ凹部を形成することで上記リッジ部を形成する工程を含むことを特徴とする。
In order to solve the above problems, a method for manufacturing a semiconductor laser device of the present invention includes:
In a manufacturing method of a semiconductor laser device for forming a waveguide including a striped ridge portion on a semiconductor substrate,
An active layer, a first upper cladding layer, an etching marker layer having a composition different from that of the first upper cladding layer, and a second upper cladding layer having a composition different from that of the etching marker layer are provided on the semiconductor substrate. A step of laminating a semiconductor layer including in order;
Forming a mask on the surface of the semiconductor layer, the mask having a pair of stripe-shaped openings along both sides of a region of the surface of the semiconductor layer where the ridge portion is to be formed; An etching monitor opening having a size larger than the width of the stripe-shaped opening in a region different from a region where the semiconductor laser element is to be formed;
While monitoring the progress of the dry etching of the semiconductor layer through the etching monitor opening using the mask, the dry etching rate immediately below the stripe-shaped opening is monitored by the microloading effect. done with relatively slow to dry etching rate just under the use openings above with at a predetermined timing in accordance with the progress of the dry etching for the etching marker layer to stop the dry etching, the respective stripe-shaped opening Forming a ridge portion by forming a recess directly below the portion.

ここで、「上記エッチングマーカー層に対する上記ドライエッチングの進行に応じた所定のタイミング」とは、例えば上記ドライエッチングの進行により上記エッチングマーカー層が露出若しくは消失したタイミング、またはそのタイミングから所定の時間だけずらして設定されたタイミングを指す。   Here, the “predetermined timing according to the progress of the dry etching with respect to the etching marker layer” means, for example, the timing at which the etching marker layer is exposed or disappeared by the progress of the dry etching, or a predetermined time from the timing. Refers to the set timing.

また、上記マスクとは、例えばフォトリソグラフィ法を用いて形成されたレジストマスクのほか、無機材料であるSiOやSiNなどを用いたマスクも使用可能である。 As the mask, for example, a mask using an inorganic material such as SiO 2 or SiN x can be used in addition to a resist mask formed using a photolithography method.

この発明の半導体レーザ素子の製造方法では、ドライエッチングを行ってリッジ部を形成するので、ウェットエッチング法を用いる場合に比して、リッジ部の幅をより狭く形成することができる。しかも、この発明では、上記半導体層のドライエッチングを、上記エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測しながら行う。上記エッチングモニタ用開口部は上記ストライプ状開口部の幅寸法よりも大きい寸法をもつので、上記ドライエッチングの進行は容易に観測される。そして、上記エッチングマーカー層に対する上記ドライエッチングの進行に応じた所定のタイミングで上記ドライエッチングを停止させる。これにより、上記各ストライプ状開口部の直下にそれぞれ凹部を形成することで、上記リッジ部を形成する。したがって、上記ドライエッチングの開始からの経過時間によってエッチング量を制御するような方法に比して、この発明では、上記ドライエッチングによる上記凹部の形成(つまり、リッジ部の加工)の際に制御すべきエッチング時間が短くなって、深さ方向に関してエッチング量を精度良く制御できる。したがって、この発明では、リッジ部の側面の垂直性を確保しながらエッチング深さの制御性を向上でき、リッジ部の加工精度を改善できる。しかも、上記ストライプ状開口部の幅寸法が半導体レーザ素子のリッジ部の形成用のものであるから、上記ドライエッチングを行う工程で、マイクロローディング効果により、上記ストライプ状開口部の直下におけるドライエッチングレートは上記エッチングモニタ用開口部の直下におけるドライエッチングレートに対して相対的に遅くなる。このため、上記二つのドライエッチングレートは互いに相違する。上記第二上クラッド下部層の厚さは、上記二つのドライエッチングレート間の相違に基づいて上記ドライエッチングを停止させる上記タイミングを設定することで、精度よく制御される。したがって、上記リッジ部の加工精度をさらに改善できる。この結果、この発明により作製された半導体レーザ素子では、キンクの発生を十分に抑制でき、高出力動作が可能となる。 In the method of manufacturing a semiconductor laser device according to the present invention, the ridge portion is formed by dry etching, so that the width of the ridge portion can be made narrower than when the wet etching method is used. Moreover, in the present invention, the dry etching of the semiconductor layer is performed while observing the progress of the dry etching through the etching monitor opening. Since the etching monitor opening has a size larger than the width of the stripe-shaped opening, the progress of the dry etching is easily observed. Then, the dry etching is stopped at a predetermined timing according to the progress of the dry etching with respect to the etching marker layer. Thereby, the ridge portion is formed by forming a recess directly below each of the stripe-shaped openings. Therefore, as compared with a method in which the etching amount is controlled by the elapsed time from the start of the dry etching, in the present invention, the control is performed at the time of forming the concave portion by the dry etching (that is, processing of the ridge portion). The etching time to be shortened, and the etching amount can be accurately controlled in the depth direction. Therefore, according to the present invention, the controllability of the etching depth can be improved while ensuring the perpendicularity of the side surface of the ridge portion, and the processing accuracy of the ridge portion can be improved. In addition, since the width dimension of the stripe-shaped opening is for forming a ridge portion of the semiconductor laser element, the dry etching rate immediately below the stripe-shaped opening due to the microloading effect in the dry etching step. Is relatively slow with respect to the dry etching rate immediately below the etching monitor opening. Therefore, the two dry etching rates are different from each other. The thickness of the second upper cladding lower layer is accurately controlled by setting the timing for stopping the dry etching based on the difference between the two dry etching rates. Therefore, the processing accuracy of the ridge portion can be further improved. As a result, in the semiconductor laser device manufactured according to the present invention, the generation of kinks can be sufficiently suppressed, and a high output operation is possible.

一実施形態の半導体レーザ素子の製造方法は、
上記ドライエッチングに先立って、上記エッチングモニタ用開口部の直下におけるドライエッチングレートと上記ストライプ状開口部の直下におけるドライエッチングレートとを測定する工程を含み、
上記二つのドライエッチングレート間の相違に基づいて、上記ドライエッチングを停止させる上記タイミングとして、上記エッチングモニタ用開口部の直下では上記エッチングマーカー層が消失する一方、上記各ストライプ状開口部の直下では、上記エッチングマーカー層上に上記第二上クラッド層の一部が層状に残存するようなタイミングを設定することを特徴とする。
A method of manufacturing a semiconductor laser device according to one embodiment includes:
Prior to the dry etching, including a step of measuring a dry etching rate directly under the etching monitor opening and a dry etching rate directly under the stripe opening,
Based on the difference between the two dry etching rates, as the timing for stopping the dry etching, the etching marker layer disappears immediately below the etching monitor opening, whereas immediately below each stripe opening. The timing is set such that a part of the second upper cladding layer remains in a layered manner on the etching marker layer.

この一実施形態の半導体レーザ素子の製造方法では、上記ドライエッチング後に上記各ストライプ状開口部の直下では、上記凹部の底に上記第二上クラッド層の一部(これを「第二上クラッド下部層」と呼ぶ。)が層状に残存する。したがって、上記ドライエッチングによる上記凹部の形成(つまり、リッジ部の加工)の際に、上記エッチングマーカー層が露出することがない。この結果、上記リッジ部の加工精度をさらに改善できる In the method of manufacturing a semiconductor laser device according to this embodiment, a part of the second upper cladding layer (this is referred to as “second upper cladding lower portion” at the bottom of the recess immediately below the stripe openings after the dry etching. This is called a “layer”). Therefore, the etching marker layer is not exposed when the concave portion is formed by the dry etching (that is, when the ridge portion is processed). As a result, the processing accuracy of the ridge portion can be further improved .

一実施形態の半導体レーザ素子の製造方法では、上記ストライプ状開口部の1本の幅寸法が20μm以下であり、かつ、上記エッチングモニタ用開口部の幅寸法が1mm以上であることを特徴とする。   In one embodiment of the method of manufacturing a semiconductor laser device, the width dimension of one of the stripe openings is 20 μm or less, and the width dimension of the etching monitor opening is 1 mm or more. .

この一実施形態の半導体レーザ素子の製造方法では、上記ストライプ状開口部の1本の幅寸法が20μm以下であり、かつ、上記エッチングモニタ用開口部の幅寸法が1mm以上であるから、上記ドライエッチングを行う工程でマイクロローディング効果が確実に発揮される。すなわち、上記エッチングモニタ用開口部の直下におけるエッチングレートに対して、上記ストライプ状開口部の直下におけるエッチングレートを相対的に遅くすることができる。その結果、エッチングモニタ用開口部とストライプ状開口部を同時にドライエッチングし始めても、上記エッチングモニタ用開口部のエッチングの方が先にエッチングマーカー層まで到達するようになる。したがって、上記エッチングモニタ用開口部の直下では上記エッチングマーカー層が消失する一方、上記各ストライプ状開口部の直下では、上記エッチングマーカー層上に上記第二上クラッド層の一部が層状に残存するようなタイミングの設定が容易になる。   In the manufacturing method of the semiconductor laser device according to this embodiment, since the width dimension of one of the stripe-shaped openings is 20 μm or less and the width dimension of the etching monitor opening is 1 mm or more, The microloading effect is reliably exhibited in the etching process. That is, the etching rate immediately below the stripe-shaped opening can be made relatively slower than the etching rate directly below the etching monitor opening. As a result, even if the etching monitor opening and the stripe-shaped opening are simultaneously dry-etched, the etching of the etching monitor opening reaches the etching marker layer first. Therefore, the etching marker layer disappears immediately below the etching monitor opening, while a portion of the second upper cladding layer remains in a layered form on the etching marker layer immediately below each stripe opening. This makes it easy to set the timing.

一実施形態の半導体レーザ素子の製造方法では、上記エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測する方法は、外部から上記エッチングモニタ用開口部を通して上記半導体層に光を照射して、上記半導体層に含まれた上記各層によって反射された反射光の干渉波形を観測する方法であることを特徴とする。   In the method of manufacturing a semiconductor laser device according to one embodiment, the method of observing the progress of the dry etching through the etching monitor opening irradiates light to the semiconductor layer from the outside through the etching monitor opening. It is a method of observing an interference waveform of reflected light reflected by each of the layers included in a semiconductor layer.

この一実施形態の半導体レーザ素子の製造方法では、上記エッチングモニタ用開口部よりも幅の狭い上記ストライプ状開口部におけるエッチングの進行とは独立して上記エッチングモニタ用開口部におけるドライエッチングの進行だけが観測される。そして、上記半導体層に含まれた上記各層によって反射された反射光の干渉波形を観測するので、上記エッチングモニタ用開口部を通して、上記エッチングマーカー層に対する上記ドライエッチングの進行を容易に観測できる。   In the method of manufacturing a semiconductor laser device according to this embodiment, only the progress of dry etching in the opening for etching monitoring is performed independently of the progress of etching in the striped opening having a narrower width than the opening for etching monitoring. Is observed. Since the interference waveform of the reflected light reflected by each of the layers included in the semiconductor layer is observed, the progress of the dry etching with respect to the etching marker layer can be easily observed through the etching monitor opening.

なお、上記エッチングモニタ用開口部を通して上記半導体層に照射する光は、特定の波長を有する単色光であってもよいが、ブロードな波長スペクトルを有する、いわゆる白色光であってもよい。白色光を照射する場合には、その反射光を分光して単色光に変換した後、干渉波形を観察することによって、上記ドライエッチングの進行を観測することができる。   The light applied to the semiconductor layer through the etching monitor opening may be monochromatic light having a specific wavelength or so-called white light having a broad wavelength spectrum. In the case of irradiating white light, the progress of the dry etching can be observed by observing the interference waveform after the reflected light is spectrally converted into monochromatic light.

一実施形態の半導体レーザ素子の製造方法では、
上記第一上クラッド層、上記第二上クラッド層がそれぞれAlGaInPからなり、
上記エッチングマーカー層がGaInPからなることを特徴とする。
In the manufacturing method of the semiconductor laser device of one embodiment,
The first upper cladding layer and the second upper cladding layer are each made of AlGaInP,
The etching marker layer is made of GaInP.

この一実施形態の半導体レーザ素子の製造方法では、上記第一上クラッド層、上記第二上クラッド層に対してエッチングマーカー層の屈折率差を大きくできる。その結果、上記反射光の干渉波形によって、上記エッチングマーカー層に対する上記ドライエッチングの進行を容易に観測できる。   In the manufacturing method of the semiconductor laser device of this embodiment, the refractive index difference of the etching marker layer can be increased with respect to the first upper cladding layer and the second upper cladding layer. As a result, the progress of the dry etching with respect to the etching marker layer can be easily observed by the interference waveform of the reflected light.

一実施形態の半導体レーザ素子の製造方法では、上記干渉波形を観測するための反射光の波長が400nm以上650nm以下であることを特徴とする。   In one embodiment of the method for manufacturing a semiconductor laser device, the wavelength of reflected light for observing the interference waveform is 400 nm or more and 650 nm or less.

この一実施形態の半導体レーザ素子の製造方法では、上記第一上クラッド層、上記第二上クラッド層がそれぞれAlGaInPからなり、上記エッチングマーカー層がGaInPからなる場合に、上記エッチングモニタ用開口部において、波長が650nm以下の反射光について、その干渉波形を観測することによって、上記エッチングマーカー層と上記第一上クラッド層の境界を識別する明瞭な干渉波形を観察することができるようになる。なお、上記第二上クラッド層上にGaAsからなるコンタクト層が設けられている場合も、同様である。また、上記エッチングモニタ用開口部において、波長が400nm以上の反射光について、その干渉波形を観測しているので、エッチング状態を観測するためのドライエッチング装置の窓部の汚れ(ドライエッチングを行うことによって窓の内側に付着物が発生する)の影響を受けずに、エッチング状態を観察することができるようになる。   In the method of manufacturing a semiconductor laser device according to this embodiment, when the first upper cladding layer and the second upper cladding layer are each made of AlGaInP and the etching marker layer is made of GaInP, By observing the interference waveform of the reflected light having a wavelength of 650 nm or less, a clear interference waveform that identifies the boundary between the etching marker layer and the first upper cladding layer can be observed. The same applies when a contact layer made of GaAs is provided on the second upper cladding layer. In addition, since the interference waveform is observed for reflected light having a wavelength of 400 nm or more in the etching monitor opening, dirt on the window of a dry etching apparatus for observing the etching state (perform dry etching) This makes it possible to observe the etching state without being affected by the occurrence of deposits on the inside of the window.

一実施形態の半導体レーザ素子の製造方法では、
上記半導体基板がGaAsからなり、
上記活性層の下にAlGaInPからなる下クラッド層を備え、
上記活性層がAlGaInPとGaInPとを交互に積層してなる量子井戸層であり、
上記第一上クラッド層、第二上クラッド層がそれぞれAlGaInPからなり、
上記エッチングマーカー層と上記活性層との間の層厚方向の距離が0.2μm以上0.4μm以下であることを特徴とする。
In the manufacturing method of the semiconductor laser device of one embodiment,
The semiconductor substrate is made of GaAs,
A lower clad layer made of AlGaInP is provided under the active layer,
The active layer is a quantum well layer formed by alternately laminating AlGaInP and GaInP,
The first upper cladding layer and the second upper cladding layer are each made of AlGaInP,
The distance in the layer thickness direction between the etching marker layer and the active layer is 0.2 μm or more and 0.4 μm or less.

ここで、「上記エッチングマーカー層と上記活性層との間の距離」とは、活性層の内、最もエッチングマーカー層寄りの量子井戸層の直上からエッチングマーカー層までの距離と定義する。   Here, the “distance between the etching marker layer and the active layer” is defined as the distance from the top of the quantum well layer closest to the etching marker layer to the etching marker layer in the active layer.

この一実施形態の半導体レーザ素子の製造方法では、上記基板、下クラッド層、活性層、上クラッド層の組合せにより赤色の半導体レーザ素子が製造される。そのとき、赤色半導体レーザ素子として適正なΔnをもつ導波路が形成される。また、上記エッチングマーカー層と上記活性層との間の層厚方向の距離が0.2μm以上0.4μm以下であるから、上記ドライエッチングを行うことによって、上記エッチングモニタ用開口部の直下では上記エッチングマーカー層が消失する一方、上記各ストライプ状開口部の直下では、上記エッチングマーカー層上に上記第二上クラッド層の一部が層状に残存する状態を容易に実現できる。   In the semiconductor laser device manufacturing method of this embodiment, a red semiconductor laser device is manufactured by a combination of the substrate, the lower cladding layer, the active layer, and the upper cladding layer. At that time, a waveguide having an appropriate Δn as a red semiconductor laser element is formed. In addition, since the distance in the layer thickness direction between the etching marker layer and the active layer is 0.2 μm or more and 0.4 μm or less, the dry etching is performed, so that the above directly under the etching monitor opening While the etching marker layer disappears, a state in which a part of the second upper cladding layer remains in a layered form on the etching marker layer can be easily realized immediately below each of the stripe-shaped openings.

一実施形態の半導体レーザ素子の製造方法では、上記ドライエッチングを停止させた後、ウェットエッチング法を用いて、上記ストライプ状開口部の直下で上記エッチングマーカー層上の上記第二上クラッド層が消失するまで選択的にエッチングを行うことを特徴とする。   In one embodiment of the semiconductor laser device manufacturing method, after the dry etching is stopped, the second upper cladding layer on the etching marker layer disappears immediately below the stripe-shaped opening by using a wet etching method. Etching is selectively performed until the etching is completed.

この発明の半導体レーザ素子の製造方法では、既述のように、上記ドライエッチングを行う工程でエッチング精度が向上することから、上記ストライプ状開口部の直下では、上記エッチングマーカー層の直近までドライエッチングを進行させて停止させることができる。したがって、この一実施形態の半導体レーザ素子の製造方法では、上記ストライプ状開口部の直下で上記エッチングマーカー層上の上記第二上クラッド層が消失するまでのウェットエッチングの時間を短縮できる。したがって、リッジ部の側面が横方向(半導体基板の表面と平行な方向)にエッチングされる時間が短くなって、半導体材料の面方位に起因して生じるような、上記リッジ部の側面の垂直性からのずれを抑制することが可能になる。   In the method of manufacturing a semiconductor laser device according to the present invention, as described above, since the etching accuracy is improved in the step of performing the dry etching, the dry etching is performed immediately below the stripe-shaped opening to the vicinity of the etching marker layer. Can be stopped by advancing. Therefore, in the manufacturing method of the semiconductor laser device of this embodiment, it is possible to shorten the wet etching time until the second upper cladding layer on the etching marker layer disappears immediately below the stripe-shaped opening. Accordingly, the time required for etching the side surface of the ridge portion in the lateral direction (the direction parallel to the surface of the semiconductor substrate) is shortened, and the verticality of the side surface of the ridge portion is caused by the surface orientation of the semiconductor material. It is possible to suppress deviation from the above.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

以下、この発明の半導体レーザ素子の製造方法を図示の実施の形態により詳細に説明する。 Hereinafter, a method for manufacturing a semiconductor laser device of the present invention will be described in detail with reference to embodiments shown in the drawings.

なお、以下の説明では、「n−」、「p−」はそれぞれn型、p型を表す。また、本明細書を通じて、「上」とは、基板から離れる方向を意味し、「下」とは、基板へ近づく方向を意味する。結晶成長は「下」から「上」の方向へ向かって進行する。   In the following description, “n−” and “p−” represent n-type and p-type, respectively. Further, throughout this specification, “upper” means a direction away from the substrate, and “lower” means a direction closer to the substrate. Crystal growth proceeds from “down” to “up”.

〔第一実施形態〕
図1は、この発明の一実施形態の製造方法により作製された半導体レーザ素子の構造を示している。
[First embodiment]
FIG. 1 shows the structure of a semiconductor laser device manufactured by the manufacturing method of one embodiment of the present invention.

この半導体レーザ素子は、出射光の波長が650nmである赤色の半導体レーザ素子であり、n−GaAs基板101上に、順に積層されたn−GaAsバッファ層102、n−(Al0.7Ga0.30.5In0.5P下クラッド層103、(Al0.545Ga0.4550.5In0.5P下ガイド層104、多重歪量子井戸活性層105、(Al0.545Ga0.4550.5In0.5P上ガイド層106、p−(Al0.7Ga0.30.5In0.5P第一上クラッド層107、Ga0.63In0.37Pエッチングマーカー層108、p−(Al0.7Ga0.30.5In0.5P第二上クラッド層109、p−Ga0.51In0.49P中間層110、およびp−GaAsコンタクト層111を備えている。 This semiconductor laser device is a red semiconductor laser device having a wavelength of emitted light of 650 nm. The n-GaAs buffer layer 102 and n- (Al 0.7 Ga 0 ) are sequentially stacked on the n-GaAs substrate 101. .3 ) 0.5 In 0.5 P lower cladding layer 103, (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P lower guide layer 104, multiple strain quantum well active layer 105, (Al 0 .545 Ga 0.455 ) 0.5 In 0.5 P upper guide layer 106, p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P first upper cladding layer 107, Ga 0. 63 In 0.37 P etching marker layer 108, p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second upper cladding layer 109, p-Ga 0.51 In 0.49 P intermediate Layer 110, and p + A GaAs contact layer 111 is provided.

基板101上に積層された半導体層のうち、コンタクト層111の表面から第二上クラッド層109の途中に至る深さをもつ一対のストライプ状凹部128,128がエッチングにより形成されている。この一対のストライプ状凹部128,128の間の半導体層からなるリッジ部120と、一対のストライプ状凹部128,128の外側の半導体層からなるリッジテラス部121,121とで導波路130が構成されている。   Of the semiconductor layer stacked on the substrate 101, a pair of stripe-shaped recesses 128, 128 having a depth extending from the surface of the contact layer 111 to the middle of the second upper cladding layer 109 are formed by etching. A waveguide 130 is formed by the ridge portion 120 formed of a semiconductor layer between the pair of stripe-shaped recesses 128 and 128 and the ridge terrace portions 121 and 121 formed of a semiconductor layer outside the pair of stripe-shaped recesses 128 and 128. ing.

第二上クラッド層109のうち、コンタクト層111、中間層110とともにストライプ状のリッジ部120およびリッジテラス部121を形成する部分を「第二上クラッド上部層109a」と呼び、ストライプ状凹部128の底面よりも下に相当する部分を「第二上クラッド下部層109b」と呼ぶ。本実施形態において、第二上クラッド下部層109bの厚さは、0.05μmである。また、各ストライプ状凹部128の幅寸法、つまりリッジ部120とリッジテラス部121の横方向の間隔は10μmである。   Of the second upper clad layer 109, the portion that forms the striped ridge portion 120 and the ridge terrace portion 121 together with the contact layer 111 and the intermediate layer 110 is referred to as a “second upper clad upper layer 109 a”. A portion corresponding to a portion below the bottom surface is referred to as a “second upper clad lower layer 109b”. In the present embodiment, the thickness of the second upper cladding lower layer 109b is 0.05 μm. Further, the width dimension of each stripe-shaped recess 128, that is, the horizontal interval between the ridge 120 and the ridge terrace 121 is 10 μm.

一対のストライプ状凹部128,128の内面およびリッジテラス部121の上面を覆うように、SiOからなる絶縁層112が形成されている。絶縁層112およびリッジ部120をなすp−GaAsコンタクト層111の上面を覆うように、p側電極113が形成されている。また、n−GaAs基板101の上記半導体層が積層されている側と反対側の面(裏面)には、n側電極114が形成されている。p側電極113、n側電極114は、それぞれリッジ部120をなすコンタクト層111の上面、基板101の裏面とオーミック接触している。 An insulating layer 112 made of SiO 2 is formed so as to cover the inner surfaces of the pair of stripe-shaped recesses 128, 128 and the upper surface of the ridge terrace 121. A p-side electrode 113 is formed so as to cover the upper surface of the p + -GaAs contact layer 111 forming the insulating layer 112 and the ridge portion 120. An n-side electrode 114 is formed on the surface (back surface) opposite to the side on which the semiconductor layer is stacked of the n-GaAs substrate 101. The p-side electrode 113 and the n-side electrode 114 are in ohmic contact with the upper surface of the contact layer 111 forming the ridge portion 120 and the rear surface of the substrate 101, respectively.

次に、図2から図5を参照しながら、図1の半導体レーザ素子の製造方法を説明する。   Next, a method for manufacturing the semiconductor laser device of FIG. 1 will be described with reference to FIGS.

まず図2に示すように、3インチ径のn−GaAs基板(ウエハ)101の(100)面上に、n−GaAsバッファ層102(層厚:500nm)、n−(Al0.7Ga0.30.5In0.5P下クラッド層103(層厚:2.8μm)、(Al0.545Ga0.4550.5In0.5P下ガイド層104(層厚:35nm)、多重歪量子井戸活性層105、(Al0.545Ga0.4550.5In0.5P上ガイド層106(層厚:35nm)、p−(Al0.7Ga0.30.5In0.5P第一上クラッド層107(層厚:240nm)、Ga0.63In0.37Pエッチングマーカー層108(層厚:13nm)、p−(Al0.7Ga0.30.5In0.5P第二上クラッド層109(層厚:1.2μm)とp−Ga0.51In0.49P中間層110(層厚:35nm)、p−GaAsコンタクト層111(層厚:500nm)を順次、MOCVD(有機金属気相成長法)にて結晶成長させる。 First, as shown in FIG. 2, an n-GaAs buffer layer 102 (layer thickness: 500 nm), n- (Al 0.7 Ga 0 ) is formed on the (100) plane of a 3-inch diameter n-GaAs substrate (wafer) 101. .3 ) 0.5 In 0.5 P lower cladding layer 103 (layer thickness: 2.8 μm), (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P lower guide layer 104 (layer thickness: 35 nm), multiple strain quantum well active layer 105, (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P upper guide layer 106 (layer thickness: 35 nm), p- (Al 0.7 Ga 0. 3 ) 0.5 In 0.5 P first upper cladding layer 107 (layer thickness: 240 nm), Ga 0.63 In 0.37 P etching marker layer 108 (layer thickness: 13 nm), p- (Al 0.7 Ga 0.3) 0.5 In 0.5 P second upper click MOCVD of a lad layer 109 (layer thickness: 1.2 μm), a p-Ga 0.51 In 0.49 P intermediate layer 110 (layer thickness: 35 nm), and a p + -GaAs contact layer 111 (layer thickness: 500 nm) sequentially. Crystal growth is performed by (metal organic vapor phase epitaxy).

上記多重歪量子井戸活性層105は、Ga0.445In0.555P量子井戸層(層厚:5nm、4層)と(Al0.545Ga0.4550.5In0.5P障壁層(基板側から層厚:20nm、6.3nm×3層、20nm)とを交互に積層して形成されている。なお、多重歪量子井戸活性層105の構造は、この発明の本質とは直接関係ないため、多重歪量子井戸活性層105の詳細な断面構造は図示していない。 The multi-strain quantum well active layer 105 includes a Ga 0.445 In 0.555 P quantum well layer (layer thickness: 5 nm, 4 layers) and (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P. Barrier layers (layer thicknesses from the substrate side: 20 nm, 6.3 nm × 3 layers, 20 nm) are alternately stacked. Note that the structure of the multi-strain quantum well active layer 105 is not directly related to the essence of the present invention, so the detailed cross-sectional structure of the multi-strain quantum well active layer 105 is not shown.

次に、図3に示すように、フォトリソグラフィを行って、この状態の基板101の表面にレジストマスク116を形成する。図3の上半分には基板101の全体を斜め上方から見たところが示され、図3の下半分には基板101の中央部付近の断面が模式的に示されている。   Next, as shown in FIG. 3, photolithography is performed to form a resist mask 116 on the surface of the substrate 101 in this state. The upper half of FIG. 3 shows the entire substrate 101 as viewed obliquely from above, and the lower half of FIG. 3 schematically shows a cross section near the center of the substrate 101.

図3から分かるように、このレジストマスク116は、基板101の表面のうち、各半導体レーザ素子を形成すべき領域内で各ストライプ状凹部128を形成すべき領域にストライプ状開口部115を有するとともに、半導体レーザ素子を形成すべき領域とは異なる領域(基板101の略中央部)にストライプ状開口部115の幅寸法よりも大きい寸法をもつエッチングモニタ用開口部117を有する。   As can be seen from FIG. 3, the resist mask 116 has stripe-shaped openings 115 in the regions where the respective stripe-shaped recesses 128 are to be formed in the regions where the respective semiconductor laser elements are to be formed on the surface of the substrate 101. An etching monitor opening 117 having a size larger than the width of the stripe-shaped opening 115 is provided in a region (substantially central portion of the substrate 101) different from the region where the semiconductor laser element is to be formed.

レジストマスク116のうち、リッジ部120を形成すべき領域を覆う部分116aの幅寸法は1.2μmであり、リッジテラス部121を形成すべき領域を覆う部分116bの幅寸法は178.8μmに設定されている。また、これらの二つの部分116a、116bの間隔は、ストライプ状凹部128の幅寸法に一致して、10μmに設定されている。   In the resist mask 116, the width dimension of the portion 116a covering the region where the ridge portion 120 is to be formed is 1.2 μm, and the width dimension of the portion 116b covering the region where the ridge terrace portion 121 is to be formed is set to 178.8 μm. Has been. The distance between these two portions 116a and 116b is set to 10 μm in accordance with the width dimension of the stripe-shaped recess 128.

エッチングモニタ用開口部117は、このエッチングモニタ用開口部117を通して、次工程でドライエッチングの進行を観測するために設けられている。エッチングモニタ用開口部117の寸法は、ドライエッチングの進行を容易に観測できるように、ストライプ状開口部の幅よりも大きい2mm角に設定されている。   The etching monitor opening 117 is provided for observing the progress of dry etching in the next process through the etching monitor opening 117. The size of the etching monitor opening 117 is set to 2 mm square larger than the width of the stripe-shaped opening so that the progress of dry etching can be easily observed.

次に、図4に示すように、レジストマスク116を用いて上記基板101上に積層された半導体層のドライエッチングを、エッチングモニタ用開口部117を通してドライエッチングの進行を観測しながら行う。   Next, as shown in FIG. 4, dry etching of the semiconductor layer stacked on the substrate 101 is performed using the resist mask 116 while observing the progress of the dry etching through the etching monitor opening 117.

このドライエッチングを行うには、ICP(誘導結合プラズマ)ドライエッチング装置を使用し、エッチングガスはCl、ガス圧は0.01Torrとする。 In order to perform this dry etching, an ICP (inductively coupled plasma) dry etching apparatus is used, the etching gas is Cl 2 , and the gas pressure is 0.01 Torr.

上記基板101上に積層された半導体層のうち実際にドライエッチングされるのは、各ストライプ状開口部115の直下の領域と、エッチングモニタ用開口部117の直下の領域である。なお、上記半導体層のうち、エッチングモニタ用開口部117の直下の領域を「モニタ領域118」と呼ぶものとする。   Of the semiconductor layers stacked on the substrate 101, what is actually dry-etched is a region immediately below each stripe-shaped opening 115 and a region immediately below the etching monitor opening 117. In the semiconductor layer, a region immediately below the etching monitor opening 117 is referred to as a “monitor region 118”.

上記エッチングモニタ用開口部117を通してドライエッチングの進行を観測する方法としては、外部から上記エッチングモニタ用開口部117を通してモニタ領域118に可視光VLを照射して、モニタ領域118の半導体層に含まれた各層によって反射された反射光VL′の干渉波形を観測する方法を採用する。   As a method of observing the progress of dry etching through the etching monitor opening 117, the monitor region 118 is irradiated with visible light VL from the outside through the etching monitor opening 117 and is included in the semiconductor layer of the monitor region 118. A method of observing the interference waveform of the reflected light VL ′ reflected by each layer is adopted.

このとき、モニタ領域118の幅寸法が2mmであるのに対し、各ストライプ状開口部115の幅は10μmと十分に小さいので、マイクロローディング効果により、モニタ領域118に比べて幅の狭いストライプ状開口部115の直下ではエッチングレートが遅くなる。したがって、半導体層中のエッチングマーカー層の形成位置とエッチング時間を適切に設定すれば、モニタ領域118ではエッチングマーカー層108が消失する一方、各ストライプ状開口部115の直下では、エッチングマーカー層108上に第二上クラッド層109の一部109bが層状に残存する状態を実現できるようになる。   At this time, the width dimension of the monitor region 118 is 2 mm, whereas the width of each stripe-shaped opening 115 is sufficiently small as 10 μm. Therefore, the stripe-shaped opening narrower than the monitor region 118 due to the microloading effect. The etching rate is slow immediately below the portion 115. Therefore, if the formation position and etching time of the etching marker layer in the semiconductor layer are appropriately set, the etching marker layer 108 disappears in the monitor region 118, while the etching marker layer 108 is directly below each stripe-shaped opening 115. In addition, it is possible to realize a state in which a part 109b of the second upper cladding layer 109 remains in a layered state.

すなわち、まず、ストライプ状開口部115の直下におけるエッチングレートと、モニタ領域118におけるエッチングレートとを測定しておく。本実施形態の構成・ドライエッチング条件の場合、ストライプ状開口部115の直下のエッチングレートは、モニタ領域118(エッチングモニタ用開口部117)のエッチングレートの90%であった。   That is, first, the etching rate immediately below the stripe-shaped opening 115 and the etching rate in the monitor region 118 are measured. In the case of the configuration and dry etching conditions of this embodiment, the etching rate immediately below the stripe-shaped opening 115 was 90% of the etching rate of the monitor region 118 (etching monitor opening 117).

エッチングマーカー層108(層厚:13nm)の形成位置は、既述のように、第一上クラッド層107(層厚:240nm)と第二上クラッド層109(層厚:1.2μm)との間、つまり、上クラッド層107,108のトータルの厚さに対して下から約2割程度に相当する位置に設定しておく。   As described above, the etching marker layer 108 (layer thickness: 13 nm) is formed between the first upper cladding layer 107 (layer thickness: 240 nm) and the second upper cladding layer 109 (layer thickness: 1.2 μm). In other words, it is set at a position corresponding to about 20% from the bottom with respect to the total thickness of the upper cladding layers 107 and 108.

そして、上記エッチングマーカー層108に対するドライエッチングの進行に応じた所定のタイミングでドライエッチングを停止させて、各ストライプ状開口部115の直下に、それぞれその開口部115の形状に対応したパターンのストライプ状凹部128を形成する。これにより、モニタ領域118ではエッチングマーカー層108が消失する一方、各ストライプ状開口部115の直下では、エッチングマーカー層108上に第二上クラッド層109の一部109bが層状に残存する状態を実現できる。   Then, the dry etching is stopped at a predetermined timing according to the progress of the dry etching with respect to the etching marker layer 108, and a stripe shape having a pattern corresponding to the shape of the opening 115 is provided immediately below each stripe opening 115. A recess 128 is formed. As a result, the etching marker layer 108 disappears in the monitor region 118, while a portion 109 b of the second upper cladding layer 109 remains in a layered state immediately below each stripe-shaped opening 115. it can.

本実施形態では、モニタ領域118でエッチングマーカー層108が消失してさらに第一上クラッド層107が100nmエッチングされたタイミングでドライエッチングを停止させた。その時、ストライプ状開口部115の直下ではエッチングマーカー層108の上71.8nmのところでエッチングが停止していた。   In the present embodiment, dry etching is stopped at the timing when the etching marker layer 108 disappears in the monitor region 118 and the first upper cladding layer 107 is further etched by 100 nm. At that time, the etching stopped at 71.8 nm above the etching marker layer 108 just below the stripe-shaped opening 115.

その後、バッファードHF(ふっ酸)を用いて第二上クラッド層109の表面側の一部をウェットエッチングすることによって、ドライエッチングによる反応生成物とダメージ層の除去を行う。   Thereafter, a part of the surface side of the second upper cladding layer 109 is wet-etched using buffered HF (hydrofluoric acid), thereby removing the reaction product and the damaged layer by dry etching.

その結果、最終的にモニタ領域118においてはエッチングマーカー層108を越えて第一上クラッド層107の中ほどまでエッチングが進行する一方、各ストライプ状開口部115の直下にそれぞれストライプ状凹部128が形成される。一対のストライプ状開口部115,115の間のリッジ部120と、一対のストライプ状開口部115,115の外側のリッジテラス部121とで導波路が構成される。各ストライプ状凹部128の直下に残存する第二上クラッド下部層109bの厚さは0.05μmになる。   As a result, in the monitor region 118, etching proceeds to the middle of the first upper cladding layer 107 beyond the etching marker layer 108, while a stripe-shaped recess 128 is formed immediately below each stripe-shaped opening 115. Is done. The ridge 120 between the pair of stripe openings 115 and 115 and the ridge terrace 121 outside the pair of stripe openings 115 and 115 constitute a waveguide. The thickness of the second upper cladding lower layer 109b remaining immediately below each stripe-shaped recess 128 is 0.05 μm.

続いて、図5に示すように、この上にプラズマCVD法を用いて厚さ150nmのSiOを成膜し、フォトリソグラフィおよびエッチングにより、そのSiO膜をリッジ部120上部のコンタクト層111が露出するように加工して、絶縁膜112として残す。さらに、この上に、Ti、Pt、Auの順に金属薄膜を蒸着して、コンタクト層111の上面とオーミック接触するp側電極113を形成する。 Subsequently, as shown in FIG. 5, a SiO 2 film having a thickness of 150 nm is formed thereon using plasma CVD, and the SiO 2 film is formed on the contact layer 111 on the ridge portion 120 by photolithography and etching. The insulating film 112 is processed so as to be exposed. Further, a metal thin film is deposited in this order on Ti, Pt, and Au to form a p-side electrode 113 that is in ohmic contact with the upper surface of the contact layer 111.

p側電極113の形成後、図1に示したように、基板101を裏面側から所望の厚み(ここでは、約110μm)にまで、ラッピング法により研削する。そして、裏面側から抵抗加熱蒸着法を用いて、n側電極材料としてAuGe合金(Au88%とGe12%との合金)、Ni、Auを積層形成し、N雰囲気中で390℃で1分間加熱し、n側電極材料のアロイ処理を行う。こうして、基板101の裏面にn側電極114を形成する。 After the formation of the p-side electrode 113, as shown in FIG. 1, the substrate 101 is ground from the back surface side to a desired thickness (here, about 110 μm) by a lapping method. Then, by using resistance heating vapor deposition from the back side, AuGe alloy (alloy of Au 88% and Ge 12%), Ni, and Au are stacked as an n-side electrode material, and heated at 390 ° C. for 1 minute in an N 2 atmosphere. Then, the n-side electrode material is alloyed. In this way, the n-side electrode 114 is formed on the back surface of the substrate 101.

上記工程を経て得られたウエハを、所望の共振器長(ここでは、1500μm)を有する複数のバーに分割した後、上記バーに端面コーティングを行い、さらに上記バーをチップ(1500μm×200μm)に分割する。分割後のチップをサブマウントに実装した後、サブマウントごとステムにダイボンドし、更にワイヤーボンディングを実施して半導体レーザ素子が完成する。   The wafer obtained through the above steps is divided into a plurality of bars having a desired resonator length (here, 1500 μm), and then end coating is performed on the bars, and the bars are further formed into chips (1500 μm × 200 μm). To divide. After the divided chip is mounted on the submount, the submount is die-bonded to the stem, and wire bonding is further performed to complete the semiconductor laser device.

このように、この半導体レーザ素子の製造方法では、エッチングマーカー層108に対するドライエッチングの進行に応じた所定のタイミングでドライエッチングを停止させる。したがって、コンタクト層111のエッチング開始からの経過時間でエッチング量を制御するような場合に比べて、制御すべきエッチング時間が短くなる。その結果、残存する第二クラッド下部層109bの厚さの精度が大幅に向上する。この結果、作製された半導体レーザ素子では、キンクの発生を十分に抑制でき、高出力動作が可能となった。   Thus, in this method of manufacturing a semiconductor laser device, dry etching is stopped at a predetermined timing according to the progress of dry etching on the etching marker layer 108. Therefore, the etching time to be controlled is shorter than when the etching amount is controlled by the elapsed time from the start of etching of the contact layer 111. As a result, the accuracy of the thickness of the remaining second cladding lower layer 109b is greatly improved. As a result, in the manufactured semiconductor laser device, the generation of kinks can be sufficiently suppressed, and a high output operation is possible.

さらに、本実施形態の半導体レーザ素子の製造方法によれば、上記モニタ領域118ではエッチングマーカー層108は消失するが、上記ストライプ状開口部115の直下においてはエッチングマーカー層108までドライエッチングは到達せず、リッジ部120の側面にエッチングマーカー層108の断面が露出しない。このことによって、ドライエッチング工程後に反応生成物とダメージ層の除去工程を行っても、図8に示したようなエッチングマーカー層とクラッド層の材質の違いに起因するエッチングマーカー層部のサイドエッチや出っ張りの問題が根本的になくなり、リッジ部120の側面の垂直性を保つことが可能になった。   Furthermore, according to the manufacturing method of the semiconductor laser device of this embodiment, the etching marker layer 108 disappears in the monitor region 118, but the dry etching cannot reach the etching marker layer 108 immediately below the stripe-shaped opening 115. Accordingly, the cross section of the etching marker layer 108 is not exposed on the side surface of the ridge portion 120. As a result, even if the reaction product and the damage layer removal step are performed after the dry etching step, the side etching or etching of the etching marker layer portion due to the difference in material between the etching marker layer and the cladding layer as shown in FIG. The problem of the bulging is basically eliminated, and the verticality of the side surface of the ridge portion 120 can be maintained.

ここで、上記ドライエッチングを停止させる上記タイミングとしては、上記モニタ領域118ではエッチングマーカー層108は消失するが、上記ストライプ状開口部115の直下においてはエッチングマーカー層108上に上記第二上クラッド層109の一部109bが層状に残存するようなタイミングを設定する。更に詳しくは、ドライエッチング後の第二上クラッド下部層109bの厚さは、最終的に形成したい第二上クラッド下部層109bの厚さと、ドライエッチング後の反応生成物とダメージをウェットエッチングによって除去する際の第二上クラッド下部層109bの厚さの減り分を勘案して設定すればよい。   Here, as the timing for stopping the dry etching, the etching marker layer 108 disappears in the monitor region 118, but the second upper cladding layer is formed on the etching marker layer 108 immediately below the stripe-shaped opening 115. The timing is set such that a part 109b of 109 remains in a layered state. More specifically, the thickness of the second upper clad lower layer 109b after dry etching is determined by removing the thickness of the second upper clad lower layer 109b to be finally formed, reaction products and damage after dry etching by wet etching. It may be set in consideration of the reduced thickness of the second upper clad lower layer 109b.

これらのことによって、リッジ部120の側面の垂直性とエッチング深さの制御性とを高い次元で両立することができるようになり、従来の半導体レーザ素子に比べて、キンクの発生レベルが向上した半導体レーザ素子を製造することが可能になった。また、リッジ部120の側面の垂直性が良くなったことで、SiO絶縁膜112によってリッジ部120を良好に被覆でき、絶縁膜112やその上に形成される電極113の段切れも抑制できるようなった。 As a result, the verticality of the side surface of the ridge 120 and the controllability of the etching depth can be achieved at a high level, and the generation level of the kink is improved as compared with the conventional semiconductor laser element. Semiconductor laser elements can be manufactured. Further, since the verticality of the side surface of the ridge portion 120 is improved, the ridge portion 120 can be satisfactorily covered with the SiO 2 insulating film 112, and disconnection of the insulating film 112 and the electrode 113 formed thereon can be suppressed. It was like that.

なお、本実施形態においては、上記モニタ領域118(エッチングモニタ用開口部117)は2mm×2mmの正方形としたが、もちろんこれに限られるものではなく、矩形、多角形、円形など任意に選択することが可能である。ただし、半導体レーザ素子がストライプ状のリッジ導波路を有していることを考慮すると、ストライプ状開口部115に対して平行に細長い矩形とすることによって、ウエハ上で素子化できない無駄な領域を最も減らすことができるようになる。   In the present embodiment, the monitor area 118 (etching monitor opening 117) is a square of 2 mm × 2 mm, but of course, the present invention is not limited to this, and a rectangle, a polygon, a circle, or the like is arbitrarily selected. It is possible. However, in view of the fact that the semiconductor laser element has a striped ridge waveguide, by forming an elongated rectangle parallel to the stripe-shaped opening 115, the most useless area that cannot be formed on the wafer is the most. Can be reduced.

また、エッチングの進行を観測するために照射する光は、実際には、被エッチングサンプル上で直径数10μmから数100μm程度のスポットになるようにレンズなどの光学系を用いて集光する。少なくともこのスポット径と同じサイズ以上の平坦な開口部がないと、観測する干渉波形が乱れてしまう(ノイズが乗ってしまう)ことになる。   In addition, light to be irradiated for observing the progress of etching is actually collected by using an optical system such as a lens so that a spot having a diameter of about several tens to several hundreds of μm is formed on the sample to be etched. If there is no flat opening that is at least as large as the spot diameter, the observed interference waveform will be disturbed (noise will be added).

本実施形態に示したように、上クラッド層107,109の材料としてAlGaInPを使用する場合、エッチングマーカー層108の材料としては、GaInPが適当である。AlGaInPに対してGaInPを用いることにより、それらの材料層間の屈折率差を大きくとることができる。その結果、上記反射光VL′の干渉波形によって、エッチングマーカー層108に対するドライエッチングの進行を容易に観測できる。   As shown in this embodiment, when AlGaInP is used as the material of the upper cladding layers 107 and 109, GaInP is appropriate as the material of the etching marker layer 108. By using GaInP for AlGaInP, the difference in refractive index between these material layers can be increased. As a result, the progress of dry etching on the etching marker layer 108 can be easily observed by the interference waveform of the reflected light VL ′.

前述した上クラッド層107,109とエッチングマーカー層108との組合せに対しては、モニタ領域118に照射する光VLの波長としては、400nm以上650nm以下が好ましい。   For the combination of the upper cladding layers 107 and 109 and the etching marker layer 108 described above, the wavelength of the light VL applied to the monitor region 118 is preferably 400 nm or more and 650 nm or less.

なお、モニタ領域118に照射する光VLは前述したように特定の波長を有する単色光であってもよいが、ブロードな波長スペクトルを有する、いわゆる白色光であってもよい。白色光を照射する場合には、その反射光を分光して400nm以上650nm以下のいずれかの単色光に変換した後、干渉波形を観察することによって、上記ドライエッチングの進行を容易に観測することができる。このようにすることによって、特定の波長のみを発する光源(例えばレーザやLED)のみならず、様々な波長成分を含む光を発する光源であるハロゲンランプや水銀灯などの白熱灯と呼ばれるものや蛍光灯も照射光源として使用できる。   The light VL applied to the monitor region 118 may be monochromatic light having a specific wavelength as described above, or may be so-called white light having a broad wavelength spectrum. In the case of irradiating white light, the progress of the dry etching can be easily observed by observing the interference waveform after spectrally converting the reflected light into any single color light of 400 nm or more and 650 nm or less. Can do. By doing so, not only a light source that emits only a specific wavelength (for example, a laser or an LED), but also a so-called incandescent lamp such as a halogen lamp or a mercury lamp that is a light source that emits light containing various wavelength components, or a fluorescent lamp Can also be used as an irradiation light source.

ここで、波長が650nm以下の反射光について、その干渉波形を観察することによって、上記エッチングマーカー層108と上記第一上クラッド層107との間の境界を識別する明瞭な干渉波形を観察することができるようになる。また、400nm以上の波長の反射光を使用することによって、エッチング状態を観測するためのドライエッチング装置の窓部の汚れ(ドライエッチングを行うことによって窓の内側に付着物が発生する)の影響を受けずに、エッチング状態を観察することができるようになる。波長400nm未満の反射光を用いてエッチング状態を観察した場合、上記窓部が汚れてくると、たちまち検出される信号強度が低下してしまうので好ましくない。   Here, for a reflected light having a wavelength of 650 nm or less, a clear interference waveform for observing the boundary between the etching marker layer 108 and the first upper cladding layer 107 is observed by observing the interference waveform. Will be able to. In addition, by using reflected light having a wavelength of 400 nm or more, the influence of dirt on the window portion of the dry etching apparatus for observing the etching state (attachment is generated inside the window by performing dry etching). The etching state can be observed without receiving. When the etching state is observed using reflected light having a wavelength of less than 400 nm, if the window portion becomes dirty, the detected signal intensity is immediately reduced, which is not preferable.

また、エッチングマーカー層108は活性層106から0.2μm以上0.4μm以下の距離に形成することが好ましい。   The etching marker layer 108 is preferably formed at a distance of 0.2 μm or more and 0.4 μm or less from the active layer 106.

この距離にエッチングマーカー層108を形成することによって、赤色半導体レーザ素子として適正な屈折率差Δnをもつ導波路130を形成したときに、上記モニタ領域118ではエッチングマーカー層108が消失する一方、各ストライプ状開口部115の直下では、エッチングマーカー層108上に第二上クラッド層109の一部109bが層状に残存する状態を容易に実現できる。よって、リッジ部120の側面にエッチングマーカー層108が露出することが無くなり、リッジ部120の側面の垂直性が良くなる。   By forming the etching marker layer 108 at this distance, when the waveguide 130 having an appropriate refractive index difference Δn as a red semiconductor laser element is formed, the etching marker layer 108 disappears in the monitor region 118. A state in which a part 109b of the second upper cladding layer 109 remains in a layer form on the etching marker layer 108 can be easily realized immediately below the stripe-shaped opening 115. Therefore, the etching marker layer 108 is not exposed on the side surface of the ridge portion 120, and the verticality of the side surface of the ridge portion 120 is improved.

この発明では、エッチングモニタ用開口部117とリッジ導波路が形成されるストライプ状開口部115との間に前述したエッチングレートの差をつけるために、マイクロローディング効果を利用している。このマイクロローディング効果は、エッチングされる領域の大きさに差があるほど顕著になるが、エッチングモニタ用開口部117の幅が1mm以上で、かつストライプ状開口部115の幅が20μm以下であれば、各々の開口部の間で十分なエッチングレートの差を生じさせることができるようになる。本実施形態では、エッチングモニタ用開口部幅を2mm、リッジ導波路形成用ストライプ状開口部の幅を10μmとした。   In the present invention, the microloading effect is used to provide the above-described difference in etching rate between the etching monitor opening 117 and the stripe-shaped opening 115 where the ridge waveguide is formed. This microloading effect becomes more prominent as the size of the region to be etched differs. However, if the width of the etching monitor opening 117 is 1 mm or more and the width of the stripe-shaped opening 115 is 20 μm or less. A sufficient etching rate difference can be produced between the openings. In this embodiment, the width of the etching monitor opening is 2 mm, and the width of the ridge waveguide forming stripe-shaped opening is 10 μm.

また、ドライエッチング時のガス圧をより大きくすることによってもその効果を大きくすることができる。すなわち、エッチング速度(エッチングレート)の差を変えるためには、エッチングモニタ用開口部117の幅とストライプ状開口部115の幅の比を変えるか、またはガス圧条件を変更すればよい。   The effect can also be increased by increasing the gas pressure during dry etching. That is, in order to change the difference in the etching rate (etching rate), the ratio of the width of the etching monitor opening 117 and the width of the stripe-shaped opening 115 may be changed, or the gas pressure condition may be changed.

なお、マイクロローディング効果を利用する以外にも、モニタ領域118の半導体層を一定量だけ先にエッチング除去しておくなどの手法を用いることによっても、上記モニタ領域118ではエッチングマーカー層108が消失する一方、各ストライプ状開口部115の直下では、エッチングマーカー層108上に第二上クラッド層109の一部109bが層状に残存する状態を実現できる。   In addition to using the microloading effect, the etching marker layer 108 disappears in the monitor region 118 by using a technique such as etching away a certain amount of the semiconductor layer in the monitor region 118 first. On the other hand, a state in which a part 109b of the second upper cladding layer 109 remains in a layer form on the etching marker layer 108 can be realized immediately below each stripe-shaped opening 115.

〔第二実施形態〕
図6は、上記製造方法の変形例により作製された半導体レーザ素子の構造を示している。
[Second Embodiment]
FIG. 6 shows the structure of a semiconductor laser device manufactured by a modification of the above manufacturing method.

この半導体レーザ素子は、図1の半導体レーザ素子に対して、第二上クラッド下部層109bが無く、各ストライプ状凹部128の底では、絶縁膜112がエッチングマーカー層108に接している点のみが異なっている。   This semiconductor laser device is different from the semiconductor laser device of FIG. 1 in that there is no second upper clad lower layer 109b, and the insulating film 112 is in contact with the etching marker layer 108 at the bottom of each stripe-shaped recess 128. Is different.

この半導体レーザ素子を作製する場合は、上記ドライエッチングを停止させた後、上記ドライエッチングによる反応生成物・ダメージの除去を兼ねて、ウェットエッチング法により、各ストライプ状開口部115の直下で上記エッチングマーカー層108上の上記第二上クラッド層109が消失するまで選択的にエッチングを行う。   When manufacturing this semiconductor laser device, after the dry etching is stopped, the etching is performed immediately below each stripe-shaped opening 115 by a wet etching method, which also serves to remove reaction products and damage by the dry etching. Etching is selectively performed until the second upper cladding layer 109 on the marker layer 108 disappears.

既述のように、上記ドライエッチングを行う工程でエッチング精度が向上することから、上記ストライプ状開口部115の直下では、エッチングマーカー層108の直近までドライエッチングを進行させて停止させることができる。したがって、この変形例の製造方法では、上記ストライプ状開口部115の直下でエッチングマーカー層108上の上記第二上クラッド層109が消失するまでのウェットエッチングの時間を短縮できる。したがって、リッジ部120の側面が横方向にエッチングされる時間が短くなって、半導体材料の面方位に起因して生じるような、上記リッジ部120の側面の垂直性からのずれを抑制することが可能になる。   As described above, since the etching accuracy is improved in the dry etching process, the dry etching can be advanced and stopped immediately below the stripe-shaped opening 115 to the immediate vicinity of the etching marker layer 108. Therefore, in the manufacturing method of this modified example, the wet etching time until the second upper cladding layer 109 on the etching marker layer 108 disappears immediately below the stripe-shaped opening 115 can be shortened. Therefore, the time for which the side surface of the ridge portion 120 is etched in the lateral direction is shortened, and the deviation from the perpendicularity of the side surface of the ridge portion 120 that occurs due to the plane orientation of the semiconductor material can be suppressed. It becomes possible.

したがって、エッチング深さの制御はエピタキシャル成長による半導体層の成長精度のレベルにまで高められる一方、ウェットエッチングの弱点である等方的エッチングの影響を大きく取り除くことができる。   Therefore, the control of the etching depth can be increased to the level of the growth accuracy of the semiconductor layer by epitaxial growth, while the influence of isotropic etching which is a weak point of wet etching can be largely eliminated.

その結果、本変形例を用いても、作製された半導体レーザ素子は、キンクの発生を十分に抑制でき、高出力動作が可能となる。   As a result, even if this modification is used, the manufactured semiconductor laser element can sufficiently suppress the occurrence of kinks and can perform a high output operation.

参考例
図7は、図1の半導体レーザ素子を備えた光ディスク装置200の構造の一例を示している。この光ディスク装置200は、光ディスク201にデータを書き込んだり、書き込まれたデータを再生したりするために用いられるものである。
[ Reference example ]
FIG. 7 shows an example of the structure of an optical disc apparatus 200 provided with the semiconductor laser element of FIG. The optical disc apparatus 200 is used for writing data on the optical disc 201 and reproducing the written data.

この光ディスク装置200は、図1に示した波長650nm帯で発振する半導体レーザ素子202と、コリメートレンズ203と、ビームスプリッタ204と、λ/4偏光板205と、レーザ光照射用対物レンズ206と、受光素子用対物レンズ207と、信号検出用受光素子208と、信号光再生回路209とを備えている。   The optical disc apparatus 200 includes a semiconductor laser element 202 that oscillates in a wavelength band of 650 nm shown in FIG. 1, a collimator lens 203, a beam splitter 204, a λ / 4 polarizing plate 205, an objective lens 206 for laser light irradiation, A light receiving element objective lens 207, a signal detecting light receiving element 208, and a signal light reproducing circuit 209 are provided.

この光ディスク装置では、書き込みの際は、半導体レーザ素子202から出射された信号光Lがコリメートレンズ203により平行光とされ、ビームスプリッタ204を透過しλ/4偏光板205で偏光状態が調節された後、対物レンズ206で集光されて光ディスク201に照射される。読み出し時には、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク201に照射される。このレーザ光がデータの記録された光ディスク201の表面で反射され、レーザ光照射用対物レンズ206、λ/4偏光板205を経た後、ビームスプリッタ204で反射されて90°角度を変えた後、受光素子用対物レンズ207で集光され、信号検出用受光素子208に入射する。信号検出用受光素子208内で入射したレーザ光の強弱によって記録されたデータ信号が電気信号に変換され、信号光再生回路209において元の信号に再生される。   In this optical disc apparatus, at the time of writing, the signal light L emitted from the semiconductor laser element 202 is converted into parallel light by the collimator lens 203, transmitted through the beam splitter 204, and the polarization state is adjusted by the λ / 4 polarizing plate 205. Thereafter, the light is condensed by the objective lens 206 and irradiated onto the optical disc 201. At the time of reading, the optical disc 201 is irradiated with a laser beam not carrying a data signal along the same path as at the time of writing. This laser beam is reflected on the surface of the optical disc 201 on which data is recorded, passes through the laser beam irradiation objective lens 206, the λ / 4 polarizing plate 205, and then is reflected by the beam splitter 204 to change the angle by 90 °. The light is condensed by the light receiving element objective lens 207 and is incident on the signal detecting light receiving element 208. The recorded data signal is converted into an electric signal by the intensity of the laser beam incident in the signal detection light-receiving element 208, and is reproduced by the signal light reproducing circuit 209 to the original signal.

この光ディスク装置200では、より高出力までキンクの発生が抑制できる半導体レーザ素子202を用いているため、従来の光ディスク装置に比べてより高速書き込みが可能となった。 In this optical disc apparatus 200 , since the semiconductor laser element 202 that can suppress the occurrence of kinks to a higher output is used, higher-speed writing is possible as compared with the conventional optical disc apparatus.

なお、ここでは波長650nmで発振する半導体レーザ素子202を記録再生型の光ディスク装置に適用した例について説明したが、第一実施形態の製造方法を適用して作製した他の波長帯(例えば780nm帯)の半導体レーザ素子を備えた光ディスク装置にも適用可能であることはいうまでもない。   Here, an example in which the semiconductor laser element 202 that oscillates at a wavelength of 650 nm is applied to a recording / reproducing optical disc apparatus has been described. However, another wavelength band (for example, a 780 nm band) manufactured by applying the manufacturing method of the first embodiment. Needless to say, the present invention can also be applied to an optical disc apparatus provided with the semiconductor laser element (1).

この発明の一実施形態の製造方法により作製された半導体レーザ素子の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor laser element produced by the manufacturing method of one Embodiment of this invention. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、結晶成長後の状態を表す。FIG. 4 is a process diagram for explaining the manufacturing method of the semiconductor laser element of FIG. 1 and shows a state after crystal growth. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、ドライエッチングのためのレジストマスクを形成した状態を表す。FIG. 2 is a process diagram for explaining a method of manufacturing the semiconductor laser device of FIG. 1 and shows a state in which a resist mask for dry etching is formed. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、ドライエッチング工程後の状態を表す。FIG. 8 is a process diagram for describing the manufacturing method of the semiconductor laser element of FIG. 1 and shows a state after the dry etching process. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、p側電極形成工程後の状態を表す。FIG. 8 is a process diagram for describing the manufacturing method of the semiconductor laser element of FIG. 1, and shows a state after the p-side electrode formation process. 上記製造方法の変形例により作製された半導体レーザ素子の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor laser element produced by the modification of the said manufacturing method. 図1の半導体レーザ素子を備えた光ディスク装置の構成を示す図である。It is a figure which shows the structure of the optical disk apparatus provided with the semiconductor laser element of FIG. 終点検出層を用いてドライエッチングを行ってリッジ部を形成した従来の方法の問題点を説明する図である。It is a figure explaining the problem of the conventional method which performed dry etching using the end point detection layer, and formed the ridge part.

101 n−GaAs基板
105 多重歪量子井戸活性層
107 p−AlGaInP第一上クラッド層
108 GaInPエッチングマーカー層
109 p−AlGaInP第二上クラッド層
109a 第二上クラッド上部層
109b 第二上クラッド下部層
111 p−GaAsコンタクト層
112 絶縁層
113 p側電極
114 n側電極
115 ストライプ状開口部
116 レジストマスク
117 エッチングモニタ用開口部
118 モニタ領域
120 リッジ部
121 リッジテラス部
101 n-GaAs substrate 105 multiple strain quantum well active layer 107 p-AlGaInP first upper cladding layer 108 GaInP etching marker layer 109 p-AlGaInP second upper cladding layer 109a second upper cladding upper layer 109b second upper cladding lower layer 111 p + -GaAs contact layer 112 insulating layer 113 p-side electrode 114 n-side electrode 115 striped opening 116 resist mask 117 etching monitor opening 118 monitor region 120 ridge portion 121 ridge terrace portion

Claims (8)

半導体基板上にストライプ状のリッジ部を含む導波路を形成する半導体レーザ素子の製造方法において、
上記半導体基板上に、活性層と、第一上クラッド層と、この第一上クラッド層とは組成が異なるエッチングマーカー層と、上記エッチングマーカー層とは組成が異なる第二上クラッド層とを少なくとも順に含む半導体層を積層する工程と、
上記半導体層の表面にマスクを形成する工程を含み、上記マスクは、上記半導体層の表面のうち、上記リッジ部を形成すべき領域の両側に沿って一対のストライプ状開口部を有するとともに、上記半導体レーザ素子を形成すべき領域とは異なる領域に上記ストライプ状開口部の幅寸法よりも大きい寸法をもつエッチングモニタ用開口部を有し、さらに、
上記マスクを用いて上記半導体層のドライエッチングを、上記エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測しながら、マイクロローディング効果により、上記ストライプ状開口部の直下におけるドライエッチングレートを上記エッチングモニタ用開口部の直下におけるドライエッチングレートに対して相対的に遅くして行い、上記エッチングマーカー層に対する上記ドライエッチングの進行に応じた所定のタイミングで上記ドライエッチングを停止させて、上記各ストライプ状開口部の直下にそれぞれ凹部を形成することで上記リッジ部を形成する工程を含むことを特徴とする半導体レーザ素子の製造方法。
In a manufacturing method of a semiconductor laser device for forming a waveguide including a striped ridge portion on a semiconductor substrate,
An active layer, a first upper cladding layer, an etching marker layer having a composition different from that of the first upper cladding layer, and a second upper cladding layer having a composition different from that of the etching marker layer are provided on the semiconductor substrate. A step of laminating a semiconductor layer including in order;
Forming a mask on the surface of the semiconductor layer, the mask having a pair of stripe-shaped openings along both sides of a region of the surface of the semiconductor layer where the ridge portion is to be formed; An etching monitor opening having a size larger than the width of the stripe-shaped opening in a region different from a region where the semiconductor laser element is to be formed;
While monitoring the progress of the dry etching of the semiconductor layer through the etching monitor opening using the mask, the dry etching rate immediately below the stripe-shaped opening is monitored by the microloading effect. done with relatively slow to dry etching rate just under the use openings above with at a predetermined timing in accordance with the progress of the dry etching for the etching marker layer to stop the dry etching, the respective stripe-shaped opening A method of manufacturing a semiconductor laser device, comprising the step of forming the ridge portion by forming a recess directly under the portion.
請求項1に記載の半導体レーザ素子の製造方法において、
上記ドライエッチングに先立って、上記エッチングモニタ用開口部の直下におけるドライエッチングレートと上記ストライプ状開口部の直下におけるドライエッチングレートとを測定する工程を含み、
上記二つのドライエッチングレート間の相違に基づいて、上記ドライエッチングを停止させる上記タイミングとして、上記エッチングモニタ用開口部の直下では上記エッチングマーカー層が消失する一方、上記各ストライプ状開口部の直下では、上記エッチングマーカー層上に上記第二上クラッド層の一部が層状に残存するようなタイミングを設定することを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
Prior to the dry etching, including a step of measuring a dry etching rate directly under the etching monitor opening and a dry etching rate directly under the stripe opening,
Based on the difference between the two dry etching rates, as the timing for stopping the dry etching, the etching marker layer disappears immediately below the etching monitor opening, whereas immediately below each stripe opening. A method of manufacturing a semiconductor laser device, comprising setting a timing such that a part of the second upper cladding layer remains in a layered state on the etching marker layer.
請求項1に記載の半導体レーザ素子の製造方法において、
上記ストライプ状開口部の1本の幅寸法が20μm以下であり、かつ、上記エッチングモニタ用開口部の幅寸法が1mm以上であることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
A method of manufacturing a semiconductor laser device, wherein a width dimension of one of the stripe openings is 20 μm or less, and a width dimension of the etching monitor opening is 1 mm or more.
請求項1に記載の半導体レーザ素子の製造方法において、
上記エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測する方法は、外部から上記エッチングモニタ用開口部を通して上記半導体層に光を照射して、上記半導体層に含まれた上記各層によって反射された反射光の干渉波形を観測する方法であることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
In the method of observing the progress of the dry etching through the etching monitor opening, the semiconductor layer is irradiated with light from the outside through the etching monitor opening and reflected by the respective layers included in the semiconductor layer. A method of manufacturing a semiconductor laser device, which is a method of observing an interference waveform of reflected light.
請求項4に記載の半導体レーザ素子の製造方法において、
上記第一上クラッド層、上記第二上クラッド層がそれぞれAlGaInPからなり、
上記エッチングマーカー層がGaInPからなることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 4,
The first upper cladding layer and the second upper cladding layer are each made of AlGaInP,
A method of manufacturing a semiconductor laser device, wherein the etching marker layer is made of GaInP.
請求項5に記載の半導体レーザ素子の製造方法において、
上記干渉波形を観測するための光の波長が400nm以上650nm以下であることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 5,
A method of manufacturing a semiconductor laser device, wherein a wavelength of light for observing the interference waveform is 400 nm or more and 650 nm or less.
請求項1に記載の半導体レーザ素子の製造方法において、
上記半導体基板がGaAsからなり、
上記活性層の下にAlGaInPからなる下クラッド層を備え、
上記活性層がAlGaInPとGaInPとを交互に積層してなる量子井戸層であり、
上記第一上クラッド層、第二上クラッド層がそれぞれAlGaInPからなり、
上記エッチングマーカー層と上記活性層との間の層厚方向の距離が0.2μm以上0.4μm以下であることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
The semiconductor substrate is made of GaAs,
A lower clad layer made of AlGaInP is provided under the active layer,
The active layer is a quantum well layer formed by alternately laminating AlGaInP and GaInP,
The first upper cladding layer and the second upper cladding layer are each made of AlGaInP,
A method of manufacturing a semiconductor laser device, wherein a distance in a layer thickness direction between the etching marker layer and the active layer is 0.2 μm or more and 0.4 μm or less.
請求項1に記載の半導体レーザ素子の製造方法において、
上記ドライエッチングを停止させた後、ウェットエッチング法を用いて、上記ストライプ状開口部の直下で上記エッチングマーカー層上の上記第二上クラッド層が消失するまで選択的にエッチングを行うことを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
After the dry etching is stopped, using a wet etching method, etching is selectively performed until the second upper cladding layer on the etching marker layer disappears immediately below the stripe-shaped opening. A method for manufacturing a semiconductor laser device.
JP2006220899A 2006-08-14 2006-08-14 Manufacturing method of semiconductor laser device Expired - Fee Related JP4932380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006220899A JP4932380B2 (en) 2006-08-14 2006-08-14 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006220899A JP4932380B2 (en) 2006-08-14 2006-08-14 Manufacturing method of semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2008047663A JP2008047663A (en) 2008-02-28
JP4932380B2 true JP4932380B2 (en) 2012-05-16

Family

ID=39181122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006220899A Expired - Fee Related JP4932380B2 (en) 2006-08-14 2006-08-14 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP4932380B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576498B (en) * 2016-03-02 2018-09-25 山东华光光电子股份有限公司 A kind of preparation method and GaAs base lasers of fillet ridged GaAs base lasers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036877A (en) * 1989-06-02 1991-01-14 Mitsubishi Electric Corp Manufacture of semiconductor laser
JPH06314841A (en) * 1993-04-28 1994-11-08 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JP2005268475A (en) * 2004-03-18 2005-09-29 Sanyo Electric Co Ltd Semiconductor laser element and its manufacturing method
JP2006135266A (en) * 2004-11-09 2006-05-25 Sharp Corp Method for manufacturing semiconductor laser element, and semiconductor laser element manufactured thereby

Also Published As

Publication number Publication date
JP2008047663A (en) 2008-02-28

Similar Documents

Publication Publication Date Title
JP4660400B2 (en) Manufacturing method of nitride semiconductor laser device
US20080056319A1 (en) Semiconductor laser device and manufacturing method thereof
JP2002190635A (en) Semiconductor laser element and its fabricating method
JPWO2006077766A1 (en) Semiconductor laser device and manufacturing method thereof
US20100202480A1 (en) Semiconductor light-emitting element and method for manufacturing the same
JP2011029224A (en) Semiconductor laser device
JP4938507B2 (en) Semiconductor laser device manufacturing method, semiconductor laser device, and optical disk device
JP4932380B2 (en) Manufacturing method of semiconductor laser device
JP2009277684A (en) Semiconductor laser device
JP2006093682A (en) Semiconductor laser and method of manufacturing the same
JP4890362B2 (en) Manufacturing method of semiconductor laser device
JP2005347478A (en) Semiconductor laser element
JP2006278839A (en) Semiconductor laser element and its manufacturing method
JP2008218956A (en) Method of manufacturing semiconductor laser device, and the semiconductor laser device
JP4696332B2 (en) Manufacturing method of semiconductor laser light emitting device
JP2009129919A (en) Semiconductor laser device and manufacturing method thereof
JP5503391B2 (en) Nitride semiconductor laser device manufacturing method
JP3888927B2 (en) Compound semiconductor device manufacturing method
US7585689B2 (en) Method for manufacturing semiconductor laser device and method for inspecting semiconductor laser bar
KR100674835B1 (en) Method of producing multi-wavelength semiconductor laser device
JP2008066384A (en) Semiconductor laser device and its manufacturing method
JP3999952B2 (en) Compound semiconductor device manufacturing method
JP2014220440A (en) Semiconductor laser element and method for manufacturing the same
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
JP2010129887A (en) Semiconductor laser element, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees