JP2011029224A - Semiconductor laser device - Google Patents

Semiconductor laser device Download PDF

Info

Publication number
JP2011029224A
JP2011029224A JP2009170203A JP2009170203A JP2011029224A JP 2011029224 A JP2011029224 A JP 2011029224A JP 2009170203 A JP2009170203 A JP 2009170203A JP 2009170203 A JP2009170203 A JP 2009170203A JP 2011029224 A JP2011029224 A JP 2011029224A
Authority
JP
Japan
Prior art keywords
groove
semiconductor laser
layer
laser device
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009170203A
Other languages
Japanese (ja)
Inventor
Hiroshi Ono
啓 大野
Masahiro Ishida
昌宏 石田
Atsunori Mochida
篤範 持田
Koji Makita
幸治 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009170203A priority Critical patent/JP2011029224A/en
Publication of JP2011029224A publication Critical patent/JP2011029224A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a nitride semiconductor laser device that facilitates cleavage and suppresses a minute leakage current. <P>SOLUTION: The semiconductor laser device includes a semiconductor layer laminate 100 including an n-type cladding layer 103, an active layer 105 and a p-type cladding layer 108 which are sequentially laminated on a substrate 101, and forming a resonator. The semiconductor layer laminate 100 has: a ridge 110 extending like a stripe between a front edge 108 emitting light and a rear edge 109 opposite to the front edge 108; first grooves 112 formed on both sides of the ridge 110; a pedestal 113 separated from the ridge 110 by the first grooves 112; and second grooves 114 formed respectively on regions including the front edge 108 and the rear edge 109 in the pedestal 113, and separated from the first grooves 112. The second grooves 114 are deeper than the first grooves 112. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体レーザ装置に関し、特に窒化物半導体を用いた青色から紫外域の半導体レーザ装置に関する。   The present invention relates to a semiconductor laser device, and more particularly to a blue to ultraviolet semiconductor laser device using a nitride semiconductor.

通信装置用の素子又はCD若しくはDVD用の読み出し用及び書き込み用の素子として、AlGaAs系赤外レーザ装置又はInGaP系赤色レーザ装置等のIII−V族化合物半導体レーザ装置が広く用いられている。近年、一般式がAlxGayIn(1-x-y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物半導体を用いることにより、さらに波長の短い青色や紫外の半導体レーザ装置が実現されている。窒化物半導体を用いた半導体レーザ装置は、青色レーザ光を用いた次世代DVD等の高密度光ディスクの書き込み及び読み出し光源として実用化されている。現在、200mWの青色レーザ装置が市販されているが、今後、記録速度の向上にむけてさらなる高出力化が求められており、300mW級のレーザ装置もまもなく市場に登場すると思われる。 Group III-V compound semiconductor laser devices such as AlGaAs infrared laser devices or InGaP red laser devices are widely used as elements for communication devices or elements for reading and writing for CDs or DVDs. In recent years, by using a nitride semiconductor having a general formula of Al x Ga y In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), Short blue and ultraviolet semiconductor laser devices have been realized. A semiconductor laser device using a nitride semiconductor has been put into practical use as a writing and reading light source for a high-density optical disk such as a next-generation DVD using blue laser light. Currently, a blue laser device of 200 mW is commercially available, but in the future, further increase in output is required to improve the recording speed, and a 300 mW class laser device is expected to appear on the market soon.

一般に半導体レーザ装置は、共振器端面を劈開により形成する。AlGaInAs系やAlGaInP系といった閃亜鉛鉱構造の半導体材料により形成される赤外及び赤色の半導体レーザ装置においては、劈開面が90度ごとであるため劈開性が非常に高い。しかし、GaN等の窒化物半導体は、結晶構造が六方晶系のウルツァイト構造であるため、劈開面である(1−100)面と60度ずれた面も等価な劈開面となる。このため、劈開時に劈開方向に対して60度の方向にも割れが生じ、構造的に安定した劈開面を形成することが困難である。   In general, in a semiconductor laser device, a cavity end face is formed by cleavage. Infrared and red semiconductor laser devices formed of zincblende structure semiconductor materials such as AlGaInAs and AlGaInP are highly cleaved because the cleavage plane is every 90 degrees. However, since nitride semiconductors such as GaN have a hexagonal wurtzite structure, a plane shifted by 60 degrees from the (1-100) plane which is a cleavage plane is also an equivalent cleavage plane. For this reason, at the time of cleavage, cracks also occur in the direction of 60 degrees with respect to the cleavage direction, and it is difficult to form a structurally stable cleavage plane.

この問題を解決するために、窒化物半導体層にダイヤモンド針等を用いて破線状に形成したスクライブ傷を劈開ガイドとして、ブレーキングによって劈開を行う方法が検討されている(例えば、特許文献1を参照。)。また、劈開ガイド溝をエッチングにより形成する方法も検討されている(例えば、特許文献2〜3を参照。)。しかし、窒化物半導体材料の場合には、本質的に劈開性が低く60度方向にも劈開面を持つために、劈開ガイド溝が形成されていても、溝に沿って劈開が起こらなかったり、溝の先端部以外から劈開されたりするおそれがある。劈開をより正確に制御するためには、溝の深さ及び形状を最適化する必要があることを本願発明者らは見出した(例えば、特許文献4を参照。)。   In order to solve this problem, a method of cleaving by breaking using a scribe flaw formed in a broken line shape using a diamond needle or the like in a nitride semiconductor layer as a cleavage guide has been studied (for example, Patent Document 1). reference.). In addition, a method of forming a cleavage guide groove by etching has been studied (for example, see Patent Documents 2 to 3). However, in the case of the nitride semiconductor material, since the cleavage property is essentially low and the cleavage surface is also in the direction of 60 degrees, even if the cleavage guide groove is formed, cleavage does not occur along the groove, There is a risk of cleaving from other than the tip of the groove. The inventors of the present application have found that the groove depth and shape need to be optimized in order to control the cleavage more accurately (see, for example, Patent Document 4).

特開2003−17791号公報。JP2003-17791A. 特開昭59−14914号公報。Japanese Patent Laid-Open No. 59-14914. 特開平11−251265号公報。Japanese Patent Application Laid-Open No. 11-251265. 特開2008−60478号公報。Japanese Patent Application Laid-Open No. 2008-60478.

しかしながら、深さが2μm〜10μm程度の劈開ガイド溝を形成することにより、劈開性を向上することができるが、次のような問題が生じることを本願発明者らは見出した。   However, the present inventors have found that the cleavage problem can be improved by forming a cleavage guide groove having a depth of about 2 μm to 10 μm, but the following problems occur.

窒化物半導体は有効なウェットエッチングの手法がないため、リッジ又は溝等の形成にはドライエッチングを用いるのが一般的である。しかし、ドライエッチングを行うと、窒化物半導体の表面にダメージ層が形成されてしまう。窒化物半導体のダメージ層は窒素(N)空孔及び界面準位等の影響により通常はn型化することが知られている。   Since nitride semiconductors do not have an effective wet etching technique, dry etching is generally used to form ridges or grooves. However, when dry etching is performed, a damage layer is formed on the surface of the nitride semiconductor. It is known that a nitride semiconductor damage layer usually becomes n-type due to the influence of nitrogen (N) vacancies and interface states.

前方端面及び後方端面に沿ってリッジストライプの両側方に深い劈開ガイド溝をドライエッチングにより形成すると、リッジストライプの側壁から劈開ガイド溝までが連続したドライエッチング面となる。このため、リッジストライプの側壁から劈開ガイド溝までが連続したn型化面となっていると推測される。リッジストライプの上面に形成するp型電極が、少しでもリッジストライプの側壁と接触すると、ショットキーバリアを介して微小な電流パスが形成される。劈開ガイド溝の深さは2μm〜10μm程度あり、活性層よりも深く掘り込まれているため、微小リークパスは活性層、電子障壁層、さらにはn型半導体層と接した状態となる。これにより、微小なリーク電流が発生し、特性が劣化したり、信頼性が低下したりするという問題が生じる。   When deep cleaved guide grooves are formed by dry etching on both sides of the ridge stripe along the front end face and the rear end face, a dry etching surface is formed from the side walls of the ridge stripe to the cleaved guide grooves. For this reason, it is presumed that a continuous n-type surface is formed from the side wall of the ridge stripe to the cleavage guide groove. When the p-type electrode formed on the upper surface of the ridge stripe comes into contact with the side wall of the ridge stripe even a little, a minute current path is formed through the Schottky barrier. The depth of the cleavage guide groove is about 2 μm to 10 μm and is deeper than the active layer, so that the minute leak path is in contact with the active layer, the electron barrier layer, and further the n-type semiconductor layer. This causes a problem that a minute leak current is generated, the characteristics are deteriorated, and the reliability is lowered.

本発明は、前記の問題を解決し、劈開が容易で且つ微小リーク電流を抑制した窒化物半導体レーザ装置を実現できるようにすることを目的とする。   An object of the present invention is to solve the above problems and to realize a nitride semiconductor laser device that can be easily cleaved and suppresses a minute leak current.

前記の目的を達成するため、本発明は半導体レーザ装置を、リッジ部と劈開ガイド溝とがエッチングを行っていない面により分離された構成とする。   In order to achieve the above object, the present invention has a semiconductor laser device in which the ridge portion and the cleavage guide groove are separated from each other by an unetched surface.

具体的に、本発明に係る半導体レーザ装置は、基板の上に順次積層されたn型クラッド層、活性層及びp型クラッド層を含み、共振器を構成する半導体層積層体を備え、半導体層積層体は、光を出射する前方端面と前方端面と反対側の後方端面との間にストライプ状に延びるリッジ部と、リッジ部の両側方に形成された第1溝部と、第1溝部によりリッジ部と分離された台座部と、台座部における前方端面及び後方端面含む領域にそれぞれ形成され、第1溝部と分離した第2溝部とを有し、第2溝部の深さは、第1溝部よりも深いことを特徴とする。   Specifically, a semiconductor laser device according to the present invention includes an n-type cladding layer, an active layer, and a p-type cladding layer that are sequentially stacked on a substrate, and includes a semiconductor layer stack that constitutes a resonator. The laminate includes a ridge portion extending in a stripe shape between a front end surface that emits light and a rear end surface opposite to the front end surface, a first groove portion formed on both sides of the ridge portion, and a ridge formed by the first groove portion. A pedestal part separated from the first part, and a second groove part formed separately in the region including the front end face and the rear end face in the pedestal part, the second groove part having a depth greater than that of the first groove part. It is also characterized by deepness.

本発明の半導体レーザ装置は、台座部における前方端面及び後方端面を含む領域にそれぞれ形成され、第1溝部と分離した第2溝部とを有している。このため、第2溝部が劈開ガイド溝として機能するため、ウェハの1次劈開が容易にできる。また、第2溝部が第1溝部と分離しているため、リッジ部の側壁から第2溝部に至るリークパスは形成されにくい。従って、リーク電流の発生による、発光特性の劣化及び信頼性の低下を抑えることができる。   The semiconductor laser device of the present invention includes a first groove portion and a second groove portion that are respectively formed in regions including the front end surface and the rear end surface of the pedestal portion. For this reason, since the second groove functions as a cleavage guide groove, the primary cleavage of the wafer can be facilitated. Further, since the second groove portion is separated from the first groove portion, a leak path from the side wall of the ridge portion to the second groove portion is hardly formed. Accordingly, it is possible to suppress deterioration of light emission characteristics and deterioration of reliability due to generation of leakage current.

本発明の半導体レーザ装置において、第2溝部は活性層に到達する深さとすればよい。このような構成とすれば、第2溝部は劈開ガイド溝として十分に機能する。   In the semiconductor laser device of the present invention, the second groove may be deep enough to reach the active layer. With such a configuration, the second groove portion functions sufficiently as a cleavage guide groove.

本発明の半導体レーザ装置において、第2溝部の深さは2μm以上とすればよい。   In the semiconductor laser device of the present invention, the depth of the second groove may be 2 μm or more.

本発明の半導体レーザ装置において、第2溝部は、前記リッジ部の両側方のそれぞれに複数形成されていてもよい。このような構成とすれば、リーク電流を増大させずに第2溝部の劈開ガイド機能を向上させることができる。   In the semiconductor laser device of the present invention, a plurality of second groove portions may be formed on both sides of the ridge portion. With such a configuration, the cleavage guide function of the second groove can be improved without increasing the leakage current.

本発明の半導体レーザ装置において、第2溝部の底面及び側壁部は誘電体層により覆われていてもよい。   In the semiconductor laser device of the present invention, the bottom surface and the side wall of the second groove may be covered with a dielectric layer.

本発明の半導体レーザ装置において、第1溝部は、活性層に到達しない深さとすればよい。   In the semiconductor laser device of the present invention, the first groove may have a depth that does not reach the active layer.

本発明の半導体レーザ装置において、半導体層積層体は活性層とp型クラッド層の間に形成された電子障壁層を含み、第1溝部は、電子障壁層に到達しない深さとすればよい。この場合において、電子障壁層は、p型クラッド層よりもバンドギャップが大きい構成とすればよい。このような構成とすれば、第1溝部のドライエッチング面は活性層や電子障壁層に到達することがなく、素子の特性低下及び信頼性低下を防ぐことができる。   In the semiconductor laser device of the present invention, the semiconductor layer stack may include an electron barrier layer formed between the active layer and the p-type cladding layer, and the first groove may have a depth that does not reach the electron barrier layer. In this case, the electron barrier layer may have a larger band gap than the p-type cladding layer. With such a configuration, the dry etching surface of the first groove portion does not reach the active layer or the electron barrier layer, and it is possible to prevent deterioration in device characteristics and reliability.

本発明の半導体レーザ装置において、台座部の上面は、リッジ部の上面と等しいかそれよりも高い位置に形成されていればよい。   In the semiconductor laser device of the present invention, the upper surface of the pedestal portion may be formed at a position equal to or higher than the upper surface of the ridge portion.

本発明の半導体レーザ装置において、台座部の上面は非エッチング面とすればよい。   In the semiconductor laser device of the present invention, the upper surface of the pedestal portion may be a non-etched surface.

本発明の半導体レーザ装置において、台座部を構成する最上層と、リッジ部を構成する最上層とは同一の層とすればよい。   In the semiconductor laser device of the present invention, the uppermost layer constituting the pedestal portion and the uppermost layer constituting the ridge portion may be the same layer.

本発明の半導体レーザ装置において、半導体層積層体はp型コンタクト層を含み、台座部を構成する最上層及びリッジ部を構成する最上層はp型コンタクト層とすればよい。   In the semiconductor laser device of the present invention, the semiconductor layer stack includes a p-type contact layer, and the uppermost layer constituting the pedestal portion and the uppermost layer constituting the ridge portion may be p-type contact layers.

本発明の半導体レーザ装置において、台座部は、上面が誘電体層により覆われている構成とすればよい。このような構成とすれば、台座部の半導体層表面がエッチングされることがなく、誘電体層で保護されるため、ドライエッチングのダメージやその他の要因により半導体層表面がn型化されない。このため、第1溝部と第2溝部のエッチング面が台座部のp型部によって分離されたn−p−n接合となりリークパスを切断できる。   In the semiconductor laser device of the present invention, the pedestal may be configured such that the upper surface is covered with a dielectric layer. With this configuration, the surface of the semiconductor layer in the pedestal portion is not etched and protected by the dielectric layer, so that the surface of the semiconductor layer is not made n-type due to dry etching damage or other factors. For this reason, the etching surface of the first groove portion and the second groove portion becomes an n-pn junction separated by the p-type portion of the pedestal portion, and the leak path can be cut.

本発明の半導体レーザ装置において、半導体層積層体は、リッジ部と平行な側面と、側面を含む領域に形成され、リッジ部と平行に延びる第3溝部とを有し、第3溝部は台座部により第1溝部と分離している構成としてもよい。このような構成とすれば、二次劈開により形成される素子の左右端面部も、台座部によって第1溝部及びリッジ部から分離することができ、リークパスを切断できる。   In the semiconductor laser device of the present invention, the semiconductor layer stack includes a side surface parallel to the ridge portion and a third groove portion formed in a region including the side surface and extending in parallel with the ridge portion, and the third groove portion is a pedestal portion. Therefore, the first groove portion may be separated from the first groove portion. With such a configuration, the left and right end face portions of the element formed by secondary cleavage can also be separated from the first groove portion and the ridge portion by the pedestal portion, and the leak path can be cut.

この場合において、第3溝部の深さは、第2溝部と同一としてもよい。このような構成とすれば、第2溝部と第3溝部を同時に形成することができ、プロセスを簡素化できる。   In this case, the depth of the third groove portion may be the same as that of the second groove portion. With such a configuration, the second groove portion and the third groove portion can be formed simultaneously, and the process can be simplified.

また、第3溝部の底面及び側壁部は誘電体層で覆われている構成としてもよい。   The bottom surface and the side wall of the third groove may be covered with a dielectric layer.

本発明の半導体レーザ装置において、第3溝部は、第2溝部と連続している構成としてもよい。   In the semiconductor laser device of the present invention, the third groove portion may be continuous with the second groove portion.

本発明の半導体レーザ装置は、リッジ部の上面に形成されたp型電極をさらに備え、p型電極は前方端面及び後方端面から離間している構成としてもよい。このような構成とすれば、電流注入部を素子の前方端面及び後方端面より離間することができるため、前方端面及び後方端面を流れるリーク電流を抑制することができる。   The semiconductor laser device of the present invention may further include a p-type electrode formed on the upper surface of the ridge portion, and the p-type electrode may be separated from the front end face and the rear end face. With such a configuration, the current injection portion can be separated from the front end surface and the rear end surface of the element, so that leakage current flowing through the front end surface and the rear end surface can be suppressed.

本発明に係る半導体レーザによれば、劈開が容易で且つ微小リーク電流を抑制した窒化物半導体レーザ装置を実現できる。   According to the semiconductor laser of the present invention, a nitride semiconductor laser device that can be easily cleaved and suppresses a minute leak current can be realized.

(a)〜(c)は第1の実施形態に係る半導体レーザ装置を示し、(a)は平面図であり、(b)はIb−Ib線における断面図であり、(c)はIc−Ic線における断面図である。(A)-(c) shows the semiconductor laser device which concerns on 1st Embodiment, (a) is a top view, (b) is sectional drawing in the Ib-Ib line, (c) is Ic- It is sectional drawing in Ic line. 第1の実施形態に係る半導体レーザ装置の製造方法の一工程を示す平面図である。It is a top view which shows 1 process of the manufacturing method of the semiconductor laser apparatus concerning 1st Embodiment. 電流−電圧特性及び電流−光出力特性の一例を示す特性図である。It is a characteristic view which shows an example of a current-voltage characteristic and a current-light output characteristic. 第1の実施形態に係る半導体レーザ装置の一部を拡大して示す断面図である。It is sectional drawing which expands and shows a part of semiconductor laser apparatus concerning 1st Embodiment. 逆バイアスリーク電流とESD破壊電圧の相関を示す特性図である。It is a characteristic view which shows the correlation of reverse bias leak current and ESD breakdown voltage. 逆バイアスリーク電流とCOD破壊出力の相関を示す特性図である。It is a characteristic view which shows the correlation of a reverse bias leak current and a COD destruction output. 累積故障率のワイブルプロットである。It is a Weibull plot of a cumulative failure rate. 第1の実施形態に係る半導体レーザ装置の変形例を示す平面図である。It is a top view which shows the modification of the semiconductor laser apparatus which concerns on 1st Embodiment. (a)〜(c)は第1の実施形態に係る半導体レーザ装置の変形例を示し、(a)は平面図であり、(b)はIXb−IXb線における断面図であり、(c)はIXc−IXc線における断面図である。(A)-(c) shows the modification of the semiconductor laser apparatus which concerns on 1st Embodiment, (a) is a top view, (b) is sectional drawing in the IXb-IXb line | wire, (c) These are sectional views along the line IXc-IXc. 第1の実施形態に係る半導体レーザ装置の変形例を示す平面図である。It is a top view which shows the modification of the semiconductor laser apparatus which concerns on 1st Embodiment. 第1の実施形態に係る半導体レーザ装置の変形例を示す平面図である。It is a top view which shows the modification of the semiconductor laser apparatus which concerns on 1st Embodiment. (a)〜(c)は第2の実施形態に係る半導体レーザ装置を示し、(a)は平面図であり、(b)はXIIb−XIIb線における断面図であり、(c)はXIIc−XIIc線における断面図である。(A)-(c) shows the semiconductor laser device concerning 2nd Embodiment, (a) is a top view, (b) is sectional drawing in the XIIb-XIIb line, (c) is XIIc- It is sectional drawing in a XIIc line.

本開示において前方端面とは、共振器の2つの端面のうち光出力が大きい端面であり、後方端面とは前方端面とは反対側の前方端面よりも光出力が小さい端面である。   In the present disclosure, the front end surface is an end surface having a large light output among the two end surfaces of the resonator, and the rear end surface is an end surface having a smaller light output than the front end surface opposite to the front end surface.

(第1の実施形態)
第1の実施形態について図面を参照して説明する。図1(a)〜(c)は第1の実施形態に係る半導体レーザ装置であり、(a)は平面構成を示し、(b)は(a)のIb−Ib線における断面構成を示し、(c)は(a)のIc−Ic線における断面構成を示している。図1に示すように、本実施形態の半導体レーザ装置は、窒化物半導体を用いたリッジ型の半導体レーザ装置である。
(First embodiment)
A first embodiment will be described with reference to the drawings. 1A to 1C are semiconductor laser devices according to the first embodiment, FIG. 1A shows a planar configuration, FIG. 1B shows a cross-sectional configuration taken along line Ib-Ib in FIG. (C) has shown the cross-sectional structure in the Ic-Ic line | wire of (a). As shown in FIG. 1, the semiconductor laser device of this embodiment is a ridge type semiconductor laser device using a nitride semiconductor.

n型のGaN等からなる基板101の上には、半導体層積層体100が形成されている。半導体層積層体100は、基板101に上に順次形成された、n型GaN層102、n型クラッド層103、n型ガイド層104、活性層105、p型ガイド層106、p型AlGaNからなる電子障壁層107、p型クラッド層108、p型コンタクト層(図示せず)を有している。p型クラッド層108の一部はリッジストライプ状に加工されており、共振器長方向に延びるリッジ部110を含むリッジ導波路が形成されている。p型クラッド層108の上には、リッジ部110の上面を露出する開口部を有するSiO2からなる誘電体層109が形成されている。リッジ部110における誘電体層109から露出した部分にはp型電極115が形成されている。誘電体層109の上には、p型電極115と接続されたパッド電極116が形成されている。基板101の半導体層積層体100と範囲側の面(裏面)にはn型電極117が形成されている。 A semiconductor layer stack 100 is formed on a substrate 101 made of n-type GaN or the like. The semiconductor layer stack 100 includes an n-type GaN layer 102, an n-type cladding layer 103, an n-type guide layer 104, an active layer 105, a p-type guide layer 106, and p-type AlGaN, which are sequentially formed on a substrate 101. An electron barrier layer 107, a p-type cladding layer 108, and a p-type contact layer (not shown) are included. A part of the p-type cladding layer 108 is processed into a ridge stripe shape, and a ridge waveguide including a ridge portion 110 extending in the resonator length direction is formed. A dielectric layer 109 made of SiO 2 having an opening exposing the upper surface of the ridge 110 is formed on the p-type cladding layer 108. A p-type electrode 115 is formed on the ridge portion 110 exposed from the dielectric layer 109. A pad electrode 116 connected to the p-type electrode 115 is formed on the dielectric layer 109. An n-type electrode 117 is formed on the semiconductor layer stack 100 of the substrate 101 and the surface (back surface) on the range side.

リッジ導波路の両側方には第1溝部112によりリッジ部110と分離された台座部113が形成されている。台座部113の上面の位置は、リッジ部110の上面と同一の位置である。台座部113における光を出射する前方端面118及び前方端面118と反対側の後方端面119を含む領域には、第2溝部114が形成されている。第2溝部114は、共振器長方向と交差する共振器幅方向に沿って形成されており、第2溝部114は、ウェハを劈開する際の劈開ガイド溝の痕跡である。また、第1溝部112と第2溝部114とは分離されている。   A pedestal portion 113 separated from the ridge portion 110 by the first groove portion 112 is formed on both sides of the ridge waveguide. The position of the upper surface of the pedestal portion 113 is the same position as the upper surface of the ridge portion 110. A second groove 114 is formed in a region including a front end surface 118 that emits light and a rear end surface 119 opposite to the front end surface 118 in the pedestal portion 113. The second groove 114 is formed along the resonator width direction intersecting the resonator length direction, and the second groove 114 is a trace of the cleavage guide groove when the wafer is cleaved. Further, the first groove 112 and the second groove 114 are separated.

以下に、図1に示した半導体レーザ装置の製造方法について説明する。   A method for manufacturing the semiconductor laser device shown in FIG. 1 will be described below.

(結晶成長工程)
まず、キャリア濃度が1018cm-3程度のn型GaNからなる基板101上に、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD法)により、n−GaNバッファ層(図示せず)を200nm形成した後、膜厚が1μmのn型GaN層102、膜厚が2.5μmのn−Al0.03Ga0.97Nからなるn型クラッド層103、膜厚が150nmのn−GaNからなるn型ガイド層104、膜厚が3nmのIn0.10Ga0.90Nウェル層と膜厚が7.5nmのIn0.02Ga0.98Nバリア層からなる三重量子井戸構造の活性層105、膜厚が120nmのp−GaNからなるp型ガイド層106、膜厚が20nmのp−Al0.20Ga0.80Nからなる電子障壁層107、膜厚が0.5μmのp−Al0.03Ga0.97Nからなるp型クラッド層108、膜厚が10nmのp−GaNからなるコンタクト層(図示せず)を順次形成する。n型の層にはドナー不純物としてSiが5×1017cm-3程度ドーピングされている。p型の層にはアクセプター不純物としてMgが1×1019cm-3程度ドーピングされている。また、最表面のコンタクト層にはMgが1×1020cm-3程度の高濃度にドーピングされている。電子障壁層107は、Al組成を20%と高くすることでバンドギャップを大きくした層である。伝導帯を流れる電子は価電子帯を流れる正孔よりも移動度が高いため、活性層を通過してしまい、活性層以外の層で非発光再結合してしまうおそれがある。しかし、電子障壁層107を形成することにより非発光再結合を抑制できる。なお、本実施形態における半導体層の構造は、一例であり、半導体層の構造及び成長方法はこれに限るものではない。また、基板も半導体層が成長できればサファイア又は炭化珪素等であってもよい。
(Crystal growth process)
First, an n-GaN buffer layer (not shown) is formed on a substrate 101 made of n-type GaN having a carrier concentration of about 10 18 cm −3 by metal organic chemical vapor deposition (MOCVD). After forming 200 nm, n-type GaN layer 102 having a thickness of 1 μm, n-type cladding layer 103 made of n-Al 0.03 Ga 0.97 N having a thickness of 2.5 μm, and n-GaN made of n-GaN having a thickness of 150 nm. A type guide layer 104, an active layer 105 having a triple quantum well structure composed of an In 0.10 Ga 0.90 N well layer having a thickness of 3 nm and an In 0.02 Ga 0.98 N barrier layer having a thickness of 7.5 nm, and a p-type having a thickness of 120 nm. A p-type guide layer 106 made of GaN, an electron barrier layer 107 made of p-Al 0.20 Ga 0.80 N having a thickness of 20 nm, and a p-type cladding layer 1 made of p-Al 0.03 Ga 0.97 N having a thickness of 0.5 μm. 08, a contact layer (not shown) made of p-GaN having a thickness of 10 nm is sequentially formed. The n-type layer is doped with Si as a donor impurity to about 5 × 10 17 cm −3 . The p-type layer is doped with about 1 × 10 19 cm −3 of Mg as an acceptor impurity. The outermost contact layer is doped with Mg at a high concentration of about 1 × 10 20 cm −3 . The electron barrier layer 107 is a layer whose band gap is increased by increasing the Al composition to 20%. Since electrons flowing in the conduction band have a higher mobility than holes flowing in the valence band, they pass through the active layer, and there is a possibility of non-radiative recombination in a layer other than the active layer. However, non-radiative recombination can be suppressed by forming the electron barrier layer 107. Note that the structure of the semiconductor layer in this embodiment is an example, and the structure and growth method of the semiconductor layer are not limited to this. Further, the substrate may be sapphire or silicon carbide as long as the semiconductor layer can be grown.

(ストライプ導波路形成工程)
次に、SiO2膜を化学気相堆積法(CVD法)により200nm堆積した後、窒素(N2)雰囲気において850℃で30分間の熱処理を行い、p型の層においてアクセプター不純物であるMgを活性化する。続いて、フォトリソグラフィ及び反応性イオンエッチング(RIE)により、リッジ部110及び台座部113となる領域にSiO2マスクを形成する。その後、SiO2をマスクとしてCl2ガス又はSiCl4ガス等を用いた誘導結合プラズマ(Inductively Coupled Plasma:ICP)ドライエッチングにより、半導体層を0.5μm程度エッチングして、第1溝部112を形成する。これにより、リッジ部110と、第1溝部112によりリッジ部110と分離された台座部113とが形成される。エッチングの際に、紫外光源を用いた干渉波形のモニタリングを用いれば、エッチング量を精度良く制御することができる。本実施形態においては、リッジ部110の底辺の幅は約1.4μmとし、リッジ部110と台座部113とを分離する第1溝部の幅は7μmとした。
(Stripe waveguide formation process)
Next, after depositing a SiO 2 film to a thickness of 200 nm by chemical vapor deposition (CVD), heat treatment is performed at 850 ° C. for 30 minutes in a nitrogen (N 2 ) atmosphere, and Mg as an acceptor impurity in the p-type layer. Activate. Subsequently, a SiO 2 mask is formed in the regions to be the ridge portion 110 and the pedestal portion 113 by photolithography and reactive ion etching (RIE). Thereafter, the semiconductor layer is etched by about 0.5 μm by inductively coupled plasma (ICP) dry etching using Cl 2 gas or SiCl 4 gas using SiO 2 as a mask to form the first groove 112. . Thereby, the ridge portion 110 and the pedestal portion 113 separated from the ridge portion 110 by the first groove portion 112 are formed. The etching amount can be controlled with high accuracy by using interference waveform monitoring using an ultraviolet light source during etching. In the present embodiment, the width of the bottom of the ridge 110 is about 1.4 μm, and the width of the first groove that separates the ridge 110 and the pedestal 113 is 7 μm.

(劈開ガイド溝形成工程)
続いて、マスクに用いたSiO2膜を緩衝フッ酸溶液(BHF)を用いて除去した後、再びSiO2膜を800nm堆積する。この後、フォトリソグラフィ及びRIEにより劈開ガイド溝を形成する領域のSiO2膜を除去する。その後、SiO2膜をマスクとしてCl2ガス又はSiCl4ガス等を用いたICPドライエッチングにより、3μm程度半導体層をエッチングし、劈開ガイド溝を形成する。本実施形態においては、劈開ガイド溝の共振器長方向の幅は2μm程度とし、共振器幅方向の長さは150μm程度とした。劈開ガイド溝は、劈開性を向上するために共振器長方向の幅が両端部において狭くし、先端部の角度は約60度とした。また、第1溝部112と分離されて、台座部113に形成されており、リッジ部110からの距離は約20μmとした。
(Cleaving guide groove forming process)
Subsequently, the SiO 2 film used for the mask is removed using a buffered hydrofluoric acid solution (BHF), and then the SiO 2 film is deposited again to 800 nm. Thereafter, the SiO 2 film in the region for forming the cleavage guide groove is removed by photolithography and RIE. Thereafter, the semiconductor layer is etched by about 3 μm by ICP dry etching using Cl 2 gas or SiCl 4 gas using the SiO 2 film as a mask to form a cleavage guide groove. In the present embodiment, the width of the cleavage guide groove in the resonator length direction is about 2 μm, and the length in the resonator width direction is about 150 μm. In order to improve the cleavage property, the cleavage guide groove has a narrow width in the resonator length direction at both ends, and the angle of the tip is about 60 degrees. Further, it is separated from the first groove portion 112 and formed on the pedestal portion 113, and the distance from the ridge portion 110 is about 20 μm.

(誘電体ブロック層及びp型電極形成工程)
続いて、マスクに用いたSiO2膜を緩衝フッ酸溶液(BHF)を用いて除去した後、再びSiO2膜からなる誘電体層109をウェハ全面に300nm堆積する。フォトリソグラフィ及び緩衝フッ酸溶液(BHF)を用いたウェットエッチングにより誘電体層109におけるリッジ部110の直上の部分に開口部を形成する。形成した開口部に電子線蒸着により、パラジウム(Pd)/白金(Pt)からなるp型電極115を形成する。Pd膜及びPt膜の膜厚はそれぞれ40nm及び35nmとし、基板を70℃に加熱した状態で蒸着を行う。開口部は、レジストエッチバックの手法を用いて作製しても構わない。その後、400℃の熱処理を加えることにより、p型電極115のコンタクト抵抗を2×10-4Ωcm2以下とすることができる。Pd及びPtを蒸着する際の温度は、70℃〜100℃程度とすれば、最もコンタクト抵抗が良化し、密着性も向上する。パターンニングに用いるレジストの熱耐性も考慮すると、Pd及びPtの蒸着温度は70℃程度とすることが好ましい。
(Dielectric block layer and p-type electrode forming step)
Subsequently, the SiO 2 film used for the mask is removed using a buffered hydrofluoric acid solution (BHF), and then a dielectric layer 109 made of the SiO 2 film is again deposited on the entire surface of the wafer by 300 nm. An opening is formed in the dielectric layer 109 immediately above the ridge 110 by wet etching using photolithography and a buffered hydrofluoric acid solution (BHF). A p-type electrode 115 made of palladium (Pd) / platinum (Pt) is formed in the formed opening by electron beam evaporation. The thicknesses of the Pd film and the Pt film are 40 nm and 35 nm, respectively, and vapor deposition is performed with the substrate heated to 70 ° C. The opening may be formed using a resist etch back technique. Thereafter, the contact resistance of the p-type electrode 115 can be reduced to 2 × 10 −4 Ωcm 2 or less by applying a heat treatment at 400 ° C. If the temperature at which Pd and Pt are deposited is about 70 ° C. to 100 ° C., the contact resistance is most improved and the adhesion is improved. Considering the heat resistance of the resist used for patterning, the deposition temperature of Pd and Pt is preferably about 70 ° C.

(パッド電極形成工程)
続いて、フォトリソグラフィ及び電子線蒸着によりp電極上にチタン(Ti)/白金(Pt)/金(Au)からなる配線用のパッド電極116を形成する。Ti膜、Pt膜及びAu膜の膜厚はそれぞれ50nm、35nm及び500nmとすればよい。配線用のパッド電極116はAu膜の膜厚が厚く、劈開時の妨げとなるため、端面部には形成しないことが好ましい。
(Pad electrode formation process)
Subsequently, a pad electrode 116 for wiring made of titanium (Ti) / platinum (Pt) / gold (Au) is formed on the p-electrode by photolithography and electron beam evaporation. The film thicknesses of the Ti film, Pt film, and Au film may be 50 nm, 35 nm, and 500 nm, respectively. The pad electrode 116 for wiring is preferably not formed on the end face part because the Au film is thick and hinders cleavage.

(裏面電極形成工程)
次に、基板101の裏面を研削・研磨し、厚さを約100μmとした後、基板101の裏面にTi/Pt/Auからなるn型電極117を形成する。Ti膜、Pt膜及びAu膜の膜厚はそれぞれ15nm、35nm及び300nmとすればよい。これによりn型電極117のコンタクト抵抗を1×10-4Ωcm2以下とすることができる。劈開及び組み立て時の認識パターンとして、フォトリソグラフィ及びウェットエッチングにより、Au膜のみをエッチングして電極パターンを形成することが好ましい。
(Back electrode forming process)
Next, after grinding and polishing the back surface of the substrate 101 to a thickness of about 100 μm, an n-type electrode 117 made of Ti / Pt / Au is formed on the back surface of the substrate 101. The film thicknesses of the Ti film, Pt film, and Au film may be 15 nm, 35 nm, and 300 nm, respectively. As a result, the contact resistance of the n-type electrode 117 can be reduced to 1 × 10 −4 Ωcm 2 or less. As a recognition pattern at the time of cleavage and assembly, it is preferable to form an electrode pattern by etching only the Au film by photolithography and wet etching.

(劈開・組立工程)
以上のような工程により、図2に示すようにリッジ部110、台座部113、第1溝部112、劈開ガイド溝114A及びパッド電極116が配置されたウェハが得られる。次に、得られたウェハを1次劈開して共振器端面を形成する。1次劈開は、劈開ガイド溝114Aに沿ってブレーキングする。このため、各共振器の前方端面118及び後方端面119には劈開ガイド溝114Aが半分になった第2溝部114が形成される。続いて、前方端面118に反射率が約12%の多層誘電体反射膜を形成し、後方端面119に反射率が約95%の多層誘電体反射膜を形成する。その後、共振器長方向に二次劈開し、CANパッケージに実装・配線することで窒化物半導体を用いた半導体レーザ装置を作製できる。
(Cleavage and assembly process)
Through the steps as described above, a wafer in which the ridge portion 110, the pedestal portion 113, the first groove portion 112, the cleavage guide groove 114A, and the pad electrode 116 are disposed as shown in FIG. 2 is obtained. Next, the obtained wafer is primarily cleaved to form a resonator end face. The primary cleavage is braked along the cleavage guide groove 114A. For this reason, the second groove part 114 in which the cleavage guide groove 114A is halved is formed on the front end face 118 and the rear end face 119 of each resonator. Subsequently, a multilayer dielectric reflective film having a reflectance of about 12% is formed on the front end face 118, and a multilayer dielectric reflective film having a reflectance of about 95% is formed on the rear end face 119. Thereafter, secondary cleaving is performed in the cavity length direction, and the semiconductor laser device using a nitride semiconductor can be manufactured by mounting and wiring in a CAN package.

劈開ガイド溝を形成することにより、劈開性を向上させることができる。しかし、窒化物半導体の場合、有効なウェットエッチングの手法がないため、劈開ガイド溝にはドライエッチングが用いられる。ドライエッチングを行うと、窒化物半導体の表面にはダメージ層が形成される。窒化物半導体のダメージ層は窒素空孔及び界面準位により通常n型化する。このようなダメージ層は、劈開ガイド溝だけでなくリッジ部を形成する際にも生成される。リッジ部の側面から劈開ガイド溝までが連続したドライエッチング面となるような劈開ガイド溝を形成すると、リッジ部の側面から劈開ガイド溝に至る表面は連続したn型化面となる。このため、リッジ部の上面に形成されたp型電極が、少しでもリッジ部の側壁に接触するとショットキーバリアを介して、微小な電流パスが形成される。劈開ガイド溝は2μm〜10μmの深さにする必要があり、活性層105よりも深く掘り込まれている。従って、微小リークパスが電子障壁層107、活性層105、さらにはn型GaN層102等のn型の半導体層と接続されてしまう。微小リークパスが活性層等と接続されている場合には、微小リークパスを流れる微小なリーク電流により、半導体レーザ装置の特性の劣化や信頼性の低下などが起きることを本願発明者らは突き止めた。   By forming the cleavage guide groove, the cleavage property can be improved. However, in the case of a nitride semiconductor, since there is no effective wet etching method, dry etching is used for the cleavage guide groove. When dry etching is performed, a damage layer is formed on the surface of the nitride semiconductor. The nitride semiconductor damage layer is usually n-type due to nitrogen vacancies and interface states. Such a damage layer is generated not only when the cleavage guide groove is formed but also when the ridge portion is formed. When a cleavage guide groove is formed such that the side surface of the ridge portion to the cleavage guide groove is a continuous dry etching surface, the surface from the side surface of the ridge portion to the cleavage guide groove becomes a continuous n-type surface. For this reason, when the p-type electrode formed on the upper surface of the ridge portion contacts the side wall of the ridge portion even a little, a minute current path is formed via the Schottky barrier. The cleavage guide groove needs to be 2 μm to 10 μm deep, and is deeper than the active layer 105. Therefore, the minute leak path is connected to the electron barrier layer 107, the active layer 105, and the n-type semiconductor layer such as the n-type GaN layer 102. The inventors of the present application have found that when the minute leak path is connected to the active layer or the like, the minute leak current flowing through the minute leak path causes deterioration of the characteristics or reliability of the semiconductor laser device.

図3は半導体レーザ装置の電流−電圧特性及び電流−光出力特性を示している。図3に示すように、リッジ部の近傍にリッジ部と分離されておらず且つ電子障壁層及び活性層を突き抜ける溝部が存在する半導体レーザ装置の場合には発振閾値近傍の領域において、電流リークによる電圧低下と発振閾値の増大が認められた。このような特性の半導体レーザ装置は信頼性が低くなる。リークパスを流れる電流の大きさはリークパスの全長に依存するため、溝部とリッジ部との間隔が大きくなるとリークパスによる影響は小さくなる。溝部をリッジ部から20μm程度離間して形成した場合には、図3に示すような明確な特性劣化は認められなくなる。しかし、逆バイアス時のリーク電流が溝部を形成していない場合よりも大きくなり、COD(瞬時光学損傷、Catastrophic Optical Damage)レベル及びESD(静電気放電、Electrostatic Discharge)破壊電圧も低くなる。出力が数十mWの低出力レーザ装置の場合には、素子全体を流れる電流も小さい。このため、リークパスに流れる電流も小さく、溝部を形成しても半導体レーザ装置の信頼性に与える影響は小さい。しかし、出力が300mWを超える高出力レーザ装置の場合には、動作時の電流及び電圧が大きくなるため、リークパスの影響が大きくなる。   FIG. 3 shows current-voltage characteristics and current-light output characteristics of the semiconductor laser device. As shown in FIG. 3, in the case of a semiconductor laser device in which a groove that penetrates the electron barrier layer and the active layer is not separated from the ridge near the ridge, a current leak occurs in a region near the oscillation threshold. A voltage drop and an increase in the oscillation threshold were observed. A semiconductor laser device having such characteristics is less reliable. Since the magnitude of the current flowing through the leak path depends on the total length of the leak path, the influence of the leak path is reduced when the distance between the groove and the ridge is increased. When the groove is formed at a distance of about 20 μm from the ridge, no definite characteristic deterioration as shown in FIG. 3 is observed. However, the leakage current at the time of reverse bias becomes larger than that in the case where no groove is formed, and the COD (Instantaneous Optical Damage) level and ESD (Electrostatic Discharge) breakdown voltage are also lowered. In the case of a low-power laser device with an output of several tens of mW, the current flowing through the entire element is also small. For this reason, the current flowing in the leak path is also small, and even if the groove is formed, the influence on the reliability of the semiconductor laser device is small. However, in the case of a high-power laser device with an output exceeding 300 mW, the current and voltage during operation increase, and the influence of the leakage path increases.

しかし、本実施形態の半導体レーザ装置は、リッジ導波路外の領域に台座部113を設け、台座部113に劈開ガイド溝114Aを形成している。このため、図4に示すように、台座部113の上面はドライエッチングされておらず、ドライエッチングによって生成されるn型層201が生成していない。従って、n型層201を介したリークパスは、台座部113の非エッチング面のp型層によって分断される。これにより、リッジ部から電子障壁層107、活性層105及びn型半導体層202へ流れるリーク電流を抑制でき、高出力動作の際の信頼性を向上できる。   However, in the semiconductor laser device of this embodiment, a pedestal portion 113 is provided in a region outside the ridge waveguide, and a cleavage guide groove 114A is formed in the pedestal portion 113. Therefore, as shown in FIG. 4, the upper surface of the pedestal portion 113 is not dry-etched, and the n-type layer 201 generated by dry etching is not generated. Therefore, the leak path through the n-type layer 201 is divided by the p-type layer on the non-etched surface of the pedestal 113. As a result, leakage current flowing from the ridge portion to the electron barrier layer 107, the active layer 105, and the n-type semiconductor layer 202 can be suppressed, and reliability during high output operation can be improved.

図5は、逆方向バイアス時のリーク電流と、ESD破壊電圧の関係を示している。台座部113によりリークパスが分断されている本実施形態の半導体レーザ装置は、台座部を有さない従来の半導体レーザ装置よりもリーク電流を抑制できる。その結果として、ESD破壊電圧が向上した。図6は逆方向バイアス時のリーク電流と、COD破壊出力の関係を示している。ESD破壊電圧と同様に、リーク電流の抑制によるCOD破壊出力の向上が確認できた。なお、測定に用いた半導体レーザ装置のリッジ部と劈開ガイド溝との間隔は20μmとした。   FIG. 5 shows the relationship between the leakage current during reverse bias and the ESD breakdown voltage. The semiconductor laser device of this embodiment in which the leak path is divided by the pedestal portion 113 can suppress the leakage current more than the conventional semiconductor laser device that does not have the pedestal portion. As a result, the ESD breakdown voltage was improved. FIG. 6 shows the relationship between the leakage current during reverse bias and the COD breakdown output. Similar to the ESD breakdown voltage, it was confirmed that the COD breakdown output was improved by suppressing the leakage current. The interval between the ridge portion of the semiconductor laser device used for the measurement and the cleavage guide groove was 20 μm.

図7は、信頼性試験(出力CW160mW、75℃)時の累積故障率をワイブルプロットした結果を示している。本実施形態の半導体レーザ装置は、従来の半導体レーザ装置と比べて、平均故障寿命(MTTF:mean time to failure)が約3倍大きく、3,000時間の信頼性を確保できた。   FIG. 7 shows the result of Weibull plotting of the cumulative failure rate during the reliability test (output CW 160 mW, 75 ° C.). The semiconductor laser device of this embodiment has a mean time to failure (MTTF) that is approximately three times as large as that of the conventional semiconductor laser device, and can ensure reliability of 3,000 hours.

本実施形態においては、劈開ガイド溝114Aから形成される第2溝部114の深さを3μmとしたが、第2溝部114の深さは適宜変更してよい。但し、第2溝部114の深さが深いほど劈開補助機能が向上する傾向があり、1μm以下ではほとんど効果が得られないため、第2溝部114の深さは2μm以上とすることが好ましい。第2溝部114の深さを活性層105及び電子障壁層107よりも浅くすると、台座部113を形成しなくてもリーク電流を抑制することができるはずである。しかし、通常、活性層105及び電子障壁層107は半導体層積層体の表面から0.5〜1.0μmの位置に形成する。従って、リッジ部110の底面から活性層105までの距離は0.1μm〜0.2μmしかなく、これらの層を突き抜けない浅い溝部では、劈開補助機能を発揮できない。また、劈開補助機能は溝の深さが深いほど向上するが、あまり深すぎると、プロセス中の残渣が溜まりやすくなったり、ウェハ割れのリスクが高まったりするため、第2溝部114の深さは最大でも5μm程度とすることが好ましい。   In the present embodiment, the depth of the second groove 114 formed from the cleavage guide groove 114A is 3 μm, but the depth of the second groove 114 may be changed as appropriate. However, as the depth of the second groove 114 is deeper, the cleavage assisting function tends to be improved, and an effect is hardly obtained at 1 μm or less. Therefore, the depth of the second groove 114 is preferably 2 μm or more. If the depth of the second groove portion 114 is shallower than that of the active layer 105 and the electron barrier layer 107, the leakage current should be able to be suppressed without forming the pedestal portion 113. However, the active layer 105 and the electron barrier layer 107 are usually formed at a position of 0.5 to 1.0 μm from the surface of the semiconductor layer stack. Accordingly, the distance from the bottom surface of the ridge portion 110 to the active layer 105 is only 0.1 μm to 0.2 μm, and a shallow groove portion that does not penetrate these layers cannot exhibit the cleavage assist function. In addition, the cleaving assist function is improved as the depth of the groove is deeper. However, if the depth is too deep, residues in the process are likely to accumulate or the risk of wafer cracking increases. The maximum is preferably about 5 μm.

本実施形態においては、第1溝部112の深さを0.5μm程度としたが、この深さは活性層105及び電子障壁層107を突き抜けない深さであれば、適宜変更してかまわない。第1溝部112が電子障壁層107及び活性層105を突き抜けると、第1溝部112の被エッチング表面が活性層105及び電子障壁層107と接続してリークパスが形成される。また、第2溝部114よりもp型電極115との距離が近いため、リーク電流も非常に大きくなる。リッジ部110の底面及び側壁に形成された誘電体層109による光閉じ込めの強さは、第1溝部112の深さにより決まる。活性層105からリッジ部110の底面までの距離は、残し厚と呼ばれ、水平広がり角を決める重要な設計要因である。この水平広がり角を設計通りに実現し、且つ高信頼性の高出力レーザを実現するためには、第1溝部112(リッジストライプ導波路の底面)が電子障壁層を突き抜けないような設計を行うことが重要である。   In the present embodiment, the depth of the first groove portion 112 is set to about 0.5 μm, but this depth may be appropriately changed as long as the depth does not penetrate the active layer 105 and the electron barrier layer 107. When the first groove 112 penetrates the electron barrier layer 107 and the active layer 105, the surface to be etched of the first groove 112 is connected to the active layer 105 and the electron barrier layer 107 to form a leak path. In addition, since the distance to the p-type electrode 115 is shorter than the second groove 114, the leakage current is also very large. The strength of light confinement by the dielectric layer 109 formed on the bottom and side walls of the ridge 110 is determined by the depth of the first groove 112. The distance from the active layer 105 to the bottom surface of the ridge 110 is called the remaining thickness and is an important design factor that determines the horizontal spread angle. In order to realize this horizontal divergence angle as designed and to realize a high-reliability high-power laser, the first groove 112 (the bottom surface of the ridge stripe waveguide) is designed not to penetrate the electron barrier layer. This is very important.

本実施形態では、第1溝部112を形成することにより、リッジ部110と台座部113とを同時に形成している。従って、台座部113とリッジ部110を構成する半導体層の表面は同じ高さとなる。しかし、誘電体層109は、リッジ部110の上に開口部を有している。このため、台座部113の最表面は誘電体層109の膜厚分だけリッジ部110の最表面よりも高くなる。これにより、組み立て実装時に、リッジ部110を保護する効果が高くなり、半導体レーザ装置の歩留りを向上することができる。また、台座部113の表面及び第1溝部112の側壁及び底面が誘電体層109により保護されるため、台座部113の表面に付着したパーティクル等により新たなリークパスが形成されることを防ぐこともできる。   In the present embodiment, by forming the first groove portion 112, the ridge portion 110 and the pedestal portion 113 are formed simultaneously. Therefore, the surfaces of the semiconductor layers constituting the pedestal portion 113 and the ridge portion 110 have the same height. However, the dielectric layer 109 has an opening on the ridge 110. For this reason, the outermost surface of the pedestal 113 is higher than the outermost surface of the ridge 110 by the thickness of the dielectric layer 109. As a result, the effect of protecting the ridge portion 110 during assembly mounting is increased, and the yield of the semiconductor laser device can be improved. Further, since the surface of the pedestal 113 and the side walls and bottom of the first groove 112 are protected by the dielectric layer 109, it is possible to prevent a new leak path from being formed by particles attached to the surface of the pedestal 113. it can.

本実施形態においては、台座部113の表面層をリッジ部110の表面層と同一のp型コンタクト層としている。p型コンタクト層は1020cm3程度の高濃度のMgをドープした層であるため、n型化しにくい層であると推測され、第1溝部112と第2溝部114の表面n型化層によるリークパスを分断するには好適な層である。 In the present embodiment, the surface layer of the pedestal portion 113 is the same p-type contact layer as the surface layer of the ridge portion 110. Since the p-type contact layer is a layer doped with Mg at a high concentration of about 10 20 cm 3 , it is assumed that the p-type contact layer is a layer that is difficult to be n-type, and depends on the surface n-type layer of the first groove 112 and the second groove 114. This layer is suitable for dividing the leak path.

本実施形態では、前方端面118及び後方端面119において第2溝部114をリッジ部110の両側に一つずつ設けたが、図8に示すようにリッジ部の両側のそれぞれに複数の第2溝部114が形成されていてもよい。劈開ガイド溝の先端部を適切な角度にすることにより、1次劈開時に発生するクラックを溝先端部に集中させることができる。このため、先端部の数を増やすことにより、劈開の精度を向上させることができる。図8において隣接するリッジ部110との間に3個の劈開ガイド溝を形成する例を示したが、共振器幅等を考慮するとリッジ部110同士の間に形成する劈開ガイド溝の数は2〜5個程度とすることが好ましい。   In the present embodiment, one second groove portion 114 is provided on each side of the ridge portion 110 on the front end surface 118 and the rear end surface 119, but a plurality of second groove portions 114 are provided on both sides of the ridge portion as shown in FIG. May be formed. By setting the tip of the cleavage guide groove to an appropriate angle, cracks generated during the primary cleavage can be concentrated on the tip of the groove. For this reason, the precision of cleavage can be improved by increasing the number of front-end | tip parts. Although FIG. 8 shows an example in which three cleavage guide grooves are formed between adjacent ridge portions 110, the number of cleavage guide grooves formed between the ridge portions 110 is 2 in consideration of the resonator width and the like. It is preferable that the number is about 5 or so.

また、図9に示すように共振器となる半導体層積層体100の左右の側面に第3溝部130を形成してもよい。共振器側面は、結晶の劈開方向と異なるため、ダイヤモンド針又はレーザ光等によるスクライブを用いて分割する手法が一般的である。しかし、スクライブを形成する際に物理的な破壊を伴うためにリークパスが発生しやすい。台座部113によって、第1溝部112と分離した第3溝部130の内部にスクライブを形成することにより、活性層及びpn接合部分の破壊によるリークパスの発生を防ぐことができる。第3溝部130はリッジ導波路からは最も離れているため、第2溝部114に比べるとリークの影響を受けにくい。しかし、半導体レーザ装置を低コスト化するために、共振器幅を小さくすると、ワイヤボンディング部を確保するために、図10に示すようにリッジ導波路を半導体レーザ装置の中心からずらして配置することが必要になる。このような配置では第2溝部114も第3溝部130もリッジ導波路部からの距離はほとんど変わらず、溝部の大きさが大きい分だけ、第3溝部130により生じるリークパスが大きくなる。このような場合には台座部113で分離された第3溝部130を設けることにより、リークパスを大きく抑制できる。第3溝部130の深さは、活性層105を突き抜けn型層まで到達する深さであればよいが、プロセスの工数的には、第2溝部114と同じ深さの溝を第2溝部114と同時に形成することが好ましい。また、図11のように、第2溝部114と第3溝部130とを連続して一体に形成してもよい。   In addition, as shown in FIG. 9, the third groove 130 may be formed on the left and right side surfaces of the semiconductor layer stack 100 that becomes the resonator. Since the side surface of the resonator is different from the cleavage direction of the crystal, a method of dividing using a scribe by a diamond needle or a laser beam is common. However, a leak path is likely to occur due to physical destruction when the scribe is formed. By forming a scribe in the third groove part 130 separated from the first groove part 112 by the pedestal part 113, it is possible to prevent the occurrence of a leak path due to the destruction of the active layer and the pn junction part. Since the third groove 130 is farthest from the ridge waveguide, it is less susceptible to leakage than the second groove 114. However, if the resonator width is reduced to reduce the cost of the semiconductor laser device, the ridge waveguide is shifted from the center of the semiconductor laser device as shown in FIG. 10 in order to secure the wire bonding portion. Is required. In such an arrangement, the distance from the ridge waveguide portion of the second groove portion 114 and the third groove portion 130 is almost the same, and the leak path generated by the third groove portion 130 is increased by the size of the groove portion. In such a case, the leakage path can be greatly suppressed by providing the third groove portion 130 separated by the pedestal portion 113. The depth of the third groove 130 may be any depth that penetrates the active layer 105 and reaches the n-type layer. However, in terms of the number of processes, the groove having the same depth as the second groove 114 is formed in the second groove 114. It is preferable to form it simultaneously. In addition, as shown in FIG. 11, the second groove portion 114 and the third groove portion 130 may be formed continuously and integrally.

本実施形態のようなリーク抑制構造を導入することにより、リッジ導波路の上部に形成されたp型電極から注入された電流が溝部表面のドライエッチング面をリークパスとして流れることを防ぐことができる。従って、半導体レーザ装置のリーク電流を抑制し、高出力及び高信頼性の窒化物半導体レーザを作製することができる。   By introducing the leak suppressing structure as in the present embodiment, it is possible to prevent the current injected from the p-type electrode formed on the upper part of the ridge waveguide from flowing as a leak path on the dry etching surface of the groove surface. Therefore, the leakage current of the semiconductor laser device can be suppressed, and a high output and high reliability nitride semiconductor laser can be manufactured.

(第2の実施形態)
以下に、第2の実施形態を図面を参照して説明する。図12(a)〜(c)は第2の実施形態に係る半導体レーザ装置であり、(a)は平面構成を示し、(b)は(a)のXIIb−XIIb線における断面構成を示し、(c)は(a)のXIIc−XIIc線における断面構成を示している。図12において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
(Second Embodiment)
Hereinafter, a second embodiment will be described with reference to the drawings. 12A to 12C show a semiconductor laser device according to the second embodiment, where FIG. 12A shows a planar configuration, FIG. 12B shows a cross-sectional configuration taken along line XIIb-XIIb in FIG. (C) has shown the cross-sectional structure in the XIIc-XIIc line | wire of (a). In FIG. 12, the same components as those in FIG.

図12に示すように本実施形態の半導体レーザ装置は、p型電極115が前方端面118及び後方端面119と間隔をおいて形成されている。p型電極115は前方端面118及び後方端面119から5μmだけ離間して形成されており、端面非注入部140が確保されている。共振器の左右端面にも、第2溝部と同じ深さの第3溝部130が左右側面に沿って全体に形成されている。   As shown in FIG. 12, in the semiconductor laser device of this embodiment, the p-type electrode 115 is formed with a distance from the front end face 118 and the rear end face 119. The p-type electrode 115 is formed 5 μm away from the front end face 118 and the rear end face 119, and the end face non-injection portion 140 is secured. Also on the left and right end faces of the resonator, third groove portions 130 having the same depth as the second groove portions are formed entirely along the left and right side surfaces.

本実施形態の半導体レーザを作製する方法については第1の実施形態とほぼ同一であるため詳細は省略する。第1の実施形態と異なる点は、p型電極115を前方端面118及び後方端面119から一定の距離だけ離間して形成する点である。共振器の前方端面118及び後方端面119は結晶の劈開により形成するため、スクライブを用いて形成する必要がある共振器の側面と異なり、物理的な破壊によるリークパスは存在しない。しかし、微小な表面欠陥や端面コート膜形成時のダメージ層がリークパスとなる可能性がある。前方端面118及び後方端面119の近傍にp型電極115を形成せずに、端面非注入部140を確保することにより、前方端面118及び後方端面119からのリークを抑制でき、リーク電流をさらに約1/2に低減し、CODレベルも約100mW向上することが明らかとなった。   Since the method of manufacturing the semiconductor laser of this embodiment is almost the same as that of the first embodiment, the details are omitted. The difference from the first embodiment is that the p-type electrode 115 is formed at a certain distance from the front end face 118 and the rear end face 119. Since the front end face 118 and the rear end face 119 of the resonator are formed by cleaving the crystal, there is no leak path due to physical destruction unlike the side face of the resonator that needs to be formed using scribe. However, there is a possibility that a minute surface defect or a damage layer at the time of forming the end face coating film becomes a leak path. By securing the end surface non-injection portion 140 without forming the p-type electrode 115 in the vicinity of the front end surface 118 and the rear end surface 119, leakage from the front end surface 118 and the rear end surface 119 can be suppressed, and leakage current can be further reduced. It was found that the COD level was improved by about 100 mW.

本実施形態では端面非注入部140の長さは5μmとしたが、端面非注入部140の長さは適宜変更してよい。端面非注入部140の長さを長くするほどリーク電流を抑制できると考えられる。しかし、長くしすぎると電流注入がなく導波路の利得及び損失がある過飽和吸収領域が増加してしまうため、発振閾値の増大や、スロープ効率の跳びが大きくなる。従って、端面非注入部140は前方端面118及び後方端面119のそれぞれの側において、5μm〜10μm程度の長さとすることが好ましい。端面非注入部140の共振器長に対する割合は、5%〜30%程度とすることが好ましい。   In this embodiment, the length of the end surface non-injection portion 140 is 5 μm, but the length of the end surface non-injection portion 140 may be changed as appropriate. It is considered that the leakage current can be suppressed as the length of the end face non-injection part 140 is increased. However, if the length is too long, there will be no current injection and the saturable absorption region with the gain and loss of the waveguide will increase, so that the oscillation threshold will increase and the slope efficiency will jump greatly. Therefore, it is preferable that the end surface non-injection part 140 has a length of about 5 μm to 10 μm on each side of the front end surface 118 and the rear end surface 119. The ratio of the end face non-injection portion 140 to the resonator length is preferably about 5% to 30%.

また、端面部近傍領域において光吸収をなくした端面窓構造を採用すれば、発振閾値の増大や、スロープ効率の跳びを抑えることができるので、端面非注入部140の長さをさらに長くし、リーク電流を低減できる。端面窓構造により端面温度の上昇も抑制できるため、より高出力の窒化物半導体レーザ装置を実現できる。   Further, by adopting an end face window structure that eliminates light absorption in the end face portion vicinity region, it is possible to suppress an increase in oscillation threshold and a jump in slope efficiency, so that the length of the end face non-injection portion 140 is further increased, Leakage current can be reduced. Since the end face temperature can be suppressed by the end face window structure, a higher output nitride semiconductor laser device can be realized.

図12においては、第2溝部114と第3溝部130とを一体に形成する例を示したが、第2溝部114と第3溝部130とを一体に形成する必要はない。また、第3溝部130は形成しなくてもよい。   Although FIG. 12 shows an example in which the second groove portion 114 and the third groove portion 130 are formed integrally, it is not necessary to form the second groove portion 114 and the third groove portion 130 integrally. Further, the third groove portion 130 may not be formed.

第2の実施形態による端面非注入部を導入することにより、リッジ導波路の上部に形成されたp型電極から注入された電流が前方端面及び後方端面をリークパスとして流れるリーク電流も防ぐことができる。従って、半導体レーザ装置のリーク電流を抑制した高出力及び高信頼性の窒化物半導体レーザを作製することができる。   By introducing the end face non-injection portion according to the second embodiment, it is possible to prevent the leakage current flowing from the p-type electrode formed on the top of the ridge waveguide from flowing through the front end face and the rear end face as a leak path. . Therefore, a high-output and high-reliability nitride semiconductor laser in which the leakage current of the semiconductor laser device is suppressed can be manufactured.

本発明係る半導体レーザ装置は、劈開が容易で且つ微小リーク電流を抑制した窒化物半導体レーザ装置を実現でき、青色光等を用いた高密度光ディスクの書き込み及び読み出し光源として使用できる、高出力・高信頼性の青紫色半導体レーザ装置等として有用である。   The semiconductor laser device according to the present invention can realize a nitride semiconductor laser device that can be easily cleaved and suppresses a minute leakage current, and can be used as a light source for writing and reading a high-density optical disk using blue light or the like. It is useful as a reliable blue-violet semiconductor laser device.

100 半導体層積層体
101 基板
102 n型GaN層
103 n型クラッド層
104 n型ガイド層
105 活性層
106 p型ガイド層
107 電子障壁層
108 p型クラッド層
109 誘電体層
110 リッジ部
112 第1溝部
113 台座部
114 第2溝部
114A 劈開ガイド溝
115 p型電極
116 パッド電極
117 n型電極
118 前方端面
119 後方端面
130 第3溝部
140 端面非注入部
201 n型層
202 n型半導体層
DESCRIPTION OF SYMBOLS 100 Semiconductor layer laminated body 101 Substrate 102 n-type GaN layer 103 n-type clad layer 104 n-type guide layer 105 Active layer 106 p-type guide layer 107 Electron barrier layer 108 p-type clad layer 109 Dielectric layer 110 Ridge part 112 First groove part 113 Pedestal part 114 Second groove part 114A Cleaving guide groove 115 p-type electrode 116 pad electrode 117 n-type electrode 118 front end face 119 rear end face 130 third groove part 140 end face non-injection part 201 n-type layer 202 n-type semiconductor layer

Claims (18)

基板の上に順次積層されたn型クラッド層、活性層及びp型クラッド層を含み、共振器を構成する半導体層積層体を備え、
前記半導体層積層体は、
光を出射する前方端面と該前方端面と反対側の後方端面との間にストライプ状に延びるリッジ部と、
前記リッジ部の両側方に形成された第1溝部と、
前記第1溝部により前記リッジ部と分離された台座部と、
前記台座部において前記前方端面及び後方端面を含む領域にそれぞれ形成され、前記第1溝部と分離した第2溝部とを有し、
前記第2溝部の深さは、前記第1溝部よりも深いことを特徴とする半導体レーザ装置。
A semiconductor layer stack comprising an n-type cladding layer, an active layer and a p-type cladding layer sequentially stacked on a substrate, and constituting a resonator;
The semiconductor layer stack is
A ridge portion extending in a stripe shape between a front end face that emits light and a rear end face opposite to the front end face;
A first groove formed on both sides of the ridge,
A pedestal portion separated from the ridge portion by the first groove portion;
The pedestal portion is formed in each region including the front end surface and the rear end surface, and has a second groove portion separated from the first groove portion,
2. The semiconductor laser device according to claim 1, wherein a depth of the second groove is deeper than that of the first groove.
前記第2溝部は活性層に到達する深さであることを特徴とする請求項1に記載の半導体レーザ装置。   The semiconductor laser device according to claim 1, wherein the second groove has a depth reaching the active layer. 前記第2溝部の深さは2μm以上であることを特徴とする請求項2に記載の半導体レーザ装置。   The semiconductor laser device according to claim 2, wherein the depth of the second groove is 2 μm or more. 前記第2溝部は、前記リッジ部の両側方のそれぞれに複数形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体レーザ装置。   4. The semiconductor laser device according to claim 1, wherein a plurality of the second groove portions are formed on both sides of the ridge portion. 5. 前記第2溝部の底面及び側壁部は誘電体層により覆われていることを特徴とする請求項1〜4のいずれか1項に記載の半導体レーザ装置。   5. The semiconductor laser device according to claim 1, wherein a bottom surface and a side wall of the second groove are covered with a dielectric layer. 前記第1溝部は、前記活性層に到達しない深さであることを特徴とする請求項1〜5のいずれか1項に記載の半導体レーザ装置。   6. The semiconductor laser device according to claim 1, wherein the first groove has a depth that does not reach the active layer. 前記半導体層積層体は前記活性層とp型クラッド層の間に形成された電子障壁層を含み、
前記第1溝部は、前記電子障壁層に到達しない深さであることを特徴とする請求項1〜6のいずれかに1項に記載の半導体レーザ装置。
The semiconductor layer stack includes an electron barrier layer formed between the active layer and a p-type cladding layer,
The semiconductor laser device according to claim 1, wherein the first groove has a depth that does not reach the electron barrier layer.
前記電子障壁層は、前記p型クラッド層よりもバンドギャップが大きいことを特徴とする請求項7に記載の半導体レーザ装置。   The semiconductor laser device according to claim 7, wherein the electron barrier layer has a band gap larger than that of the p-type cladding layer. 前記台座部の上面は、前記リッジ部の上面と等しいかそれよりも高い位置に形成されていることを特徴とする請求項1〜8のいずれか1項に記載の半導体レーザ装置。   9. The semiconductor laser device according to claim 1, wherein the upper surface of the pedestal portion is formed at a position equal to or higher than the upper surface of the ridge portion. 前記台座部の上面は非エッチング面であることを特徴とする請求項1〜9のいずれか1項に記載の半導体レーザ装置。   The semiconductor laser device according to claim 1, wherein an upper surface of the pedestal portion is a non-etched surface. 前記台座部を構成する最上層と、前記リッジ部を構成する最上層とは同一の層であることを特徴とする請求項1〜10のいずれか1項に記載の半導体レーザ装置。   11. The semiconductor laser device according to claim 1, wherein an uppermost layer constituting the pedestal portion and an uppermost layer constituting the ridge portion are the same layer. 前記半導体層積層体はp型コンタクト層を含み、
前記台座部を構成する最上層及び前記リッジ部を構成する最上層は前記p型コンタクト層であることを特徴とする請求項11に記載の半導体レーザ装置。
The semiconductor layer stack includes a p-type contact layer,
12. The semiconductor laser device according to claim 11, wherein the uppermost layer constituting the pedestal portion and the uppermost layer constituting the ridge portion are the p-type contact layer.
前記台座部は、上面が誘電体層により覆われていることを特徴とする請求項1〜12のいずれか1項に記載の半導体レーザ装置。   The semiconductor laser device according to claim 1, wherein an upper surface of the pedestal portion is covered with a dielectric layer. 前記半導体層積層体は、
前記リッジ部と平行な側面と、
前記側面を含む領域に形成され、前記リッジ部と平行に延びる第3溝部とを有し、
前記第3溝部は前記台座部により前記第1溝部と分離していることを特徴とする請求項1〜13のいずれか1項に記載の半導体レーザ装置。
The semiconductor layer stack is
A side surface parallel to the ridge portion;
A third groove formed in a region including the side surface and extending in parallel with the ridge;
The semiconductor laser device according to claim 1, wherein the third groove portion is separated from the first groove portion by the pedestal portion.
前記第3溝部の深さは、前記第2溝部と同一であることを特徴とする請求項14に記載の半導体レーザ装置。   The semiconductor laser device according to claim 14, wherein a depth of the third groove portion is the same as that of the second groove portion. 前記第3溝部の底面及び側壁部は誘電体層で覆われていることを特徴とする請求項14又は15に記載の半導体レーザ装置。   16. The semiconductor laser device according to claim 14, wherein a bottom surface and a side wall portion of the third groove portion are covered with a dielectric layer. 前記第3溝部は、前記第2溝部と連続していることを特徴とする請求項14〜16のいずれか1項に記載の半導体レーザ装置。   17. The semiconductor laser device according to claim 14, wherein the third groove portion is continuous with the second groove portion. 前記リッジ部の上面に形成されたp型電極をさらに備え、
前記p型電極は前記前方端面及び前記後方端面から離間していることを特徴とする請求項1〜17のいずれか1項に記載の半導体レーザ装置。
A p-type electrode formed on the upper surface of the ridge portion;
The semiconductor laser device according to claim 1, wherein the p-type electrode is separated from the front end surface and the rear end surface.
JP2009170203A 2009-07-21 2009-07-21 Semiconductor laser device Pending JP2011029224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009170203A JP2011029224A (en) 2009-07-21 2009-07-21 Semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170203A JP2011029224A (en) 2009-07-21 2009-07-21 Semiconductor laser device

Publications (1)

Publication Number Publication Date
JP2011029224A true JP2011029224A (en) 2011-02-10

Family

ID=43637681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170203A Pending JP2011029224A (en) 2009-07-21 2009-07-21 Semiconductor laser device

Country Status (1)

Country Link
JP (1) JP2011029224A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017537474A (en) * 2014-11-28 2017-12-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic component and method of manufacturing optoelectronic component
WO2018020793A1 (en) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
WO2018180952A1 (en) * 2017-03-29 2018-10-04 パナソニックIpマネジメント株式会社 Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device
JP2019192822A (en) * 2018-04-26 2019-10-31 住友電気工業株式会社 Quantum cascade laser
CN111133643A (en) * 2017-09-20 2020-05-08 松下电器产业株式会社 Semiconductor laser element
JPWO2020183813A1 (en) * 2019-03-08 2021-11-25 ローム株式会社 Semiconductor laser device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553746B2 (en) 2014-11-28 2020-02-04 Osram Opto Semiconductors Gmbh Optoelectronic component having a layer with lateral offset inclined side surfaces
US11031524B2 (en) 2014-11-28 2021-06-08 Osram Oled Gmbh Optoelectronic component having a layer with lateral offset inclined side surfaces
JP2017537474A (en) * 2014-11-28 2017-12-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic component and method of manufacturing optoelectronic component
WO2018020793A1 (en) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JPWO2018020793A1 (en) * 2016-07-26 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 Semiconductor light emitting device and method of manufacturing semiconductor light emitting device
JPWO2018180952A1 (en) * 2017-03-29 2020-02-06 パナソニックIpマネジメント株式会社 Nitride semiconductor light emitting device, method of manufacturing nitride semiconductor light emitting device, and nitride semiconductor light emitting device
WO2018180952A1 (en) * 2017-03-29 2018-10-04 パナソニックIpマネジメント株式会社 Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device
US11309688B2 (en) 2017-03-29 2022-04-19 Nuvoton Technology Corporation Japan Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device
JP7146736B2 (en) 2017-03-29 2022-10-04 ヌヴォトンテクノロジージャパン株式会社 Manufacturing method of nitride semiconductor light emitting device
JP7362864B2 (en) 2017-03-29 2023-10-17 ヌヴォトンテクノロジージャパン株式会社 Nitride semiconductor light emitting device, method for manufacturing the nitride semiconductor light emitting device, and nitride semiconductor light emitting device
CN111133643A (en) * 2017-09-20 2020-05-08 松下电器产业株式会社 Semiconductor laser element
CN111133643B (en) * 2017-09-20 2023-10-20 松下控股株式会社 Semiconductor laser device
JP2019192822A (en) * 2018-04-26 2019-10-31 住友電気工業株式会社 Quantum cascade laser
JP7028049B2 (en) 2018-04-26 2022-03-02 住友電気工業株式会社 Quantum cascade laser
JPWO2020183813A1 (en) * 2019-03-08 2021-11-25 ローム株式会社 Semiconductor laser device

Similar Documents

Publication Publication Date Title
JP4614988B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP5151400B2 (en) Manufacturing method of semiconductor device
US20110124140A1 (en) Semiconductor laser device and manufacturing method thereof
JP4446315B2 (en) Nitride semiconductor laser device manufacturing method
JP2010074131A (en) Semiconductor light emitting device and method for manufacturing same
JP2008124438A (en) Method of manufacturing semiconductor optical element
KR101254817B1 (en) Semiconductor laser diode
JP2008311434A (en) Manufacturing method of semiconductor optical element
JP2011029224A (en) Semiconductor laser device
JP5697907B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2015167263A (en) semiconductor laser element
US20090122822A1 (en) Semiconductor device having trench extending perpendicularly to cleaved plane and manufacturing method of the same
JP2009158647A (en) Nitride semiconductor laser element and method of fabricating the same
US20090227055A1 (en) Method of manufacturing semiconductor optical element
JP5347236B2 (en) Semiconductor optical device manufacturing method
JP2009277684A (en) Semiconductor laser device
JP2010123869A (en) Nitride semiconductor laser element
JP5150581B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
JP2008205507A (en) Method for manufacturing semiconductor light element
JP2008300802A (en) Semiconductor laser element and method of manufacturing same
US8526477B2 (en) Semiconductor light emitting device
JP4959644B2 (en) Semiconductor laser device, semiconductor wafer, and manufacturing method of semiconductor laser device
JP2011258883A (en) Semiconductor laser
US8891572B2 (en) Semiconductor laser device having reflecting and emitting surfaces
JP4890509B2 (en) Manufacturing method of semiconductor light emitting device