JP4926234B2 - Signal transmission method in control / monitor signal transmission system - Google Patents

Signal transmission method in control / monitor signal transmission system Download PDF

Info

Publication number
JP4926234B2
JP4926234B2 JP2009288522A JP2009288522A JP4926234B2 JP 4926234 B2 JP4926234 B2 JP 4926234B2 JP 2009288522 A JP2009288522 A JP 2009288522A JP 2009288522 A JP2009288522 A JP 2009288522A JP 4926234 B2 JP4926234 B2 JP 4926234B2
Authority
JP
Japan
Prior art keywords
signal
data
control
pulse
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009288522A
Other languages
Japanese (ja)
Other versions
JP2011130305A (en
Inventor
善胤 齋藤
憲治 錦戸
Original Assignee
株式会社 エニイワイヤ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 エニイワイヤ filed Critical 株式会社 エニイワイヤ
Priority to JP2009288522A priority Critical patent/JP4926234B2/en
Publication of JP2011130305A publication Critical patent/JP2011130305A/en
Application granted granted Critical
Publication of JP4926234B2 publication Critical patent/JP4926234B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Selective Calling Equipment (AREA)

Description

本発明は、単一の制御部と複数の被制御装置を備え、制御部及びデータ信号線に親局が接続され、複数の被制御装置に対応する複数の子局が、共通のデータ信号線及び対応する被制御装置に接続される構成の制御・監視信号伝送システムに好適な、信号伝送方式に関する。   The present invention includes a single control unit and a plurality of controlled devices, a master station is connected to the control unit and the data signal line, and a plurality of slave stations corresponding to the plurality of controlled devices have a common data signal line The present invention also relates to a signal transmission method suitable for a control / monitor signal transmission system configured to be connected to a corresponding controlled device.

単一の制御部と複数の被制御装置(制御部の指示に応じて動作する被制御部と制御部に情報を送信するセンサ部とで構成されるもの)を備える制御システムにおいて、配線の数を減らすことは、配線スペースの低減、配線工数の低減、装置製作工期の低減、或いは設備の小型化に繋がり、これによって、設備の信頼性向上、コスト低減などを図ることができる。   In a control system having a single control unit and a plurality of controlled devices (consisting of a controlled unit that operates in response to an instruction from the control unit and a sensor unit that transmits information to the control unit), the number of wires Reduction of wiring leads to a reduction in wiring space, a reduction in wiring man-hours, a reduction in device manufacturing time, or downsizing of equipment, thereby making it possible to improve equipment reliability and reduce costs.

そこで、上記のような制御システムにおいて配線の数を減らす試みがなされている。具体的には、電源を含むクロック信号の線路に、各クロックに対応する1つ(1ビット)の制御信号やセンサ信号(被制御装置からの入力信号)を重畳する信号伝送方式を採用することで、制御部と被制御装置の間の省配線が実現されている。   Therefore, attempts have been made to reduce the number of wires in the control system as described above. Specifically, adopt a signal transmission method in which one (1 bit) control signal or sensor signal (input signal from the controlled device) corresponding to each clock is superimposed on the clock signal line including the power supply. Thus, the wiring saving between the control unit and the controlled device is realized.

また、この信号伝送方式において、制御部と被制御装置との間における信号伝送速度を高めるための手法が特開2002−152864号公報に開示されている。ここで開示されている制御・監視信号伝送システムは、制御部及び共通のデータ信号線に親局が接続され、複数の被制御装置に対応する複数の子局が、共通のデータ信号線及び対応する被制御装置に接続される構成となる。そして、クロックの1周期毎の後半又は前半を更に制御信号エリア及び監視信号エリアとに時分割し、各々に制御信号及び監視信号を重畳し検出する。これにより、電源を含むクロック信号に、制御部から被制御部への制御信号に加えて、センサ部から制御部への監視信号をも重畳することができる。従って、制御部と被制御部およびセンサ部間の双方向の高速な信号伝送を実現することができると共に、制御信号と監視信号とを共通のデータ信号線に出力し、かつ、これらを同時に双方向に伝送することができる。この結果、共通のデータ信号線において制御信号又は監視信号を伝送する期間を別々に設ける必要をなくすことができ、信号伝送の速度(レート)を従来の2倍に高速化することができる。   Further, in this signal transmission method, Japanese Patent Laid-Open No. 2002-152864 discloses a technique for increasing the signal transmission speed between the control unit and the controlled device. In the control / monitor signal transmission system disclosed herein, a master station is connected to a control unit and a common data signal line, and a plurality of slave stations corresponding to a plurality of controlled devices are connected to a common data signal line and a corresponding data signal line. Connected to the controlled device. Then, the latter half or the first half of each cycle of the clock is further time-divided into a control signal area and a monitor signal area, and the control signal and the monitor signal are superimposed and detected on each. Thereby, in addition to the control signal from the control unit to the controlled unit, the monitoring signal from the sensor unit to the control unit can be superimposed on the clock signal including the power supply. Therefore, bidirectional high-speed signal transmission between the control unit, the controlled unit, and the sensor unit can be realized, and the control signal and the monitoring signal can be output to a common data signal line, and both can be simultaneously transmitted. Can be transmitted in the same direction. As a result, it is not necessary to separately provide a period for transmitting the control signal or the monitoring signal in the common data signal line, and the signal transmission speed (rate) can be increased to twice the conventional speed.

特開2002−152864号公報JP 2002-152864 A

上記の制御・監視信号伝送システムで採用されている伝送方式においては、伝送クロックの1周期毎に、電圧レベルの変化、すなわちパルス信号の変化を各子局が認識することで、実質的に双方向の信号伝送(全二重)が可能となっている。ところが、パルス信号が変化する時間、すなわち立ち上がり点、または立ち下り点以外の時間に、ノイズなどによる電圧変化が生じると、その変化が極めて短い時間のものであったとしてもパルス信号の変化とみなされ、パルス信号が本来意図するデータ値とは異なる値として認識されるという問題があった。   In the transmission system employed in the control / monitor signal transmission system described above, each slave station recognizes a change in voltage level, that is, a change in pulse signal for each cycle of the transmission clock, so that both Direction signal transmission (full duplex) is possible. However, if a voltage change due to noise occurs at the time when the pulse signal changes, that is, at a time other than the rising point or the falling point, it is regarded as a change in the pulse signal even if the change is for a very short time. There is a problem that the pulse signal is recognized as a value different from the originally intended data value.

そこで本発明は、単一の制御部と複数の被制御装置を備えた制御・監視信号伝送システムにおいて、親局と子局との伝送信号にノイズがのった場合であっても、データ値を正確に伝送できる信号伝送方式を提供することを目的とする。   Therefore, the present invention provides a control / monitor signal transmission system including a single control unit and a plurality of controlled devices, even if noise is applied to a transmission signal between a master station and a slave station. An object of the present invention is to provide a signal transmission method capable of accurately transmitting the signal.

本発明に係る信号伝送方式は、制御部および共通のデータ信号線に接続された親局と、前記共通のデータ信号線および対応する被制御装置に接続された複数の子局を備えた制御・監視信号伝送システムにおいて使用されるものである。前記被制御装置は、前記制御部の出力指示に応じて動作する被制御部および/または前記制御部へ入力情報を伝えるセンサ部を有する。前記親局は、所定の周期の伝送クロックに同期した所定のタイミング信号を発生するためのタイミング発生手段を有する。また、前記親局は、前記タイミング信号の制御下で、前記制御部からの制御データの値に応じて、制御データ信号として一連のパルス状信号を、前記データ信号線に出力すると共に、前記タイミング信号の制御下で、前記伝送クロックの1周期毎に、前記一連のパルス状信号に重畳された監視データ信号のデータ値を抽出し、これを前記制御部に引き渡す。前記複数の子局の各々は、前記タイミング信号の制御下で、前記伝送クロックの1周期毎に、前記制御データ信号の各データの値を抽出して、前記各データの値の中の自局に対応するデータを対応する前記被制御部に引き渡し、および/または、前記タイミング信号の制御下で、前記伝送クロック信号の1周期毎に、対応する前記センサ部の監視データの値に応じて、前記監視データ信号を前記一連のパルス状信号に重畳する。そして、所定のパルス幅を有するスタート信号の終了を基点とし、前記伝送クロック信号の1周期において、前記制御データを判断すべき所定の時点に所定の時間幅を有する第1信号受信有効時間幅を設け、前記伝送クロック信号の1周期の開始時点に第2信号受信有効時間幅を設け、前記パルス信号の前記第1信号受信有効時間幅および第2信号受信有効時間幅以外では、前記パルス信号の変化信号として受け付けない。   The signal transmission method according to the present invention includes a control unit including a control unit and a master station connected to a common data signal line, and a plurality of slave stations connected to the common data signal line and a corresponding controlled device. It is used in a supervisory signal transmission system. The controlled device includes a controlled unit that operates in accordance with an output instruction from the control unit and / or a sensor unit that transmits input information to the control unit. The master station has timing generating means for generating a predetermined timing signal synchronized with a transmission clock having a predetermined cycle. Further, the master station outputs a series of pulse signals as a control data signal to the data signal line according to the value of the control data from the control unit under the control of the timing signal, and the timing Under the control of the signal, the data value of the monitoring data signal superimposed on the series of pulse signals is extracted for each cycle of the transmission clock, and this is transferred to the control unit. Each of the plurality of slave stations extracts a value of each data of the control data signal for each period of the transmission clock under the control of the timing signal, and the local station in the value of each data According to the value of the monitoring data of the corresponding sensor unit for each cycle of the transmission clock signal under the control of the timing signal, and / or The monitoring data signal is superimposed on the series of pulse signals. Then, based on the end of the start signal having a predetermined pulse width, a first signal reception effective time width having a predetermined time width at a predetermined time point at which the control data should be determined in one cycle of the transmission clock signal. And providing a second signal reception effective time width at the start of one cycle of the transmission clock signal, except for the first signal reception effective time width and the second signal reception effective time width of the pulse signal. Not accepted as a change signal.

前記制御データの値は、前記伝送クロック信号の1周期における複数種類のパルス幅である。 The value of the control data, are multiple types of pulse width der in one cycle of the transmission clock signal.

本発明において、制御データを判断すべき所定の時点とは、パルスの立上る可能性のある全ての時点となる。より具体的には、パルス幅を2種類とした場合、幅が長い場合にパルスが立上る時点と、前記幅が短い場合に前記パルスが立上る時点の双方が、制御データを判断すべき時点となる。   In the present invention, the predetermined time point at which the control data should be determined is all the time points at which the pulse may rise. More specifically, when two types of pulse widths are used, both the time when the pulse rises when the width is long and the time when the pulse rises when the width is short and when the control data should be judged It becomes.

信号受信有効時間幅は、4個のタイマーを使用して設定することができる。すなわち、前記パルス幅が第一の状態と第二の状態をとり、前記第一の状態におけるパルスの変位点を含む前記第1信号受信有効時間幅の始まり時点を、前記パルスが含まれる周期の始まりを基点として第1のタイマーで設定する。また、前記第二の状態におけるパルスの変位点を含む前記第1信号受信有効時間幅の始まり時点を、前記パルスが含まれる周期の始まりを基点として第2のタイマーで設定する。更に、前記第2信号受信有効時間幅の始まり時点を、前記パルスが含まれる周期の始まりを基点として第3のタイマーで設定する。そして、前記第1信号受信有効時間幅および前記第2信号受信有効時間幅の時間幅を第4のタイマーで設定する。   The signal reception effective time width can be set using four timers. That is, the pulse width takes the first state and the second state, and the start time point of the first signal reception effective time width including the pulse displacement point in the first state is represented by the period in which the pulse is included. Set with the first timer from the beginning. Further, the start point of the first signal reception effective time width including the pulse displacement point in the second state is set by the second timer with the start of the cycle including the pulse as a base point. Furthermore, the start point of the second signal reception effective time width is set by the third timer with the start of the cycle including the pulse as a base point. Then, a time width between the first signal reception effective time width and the second signal reception effective time width is set by a fourth timer.

本発明に係る信号伝送方式では、親局と子局との間で伝送される、一連のパルス状信号の1周期おいて、子局に、伝送クロック信号の1周期の開始時点、および、制御データを判断すべき所定の時点に所定の時間幅を有する信号受信有効時間幅を設けさせ、この信号受信有効時間幅以外では、子局はパルス信号の変化信号として受け付けない。そのため、伝送信号にノイズがのった場合であっても、そのノイズがパルス信号の変化として誤認されることはなく、従って、データ値を正確に伝送できる。なお、信号受信有効時間幅の時間幅を、子局がパルス信号の変化を検知できる範囲で極めて短いものとすれば、信号受信有効時間幅にノイズがのる可能性は極めて低いものとなるため、実用は可能である。   In the signal transmission system according to the present invention, in one cycle of a series of pulse signals transmitted between the master station and the slave station, the start point of one cycle of the transmission clock signal and the control are transmitted to the slave station. A signal reception effective time width having a predetermined time width is provided at a predetermined time point at which data should be determined, and the slave station does not accept the change signal of the pulse signal except for this signal reception effective time width. Therefore, even when noise is added to the transmission signal, the noise is not mistaken as a change in the pulse signal, and therefore the data value can be transmitted accurately. In addition, if the time width of the signal reception effective time width is extremely short as long as the slave station can detect the change of the pulse signal, the possibility that noise will be added to the signal reception effective time width is extremely low. Practical use is possible.

本発明に係る信号伝送方式の実施例において設定される信号受信有効時間幅を示す、伝送信号のタイムチャート図である。It is a time chart figure of the transmission signal which shows the signal reception effective time width set in the Example of the signal transmission system based on this invention. 同信号伝送方式が採用された制御・監視信号伝送システムの概略構成を示すシステム構成図である。1 is a system configuration diagram showing a schematic configuration of a control / monitor signal transmission system employing the same signal transmission method. 親局のシステム構成図である。It is a system configuration | structure figure of a master station. 子局出力部のブロック図である。It is a block diagram of a slave station output unit. 子局入力部のブロック図である。It is a block diagram of a slave station input part. 親局と子局との間で授受される信号のタイムチャート図である。It is a time chart figure of the signal transmitted / received between a master station and a slave station. 従来の信号伝送方式による、子局において伝送信号から抽出される信号を示し、(a)は伝送信号にノイズがのっていない場合に抽出される信号のタイムチャート図、(b)は伝送信号にノイズがのっている場合に抽出される信号のタイムチャート図である。A signal extracted from a transmission signal in a slave station according to a conventional signal transmission method is shown, (a) is a time chart of a signal extracted when noise is not added to the transmission signal, and (b) is a transmission signal. It is a time chart figure of the signal extracted when there is noise on. 監視データの表現形式として電圧レベルの高低を採用した更に他の実施例において親局と子局との間で授受される信号のタイムチャート図である。It is a time chart figure of the signal transmitted / received between the master station and the slave station in still another embodiment that adopts high and low voltage levels as an expression format of monitoring data.

図1〜6を参照しながら、本発明に係る信号伝送方式の実施例を説明する。
まず、この信号伝送方式が採用されている制御・監視信号伝送システムの構成について説明する。この制御・監視信号伝送システムは、図2に示すように、制御部1および共通のデータ信号線DP、DN(以下、データ信号線DP、DNとする)に接続された親局6と、前記データ信号線DP、DNおよび対応する被制御装置5に接続された複数の子局2を備える。被制御装置5は、制御部1の出力指示に応じて動作する被制御部51と、制御部1へ入力情報を伝えるセンサ部52を有している。被制御部51は、被制御装置5を構成する種々の部品、例えば、アクチュエータ、(ステッピング)モータ、ソレノイド、電磁弁、リレー、サイリスタ、ランプ等からなる。一方、センサ部52は、対応する被制御部51に応じて選択され、例えば、リードスイッチ、マイクロスイッチ、押釦スイッチ、光センサ等からなり、オン、オフの状態(2値信号)を出力する。
An embodiment of a signal transmission method according to the present invention will be described with reference to FIGS.
First, the configuration of a control / monitor signal transmission system employing this signal transmission method will be described. As shown in FIG. 2, the control / monitor signal transmission system includes a master station 6 connected to the control unit 1 and common data signal lines DP and DN (hereinafter referred to as data signal lines DP and DN), A plurality of slave stations 2 connected to the data signal lines DP and DN and the corresponding controlled devices 5 are provided. The controlled device 5 includes a controlled unit 51 that operates according to an output instruction from the control unit 1 and a sensor unit 52 that transmits input information to the control unit 1. The controlled unit 51 includes various components constituting the controlled device 5, such as an actuator, a (stepping) motor, a solenoid, a solenoid valve, a relay, a thyristor, and a lamp. On the other hand, the sensor unit 52 is selected according to the corresponding controlled unit 51, and includes, for example, a reed switch, a micro switch, a push button switch, an optical sensor, and the like, and outputs an on / off state (binary signal).

制御部1は、例えばプログラマブルコントローラ、コンピュータ等であり、制御データ13を送出する出力ユニット11と、被制御装置5側からのセンサデータ(監視データ信号のデータ)15を受け取る入力ユニット12を有する。そして、これら出力ユニット11と入力ユニット12が親局6に接続されている。   The control unit 1 is, for example, a programmable controller, a computer, and the like, and includes an output unit 11 that transmits control data 13 and an input unit 12 that receives sensor data (monitoring data signal data) 15 from the controlled device 5 side. These output unit 11 and input unit 12 are connected to the master station 6.

親局6は、図3に示すように、出力データ部61、タイミング発生部63、親局出力部64、親局入力部65、入力データ部66を備える。   As shown in FIG. 3, the master station 6 includes an output data unit 61, a timing generation unit 63, a master station output unit 64, a master station input unit 65, and an input data unit 66.

出力データ部61は、制御部1の出力ユニット11から制御データ13として受けた並列データを親局出力部64へ引き渡す。この制御データ13は、被制御部51の動作指示を行うものである。   The output data unit 61 passes the parallel data received as the control data 13 from the output unit 11 of the control unit 1 to the master station output unit 64. This control data 13 is used to instruct the controlled unit 51 to operate.

タイミング発生部63は、発振回路(OSC)71とタイミング発生手段72からなり、OSC71を基にタイミング発生手段72が、この伝送システムのタイミングクロックを生成し親局出力部64に引き渡す。親局出力部64は、制御データ発生手段73とラインドライバ74からなり、制御データ発生手段73が、出力データ部61から受けたデータと、タイミング発生部63から受けたタイミングクロックに基づき一連のパルス状信号である制御データ信号を生成し、ラインドライバ74を介してデータ信号線DP、DNに送出する。ここで、データ信号線DP、DNに送出される制御データ信号は、本発明における、一連のパルス状信号に相当するものであるが、以下、データ信号線DP、DNを流れる制御データ信号を伝送クロック信号というものとする。ラインドライバ74は、また、DC電源75から電源供給を受け、伝送クロック信号とともに、共通データ信号線DP、DNを経由し、子局2の回路電源を供給する。   The timing generation unit 63 includes an oscillation circuit (OSC) 71 and a timing generation unit 72. Based on the OSC 71, the timing generation unit 72 generates a timing clock of the transmission system and passes it to the master station output unit 64. The master station output unit 64 includes a control data generation unit 73 and a line driver 74. The control data generation unit 73 receives a series of pulses based on the data received from the output data unit 61 and the timing clock received from the timing generation unit 63. A control data signal which is a state signal is generated and sent to the data signal lines DP and DN via the line driver 74. Here, the control data signal transmitted to the data signal lines DP and DN corresponds to a series of pulse signals in the present invention, but hereinafter, the control data signal flowing through the data signal lines DP and DN is transmitted. This is called a clock signal. The line driver 74 is also supplied with power from the DC power source 75 and supplies circuit power for the slave station 2 via the common data signal lines DP and DN together with the transmission clock signal.

親局入力部65は監視信号検出手段76と監視データ抽出手段77で構成され、入力データ部66へ入力データを送出する。監視信号検出手段76は、共通データ信号線DP、DNを経由して子局2から送出された監視データ信号を検出する。子局2から送出される監視データ信号は、センサ部52における検知対象の検知の有無が電流レベルとして表わされたもので、スタート信号が送信された後、各子局2から順次受け取るものとなっている。そして、監視データ信号の監視データは、タイミング発生手段72の信号に同期して監視データ抽出手段77で抽出され、直列の入力データとして入力データ部66に送出される。   The master station input unit 65 includes a monitoring signal detection unit 76 and a monitoring data extraction unit 77, and sends input data to the input data unit 66. The monitoring signal detection means 76 detects the monitoring data signal sent from the slave station 2 via the common data signal lines DP and DN. The monitoring data signal transmitted from the slave station 2 is a signal indicating whether or not the detection target in the sensor unit 52 is detected as a current level, and is received sequentially from each slave station 2 after the start signal is transmitted. It has become. The monitoring data of the monitoring data signal is extracted by the monitoring data extraction unit 77 in synchronization with the signal of the timing generation unit 72 and sent to the input data unit 66 as serial input data.

親局入力部65から直列の入力データを受け取った入力データ部66は、その直列の入力データを並列(パラレル)データに変換し、センサデータ15として制御部1の入力ユニット12へ引き渡す。   The input data unit 66 that has received the serial input data from the master station input unit 65 converts the serial input data into parallel data, and delivers it as sensor data 15 to the input unit 12 of the control unit 1.

親局6は、また、伝送インターフェイス回路として、伝送ブリーダ電流回路67を有している。伝送ブリーダ電流回路67は、親局出力部64内のラインドライバ74に接続されており、データ信号線DPとDN間の伝送路を安定化させる。   The master station 6 also has a transmission bleeder current circuit 67 as a transmission interface circuit. The transmission bleeder current circuit 67 is connected to the line driver 74 in the master station output unit 64 and stabilizes the transmission path between the data signal lines DP and DN.

子局2は、子局出力部30と子局入力部40を備え、その各々がデータ信号線DP、DNに接続され、センサ部52から受けた信号を監視データ信号としてデータ信号線DP、DNに送出するとともに、データ信号線DP、DN上を伝送される伝送クロック信号から必要な情報を抽出し、被制御部51を動作させる。   The slave station 2 includes a slave station output unit 30 and a slave station input unit 40, each of which is connected to the data signal lines DP and DN, and the signal received from the sensor unit 52 is used as a monitoring data signal. And necessary information is extracted from the transmission clock signal transmitted on the data signal lines DP and DN, and the controlled unit 51 is operated.

子局出力部30は、図4に示すように、アドレス設定手段31、アドレス抽出手段32、子局データ出力手段33、出力データ部34、および制御データ信号抽出手段36を備えている。また、接続端子outNを備え、そこに被制御部51が接続されている。   As shown in FIG. 4, the slave station output unit 30 includes an address setting unit 31, an address extraction unit 32, a slave station data output unit 33, an output data unit 34, and a control data signal extraction unit 36. Further, a connection terminal outN is provided, and the controlled unit 51 is connected thereto.

なお、この子局出力部30には、マイクロコンピュータ・コントロール・ユニット(MCU)39が搭載されており、アドレス設定手段31、アドレス抽出手段32、子局データ出力手段33、および出力データ部34のそれぞれにおける処理は、MCU39により行われるものとなっている。そして、それぞれの処理において必要となる演算や記憶は、MCU39の備えるCPU、RAMおよびROMを使用して実行されるものとなっている。ただし、図4においては、それぞれの処理におけるCPU、RAMおよびROMとの関係は、説明の便宜上、その図示を省略するものとする。   The slave station output unit 30 is equipped with a microcomputer control unit (MCU) 39, and includes an address setting unit 31, an address extraction unit 32, a slave station data output unit 33, and an output data unit 34. Each processing is performed by the MCU 39. Calculations and storages required for each process are executed using the CPU, RAM, and ROM provided in the MCU 39. However, in FIG. 4, the relationship between the CPU, RAM, and ROM in each process is omitted for convenience of explanation.

アドレス設定手段31は、図示しないアドレス設定スイッチで設定されたアドレス値を認識し、アドレス抽出手段32に引き渡す。なお、アドレスの設定は、スイッチ等による機械的方法に限定されず、例えば、予め設定された値を親局6から送信し、それを記憶させる方法で行ってもよい。   The address setting means 31 recognizes an address value set by an address setting switch (not shown) and delivers it to the address extraction means 32. The address setting is not limited to a mechanical method using a switch or the like. For example, a preset value may be transmitted from the master station 6 and stored.

アドレス抽出手段32には、アドレス設定手段31で認識された自局アドレスが引き渡されるとともに、データ信号線DP、DNから制御データ信号抽出手段36を経て、伝送クロック信号が伝えられる。アドレス抽出手段32は、これらの情報を基に、自局アドレスのデータを得て、そのデータを子局データ出力手段33に引き渡す。子局データ出力手段33に引き渡されたデータは、更に出力データ部34に引き渡され、それらデータに基づき被制御部51が動作する。なお、これら一連の処理は、データ信号線DP、DNに伝送される伝送クロック信号のクロックに同期して、すなわち、タイミング信号の制御下で行われることになる。   The address extracting means 32 is handed over the local station address recognized by the address setting means 31 and is transmitted with a transmission clock signal from the data signal lines DP and DN via the control data signal extracting means 36. The address extraction unit 32 obtains data of its own station address based on these pieces of information, and delivers the data to the slave station data output unit 33. The data delivered to the slave station data output means 33 is further delivered to the output data unit 34, and the controlled unit 51 operates based on the data. The series of processing is performed in synchronization with the clock of the transmission clock signal transmitted to the data signal lines DP and DN, that is, under the control of the timing signal.

この子局出力部30は、特に専用の電源を保有していないが、共通データ信号線DP、DNから供給される、電源が重畳された伝送クロック信号から、子局出力部30内部で使用する電源電圧を、ダイオードとコンデンサと三端子電源素子によって作り出している。   Although the slave station output unit 30 does not have a dedicated power supply, it is used inside the slave station output unit 30 from a transmission clock signal on which power is superimposed supplied from the common data signal lines DP and DN. The power supply voltage is generated by a diode, a capacitor, and a three-terminal power supply element.

子局入力部40は、図5に示すように、アドレス設定手段41、アドレス抽出手段42、子局データ入力手段43、入力データ部44、および制御データ信号抽出手段46を備えている。また、接続端子inNを備え、そこにセンサ52が接続されている。更に、この子局入力部40にも、子局出力部30と同様にマイクロコンピュータ・コントロール・ユニット(MCU)49が搭載されており、アドレス設定手段41、アドレス抽出手段42、子局データ入力手段43、および入力データ部44のそれぞれにおける処理は、MCU49により行われるものとなっている。なお、アドレス設定手段41、アドレス抽出手段42、および制御データ信号抽出46は、子局出力部30のアドレス設定手段31、アドレス抽出手段32、および制御データ信号抽出手段36とほぼ同一の構成であり、ほぼ同一の動作をするため、その説明は省略する。また、図6においては、図5と同様、それぞれの処理におけるCPU、RAMおよびROMとの関係は、説明の便宜上、その図示を省略するものとする。   As shown in FIG. 5, the slave station input unit 40 includes an address setting unit 41, an address extraction unit 42, a slave station data input unit 43, an input data unit 44, and a control data signal extraction unit 46. Moreover, the connection terminal inN is provided and the sensor 52 is connected there. Further, similarly to the slave station output section 30, the slave station input section 40 is also equipped with a microcomputer control unit (MCU) 49, and includes an address setting means 41, an address extraction means 42, a slave station data input means. 43 and the input data unit 44 are processed by the MCU 49. The address setting means 41, the address extraction means 42, and the control data signal extraction 46 have substantially the same configuration as the address setting means 31, the address extraction means 32, and the control data signal extraction means 36 of the slave station output unit 30. Since the operation is substantially the same, the description thereof is omitted. Also, in FIG. 6, as in FIG. 5, the relationship between the CPU, RAM, and ROM in each process is omitted for convenience of explanation.

入力データ部44は、センサ部52から入力された1又は複数の(ビットの)データ信号を子局データ入力手段43に引き渡す。ここで引き渡されたデータは、子局データ入力手段43において保持される。子局データ入力手段43では、アドレス抽出手段42からアドレスが入力されると、保持している1又は複数のデータに応じて、Iout0信号の出力を“on”または“off”とする。Iout0信号が“on”の場合、トランジスタ47は”on”となり、データ信号線DP、DNに監視データ信号が出力される。ここで子局データ入力手段43は、監視データ信号についての並列/直列変換を行、出力される監視データ信号は直列の信号となる。このとき監視データ信号のデータ値は、伝送クロック信号の1周期の前半(低電位レベルの期間)における電流レベルとして表現される。   The input data unit 44 passes one or a plurality of (bit) data signals input from the sensor unit 52 to the slave station data input unit 43. The data delivered here is held in the slave station data input means 43. In the slave station data input means 43, when an address is input from the address extraction means 42, the output of the Iout0 signal is set to “on” or “off” according to the held data or data. When the Iout0 signal is “on”, the transistor 47 is “on”, and the monitoring data signal is output to the data signal lines DP and DN. Here, the slave station data input means 43 performs parallel / serial conversion on the monitoring data signal, and the output monitoring data signal becomes a serial signal. At this time, the data value of the monitoring data signal is expressed as a current level in the first half (period of low potential level) of one cycle of the transmission clock signal.

なお、子局入力部40も、子局出力部30と同様に、電源を重畳された伝送クロック信号から、子局入力部40内部で使用する電源電圧を、ダイオードとコンデンサと三端子電源素子によって作り出している。   Similarly to the slave station output unit 30, the slave station input unit 40 also uses a diode, a capacitor, and a three-terminal power element to convert the power supply voltage used in the slave station input unit 40 from the transmission clock signal superimposed with the power supply. Producing.

次に、この制御・監視信号伝送システムの信号伝送方式について説明する。
親局出力部64からデータ信号線DP、DNに送出される伝送クロック信号のデータ値は、伝送クロックの1周期における電圧レベルの高い期間の幅(電圧パルスの幅)により表現される。この実施例では、図1に示すように、1周期の後半が高電位レベル(この実施例では+24V)と、前半が低電位レベル(この実施例では+19V)とされている。そして、電圧パルスの幅は、制御部1から入力される制御データ13の各データの値に応じて、図1の破線で示すように拡張される。また、この伝送クロック信号の1周期毎にはアドレス(図1ではADR0、ADR1、ADR2と表示する)が割り当てられ、子局2は、このアドレスをカウントする方式により、自局が受信すべき制御信号を取り込むものとなっている。
Next, a signal transmission system of the control / monitor signal transmission system will be described.
The data value of the transmission clock signal sent from the master station output unit 64 to the data signal lines DP and DN is expressed by the width of the voltage level high period (voltage pulse width) in one cycle of the transmission clock. In this embodiment, as shown in FIG. 1, the second half of one cycle is set to a high potential level (+24 V in this embodiment) and the first half is set to a low potential level (+19 V in this embodiment). Then, the width of the voltage pulse is expanded as indicated by the broken line in FIG. 1 according to the value of each data of the control data 13 input from the control unit 1. In addition, an address (indicated as ADR0, ADR1, and ADR2 in FIG. 1) is assigned for each cycle of the transmission clock signal, and the slave station 2 controls the local station to receive by a method of counting this address. The signal is captured.

図6に、伝送クロック信号の一例を示す。この実施例においては、各アドレス番号0、1、2、3における制御データの値(出力データ)はそれぞれ“0”、“0”、“1”、“0”を表わすものとなっている。一方、監視データの値(入力データ)は、伝送クロック信号の1周期の前半(低電位レベルの期間)における電流レベルとして表現される。この実施例では、監視データ信号のデータ値が「1」の場合には所定値Ith以上の電流(例えば、30mA)を流し、「0」の場合にはブリーダ電流(例えば、10mA)のみとして表現されている。従って、各アドレス番号0、1、2、3における監視データはそれぞれ“0”、“0”、“1”、“0”を表わすことになる。   FIG. 6 shows an example of the transmission clock signal. In this embodiment, the control data values (output data) at the address numbers 0, 1, 2, and 3 represent "0", "0", "1", and "0", respectively. On the other hand, the value (input data) of the monitoring data is expressed as a current level in the first half (period of low potential level) of one cycle of the transmission clock signal. In this embodiment, when the data value of the monitoring data signal is “1”, a current (for example, 30 mA) greater than or equal to a predetermined value Ith is passed, and when it is “0”, it is expressed as only a bleeder current (for example, 10 mA). Has been. Therefore, the monitoring data at the address numbers 0, 1, 2, and 3 represent “0”, “0”, “1”, and “0”, respectively.

なお、図6において図示は省略されているが、図1に示すように、伝送クロック信号には、アドレスのカウントを行うための最初を決定するために、スタート信号(StartBit)が形成される。スタート信号は、伝送クロック信号の高電位レベルと同じ電位レベルであって、伝送クロック信号の1周期より長い信号とされる。   Although not shown in FIG. 6, as shown in FIG. 1, a start signal (StartBit) is formed in the transmission clock signal in order to determine the start of address counting. The start signal is a signal having the same potential level as the high potential level of the transmission clock signal and longer than one cycle of the transmission clock signal.

図6に示す伝送クロック信号は、従来の伝送方式にも用いられているもので、この形式のままでは、伝送クロック信号にのったノイズをパルス信号の変化として誤認することになる。例えば、ノイズがのっていない状態であれば、図7(a)に示すような抽出信号となる場合であっても、検知の閾値電圧Vthを超える電圧変化がノイズによって生じ、それがパルス信号の変化信号と判断されると、図7(b)に示すように、伝送信号が意図するものと全く異なる信号が抽出され、アドレス番号が誤認されることになる。そこで、この実施例では、図1に示すように、信号受信有効時間幅を設定することで、伝送クロック信号にのったノイズをパルス信号の変化として誤認することを防止している。   The transmission clock signal shown in FIG. 6 is also used in the conventional transmission method, and if it is in this format, noise on the transmission clock signal is mistaken as a change in the pulse signal. For example, if there is no noise, even if the extracted signal is as shown in FIG. 7A, a voltage change exceeding the detection threshold voltage Vth occurs due to the noise, which is a pulse signal. As shown in FIG. 7B, a completely different signal from the intended one is extracted and the address number is misidentified. Therefore, in this embodiment, as shown in FIG. 1, by setting the signal reception effective time width, it is possible to prevent the noise on the transmission clock signal from being misidentified as a change in the pulse signal.

図1に示すように、信号受信有効時間幅としては、高電位レベルの電圧パルス幅が長い場合にその電圧パルスが立上る時点に第1信号受信有効時間幅Te1aが、高電位レベルの電圧パルス幅が短い場合にその電圧パルスが立上る時点に第1信号受信有効時間幅Te1bが、そして、伝送クロック信号の1周期の開始時点に第2信号受信有効時間幅Te2が設定される。子局6は、第1、第2、第3および第4のタイマーを備えており、第1信号受信有効時間幅Te1a、Te1bおよび第2信号受信有効時間幅Te2の始まり時点が、伝送クロック信号の1周期の始まりP0、P1またはP2を基点として、第1、第2および第3のタイマーでそれぞれ設定される。そして、第1信号受信有効時間幅Te1a、Te1bおよび第2信号受信有効時間幅Te2の時間幅が第4のタイマーで設定される。   As shown in FIG. 1, as the signal reception effective time width, when the voltage pulse width of the high potential level is long, the first signal reception effective time width Te1a is the voltage pulse of the high potential level at the time when the voltage pulse rises. When the width is short, the first signal reception effective time width Te1b is set at the time when the voltage pulse rises, and the second signal reception effective time width Te2 is set at the start time of one cycle of the transmission clock signal. The slave station 6 includes first, second, third, and fourth timers, and the start time of the first signal reception effective time width Te1a, Te1b and the second signal reception effective time width Te2 is a transmission clock signal. The first, second and third timers are set with the start P0, P1 or P2 as the base point. Then, time widths of the first signal reception effective time widths Te1a and Te1b and the second signal reception effective time width Te2 are set by the fourth timer.

第2信号受信有効時間幅Te2には、伝送クロック信号の1周期の開始時点であるパルスの立下りが含まれる。そこで、この第2信号受信有効時間幅Te2にパルスの立下りを検出した場合にのみ、子局6のアドレスのカウントを進めることとすれば、第2信号受信有効帯域Te2以外で伝送クロック信号にのったノイズにより発生した電位変化をカウントすることがなく、アドレスのカウントを正確に行うことができる。   The second signal reception effective time width Te2 includes a falling edge of a pulse that is a start point of one cycle of the transmission clock signal. Therefore, if the counting of the address of the slave station 6 is advanced only when the falling edge of the pulse is detected in the second signal reception effective time width Te2, the transmission clock signal other than the second signal reception effective band Te2 is used. The address can be accurately counted without counting the potential change caused by the added noise.

前記カウントの数が自局に対応するもの、すなわち、自局に対応するアドレスになったと判断した子局6は、監視データ信号を伝送クロックの1周期の前半である低電位レベルに重畳するとともに、第1信号受信有効時間幅Te1a、Te1bにおけるパルスの立上りを検知することでパルス幅を判断し、そのパルス幅により示される値を制御データとして抽出する。ここで、第1信号受信有効時間幅Te1a、Te1b以外での電位変化は、検出されない。従って、伝送クロック信号にのったノイズにより発生した電位変化を電圧パルスの立上りと誤認することはない。   The slave station 6 that has determined that the count corresponds to its own station, that is, the address corresponding to its own station, superimposes the monitoring data signal on the low potential level that is the first half of one cycle of the transmission clock. The pulse width is determined by detecting the rise of the pulse in the first signal reception effective time width Te1a, Te1b, and the value indicated by the pulse width is extracted as control data. Here, a potential change other than the first signal reception effective time width Te1a, Te1b is not detected. Therefore, the potential change caused by noise on the transmission clock signal is not mistaken for the rise of the voltage pulse.

図1に示す伝送クロック信号において、伝送クロック信号の最初の1周期の開始時点P0に信号受信有効時間幅は設定されていないが、この時点に第2信号受信有効時間幅を設定してもよい。この時点P0を含む第2信号受信有効時間幅は、スタート信号の始まりを基点として設定することができ、この場合、伝送クロック信号の始まりをより正確に検出できるという利点がある。   In the transmission clock signal shown in FIG. 1, the signal reception effective time width is not set at the start time point P0 of the first cycle of the transmission clock signal, but the second signal reception effective time width may be set at this time point. . The second signal reception effective time width including the time point P0 can be set based on the start of the start signal, and in this case, there is an advantage that the start of the transmission clock signal can be detected more accurately.

なお、この実施例では、制御データの表現形式として電圧パルスの幅を、監視データの表現形式として電流の有無を採用しているが、その表現形式に制限はなく、電圧パルスレベルや、電流パルスの幅或いはレベルなど、その他の表現形式を適宜採用してもよい。図9に、監視データの表現形式として電圧パルスレベルを採用した場合の実施例を示す。   In this embodiment, the width of the voltage pulse is adopted as the expression format of the control data, and the presence / absence of current is adopted as the expression format of the monitoring data. However, the expression format is not limited, and the voltage pulse level, current pulse Other expression formats such as the width or level may be adopted as appropriate. FIG. 9 shows an embodiment in which a voltage pulse level is adopted as the monitoring data expression format.

1 制御部
2 子局
5 被制御装置
6 親局
11 出力ユニット
12 入力ユニット
13 制御データ
15 センサデータ
30 子局出力部
31 アドレス設定手段
32 アドレス抽出手段
33 子局データ出力手段
34 出力データ部
36 制御データ信号抽出手段
39、49 MCU
40 子局入力部
41 アドレス設定手段
42 アドレス抽出手段
43 子局データ入力手段
44 入力データ部
46 制御データ信号抽出手段
47 トランジスタ
51 被制御部
52 センサ部
61 出力データ部
63 タイミング発生部
64 親局出力部
65 親局入力部
66 入力データ部
67 伝送ブリーダ電流回路
71 発信器
72 タイミング発生手段
73 制御データ発生手段
74 ラインドライバ
75 DC電源
76 監視信号検出手段
77 監視データ抽出手段
Te1a、Te1b 第1信号受信有効時間幅
Te2 第2信号受信有効時間幅
DESCRIPTION OF SYMBOLS 1 Control part 2 Slave station 5 Controlled apparatus 6 Master station 11 Output unit 12 Input unit 13 Control data 15 Sensor data 30 Slave station output part 31 Address setting means 32 Address extraction means 33 Slave station data output means 34 Output data part 36 Control Data signal extraction means 39, 49 MCU
40 Slave station input unit 41 Address setting unit 42 Address extraction unit 43 Slave station data input unit 44 Input data unit 46 Control data signal extraction unit 47 Transistor 51 Controlled unit 52 Sensor unit 61 Output data unit 63 Timing generation unit 64 Master station output Unit 65 Master station input unit 66 Input data unit 67 Transmission bleeder current circuit 71 Transmitter 72 Timing generation unit 73 Control data generation unit 74 Line driver 75 DC power supply 76 Monitoring signal detection unit 77 Monitoring data extraction unit Te1a, Te1b First signal reception Effective time width Te2 Second signal reception effective time width

Claims (1)

制御部および共通のデータ信号線に接続された親局と、前記共通のデータ信号線および対応する被制御装置に接続された複数の子局を備え、
前記被制御装置は、前記制御部の出力指示に応じて動作する被制御部および/または前記制御部へ入力情報を伝えるセンサ部を有し、
前記親局は、所定の周期の伝送クロックに同期した所定のタイミング信号を発生するためのタイミング発生手段を有し、前記タイミング信号の制御下で、前記制御部からの制御データの値に応じて、制御データ信号として一連のパルス状信号を前記データ信号線に出力すると共に、前記タイミング信号の制御下で、前記伝送クロックの1周期毎に、前記一連のパルス状信号に重畳された監視データ信号のデータ値を抽出し、これを前記制御部に引き渡し、
前記複数の子局の各々は、前記タイミング信号の制御下で、前記伝送クロックの1周期毎に、前記制御データ信号の各データの値を抽出して、前記各データの値の中の自局に対応するデータを対応する前記被制御部に引き渡し、および/または、前記タイミング信号の制御下で、前記伝送クロック信号の1周期毎に、対応する前記センサ部の監視データの値に応じて、前記監視データ信号を前記一連のパルス状信号に重畳する制御・監視信号伝送システムにおいて、
所定のパルス幅を有するスタート信号の終了を基点とし、前記伝送クロック信号の1周期において、前記制御データを判断すべき所定の時点に所定の時間幅を有する第1信号受信有効時間幅を設け、前記伝送クロック信号の1周期の開始時点に第2信号受信有効時間幅を設け、前記第1信号受信有効時間幅および第2信号受信有効時間幅以外では、パルス信号の変化信号として受け付けず、
前記制御データの値は、前記伝送クロック信号の1周期における複数種類のパルス幅で、
前記パルス幅が第一の状態と第二の状態をとり、前記第一の状態におけるパルスの変位点を含む前記第1信号受信有効時間幅の始まり時点を、前記パルスが含まれる周期の始まりを基点として第1のタイマーで設定し、前記第二の状態におけるパルスの変位点を含む前記第1信号受信有効時間幅の始まり時点を、前記パルスが含まれる周期の始まりを基点として第2のタイマーで設定し、前記第2信号受信有効時間幅の始まり時点を、前記パルスが含まれる周期の始まりを基点として第3のタイマーで設定し、前記第1信号受信有効時間幅および前記第2信号受信有効時間幅の時間幅を第4のタイマーで設定することを特徴とする信号伝送方式。
A master station connected to the control unit and a common data signal line, and a plurality of slave stations connected to the common data signal line and the corresponding controlled device;
The controlled device includes a controlled unit that operates according to an output instruction of the control unit and / or a sensor unit that transmits input information to the control unit,
The master station has timing generation means for generating a predetermined timing signal synchronized with a transmission clock having a predetermined cycle, and according to the value of control data from the control unit under the control of the timing signal And outputting a series of pulse signals as control data signals to the data signal line, and monitoring data signals superimposed on the series of pulse signals for each cycle of the transmission clock under the control of the timing signal Data value is extracted and passed to the control unit,
Each of the plurality of slave stations extracts a value of each data of the control data signal for each period of the transmission clock under the control of the timing signal, and the local station in the value of each data According to the value of the monitoring data of the corresponding sensor unit for each cycle of the transmission clock signal under the control of the timing signal, and / or In the control / monitor signal transmission system for superimposing the monitor data signal on the series of pulse signals,
Provided is a first signal reception effective time width having a predetermined time width at a predetermined time point at which the control data should be determined in one cycle of the transmission clock signal, based on the end of the start signal having a predetermined pulse width, A second signal reception effective time width is provided at the start of one cycle of the transmission clock signal, and other than the first signal reception effective time width and the second signal reception effective time width, it is not accepted as a change signal of the pulse signal ,
The value of the control data is a plurality of types of pulse widths in one cycle of the transmission clock signal.
The pulse width takes the first state and the second state, and the start time of the first signal reception effective time width including the pulse displacement point in the first state is defined as the start of the period in which the pulse is included. The first timer is set as a base point, the start point of the first signal reception effective time width including the pulse displacement point in the second state is set as the base point, and the start point of the cycle including the pulse is set as the second timer And the start time of the second signal reception effective time width is set by a third timer based on the start of the period including the pulse, and the first signal reception effective time width and the second signal reception are set. A signal transmission method characterized in that a time width of an effective time width is set by a fourth timer .
JP2009288522A 2009-12-18 2009-12-18 Signal transmission method in control / monitor signal transmission system Active JP4926234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009288522A JP4926234B2 (en) 2009-12-18 2009-12-18 Signal transmission method in control / monitor signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009288522A JP4926234B2 (en) 2009-12-18 2009-12-18 Signal transmission method in control / monitor signal transmission system

Publications (2)

Publication Number Publication Date
JP2011130305A JP2011130305A (en) 2011-06-30
JP4926234B2 true JP4926234B2 (en) 2012-05-09

Family

ID=44292366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009288522A Active JP4926234B2 (en) 2009-12-18 2009-12-18 Signal transmission method in control / monitor signal transmission system

Country Status (1)

Country Link
JP (1) JP4926234B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006698B1 (en) * 1992-01-11 1995-06-21 삼성전자주식회사 The data receiving control device of remote controller
JP3210983B2 (en) * 1993-08-20 2001-09-25 オムロン株式会社 Logic determination method for remote control device
JP3592785B2 (en) * 1995-04-11 2004-11-24 株式会社日立製作所 Control data transmission device
JPH0946781A (en) * 1995-07-28 1997-02-14 Nec Eng Ltd Input signal controller
JP4445661B2 (en) * 2000-11-09 2010-04-07 株式会社 エニイワイヤ Control and monitoring signal transmission system

Also Published As

Publication number Publication date
JP2011130305A (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP4879312B2 (en) Remote wiring check system and connector used for the system
JP5562502B1 (en) Control and monitoring signal transmission system
US9372744B2 (en) Method for detecting failure and slave station for use in same
JP4926234B2 (en) Signal transmission method in control / monitor signal transmission system
JP4933686B1 (en) Transmission line disconnection detection method and slave station terminal used for the method
JP4987090B2 (en) Signal transmission method in control / monitor signal transmission system
JP4832612B2 (en) Signal transmission method in control / monitor signal transmission system
JP5738498B1 (en) Control / monitor signal transmission system and slave station terminal used for control / monitor signal transmission system
JP5599533B1 (en) Control and monitoring signal transmission system
JP5120994B1 (en) Transmission clock signal error detection method and slave station terminal used for that method
EP2782357B1 (en) Input signal abnormality detection method and substation terminal used for method
JP4808291B1 (en) Sensor head structure
JP5132844B1 (en) Fault detection method and slave station terminal used for that method
JP6655768B2 (en) Control / monitoring signal transmission system
JP6853916B2 (en) Control / monitoring signal transmission system
WO2018173129A1 (en) Control/monitoring signal transmission system
JP5591317B2 (en) Slave station terminal used for input signal error detection
JP5388953B2 (en) Control and monitoring signal remote transmission system
JPWO2013161029A1 (en) Lifetime detection method and slave station terminal used for that method
WO2013132650A1 (en) Interlock abnormality detection method and slave station terminals used in same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250