JP4914734B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4914734B2
JP4914734B2 JP2007032033A JP2007032033A JP4914734B2 JP 4914734 B2 JP4914734 B2 JP 4914734B2 JP 2007032033 A JP2007032033 A JP 2007032033A JP 2007032033 A JP2007032033 A JP 2007032033A JP 4914734 B2 JP4914734 B2 JP 4914734B2
Authority
JP
Japan
Prior art keywords
probing
metal wiring
depth detection
wiring layer
detection pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007032033A
Other languages
Japanese (ja)
Other versions
JP2008198776A (en
Inventor
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007032033A priority Critical patent/JP4914734B2/en
Publication of JP2008198776A publication Critical patent/JP2008198776A/en
Application granted granted Critical
Publication of JP4914734B2 publication Critical patent/JP4914734B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、ＭＯＳトランジスタやプロービング用のパッド領域などの素子からなるシリコン基板上に構成する複数のＩＣチップを有する半導体装置における、プロービング時のプローブ深さを検出する検知用パタンおよびＩＣチップをシリコン基板から切り出して他の基板等に実装する際の位置合わせに用いる実装用アライメントマークに関する。   The present invention relates to a detection pattern and an IC chip for detecting a probe depth during probing in a semiconductor device having a plurality of IC chips formed on a silicon substrate composed of elements such as MOS transistors and pad regions for probing. The present invention relates to a mounting alignment mark used for alignment when being cut out from a substrate and mounted on another substrate or the like.

従来、通常のＩＣにおいて、完成後の電気的特性などを検査するためにプロービングテストが一般的に行われている。   Conventionally, in a normal IC, a probing test is generally performed in order to inspect electric characteristics after completion.

また、多数のプロービング用パッドを有するＩＣにおいては、チップ面積縮小の観点からプロービング用パッドの間隔を出来るだけ小さく設定することがＩＣのコスト対応のために必須である。   Further, in an IC having a large number of probing pads, it is indispensable to set the interval between the probing pads as small as possible from the viewpoint of reducing the chip area.

ここで、プロービングテストは細い検出用の針を用いて実施することが多いが、多数のプロービング用パッドを有するＩＣにおいては、プロービング用パッドの間隔が小さく、プローブ時に針の位置ずれの影響を受けやすい。プローブ時の深さ方向の状態（針の進入深さ）が適性でない場合には、プローブの先端とプロービング用パッドの導電体との間の接触抵抗が高くなり、正確な電気的特性の取得ができなくなる場合がある。このため、プロービングテストに際しては、一定のオーバードライブ（針の押し込み）をかけて測定を行うが、適正なオーバードライブ量の状態でテストが行えているか否かを判断するためにプロービング用の針における深さ方向の状態を検出できることが望ましい。横方向のずれを検出するためには、プロービング時の針の位置ずれ検出用のパッドを設けて測定を行う手法を示した例もある。（例えば、特許文献１参照。）
また、ＩＣチップを用いてＬＣＤモジュールなどを形成する際には、シリコン基板から切り出されたＩＣチップを他の基板に実装する工程にて、実装用の基板とＩＣチップとの位置合わせを行う必要がある。通常この工程は画像認識の方法を用いてＩＣチップの位置や向きを判別することにより自動実装機によって行われるため、誤認識を防止するために、この位置合わせに用いる実装用アライメントマークには特徴的な形状や他領域とのコントラストが求められる。
特開平６−４５４１９号公報 Here, the probing test is often performed using thin detection needles. However, in an IC having a large number of probing pads, the interval between the probing pads is small, and the probe is affected by the positional deviation of the needles during probing. Cheap. If the depth direction (protrusion depth of the needle) at the time of probe is not appropriate, the contact resistance between the probe tip and the conductor of the probing pad increases, and accurate electrical characteristics can be acquired. It may not be possible. For this reason, in the probing test, measurement is performed with a certain amount of overdrive (pushing of the needle), but in order to determine whether or not the test can be performed with an appropriate amount of overdrive, It is desirable to be able to detect the state in the depth direction. In order to detect a lateral displacement, there is an example in which a measurement is performed by providing a pad for detecting a displacement of a needle during probing. (For example, refer to Patent Document 1.)
In addition, when an LCD module or the like is formed using an IC chip, it is necessary to align the mounting substrate and the IC chip in a process of mounting the IC chip cut out from the silicon substrate on another substrate. There is. Normally, this process is performed by an automatic mounting machine by determining the position and orientation of the IC chip using an image recognition method. Therefore, in order to prevent erroneous recognition, the mounting alignment mark used for this alignment has a feature. A contrast with other regions is required.
JP-A-6-45419

しかしながら、上述のように多数のプロービング用パッドを有するＩＣにおいては、プロービング用パッドの間隔が小さく設定されており、電気的測定を行う際にはプローブ時の針の位置ずれや深さ方向のオーバードライブ量不足の影響を受けやすく、プロービングテストが正確に実施できなくなってしまったり、誤った特性を認識してしまったりという問題点があった。改善策として、プロービング時の針の位置ずれ検出のために特別なパッドを複数個設けて測定を行う手法を示した例も提案されているが、特別な測定用のパッドの占有面積が大きいことや、位置ずれの方向を検出できないこと、プローブの深さ方向の情報を得ることは出来ないなどの問題があった。   However, in the IC having a large number of probing pads as described above, the interval between the probing pads is set to be small. There was a problem that the probing test could not be performed accurately or the wrong characteristics were recognized because it was easily affected by the insufficient amount of drive. As an improvement measure, an example has been proposed that shows a method of measuring by providing multiple special pads to detect misalignment of the needle during probing, but the area occupied by the special measurement pads is large. In addition, there are problems that the direction of misalignment cannot be detected and information on the depth direction of the probe cannot be obtained.

また、従来の実装用アライメントマークは、パッド領域と同一のメタル配線で形成されていたため、他のメタル配線やパッド領域との識別が明確でなかったり、コントラストが大きくとれず誤認識を起こしたりしやすかった。このため、実装工程に支障をきたすことがあった。また、別途特別な膜にてアライメントマークを形成する例も見受けられるが、工程が増加したり、ＩＣチップ領域内の占有面積が増大したりしてコストアップの原因ともなっていた。   Also, since conventional mounting alignment marks are formed with the same metal wiring as the pad area, the distinction from other metal wiring and pad areas is not clear, and the contrast cannot be increased, resulting in erroneous recognition. It was easy. For this reason, the mounting process may be hindered. In addition, although an example in which the alignment mark is separately formed with a special film can be seen, the number of processes is increased and the occupied area in the IC chip region is increased, which causes an increase in cost.

上記問題点を解決するために、本発明は半導体装置を以下のように構成した。   In order to solve the above problems, the present invention is configured as follows.

プロービング深さ検知用パタンは、複数のメタル配線層を有するＩＣチップ内において、パッド領域を形成するメタル配線層より下層に位置するメタル配線層によって形成した。またＩＣチップ１つに対して２個以上のプロービング深さ検知用パタンを配置してプロービングテスト時における横方向やシーター方向のズレも検知可能とした。   The probing depth detection pattern was formed by a metal wiring layer positioned below the metal wiring layer forming the pad region in an IC chip having a plurality of metal wiring layers. In addition, two or more probing depth detection patterns are arranged for one IC chip so that lateral and sheeter misalignment during a probing test can be detected.

また、プロービング深さ検知用パタンは、パッド領域を形成するメタル配線層と異なったメタル配線層によって形成したので、周囲とのコントラストが明瞭になり、パッド領域との誤認識も防止できるようになったので、ＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしてもその機能を発揮できるようになった。   In addition, since the probing depth detection pattern is formed of a metal wiring layer different from the metal wiring layer forming the pad area, the contrast with the surroundings becomes clear and erroneous recognition of the pad area can be prevented. Therefore, the function can be exhibited as a mounting alignment mark used for alignment when mounting the IC chip on another substrate or the like.

これらの手段によって、工程の増加もなく簡単に深さ方向の情報を得ることが可能な、プロービング深さ検知用パタンおよび実装用アライメントマークを有する半導体装置を得ることができる。   By these means, it is possible to obtain a semiconductor device having a probing depth detection pattern and a mounting alignment mark that can easily obtain information in the depth direction without increasing the number of processes.

以上説明したように、本発明のプロービング深さ検知用パタンは、複数のメタル配線層を有するＩＣチップ内において、パッド領域を形成するメタル配線層より下層に位置するメタル配線層によって形成されており、ＩＣチップ１つに対して２個以上のプロービング深さ検知用パタンを配置してプロービングテスト時における横方向やシーター方向のズレも検知可能とした。また、プロービング深さ検知用パタンは、パッド領域を形成するメタル配線層と異なったメタル配線層によって形成したので、周囲とのコントラストが明瞭になり、パッド領域との誤認識も防止できるようになったので、ＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしてもその機能を発揮できるようになった。   As described above, the probing depth detection pattern according to the present invention is formed by the metal wiring layer positioned below the metal wiring layer forming the pad region in the IC chip having a plurality of metal wiring layers. In addition, two or more probing depth detection patterns are arranged for one IC chip so that lateral and sheeter misalignment during a probing test can be detected. In addition, since the probing depth detection pattern is formed of a metal wiring layer different from the metal wiring layer forming the pad area, the contrast with the surroundings becomes clear and erroneous recognition of the pad area can be prevented. Therefore, the function can be exhibited as a mounting alignment mark used for alignment when mounting the IC chip on another substrate or the like.

これらの手段によって、占有面積が小さく、深さ方向の情報を得ることが可能な、プロービング深さ検知用パタンならびに実装用アライメントマークを有する半導体装置を簡単に得ることができる。   By these means, it is possible to easily obtain a semiconductor device having a probing depth detection pattern and a mounting alignment mark that can occupy a small area and can obtain information in the depth direction.

図１は、本発明に係るプロービング深さ検知用パタンの第１の実施例を示す模式的断面図である。   FIG. 1 is a schematic sectional view showing a first embodiment of a probing depth detection pattern according to the present invention.

シリコン酸化膜などからなる下地の絶縁膜６５１上の、後にプロービング深さ検知用パタン４５０となる領域ならびに後にパッド領域２０１となる領域に、アルミニウムなどからなる１層目のメタル配線層８０１が形成され、後にパッド領域２０１となる領域にはシリコン酸化膜などからなる第２の絶縁膜６５２を介して、アルミニウムなどからなる２層目のメタル配線層８０２が形成されている。さらにプロービング深さ検知用パタン４５０および、パッド領域２０１のプロービングを行う開口部以外は、窒化シリコン膜などの絶縁膜よりなる保護膜７０１にて覆われている。   A first metal wiring layer 801 made of aluminum or the like is formed on a base insulating film 651 made of a silicon oxide film or the like in a region that later becomes a probing depth detection pattern 450 and a region that later becomes a pad region 201. A second metal wiring layer 802 made of aluminum or the like is formed in a region that later becomes the pad region 201 via a second insulating film 652 made of a silicon oxide film or the like. Further, except for the probing depth detection pattern 450 and the opening for performing the probing of the pad region 201, it is covered with a protective film 701 made of an insulating film such as a silicon nitride film.

図１の例では、簡単のため一つのプロービング深さ検知用パタン４５０と一つのパッド領域２０１のみを示したが、実際のＩＣにおいては、ひとつのＩＣチップ内には複数のパッド領域２０１が形成されている場合が通常である。   In the example of FIG. 1, only one probing depth detection pattern 450 and one pad region 201 are shown for simplicity, but in an actual IC, a plurality of pad regions 201 are formed in one IC chip. It is usually the case.

ＩＣチップの電気的な測定を行うためのプローブを行う際には、本発明のプロービング深さ検知用パタン４５０と通常のパッド領域２０１との両方に同時に、同じ高さに設定されたプローブ（針）により針あて（プロービング）を行う。   When performing a probe for electrical measurement of an IC chip, a probe (needle) set at the same height on both the probing depth detection pattern 450 of the present invention and the normal pad region 201 at the same time. ) To apply needle (probing).

ここで、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１は、通常のパッド領域２０１の２層目のメタル配線層８０２よりも高さ方向で低い位置に配置されている。   Here, the first metal wiring layer 801 of the probing depth detection pattern 450 is disposed at a lower position in the height direction than the second metal wiring layer 802 of the normal pad region 201.

図示しないが、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１をパッド領域２０１の２層目のメタル配線層８０２とＩＣ内部で電気的に接続しておき、その状態でプロービングすることにより、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とパッド領域２０１の２層目のメタル配線層８０２との両端子間の抵抗などの電気的な特性の確認を行うことができる。また２個以上のプロービング深さ検知用パタン４５０を設定して互いの１層目のメタル配線層８０１を内部で電気的に接続しておき、プロービングにより両端子間の抵抗など電気的特性の確認を行うことができる。これらの手段により、プロービングが十分なオーバードライブ量をもって行われているかどうかを確認することができる。   Although not shown, the first metal wiring layer 801 of the probing depth detection pattern 450 is electrically connected to the second metal wiring layer 802 of the pad region 201 inside the IC, and probing is performed in that state. Thus, electrical characteristics such as resistance between both terminals of the first metal wiring layer 801 of the probing depth detection pattern 450 and the second metal wiring layer 802 of the pad region 201 are confirmed. Can do. Also, two or more probing depth detection patterns 450 are set and the first metal wiring layer 801 is electrically connected inside, and the electrical characteristics such as resistance between both terminals are confirmed by probing. It can be performed. By these means, it is possible to confirm whether or not the probing is performed with a sufficient overdrive amount.

仮に、オーバードライブ量が不足している場合には、通常のパッド領域２０１の２層目のメタル配線層８０２よりも、高さ方向で低い位置に配置されているプロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とプローブ（針）との接触が、まず先に悪くなり、接触抵抗が高い状態が検出できるので、これによってオーバードライブが不足していることを検知できる。   If the overdrive amount is insufficient, the probing depth detection pattern 450 disposed at a lower position in the height direction than the second metal wiring layer 802 of the normal pad region 201 is used. First, the contact between the first metal wiring layer 801 and the probe (needle) first deteriorates, and a state where the contact resistance is high can be detected. Therefore, it is possible to detect the lack of overdrive.

また、通常のパッド領域２０１における２層目のメタル配線層８０２のパタン面積よりも、プロービング深さ検知用パタン４５０における１層目のメタル配線層８０１のパタン面積を小さくしておき、例えば円状の形状で形成することにより、プロービングテスト時に横方向の針のズレが生じた際にも、より検知し易くなる。また、プロービング深さ検知用パタン４５０をＩＣチップ内に２個以上配置することにより、シーター方向のズレも検知しやすくなる。   Further, the pattern area of the first metal wiring layer 801 in the probing depth detection pattern 450 is made smaller than the pattern area of the second metal wiring layer 802 in the normal pad region 201, for example, a circular shape. By forming in this shape, it becomes easier to detect even when a lateral needle misalignment occurs during a probing test. Further, by disposing two or more probing depth detection patterns 450 in the IC chip, it becomes easy to detect a deviation in the sheeter direction.

さらに、プロービング深さ検知用パタン４５０は、その上面の保護膜７０１は排除されるとともに、通常のパッド領域２０１の２層目のメタル配線層８０２とは別の配線層である１層目のメタル配線層８０１にて形成されているため、後のＩＣ実装工程における切り出されたＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしても、周囲とのコントラストが明瞭となり、通常のパッド領域２０１などに存在する２層目のメタル配線層８０２との誤認識が防止され、その機能を十分に発揮することができる。望ましくは、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１のパタン形状を、カギ形や十字形など、ＩＣチップ内の他の領域に見られないユニークな形状で形成すると、誤認識防止に対してさらなる効果を奏することができる。   Further, the probing depth detection pattern 450 excludes the protective film 701 on the upper surface thereof, and the first metal layer which is a wiring layer different from the second metal wiring layer 802 in the normal pad region 201. Since it is formed of the wiring layer 801, the contrast with the surroundings becomes clear as a mounting alignment mark used for alignment when mounting an IC chip cut out in a subsequent IC mounting process on another substrate or the like. Further, misrecognition of the second metal wiring layer 802 existing in the normal pad region 201 or the like is prevented, and the function can be sufficiently exhibited. Desirably, if the pattern shape of the first metal wiring layer 801 of the probing depth detection pattern 450 is formed in a unique shape that cannot be seen in other areas in the IC chip, such as a key shape or a cross shape, an error occurs. A further effect can be obtained for recognition prevention.

図２は、本発明に係るプロービング深さ検知用パタンの第２の実施例を示す模式的断面図である。
シリコン酸化膜などからなる下地の絶縁膜６５１上の、後にプロービング深さ検知用パタン４５０となる領域ならびに後にパッド領域２０１となる領域に、アルミニウムなどからなる１層目のメタル配線層８０１が形成され、後にパッド領域２０１となる領域にはシリコン酸化膜などからなる第２の絶縁膜６５２を介して、アルミニウムなどからなる２層目のメタル配線層８０２が形成されている。さらに後にパッド領域２０１となる領域には、２層目のメタル配線層８０２上にシリコン酸化膜などからなる第３の絶縁膜６５３を介して、アルミニウムなどからなる３層目のメタル配線層８０３が形成されている。さらにプロービング深さ検知用パタン４５０および、パッド領域２０１のプロービングを行う開口部以外は、窒化シリコン膜などの絶縁膜よりなる保護膜７０１にて覆われている。 FIG. 2 is a schematic sectional view showing a second embodiment of the probing depth detection pattern according to the present invention.
A first metal wiring layer 801 made of aluminum or the like is formed on a base insulating film 651 made of a silicon oxide film or the like in a region that later becomes a probing depth detection pattern 450 and a region that later becomes a pad region 201. A second metal wiring layer 802 made of aluminum or the like is formed in a region that later becomes the pad region 201 via a second insulating film 652 made of a silicon oxide film or the like. Further, in a region to be the pad region 201 later, a third metal wiring layer 803 made of aluminum or the like is formed on a second metal wiring layer 802 through a third insulating film 653 made of a silicon oxide film or the like. Is formed. Further, except for the probing depth detection pattern 450 and the opening for performing the probing of the pad region 201, it is covered with a protective film 701 made of an insulating film such as a silicon nitride film.

図２の例では、簡単のため一つのプロービング深さ検知用パタン４５０と一つのパッド領域２０１のみを示したが、実際のＩＣにおいては、ひとつのＩＣチップ内には複数のパッド領域２０１が形成されている場合が通常である。   In the example of FIG. 2, only one probing depth detection pattern 450 and one pad area 201 are shown for simplicity, but in an actual IC, a plurality of pad areas 201 are formed in one IC chip. It is usually the case.

ＩＣチップの電気的な測定を行うためのプローブを行う際には、本発明のプロービング深さ検知用パタン４５０と通常のパッド領域２０１との両方に同時に、同じ高さに設定されたプローブ（針）により針あて（プロービング）を行う。   When performing a probe for electrical measurement of an IC chip, a probe (needle) set at the same height on both the probing depth detection pattern 450 of the present invention and the normal pad region 201 at the same time. ) To apply needle (probing).

ここで、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１は、通常のパッド領域２０１の３層目のメタル配線層８０２よりも高さ方向で低い位置に配置されている。   Here, the first metal wiring layer 801 of the probing depth detection pattern 450 is disposed at a lower position in the height direction than the third metal wiring layer 802 of the normal pad region 201.

図示しないが、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１をパッド領域２０１の３層目のメタル配線層８０３とＩＣ内部で電気的に接続しておき、その状態でプロービングすることにより、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とパッド領域２０１の３層目のメタル配線層８０３との両端子間の抵抗などの電気的な特性の確認を行うことができる。また２個以上のプロービング深さ検知用パタン４５０を設定して互いの１層目のメタル配線層８０１を内部で電気的に接続しておき、プロービングにより両端子間の抵抗など電気的特性の確認を行うことができる。これらの手段により、プロービングが十分なオーバードライブ量をもって行われているかどうかを確認することができる。   Although not shown, the first metal wiring layer 801 of the probing depth detection pattern 450 is electrically connected to the third metal wiring layer 803 of the pad area 201 inside the IC, and probing is performed in that state. Thus, electrical characteristics such as resistance between both terminals of the first metal wiring layer 801 of the probing depth detection pattern 450 and the third metal wiring layer 803 of the pad region 201 are confirmed. Can do. Also, two or more probing depth detection patterns 450 are set and the first metal wiring layer 801 is electrically connected inside, and the electrical characteristics such as resistance between both terminals are confirmed by probing. It can be performed. By these means, it is possible to confirm whether or not the probing is performed with a sufficient overdrive amount.

仮に、オーバードライブ量が不足している場合には、通常のパッド領域２０１の３層目のメタル配線層８０３よりも、高さ方向で低い位置に配置されているプロービング深さ検知用パタン４５０の１層目のメタル配線層８０１とプローブ（針）との接触が、まず先に悪くなり、接触抵抗が高い状態が検出できるので、これによってオーバードライブが不足していることを検知できる。   If the overdrive amount is insufficient, the probing depth detection pattern 450 disposed at a lower position in the height direction than the third metal wiring layer 803 of the normal pad region 201 is used. First, the contact between the first metal wiring layer 801 and the probe (needle) first deteriorates, and a state where the contact resistance is high can be detected. Therefore, it is possible to detect the lack of overdrive.

また、通常のパッド領域２０１における３層目のメタル配線層８０３のパタン面積よりも、プロービング深さ検知用パタン４５０における１層目のメタル配線層８０１のパタン面積を小さくしておき、例えば円状の形状で形成することにより、プロービングテスト時に横方向の針のズレが生じた際にも、より検知し易くなる。また、プロービング深さ検知用パタン４５０をＩＣチップ内に２個以上配置することにより、シーター方向のズレも検知しやすくなる。   Further, the pattern area of the first metal wiring layer 801 in the probing depth detection pattern 450 is made smaller than the pattern area of the third metal wiring layer 803 in the normal pad region 201, for example, a circular shape. By forming in this shape, it becomes easier to detect even when a lateral needle misalignment occurs during a probing test. Further, by disposing two or more probing depth detection patterns 450 in the IC chip, it becomes easy to detect a deviation in the sheeter direction.

さらに、プロービング深さ検知用パタン４５０は、その上面の保護膜７０１は排除されるとともに、通常のパッド領域２０１の３層目のメタル配線層８０３とは別の配線層である１層目のメタル配線層８０１にて形成されているため、後のＩＣ実装工程における切り出されたＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしても、周囲とのコントラストが明瞭となり、通常のパッド領域２０１などに存在する３層目のメタル配線層８０３との誤認識が防止され、その機能を十分に発揮することができる。望ましくは、プロービング深さ検知用パタン４５０の１層目のメタル配線層８０１のパタン形状を、カギ形や十字形など、ＩＣチップ内の他の領域に見られないユニークな形状で形成すると、誤認識防止に対してさらなる効果を奏することができる。   Further, the probing depth detection pattern 450 excludes the protective film 701 on the upper surface thereof, and the first metal layer which is a wiring layer different from the third metal wiring layer 803 in the normal pad region 201. Since it is formed of the wiring layer 801, the contrast with the surroundings becomes clear as a mounting alignment mark used for alignment when mounting an IC chip cut out in a subsequent IC mounting process on another substrate or the like. Further, misrecognition with the third metal wiring layer 803 existing in the normal pad region 201 or the like is prevented, and the function can be sufficiently exhibited. Desirably, if the pattern shape of the first metal wiring layer 801 of the probing depth detection pattern 450 is formed in a unique shape that cannot be seen in other regions in the IC chip, such as a key shape or a cross shape, an error occurs. A further effect can be obtained for recognition prevention.

以上、図１に示した第１の実施例では、プロービング深さ検知用パタン４５０を１層目のメタル配線層８０１で形成し、通常のパッド領域２０１を２層目のメタル配線層８０２で形成した例を、また図２に示した第２の実施例ではプロービング深さ検知用パタン４５０を１層目のメタル配線層８０１で形成し、通常のパッド領域２０１を３層目のメタル配線層８０３で形成した例を示したが、この組み合わせに限る必要はなく、複数層のメタル配線を有するＩＣチップにおいてパッド領域を形成するメタル配線層より下層に位置するメタル配線層によってプロービング深さ検知用パタンを形成すれば良い。   As described above, in the first embodiment shown in FIG. 1, the probing depth detection pattern 450 is formed by the first metal wiring layer 801, and the normal pad region 201 is formed by the second metal wiring layer 802. In the second embodiment shown in FIG. 2, the probing depth detection pattern 450 is formed by the first metal wiring layer 801, and the normal pad region 201 is formed by the third metal wiring layer 803. However, the present invention is not limited to this combination. In an IC chip having a plurality of layers of metal wiring, a probing depth detection pattern is formed by a metal wiring layer located below the metal wiring layer forming the pad region. Should be formed.

図３は、本発明に係るプロービング深さ検知用パタンの配置実施例を示す模式的平面図である。   FIG. 3 is a schematic plan view showing an example of arrangement of the probing depth detection pattern according to the present invention.

ＩＣチップ１０１内に、通常の電気的測定を行うための複数のパッド領域２０１に並んでプロービング深さ検知用パタン４５０が配置されている状態を示す。   A state in which a probing depth detection pattern 450 is arranged in a plurality of pad regions 201 for performing normal electrical measurement in the IC chip 101 is shown.

図３の例では、ＩＣチップ１０１内に２つのプロービング深さ検知用パタン４５０が配置されている例を示したが、ＩＣチップ１０１の対角線上など、離れた位置に複数のプロービング深さ検知用パタン４５０を配置することは、オーバードライブ量をＩＣチップ１０１内の全面にわたって、更に正確に把握するために有効である。同時に、ＩＣチップを他の基板等に実装する際の位置合わせに用いる実装用アライメントマークとしても、チップ実装時のシーター方向のズレを防止するために有効である。   In the example of FIG. 3, an example in which two probing depth detection patterns 450 are arranged in the IC chip 101 is shown. However, a plurality of probing depth detection patterns may be provided at different positions on the diagonal of the IC chip 101. The arrangement of the pattern 450 is effective for more accurately grasping the overdrive amount over the entire surface of the IC chip 101. At the same time, the mounting alignment mark used for alignment when the IC chip is mounted on another substrate or the like is also effective for preventing the deviation in the sheeter direction during chip mounting.

本発明に係るプロービング深さ検知用パタンの第１の実施例示す模式的断面図である。It is typical sectional drawing which shows the 1st Example of the pattern for probing depth detection which concerns on this invention. 本発明に係るプロービング深さ検知用パタンの第２の実施例示す模式的断面図である。It is typical sectional drawing which shows the 2nd Example of the pattern for probing depth detection which concerns on this invention. 本発明に係るプロービング深さ検知用パタンの配置実施例を示す模式的平面図である。It is a typical top view which shows the arrangement | positioning Example of the pattern for probing depth detection which concerns on this invention.

符号の説明Explanation of symbols

１０１ ＩＣチップ
２０１ パッド領域
４５０ プロービング深さ検知用パタン
６５１ 下地の絶縁膜
６５２ 第２の絶縁膜
６５３ 第３の絶縁膜
７０１ 保護膜
８０１ １層目のメタル配線層
８０２ ２層目のメタル配線層
８０３ ３層目のメタル配線層 101 IC chip 201 Pad region 450 Probing depth detection pattern 651 Underlying insulating film 652 Second insulating film 653 Third insulating film 701 Protective film 801 First metal wiring layer 802 Second metal wiring layer 803 Third metal wiring layer

Claims (5)

ＭＯＳトランジスタやプロービング用のパッド領域などの素子からなるシリコン基板上に構成された複数のメタル配線層を有する複数のＩＣチップからなる半導体装置において、前記パッド領域を形成する前記メタル配線層より下層に位置するメタル配線層によって形成されたプロービング深さ検知用パタンを前記ＩＣチップ内部に有し、前記プロービング深さ検知用パタンは、前記ＩＣチップを前記シリコン基板から切り出して他の基板等に実装する際の位置合わせに用いる実装用アライメントマークを兼用していることを特徴とする半導体装置。   In a semiconductor device including a plurality of IC chips having a plurality of metal wiring layers formed on a silicon substrate including elements such as MOS transistors and pad regions for probing, the semiconductor device includes a lower layer than the metal wiring layer forming the pad region. The IC chip has a probing depth detection pattern formed by a metal wiring layer positioned, and the probing depth detection pattern is cut out from the silicon substrate and mounted on another substrate or the like. A semiconductor device characterized in that it also serves as a mounting alignment mark used for alignment at the time. 前記プロービング深さ検知用パタンは、前記パッド領域に比較して平面的に小さい形状で形成されていることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the probing depth detection pattern is formed in a shape smaller in plan than the pad region. 前記プロービング深さ検知用パタンは、前記ＩＣチップ１つに対して２つ以上設けられていることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein two or more probing depth detection patterns are provided for one IC chip. 前記プロービング深さ検知用パタンはこれに電気的に接続されたパッド領域を有することを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the probing depth detection pattern has a pad region electrically connected thereto. 前記プロービング深さ検知用パタンとこれに電気的に接続された前記パッド領域との間の電気的特性を測定することによってオーバードライブ量の過不足を判定できる請求項４記載の半導体装置。   5. The semiconductor device according to claim 4, wherein the overdrive amount can be determined by measuring an electrical characteristic between the probing depth detection pattern and the pad region electrically connected thereto.
JP2007032033A 2007-02-13 2007-02-13 Semiconductor device Expired - Fee Related JP4914734B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032033A JP4914734B2 (en) 2007-02-13 2007-02-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032033A JP4914734B2 (en) 2007-02-13 2007-02-13 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008198776A JP2008198776A (en) 2008-08-28
JP4914734B2 true JP4914734B2 (en) 2012-04-11

Family

ID=39757463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032033A Expired - Fee Related JP4914734B2 (en) 2007-02-13 2007-02-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4914734B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101576955B1 (en) 2009-01-20 2015-12-11 삼성전자주식회사 Semiconductor device having bonding pad and semiconductor package having the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330368A (en) * 1995-05-31 1996-12-13 Mitsubishi Electric Corp Semiconductor circuit device group and its probe test
JP2008047643A (en) * 2006-08-11 2008-02-28 Seiko Instruments Inc Semiconductor device

Also Published As

Publication number Publication date
JP2008198776A (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP4585327B2 (en) Semiconductor device and manufacturing method thereof
US8344376B2 (en) Apparatus and method for predetermined component placement to a target platform
US20010048145A1 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US20020149120A1 (en) Semiconductor device having TEG elements
US20110175241A1 (en) Semiconductor device and manufacturing method thereof
US7573278B2 (en) Semiconductor device
JP4914734B2 (en) Semiconductor device
JP2008047643A (en) Semiconductor device
KR101576955B1 (en) Semiconductor device having bonding pad and semiconductor package having the same
US8334533B2 (en) Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
JP4995495B2 (en) Semiconductor device
JP2009251455A (en) Alignment mark and alignment method
KR100727490B1 (en) Semiconductor device with visible indicator for separating bonding region and probing region, and method of fabricating the same
US20240096716A1 (en) Alignment method and alignment device
WO2008069212A1 (en) Semiconductor wafer, and semiconductor device manufacturing method using the wafer
JPS63128636A (en) Semiconductor integrated circuit device
JP2004022631A (en) Semiconductor device and pattern arrangement method
KR100816192B1 (en) Semiconductor device having alignment mark
TWI745829B (en) Semiconductor device and detecting method of needle mark offset
KR100856319B1 (en) Scribe lane and manufacturing method thereof
JP2001176782A (en) Semiconductor device and manufacturing method therefor
JP2008084929A (en) Method of adjusting tester and method of testing device
JP2006351885A (en) Wiring board
KR20060125314A (en) Semiconductor device
JP2012033822A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

R150 Certificate of patent or registration of utility model

Ref document number: 4914734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees